JPH0389857A - スイッチング制御型電源回路 - Google Patents
スイッチング制御型電源回路Info
- Publication number
- JPH0389857A JPH0389857A JP18558389A JP18558389A JPH0389857A JP H0389857 A JPH0389857 A JP H0389857A JP 18558389 A JP18558389 A JP 18558389A JP 18558389 A JP18558389 A JP 18558389A JP H0389857 A JPH0389857 A JP H0389857A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- output
- winding
- switching transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004804 winding Methods 0.000 claims abstract description 41
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- 238000001514 detection method Methods 0.000 claims description 31
- 230000000630 rising effect Effects 0.000 claims description 12
- 230000010355 oscillation Effects 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 5
- 238000009499 grossing Methods 0.000 claims description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明はテレビジョン（ＴＶ）受像機やビデオテープレ
コーダ（ＶＴＲ）等に使用するスイッチング制御型電源
回路に関する。
コーダ（ＶＴＲ）等に使用するスイッチング制御型電源
回路に関する。
（ロ）従来の技術
特開昭６２−１６９２１５号公報（ＧＯ５Ｆ１１５６）
に代表されるスイッチング制御型電源回路は従来より種
々提案されているが、例えばＶＴＲ一体型ＴＶ受像機で
はＴＶ部とＶＴＲ部にそれぞれ別個に電源を供給する必
要があるため、この種の電源回路を使用する場合は、そ
の電源回路内のコンバータトランスに二つの出力巻線を
設け、その各出力巻線から得る直流出力電圧を上記ＴＶ
部とＶＴＲ部とに夫々供給するｍ戒を採ることが考えら
れる。
に代表されるスイッチング制御型電源回路は従来より種
々提案されているが、例えばＶＴＲ一体型ＴＶ受像機で
はＴＶ部とＶＴＲ部にそれぞれ別個に電源を供給する必
要があるため、この種の電源回路を使用する場合は、そ
の電源回路内のコンバータトランスに二つの出力巻線を
設け、その各出力巻線から得る直流出力電圧を上記ＴＶ
部とＶＴＲ部とに夫々供給するｍ戒を採ることが考えら
れる。
ところで、上記のように構成した場合には、ＴＶ視聴状
態、ＴＶ録画状態、或いはＶＴＲ再生状態に応じて前記
二つの出力巻線の各直流出力電圧のうち、その一方のみ
が使用される場合と両方が使用される場合とでコンバー
タトランスの負荷状態が大きく変化する。このため、高
負荷状態即ち上記二つの直流出力電圧の両方を使用する
ときにスイッチングトランジスタに充分なベース電流を
供給できるようにしておくと、低負荷状態即ち上記直流
出力電圧の一方のみを使用するときに上記ベース電流が
過剰となってスイッチングトランジスタがオーバドライ
ブ状態となる。そして、このベース電流の過剰状態は、
特にスイッチングトランジスタのターンオンの立上り時
に顕著になる（実験により確認済）ので、特に上記立上
り時にスイッチングトランジスタでの損失が大きくなっ
ていた。
態、ＴＶ録画状態、或いはＶＴＲ再生状態に応じて前記
二つの出力巻線の各直流出力電圧のうち、その一方のみ
が使用される場合と両方が使用される場合とでコンバー
タトランスの負荷状態が大きく変化する。このため、高
負荷状態即ち上記二つの直流出力電圧の両方を使用する
ときにスイッチングトランジスタに充分なベース電流を
供給できるようにしておくと、低負荷状態即ち上記直流
出力電圧の一方のみを使用するときに上記ベース電流が
過剰となってスイッチングトランジスタがオーバドライ
ブ状態となる。そして、このベース電流の過剰状態は、
特にスイッチングトランジスタのターンオンの立上り時
に顕著になる（実験により確認済）ので、特に上記立上
り時にスイッチングトランジスタでの損失が大きくなっ
ていた。
一方、電源電圧の異なる国々で共通で使用する。例えば
１００Ｖ〜２２０ｖのワイドレンジに対応する電子機器
のスイッチング制御型電源回路においては、通常、電源
電圧の低い場合にスイッチングトランジスタに充分なベ
ース電流を供給できるように設定している。このため、
電源電圧が高い国で使用しているときは、入力電圧が増
加し、前述と同様に上記ベース電流が過剰となってスイ
ッチングトランジスタがオーバードライブ状態となる。
１００Ｖ〜２２０ｖのワイドレンジに対応する電子機器
のスイッチング制御型電源回路においては、通常、電源
電圧の低い場合にスイッチングトランジスタに充分なベ
ース電流を供給できるように設定している。このため、
電源電圧が高い国で使用しているときは、入力電圧が増
加し、前述と同様に上記ベース電流が過剰となってスイ
ッチングトランジスタがオーバードライブ状態となる。
（ハ）発明が解決しようとする課題
本発明は上記のようにコンバータトランスの出力巻線が
低負荷状態の場合や入力電圧が増加した場合に於けるス
イッチングトランジスタでの損失を低減できるスイッチ
ング制御型電源回路を提供する事を目的とする。
低負荷状態の場合や入力電圧が増加した場合に於けるス
イッチングトランジスタでの損失を低減できるスイッチ
ング制御型電源回路を提供する事を目的とする。
尚、出力巻線が低負荷状態になるには、前述の如く出力
巻線からの直流出力電圧を完全に遮断する場合だけでな
く、直流出力電圧を電源として流れる負荷電流が大きく
減少する場合にも言えることであり、本発明はこのよう
な場合も対象としている。
巻線からの直流出力電圧を完全に遮断する場合だけでな
く、直流出力電圧を電源として流れる負荷電流が大きく
減少する場合にも言えることであり、本発明はこのよう
な場合も対象としている。
（ニ）課題を解決するための手段
本発明は、プロッキンダ発振方式のスイッチング制御型
電源回路に於いて、ベース電流の立上り部を減衰させる
制御回路を設けた構成である。
電源回路に於いて、ベース電流の立上り部を減衰させる
制御回路を設けた構成である。
（ホ）作 用
上記構成によれば前記低負荷状態及び入力電圧増加時に
過剰となるベース電流の立上り部を減衰させることによ
ってスイッチングトランジスタのターンオンの立上り時
のオーバドライブ状態を解消し、それによってスイッチ
ングトランジスタでの損失を低減せしめる。
過剰となるベース電流の立上り部を減衰させることによ
ってスイッチングトランジスタのターンオンの立上り時
のオーバドライブ状態を解消し、それによってスイッチ
ングトランジスタでの損失を低減せしめる。
（へ）実施例
第１図は本発明をＶＴＲ一体型ＴＶ受像機の電源回路に
実施した場合の一実施例を示す。同図に於いて、（ＴＩ
）（Ｔ’ １）は商用交流電源入力を整流平滑して得た
非安定直流電圧が導入される入力端子であり、その直流
入力がコンバータトランス（１）の入力巻線（Ｎ１）と
スイッチングトランジスタ（Ｑｌ）の直列回路に印加さ
れる。スイッチングトランジスタ（Ｑｌ）は上記トラン
ス（１）の帰還巻線（Ｎ２）及び先の入力巻線（Ｎ１）
とでブロッキング発振回路を構成しており、そのため上
記帰還巻線（Ｎ２）がコンデンサ（Ｃ２）とダイオード
（Ｄｌ〉と抵抗（Ｒ３）（Ｒ４）の直並列回路を介して
スイッチングトランジスタ（Ｑｌ）のベース・エミッタ
間に接続されている。
実施した場合の一実施例を示す。同図に於いて、（ＴＩ
）（Ｔ’ １）は商用交流電源入力を整流平滑して得た
非安定直流電圧が導入される入力端子であり、その直流
入力がコンバータトランス（１）の入力巻線（Ｎ１）と
スイッチングトランジスタ（Ｑｌ）の直列回路に印加さ
れる。スイッチングトランジスタ（Ｑｌ）は上記トラン
ス（１）の帰還巻線（Ｎ２）及び先の入力巻線（Ｎ１）
とでブロッキング発振回路を構成しており、そのため上
記帰還巻線（Ｎ２）がコンデンサ（Ｃ２）とダイオード
（Ｄｌ〉と抵抗（Ｒ３）（Ｒ４）の直並列回路を介して
スイッチングトランジスタ（Ｑｌ）のベース・エミッタ
間に接続されている。
前記スイッチングトランジスタ（Ｑｌ）の制御部（２）
は、スイッチングトランジスタのベース電流バイパス用
の第１制御トランジスタ（Ｑ２）、そのベースと起動用
抵抗（Ｒ１）との間に接続された第１ドライブトランジ
スタ（Ｑ３）、及びその両べ一不問に接続された第１７
オトカツプラ（ＰＣＩ）を備えている。そして、第１制
御トランジスタ（Ｑ２）のエミッタ（Ｐ点）と前記直並
列回路のＱ点との間には、帰還巻線（Ｎ２）に発生する
矩形波電圧の積分用のコンデンサ（Ｃ３）と抵抗（Ｒ８
）が直列に接続され、且つ、その両者の接続中点（Ｒ）
と帰還巻線（Ｎ２）のｄ端との間には上記コンデンサ（
Ｃ３）の放電路を構成するダイオード（Ｄ３）と抵抗（
Ｒ９）が直列接続され、それらの積分作用によって上記
Ｒ点に得る三角波電圧が前記第１制御トランジスタ（Ｑ
２）のベースに印加されるようになっている。更に、先
のＱ点と起動用抵抗（Ｒ１）の下端側との間には、電流
制限抵抗（Ｒ５）とダイオード（Ｄ２）が並列に接続さ
れている。
は、スイッチングトランジスタのベース電流バイパス用
の第１制御トランジスタ（Ｑ２）、そのベースと起動用
抵抗（Ｒ１）との間に接続された第１ドライブトランジ
スタ（Ｑ３）、及びその両べ一不問に接続された第１７
オトカツプラ（ＰＣＩ）を備えている。そして、第１制
御トランジスタ（Ｑ２）のエミッタ（Ｐ点）と前記直並
列回路のＱ点との間には、帰還巻線（Ｎ２）に発生する
矩形波電圧の積分用のコンデンサ（Ｃ３）と抵抗（Ｒ８
）が直列に接続され、且つ、その両者の接続中点（Ｒ）
と帰還巻線（Ｎ２）のｄ端との間には上記コンデンサ（
Ｃ３）の放電路を構成するダイオード（Ｄ３）と抵抗（
Ｒ９）が直列接続され、それらの積分作用によって上記
Ｒ点に得る三角波電圧が前記第１制御トランジスタ（Ｑ
２）のベースに印加されるようになっている。更に、先
のＱ点と起動用抵抗（Ｒ１）の下端側との間には、電流
制限抵抗（Ｒ５）とダイオード（Ｄ２）が並列に接続さ
れている。
又、ベース電流バイパス用の第２制御トランジスタ（Ｑ
５）がスイッチングトランジスタ（Ｑｌ）のベースと接
地点との間にコンデンサ（Ｃ４）を介して直列接続され
、そのベースが第２ドライブトランジスタ（Ｑ４）のコ
レクタに接続されている。第２ドライブトランジスタ（
Ｑ４）は、帰還巻、１ｍ（Ｎ２）に発生する電圧をダイ
オード（Ｄ４）とコンデンサ（Ｃ５）で整流平滑して得
るＳ点の直流電圧を電源とし、そのＳ点に抵抗（ＲＩＯ
）を介してエミッタが接続され、ベース・コレクタ間が
第２フオトカツプラ（ＰＣ２）に接続されている。尚、
前記第２制御トランジスタ（Ｑ５）のコレクタと接地点
との間には、前記コンデンサ（Ｃ４）の放電用ダイオー
ド（Ｄ５）が接続されている。ここで、前記コンデンサ
（Ｃ４）、第２制御トランジスタ（Ｑ５）及びダイオー
ド（Ｄ５）は制御回路（５）を構成し、前記第２ドライ
ブトランジスタ（Ｑ４）及び抵抗（ＲＩＯ）（Ｒ１１）
は検出回路（４）を構成している。
５）がスイッチングトランジスタ（Ｑｌ）のベースと接
地点との間にコンデンサ（Ｃ４）を介して直列接続され
、そのベースが第２ドライブトランジスタ（Ｑ４）のコ
レクタに接続されている。第２ドライブトランジスタ（
Ｑ４）は、帰還巻、１ｍ（Ｎ２）に発生する電圧をダイ
オード（Ｄ４）とコンデンサ（Ｃ５）で整流平滑して得
るＳ点の直流電圧を電源とし、そのＳ点に抵抗（ＲＩＯ
）を介してエミッタが接続され、ベース・コレクタ間が
第２フオトカツプラ（ＰＣ２）に接続されている。尚、
前記第２制御トランジスタ（Ｑ５）のコレクタと接地点
との間には、前記コンデンサ（Ｃ４）の放電用ダイオー
ド（Ｄ５）が接続されている。ここで、前記コンデンサ
（Ｃ４）、第２制御トランジスタ（Ｑ５）及びダイオー
ド（Ｄ５）は制御回路（５）を構成し、前記第２ドライ
ブトランジスタ（Ｑ４）及び抵抗（ＲＩＯ）（Ｒ１１）
は検出回路（４）を構成している。
一方、前記コンバータトランス（１）には、第１第２出
力巻線（Ｎ３）（Ｎ４）が設けられ、且つ、その各巻線
に整流ダイオード（Ｄ６）（Ｄ７）及び平滑コンデンサ
（Ｃ６）（Ｃ７）が接続されており、そのＡ点に得る第
１直流出力電圧がＴＶオン、オフスイッチ（ＳＷＩ）を
介して第１出力端子（Ｔ２）に出力され、Ｂ点に得る第
２直流出力電圧は第２出力端子（Ｔ３）に直接出力され
るようになっている。そして、第１第２出力端子（Ｔ２
）（Ｔ３）からの各直流出力電圧はそれぞれＴＶ部とＶ
ＴＲ部の電源として供給されるようになっている。
力巻線（Ｎ３）（Ｎ４）が設けられ、且つ、その各巻線
に整流ダイオード（Ｄ６）（Ｄ７）及び平滑コンデンサ
（Ｃ６）（Ｃ７）が接続されており、そのＡ点に得る第
１直流出力電圧がＴＶオン、オフスイッチ（ＳＷＩ）を
介して第１出力端子（Ｔ２）に出力され、Ｂ点に得る第
２直流出力電圧は第２出力端子（Ｔ３）に直接出力され
るようになっている。そして、第１第２出力端子（Ｔ２
）（Ｔ３）からの各直流出力電圧はそれぞれＴＶ部とＶ
ＴＲ部の電源として供給されるようになっている。
次に、（３）は第１第２出力巻線（Ｎ３）（Ｎ４）側に
設けられた検出部であり、この検出部（３）はＢ点の直
流電圧の変動を検出する第１検出トランジスタ（Ｑ６）
、及びスイッチ（ＳＷ２）の開放状態即ち第１出力巻、
！（Ｎ３）の低負荷状態を検出する第２検出トランジス
タ（Ｑｌ）とを備える。そして、第１検出トランジスタ
（Ｑ６）は、そのコレクタが抵抗（Ｒ１２）（Ｒ１３）
の接続中点に第１７オトカツプラ（ＰＣＩ）内の発光ダ
イオード（Ｄ８）を介して接続され、エミッタに抵抗（
Ｒ２０）を介してツェナーダイオード（ＺＤＩ）による
基準電圧が印加されると共に、ベースが抵抗（Ｒ１４）
（Ｒ１５）と共にＢ点電圧を分圧する可変抵抗（ＶＲＩ
）に接続されている。一方、第２検出トランジスタ（Ｑ
ｌ）は、そのコレクタが抵抗（Ｒ１６）を介してＢ点に
接続されると共に第２フオトカツプラ（ＰＣ２）内の発
光ダイオード（Ｄ９）に接続され、ベースが抵抗（Ｒ１
７）を介して分圧抵抗（Ｒ１８）（Ｒ１９）の接続中央
に接続され、エミッタが接地されている。
設けられた検出部であり、この検出部（３）はＢ点の直
流電圧の変動を検出する第１検出トランジスタ（Ｑ６）
、及びスイッチ（ＳＷ２）の開放状態即ち第１出力巻、
！（Ｎ３）の低負荷状態を検出する第２検出トランジス
タ（Ｑｌ）とを備える。そして、第１検出トランジスタ
（Ｑ６）は、そのコレクタが抵抗（Ｒ１２）（Ｒ１３）
の接続中点に第１７オトカツプラ（ＰＣＩ）内の発光ダ
イオード（Ｄ８）を介して接続され、エミッタに抵抗（
Ｒ２０）を介してツェナーダイオード（ＺＤＩ）による
基準電圧が印加されると共に、ベースが抵抗（Ｒ１４）
（Ｒ１５）と共にＢ点電圧を分圧する可変抵抗（ＶＲＩ
）に接続されている。一方、第２検出トランジスタ（Ｑ
ｌ）は、そのコレクタが抵抗（Ｒ１６）を介してＢ点に
接続されると共に第２フオトカツプラ（ＰＣ２）内の発
光ダイオード（Ｄ９）に接続され、ベースが抵抗（Ｒ１
７）を介して分圧抵抗（Ｒ１８）（Ｒ１９）の接続中央
に接続され、エミッタが接地されている。
第１図の実施例は概ね以上の如く構成されており、以下
、その制御部（２）の基本的な制御動作について先ず説
明し、その後に検出部（３）による動作について説明す
る。
、その制御部（２）の基本的な制御動作について先ず説
明し、その後に検出部（３）による動作について説明す
る。
Ｈ）制御部（２）の動作
先ず、主電源スイッチ（ＳＷＩ）を投入すると、起動用
抵抗（Ｒ１）→抵抗（Ｒ５）→抵抗（Ｒ４）→スイッチ
ングトランジスタ（Ｑｌ）のベースの経路で起動電流が
流れてスイッチングトランジスタ（Ｑｌ）が起動し、以
後は従来と同様のブロッキング発振動作によって定常状
態に移行する。
抵抗（Ｒ１）→抵抗（Ｒ５）→抵抗（Ｒ４）→スイッチ
ングトランジスタ（Ｑｌ）のベースの経路で起動電流が
流れてスイッチングトランジスタ（Ｑｌ）が起動し、以
後は従来と同様のブロッキング発振動作によって定常状
態に移行する。
今、定常状態に於いては、スイッチングトランジスタ（
Ｑｌ）のオン、オフによって帰還巻線（Ｎ２）には第２
図（イ）の如き矩形波電圧が発生し、この矩形波電圧が
コンデンサ（Ｃ３）、抵抗（Ｒ８）（Ｒ９）、ダイオー
ド（ＤＩ）（Ｄ３）からなる積分回路によって積分され
て０点には同図（ロ）の三角波電圧が現れる。その際、
積分用コンデンサ（Ｃ３）に対する図示の極性の充電は
ダイオード（Ｄｌ）及び抵抗（Ｒ８）を介して行われ、
放電はダイオード（Ｄ３）及び抵抗（Ｒ９）を介して行
われるが、Ｒ８＞Ｒ９としているので、上記三角波電圧
は図示のような波形となる。そして、この三角波電圧（
０が第１制御トランジスタ（Ｑ２）のベースに印加され
る。
Ｑｌ）のオン、オフによって帰還巻線（Ｎ２）には第２
図（イ）の如き矩形波電圧が発生し、この矩形波電圧が
コンデンサ（Ｃ３）、抵抗（Ｒ８）（Ｒ９）、ダイオー
ド（ＤＩ）（Ｄ３）からなる積分回路によって積分され
て０点には同図（ロ）の三角波電圧が現れる。その際、
積分用コンデンサ（Ｃ３）に対する図示の極性の充電は
ダイオード（Ｄｌ）及び抵抗（Ｒ８）を介して行われ、
放電はダイオード（Ｄ３）及び抵抗（Ｒ９）を介して行
われるが、Ｒ８＞Ｒ９としているので、上記三角波電圧
は図示のような波形となる。そして、この三角波電圧（
０が第１制御トランジスタ（Ｑ２）のベースに印加され
る。
一方、スイッチングトランジスタ（Ｑｌ）のオン期間で
は、第１フオトカツプラ（ＰＣＩ）内の受光トランジス
タ（Ｑ８）には、帰還巻！！（Ｎ２）のｄ端→ダイオー
ド（Ｄｌ）→ダイオード（Ｄ２）→抵抗（Ｒ６）→受光
トランジスタ（Ｑ８）→抵抗（Ｒ７）→帰還巻、１！（
Ｎ２）のＣ端の経路で電流が流れ、且つ、この電流は第
１７オトカツプラ（ＰＣＩ）内の発光ダイオード（０８
）の発光量によってその大きさが決まる。従って、第１
ドライブトランジスタ（Ｑ３）のコレクタにはその電流
に比例した大きさの直流電圧（ＶＯ）が発生し、この電
圧が前述の三角波電圧Ｃｌ７）に重畳され、その重畳後
の電圧（ハ）が第１制御トランジスタ（Ｑ２）のベース
に印加される。従って、この電圧（八）が第１制御トラ
ンジスタ（Ｑ２）のベース・エミッタ間立上り電圧Ｖｂ
ｅに達したときに、この制御トランジスタ（Ｑ２）がタ
ーンオンし、それにより帰還巻線（Ｎ２）のｄ端から図
示の経路で流れるスイッチングトランジスタ（Ｑｌ）の
オン時の正帰還電流Ｉｆをバイパスしてスイッチングト
ランジスタ（Ｑｌ）をターンオフさせるのである。
は、第１フオトカツプラ（ＰＣＩ）内の受光トランジス
タ（Ｑ８）には、帰還巻！！（Ｎ２）のｄ端→ダイオー
ド（Ｄｌ）→ダイオード（Ｄ２）→抵抗（Ｒ６）→受光
トランジスタ（Ｑ８）→抵抗（Ｒ７）→帰還巻、１！（
Ｎ２）のＣ端の経路で電流が流れ、且つ、この電流は第
１７オトカツプラ（ＰＣＩ）内の発光ダイオード（０８
）の発光量によってその大きさが決まる。従って、第１
ドライブトランジスタ（Ｑ３）のコレクタにはその電流
に比例した大きさの直流電圧（ＶＯ）が発生し、この電
圧が前述の三角波電圧Ｃｌ７）に重畳され、その重畳後
の電圧（ハ）が第１制御トランジスタ（Ｑ２）のベース
に印加される。従って、この電圧（八）が第１制御トラ
ンジスタ（Ｑ２）のベース・エミッタ間立上り電圧Ｖｂ
ｅに達したときに、この制御トランジスタ（Ｑ２）がタ
ーンオンし、それにより帰還巻線（Ｎ２）のｄ端から図
示の経路で流れるスイッチングトランジスタ（Ｑｌ）の
オン時の正帰還電流Ｉｆをバイパスしてスイッチングト
ランジスタ（Ｑｌ）をターンオフさせるのである。
このようにして第１制御トランジスタ（Ｑ２）は、ブロ
ッキング発振によるスイッチングトランジスタ（Ｑｌ）
のオン、オフ動作のうち、オフタイミングを後衛する検
出部（３）内の第１検出トランジスタ（Ｑ６）の出力に
応じて制御することにより、直流出力電圧の定電圧制御
を行うのである。
ッキング発振によるスイッチングトランジスタ（Ｑｌ）
のオン、オフ動作のうち、オフタイミングを後衛する検
出部（３）内の第１検出トランジスタ（Ｑ６）の出力に
応じて制御することにより、直流出力電圧の定電圧制御
を行うのである。
［１１］ 検出部（３）の動作
定常状態では、Ａ点及びＢ点には一定の出力電圧Ｖ１、
Ｖ２がそれぞれ発生しており、今、ＴＶオン、オフスイ
ッチ（ＳＷ２）を投入して、この各出力電圧を受像機側
に供給している状態を考える。
Ｖ２がそれぞれ発生しており、今、ＴＶオン、オフスイ
ッチ（ＳＷ２）を投入して、この各出力電圧を受像機側
に供給している状態を考える。
すると、この時は、検出部（３）内の第２検出トランジ
スタ（Ｑ７）がオンになるから、第２フオトカツプラ（
ＰＣ２）内の発光ダイオード（Ｄ９）に電流が流れず、
受光トランジスタ（Ｑ９）がオフとなり、このため制御
部（２）内の第２ドライブトランジスタ（Ｑ４）がオフ
であって、第２制御トランジスタ（Ｑ５）もオフになっ
ている。従って、この第２制御トランジスタ（Ｑ５）は
電源回路の定電圧制御動作に何等影響を与えない。
スタ（Ｑ７）がオンになるから、第２フオトカツプラ（
ＰＣ２）内の発光ダイオード（Ｄ９）に電流が流れず、
受光トランジスタ（Ｑ９）がオフとなり、このため制御
部（２）内の第２ドライブトランジスタ（Ｑ４）がオフ
であって、第２制御トランジスタ（Ｑ５）もオフになっ
ている。従って、この第２制御トランジスタ（Ｑ５）は
電源回路の定電圧制御動作に何等影響を与えない。
一方、第１７オトカツブラ（ＰＣＩ）内の発光ダイオー
ド（Ｄ８）には第１検出トランジスタ（Ｑ６）によって
Ｂ点の第２直流出力電圧■２の変動分に応じた電流が流
れ、この出力電圧Ｖ２が一定になるよう第１制御トラン
ジスタ（Ｑ２）による前述の制御がおこなわれるのであ
る。即ち、例えば上記出力電圧Ｖ２が上昇したときは、
発光ダイオード（Ｄ８）を流れる電流が増大するので、
受光トランジスタ（Ｑ８）の電流も増大する。このため
、第１制御トランジスタ（Ｑ２）のベースに於ける前述
の直流電圧（ＶＯ）が上昇するので、この第１制御トラ
ンジスタ（Ｑ２）のターンオン従ってスイッチングトラ
ンジスタ（Ｑｌ）のターンオフタイミングが早まって（
即ち、オン期間長が短くなって）上記出力電圧ｖ２の上
昇が阻止されるのである。このようにして第２出力電圧
Ｖ２が定電圧制御されるが、第１第２出力巻線（Ｎ３）
（Ｎ４）及び入力巻線（Ｎ１）はそれぞれ互いに密結合
されているので、第２出力電圧ｖ２が安定化されれば、
第１出力電圧Ｖ１も安定化されることになる。
ド（Ｄ８）には第１検出トランジスタ（Ｑ６）によって
Ｂ点の第２直流出力電圧■２の変動分に応じた電流が流
れ、この出力電圧Ｖ２が一定になるよう第１制御トラン
ジスタ（Ｑ２）による前述の制御がおこなわれるのであ
る。即ち、例えば上記出力電圧Ｖ２が上昇したときは、
発光ダイオード（Ｄ８）を流れる電流が増大するので、
受光トランジスタ（Ｑ８）の電流も増大する。このため
、第１制御トランジスタ（Ｑ２）のベースに於ける前述
の直流電圧（ＶＯ）が上昇するので、この第１制御トラ
ンジスタ（Ｑ２）のターンオン従ってスイッチングトラ
ンジスタ（Ｑｌ）のターンオフタイミングが早まって（
即ち、オン期間長が短くなって）上記出力電圧ｖ２の上
昇が阻止されるのである。このようにして第２出力電圧
Ｖ２が定電圧制御されるが、第１第２出力巻線（Ｎ３）
（Ｎ４）及び入力巻線（Ｎ１）はそれぞれ互いに密結合
されているので、第２出力電圧ｖ２が安定化されれば、
第１出力電圧Ｖ１も安定化されることになる。
次に、この状態からスイッチ（ＳＷ２）を開放してＴＶ
をオフにしたときは、第２検出トランジスタ（Ｑｌ）が
オフになるので、第２フオトカツプラ（ＰＣ２）内の発
光ダイオード（Ｄ９）に電流が流れ、受光トランジスタ
（Ｑ９）がオンとなり、このため第２ドライブトランジ
スタ（Ｑ４）がオンとなって、第２制御トランジスタ（
Ｑ５）もオンになる。このため、スイッチングトランジ
スタ（Ｑｌ）のターンオン時に帰還巻線（Ｎ２）のｄ端
からスイッチングトランジスタ（Ｑｌ）のベースに向う
電流（第３図（ａ））のうち、その立上り部がコンデン
サ（Ｃ４）を介して第２制御トランジスタ（Ｑ５）に分
流（同図（ｂ）参照）する。その結果、スイッチングト
ランジスタ（Ｑｌ）へのベース電流Ｉｆはその立上り部
が同図（Ｃ）のように減少し、それによりスイッチング
トランジスタ（Ｑｌ）のコレクタ電流は同図（ｄ）の如
くそのターンオン時に大きなピーク部を持たないことに
なり、このスイッチングトランジスタ（Ｑｌ）のターン
オンの立上り時での損失が低減される。そして、前記コ
ンデンサ（Ｃ４）はスイッチングトランジスタ（Ｑｌ）
がオフのときにダイオード（Ｄ５）を介して放電し、ス
イッチングトランジスタ（Ｑｌ）の次のターンオン時に
備えるのである。
をオフにしたときは、第２検出トランジスタ（Ｑｌ）が
オフになるので、第２フオトカツプラ（ＰＣ２）内の発
光ダイオード（Ｄ９）に電流が流れ、受光トランジスタ
（Ｑ９）がオンとなり、このため第２ドライブトランジ
スタ（Ｑ４）がオンとなって、第２制御トランジスタ（
Ｑ５）もオンになる。このため、スイッチングトランジ
スタ（Ｑｌ）のターンオン時に帰還巻線（Ｎ２）のｄ端
からスイッチングトランジスタ（Ｑｌ）のベースに向う
電流（第３図（ａ））のうち、その立上り部がコンデン
サ（Ｃ４）を介して第２制御トランジスタ（Ｑ５）に分
流（同図（ｂ）参照）する。その結果、スイッチングト
ランジスタ（Ｑｌ）へのベース電流Ｉｆはその立上り部
が同図（Ｃ）のように減少し、それによりスイッチング
トランジスタ（Ｑｌ）のコレクタ電流は同図（ｄ）の如
くそのターンオン時に大きなピーク部を持たないことに
なり、このスイッチングトランジスタ（Ｑｌ）のターン
オンの立上り時での損失が低減される。そして、前記コ
ンデンサ（Ｃ４）はスイッチングトランジスタ（Ｑｌ）
がオフのときにダイオード（Ｄ５）を介して放電し、ス
イッチングトランジスタ（Ｑｌ）の次のターンオン時に
備えるのである。
尚、本発明は、前記実施例の如く帰還巻線に発生する電
圧を積分して得た三角波電圧を利用してスイッチングト
ランジスタのベース正帰還電流を制御する方式のものだ
けでなく、その他の制御方式によってベース正帰還電流
を制御するようにしたスイッチング制御型電源回路にも
適用できる。
圧を積分して得た三角波電圧を利用してスイッチングト
ランジスタのベース正帰還電流を制御する方式のものだ
けでなく、その他の制御方式によってベース正帰還電流
を制御するようにしたスイッチング制御型電源回路にも
適用できる。
次に本発明を電源電圧がワイドレンジ（１００Ｖ〜２２
０Ｖ）な電子機器の電源回路に用いた他の実施例につい
て第４図に従い説明する。
０Ｖ）な電子機器の電源回路に用いた他の実施例につい
て第４図に従い説明する。
本実施例は低負荷状態を検出する検出回路の代わりに帰
還巻線（Ｎ２）の帰還電圧を検出する検出回路（６）を
設けたことを特徴とする。即ち、ツェナーダイオード（
ＺＤ２）、トランジスタ（ＱＩＯ）、及び抵抗（Ｒ２１
）（Ｒ２２）（Ｒ２３）（Ｒ２４）で検出回路（６）を
構成し、前記抵抗（Ｒ２３）（Ｒ２４）間の接続点に制
御回路（５）の第２制御トランジスタ（Ｑ５）のベース
に接続したものである。
還巻線（Ｎ２）の帰還電圧を検出する検出回路（６）を
設けたことを特徴とする。即ち、ツェナーダイオード（
ＺＤ２）、トランジスタ（ＱＩＯ）、及び抵抗（Ｒ２１
）（Ｒ２２）（Ｒ２３）（Ｒ２４）で検出回路（６）を
構成し、前記抵抗（Ｒ２３）（Ｒ２４）間の接続点に制
御回路（５）の第２制御トランジスタ（Ｑ５）のベース
に接続したものである。
本実施例において、帰還巻線（Ｎ２）に発生した帰還電
圧はダイオード（Ｄ４）及びコンデンサ（Ｃ５）によっ
て整流される。そして、入力電圧が低く前記コンデンサ
（Ｃ５）に充電された前記帰還電圧がツェナーダイオー
ド（ＺＤ２）のツェナー電圧より低い場合、前記ツェナ
ーダイオード（ＺＤ２）は導通しない。従って、検出回
路（６）のトランジスタ（ＱＩＯ）、及び制御回路（５
）の制御トランジスタ（Ｑ５）はオンしないため、スイ
ッチングトランジスタ（Ｑｌ）のベース電流は分流され
ず通常の動作となる。
圧はダイオード（Ｄ４）及びコンデンサ（Ｃ５）によっ
て整流される。そして、入力電圧が低く前記コンデンサ
（Ｃ５）に充電された前記帰還電圧がツェナーダイオー
ド（ＺＤ２）のツェナー電圧より低い場合、前記ツェナ
ーダイオード（ＺＤ２）は導通しない。従って、検出回
路（６）のトランジスタ（ＱＩＯ）、及び制御回路（５
）の制御トランジスタ（Ｑ５）はオンしないため、スイ
ッチングトランジスタ（Ｑｌ）のベース電流は分流され
ず通常の動作となる。
次に、入力電圧が高く、即ち帰還電圧が高くなり、前記
ツェナーダイオード（ＺＤ２）のツェナー電圧より高く
なるとこのツェナーダイオード（ＺＤ２）がオンするた
め、前記トランジスタ（ＱＩＯ）（Ｑ５）がオンする。
ツェナーダイオード（ＺＤ２）のツェナー電圧より高く
なるとこのツェナーダイオード（ＺＤ２）がオンするた
め、前記トランジスタ（ＱＩＯ）（Ｑ５）がオンする。
前記トランジスタ（Ｑ５）がオンすると前記スイッチン
グトランジスタ（Ｑｌ）のベース電流はコンデンサ（Ｃ
４）の充電作用によりその立上り部のみが分流される。
グトランジスタ（Ｑｌ）のベース電流はコンデンサ（Ｃ
４）の充電作用によりその立上り部のみが分流される。
よって前記スイッチングトランジスタ（Ｑｌ”）のコレ
クタ電流の立上りの損失は低減される。
クタ電流の立上りの損失は低減される。
更に、第５図は第４図の変形であり、帰還電圧を検出す
る検出回路（７）をＱ点とアース間に直列接続したツェ
ナーダイオード（ＺＤ３）及び抵抗（Ｒ２５）（Ｒ２６
）でｔｌｌ戊し、両抵抗の接続点に制御回路（５）の第
２制御トランジスタ（Ｑ５）のベースを接続したもので
ある。
る検出回路（７）をＱ点とアース間に直列接続したツェ
ナーダイオード（ＺＤ３）及び抵抗（Ｒ２５）（Ｒ２６
）でｔｌｌ戊し、両抵抗の接続点に制御回路（５）の第
２制御トランジスタ（Ｑ５）のベースを接続したもので
ある。
更に第６図は他の実施例であり、制御回路（５〉゛をコ
ンデンサ（Ｃ４）のみで構成し、スイッチングトランジ
スタ（Ｑｌ）のベース電流の立上りを常時分流する掃作
用する。
ンデンサ（Ｃ４）のみで構成し、スイッチングトランジ
スタ（Ｑｌ）のベース電流の立上りを常時分流する掃作
用する。
（ト）発明の効果
以上の如く本発明のスイッチング制御型電源回路は、コ
ンバータトランスの出力巻線が低負荷状態になったとき
或いは入力電圧が増加したときにスイッチングトランジ
スタがオーバドライブとなるのを防止して、このスイッ
チングトランジスタのターンオン時の損失を低減できる
という利点がある。
ンバータトランスの出力巻線が低負荷状態になったとき
或いは入力電圧が増加したときにスイッチングトランジ
スタがオーバドライブとなるのを防止して、このスイッ
チングトランジスタのターンオン時の損失を低減できる
という利点がある。
第１図は本発明によるスイッチング制御型電源回路の一
実施例を示す回路図、第２図及び第３図はその要部の電
圧波形図である。第４図、第５図及び第６図は夫々、他
の実施例を示す回路図である。 （Ｑｌ）・・・スイッチングトランジスタ、（１）・・
・コンバータトランス、（２）・・・制御部、（３）・
・・検出部、（４）（６）（７）・・・検出回路、（５
）（５）’・・・制御回路。
実施例を示す回路図、第２図及び第３図はその要部の電
圧波形図である。第４図、第５図及び第６図は夫々、他
の実施例を示す回路図である。 （Ｑｌ）・・・スイッチングトランジスタ、（１）・・
・コンバータトランス、（２）・・・制御部、（３）・
・・検出部、（４）（６）（７）・・・検出回路、（５
）（５）’・・・制御回路。
Claims (6)
- （１）直流入力断続用のスイッチングトランジスタとコ
ンバータトランスの入力巻線及び帰還巻線とでブロッキ
ング発振回路を構成し、上記コンバータトランスの出力
巻線から得る直流出力電圧の変動に応じて上記帰還巻線
から前記スイッチングトランジスタへのベース正帰還電
流を制御するようにした電源回路に於いて、 前記ベース電流の立上り部を減衰させる制御回路を備え
てなるスイッチング制御型電源回路。 - （２）直流入力断続用のスイッチングトランジスタとコ
ンバータトランスの入力巻線及び帰還巻線とでブロッキ
ング発振回路を構成し、上記コンバータトランスの出力
巻線から得る直流出力電圧の変動に応じて上記帰還巻線
から前記スイッチングトランジスタへのベース正帰還電
流を制御するようにした電源回路に於いて、 前記出力巻線の低負荷状態時を検出する検出回路と、そ
の低負荷状態の検出出力に応答して前記ベース電流の立
上り部を減衰させる制御回路とを備えてなるスイッチン
グ制御型電源回路。 - （３）前記検出回路は前記出力巻線に接続された整流平
滑回路の出力側に設けられ直流出力オン、オフ用スイッ
チの開放状態を検出するよう構成されている請求項２記
載のスイッチング制御型電源回路。 - （４）前記制御回路は前記検出回路の出力に応答してオ
ンとなるベース電流分流用のトランジスタと、前記スイ
ッチングトランジスタのベースに対してこの分流用トラ
ンジスタと直列接続されたコンデンサとを備えてなる請
求項２または３記載のスイッチング制御型電源回路。 - （５）直流入力断続用のスイッチングトランジスタとコ
ンバータトランスの入力巻線及び帰還巻線とでブロッキ
ング発振回路を構成し、上記コンバータトランスの出力
巻線から得る直流出力電圧の変動に応じて上記帰還巻線
から前記スイッチングトランジスタへのベース正帰還電
流を制御するようにした電源回路に於いて、 前記帰還巻線の電圧を検出する検出回路と、この検出回
路の検出出力に応答して前記ベース電流の立上り部を減
衰させる制御回路とを備えてなるスイッチング制御型電
源回路。 - （６）前記制御回路は前記スイッチングトランジスタの
ベースに接続されたコンデンサで構成され、前記ベース
電流の立上り部を常時減衰せしめることを特徴とする請
求項１記載のスイッチング制御型電源回路。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63-235835 | 1988-09-20 | ||
| JP23583588 | 1988-09-20 | ||
| JP1-157392 | 1989-06-20 | ||
| JP15739289 | 1989-06-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0389857A true JPH0389857A (ja) | 1991-04-15 |
| JPH0755049B2 JPH0755049B2 (ja) | 1995-06-07 |
Family
ID=26484863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1185583A Expired - Fee Related JPH0755049B2 (ja) | 1988-09-20 | 1989-07-18 | スイッチング制御型電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0755049B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE1012008A4 (fr) * | 1997-01-09 | 2000-04-04 | Funai Electric Co | Alimentation par commutation de type rcc. |
| CN116404883A (zh) * | 2023-06-05 | 2023-07-07 | 深圳市德兰明海新能源股份有限公司 | 一种电源电路及其电源设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5246216U (ja) * | 1975-09-30 | 1977-04-01 | ||
| JPS564385U (ja) * | 1979-06-25 | 1981-01-16 | ||
| JPS58144922A (ja) * | 1982-02-15 | 1983-08-29 | Tdk Corp | スイツチング方式安定化電源 |
| JPS5932224U (ja) * | 1982-08-24 | 1984-02-28 | 株式会社東芝 | 換気扇の運転装置 |
| JPS61108093U (ja) * | 1984-12-20 | 1986-07-09 | ||
| JPS6381690U (ja) * | 1986-11-14 | 1988-05-30 |
-
1989
- 1989-07-18 JP JP1185583A patent/JPH0755049B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5246216U (ja) * | 1975-09-30 | 1977-04-01 | ||
| JPS564385U (ja) * | 1979-06-25 | 1981-01-16 | ||
| JPS58144922A (ja) * | 1982-02-15 | 1983-08-29 | Tdk Corp | スイツチング方式安定化電源 |
| JPS5932224U (ja) * | 1982-08-24 | 1984-02-28 | 株式会社東芝 | 換気扇の運転装置 |
| JPS61108093U (ja) * | 1984-12-20 | 1986-07-09 | ||
| JPS6381690U (ja) * | 1986-11-14 | 1988-05-30 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE1012008A4 (fr) * | 1997-01-09 | 2000-04-04 | Funai Electric Co | Alimentation par commutation de type rcc. |
| CN116404883A (zh) * | 2023-06-05 | 2023-07-07 | 深圳市德兰明海新能源股份有限公司 | 一种电源电路及其电源设备 |
| CN116404883B (zh) * | 2023-06-05 | 2023-08-11 | 深圳市德兰明海新能源股份有限公司 | 一种电源电路及其电源设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0755049B2 (ja) | 1995-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5034873A (en) | Circuit configuration for a fixed-frequency blocking oscillator converter switching power supply | |
| JP2001501440A (ja) | スイッチトモード電源回路用バーストモード動作低電力待機 | |
| JP2001503959A (ja) | スイッチ電源用の故障制御回路 | |
| JP2001503957A (ja) | 補助電源の制御 | |
| JPH0615298Y2 (ja) | 無切換連続可変電源回路 | |
| KR20000053263A (ko) | 스위치 전원 장치용 오류 제어 회로 | |
| KR20000038038A (ko) | 변압기 권선에 결합된 인덕터를 구비한 순방향 컨버터 | |
| KR920008204B1 (ko) | 스위칭 제어형 전원 회로 | |
| EP0880087B1 (en) | Power supply circuit and CCD camera using same | |
| JPH0389857A (ja) | スイッチング制御型電源回路 | |
| US5142206A (en) | Slow turn-on in a deflection circuit | |
| US20040169977A1 (en) | Overcurrent protection switched mode power supply | |
| US6204644B1 (en) | Switching power supply for speeding up turn-off operation of a switching element | |
| JPH10146055A (ja) | スイッチング形電源回路 | |
| JP2527920Y2 (ja) | 高圧電源回路 | |
| JPH099616A (ja) | スイッチング電源制御回路 | |
| JPH0284064A (ja) | スイッチング制御型電源回路 | |
| JP2986975B2 (ja) | 多出力型スイッチング電源装置 | |
| JPH0545118Y2 (ja) | ||
| JPH0729742Y2 (ja) | スイッチング電源の電流検出回路 | |
| EP1271757B1 (en) | Power supply circuit and CCD camera using same | |
| JPS6135564B2 (ja) | ||
| JP3353546B2 (ja) | テレビジョン用電源回路 | |
| JP2894161B2 (ja) | 直流変換器 | |
| JPH047668Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080607 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |