JPH0416639Y2 - - Google Patents

Description

【考案の詳細な説明】 ［産業上の利用分野］ 本考案はトランジスタを使用した直流変換器即
ちスイツチングレギユレータに関するものであ
る。

［従来の技術とその問題点］ スイツチングレギユレータには、大別して自励
式スイツチングレギユレータと他励式スイツチン
グレギユレータとがある。前者の自励式スイツチ
ングレギユレータは、回路構成が簡単であるとい
う特徴を有する反面、安定的な発振を得ることが
困難であるという問題を有する。一方、後者の他
励式スイツチングレギユレータは、パルス幅
（PWM）制御のためのパルスを作り、これによ
つてスイツチングトランジスタを制御するので、
所定周波数の安定的なスイツチング動作が可能で
あるという特徴を有する反面、回路構成が複雑に
なるという問題点を有する。

そこで、本考案の目的は自励型であるにも拘ら
ず他励のPWM型と同様に安定的に動作する直流
変換器を提供することにある。

［問題点を解決するための手段］ 上記目的を達成するための本考案は、直流電源
に接続されたトランスの主巻線と電界効果トラン
ジスタとの直列回路と、前記トランスの２次側に
設けられた整流平滑回路と、前記トランスの主巻
線に電磁結合され且つ前記電界効果トランジスタ
のゲートとソースとの間に接続された正帰還駆動
巻線と、前記直流電源と前記電界効果トランジス
タのゲートとの間に接続された起動抵抗と、前記
電界効果トランジスタのゲートに前記電界効果ト
ランジスタの定常動作時のオン時間幅よりも狭い
一定時間幅を有し且つ前記電界効果トランジスタ
のスレツシユホールド電圧よりも高い振幅値を有
しているパルスを一定周期で供給するためのパル
ス発生回路と、前記電界効果トランジスタのゲー
トとソースとの間に接続されたコンデンサと、前
記トランスに設けられたパルス発生回路駆動用巻
線と、前記パルス発生回路駆動用巻線と前記パル
ス発生回路との間に設けられたパルス発生回路駆
動用整流平滑回路と、前記正帰還駆動巻線の電圧
を前記電界効果トランジスタのゲートに選択的に
供給するためのスイツチング素子と、前記パルス
発生回路駆動用整流平滑回路の電圧を検出し、所
定レベル以上に立上がつた時に前記正帰還駆動巻
線の電圧の前記電界効果トランジスタへの供給を
遮断するように前記スイツチング素子を制御する
スイツチング素子制御回路と、前記コンデンサの
電圧を前記スレツシユホールド電圧よりも低くし
て前記電界効果トランジスタをオン状態からオフ
状態に転換させるために前記コンデンサに並列に
接続された制御素子と、前記コンデンサの放電時
定数を変えて前記電界効果トランジスタのオン時
間幅を制御するように前記制御素子を制御する回
路とから成る直流変換器に係わるものである。

なお、上記考案と実施例との対応関係を説明す
ると、前記主巻線は１次巻線３と２次巻線５であ
り、前記正帰還駆動巻線は３次巻線６であり、前
記パルス発生回路駆動用巻線は４次巻線７であ
り、前記パルス発生回路駆動用整流平滑回路はダ
イオード１９とコンデンサ２０とであり、前記ス
イツチング素子はトランジスタ１８であり、前記
スイツチング素子制御回路は抵抗２５とダイオー
ド２４とツエナーダイオード２３とから成る回路
である。

［作用］ 本考案の正帰還駆動巻線は正帰還動作で電界効
果トランジスタをオン駆動する。電界効果トラン
ジスタのオン・オフ動作が開始すると、パルス発
生回路駆動用整流平滑回路の出力電圧が所定値に
至り、パルス発生回路からスレツシユホールド電
圧よりも高いパルスが発生し、このパルスでコン
デンサが充電され、このコンデンサを電源として
電界効果トランジスタがオン制御される。これと
共に、正帰還駆動巻線による駆動回路が遮断され
る。パルス発生回路から発生するパルスの幅は電
界効果トランジスタのオン時間幅よりも短いが、
コンデンサの電圧によりオンが維持される。コン
デンサに並列に接続された制御素子を通る放電回
路の働きによつてコンデンサの電圧がスレツシユ
ホールド電圧よりも低くなると、電界効果トラン
ジスタはオフになる。この直流変換器は自励型で
あるにも拘らず、一定幅のパルスに基づいて安定
的に動作する。

［第１の実施例］ 次に、本考案の第１の実施例に係わるスイツチ
ングレギユレータを第１図〜第３図によつて説明
する。第１図において、整流回路から成る直流電
源に接続される電源端子１ａ，１ｂには、トラン
ス２の１次巻線３とエンハンスメント型ｎチヤネ
ルの絶縁ゲート型（MOS）FET４との直列回路
が接続されている。トランス２の１次巻線３に
は、２次巻線５、３次巻線６及び４次巻線７が電
磁結合されている。２次巻線５にはダイオード８
とコンデンサ９とからなる出力整流平滑回路１０
を介して出力端子１１，１２が設けられている。
なお、ダイオード８はFET４がオフの時の２次
巻線５の電圧でオンになる極性に接続されてい
る。

３次巻線６は初期駆動及び逆バイアス用巻線と
して機能するものであり、コンデンサ１３、抵抗
１４を介してFET４のゲートＧに接続されてい
る。抵抗１４に並列接続されているダイオード１
５及び抵抗１６は、FET４の逆バイアス回路を
形成するものである。

コンデンサ１３と抵抗１４の中間と２次巻線６
の下端との間に抵抗１７を介して接続されたトラ
ンジスタ１８は、スイツチングレギユレータが一
定電圧を発生するようになつた時にオンになり、
２次巻線６による駆動を遮断するものである。

４次巻線７は、電圧検出巻線として機能すると
共に電源として機能するものであり、ここにダイ
オード１９とコンデンサ２０とから成る整流平滑
回路が接続されている。

平滑用コンデンサ２０とFET４のゲートとの
間に接続されたパルス発生回路２１は一定時間幅
且つ一定周期でパルスを発生するものであり、コ
ンデンサ２０を電源として動作する。このパルス
発生回路２１は第２図に示す如く、抵抗Ｒ１〜Ｒ
９と、コンデンサＣ１，Ｃ２と、演算増幅器IC
１と、２つのトランジスタＱ１，Ｑ２と、ダイオ
ードＤ１とから成る。

FET４のゲートＧとソースＳとの間にはこの
オンを維持するためのコンデンサ２２が接続され
ていると共に、ゲート・ソース間容量２２ａを有
する。

パルス発生回路２１が正常に動作を開始した後
に３次巻線６によるFET４の駆動を遮断するた
めに、トランジスタ１８のベースがツエナーダイ
オード２３とダイオード２４と抵抗２５とを介し
てコンデンサ２０の上端に接続されている。

トランジスタ２６はFET４のオフ制御を行うた
めの制御素子として設けられたものであり、
FET４のゲートＧと電流検出抵抗２７の下端と
の間に接続されている。即ち、このトランジスタ
２６はFET４のゲート・ソース間に電流検出抵
抗２７を介して並列接続されている。トランジス
タ２６の抵抗値の変化によりコンデンサ２２及び
ゲート・ソース間容量２２ａの放電時定数も変化
し、FET４のオン時間幅（オフ時点）が変化す
る。

出力電圧を一定に保つようにFET４のオン時
間幅を制御するために、コンデンサ２０の両端間
に電圧検出用抵抗２８，２９が接続され、この分
圧点が誤差増幅用トランジスタ３０のベースに接
続されている。コンデンサ２０の両端間にはツエ
ナーダイオード３１と抵抗３２とから成る基準電
圧回路が設けられ、ツエナーダイオード３１のア
ノードがトランジスタ３０のエミツタに接続され
ている。トランジスタ３０のコレクタは抵抗３３
を介して制御用トランジスタ２６のベースに接続
されている。

なお、トランジスタ２６を使用して過電流保護
及び起動時の自励発振を行うためにこのトランジ
スタ２６のベースが抵抗３４を介して電流検出抵
抗２７の上端に接続されている。

起動抵抗３５は直流電源端子１ａとFET４の
ゲートとの間に接続されている。この起動抵抗３
５を通る電流によつてコンデンサ２２及びゲー
ト・ソース間容量２２ａを時定数を有して充電さ
れる。

直流電源端子１ａ，１ｂ間に接続された抵抗３
６，３７から成る分圧回路は、ダイオード２４の
カソードにバイアス電圧を与えるものであり、分
圧点がダイオード２４のカソードに接続されてい
る。起動後にコンデンサ２０の電圧が所定値まで
立上がるとダイオード２４がオンになつてトラン
ジスタ１８もオンになる。また、ダイオード２４
がオフであつても入力電圧が所定値よりも高くな
ると、抵抗３６，３７の分割電圧でツエナーダイ
オード２３、及びトランジスタ１８がオンにな
る。

１次巻線３に並列に接続されているダイオード
３８、抵抗３９、コンデンサ４０はスナバ回路を
構成するものである。入力電源端子１ａ，１ｂ間
に接続されたコンデンサ４１は入力電圧を安定化
するためのものである。

［動作］ 直流電源端子１ａ，１ｂから電力供給を開始す
ると、起動抵抗３５を介してコンデンサ２２及び
ゲート・ソース間容量２２ａに充電電流が流れ、
これ等の電圧が徐々に高くなり、ゲート・ソース
間電圧VGSがスレツシユホールド電圧以上にな
ると、FET４がオン状態になり、電源電圧が１
次巻線３に加わり、３次巻線６に電圧が発生し、
この正帰還電圧に基づいてコンデンサ１３、抵抗
１４を介してコンデンサ２２及びゲート・ソース
間容量２２ａが十分に高い電圧に充電される。１
次巻線３はインダクタンスを有するので、FET
４のオン期間には第３図Ｂに示す如くドレイン電
流が時間と共に増大する。ドレイン電流が増大す
ると電流検出抵抗２７の電圧も増大し、これに応
答してトランジスタ２６がオンになつて、このコ
レクタ電流が第３図Ｄに示す如く徐々に増大す
る。トランジスタ２６がオン状態になると、コン
デンサ２２及びゲート・ソース間容量２２ａの放
電回路が形成されるため、ゲート・ソース間電圧
は第３図Ｅに示す如く徐々に低下し、t2時点でス
レツシユホールド電圧（カツトオフ電圧）以下に
なり、FET４の飽和導通状態を維持することが
不可能になり、FET４のドレイン・ソース間電
圧が高くなり、１次巻線３の電圧が低下し、３次
巻線６の正帰還電圧も低下し、FET４はオフに
転換する。

FET４のオフ期間に、出力整流平滑回路１０
のダイオード８及び４次巻線７に接続されたダイ
オード１９がオンになり、トランス２のエネルギ
が放出される。エネルギの放出が終了するまでは
３次巻線６に逆方向の電圧が発生するので、
FET４及びトランジスタ２６は逆バイアス状態
になり、オフ状態に保たれる。トランス２のエネ
ルギ放出が終了すると、再び起動抵抗３５から起
動電流が供給されると共に、振動電圧によつて３
次巻線６からも電流が供給され、コンデンサ２２
及びゲート・ソース間容量２２ａが充電され、
FET４は再びオンになる。なお、起動初期にお
いては、第３図Ｃに示す如くコンデンサ９及び２
０の電圧が比較的低い値であるので、ダイオード
２４及びトランジスタ１８がオフ状態にある。ま
た、パルス発生回路２１はこの電源電圧であるコ
ンデンサ２０の電圧が低いためにパルスを発生し
ない。

起動時の自励発振によつてコンデンサ２０が所
定値まで充電されると、第３図Ａのt3以後に示す
如く、パルス発生回路２１から一定周期Ｔで一定
パルス幅T1の矩形波パルスが発生する。パルス
発生回路２１からは、コンデンサ２０の電圧にほ
ぼ等しい比較的高い電圧が発生し、これによりコ
ンデンサ２２及びゲート・ソース間容量２２ａが
スレツシユホールド電圧以上に急速に充電され且
つFET４がオン状態になる。FET４のオン期間
にはトランジスタ２６も順バイアス状態になり、
コンデンサ２２及びゲート・ソース間容量２２ａ
の時定数を有する放電回路が形成され、パルス消
滅後、ゲートソース間電圧は第３図Ｅに示す如く
徐々に低下し、時点t5でスレツシユホールド電圧
以下になり、FET４の飽和オン状態を維持する
ことができなくなり、FET４がオフ状態に転換
する。FET４のオフ期間には３次巻線６に逆方
向電圧が発生し、この電圧とコンデンサ１３の充
電電圧とによつてFET４のゲート・ソース間及
びトランジスタ２６が逆バイアスされ、これ等の
急激なオフへの転換が達成される。なお、逆バイ
アス電流はダイオード１５と抵抗１６とを通つて
流れる。t6時点で再びパルスが発生すると、
FET４は再びオン状態になる。

パルス発生回路２１のみでFET４をオン駆動
する期間ではコンデンサ２０の電圧が高いのでダ
イオード２４がオンになり、トランジスタ１８も
オンになる。この結果、３次巻線６がコンデンサ
１３と抵抗１７とを介してトランジスタ１８で短
絡され、３次巻線６の電圧によるFET４のオン
駆動が遮断され、パルス発生回路２１のみで
FET４がオン駆動される。

第３図Ｃに示す如く出力電圧に対応するコンデ
ンサ２０の電圧がt6以後において所定値よりも高
くなつたとすれば、誤差増幅用トランジスタ３０
の電流が増大し、更に制御用トランジスタ２６の
電流も第３図Ｄのt6〜t8に示す如く増大し、コン
デンサ２２及びゲート・ソース間容量２２ａの放
電時定数が小さくなり、ゲート・ソース間電圧が
オン開始時点t6から比較的短い期間でスレツシユ
ホールド電圧（カツトオフ電圧）以下になり、
FET４の時間幅が短くなる。この結果、出力電
圧も所望値に戻るように低下する。

出力端子１１，１２に接続された負荷が短絡状
態になると、４次巻線７の電圧が低下してパルス
発生回路２１からパルスが発生しなくなると共
に、ダイオード２４のオンを維持することができ
なくなる。しかし、電源端子１ａ，１ｂの電圧が
所定値であれば、抵抗３６，３７で分圧された電
圧でトランジスタ１８のオンが維持され、３次巻
線６によるオン駆動が禁止される。これと共に、
電流検出抵抗２７で過電流が検出されると、トラ
ンジスタ２６のコレクタ電流が増大し、ゲート・
ソース間電圧が低下し、FET４はオフに転換す
る。

本実施例は次の利点を有する。

(1) パルス発生回路２１は一定周期で一定時間幅
のパルスを発生する回路であるので、簡単な回
路構成にすることができる。

(2) パルス発生回路２１がPWMパルスを発生し
なくても、トランジスタ２６によつてオフ時点
を制御するので、FET４をPWM動作させるこ
とができる。

(3) パルス発生回路２１でFET４をオン駆動す
ると、FET４を一定周波数で安定的にオン・
オフ動作させることができる。

(4) 起動時は３次巻線６を使用して自励駆動する
ので、起動を円滑に開始することができる。ま
た、パルス発生回路２１の電源電圧として４次
巻線７から得られる安定化された電圧を使用す
ることが可能になる。

［第２の実施例］ 次に、本考案の第２の実施例を示す第４図を説
明する。但し、第４図において第１図と共通する
部分には同一の符号を付してその説明を省略す
る。この第４図では、トランス２に５次巻線４２
を設け、ここにダイオード４３とコンデンサ４４
とから成る整流平滑回路を介して出力端子４５，
４６を接続し、この出力端子間４５，４６間に電
圧検出抵抗４７，４８を接続し、ここで出力電圧
を検出している。検出された電圧はトランジスタ
４９においてツエナーダイオード５０の基準電圧
と比較され、発光ダイオード５１に与えられてい
る。発光ダイオード５１に光結合されたホトトラ
ンジスタ５２はコンデンサ５３と抵抗５４とを介
してトランジスタ３０のベースに接続されてい
る。この様に出力電圧を直接に検出してFET４
のオフ時点を制御しても第１図と同一の作用効果
を得ることができる。なお、第４図において、抵
抗２８，２９、トランジスタ３０、ツエナーダイ
オード３１、抵抗３２から成る回路を省き、ホト
トランジスタ５２によつてトランジスタ２６を直
接に制御するようにしてもよい。

［変形例］ 本考案は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。

(1) トランス２の２次巻線５に接続するダイオー
ド８をFET４のオン期間にオンになるように
接続し、オン・オフ形式のスイツチングシギユ
レータとしてもよい。

(2) ゲート・ソース間容量２２ａが大きい場合に
はコンデンサ２２を省いてもよい。

(3) FET４のオン時点にトランジスタ２６に十
分なベース電流を流し、スイツチング動作させ
るようにしてもよい。

(4) パルス発生回路２１から発生するパルスの時
間幅をFET４のオン時間幅よりも長くしても
よい。この場合にはトランジスタ２６にパルス
電流をバイパスさせ、コンデンサ２２及びゲー
ト・ソース間容量２２ａの充電を禁止し、且つ
これ等の放電をおこなうことによりFET４を
オフにさせる。

［考案の効果］ 上述から明らかなように本考案によれば、自励
型であるにも拘らず安定的に且つ一定周期で動作
する直流変換器を提供することができる。

【図面の簡単な説明】

第１図は本考案の第１の実施例に係わるスイツ
チングレギユレータを示す回路図、第２図は第１
図のパルス発生回路を詳しく示す回路図、第３図
は第１図の各部の状態を示す波形図、第４図は本
考案の第２の実施例のスイツチングレギユレータ
を示す回路図、 １ａ，１ｂ……直流電源端子、２……トラン
ス、３……１次巻線、４……FET、５……２次
巻線、２１……パルス発生回路、２６……制御用
トランジスタ。

Claims (1)

1. 【実用新案登録請求の範囲】 直流電源に接続されたトランスの主巻線と電界
   効果トランジスタとの直列回路と、 前記トランスの２次側に設けられた整流平滑回
   路と、 前記トランスの主巻線に電磁結合され且つ前記
   電界効果トランジスタのゲートとソースとの間に
   接続された正帰還駆動巻線と、 前記直流電源と前記電界効果トランジスタのゲ
   ートとの間に接続された起動抵抗と、 前記電界効果トランジスタのゲートに前記電界
   効果トランジスタの定常動作時のオン時間幅より
   も狭い一定時間幅を有し且つ前記電界効果トラン
   ジスタのスレツシユホールド電圧よりも高い振幅
   値を有しているパルスを一定周期で供給するため
   のパルス発生回路と、 前記電界効果トランジスタのゲートとソースと
   の間に接続されたコンデンサと、 前記トランスに設けられたパルス発生回路駆動
   用巻線と、 前記パルス発生回路駆動用巻線と前記パルス発
   生回路との間に設けられたパルス発生回路駆動用
   整流平滑回路と、 前記正帰還駆動巻線の電圧を前記電界効果トラ
   ンジスタのゲートに選択的に供給するためのスイ
   ツチング素子と、 前記パルス発生回路駆動用整流平滑回路の電圧
   を検出し、所定レベル以上に立上がつた時に前記
   正帰還駆動巻線の電圧の前記電界効果トランジス
   タへの供給を遮断するように前記スイツチング素
   子を制御するスイツチング素子制御回路と、 前記コンデンサの電圧を前記スレツシユホール
   ド電圧よりも低くして前記電界効果トランジスタ
   をオン状態からオフ状態に転換させるために前記
   コンデンサに並列に接続された制御素子と、 前記コンデンサの放電時定数を変えて前記電界
   効果トランジスタのオン時間幅を制御するように
   前記制御素子を制御する回路と から成る直流変換器。