JP4797710B2 - 同期整流型フォワードコンバータ - Google Patents

同期整流型フォワードコンバータ Download PDF

Info

Publication number
JP4797710B2
JP4797710B2 JP2006061566A JP2006061566A JP4797710B2 JP 4797710 B2 JP4797710 B2 JP 4797710B2 JP 2006061566 A JP2006061566 A JP 2006061566A JP 2006061566 A JP2006061566 A JP 2006061566A JP 4797710 B2 JP4797710 B2 JP 4797710B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
output
tertiary
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006061566A
Other languages
English (en)
Other versions
JP2007244075A (ja
Inventor
博宣 高橋
英人 諸見里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006061566A priority Critical patent/JP4797710B2/ja
Publication of JP2007244075A publication Critical patent/JP2007244075A/ja
Application granted granted Critical
Publication of JP4797710B2 publication Critical patent/JP4797710B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

この発明は同期整流を行うフォワード型のコンバータに関し、特に、逆電流動作時の課題を解消した同期整流型フォワードコンバータに関するものである。
一般に、同期整流型フォワードコンバータは、その回路構成上、コンバータが出力端子間に発生しようとする電圧に比べて高い電圧が、その出力端子間に負荷(外部)から印加されると、コンバータの出力側から入力側ヘ電流が逆流するいわゆる「逆電流」という現象が生じる。
このような逆電流発生時の動作(以下、「逆電流動作」)は種々の問題を生じるので、従来は上記逆電流を検知して回路動作を制御するようにしていた。
特許文献1には逆電流検知回路を備えた同期整流型フォワードコンバータが示されている。ここで特許文献1の逆電流検知回路の動作について図1を参照して説明する。この図1は特許文献1の特に図5に示されている回路の主要部を抜き出したものである。
図1において、トランスT1の1次巻線N1には直列に主スイッチ素子Q1を接続している。トランスT1の2次巻線N2には直列にチョークコイルL1および整流スイッチ素子Q2を接続していて、出力端子32a−32b間に並列に平滑コンデンサC2を接続している。また、チョークコイルL1と平滑コンデンサC2とともにループを構成し、チョークコイルL1の励磁エネルギの放出時の転流経路となる位置に転流スイッチ素子Q3を設けている。また、転流スイッチ素子Q3のゲート・ソース間には転流スイッチターンオフ制御用スイッチ素子Q4を接続している。
トランスT1の3次巻線N3には整流ダイオードD2、転流ダイオードD1、チョークコイルL2、平滑コンデンサC3からなる3次整流平滑回路を設けている。この3次整流平滑回路の出力電圧を抵抗R1,R2により分圧してスイッチング制御回路23に対する制御電圧として与えるようにしている。この抵抗分圧回路の出力点をX点という。
逆電流検知回路25は抵抗R3,R4およびダイオードD3,D4,D5を介してコンデンサC4を充電する回路であり、抵抗R3の一端は3次整流平滑回路22のダイオードD1,D2のアノードに接続し、抵抗R4の一端は主スイッチ素子Q1のゲートに接続し、ダイオードD5のアノードは上記X点に接続している。
図2は図1に示した各部の電圧波形を示す図である。通常動作時は図2の(A)に示すように、主スイッチ素子Q1のゲート・ソース間電圧とダイオードD1,D2のアノード電圧とは相補的な波形であり、X点の電圧(以下、「X点電圧」)は図に示すように一定電圧になる(回路定数の設定により一定電圧にできる。)
一方、スイッチング制御回路23は、通常動作時に逆電流検知回路25のコンデンサC4の充電電圧とX点電圧とがほぼ等しいため、両者を接続するダイオードD5はオフ状態であり、X点電圧はスイッチング制御回路23に対する制御電圧としてそのまま印加される。
ここで、図1に示した同期整流型フォワードコンバータ100の出力端子32a−32b間に外部(負荷)から過電圧が印加されると逆電流が生じる。このような逆電流が生じてもスイッチング制御回路23は動作を継続する。図2の(B)は逆電流動作時の各部の電圧波形図である。このように逆電流が生じると、主スイッチ素子Q1のゲートに対してQ1をオンさせるための電圧印加時間Tonが短くなり、このQ1ゲート・ソース間電圧とダイオードD1,D2のアノード電圧とは相補的ではなくなる。これによりコンデンサC4の非充電期間Pが生じ、X点電圧に周期的な窪み(電圧低下)が生じる。これはスイッチング周期ごとに生じる。
このX点電圧がスイッチング制御回路23に与えられる制御電圧であるので、X点電圧が低下すると、スイッチング制御回路23は出力端子32a−32bへの出力電圧が低下したものと見なして、出力電圧を上昇させる方向に主スイッチ素子Q1を制御する。すなわちオンデューティ比を高める。その結果、出力電圧が上昇し、所定の時点で出力電圧の上昇が停止し、逆電流動作が停止する。
特許第3391320号公報
ところが逆電流動作時、出力端子間電圧が設定値より高い状態であるので、この出力端子間電圧にほぼ比例する電圧が3次整流平滑回路から出力され、X点の平均的な電圧が上昇していく。図2の(C)はその様子を示している。このX点の平均的な電圧上昇に伴ってスイッチング制御回路23は出力電圧を低下させる方向に主スイッチ素子Q1のスイッチング制御を行う。この動作は前記逆電流検知時の動作とは反対の矛盾する動作である。このように反対の、すなわち出力電圧を低下させる方向の制御動作であっても、逆電流が小さい段階では問題とはならない。しかし逆電流が大きくなると上記の矛盾によって逆電流を抑制できなくなる可能性があった。この問題は、逆電流によってX点電圧が際限なく上昇しようとするために生じる。
上記X点電圧の上昇が続くと、出力電圧を下げようとする方向の制御によって最終的には主スイッチ素子Q1のオン期間が0の状態(以下、「ゲートパルスの消失」状態)となる。これはスイッチング制御回路23による制御が停止することを意味し、この状態になると2次側のチョークコイルL1のエネルギによって自励発振が生じるようになる。この自励発振時のスイッチング周波数は通常動作時のスイッチング周波数よりかなり低く(たとえば半分程度に)なるので様々な問題が生じる。たとえばスイッチング制御回路23の動作が不安定となり、トランスの励磁時間が延びるため主スイッチ素子Q1、整流スイッチ素子Q2、および転流スイッチ素子Q3に過大なドレイン電圧が印加され、ドレイン電流が流れるためストレスが掛かり、破壊に至るおそれがある。
また、同期整流型フォワードコンバータ100の入力電圧の急激な上昇や負荷電流の急激な低下等があれば出力電圧が一時的に上昇し、それに伴って上記X点電圧が上昇し、スイッチング制御回路23は出力電圧を低下させようとする負帰還制御がはたらく。しかし、上記X点電圧は3次整流平滑回路の出力電圧、すなわち3次巻線の誘起電圧を整流するとともに平滑した電圧そのものであるので、上記入力電圧の急激な上昇や負荷電流の急激な低下等が生じてもX点電圧の過渡的な上昇変化が小さく且つ遅れが生じる。そのため出力電圧安定化の応答性が悪い。この現象は上記自励発振動作の有無に限らない。
そこで、この発明の目的は、逆電流動作時の自励発振を防止し、且つ通常動作時の出力安定化応答性を高めた同期整流型フォワードコンバータを提供することにある。
上記課題を解決するために、この発明の同期整流型フォワードコンバータは次のように構成する。
〔1〕1次巻線、2次巻線、3次巻線をそれぞれ備えたトランス(T1)と、該トランスの1次巻線(N1)に直列に接続した主スイッチ素子(Q1)と、前記トランスの2次巻線に対して直列に接続したチョークコイル(L1)と、出力端子間(32a−32b)に並列に接続した平滑コンデンサ(C2)と、前記トランスの2次巻線に対して直列に接続され、前記主スイッチ素子のオン・オフに同期してオン・オフする整流スイッチ素子(Q2)と、前記主スイッチ素子のオン・オフに同期してオフ・オンし、オンによって前記チョークコイルの励磁エネルギの放出経路を構成する転流スイッチ素子(Q3)と、制御電圧入力部に与えられる制御電圧で負帰還動作するように前記主スイッチ素子のスイッチング制御(オンデューティ比制御)を行うスイッチング制御回路(23)と、を備えた同期整流型フォワードコンバータにおいて、
一定の直流電圧を生成する定常電圧生成回路(27)と、前記トランスの3次巻線(N3)の誘起電圧を整流平滑する3次整流平滑回路(22)と、前記3次整流平滑回路の出力に接続されたコンデンサおよび抵抗からなる変化電圧検出回路(28)と、を設け、前記スイッチング制御回路の制御電圧入力部には、前記定常電圧生成回路の出力と前記変化電圧検出回路の出力との合成電圧が与えられることを特徴としている。
〔2〕また、前記トランスの3次巻線の誘起電圧を整流平滑する3次整流平滑回路と、前記3次整流平滑回路の出力に接続されたコンデンサおよび抵抗からなる変化電圧検出回路(28)と、前記3次整流平滑回路の出力電圧に応じて出力し、該出力の上限を所定の上限値に制限する定常電圧生成回路(27)と、を設け、前記スイッチング制御回路の制御電圧入力部には、前記定常電圧生成回路の出力と前記変化電圧検出回路の出力との合成電圧が与えられるようにする。
〔3〕前記定常電圧生成回路は、例えば、前記3次整流平滑回路の出力電圧と基準電圧(Vr)とを比較して前記3次整流平滑回路の出力電圧を安定化させるレギュレータ回路で構成する。
〔4〕また、例えば、前記出力端子間に接続される負荷回路から電流が逆流する逆電流状態を検知するとともに、該逆電流状態でのみ前記レギュレータ回路を作動させる逆電流検知回路(30)を設ける。
〔1〕定常電圧生成回路(27)は一定の直流電圧をスイッチング制御回路(23)の制御電圧入力部へ与え、変化電圧検出回路(28)は3次整流平滑回路(22)の出力電圧の過渡的変化電圧を検出して、その変化電圧をスイッチング制御回路の制御電圧入力部へ与えるので、スイッチング制御回路(22)の制御電圧入力部へ与えられる制御電圧が、平均的には上記一定の直流電圧であるか、この一定の直流電圧を上回ることがないので、逆電流動作時にスイッチング制御回路の制御電圧が際限なく上昇しようとする動作が回避でき、自励発振に至ることはない。
また、3次整流平滑回路の出力電圧の過渡的変化電圧がスイッチング制御回路の制御電圧入力部へ与えられるので、同期整流型フォワードコンバータの入力電圧や負荷の過渡的な変動に応じてフィードバックが掛かるので、出力電圧の安定化に対する応答性が高く維持できる。
〔2〕定常電圧生成回路により、3次整流平滑回路(22)の出力電圧が所定の上限値に制限されるとともに、その電圧がスイッチング制御回路(23)の制御電圧入力部に与えられるので、トランスの3次巻線電圧(負荷への出力電圧)の変動に応じて負帰還が掛かる。そのため、逆電流動作時以外には同期整流型フォワードコンバータの入力電圧の変動や負荷の変動があっても出力電圧の安定化を図ることができる。
〔3〕3次整流平滑回路(22)の出力電圧と基準電圧とを比較して3次整流平滑回路の出力電圧を安定化させるレギュレータ回路で前記定常電圧生成回路(27)を構成したことにより、出力電圧をより安定化できる。
〔4〕逆電流検知回路(30)が逆電流状態を検知して前記レギュレータ回路を作動させることによって、逆電流動作時にのみ3次整流平滑回路の出力電圧の上限が制限され、逆電流動作時以外では制限されない。そのため、入力電圧や負荷の変動などの逆電流以外の要因で3次整流平滑回路の出力電圧が上昇しても、その電圧が上限値に制限されず、通常動作により出力電圧の安定化が図れる。
《 第1の実施形態 》
第1の実施形態に係る同期整流型フォワードコンバータについて図3〜図5を基に説明する。
図3は、一部をブロック化した同期整流型フォワードコンバータの回路図である。図3に示すように、トランスT1には1次巻線N1、2次巻線N2、および3次巻線N3を備えている。1次巻線N1には直列に主スイッチ素子Q1を接続している。トランスT1の2次巻線N2には同期整流回路26を接続していて、出力端子32a,32bから負荷へ出力電圧を供給するようにしている。トランスT1の3次巻線N3には3次整流平滑回路22を接続している。定常電圧生成回路27は3次整流平滑回路22の出力電圧を入力して定常電圧(直流電圧)を生成し、スイッチング制御回路23の制御電圧入力部(X点)に制御電圧として与える。変化電圧検出回路28は3次整流平滑回路22の出力電圧の過渡的変化電圧を検出してそれをスイッチング制御回路23の制御電圧入力部(X点)に与える。
スイッチング制御回路23は、主スイッチ素子Q1および同期整流回路26に対してスイッチング制御信号を出力してそれらのスイッチングを行う。また、このスイッチング制御回路23は、上記X点に与えられる制御電圧で負帰還動作するように主スイッチ素子Q1のオンデューティ比を制御して出力端子32a−32b間の出力電圧が安定化するように制御する。
図3に示した同期整流型フォワードコンバータにおいて従来の同期整流型フォワードコンバータと異なるのは、3次整流平滑回路22の出力電圧から定常電圧を生成する定常電圧生成回路27および変化電圧を検出して出力する変化電圧検出回路28を設けたことである。
次に、上記同期整流型フォワードコンバータの具体的な回路構成を図4を基に説明する。
トランスT1の1次巻線N1には直列に主スイッチ素子Q1を接続し、入力端子21a−21b間に平滑用およびフィルタ用のコンデンサC1を接続している。トランスT1の2次巻線N2には直列にチョークコイルL1および整流スイッチ素子Q2を接続していて、出力端子32a−32b間に並列に平滑コンデンサC2を接続している。また、チョークコイルL1と平滑コンデンサC2とともにループを構成し、チョークコイルL1の励磁エネルギの放出時の転流経路となる位置に転流スイッチ素子Q3を設けている。転流スイッチ素子Q3のゲート・ソース間には転流スイッチターンオフ制御用スイッチ素子Q4を接続している。また、整流スイッチ素子Q2のドレインから転流スイッチ素子Q3のゲート方向にダイオードD6を設けている。このようにして同期整流回路26を構成している。
トランスT1の3次巻線N3には直列にチョークコイルL2および整流ダイオードD2を接続していて、出力部に平滑コンデンサC3を接続している。また、チョークコイルL2と平滑コンデンサC3とともにループを構成し、チョークコイルL2の励磁エネルギの放出時の転流経路となる位置に転流ダイオードD1を設けている。このようにして3次整流平滑回路22を構成している。
定常電圧生成回路27は3次整流平滑回路22の出力電圧を入力して定常電圧(この例では所定の直流電圧)を発生する電圧出力回路29と、その出力電圧を分圧する抵抗R1,R2を備えている。また、変化電圧検出回路28はコンデンサC5および抵抗R5からなり、3次整流平滑回路22の出力電圧のうち過渡的な変化電圧を検出し、スイッチング制御回路23の制御電圧入力部に与える。スイッチング制御回路23には上記定常電圧生成回路27の出力電圧と変化電圧検出回路28の出力電圧との合成電圧が制御電圧として与えられることになる。
スイッチング制御回路23は主スイッチ素子Q1のゲートに対してQ1のオン・オフ制御パルスを出力する。信号伝達回路24はこのスイッチング制御回路23から出力されるスイッチングパルスを転流スイッチターンオフ制御用スイッチ素子Q4のゲートへ与える。
このようにして同期整流型フォワードコンバータ101を構成している。
図3・図4に示した同期整流型フォワードコンバータの動作を図5を参照して説明する。まず、スイッチング制御回路23から主スイッチ素子Q1のゲートへ印加される正の電圧によって主スイッチ素子Q1がオンする。このQ1のオンによりトランスT1の1次巻線N1に電流が流れる。これにともない、2次巻線N2の誘起電圧によって整流スイッチ素子Q2がオンして、2次巻線N2→コンデンサC2→チョークコイルL1→整流スイッチ素子Q2→2次巻線N2の経路で電流が流れ、C2が充電されるとともにL1に励磁エネルギが蓄積される。この時、信号伝達回路24の出力はハイレベルであり、転流スイッチターンオフ制御用スイッチ素子Q4がオン状態、転流スイッチ素子Q3がオフ状態である。
次に、スイッチング制御回路23の制御により、主スイッチ素子Q1がターンオフすると、トランスT1の2次巻線N2の誘起電圧が反転して整流スイッチ素子Q2のゲート電圧が反転するので、Q2がターンオフする。また、信号伝達回路24からの出力信号により転流スイッチターンオフ制御用スイッチ素子Q4がオフする。そのため転流スイッチ素子Q3のゲートにダイオードD6を介してハイレベルの電圧が印加され、転流スイッチ素子Q3がターンオンする。これによりチョークコイルL1→転流スイッチ素子Q3→コンデンサC2→チョークコイルL1の経路で転流が生じる。
上記主スイッチ素子Q1のオン・オフによって上記整流と転流を繰り返す。
また上記トランスT1の3次巻線N3に接続した3次整流平滑回路22もフォワードコンバータ動作する。すなわち、主スイッチ素子Q1のオン期間に3次巻線N3→コンデンサC3→チョークコイルL2→ダイオードD2→3次巻線N3の経路で電流が流れ、C3が充電されるとともにL2に励磁エネルギが蓄積される。主スイッチ素子Q1がターンオフすると3次巻線N3の電圧が反転してダイオードD2がオフ状態となって、L2→D1→C3の経路で転流が生じる。これによって3次整流平滑回路22の出力電圧がちょうど出力端子32a−32b間の電圧に略比例した電圧となる。
図5は図4に示した各部の波形図である。主スイッチ素子Q1のゲート・ソース間電圧がハイレベルの期間TonでQ1はオン状態、ローレベルの期間ToffでQ1はオフ状態となる。スイッチング制御回路23はスイッチング周波数一定でQ1のオンデューティ比を制御するので、出力電圧に応じて期間Ton・Toffが変化する。
上記電圧出力回路29が、3次整流平滑回路22の出力電圧が所定の上限を超えない範囲で、その3次整流平滑回路22の出力電圧をほぼそのまま出力する回路である場合、3次整流平滑回路22の出力電圧に応じて、すなわち出力端子32a−32b間の電圧に応じて、上記オン期間Tonが変化する。そのことにより出力電圧が安定化する。
3次整流平滑回路22の出力電圧が所定の上限値を超える状態では、電圧出力回路29はその上限電圧を出力する。したがってQ1のオン期間Tonがそれ以下に短くなることはない。
そのため出力端子32a−32b間に外部(負荷)から過電圧が印加されたとき、3次整流平滑回路22の出力電圧が過大に上昇しても定常電圧生成回路27からスイッチング制御回路23に対して与えられる制御電圧が上限値を超えることがない。そのため前記ゲートパルスの消失現象が防止でき、自励発振動作が防止できる。
また、スイッチング制御回路23に印加される制御電圧を3次整流平滑回路22の出力電圧からとることによって、出力端子32a−32b間の定常的な電圧変化に対応して応答できる。
また、変化電圧検出回路28が出力電圧の過渡的な電圧変化に応じた変化電圧をスイッチング制御回路23に与えるので、過渡的な電圧変動にも応答できる。因みに定常電圧成分(直流成分)と変化電圧成分(交流成分)を分けず、また上限を設けずに、3次整流平滑回路の出力電圧をそのままスイッチング制御回路23へ帰還させた場合には、入力急変や負荷の急変等による過渡的な電圧上昇にそのまま応答してしまい、出力電圧の上昇から通常出力電圧への復帰時間が長くなってしまう。すなわち応答性が悪くなる。
《 第2の実施形態 》
次に、第2の実施形態に係る同期整流型フォワードコンバータについて図6を参照して説明する。
この第2の実施形態では、定常電圧生成回路27が常に一定の直流電圧を発生するようにしている。すなわち図6において、定常電圧生成回路27は一定電圧を発生する電圧源Esと、その電圧を分圧する抵抗R1,R2とから構成している。その他は図4に示したものと同様である。
このようにスイッチング制御回路23に対する制御電圧のうち定常電圧(直流)成分を一定としたことにより、逆電流動作時の3次整流平滑回路22の出力電圧の上昇によるスイッチング制御回路23に対する制御電圧の過大な電圧上昇がなくなり、ゲートパルスの消失および自励発振が防止できる。また、入力電圧および負荷の急変に対する3次整流平滑回路22の出力電圧の過渡的な変動については、変化電圧検出回路28の出力電圧に応じてスイッチング制御回路23が応答するので、この過渡的な変動に対しては出力端子32a−32b間の電圧が安定化される。
《 第3の実施形態 》
次に、第3の実施形態に係る同期整流型フォワードコンバータについて図7を参照して説明する。
この第3の実施形態では、定常電圧生成回路27として、3次整流平滑回路22の出力部に対して直列接続したトランジスタQ5、抵抗R1,R2、トランジスタQ5のベース−コレクタ間に接続した抵抗R6、トランジスタQ5のベースと接地(3次整流平滑回路22の基準電圧端)の間に接続したダイオードD7およびツェナーダイオードZD1で構成している。ここで、ダイオードD7はツェナーダイオードZD1の温度ドリフト補正用に設けている。その他の構成は第1・第2の実施形態の場合と同様である。
このように定常電圧生成回路27を構成したことにより、ツェナーダイオードZD1が導通しない通常時の電圧範囲では、抵抗R6を介してQ5のベース電流が流れるので、抵抗R1,R2による分圧電圧(X点電圧)は3次整流平滑回路22の出力電圧にほぼ等しい。したがってX点電圧は3次整流平滑回路22の出力電圧の変動(出力端子32a−32b間の電圧変動)に応じて変動する。この状態ではスイッチング制御回路23の制御によって出力端子32a−32b間の定常的な電圧が安定化される。
逆電流動作時、3次整流平滑回路22の出力電圧が上昇してツェナーダイオードZD1が導通する状態では、抵抗R1,R2の直列回路の両端に印加される電圧がツェナーダイオードZD1のツェナー電圧と等しくなる。したがって、定常電圧生成回路27は電圧レギュレータ回路として作用し、3次整流平滑回路22の出力電圧がそれ以上に上昇してもX点電圧はその上限値で一定となり、主スイッチ素子Q1のオンデューティ比が下限値を下回ることがなく、いわゆるゲートパルスの消失および自励発振の問題が回避できる。
《 第4の実施形態 》
次に、第4の実施形態に係る同期整流型フォワードコンバータについて図8を参照して説明する。
この例では図8に示すように定常電圧生成回路27として、オペアンプ31を用いてレギュレータ回路を構成している。図7に示した例ではツェナーダイオードZD1とトランジスタQ5を含む回路でレギュレータ回路を構成したが、この図8に示す例では、オペアンプ31、トランジスタQ6およびそれらの周辺回路をさらに付加してレギュレータ回路を構成している。オペアンプ31の非反転入力端子に基準電圧Vrを印加し、反転入力端子に抵抗R8,R9による3次整流平滑回路22の分圧電圧を印加するようにし、ツェナーダイオードZD1と接地との間に接続したトランジスタQ6をオペアンプ31で駆動するように回路を構成している。その他の構成は第1〜第3の実施形態の場合と同様である。
このような構成により、3次整流平滑回路22の出力電圧が過大に上昇した場合に、抵抗R8,R9による分圧電圧が基準電圧Vrより上昇してオペアンプ31の出力がローレベルとなってトランジスタQ6がオンし、ツェナーダイオードZD1が導通する。その結果トランジスタQ5のオン抵抗が増大し、抵抗R1,R2の分圧出力(X点電圧)の上昇が制限される。これにより、いわゆるゲートパルスの消失および自励発振が防止できる。
このように基準電圧と比較して差動増幅するオペアンプを用いることによって、第3の実施形態に比べて逆電流動作時の電圧レギュレーションを高めることができる。
《 第5の実施形態 》
次に、第5の実施形態に係る同期整流型フォワードコンバータについて図9〜図12を参照して説明する。
この同期整流型フォワードコンバータは図9示すように定常電圧生成回路27としてトランジスタQ5,Q6およびツェナーダイオードZD1を含むレギュレータ回路を構成するとともに、逆電流検知回路30を設けている。3次整流平滑回路22の構成は図4に示したものと同様である。その他の構成も第1〜第4の実施形態の場合と同様である。
図10は図9に示した逆電流検知回路30の具体例である。ここでA点は図9に示したトランジスタQ6のベースに接続する。L2は3次整流平滑回路22内のチョークコイルL2の一端(整流ダイオードD2および転流ダイオードD1のそれぞれのアノード)に接続する。また抵抗R4は主スイッチ素子Q1のゲートまたはそのゲート信号と同一タイミング信号の出力部に接続する。この逆電流検知回路30の構成は図1に示した従来の逆電流検知回路25と同様であるが、A点が図9に示したレギュレータ回路のトランジスタQ6のベースに接続する点で異なっている。
逆電流が生じていない状態ではコンデンサC4に所定電圧が充電される状態であるので、A点の電位はハイレベルを維持し、図9に示したトランジスタQ6はオフ状態を保つ。したがってトランジスタQ5はオン状態となって、抵抗R1,R2による分圧電圧(X点電圧)は3次整流平滑回路22の出力電圧に応じて変動する。逆電流が生じた場合にはA点の電位が低下し、トランジスタQ6が導通するので、トランジスタQ5のオン抵抗が増大しX点電圧のそれ以上の上昇が制限される。すなわちレギュレータ回路として動作する。このように逆電流動作時にのみレギュレータ回路が動作するので、入力電圧の急変や負荷の急変等の他の要因で3次整流平滑回路22の出力電圧が上昇した際の誤動作が防止できる。つまり、逆電流以外の要因で3次整流平滑回路22の出力電圧が上昇した場合には、その電圧が上限値に制限されることなく3次整流平滑回路22の出力電圧上昇に応答してスイッチング制御が適正に行われる。そのため、出力電圧の広範囲の安定化が図れる。
図11は、図10に示した3次整流平滑回路22の出力電圧、コンデンサC4の電圧(Y点電圧)Vy、および図9におけるX点電圧Vxの波形を示している。ここで(A)は逆電流動作時、(B)は過渡応答時である。但し、(A)の時間軸のスパンはスイッチング周期オーダであり、(B)はそれより例えば数倍〜数十倍程度長いオーダである。逆電流動作時には図10に示した逆電流検知回路30のコンデンサC4の電圧がスイッチング周波数の周期で低下するが、X点電圧Vxは定常電圧生成回路27のレギュレータ動作によって一定電圧を保つ。一方、3次整流平滑回路の出力電圧が過渡的に変動した場合には、変化電圧検出回路28からの電圧信号によってX点電圧Vxは変化する。すなわち上記過渡的な変動に応答する。
図12は図10に示したものとは別の逆電流検知回路の構成例を示している。ここでA点は図9に示したトランジスタQ6のベースに接続されるA点である。通常状態では主スイッチ素子Q1のソースから入力端子21b方向(実線の矢印で示す方向)に電流が流れる。この時トランジスタQ7のベース電位はエミッタ電位より低いのでQ7はオフ状態を保つ。したがって図9に示したトランジスタQ6はオフ状態を保つ。
逆電流動作時には、図12において破線の矢印で示すように−入力端子21bから主スイッチ素子Q1のソース方向に電流が流れる。また3次整流平滑回路の出力電圧も通常時より高くなるので抵抗R11→トランジスタQ7→主スイッチ素子Q1方向に電流が流れる。これに伴いトランジスタQ7が導通し、A点がローレベルとなる。そのため図9に示した定常電圧生成回路27はレギュレータ動作する。なお、逆電流動作時、抵抗R11→ダイオードD8→抵抗R10→主スイッチ素子Q1方向にも電流が流れる。ダイオードD8はトランジスタQ7のベース電位の上限を制限するとともに、逆電流動作時にQ1から抵抗R10およびR11を介して3次整流平滑回路方向への逆電流を防止する。
特許文献1に係るコンバータの構成を示す回路図である。 同コンバータの各部の波形図である。 第1の実施形態に係る同期整流型フォワードコンバータのブロック図である。 同コンバータの具体的な回路図である。 図4各部の波形図である。 第2の実施形態に係る同期整流型フォワードコンバータの回路図である。 第3の実施形態に係る同期整流型フォワードコンバータの回路図である。 第4の実施形態に係る同期整流型フォワードコンバータの回路図である。 第5の実施形態に係る同期整流型フォワードコンバータの回路図である。 逆電流検知回路の構成を示す図である。 図9各部の波形図である。 逆電流検知回路の他の構成を示す図である。
符号の説明
21−入力端子
22−3次整流平滑回路
23−スイッチング制御回路
24−信号伝達回路
25,30−逆電流検知回路
26−同期整流回路
27−定常電圧生成回路
28−変化電圧検出回路
29−電圧出力回路
31−オペアンプ
32−出力端子
100,101−同期整流型フォワードコンバータ
T1−主トランス
N1−1次巻線
N2−2次巻線
N3−3次巻線
Q1−主スイッチ素子
Q2−整流スイッチ素子
Q3−転流スイッチ素子
Q4−転流スイッチターンオフ制御用スイッチ素子
L1,L2−チョークコイル
C2−平滑コンデンサ

Claims (4)

  1. 1次巻線、2次巻線、3次巻線を備えたトランスと、該トランスの1次巻線に直列に接続した主スイッチ素子と、前記トランスの2次巻線に対して直列に接続したチョークコイルと、出力端子間に並列に接続した平滑コンデンサと、前記トランスの2次巻線に対して直列に接続され、前記主スイッチ素子のオン・オフに同期してオン・オフする整流スイッチ素子と、前記主スイッチ素子のオン・オフに同期してオフ・オンし、オンによって前記チョークコイルの励磁エネルギの放出経路を構成する転流スイッチ素子と、制御電圧入力部に与えられる制御電圧で負帰還動作するように前記主スイッチ素子のスイッチング制御を行うスイッチング制御回路と、を備えた同期整流型フォワードコンバータにおいて、
    一定の直流電圧を生成する定常電圧生成回路と、
    前記トランスの3次巻線の誘起電圧を整流平滑する3次整流平滑回路と、
    前記3次整流平滑回路の出力に接続されたコンデンサおよび抵抗からなる変化電圧検出回路と、を設け、
    前記スイッチング制御回路の制御電圧入力部には、前記定常電圧生成回路の出力と前記変化電圧検出回路の出力との合成電圧が与えられる、同期整流型フォワードコンバータ。
  2. 1次巻線、2次巻線、3次巻線を備えたトランスと、該トランスの1次巻線に直列に接続した主スイッチ素子と、前記トランスの2次巻線に対して直列に接続したチョークコイルと、出力端子間に並列に接続した平滑コンデンサと、前記トランスの2次巻線に対して直列に接続され、前記主スイッチ素子のオン・オフに同期してオン・オフする整流スイッチ素子と、前記主スイッチ素子のオン・オフに同期してオフ・オンし、オンによって前記チョークコイルの励磁エネルギの放出経路を構成する転流スイッチ素子と、制御電圧入力部に与えられる制御電圧で負帰還動作するように前記主スイッチ素子のスイッチング制御を行うスイッチング制御回路と、を備えた同期整流型フォワードコンバータにおいて、
    前記トランスの3次巻線の誘起電圧を整流平滑する3次整流平滑回路と、
    前記3次整流平滑回路の出力に接続されたコンデンサおよび抵抗からなる変化電圧検出回路と、
    前記3次整流平滑回路の出力電圧に応じて出力し、該出力の上限を所定の上限値に制限する定常電圧生成回路と、を設け、
    前記スイッチング制御回路の制御電圧入力部には、前記定常電圧生成回路の出力と前記変化電圧検出回路の出力との合成電圧が与えられる、同期整流型フォワードコンバータ。
  3. 前記定常電圧生成回路は、前記3次整流平滑回路の出力電圧と基準電圧とを比較して前記3次整流平滑回路の出力電圧を安定化させるレギュレータ回路である請求項2に記載の同期整流型フォワードコンバータ。
  4. 前記出力端子間に接続される負荷回路から電流が逆流する逆電流状態を検知するとともに、該逆電流状態でのみ前記レギュレータ回路を作動させる逆電流検知回路を設けた請求項3に記載の同期整流型フォワードコンバータ。
JP2006061566A 2006-03-07 2006-03-07 同期整流型フォワードコンバータ Expired - Fee Related JP4797710B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006061566A JP4797710B2 (ja) 2006-03-07 2006-03-07 同期整流型フォワードコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006061566A JP4797710B2 (ja) 2006-03-07 2006-03-07 同期整流型フォワードコンバータ

Publications (2)

Publication Number Publication Date
JP2007244075A JP2007244075A (ja) 2007-09-20
JP4797710B2 true JP4797710B2 (ja) 2011-10-19

Family

ID=38589042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006061566A Expired - Fee Related JP4797710B2 (ja) 2006-03-07 2006-03-07 同期整流型フォワードコンバータ

Country Status (1)

Country Link
JP (1) JP4797710B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3661666B2 (ja) * 2001-08-10 2005-06-15 株式会社村田製作所 絶縁型スイッチング電源装置
JP2004104920A (ja) * 2002-09-10 2004-04-02 Murata Mfg Co Ltd スイッチング電源装置
JP4275971B2 (ja) * 2003-03-19 2009-06-10 Tdk株式会社 同期整流型dc−dcコンバータ
JP2006034071A (ja) * 2004-07-21 2006-02-02 Murata Mfg Co Ltd スイッチング電源回路

Also Published As

Publication number Publication date
JP2007244075A (ja) 2007-09-20

Similar Documents

Publication Publication Date Title
KR100744592B1 (ko) Dc-dc 컨버터, dc-dc 컨버터의 제어 회로 및dc-dc 컨버터의 제어 방법
US8295062B2 (en) Switching power supply apparatus and semiconductor device
JP5513778B2 (ja) スイッチング電源回路
US7285944B2 (en) DC-DC converter
KR20060135559A (ko) 스위칭 제어 회로 및 자려형 dc―dc 컨버터
WO2018043228A1 (ja) スイッチング電源装置および半導体装置
JP4400618B2 (ja) Dc−dcコンバータ
JP2016158398A (ja) 電源制御用半導体装置
JPWO2006006289A1 (ja) スイッチング電源装置および電子装置
JP2007336636A (ja) 多出力型dc/dcコンバータ
JP6932056B2 (ja) スイッチングレギュレータ
JP2006025531A (ja) Dc−dcコンバータ回路
JPH11122926A (ja) 自励発振型スイッチング電源装置
JP2012016123A (ja) Dc−dcコンバータ
JP2008113509A (ja) 過電流保護回路
US6111763A (en) Switching power supply
JP6654548B2 (ja) スイッチング電源装置
JP4797710B2 (ja) 同期整流型フォワードコンバータ
JP4677284B2 (ja) 誤差増幅回路
JP2009240112A (ja) 電源装置および半導体集積回路装置
JP6810150B2 (ja) スイッチング電源装置および半導体装置
JPH09265328A (ja) アクティブダミー回路
KR101453003B1 (ko) Dc-dc 컨버터
KR101414712B1 (ko) Dc-dc 컨버터 시스템
JP7208068B2 (ja) パルス信号発生回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110616

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4797710

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees