JP7208068B2

JP7208068B2 - パルス信号発生回路

Info

Publication number: JP7208068B2
Application number: JP2019044217A
Authority: JP
Inventors: 正二羽田
Original assignee: NTN Corp
Current assignee: NTN Corp
Priority date: 2019-03-11
Filing date: 2019-03-11
Publication date: 2023-01-18
Anticipated expiration: 2039-03-11
Also published as: JP2020150605A

Description

本発明は、スイッチング素子の制御信号として利用可能なパルス信号を発生する回路に関する。

スイッチング電源におけるスイッチング素子は、ＰＷＭ信号等の所定のパルス信号により制御される。スイッチング電源の目的や方式によって、多様なスイッチング制御が行われている。それらの多様な制御に対応するパルス信号が、制御部により生成され出力される。例えば、一定の周期でオン期間の長さを変化させる１つのＰＷＭ信号を出力する場合は、汎用的なＰＷＭＩＣがよく用いられる（例えば特許文献１）。

フルブリッジ方式やインターリーブ方式を採用するスイッチング電源、あるいは力率改善を目的とするスイッチング電源では、特殊なパルス信号が必要となる。

一方、パルス信号を発生する手段の一つとして、「５５５タイマーＩＣ」と称される汎用的な集積回路が広く用いられている。

特開平５－１１１２４６号公報

特許文献１にも記載されるように、力率改善等のために特殊なパルス信号を発生する場合、制御部を個別に回路設計しなければならず、その回路自体の構成が複雑であるだけでなく周辺の回路部品も多くなり、制御部のコストが大きくなるという問題があった。

また、汎用的なタイマーＩＣを用いてパルス信号を発生させる場合、外付けコンデンサの充放電時間を制御する電流制御を行う必要がある。汎用的なタイマーＩＣを力率改善等のパルス信号の発生に適用する場合、タイマーＩＣに与える電流制御信号のためにリニア特性回路や可変抵抗素子等が必要となり、回路が複雑となるという問題があった。

以上の現状から、本発明の目的は、多様な目的や多様な方式のスイッチング電源に適用可能なパルス信号を発生することができるパルス信号発生回路を、汎用的なタイマーＩＣを用いた簡易な構成により提供することである。

上記の目的を達成するべく、本発明は、以下の構成を提供する。
・本発明の態様は、ハイレベルとローレベルの各電位を交互に出力するパルス信号発生回路であって、
トリガー端子の電位が第１の閾値より低下すると出力端子の電位がローレベルからハイレベルとなり、スレッショルド端子の電位が第２の閾値より上昇すると前記出力端子の電位がハイレベルからローレベルとなるタイマＩＣと、
前記トリガー端子および前記スレッショルド端子に接続された第１端と基準電位端に接続された第２端とを有する第１のコンデンサと、
前記出力端子の電位がハイレベルのときにのみ前記第１のコンデンサを一定の時定数で充電する充電電流が流れる充電回路と、
前記出力端子の電位がローレベルのときにのみ前記第１のコンデンサからの放電電流が流れる放電回路と、
入力信号に基づいて前記放電電流の量を調整する放電調整部とを備えたことを特徴とする。
・上記態様において、前記放電回路が、放電電流が流れる電流路と制御端とを有する半導体素子を有し、
前記放電調整部が、前記入力信号の増減に応じて両端間の電圧が増減する第２のコンデンサを有し、前記第２のコンデンサの第１端の電位により前記半導体素子の制御端を制御することにより放電電流の量が調整されることが、好適である。
・上記態様において、前記半導体素子の電流路が、前記第１のコンデンサの第１端と前記タイマＩＣの前記出力端子との間に接続されていることが、好適である。
・上記態様において、前記第２のコンデンサの第２端が、前記タイマＩＣの前記出力端子に接続されていることが、好適である。
・上記態様において、前記放電回路が、放電電流の逆流を防止する逆流防止ダイオードを有することが、好適である。

本発明により、汎用的なタイマーＩＣを利用して、多様な目的や多様な方式のスイッチング電源に適用可能な簡易な構成のパルス信号発生回路を実現できる。

図１は、本発明のパルス信号発生回路をスイッチング電源に適用した例を概略的に示す全体構成図である。図２は、図１のパルス信号発生回路の回路例を概略的に示している。図３は、図２のパルス信号発生回路における電流又は電位の時間的変化の一例を模式的に示した図である。

以下、例として示す図面を参照して本発明の実施形態を説明する。本発明によるパルス信号発生回路は、多様なスイッチング電源の制御信号生成回路として適用可能である。しかしながら、本発明のパルス信号発生回路は、スイッチング電源の制御以外の用途として利用することも可能である。

図１は、本発明のパルス信号発生回路をスイッチング電源に適用した例を概略的に示す全体構成図である。スイッチング電源は、一例として絶縁型のフライバック方式としている。例えば、交流を全波整流した入力電圧Ｖｉｎが印加されるトランスＴの一次コイルＮ１にスイッチング素子Ｓが接続され、その制御端に制御信号Ｖｇが与えられる。トランスＴの二次コイルＮ２の一端と出力端ｐの間にダイオードＤが接続され、出力端ｐ、ｎの間に平滑コンデンサＣが接続されている。平滑コンデンサＣで平滑された直流の出力電圧Ｖｏが出力される。

出力電圧Ｖｏは、出力電圧検出回路１０で検知される。一例として、出力電圧検出回路１０は、基準電圧Ｖ_ＦＢと検出電圧Ｇ_ＦＢの２つの信号を出力している。

本発明のパルス信号発生回路１は、図示の例では、出力電圧検出回路１０から出力された基準電圧Ｖ_ＦＢと検出電圧Ｇ_ＦＢの２つの信号を入力される。これら２つの信号Ｖ_ＦＢとＧ_ＦＢは、パルス信号発生回路１から視た場合は入力信号に相当する。スイッチング素子Ｓの制御信号Ｖｇは、パルス信号発生回路１から視た場合は出力信号である。

なお、図示の例では、パルス信号発生回路１の入力信号は、出力電圧Ｖｏの検出信号のみであるが、それに替えて又はそれに加えて、入力電圧Ｖｉｎ及び／又は入力電流の検出信号をパルス信号発生回路１の制御信号として用いることもできる。図示のパルス信号発生回路１は、スイッチング電源の帰還路に設けられることにより負帰還制御を行う。それにより、出力電圧の定電圧制御や、入力交流の力率改善を行うことができる。

図２は、図１のパルス信号発生回路１の回路例を概略的に示している。タイマーＩＣ（ＴＭ）は、汎用的な「５５５タイマーＩＣ」と称されるものである。出力端子（ＯＵＴ）の電位が、パルス信号発生回路１の出力信号Ｖｇとなる。パルス信号発生回路１は、タイマーＩＣの出力端子に、ハイレベルとローレベルの各電位が交互に出力されるように構成されている。

＜パルス信号発生回路の構成＞
本発明におけるタイマーＩＣ及びその外付け回路の構成を説明する。先ず、タイマーＩＣについて説明する。標準的な５５５タイマーＩＣは、８個の端子を有する。各端子の呼称は統一されていないが、例えば、接地端子（ＧＮＤ）、トリガー端子（ＴＲＧ）、出力端子（ＯＵＴ）、リセット端子（ＲＳ）、制御電圧端子（ＣＶ）、スレッショルド端子（ＴＨ）、ディスチャージ端子（ＤＩＳ）、電源端子（ＶＣＣ）と称されている。

タイマーＩＣの電源端子（Ｖｃｃ）は外部電源Ｖｃｃに接続される。出力端子のハイレベルの電位は電源Ｖｃｃ（例えば１５Ｖ）と同じである。接地端子（ＧＮＤ）は、回路の基準電位端（接地）に接続される。出力端子のローレベルの電位は基準電位端（０Ｖ）と同じである。

出力端子の電位がローレベルのときに、トリガー端子の電位が所定の閾値より下がると出力端子の電位がローレベルからハイレベルとなる。また、出力端子の電位がハイレベルのときに、スレッショルド端子の電位が所定の閾値より上がると出力端子の電位がハイレベルからローレベルとなる。トリガー端子とスレッショルド端子は互いに接続されている。

ディスチャージ端子は、出力端子と同位相で変化し、出力端子がハイレベルのときにはハイインピーダンスとなり、出力端子がローレベルのときはローレベルとなる。

コントロール端子の電位は、スレッショルド端子の閾値を決定し、ここでは一定（Ｖｃｃの２／３程度）である。トリガー端子の閾値は、スレッショルド端子の閾値の約１／２である。コンデンサＣ３は安定化のためにコントロール端子と接地端子の間に接続されている。ここではリセット端子は電源端子に接続されている。

次に、タイマーＩＣの外付け回路の構成について説明する。トリガー端子とスレッショルド端子には、コンデンサＣ１の第１端が接続されている。コンデンサＣ１の第１端の電位Ｖ１が、トリガー端子とスレッショルド端子の電位を決定する。コンデンサＣ１の第２端は、基準電位端に接続されている。

充電回路２は、コンデンサＣ１を充電するために設けられている。充電回路２は、直列接続された抵抗Ｒ１とダイオードＤ１から構成される。抵抗Ｒ１の一端は電源Ｖｃｃに接続されている。ダイオードＤ１は、アノードが抵抗Ｒ１の他端に、カソードがコンデンサＣ１の第１端に接続されている。抵抗Ｒ１とダイオードＤ１の接続点は、ディスチャージ端子に接続されている。

充電電流ｉ１は、ディスチャージ端子がハイインピーダンス（出力端子がハイレベル）のときのみ、矢印の方向に流れてコンデンサＣ１を充電する。ディスチャージ端子が基準電位のとき（出力端子がローレベルのとき）は、ダイオードＤ１が逆バイアスになるので充電電流ｉ１は流れない。充電電流ｉ１の時定数は、抵抗Ｒ１とコンデンサＣ１により決まるので、一定である。したがって、出力端子がハイレベルのとき、コンデンサＣ１の第１端がトリガー端子の閾値電位からスレッショルド端子の閾値電位まで上昇する時間は一定である。すなわち本回路では、出力端子のハイレベルの期間の長さは一定である。

放電回路３は、コンデンサＣ１を放電するために設けられている。放電回路３は、ダイオードＤ２、半導体素子Ｑ及び抵抗Ｒ２から構成されている。半導体素子Ｑは、電流路と制御端を有し、ここではｎｐｎ型トランジスタである。ダイオードＤ２は、アノードがコンデンサＣ１の第１端に接続され、カソードがトランジスタＱのコレクタに接続されている。放電電流ｉ４は、ディスチャージ端子が基準電位（出力端子がローレベル）のときのみ、矢印の方向に流れてコンデンサＣ１を放電させる。トランジスタＱのエミッタは、抵抗Ｒ２の一端に接続され、抵抗Ｒ２の他端は、タイマーＩＣの出力端子に接続されている。

ここで、抵抗Ｒ２の他端が、基準電位端ではなく出力端子に接続されていることが特徴的である。これにより、出力端子がハイレベルのときは、ダイオードＤ２が確実に逆バイアスとなるので、コンデンサＣ１から放電電流ｉ４が流れ出すことを防止できる。そして、出力端子がローレベルのときにのみ、放電電流ｉ４が流れることができる。放電電流ｉ４の時定数は、主として、抵抗Ｒ２と、トランジスタＱのコレクタエミッタ間抵抗と、コンデンサＣ１により決まる。

放電調整回路４は、放電回路に流れる放電電流ｉ４の量を調整するために設けられている。放電調整回路４は、入力信号（ここでは電流ｉ２）に基づいて放電電流ｉ４の量を調整するように構成されている。

放電調整回路４は、コンデンサＣ２、抵抗Ｒ３、フォトカプラＰＣ、抵抗Ｒ４及びダイオードＤ３から構成されている。

コンデンサＣ２の第１端は、抵抗Ｒ３を介して、放電回路３の半導体素子Ｑの制御端、すなわちトランジスタＱのベースに接続されている。コンデンサＣ２の第２端は、出力端子に接続されている。コンデンサＣ２の両端には、フォトカプラＰＣの出力トランジスタのコレクタとエミッタがそれぞれ接続されている。

ここでの入力信号である電流ｉ２は、フォトカプラＰＣを介して入力される。本回路は絶縁型のスイッチング電源への適用例であるので、帰還路を任意の箇所で絶縁するためにフォトカプラＰＣを用いている。電流ｉ２は、図１に示した出力電圧検出回路１０からの基準電圧Ｖ_ＦＢと検出電圧Ｇ_ＦＢの差の増減に応じて増減する。例えば、スイッチング電源の出力電圧Ｖｏが規定値より上昇したときにこの差が大きくなり電流ｉ２が増加し、出力電圧Ｖｏが規定値より低下したときにこの差が小さくなり電流ｉ２が減少する。電流ｉ２に対応してフォトカプラＰＣの出力トランジスタに電流ｉ３が流れる。電流ｉ３は、矢印の方に流れてコンデンサＣ２を放電させる。

一方、直列接続された抵抗Ｒ４とダイオードＤ３が、電源ＶｃｃとコンデンサＣ２の第１端との間に設けられている。抵抗Ｒ４とダイオードＤ３は、コンデンサＣ２を充電するための電流ｉ５が流れる。放電電流ｉ３と充電電流ｉ５の双方が流れるとき、放電電流ｉ３が相対的に大きければコンデンサＣ２の第１端の電位Ｖ２は低下し、放電電流ｉ３が相対的に小さければコンデンサＣ２の第２端の電位Ｖ２は上昇する。

コンデンサＣ２の電位Ｖ２は、抵抗Ｒ３を通してトランジスタＱのベースに印加される。トランジスタＱに放電電流ｉ４が流れているとき、コンデンサＣ２の電位Ｖ２が低下すると放電電流ｉ４は減少し、電位Ｖ２が上昇すると放電電流ｉ４は増加する。この結果、コンデンサＣ１の放電時間が変化することになる。すなわち、コンデンサＣ１の第１端が、その最大電位からトリガー端子の閾値電位まで低下するまでの時間が変化する。放電電流ｉ４が流れるのは、出力端子がローレベルのときのみである。したがってこのことは、入力電流ｉ２の大きさに応じて出力端子のローレベルの期間の長さを調整できることを意味する。

なお、放電調整部のコンデンサＣ２の第２端は出力端子に接続されているので、電流ｉ５は、出力端子がローレベルのときにのみ流れることができ、出力端子がハイレベルのときはダイオードＤ３が逆バイアスとなり流れることができない。

以上の通り、充電回路２は、出力端子がハイレベルのときにのみ機能する一方、放電回路３及び放電調整部４は、出力端子がローレベルのときにのみ機能する。

＜パルス信号発生回路の動作＞
図３は、図２のパルス信号発生回路１の動作原理を説明するために、電流又は電位の時間的変化を模式的に示した図である。図３（ａ）は入力電流ｉ２の増減を、（ｂ）はコンデンサＣ２の電位Ｖ２を、（ｃ）はコンデンサＣ１の電位Ｖ１を、（ｄ）は出力端子の電位Ｖｇをそれぞれ示している。

図３は、説明を簡素化するために、特に、入力電流ｉ２及び電位Ｖ２の変動状況を極めて単純化している。図３では、出力端子がハイレベルの期間を「Ｈ周期」、ローレベルの期間を「Ｌ周期」と称する。

ｔ１～ｔ２のＬ周期では、ｔ１で、出力端子がハイレベル（Ｈ）からローレベル（Ｌ）になると、放電電流ｉ４が流れ始め電位Ｖ１が低下していく。ｔ２で電位Ｖ１がトリガー端子(ＴＲＧ)の閾値を下回ると出力端子がＬからＨになる。ｔ１からｔ２までの間、電位Ｖ２は一定であるから、この間の放電電流ｉ４の時定数は一定である。

ｔ２～ｔ３のＨ周期では、充電電流ｉ１が一定の時定数で流れ、電位Ｖ１は上昇していく。ｔ３で電位Ｖ１がスレッショルド端子の閾値を超えると出力端子がＨからＬになる。Ｈ周期の長さは、常に一定である。仮に、Ｈ周期の間に入力電流ｉ２が変動しても充電電流ｉ１には影響せず、Ｈ周期の長さは変化しない。Ｈ周期の間は、放電回路３及び放電調整部４は動作せず、充電回路２のみが動作するからである。

次のｔ３～ｔ５のＬ周期では、ｔ３～ｔ４までは入力電流ｉ２が変化しないのでその前の周期と同じ時定数で放電電流ｉ４が流れる。ｔ４において入力電流ｉ２が増加すると、電位Ｖ２が低下し、それにより放電電流ｉ４が減少する。これは放電電流ｉ４の時定数が大きくなったことを意味する。その結果、ｔ３～ｔ５のＬ周期は、その前のｔ１～ｔ２のＬ周期よりも長くなる。

次のｔ５～ｔ６のＨ周期は、ｔ２～ｔ３のＨ周期と同じである。

次のｔ６～ｔ８のＬ周期では、放電の途中のｔ７において入力電流ｉ２が減少すると、電位Ｖ２が上昇し、それにより放電電流ｉ４が増加する。これは放電電流ｉ４の時定数が小さくなったことを意味する。その結果、ｔ６～ｔ８のＬ周期は、その前のｔ３～ｔ５のＬ周期よりも短くなる。

次のｔ８～ｔ９のＨ周期は、ｔ２～ｔ３及びｔ５～ｔ６のＨ周期と同じである。なお、図３では、Ｌ周期の途中（ｔ４及びｔ７）で放電電流の時定数が変化した例のみを示した。別の例として、Ｈ周期の途中で電位Ｖ２が変化し（充電電流には影響しない）、次のＬ周期では、前のＬ周期とは異なる時定数で放電が始まる場合もある。

以上のように、本発明のパルス信号発生回路１は、入力電流ｉ２の増減に応じて出力信号のローレベル期間の長さが変化する。ハイレベル期間の長さは一定である。ローレベル期間が長くなることは、ＰＷＭ信号の場合におけるデューティ比が小さくなることに相当し、ローレベル期間が短くなることはデューティ比が大きくなることに相当する。このような出力信号Ｖｇによりスイッチング制御を行うことにより、力率改善や出力電圧制御を行うことができる。

なお、図２の回路では、入力電流ｉ２がフォトカプラＰＣを介して入力されるが、例えば非絶縁型のスイッチング電源に適用する場合はフォトカプラは不要である。その場合、入力電流ｉ２は、例えば電流増幅用トランジスタを介して入力される。

以上に説明した本発明のパルス信号発生回路の構成は、図示の例に限られず、本発明の主旨に沿う範囲において多様な変形が可能である。

１パルス信号発生回路
２充電回路
３放電回路
４放電調整部
１０出力電圧検知回路

Claims

ハイレベルとローレベルの各電位を交互に出力するパルス信号発生回路であって、
トリガー端子の電位が第１の閾値より低下すると出力端子の電位がローレベルからハイレベルとなり、スレッショルド端子の電位が第２の閾値より上昇すると前記出力端子の電位がハイレベルからローレベルとなるタイマＩＣと、
前記トリガー端子および前記スレッショルド端子に接続された第１端と基準電位端に接続された第２端とを有する第１のコンデンサと、
前記出力端子の電位がハイレベルのときにのみ前記第１のコンデンサを一定の時定数で充電する充電電流が流れる充電回路と、
前記出力端子の電位がローレベルのときにのみ前記第１のコンデンサからの放電電流が流れる放電回路と、
入力信号に基づいて前記放電電流の量を調整する放電調整部とを備えたことを特徴とするパルス信号発生回路。
前記放電回路が、放電電流が流れる電流路と制御端とを有する半導体素子を有し、
前記放電調整部が、前記入力信号の増減に応じて両端間の電圧が増減する第２のコンデンサを有し、前記第２のコンデンサの第１端の電位により前記半導体素子の制御端を制御することにより放電電流の量が調整されることを特徴とする請求項１に記載のパルス信号発生回路。
前記半導体素子の電流路が、前記第１のコンデンサの第１端と前記タイマＩＣの前記出力端子との間に接続されていることを特徴とする請求項２に記載のパルス信号発生回路。
前記第２のコンデンサの第２端が、前記タイマＩＣの前記出力端子に接続されていることを特徴とする請求項３に記載のパルス信号発生回路。
前記放電回路が、放電電流の逆流を防止する逆流防止ダイオードを有することを特徴とする請求項１～４のいずれかに記載のパルス信号発生回路。