JP7208074B2

JP7208074B2 - 出力電圧検出回路

Info

Publication number: JP7208074B2
Application number: JP2019050588A
Authority: JP
Inventors: 正二羽田
Original assignee: NTN Corp
Current assignee: NTN Corp
Priority date: 2019-03-19
Filing date: 2019-03-19
Publication date: 2023-01-18
Anticipated expiration: 2039-03-19
Also published as: JP2020156159A

Description

本発明は、電源の出力電圧の検出回路に関する。

電源において、出力電圧の検出回路を有するものは周知である。特に定電圧電源では、通常、一定の出力電圧を得るために出力電圧を検出し、検出された出力電圧を基準電圧を比較し、その差がなくなるように制御を行う帰還制御を行う。

出力電圧の検出方法としては、出力端から出力電圧を取得し、抵抗分圧により分圧して検出電圧とする方法が一般的である（例えば特許文献１、２等）。

特開２００７－３７２９７号公報特開２０１５－２３７２２号公報

定電圧電源の出力電圧は、通常、リップルによる変動を含む。例えば、スイッチング電源の場合、リアクトルとコンデンサにより平滑化された出力電圧は、入力交流と同じ低周波のリップルと、スイッチングと同じ高周波のリップルとを含む。リニア電源においても、コンデンサで平滑化され出力電圧は、入力交流と同じ周波数のリップルを含む。これらの定電圧電源の出力電圧を抵抗分圧により検出する場合、低周波のリップルの振幅の平均的な値を検出することになる。

しかしながら、リップルが大きい場合、リップルの平均値で検出された値に基づいて出力電圧の制御を行うと問題を生じることがある。例えば、出力電圧がリップルの平均値より低い期間には、負荷において電圧不足を生じる場合がある。また例えば、わずかな過剰電圧も許容できない負荷においては、出力電圧がリップルの平均値よりも高い期間に負荷に障害を生じる可能性がある。

以上の現状から、本発明は、電源の出力電圧の検出において、リップルの最小値又は最大値を検出可能な出力電圧検出回路を提供することを目的とする。

上記の目的を達成するべく、本発明は、以下の構成を提供する。
・本発明の態様は、電源の出力電圧を検出するための回路において、
前記出力電圧を印加される一端と基準電位端との間に直列接続された２つの抵抗と、
第１端及び第２端を有し前記第２端が前記基準電位端に接続されたコンデンサと、
前記２つの抵抗同士の接続点と前記コンデンサの第１端との間に接続された整流要素と、を備え、
前記コンデンサの第１端から前記出力電圧の検出電圧を取得することを特徴とする。
・上記態様において、前記整流要素が、前記コンデンサの第１端から前記２つの抵抗同士の接続点への方向を順方向とするように接続されていることが、好適である。この態様において、前記コンデンサを継続的に充電するための充電回路を有することが、好適である。
・上記態様において、前記整流要素が、前記２つの抵抗同士の接続点から前記コンデンサの第１端への方向を順方向とするように接続されていることが、好適である。また、この態様において、前記コンデンサを継続的に放電するための放電回路を有することが、好適である。

本発明により、電源の出力電圧の検出において、出力電圧のリップルの最小値又は最大値を検出可能な出力電圧検出回路が実現される。

図１は、本発明の出力電圧検出回路をスイッチング電源に適用した例を概略的に示す全体構成図である。図２は、本発明の出力電圧検出回路の第１の実施形態の回路例を示す図である。図３は、図２の回路の動作を説明する図である。図４は、本発明の出力電圧検出回路の第２の実施形態の回路例を示す図である。図５は、本発明の出力電圧検出回路の第３の実施形態の回路例を示す図である。図６は、図５の回路の動作を説明する図である。

以下、例として示す図面を参照して本発明の実施形態を説明する。本発明による出力電圧検出回路は、多様な電源に適用可能であり、特に定電圧電源に好適である。さらに好適には、本発明の出力電圧検出回路は、電源の出力電圧の帰還制御を行うための回路に組み込まれる。本発明は、スイッチング電源及びリニア電源のいずれにも適用可能である。

図１は、本発明の出力電圧検出回路をスイッチング電源に適用した例を概略的に示す全体構成図である。

スイッチング電源は、図示の例では絶縁型のフォワード方式の電源である。トランスＴの一次コイルにスイッチング素子Ｓが接続され、その制御端に制御信号Ｖｇが与えられる。トランスＴの二次側には２つのダイオードと、リアクトルＬと、平滑コンデンサＣとが接続されている。リアクトルＬと平滑コンデンサＣで平滑された直流の出力電圧Ｖｏが出力される。

本発明の出力電圧検出回路１０は、出力電圧Ｖｏを入力される。ここでは一例として、出力電圧検出回路１０は、基準電圧Ｖ_ＦＢと、検出電圧Ｇ_ＦＢの２つの信号を出力している。検出電圧Ｇ_ＦＢが、本発明により得られる出力電圧Ｖｏに対応する検出値である。

出力電圧検出回路１０の２つの出力信号Ｖ_ＦＢとＧ_ＦＢは、制御信号生成部２０に与えられる。制御信号生成部２０は、これらの出力信号Ｖ_ＦＢとＧ_ＦＢを用いて、所定のオン期間とオフ期間の長さを有するパルス信号を生成する。これは例えばＰＷＭ信号である。図示の例では、スイッチング素子ＳはＭＯＳＦＥＴであるので、ＰＷＭ信号は電圧信号としてそのゲートに供給される。

図示の例では、出力電圧検出回路１０が、出力電圧検出部１と、基準電圧生成部２と、差動増幅部３とを有する。出力電圧検出部１が、本発明の主要部である。基準電圧生成部２は、出力信号の１つである基準電圧Ｖ_ＦＢを生成するために設けられる。差動増幅部３は、出力電圧検出部１及び基準電圧生成部２がそれぞれ生成した電圧を、出力するために変換する。

出力電圧検出部１は、機能的な構成要素として、抵抗分圧部１ａと、リップル検出部１ｂと、リセット部１ｃとを有する。

出力電圧Ｖｏの検出は、実質的には抵抗分圧部１ａとリップル検出部１ｂにより行われる。リセット部１ｃは、リップル検出部１ｂのリセットのために設けられている。

（１）第１の実施形態
図２は、図１の出力電圧検出回路１０の第１の実施形態の回路例を概略的に示している。以下の説明において、回路におけるある点の「電圧」とは、基準電位に対するその点の電位を意味する。

先ず、出力電圧検出部１について説明する。抵抗分圧部１ａは、検出対象である出力電圧Ｖｏを入力される。抵抗分圧部１ａは、直列接続された２つの抵抗Ｒ１と抵抗Ｒ２を有する。２つの抵抗の列の一端に出力電圧Ｖｏが印加され、他端は基準電位端（接地端）である。出力電圧Ｖｏにより、２つの抵抗Ｒ１、Ｒ２には検出用の電流ｉ１が流れる。２つの抵抗Ｒ１、Ｒ２同士の接続点の電圧を符号Ｖｏ１で示す。電圧Ｖｏ１は、出力電圧Ｖｏを抵抗Ｒ１と抵抗Ｒ２で分圧した値となる。通常の出力電圧検出方式では、この分圧をそのまま検出電圧として用いている。

リップル検出部１ｂは、コンデンサＣとダイオードＤとを有する。コンデンサＣは第１端と第２端とを有し、第２端は基準電位端に接続されている。ダイオードＤは、アノードがコンデンサＣの第１端に、カソードが抵抗Ｒ１とＲ２の接続点に接続されている。ダイオードＤは、整流要素の一例であり、同じ機能を実現する他の整流要素で置換することができる。この整流要素は、コンデンサＣの第１端から２つの抵抗Ｒ１、Ｒ２同士の接続点への方向が順方向となるように接続されている。コンデンサＣの第１端の電圧を符号Ｇｆｂで示す。本発明では、この電圧Ｇｆｂを、出力電圧Ｖｏの検出電圧として用いる。

リセット部１ｃは、コンデンサＣに対する充電電流ｉ３が流れる抵抗Ｒ３と、その電流源となる所定の電源から構成される。抵抗Ｒ３の一端は、コンデンサＣの第１端に接続されている。図２の回路では、一例として、充電電流ｉ３の電流源となる電源を出力電圧Ｖｏから得ている。出力電圧Ｖｏが、抵抗Ｒ８を介して直列接続された２つのツェナーダイオードＺ１とＺ３に印加されている。ツェナーダイオードＺ１のアノードは、基準電位端に接続され、ツェナーダイオードＺ３のカソードが抵抗Ｒ３の他端に接続されている。この構成により、安定な電圧をもつ電源から充電電流ｉ３が供給される。なお、別の例として、充電電流ｉ３を外部電源から供給することもできる。

基準電圧部２は、所定の電源から基準電圧Ｖｆｂとなる定電圧を生成する。図２の回路では、一例として、出力電圧Ｖｏを電源としている。出力電圧Ｖｏが、直列接続された抵抗Ｒ８と２つのツェナーダイオードＺ１及びＺ３に印加されることにより、ツェナーダイオードＺ１のカソードにおいて一定の基準電圧Ｖｆｂを得ている。なお、別の例として、基準電圧Ｖｆｂを外部電源から得ることもできる。

差動増幅部３は、差動増幅回路を形成している。一例として、検出電圧Ｇｆｂがベースに入力されるｎｐｎ型トランジスタＱ１と、基準電圧Ｖｆｂがベースに入力されるｎｐｎ型トランジスタＱ２と、Ｔ字形に接続された３つのエミッタ抵抗Ｒ４、Ｒ５、Ｒ６と、トランジスタＱ２のコレクタ抵抗Ｒ７とから構成されている。差動増幅部３の第１出力端であるトランジスタＱ１のコレクタからは、検出電圧Ｇｆｂに比例しかつ極性反転した出力検出電圧Ｇ_ＦＢが出力され、第２出力端であるトランジスタＱ２のコレクタからは基準電圧Ｖｆｂに比例しかつ極性反転した出力基準電圧Ｖ_ＦＢが出力される。ツェナーダイオードＺ２は保護用である。

図示の例では、図１に示すように出力検出電圧Ｇ_ＦＢと出力基準電圧Ｖ_ＦＢが制御信号生成部２０に与えられることにより、所定の制御信号が生成される。図２の回路が２つの出力電圧を出力することは一例であって本発明の本質部分ではない。本発明の本質部分は、図２の回路における出力電圧検出部１であり、これにより得られる検出電圧Ｇｆｂである。

図３は、図２の出力電圧検出部１の動作を説明するための電圧波形図である。縦軸は電圧であり、横軸は時間である。点線は抵抗分圧部１ａにより得られる出力電圧Ｖｏの分圧Ｖｏ１を、実線はリップル検出部１ｂにより得られる検出電圧Ｇｆｂを、それぞれ模式的に示している。

分圧Ｖｏ１は、検出対象の電源の入力交流周波数と同じ周波数のリップルを有し、最大値maxと最小値minの間で変動する。

期間ｔｃは、分圧Ｖｏ１が検出電圧Ｇｆｂよりも高い期間である。この期間は、ダイオードＤは逆バイアスとなり遮断されている。また、抵抗Ｒ３を介してコンデンサＣの第１端に充電電流ｉ３が流れ込むことにより、検出電圧Ｇｆｂは、所定の時定数で徐々に上昇していく。期間ｔｃはコンデンサＣの充電期間である。

次に、期間ｔｄでは、分圧Ｖｏ１が検出電圧Ｇｆｂより低くなるので、ダイオードＤが順バイアスとなりコンデンサＣの放電電流ｉ２が流れることにより、検出電圧Ｇｆｂは、分圧Ｖｏ１に追随して下降していく（ここでは、ダイオードＤの順方向電圧降下は無視している）。充電電流ｉ３は継続的に流れているが、放電電流ｉ２は充電電流ｉ３よりも速やかに流れる。これを実現するように、コンデンサＣの充電の時定数が設定されている。

分圧Ｖｏ１が再び上昇に転じると、ダイオードＤは逆バイアスとなり遮断され、次の期間ｔｃが開始される。これが繰り返されることにより、検出電圧Ｇｆｂは、図３に示すように変化する。これは、分圧Ｖｏ１のリップルの最小値minが検出されることを意味する。

ここで、仮に充電電流ｉ３がないとすると、コンデンサＣの第１端の電位Ｇｆｂは、分圧Ｖｏ１のリップルの最小値minに留まる。したがって、充電電流ｉ３は、コンデンサＣをリセットする役割を果たしている。このようにして、出力電圧Ｖｏを、そのリップルの最小値で検出することができる。

（２）第２実施形態
図４は、図１の出力電圧検出回路１０の第２の実施形態の回路例を概略的に示している。第２の実施形態は、図２の第１の実施形態の変形形態であるので、図２の回路と異なる部分についてのみ説明し、共通する部分は説明を省略する。

図４の回路では、コンデンサＣの充電電流ｉ３の電流源となる電源の構成が、図２の回路とは異なる。図４の回路では、抵抗Ｒ３の他端が直接、出力電圧Ｖｏに接続されている。したがって、出力電圧Ｖｏから直接、充電電流ｉ３が供給される。この場合、充電電流ｉ３は、出力電圧Ｖｏの変動の影響を受けるが、コンデンサＣのリセット機能に支障を及ぼさない程度であれば問題はない。これにより、回路構成を簡素化することができる。その他の構成及び動作は、図２の回路と同じである。

（３）第３実施形態
図５は、図１の出力電圧検出回路１０の第３の実施形態の回路例を概略的に示している。第３の実施形態は、図２の第１の実施形態の別の変形形態であるので、図２の回路と異なる部分についてのみ説明し、共通する部分は説明を省略する。

図５の回路は、図２の回路とはリップル検出部１ｂ及びリセット部１ｃの構成が異なる。リップル検出部１ｂにおいて、コンデンサＣは図２の回路と同様に接続されている。一方、ダイオードＤ１は、アノードが抵抗Ｒ１とＲ２の接続点に、カソードがコンデンサＣの第１端に接続されている。ダイオードＤ１の向きは、図２のダイオードＤと逆向きである。第３の実施形態では、整流要素が、２つの抵抗Ｒ１、Ｒ２同士の接続点からコンデンサＣの第１端への方向を順方向とするように接続されている。この場合、ダイオードＤ１が順バイアスのとき、コンデンサＣへの充電電流ｉ４が流れることになる。

リセット部１ｃの抵抗Ｒ３は、コンデンサＣの第１端と第２端（基準電位端）の間に接続されている。なお、後述するように、抵抗Ｒ３は必須ではない。リセット部１ｃは、コンデンサＣからの放電電流ｉ５が流れるのみなので、図２の回路とは異なりリセット部１ｃの電流源は不要である。

図６を参照して、図５の回路の動作を説明する。図６は、図３と同様の電圧波形図である。

点線で示す分圧Ｖｏ１の波形は、図３と同じである。期間ｔｄは、分圧Ｖｏ１が検出電圧Ｇｆｂよりも低い期間である。この期間は、ダイオードＤ１は逆バイアスとなり遮断されている。また、コンデンサＣの第１端から抵抗Ｒ３を介して放電電流ｉ５が流れ出すことにより、検出電圧Ｇｆｂは、所定の時定数で徐々に低下していく。期間ｔｄはコンデンサＣの放電期間である。なお、図５に示すように、抵抗Ｒ３を設けない場合は、トランジスタＱ１のベース電流として放電電流ｉ５が流れることにより同じ動作が実現される。

次に、期間ｔｃは、分圧Ｖｏ１が検出電圧Ｇｆｂより高くなるので、ダイオードＤ１が順バイアスとなりコンデンサＣに充電電流ｉ４が流れる。これにより、検出電圧Ｇｆｂは、分圧Ｖｏ１に追随して上昇していく（この説明では、ダイオードＤ１の順方向電圧降下は無視している）。放電電流ｉ５は継続的に流れているが、充電電流ｉ４は放電電流ｉ５よりも速やかに流れる。これを実現するように、コンデンサＣの放電の時定数が設定されている。

分圧Ｖｏ１が再び下降に転じると、ダイオードＤ１は逆バイアスとなり遮断され、次の期間ｔｄが開始される。これが繰り返されることにより、検出電圧Ｇｆｂは、図６に示す波形で変化する。これは、分圧Ｖｏ１のリップルの最大値maxが検出されることを意味する。

仮に放電電流ｉ５が流れないとすると、コンデンサＣの第１端の電位はリップルの最大値maxに留まる。したがって、放電電流ｉ５は、コンデンサＣをリセットする役割を果たしている。このようにして、出力電圧Ｖｏを、そのリップルの最大値で検出することができる。

以上に説明した本発明の出力電圧検出回路の構成は、図示の例に限られず、本発明の主旨に沿う範囲において多様な変形が可能である。

１出力電圧検出部
２基準電圧生成部
３差動増幅部
１０出力電圧検出回路
２０制御信号生成部
Ｒ１～Ｒ８抵抗
Ｄ、Ｄ１ダイオード
Ｃコンデンサ
Ｑ１、Ｑ２トランジスタ
Ｚ１～Ｚ３ツェナーダイオード

Claims

電源の出力電圧を検出するための回路において、
前記出力電圧を印加される一端と基準電位端との間に直列接続された２つの抵抗と、
第１端及び第２端を有し前記第２端が前記基準電位端に接続されたコンデンサと、
前記２つの抵抗同士の接続点と前記コンデンサの第１端との間に接続された整流要素と、を備え、
前記コンデンサの第１端から前記出力電圧の検出電圧を取得することを特徴とする
出力電圧検出回路。
前記整流要素が、前記コンデンサの第１端から前記２つの抵抗同士の接続点への方向を順方向とするように接続されていることを特徴とする請求項１に記載の出力電圧検出回路。
前記コンデンサを継続的に充電するための充電回路を有することを特徴とする請求項２に記載の出力電圧検出回路。
前記整流要素が、前記２つの抵抗同士の接続点から前記コンデンサの第１端への方向を順方向とするように接続されていることを特徴とする請求項１に記載の出力電圧検出回路。
前記コンデンサを継続的に放電するための放電回路を有することを特徴とする請求項４に記載の出力電圧検出回路。