JP2017046383A - 制御回路、及び、電源装置 - Google Patents

Abstract

【課題】回路を簡略化しつつ、入出力の電位差による損失を低減した第１の出力電圧を出力させ且つリップルが抑制された第２の出力電圧を出力させることが可能な制御回路を提供する。【解決手段】制御回路は、整流電圧端子に供給される直流電圧に基づいた検出電圧を、検出する電圧検出部と、整流電圧端子と第１の出力電圧端子との間に接続され、オンすることにより、整流電圧端子と第１の出力電圧端子との間を短絡し、一方、オフすることにより、整流電圧端子と第１の出力電圧端子との間を開放するスイッチを有する、スイッチ部と、電圧検出部が検出した検出電圧に基づいて、スイッチ部を制御するスイッチ制御部と、前記第１の出力電圧端子の第１の出力電圧を降圧させ且つ平滑化させた第２の出力電圧を第２の出力端子に出力する降圧制御部と、を備える。【選択図】図１

Description

本発明は、制御回路、及び、電源装置に関する発明である。

電圧を降圧させるドロッパは、スイッチング電源に比べて、電源リプルやノイズが少なく低価格であるなどの長所がある。しかし、ドロッパの場合、電圧差が直接的に損失につながる。

そのため、商用電源に代表されるような１００V以上の交流電圧を数Ｖまで降圧させる場合には、損失が著しく大きくなり、発熱により素子の破損等の懸念があり使用範囲が限定される。

そこで、特開２０１１-３４４１１号公報において、１００V以上の交流電圧を数Ｖまで降圧させる場合の損失を低減するための電源装置が提案されている（図３）。この電源装置は、入出力の電位差を監視し入出力の電位差が大きい場合には電流を遮断する。

例えば、図３に示すように、電源装置１００Ａは、入力電源となる交流電源１Ａと、交流電源１Ａを整流するダイオードブリッジ２Ａと、シリーズレギュレータ４Ａと、出力平滑用コンデンサ５Ａと、電源装置１００Ａの負荷となる等価抵抗６Ａ（以下、負荷６Ａ）と、電位差検出回路７Ａと、からなっている。

シリーズレギュレータ４Ａは、図３に示すように、主スイッチング素子であるＰＮＰトランジスタＱ４３のエミッタには直流入力電圧Ｖｉｎが印加され、そのコレクタには逆流防止用ダイオードＤ４を介してコンデンサ５の正極が、また、そのベースには抵抗Ｒ４３を介してＮＰＮトランジスタＱ４２のコレクタがそれぞれ接続されている。

また、コンデンサ５Ａの正極は、抵抗Ｒ４１、Ｒ４２を介してトランジスタＱ４２のベースが接続されている。

抵抗Ｒ４２の一端はベースにツェナーダイオードＺＤ４を接続したＮＰＮトランジスタＱ４１が接続されており、他端は、トランジスタＱ４２のベース及びトランジスタＱ４１のコレクタに接続されている。

トランジスタＱ４１、Ｑ４２のエミッタは共にコンデンサ５の負極に接続されている。 また、主スイッチング素子であるトランジスタＱ４３のエミッタとコレクタに抵抗Ｒ４４が接続されている。

電源装置１００Ａは、交流電源１Ａから交流電圧Ｖａｃが印加されると、交流電圧Ｖａｃはまず、ダイオードブリッジ２Ａにより整流される。また、電源投入直後は主スイッチング素子であるトランジスタＱ４３がオフ状態になるため、整流された電流により、抵抗Ｒ４４のみを介して出力平滑用コンデンサ５Ａが充電される。

ここで、電位差検出回路７Ａは、図３に示すように、互いに直列に接続されたダイオード特性を有する素子、ここではフォトカプラＰＣ７と、ツェナーダイオードＺＤ７と、抵抗Ｒ７とで構成されている。ツェナーダイオードＺＤ７のツェナー電圧をＶＺ７（一般的に１０〜２０Ｖ）、フォトカプラＰＣ７の入力ダイオードの順電圧降下をＶＦとすると、Ｖｒ＝ＶＺ７＋ＶＦにより与えられる所定の電位差Ｖｒと、シリーズレギュレータ４Ａの入力電圧Ｖｉｎ、コンデンサ５Ａの電圧Ｖ５の関係がＶｉｎ−Ｖ５≧Ｖｒとなったときに、フォトカプラＰＣ７の入力ダイオードに電流が流れ、フォトカプラＰＣ７の出力ダイオードがオンし、トランジスタＱ４２のベース電流が遮断されてトランジスタＱ４２がオフするため、トランジスタＱ４３がオフする。

このように、従来の電源装置１００Ａは、入出力の電位差を監視し入出力の電位差が大きい場合には、出力電流を遮断するようになっている。

特開２０１１-３４４１１号公報

しかしながら、既述の特許文献１に記載の従来の電源装置においては、高入力電圧の環境で入出力電位差検出を行ために、フォトカプラ等を含む部品群を用いる必要があり、回路が複雑化してしまうといった問題があった。さらに、既述の特許文献１に記載の従来の電源装置においては、主スイッチング素子のスイッチングの影響等により出力電圧にリップルが現れる問題があった。

そこで、本発明では、回路を簡略化しつつ、入出力の電位差による損失を低減した第１の出力電圧を出力させ且つリップルが抑制された第２の出力電圧を出力させることが可能な制御回路、及び、電源装置を提供することを目的とする。

本発明の一態様に係る実施例に従った制御回路は、
交流電圧を整流して出力する電源装置に於いて、交流電源から出力された交流電圧を整流して、直流電圧を整流電圧端子に出力する整流部を備えた電源装置に、適用され、前記整流電圧端子に供給された直流電圧を制御して第１の出力電圧端子に出力する制御回路であって、
前記整流電圧端子に供給される直流電圧に基づいた検出電圧を、検出する電圧検出部と、
前記整流電圧端子と前記第１の出力電圧端子との間に接続され、オンすることにより、前記整流電圧端子と前記第１の出力電圧端子との間を短絡し、一方、オフすることにより、前記整流電圧端子と前記第１の出力電圧端子との間を開放するスイッチを有する、スイッチ部と、
前記電圧検出部が検出した前記検出電圧に基づいて、前記スイッチ部を制御するスイッチ制御部と、
前記第１の出力電圧端子の第１の出力電圧を降圧させ且つ平滑化させた第２の出力電圧を第２の出力端子に出力する降圧制御部と、を備え、
前記スイッチ制御部は、
前記検出電圧が予め設定された第１設定電圧値未満の場合には、前記スイッチ部を制御して前記スイッチをオンさせ、
一方、前記検出電圧が前記第１設定電圧値以上の場合には、前記スイッチ部を制御して前記スイッチをオフさせる
ことを特徴とする。

前記制御回路において、
前記第１の出力電圧端子の前記第１の出力電圧が、予め設定された第２設定電圧値以下の場合に、前記スイッチを強制的にオンさせるための第１の強制信号を生成して前記スイッチ制御部に出力する第１の信号生成部を、さらに備え、
前記スイッチ制御部は、
前記検出電圧と前記第１設定電圧値との関係に拘わらず、前記第１の強制信号に応じて、前記スイッチ部を制御して前記スイッチを強制的にオンさせる
ことを特徴とする。

前記制御回路において、
所定期間における前記検出電圧の平均値が予め設定された第３設定電圧値以下の場合に、前記スイッチを強制的にオフさせるための第２の強制信号を生成して前記スイッチ制御部に出力する第２の信号生成部を、さらに備え、
前記スイッチ制御部は、
前記検出電圧と前記第１設定電圧値との関係に拘わらず、前記第２の強制信号に応じて、前記スイッチ部を制御して前記スイッチを強制的にオフさせる
ことを特徴とする。

前記制御回路において、
前記第３設定電圧値は、前記第１設定電圧値よりも、小さい値であることを特徴とする。

前記制御回路において、
前記所定期間は、前記交流電圧の２周期以上の連続した期間に対応することを特徴とする。

前記制御回路において、
前記電圧検出部、前記スイッチ部、前記スイッチ制御部、前記第１の信号生成部、前記第２の信号生成部及び前記降圧制御部の少なくとも何れかが、1チップの半導体集積回路に集積されている
ことを特徴とする。

本発明の一態様に係る実施例に従った電源装置は、
交流電圧を整流して出力する電源装置であって、
交流電源から出力された交流電圧を整流して、直流電圧を整流電圧端子に出力する整流部と、
前記整流電圧端子に供給された直流電圧を制御して第１の出力電圧端子に出力する制御回路と、を備え、
前記制御回路は、
前記整流電圧端子に供給される直流電圧に基づいた検出電圧を、検出する電圧検出部と、
前記整流電圧端子と前記第１の出力電圧端子との間に接続され、オンすることにより、前記整流電圧端子と前記第１の出力電圧端子との間を短絡し、一方、オフすることにより、前記整流電圧端子と前記第１の出力電圧端子との間を開放するスイッチを有する、スイッチ部と、
前記電圧検出部が検出した前記検出電圧に基づいて、前記スイッチ部を制御するスイッチ制御部と、
前記第１の出力電圧端子の第１の出力電圧を降圧させ且つ平滑化させた第２の出力電圧を第２の出力端子に出力する降圧制御部と、を備え、
前記スイッチ制御部は、
前記検出電圧が予め設定された第１設定電圧値未満の場合には、前記スイッチ部を制御して前記スイッチをオンさせ、
一方、前記検出電圧が前記第１設定電圧値以上の場合には、前記スイッチ部を制御して前記スイッチをオフさせる
ことを特徴とする。

前記電源装置において、
前記第１の出力電圧端子と接地との間に接続された第１の出力容量と、
前記第２の出力電圧端子と前記接地との間に接続された第２の出力容量と、をさらに備えることを特徴とする。

前記電源装置において、
前記第２の出力容量の容量値は、前記第１の出力容量の容量値よりも、小さいことを特徴とする。

前記電源装置において、
前記整流部は、全波整流することを特徴とする。

前記電源装置において、
前記整流部は、半波整流することを特徴とする。

前記電源装置において、
前記整流電圧端子と前記接地との間に接続され、前記整流電圧端子の前記直流電圧を分圧した電圧を前記検出電圧として出力する分圧回路をさらに備える
ことを特徴とする。

前記電源装置において、
前記整流部は、
アノードが前記交流電源の第１の出力に接続され、カソードが前記整流電圧端子に接続された第１の整流用ダイオードと、
アノードが前記交流電源の第２の出力に接続され、カソードが前記整流電圧端子に接続された第２の整流用ダイオードと、を備える
ことを特徴とする。

前記電源装置において、
前記交流電源から出力された交流電圧を整流した直流電圧を負荷に供給するブリッジ回路をさらに備えることを特徴とする。

本発明に係る制御回路によれば、フォトカプラ等を含む部品群を用いないことにより回路を簡略化しつつ、入出力の電位差による損失を低減した第１の出力電圧を出力させ且つリップルが抑制された第２の出力電圧を出力させることができる。

図１は、第１の実施形態に係る電源装置１００の構成の一例を示す図である。 図２は、図１に示す電源装置１００の動作波形の一例を示す波形図である。 図３は、従来の電源装置１００Ａの構成の一例を示す図である。

以下、本発明に係る実施形態について図面に基づいて説明する。

第１の実施形態

図１は、第１の実施形態に係る電源装置１００の構成の一例を示す図である。

図１に示すように、電源装置１００は、制御回路１と、交流電源２と、ブリッジ回路Ｘと、分圧回路Ｙと、整流部Ｚと、第１の出力容量Ｃｏｕｔ１と、第２の出力容量Ｃｏｕｔ２と、負荷Ｌｏａｄと、を備える。

この電源装置１００は、交流電源２が出力した交流電圧ＶＡＣを整流して出力するようになっている。

整流部Ｚは、交流電源２から出力された交流電圧ＶＡＣを整流して、直流電圧ＶＤＣを整流電圧端子３に出力するようになっている。

この整流部Ｚは、例えば、図１に示すように、第１の整流用ダイオードＺ１と、第２の整流用ダイオードＺ２と、を備える。

第１の整流用ダイオードＺ１は、アノードが交流電源２の第１の出力２１に接続され、カソードが整流電圧端子３に接続されている。

第２の整流用ダイオードＺ２は、アノードが交流電源２の第２の出力２２に接続され、カソードが整流電圧端子３に接続されている。

このような構成を有する整流部Ｚは、交流電源２から出力された交流電圧ＶＡＣを、第１、第２の整流用ダイオードＺ１、Ｚ２により整流して、直流電圧ＶＤＣを整流電圧端子３に出力する。

この整流部Ｚは、図１に示す例では、全波整流するようになっている。なお、整流部Ｚは、半波整流するようにしてもよい。

また、ブリッジ回路Ｘは、交流電源２から出力された交流電圧ＶＡＣを整流した電圧を、第１の負荷端子ＴＬ１と第２の負荷端子ＴＬ２との間に接続された負荷Ｌｏａｄに供給するようになっている。

このブリッジ回路Ｘは、例えば、図１に示すように、ダイオードＸ１〜Ｘ４を備える。

ダイオードＸ１は、アノードが交流電源２の第１の出力２１に接続され、カソードが第１の負荷端子ＴＬ１に接続されている。

ダイオードＸ２は、アノードが第２の負荷端子ＴＬ２に接続され、カソードが交流電源２の第１の出力２１に接続されている。

ダイオードＸ３は、アノードが交流電源２の第２の出力２２に接続され、カソードが第１の負荷端子ＴＬ１に接続されている。

ダイオードＸ４は、アノードが第２の負荷端子ＴＬ２に接続され、カソードが交流電源２の第２の出力２２に接続されている。

このような構成をブリッジ回路Ｘは、交流電源２から出力された交流電圧ＶＡＣを、ダイオードＸ１〜Ｘ４により整流した電圧を、負荷Ｌｏａｄに供給する。

また、分圧回路Ｙは、整流電圧端子３と接地との間に接続され、整流電圧端子３の直流電圧ＶＤＣを分圧した電圧を、分圧ノードＹＮから検出電圧Ｖｄ１として出力する。

この分圧回路Ｙは、例えば、図１に示すように、第１の分圧抵抗６と、第２の分圧抵抗７と、を備える。

第１の分圧抵抗６は、整流電圧端子３と分圧ノードＹＮとの間に接続されている。

また、第２の分圧抵抗７は、分圧ノードＹＮと接地との間に接続されている。

このような構成を有する分圧回路Ｙは、整流電圧端子３の直流電圧ＶＤＣを、第１、第２の分圧抵抗６、７で分圧した電圧を、分圧ノードＹＮから検出電圧Ｖｄ１として出力する。

上述の例では、検出電圧Ｖｄ１は、直流電圧ＶＤＣと接地電圧との電位差を、第１、第２の分圧抵抗６、７で分圧した電圧であり、第２の分圧抵抗７における電位差である。

また、制御回路１は、整流電圧端子３に供給された直流電圧ＶＤＣを制御して第１の出力電圧端子Ｔｏｕｔ１に出力するようになっている。

また、第１の出力容量Ｃｏｕｔ１は、第１の出力電圧端子Ｔｏｕｔ１と接地との間に接続されている。

第２の出力容量Ｃｏｕｔ２は、第２の出力電圧端子Ｔｏｕｔ２と接地との間に接続されている。

なお、第２の出力容量Ｃｏｕｔ２の容量値は、第１の出力容量Ｃｏｕｔ１の容量値よりも、小さくなるように設定されている。

ここで、制御回路１は、例えば、図１に示すように、電圧検出部１０と、スイッチ制御部２０と、スイッチ部３０と、第１の信号生成部（出力電圧低下信号生成部）ＳＧ１と、第２の信号生成部（整流電圧低下信号生成部）ＳＧ２と、降圧制御部２００と、を備える。

電圧検出部１０は、整流電圧端子３に供給される直流電圧ＶＤＣに基づいた検出電圧Ｖｄ１を、検出するようになっている。なお、既述のように、検出電圧Ｖｄ１は、例えば、直流電圧ＶＤＣと接地電圧との電位差を分圧した電圧であり、第２の分圧抵抗７における電位差である。

また、スイッチ部３０は、整流電圧端子３と第１の出力電圧端子Ｔｏｕｔ１との間に接続されている。このスイッチ部３０は、例えば、図１に示すように、整流電圧端子３と第１の出力電圧端子Ｔｏｕｔ１との間に接続されたスイッチＳＷを有する。このスイッチＳＷは、高耐圧のＭＯＳＦＥＴ等のスイッチである。

例えば、スイッチ部３０のスイッチＳＷは、オンすることにより、整流電圧端子３と第１の出力電圧端子Ｔｏｕｔ１との間を短絡する。

一方、スイッチ部３０のスイッチＳＷは、オフすることにより、整流電圧端子３と第１の出力電圧端子Ｔｏｕｔ１との間を開放する。

また、第１の信号生成部ＳＧ１は、第１の出力電圧端子Ｔｏｕｔ１の第１の出力電圧Ｖｏｕｔ１をモニタするようになっている。なお、第１の出力電圧Ｖｏｕｔ１は、第１の出力電圧端子Ｔｏｕｔ１と接地との電位差（第１の出力容量Ｃｏｕｔ１における電位差）である。

なお、この第１の出力電圧Ｖｏｕｔ１は、例えば、１２Ｖ程度である。

そして、この第１の信号生成部ＳＧ１は、第１の出力電圧端子Ｔｏｕｔ１の第１の出力電圧Ｖｏｕｔ１が、予め設定された第２設定電圧値Ｖｔｈ２以下の場合に、スイッチＳＷを強制的にオンさせるための第１の強制信号Ｆ１を生成してスイッチ制御部２０に出力する。

また、第２の信号生成部ＳＧ２は、整流電圧端子３に供給される直流電圧ＶＤＣに基づいた検出電圧Ｖｄ１をモニタするようになっている。

そして、この第２の信号生成部ＳＧ２は、所定期間における検出電圧Ｖｄ１の平均値が、予め設定された第３設定電圧値Ｖｔｈ３以下の場合に、スイッチＳＷを強制的にオフさせるための第２の強制信号Ｆ２を生成してスイッチ制御部２０に出力する。

なお、第３設定電圧値Ｖｔｈ３は、第１設定電圧値Ｖｔｈ１よりも、小さい値である。また、該所定期間は、例えば、交流電圧ＶＡＣの２周期以上の連続した期間に対応する。このようにすると、交流電圧ＶＡＣの２周期未満の期間の停電が発生し入力電圧が低下した場合であっても第１の出力電圧Ｖｏｕｔ１及び第２の出力電圧Ｖｏｕｔ２を安定的に出力させることができる。一方、交流電圧ＶＡＣの２周期以上の期間の停電が発生した場合にはスイッチＳＷをオフさせて第１の出力電圧Ｖｏｕｔ１及び第２の出力電圧Ｖｏｕｔ２を出力させないようにすることができる。これにより、電源装置の安定的な制御を確保することができる。

ここで、スイッチ制御部２０は、基本的には、電圧検出部１０が検出した検出電圧Ｖｄ１に基づいて、制御信号ＳＣにより、スイッチ部３０を制御するようになっている。

例えば、スイッチ制御部２０は、検出電圧Ｖｄ１が予め設定された第１設定電圧値Ｖｔｈ１未満の場合には、制御信号ＳＣにより、スイッチ部３０を制御してスイッチＳＷをオンさせる。

一方、スイッチ制御部２０は、検出電圧Ｖｄ１が第１設定電圧値Ｖｔｈ１以上の場合には、制御信号ＳＣにより、スイッチ部３０を制御してスイッチＳＷをオフさせる。

これにより、入力電圧である直流電圧ＶＤＣが所定値よりも低いとき（すなわち、入出力の電位差が小さいとき）に、スイッチＳＷをオンさせて電流Ｉｏｕｔを流し、一方、入力電圧である直流電圧ＶＤＣが所定値よりも高いとき（すなわち、入出力の電位差が大きいとき）に、スイッチＳＷをオフさせて電流Ｉｏｕｔを遮断する。

すなわち、入出力の電位差に起因した、第１の出力電圧Ｖｏｕｔ１の出力時の損失を大幅に低減することができる。

なお、スイッチ制御部２０は、検出電圧Ｖｄ１と第１設定電圧値Ｖｔｈ１との関係に拘わらず、第１の信号生成部ＳＧ１が出力した第１の強制信号Ｆ１に応じて、制御信号ＳＣにより、スイッチ部３０を制御してスイッチＳＷを強制的にオンさせるようにしてもよい。

これにより、第１の出力電圧Ｖｏｕｔ１が、予め設定された第２設定電圧値Ｖｔｈ２以下の場合に、スイッチＳＷを強制的にオンさせることができる。

すなわち、例えば、電源装置１００の起動時に、スイッチＳＷを強制的にオンさせて、第１の出力電圧Ｖｏｕｔ１を、いち早く立ち上げることができる。

また、スイッチ制御部２０は、検出電圧Ｖｄ１と第１設定電圧値Ｖｔｈ１との関係に拘わらず、第２の信号生成部ＳＧ２が出力した第２の強制信号Ｆ２に応じて、制御信号ＳＣにより、スイッチ部３０を制御してスイッチＳＷを強制的にオフさせるようにしてもよい。

これにより、所定期間における検出電圧Ｖｄ１の平均値が予め設定された第３設定電圧値Ｖｔｈ３以下の場合に、スイッチＳＷを強制的にオフさせることができる。

すなわち、例えば、交流電源２の動作不良等により、整流電圧端子３の直流電圧ＶＤＣの所定期間における平均値が上昇しない場合に、出力電流Ｉｏｕｔを遮断して、第１の出力電圧Ｖｏｕｔ１を出力させないようにすることができ、制御回路および電源回路を安全に停止させることができる。

また、降圧制御部２００は、スイッチ部３０のスイッチＳＷ（第１の出力端子Ｔｏｕｔ１）と第２の出力端子Ｔｏｕｔ２との間に接続されている。

この降圧制御部２００は、第１の出力電圧端子Ｔｏｕｔ１の第１の出力電圧Ｖｏｕｔ１を降圧させ且つ平滑化させた第２の出力電圧Ｖｏｕｔ２を第２の出力端子Ｔｏｕｔ２に出力するようになっている。この第２の出力電圧Ｖｏｕｔ２は、例えば、５Ｖ程度であり、マイコン（図示せず）の駆動電圧として供給される。

この第２の出力電圧Ｖｏｕｔ２は、第１の出力電圧Ｖｏｕｔ１を平滑化して生成しているため、リップルが抑制されている。

なお、電圧検出部１０、スイッチ部３０、スイッチ制御部２０、第１の信号生成部ＳＧ１、第２の信号生成部ＳＧ２及び降圧制御部２００の少なくとも何れかが、1チップの半導体集積回路に集積されている。すなわち、制御回路１は、半導体集積回路として形成されている。

これにより、部品点数を削減するとともに、実装面積を削減して、さらなるコストの低減を図ることができる。

次に、以上のような構成を有する電源装置１００の動作の一例について説明する。

ここで、図２は、図１に示す電源装置１００の動作波形の一例を示す波形図である。

例えば、図２の時刻ｔ１以前に示すように、スイッチ制御部２０は、検出電圧Ｖｄ１が予め設定された第１設定電圧値Ｖｔｈ１未満であるので、制御信号ＳＣにより、スイッチ部３０を制御してスイッチＳＷをオンさせる。

これにより、入力電圧である直流電圧ＶＤＣが所定値よりも低いとき（すなわち、入出力の電位差が小さいとき）に、スイッチＳＷをオンさせて電流Ｉｏｕｔが流れて、第１の出力容量Ｃｏｕｔ１が充電されて、第１の出力電圧Ｖｏｕｔ１が上昇する。

その後、図２の時刻ｔ１からｔ２において、スイッチ制御部２０は、検出電圧Ｖｄ１が第１設定電圧値Ｖｔｈ１以上であるので、制御信号ＳＣにより、スイッチ部３０を制御してスイッチＳＷをオフさせる。

これにより、入力電圧である直流電圧ＶＤＣが所定値よりも高いとき（すなわち、入出力の電位差が大きいとき）に、スイッチＳＷをオフさせて電流Ｉｏｕｔが遮断されて、第１の出力容量Ｃｏｕｔ１が放電して、第１の出力電圧Ｖｏｕｔ１が下降する。

その後、図２の時刻ｔ２からｔ３において、スイッチ制御部２０は、検出電圧Ｖｄ１が予め設定された第１設定電圧値Ｖｔｈ１未満であるので、制御信号ＳＣにより、スイッチ部３０を制御してスイッチＳＷをオンさせる。

これにより、入力電圧である直流電圧ＶＤＣが所定値よりも低いとき（すなわち、入出力の電位差が小さいとき）に、スイッチＳＷをオンさせて電流Ｉｏｕｔが流れて、第１の出力容量Ｃｏｕｔ１が充電されて、第１の出力電圧Ｖｏｕｔ１が上昇する。

以降は、同様の動作が繰り返されて、第１の出力電圧Ｖｏｕｔ１が所定値に制御される。

以上の動作により、入出力の電位差に起因した、第１の出力電圧Ｖｏｕｔ１の出力時の損失を大幅に低減することができる。

さらに、既述のように、降圧制御部２００は、第１の出力電圧端子Ｔｏｕｔ１の第１の出力電圧Ｖｏｕｔ１を降圧させ且つ平滑化させた第２の出力電圧Ｖｏｕｔ２を第２の出力端子Ｔｏｕｔ２に出力する。すなわち、第２の出力電圧Ｖｏｕｔ２は、第１の出力電圧Ｖｏｕｔ１を降圧させ且つ平滑化させた電圧である（図２）。図２に示すように、この第２の出力電圧Ｖｏｕｔ２は、平滑化されており、第１の出力電圧Ｖｏｕｔ１よりも、スイッチＳＷのスイッチングの影響（リップル）が低減されている。

このような第２の出力電圧Ｖｏｕｔ２は、既述のように、例えば、リップルが低減されていることが要求されるマイコン（図示せず）の駆動電圧として、供給される。

なお、既述のように、スイッチ制御部２０は、検出電圧Ｖｄ１と第１設定電圧値Ｖｔｈ１との関係に拘わらず、第１の信号生成部ＳＧ１が出力した第１の強制信号Ｆ１に応じて、制御信号ＳＣにより、スイッチ部３０を制御してスイッチＳＷを強制的にオンさせるようにしてもよい。

これにより、第１の出力電圧Ｖｏｕｔ１が、予め設定された第２設定電圧値Ｖｔｈ２以下の場合に、スイッチＳＷを強制的にオンさせることができる。

すなわち、例えば、電源装置１００の起動時に、スイッチＳＷを強制的にオンさせて、第１の出力電圧Ｖｏｕｔ１を、いち早く立ち上げることができる。

また、スイッチ制御部２０は、検出電圧Ｖｄ１と第１設定電圧値Ｖｔｈ１との関係に拘わらず、第２の信号生成部ＳＧ２が出力した第２の強制信号Ｆ２に応じて、制御信号ＳＣにより、スイッチ部３０を制御してスイッチＳＷを強制的にオフさせるようにしてもよい。

これにより、所定期間における検出電圧Ｖｄ１の平均値が予め設定された第３設定電圧値Ｖｔｈ３以下の場合に、スイッチＳＷを強制的にオフさせることができる。

すなわち、例えば、交流電源２の動作不良等により、整流電圧端子３の直流電圧ＶＤＣの所定期間における平均値が上昇しない場合に、出力電流Ｉｏｕｔを遮断して、第１の出力電圧Ｖｏｕｔ１を出力させないようにすることができ、制御回路および電源回路を安全に停止させることができる。

以上のように、本発明の一態様に係る電源装置は、交流電源から出力された交流電圧を整流して、直流電圧を整流電圧端子に出力する整流部と、整流電圧端子に供給された直流電圧を制御して第１の出力電圧端子に出力する制御回路と、を備える。

そして、制御回路は、整流電圧端子に供給される直流電圧に基づいた検出電圧を、検出する電圧検出部と、整流電圧端子と第１の出力電圧端子との間に接続され、オンすることにより、整流電圧端子と第１の出力電圧端子との間を短絡し、一方、オフすることにより、整流電圧端子と第１の出力電圧端子との間を開放するスイッチを有する、スイッチ部と、電圧検出部が検出した検出電圧に基づいて、スイッチ部を制御するスイッチ制御部と、第１の出力電圧端子の第１の出力電圧を降圧させ且つ平滑化させた第２の出力電圧を第２の出力端子に出力する降圧制御部と、を備える。

そして、スイッチ制御部は、検出電圧が予め設定された第１設定電圧値未満の場合には、スイッチ部を制御してスイッチをオンさせ、一方、検出電圧が第１設定電圧値以上の場合には、スイッチ部を制御してスイッチをオフさせる。

これにより、フォトカプラ等を含む部品群を用いずに回路を簡略化しつつ、入出力の電位差に起因した損失を低減した第１の出力電圧を出力させ且つリップルが抑制された第２の出力電圧を出力させることができる。

また、本実施形態に係る制御回路は、発熱を抑制することができるため、電源装置の高出力化やヒートシンクなどの部品削減による低コスト化等が期待できる。

さらに、交流電源の電圧が異常に低下するような場合には、制御回路および電源回路を安全に停止させることができる。

さらに、電源装置を含むシステムに何らかの異常が生じた場合には、制御回路および電源回路を安全に停止させることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１００ 電源装置
１ 制御回路
２ 交流電源
Ｘ ブリッジ回路
Ｙ 分圧回路
Ｚ 整流部
Ｃｏｕｔ１ 第１の出力容量
Ｃｏｕｔ２ 第２の出力容量
Ｌｏａｄ 負荷
１０ 電圧検出部
２０ スイッチ制御部
３０ スイッチ部
２００ 降圧制御部
ＳＧ１ 第１の信号生成部（出力電圧低下信号生成部）
ＳＧ２ 第２の信号生成部（整流電圧低下信号生成部）

Claims (14)

1. 交流電圧を整流して出力する電源装置に於いて、交流電源から出力された交流電圧を整流して、直流電圧を整流電圧端子に出力する整流部を備えた電源装置に、適用され、前記整流電圧端子に供給された直流電圧を制御して第１の出力電圧端子に出力する制御回路であって、
   前記整流電圧端子に供給される直流電圧に基づいた検出電圧を、検出する電圧検出部と、
   前記整流電圧端子と前記第１の出力電圧端子との間に接続され、オンすることにより、前記整流電圧端子と前記第１の出力電圧端子との間を短絡し、一方、オフすることにより、前記整流電圧端子と前記第１の出力電圧端子との間を開放するスイッチを有する、スイッチ部と、
   前記電圧検出部が検出した前記検出電圧に基づいて、前記スイッチ部を制御するスイッチ制御部と、
   前記第１の出力電圧端子の第１の出力電圧を降圧させ且つ平滑化させた第２の出力電圧を第２の出力端子に出力する降圧制御部と、を備え、
   前記スイッチ制御部は、
   前記検出電圧が予め設定された第１設定電圧値未満の場合には、前記スイッチ部を制御して前記スイッチをオンさせ、
   一方、前記検出電圧が前記第１設定電圧値以上の場合には、前記スイッチ部を制御して前記スイッチをオフさせる
   ことを特徴とする制御回路。
2. 前記制御回路は、
   前記第１の出力電圧端子の前記第１の出力電圧が、予め設定された第２設定電圧値以下の場合に、前記スイッチを強制的にオンさせるための第１の強制信号を生成して前記スイッチ制御部に出力する第１の信号生成部を、さらに備え、
   前記スイッチ制御部は、
   前記検出電圧と前記第１設定電圧値との関係に拘わらず、前記第１の強制信号に応じて、前記スイッチ部を制御して前記スイッチを強制的にオンさせる
   ことを特徴とする請求項１に記載の制御回路。
3. 前記制御回路は、
   所定期間における前記検出電圧の平均値が予め設定された第３設定電圧値以下の場合に、前記スイッチを強制的にオフさせるための第２の強制信号を生成して前記スイッチ制御部に出力する第２の信号生成部を、さらに備え、
   前記スイッチ制御部は、
   前記検出電圧と前記第１設定電圧値との関係に拘わらず、前記第２の強制信号に応じて、前記スイッチ部を制御して前記スイッチを強制的にオフさせる
   ことを特徴とする請求項１又は２に記載の制御回路。
4. 前記第３設定電圧値は、前記第１設定電圧値よりも、小さい値であることを特徴とする請求項３に記載の制御回路。
5. 前記所定期間は、前記交流電圧の２周期以上の連続した期間に対応することを特徴とする請求項４に記載の制御回路。
6. 前記電圧検出部、前記スイッチ部、前記スイッチ制御部、前記第１の信号生成部、前記第２の信号生成部及び前記降圧制御部の少なくとも何れかが、1チップの半導体集積回路に集積されている
   ことを特徴とする請求項３に記載の制御回路。
7. 交流電圧を整流して出力する電源装置であって、
   交流電源から出力された交流電圧を整流して、直流電圧を整流電圧端子に出力する整流部と、
   前記整流電圧端子に供給された直流電圧を制御して第１の出力電圧端子に出力する制御回路と、を備え、
   前記制御回路は、
   前記整流電圧端子に供給される直流電圧に基づいた検出電圧を、検出する電圧検出部と、
   前記整流電圧端子と前記第１の出力電圧端子との間に接続され、オンすることにより、前記整流電圧端子と前記第１の出力電圧端子との間を短絡し、一方、オフすることにより、前記整流電圧端子と前記第１の出力電圧端子との間を開放するスイッチを有する、スイッチ部と、
   前記電圧検出部が検出した前記検出電圧に基づいて、前記スイッチ部を制御するスイッチ制御部と、
   前記第１の出力電圧端子の第１の出力電圧を降圧させ且つ平滑化させた第２の出力電圧を第２の出力端子に出力する降圧制御部と、を備え、
   前記スイッチ制御部は、
   前記検出電圧が予め設定された第１設定電圧値未満の場合には、前記スイッチ部を制御して前記スイッチをオンさせ、
   一方、前記検出電圧が前記第１設定電圧値以上の場合には、前記スイッチ部を制御して前記スイッチをオフさせる
   ことを特徴とする電源装置。
8. 前記電源装置は、
   前記第１の出力電圧端子と接地との間に接続された第１の出力容量と、
   前記第２の出力電圧端子と前記接地との間に接続された第２の出力容量と、をさらに備えることを特徴とする請求項７に記載の電源装置。
9. 前記第２の出力容量の容量値は、前記第１の出力容量の容量値よりも、小さいことを特徴とする請求項８に記載の電源装置。
10. 前記整流部は、全波整流することを特徴とする請求項７に記載の電源装置。
11. 前記整流部は、半波整流することを特徴とする請求項７に記載の電源装置。
12. 前記整流電圧端子と前記接地との間に接続され、前記整流電圧端子の前記直流電圧を分圧した電圧を前記検出電圧として出力する分圧回路をさらに備える
    ことを特徴とする請求項７に記載の電源装置。
13. 前記整流部は、
    アノードが前記交流電源の第１の出力に接続され、カソードが前記整流電圧端子に接続された第１の整流用ダイオードと、
    アノードが前記交流電源の第２の出力に接続され、カソードが前記整流電圧端子に接続された第２の整流用ダイオードと、を備える
    ことを特徴とする請求項７に記載の電源装置。
14. 前記交流電源から出力された交流電圧を整流した直流電圧を負荷に供給するブリッジ回路をさらに備えることを特徴とする請求項７に記載の電源装置。

Images