JP4400618B2 - Ｄｃ−ｄｃコンバータ - Google Patents

Description

本発明は、同期整流方式のＤＣ−ＤＣコンバータに関する。

図１に同期整流方式のＤＣ−ＤＣコンバータの２つのタイプの回路を示す。ここで、図１（ａ）は降圧型のＤＣ−ＤＣコンバータを、図１（ｂ）は昇圧型のＤＣ−ＤＣコンバータを示している。いずれの回路も動作の概念を示すために簡易的な表記になっている。また、平滑用のコンデンサについては記載を省略している。

まず、図１（ａ）に示すように、降圧型のＤＣ−ＤＣコンバータにおいては、スイッチ素子Ｑ１の一端が電圧入力端子Ｖｉｎに接続され、他端がチョークコイルＬ１を介して電圧出力端子Ｖｏｕｔに接続されている。スイッチ素子Ｑ１とチョークコイルＬ１の接続点はスイッチ素子Ｑ２を介してグランドに接続されている。この場合、スイッチ素子Ｑ１が主スイッチ素子であり、スイッチ素子Ｑ２がフライホイルダイオードの役割を果たす同期整流用スイッチ素子である。

このように構成された降圧型のＤＣ−ＤＣコンバータにおいて、電圧入力側端子Ｖｉｎに入力電圧ｖｉを印加し、スイッチ素子Ｑ１、Ｑ２を、スイッチ素子Ｑ１のオン時の時比率（デューティ）をＤ（０＜Ｄ＜１）として交互にオン、オフすると、電圧出力端子Ｖｏｕｔには出力電圧ｖｏがｖｏ＝ｖｉ×Ｄの関係式に従って出力される。なお、以下では、単に時比率という場合はオン時の時比率を示すものとし、オフ時の時比率についてはその旨を明確に示す。

一方、図１（ｂ）に示すように、昇圧型のＤＣ−ＤＣコンバータにおいては、チョークコイルＬ１の一端が電圧入力端子Ｖｉｎに接続され、他端がスイッチ素子Ｑ１を介して電圧出力端子Ｖｏｕｔに接続されている。チョークコイルＬ１とスイッチ素子Ｑ１の接続点はスイッチ素子Ｑ２を介してグランドに接続されている。この場合、スイッチ素子Ｑ２が主スイッチ素子になり、スイッチ素子Ｑ１が同期整流用スイッチ素子になる。

このように構成されたＤＣ−ＤＣコンバータにおいて、電圧入力端子Ｖｉｎに入力電圧ｖｉを印加し、スイッチ素子Ｑ１、Ｑ２を、スイッチ素子Ｑ１のオン時比率をＤ（０＜Ｄ＜１）として交互にオン、オフすると、電圧出力端子Ｖｏｕｔには出力電圧ｖｏがｖｏ＝ｖｉ÷Ｄの関係式に従って出力される。

なお、上記の各回路では効率を１００％と仮定している。また、実際には短絡防止のために２つのスイッチ素子がともにオフの期間（デッドタイム）が必要となり、それを実現するための手段が必要となる場合があるが、その点は本発明の主要部ではないためにここでは説明を割愛する。

図１の２つのタイプのＤＣ−ＤＣコンバータの回路構成を比較してわかるように、降圧型の回路は、出力側から入力側を見れば、主スイッチ素子と同期整流用スイッチ素子の役割が交替するものの、昇圧型の回路と同じである。

なお、同期整流用スイッチの代わりにダイオードを用いるダイオード整流方式の場合は、ダイオードには逆方向の電流が流れることができないので、当然ながら降圧型の回路でスイッチ素子Ｑ２の代わりにダイオードを備えたものでは出力側から入力側を見て昇圧型の回路になることはない。

ところで、ＤＣ−ＤＣコンバータにおいて、起動時に平滑用のコンデンサ（出力容量）をゼロから充電するための大きな電流が各スイッチ素子を流れないように、出力電圧の設定値をゆっくりと立ち上げる制御がなされることが多い。これをソフトスタート制御という。例えば降圧型のＤＣ−ＤＣコンバータにおいてソフトスタート制御をする場合には、主スイッチ素子（図１のＤＣ−ＤＣコンバータの場合はスイッチ素子Ｑ１）の時比率をゼロから入出力の電圧で決まる値まで徐々に大きくしていくような制御が行われることになる。

近年、各種ＩＣにおいては、その高性能化にともない、複数の電源電圧を必要とするものが増えており、それに合わせて１つのＩＣに出力電圧の異なる複数のＤＣ−ＤＣコンバータを接続して電源電圧を供給する場合がある。この場合、各電源電圧の印加の順番、すなわち各ＤＣ−ＤＣコンバータの起動の順番によっては、これからＤＣ−ＤＣコンバータを起動して電源電圧を印加すべき端子に別電源（ＤＣ−ＤＣコンバータ）からのリーク電圧が漏れていることがある。これは、起動しようとするＤＣ−ＤＣコンバータの出力端子にあらかじめ直流電圧が発生していることを意味する。このような状態をプレバイアス状態と呼ぶ。また、ＤＣ−ＤＣコンバータの出力端子に起動前に発生している電圧をプレバイアス電圧と呼ぶ。

上述のように、降圧型のＤＣ−ＤＣコンバータにおいてソフトスタート制御をする場合には、主スイッチ素子（スイッチ素子Ｑ１）のオン時比率をゼロから徐々に大きくしていく制御がなされる。この場合、出力側から入力側を見ると、昇圧型のＤＣ−ＤＣコンバータにおいて、同期整流用スイッチ素子（スイッチ素子Ｑ１）の時比率をゼロから徐々に大きくしていく（逆に主スイッチ素子は時比率の大きい状態から徐々に小さくしていく）ことに相当するので、起動直後には電圧出力端子の電圧の１／Ｄの電圧が昇圧されて入力側に現れることになる。

例えば、入力電圧５Ｖ、出力電圧２．５Ｖの降圧型のＤＣ−ＤＣコンバータにおいて、電圧出力端子に１Ｖのプレバイアス電圧が存在するとして、仮に起動直後のＤ＝０．０５の状態を考えると、昇圧動作によって入力側には１÷０．０５＝２０Ｖもの電圧が発生することになる。これはその時点での入力電圧の４倍もの電圧であり、そのためにＤＣ−ＤＣコンバータが破損したり過電圧保護回路が誤動作したりする可能性がある。

なお、このような出力側から入力側にエネルギーが戻される動作を回生動作という。回生動作そのものは同期整流型のＤＣ−ＤＣコンバータにおいては通常動作時でも負荷電流が少ない（負荷が軽い）時などに普通に行われる動作であるが、通常動作時においては主スイッチ素子のオン時比率が入出力の電圧に応じた値になっているために、出力側から入力側への極端な昇圧動作は行われない。

このようなソフトスタートによる起動時の回生動作の問題に対する解決策になる回路が特許文献１に開示されている。特許文献１に開示されたＤＣ−ＤＣコンバータにおいては、チョークコイルに流れる電流の向きを監視し、その電流が逆向きになったことを検知すると同期整流用スイッチ素子をオフするとしている。これによって同期整流用スイッチ素子に逆方向に電流が流れなくなる。すなわち、回生動作を完全に禁止している。そのため、このＤＣ−ＤＣコンバータは同期整流型でありながら、実質的に常時ダイオード整流型のＤＣ−ＤＣコンバータのように機能する。特許文献１においては直接には問題点として提示されていないが、その構成によって結果的に起動時にプレバイアス電圧が昇圧されて入力側に現れるということもなくなる。

同じく上記の問題に対する解決策になる回路が非特許文献１に開示されている。非特許文献１に開示されたＤＣ−ＤＣコンバータにおいては、ソフトスタートによる起動時にのみ特許文献１に開示されたＤＣ−ＤＣコンバータと同様の同期整流用スイッチ素子に逆方向の電流が流れるのを阻止する制御を行い、その起動時間を過ぎた後は同期整流用スイッチ素子に通常の同期整流回路と同様の動作をさせるようになっている。この場合も、起動時には実質的にダイオード整流型のＤＣ−ＤＣコンバータのように機能するので、プレバイアス電圧が昇圧されて入力側に現れるということはなくなる。
特開２００３−２５９６２７号公報 テキサスインスツルメント社 ＴＰＳ４０００１ データシート

特許文献１に開示されたＤＣ−ＤＣコンバータは、当該文献においては通常動作時には所定の負荷電流が安定して流れるために回生動作が起きないような条件を想定しているので、回生動作を禁止しても実質的な問題は生じないと思われる。ただ、このＤＣ−ＤＣコンバータを通常動作時に負荷電流の大きな変動があるような条件で使用すると問題が発生する。すなわち、通常動作時に負荷電流の変動があった時の出力電圧変動が大きいという問題がある。

例えば、負荷電流が大きな状態から急激に負荷電流が小さな状態に遷移した場合を考える。このとき、出力電圧は過渡的に上昇する。この場合、ＤＣ−ＤＣコンバータは、出力電圧の上昇を検知すると主スイッチ素子のオン時比率を小さく、同期整流用スイッチ素子のオン時比率を大きくして出力電圧を下げようとする。通常の同期整流型ＤＣ−ＤＣコンバータであれば、このときチョークコイルや同期整流用スイッチ素子、主スイッチ素子を逆方向に電流が流れて入力側に電力を回生することが可能なため、早い時間で出力電圧の上昇を抑制して所定の電圧に戻すことができる。ところが、特許文献１に開示されたＤＣ−ＤＣコンバータにおいては、実質的にダイオード整流型のＤＣ−ＤＣコンバータとして機能させて、チョークコイルに逆方向の電流が流れるのを常に禁止しているので、出力電圧が高いままの状態が長く続くという問題がある。この問題は、通常動作時に回生動作を禁止しているために生じるものである。

一方、非特許文献１に開示されたＤＣ−ＤＣコンバータにおいては、通常動作状態においては同期整流型のＤＣ−ＤＣコンバータとして機能するので、回生動作も可能であり、特許文献１の回路のような問題は発生しない。

しかしながら、出力電流の条件によってはソフトスタートによる起動期間におけるダイオード整流動作状態（チョークコイルの逆方向電流禁止状態）から通常の同期整流状態（逆方向電流許容状態、回生動作許容状態）に切り替わる時に出力電圧が大きく落ち込むという別の問題がある。

例えば、起動期間において負荷電流が非常に小さい状態であった場合を考える。まず、上述のように起動期間においては回生動作が禁止されているために実質的にダイオード整流型ＤＣ−ＤＣコンバータとして動作する。この場合の主スイッチ素子のオン時比率は、回生動作が可能な場合のような入出力電圧の差で決まる時比率ではなく、ＤＣ−ＤＣコンバータが自身の動作を維持するために消費するだけの電力を供給できる時比率であればよい。そのため、主スイッチ素子のオン時比率が非常に狭くなり、１周期の内のわずかな時間だけ主スイッチ素子がオンするような動作になる。例えば、入力電圧が５Ｖ、出力電圧が２．５Ｖの場合の主スイッチ素子のオン時比率は、通常の同期整流動作状態であればＤ＝０．５になるべきだが、回生動作が禁止されている場合はＤ＝０．０１となるような状態が続くことになる。

この状態から起動期間が終わってチョークコイルの逆方向電流が許容される通常の同期整流状態になると、主スイッチ素子のオン時比率が非常に狭い状態からスタートして本来の時比率にまで移行することになるために、出力電圧は一旦大きく落ち込むことになる。制御系は出力電圧の落ち込みを検出して、出力電圧が所定の値になるまで時比率を広げようとするが、そのための応答時間の間は出力電圧の落ち込みが続くことになる。この問題も、起動時だけとはいえ回生動作を禁止しているために生じるものである。

本発明は上記の問題点を解決することを目的とするもので、プレバイアス電圧がある場合の起動時の入力側の電圧の上昇を防止でき、しかも負荷電流急変時の出力電圧の変動や負荷電流の少ない時における制御状態切り替え時の出力電圧低下を防止できるＤＣ−ＤＣコンバータを提供する。

上記目的を達成するために、本発明のＤＣ−ＤＣコンバータにおいては、主スイッチ素子と、同期整流用スイッチ素子と、チョークコイルと、出力電圧に対応する電圧と基準電圧とを比較して誤差成分を出力する誤差アンプと、所定の電圧範囲で周期的に変動する発振器信号を出力する発振器とを有し、前記誤差アンプの出力と前記発振器信号とを比較して、その結果に基づいて前記主スイッチ素子および前記同期整流用スイッチ素子を交互にオン、オフして出力電圧を一定に制御するＤＣ−ＤＣコンバータにおいて、前記誤差アンプの出力が、前記発振器信号の電圧範囲を前記主スイッチ素子のオン時比率が小さくなる側で外れている時に、前記同期整流用スイッチ素子をオフ状態にする回生防止回路を備えることを特徴とする。

また、本発明のＤＣ−ＤＣコンバータにおいては、前記基準電圧は、起動開始後にゼロから一定時間をかけて上昇して、出力設定電圧に対応した所定電圧に達した後で一定になるように設定されていることを特徴とする。

また、本発明のＤＣ−ＤＣコンバータにおいては、前記基準電圧が起動後に所定電圧に達した後において前記回生防止回路の動作を停止する回生防止回路停止回路を備えることを特徴とする。

本発明のＤＣ−ＤＣコンバータにおいては、誤差アンプの出力が、発振器信号の電圧範囲を主スイッチ素子のオン時比率が小さくなる側で外れた場合に、同期整流用スイッチ素子をオフ状態にする回生防止回路を備えるため、ソフトスタート時に出力端子にプレバイアス電圧が発生していても、プレバイアス電圧が大きく昇圧されて入力側に現れるのを防止することができる。その一方、ソフトスタートによる起動時であっても通常動作時であっても主スイッチ素子と同期整流用スイッチ素子を交互にオン、オフさせている動作状態においては、回生動作を禁止しないため、通常動作時の負荷電流変動時に出力電圧変動が大きくなるという問題は防止できる。また、負荷電流の少ない時の起動時のソフトスタート状態から通常動作状態への移行時に出力電圧が大きく落ち込むという問題も発生しない。

また、基準電圧が起動後に所定電圧に達した後において回生防止回路の動作を停止する回生防止回路停止回路をさらに備えることによって、通常動作時に急に負荷電流が少なくなって出力電圧が上昇して主スイッチ素子のオン時比率がゼロになるようなことがあっても、回生動作が禁止されないために上昇した出力電圧を素早く低下させることができる。

同期整流型ＤＣ−ＤＣコンバータの原理説明回路図である。 本発明のＤＣ−ＤＣコンバータの一実施例の回路図である。 本発明のＤＣ−ＤＣコンバータの動作を説明するための回路内各部の信号波形である。 本発明のＤＣ−ＤＣコンバータの動作を説明するための回路内各部の信号波形である。 本発明のＤＣ−ＤＣコンバータの別の実施例の回路図である。

符号の説明

１、５…ＤＣ−ＤＣコンバータ
２…回生防止回路
６…回生防止回路停止回路
Ｑ１…ＦＥＴ（主スイッチ素子）
Ｑ２…ＦＥＴ（同期整流用スイッチ素子）
Ｌ１…チョークコイル
Ｃｏ…平滑用コンデンサ
ＩＣ１…誤差アンプ
ＩＣ２、ＩＣ６、ＩＣ７…比較器
ＯＳＣ１…三角波発振器

（第１の実施例）
図２に、本発明のＤＣ−ＤＣコンバータの一実施例の回路図を示す。図２において、ＤＣ−ＤＣコンバータ１は、基本構成として主スイッチ素子であるＦＥＴＱ１、同期整流用スイッチ素子であるＦＥＴＱ２、チョークコイルＬ１、平滑コンデンサＣｏ、３入力の誤差アンプＩＣ１、ＰＷＭ制御回路用の発振器として一般的な三角波発振器ＯＳＣ１を備えている。

ＦＥＴＱ１のドレインは電圧入力端子Ｖｉｎに接続され、ソースはチョークコイルＬ１を介して電圧出力端子Ｖｏｕｔに接続されている。ＦＥＴＱ２のドレインはＦＥＴＱ１およびチョークコイルＬ１の接続点に接続されており、ソースはグランドに接続されている。平滑コンデンサＣｏは電圧出力端子Ｖｏｕｔとグランドとの間に接続されている。

誤差アンプＩＣ１は、単電源動作するように電圧入力端子Ｖｉｎとグランドとの間で電源供給されている。誤差アンプＩＣ１の出力端子と反転入力端子の間に抵抗Ｒ３およびコンデンサＣ１の直列回路からなる帰還回路を備える。

出力電圧検出回路として、電圧出力端子Ｖｏｕｔとグランドとの間に直列に接続されて設けられた抵抗Ｒ１および抵抗Ｒ２を備える。抵抗Ｒ１および抵抗Ｒ２の接続点は出力電圧に対応する電圧が得られる点であり、誤差アンプＩＣ１の反転入力端子に接続されている。

ソフトスタート用基準電圧発生回路として、電圧入力端子Ｖｉｎとグランドとの間に直列に接続された定電流源ＩｃおよびコンデンサＣ２を備える。コンデンサＣ２の両端はＤＣ−ＤＣコンバータ１の非動作時にコンデンサＣ２を放電するためのトランジスタＴｒ１のコレクタとエミッタに接続されている。定電流源ＩｃおよびコンデンサＣ２の接続点は誤差アンプＩＣ１の第１の非反転入力端子に接続されている。

誤差アンプＩＣ１の第２の非反転入力端子には基準電圧源Ｖｒｅｆが接続されている。基準電圧源Ｖｒｅｆは出力電圧を設定するための基準電圧ｖｒｅｆを出力する。

誤差アンプＩＣ１の出力端子は比較器ＩＣ２の非反転入力端子に接続されている。比較器ＩＣ２の反転入力端子には三角波発振器ＯＳＣ１が接続されている。三角波発振器ＯＳＣ１の出力信号（発振器信号）は、電圧入力端子Ｖｉｎから入力される電位とグランド電位の間にある上限電位と下限電位の間で変動するように設定されている。

比較器ＩＣ２の出力端子はバッファ回路ＩＣ３を介してＦＥＴＱ１のゲートに接続されるとともに、反転回路ＩＣ４とＡＮＤ回路ＩＣ５の第１の入力端子および出力端子を介してＦＥＴＱ２のゲートに接続されている。

さらに、比較器ＩＣ６を備え、その非反転入力端子は誤差アンプＩＣ１の出力端子に接続され、反転入力端子は基準電圧源Ｖａに接続されている。基準電圧源Ｖａの発生する基準電圧ｖａは三角波発振器ＯＳＣ１の出力信号の下限電位に一致している。そして、比較器ＩＣ６の出力端子はＡＮＤ回路ＩＣ５の第２の入力端子に接続されている。この比較器ＩＣ６、基準電圧源Ｖａ、およびＡＮＤ回路ＩＣ５で回生防止回路２を構成している。

次に、ＤＣ−ＤＣコンバータ１の動作について、プレバイアスの有無で分けて説明する。まず、前提条件として、電圧入力端子Ｖｉｎに印加される入力電圧ｖｉが５Ｖで、電圧出力端子Ｖｏｕｔから出力される出力電圧ｖｏが２．５Ｖに制御されるものとする。基準電圧源Ｖｒｅｆの基準電圧ｖｒｅｆを出力電圧ｖｏの半分の１．２５Ｖとし、出力電圧検出回路の抵抗Ｒ１および抵抗Ｒ２による分圧値をそれに合わせて１．２５Ｖにするために、抵抗Ｒ１と抵抗Ｒ２の値は等しくされている。三角波発振器ＯＳＣ１の出力信号（以下、三角波信号と呼ぶ）は下限電位が０．５Ｖ、上限電位が１．０Ｖになるように設定されている。そのため、基準電圧源Ｖａの発生する基準電圧ｖａは三角波信号の下限電位と同じ０．５Ｖに設定されている。なお、三角波信号の下限電位のばらつきを考慮して、基準電圧ｖａは０．５Ｖよりも若干低くても構わない。また、起動前の段階で、トランジスタＴｒ１をオン状態にするによってコンデンサＣ２に充電されている電荷は放電されており、その後トランジスタＴｒ１はオフ状態になっているものとする。

まず、プレバイアスがない場合の動作を考える。プレバイアスがない場合、初期状態としてＤＣ−ＤＣコンバータ１の電圧出力端子Ｖｏｕｔの出力電圧ｖｏは０Ｖである。そのため、それを抵抗Ｒ１および抵抗Ｒ２で分圧して誤差アンプＩＣ１の反転入力端子に入力される電圧も０Ｖである。この状態で起動を開始すると、所定の時定数で定電流源ＩｃによるコンデンサＣ２の充電が始まる。この時定数は定電流源Ｉｃの電流値とコンデンサＣ２の容量で決まり、ソフトスタートの条件に応じて決定される。コンデンサＣ２が少しでも充電されるとコンデンサＣ２の充電電圧（誤差アンプＩＣ１の第１の非反転入力端子に入力される電圧）が反転入力端子の電圧である０Ｖより高くなるので、誤差アンプＩＣ１の出力電圧は上昇をはじめる。

但し、その電圧が三角波信号の下限電位よりも低い間の短い期間は比較器ＩＣ２においては反転入力端子の電圧の方が非反転入力端子の電圧より高いので、その出力はＬレベルである。従って、ＦＥＴＱ１のゲートにはＬレベルの信号が印加され、ＦＥＴＱ１はオフ状態を維持する。一方、誤差アンプＩＣ１の出力も基準電圧ｖａの０．５Ｖよりも低いので比較器ＩＣ６の出力もＬレベルである。そのため、ＡＮＤ回路ＩＣ５の出力もＬレベルであり、ＦＥＴＱ２のゲートにはＬレベルの信号が印加され、ＦＥＴＱ２もオフ状態を維持する。すなわち、回生防止回路２が機能している。したがって、この段階では２つのＦＥＴＱ１、Ｑ２はいずれもオフ状態のままである。

誤差アンプＩＣ１の出力電圧はすぐに上昇して三角波信号の下限電位である０．５Ｖを越える。これによって誤差アンプＩＣ１の出力が基準電圧ｖａの０．５Ｖをも越えることになるので比較器ＩＣ６の出力はＨレベルとなり、ＡＮＤ回路ＩＣ５は反転回路ＩＣ４の出力信号に対しては単なるバッファ回路として働くようになる。すなわち、この時点で回生防止回路２が機能を停止する。

そして、比較器ＩＣ２は三角波信号と三角波信号の電圧範囲内となる誤差アンプＩＣ１の出力とを比較して、三角波信号の方が低い時にはＨレベル、三角波信号の方が高い時にはＬレベルの信号を周期的に出力するようになる。比較器ＩＣ２の出力がＨレベルの時にはＦＥＴＱ１のゲートにＨレベルの信号が印加されてＦＥＴＱ１がオン状態となり、ＦＥＴＱ２のゲートには反転回路ＩＣ４によって論理反転されたＬレベルの信号が印加されてＦＥＴＱ２はオフ状態となる。逆に比較器ＩＣ２の出力がＬレベルの時はＦＥＴＱ１がオフになり、ＦＥＴＱ２がオンになる。このようにしてＦＥＴＱ１、ＦＥＴＱ２のスイッチングが行われる。

誤差アンプＩＣ１の出力が三角波信号の電圧範囲内であっても、比較的低い時には三角波信号の方が誤差アンプＩＣ１の出力よりも大きい期間が長いので、比較器ＩＣ２の出力がＬレベルの期間が長くなり主スイッチ素子の時比率は小さくなる。逆に誤差アンプＩＣ１の出力が比較的高い時には主スイッチ素子の時比率は大きくなる。従って、上述の回生防止回路２が機能する状態、すなわち誤差アンプＩＣ１の出力電圧が三角波信号の下限電位よりも低い状態は、誤差アンプの出力が発振器信号の電圧範囲を主スイッチ素子のオン時比率が小さくなる側で外れた場合に相当する。これより、回生防止回路２は、誤差アンプＩＣ１の出力が発振器信号の電圧範囲を主スイッチ素子のオン時比率が小さくなる側で外れた場合に機能して、同期整流用スイッチ素子をオフ状態にしていることがわかる。

誤差アンプＩＣ１の出力電圧が三角波信号の電圧範囲に入ってＦＥＴＱ１、ＦＥＴＱ２がスイッチング動作をはじめると、出力端子Ｖｏｕｔの電圧ｖｏが上昇をはじめる。誤差アンプＩＣ１の出力は低い電圧から上昇していくので、ＦＥＴＱ１のオン時比率は最初は小さいが、ＦＥＴＱ２が同期整流動作をするので、仮に負荷電流の少ない時であってもすぐに入力電圧と出力電圧の関係で決まる値になる。例えばある時点で誤差アンプの第１の非反転入力端子に印加される電圧（コンデンサＣ２の充電電圧）が出力電圧を１Ｖにするような電圧であったとすると、ＦＥＴＱ１のオン時比率が１Ｖ（出力電圧）／５Ｖ（入力電圧）＝０．２になる値である０．６Ｖになる。そして、出力電圧ｖｏは１Ｖになる。但し、コンデンサＣ２の充電電圧はさらに上昇を続けるので、出力電圧ｖｏもそれに合わせて上昇していく。このようにしてソフトスタートが実現される。

そして、コンデンサＣ２の充電電圧が１．２５Ｖを越えると、誤差アンプＩＣ１において反転入力端子に印加される電圧と比較される対象は第２の非反転入力端子に印加されている１．２５Ｖの基準電圧ｖｒｅｆに切り替わる。そのため、出力電圧ｖｏも基準電圧ｖｒｅｆに対応した値、すなわち２．５Ｖに安定化するように制御される。

上記の動作をまとめると、まず誤差アンプＩＣ１の出力電圧が三角波信号の下限電位よりも低い間はＦＥＴＱ１のオン時比率がゼロである。この場合、通常の同期整流回路であればＦＥＴＱ２がオンしてしまうが、ＤＣ−ＤＣコンバータ１においては、回生防止回路２によって同期整流用スイッチ素子であるＦＥＴＱ２もオフになる。すなわち、この段階ではどちらのスイッチ素子もスイッチング動作はしない。そして、誤差アンプＩＣ１の出力電圧が三角波信号の下限電位を上回ってＦＥＴＱ１のスイッチングが可能になると、回生防止回路２が機能停止するのでＦＥＴＱ２もスイッチングするようになる。したがって、ソフトスタートによる起動期間内であっても同期整流動作が行われる。そして、起動期間が終わっても、単に上昇していた基準電圧が一定になるというだけであり、同期整流動作が継続的に維持される。したがって、ＤＣ−ＤＣコンバータ１においてはダイオード整流動作が行われることはない。

次に、プレバイアスがある場合の動作について考える。例えば出力端子Ｖｏｕｔに１Ｖのプレバイアスが印加されていたとする。この場合、起動時前の段階で誤差アンプＩＣ１の反転入力端子には１Ｖを抵抗Ｒ１、Ｒ２で分圧した０．５Ｖが印加されていることになる。

この状態で起動開始すると、定電流源ＩｃによってコンデンサＣ２の充電が始まる。ただ、コンデンサＣ２の充電電圧が０．５Ｖに達するまでのしばらくの間は誤差アンプＩＣ１は反転入力端子の電圧の方が非反転入力端子の電圧より高いので、その出力は０Ｖのままである。そのため、比較器ＩＣ２の出力はＬレベルのままで、ＦＥＴＱ１はオフ状態を維持する。当然ながら誤差アンプＩＣ１の出力は基準電圧ｖａの０．５Ｖよりも低いので比較器ＩＣ６の出力もＬレベルである。そのため、回生防止回路２が機能しており、ＦＥＴＱ２もオフ状態を維持する。したがって、この段階では２つのＦＥＴはいずれもオフ状態のままである。

コンデンサＣ２の充電電圧が０．５Ｖを越えると、誤差アンプＩＣ１の第１の非反転入力端子に入力される電圧が反転入力端子に印加される電圧より高くなるので、その出力端子の電圧はプレバイアスがない場合の起動時と同様に上昇をはじめる。但し、その電圧が三角波信号の下限電位よりも低い間の短い期間は比較器ＩＣ２の出力はＬレベルであるため、ＦＥＴＱ１のゲートにはＬレベルの信号が印加され、ＦＥＴＱ１はオフ状態を維持する。また、回生防止回路２も機能するのでＦＥＴＱ２もオフ状態を維持する。

そして、誤差アンプＩＣ１の出力電圧が０．５Ｖを越えると比較器ＩＣ６の出力はＨレベルとなり、ＡＮＤ回路ＩＣ５は反転回路ＩＣ４の出力信号に対しては単なるバッファ回路として働くようになる。すなわち、回生防止回路２が機能を停止する。

そして、比較器ＩＣ２は三角波信号と誤差アンプＩＣ１の出力電圧とを比較して、三角波信号が低い時にはＨレベル、高い時にはＬレベルの信号を周期的に出力し、ＦＥＴＱ１、ＦＥＴＱ２のスイッチングが始まる。このときのＦＥＴＱ２は回生防止回路２が機能を停止しているので同期整流動作となる。

この場合、スイッチングが始まった直後におけるＦＥＴＱ１のオン時比率は小さく、ＦＥＴＱ２のオン時比率は大きく、出力側から入力側への昇圧を伴う回生動作が行われる可能性がある。ただ、この時点ではコンデンサＣ２はプレバイアスの電圧に対応する電圧に充電されているために出力電圧の設定値がプレバイアス電圧と一致している。またＦＥＴＱ２の同期整流動作が可能になっている。そのため、ＤＣ−ＤＣコンバータ１の出力電圧がプレバイアス電圧である０．５Ｖと同じになるように誤差アンプＩＣ１の出力電圧が急速に上昇し、ＦＥＴＱ１のオン時比率は急速に大きくなる。この例では入力電圧ｖｉが５Ｖであり、このときの出力電圧ｖｏをプレバイアス電圧と同じ０．５Ｖにしようとするので、ＦＥＴＱ１のオン時比率はすぐに０．１となる。そして、出力電圧ｖｏがプレバイアス電圧と同じ０．５Ｖになる。そのため、出力側から入力側に向かっての昇圧を伴う回生動作は非常に短い期間で終了し、実質的には昇圧動作はほぼ行われない。

この後もコンデンサＣ２の充電は続くが、出力電圧がプレバイアス電圧を超えているので、ＤＣ−ＤＣコンバータ１としてはプレバイアスのない場合と同様に動作する。すなわち、コンデンサＣ２の充電電圧が１．２５Ｖを越えるまでは出力電圧ｖｏは上昇し、コンデンサＣ２の充電電圧が１．２５Ｖを越えた時点で２．５Ｖに達し、それ以降は２．５Ｖに安定化される。

上記の動作をまとめると、まず基準電圧がプレバイアス電圧に対応した値になるまでは主スイッチ素子であるＦＥＴＱ１はオフであり、回生防止回路によって同期整流用スイッチ素子であるＦＥＴＱ２もオフになる。また、基準電圧がプレバイアス電圧に対応した値になっても、誤差アンプＩＣ１の出力が三角波信号の下限電位に達するまでの間は、主スイッチ素子であるＦＥＴＱ１だけでなく同期整流用スイッチ素子であるＦＥＴＱ２も回生防止回路によってオフになる。すなわち、この段階ではどちらのスイッチ素子もスイッチング動作はしない。そして、誤差アンプＩＣ１の出力が三角波信号の下限電位を上回ってＦＥＴＱ１のスイッチングが可能になると、回生防止回路が機能停止するのでＦＥＴＱ２もスイッチングするようになる。すなわち、ソフトスタートによる起動期間内であっても同期整流動作する。しかも、プレバイアス電圧と同じ電圧を出力するように急速にＦＥＴＱ１のオン時比率が大きくなる。そのため、回生動作による出力側から入力側の昇圧動作は実質的にほとんど行われない。そして、起動期間が終わっても、単に上昇していた基準電圧が一定になるというだけであり、同期整流方式の動作が継続的に維持される。したがって、ＤＣ−ＤＣコンバータ１においては、プレバイアスがあってもダイオード整流動作が行われることはない。

ここで図３、図４に、ＤＣ−ＤＣコンバータ１において、プレバイアスがない場合とある場合とにわけて、さらに回生防止回路がない場合とある場合の起動時の入力電圧ｖｉ、出力電圧ｖｏ、誤差アンプ出力（ここでは符号ｖｅで示す）、および同期整流用スイッチ素子であるＦＥＴＱ２のスイッチング状態を示す。図３はプレバイアスがない場合で、（ａ）は回生防止回路がない場合、（ｂ）は回生防止回路がある場合である。また、図４はプレバイアスがある場合で、（ａ）は回生防止回路がない場合、（ｂ）は回生防止回路がある場合である。

プレバイアスがない場合には、図３（ａ）、（ｂ）に示すように、回生防止回路の有無によらずソフトスタートによる起動期間においては出力電圧が徐々に上昇していき、時刻ｔ１で所定の値に達し、その後はその状態が維持される通常動作期間となる。誤差アンプの出力は起動直後から急上昇して所定の値（三角波信号の下限電位）付近に達し、上下しながらその平均値がソフトスタートの出力電圧に応じて徐々に上昇し、一定時間後に三角波信号の上限と下限の間の所定の値（入力電圧と出力電圧の関係で決まる値）を中心として上下するようになる。

プレバイアスがあって回生防止回路がない場合には、図４（ａ）に示すように起動してしばらくは基準電圧が電圧出力端子の電圧より低いので誤差アンプ出力でＦＥＴＱ１がオフになるように制御される。必然的にその間はＦＥＴＱ２はオンになるので、プレバイアスの電圧によって電圧出力端子からチョークコイルＬ１を介してＦＥＴＱ２に逆方向の電流が流れる。この逆方向の電流が流れることによって電圧出力端子の電圧が低下する。電圧出力端子の電圧が低下すると誤差アンプによってＦＥＴＱ１がオン、ＦＥＴＱ２がオフになるように制御されるため、先程の逆方向の電流によってチョークコイルＬ１に蓄えられた電磁エネルギーによって出力側から入力側への昇圧動作が行われ、入力側の電圧が上昇する。この後は、プレバイアスがない時と同様に出力電圧が上昇していく。そして、昇圧動作が行われたことによる入力電圧ｖｉの高い状態はしばらく持続される。

一方、プレバイアスがあっても回生防止回路がある場合は、図４（ｂ）に示すように、起動開始後もしばらくの間はＦＥＴＱ１がオンせず、ＦＥＴＱ２もオンしない。そして、誤差アンプの基準電圧がプレバイアスの電圧に対応する電圧に達した後は誤差アンプ出力が急上昇して三角波信号の下限電位に至るが、その間も回生防止回路があるためにＦＥＴＱ１、ＦＥＴＱ２はともにオンしない。したがって、プレバイアスの電圧によって出力端子からチョークコイルとＦＥＴＱ２を介して逆方向の電流が流れることはない。誤差アンプ出力が三角波信号の下限電位を越えると、タイミングによってはＦＥＴＱ１がオフでＦＥＴＱ２がオンの状態になり、プレバイアスの電圧によって出力端子からチョークコイルとＦＥＴＱ２を介して逆方向の電流が流れることがあるが、誤差アンプ出力はすぐにプレバイアスの電圧と同じ電圧を出力するようなレベルまで上昇するので、プレバイアス電圧による回生動作は実質的に行われず、入力側の電圧が上昇することもない。この後は出力電圧がプレバイアスの電圧よりも高くなるので、プレバイアスがない時と同様の動作となる。このように、回生防止回路がある場合には、プレバイアスがあっても回生動作による入力側の電圧の上昇を防止できることがわかる。

ここで、ＤＣ−ＤＣコンバータ１において通常動作時に負荷電流の大きい状態から急激に負荷電流の小さい状態に遷移した場合を考える。この場合、出力電圧ｖｏが上昇しようとするので、それに応じて誤差アンプＩＣ１の出力電圧が低下し、それによってＦＥＴＱ１のオン時比率が小さくなる。ただ、このときも誤差アンプＩＣ１の出力が基準電圧ｖａを下回らない限りは比較器ＩＣ６の出力はＨレベルのままで回生防止回路２が機能停止している。よって、回生動作が可能であり、ＦＥＴＱ２に逆方向の電流が流れることができる。そのため、短い時間で出力電圧の上昇を抑制して出力電圧を安定に制御することができる。したがって、ＤＣ−ＤＣコンバータ１においては、特許文献１のような出力電圧が高いままの状態が長く続くという問題は発生しない。

次に、負荷電流の少ない状態で起動してソフトスタート状態から通常動作状態に切り替わる場合を考える。ＤＣ−ＤＣコンバータ１においては、上述のようにソフトスタートによる起動期間であっても同期整流動作が行われる。そのため、負荷電流が少ない時やゼロの時には回生動作が行われ、チョークコイルＬ１を流れる電流は順方向と逆方向を交互に繰り返し、ＦＥＴＱ１やＦＥＴＱ２にも順方向だけでなく逆方向の電流も流れる。そして、ＦＥＴＱ１のオン時比率は負荷電流にはよらず、入力電圧と出力電圧の関係で決まる値になる。例えばこの実施例では出力電圧の設定値が２．５Ｖなので、ＦＥＴＱ１のオン時比率は２．５Ｖ（出力電圧）／５Ｖ（入力電圧）＝０．５に向かって緩やかに上昇し、０．５で一定になる。すなわち、ＦＥＴＱ１のオン時比率は非特許文献１の場合のような非常に小さい状態にはならない。そして、起動期間が終わっても、誤差アンプＩＣ１において比較対象とする基準電圧がｖｒｅｆの１．２５Ｖに固定されるだけであって、ＦＥＴＱ２の動作的には何の変化もない。同期整流動作が継続されるだけである。したがって、起動状態から通常動作状態への切り替わり時にＤＣ−ＤＣコンバータ１の負荷電流が少ない状態であっても出力電圧が大きく落ち込むという問題も発生しない。

（第２の実施例）
第１の実施例のＤＣ−ＤＣコンバータ１において、通常動作時に負荷電流が大きな状態から急激に負荷電流が小さな状態に遷移した場合について再度考える。この場合、出力電圧ｖｏが上昇しようとするので、それに応じて誤差アンプＩＣ１の出力電圧が低下する。第１の実施例では説明しなかったが、このとき、負荷電流の変動が大きすぎると誤差アンプＩＣ１の出力が基準電圧ｖａを下回る場合がある。この場合、ＦＥＴＱ１のオン時比率がゼロとなるが、ＤＣ−ＤＣコンバータ１においては回生防止回路２が機能するのでＦＥＴＱ２もオフとなる。この場合はＦＥＴＱ２による出力側からの電流吸い込みがなく、上昇した出力電圧が容易に低下しないという問題が生じる可能性がある。これは通常動作状態においても条件によっては回生防止回路２が機能し得るように構成されているからである。

図５に、この問題を解決するためのＤＣ−ＤＣコンバータとして、本発明のＤＣ−ＤＣコンバータの別の実施例の回路図を示す。図５において、図２と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。

図５に示したＤＣ−ＤＣコンバータ５は、図２に示したＤＣ−ＤＣコンバータ１に対して回生防止回路停止回路６を追加している。比較器ＩＣ６にイネーブル端子が設けられている。回生防止回路停止回路６は比較器ＩＣ７を備える。比較器ＩＣ７の反転入力端子は基準電圧源Ｖｒｅｆに接続され、基準電圧ｖｒｅｆが印加されている。比較器ＩＣ７の非反転入力端子はコンデンサＣ２の一端に接続され、コンデンサＣ２の充電電圧が印加されるようになっている。そして、比較器ＩＣ７の出力は比較器ＩＣ６のイネーブル端子に接続されている。なお、比較器ＩＣ６は、イネーブル端子がＬレベルの時は通常動作を行い、イネーブル端子がＨレベルになると動作停止して、その出力がＨレベルに固定されるものとする。あるいは出力端子がオープンドレインあるいはオープンコレクタ構造となっていてＡＮＤ回路ＩＣ５との間にプルアップ抵抗が設けられており、イネーブル端子がＨレベルになるとハイインピーダンス出力となるために実質的に出力がＨレベルに固定されるものであってもよい。

このように構成されたＤＣ−ＤＣコンバータ５において、起動時のソフトスタート状態の時にはコンデンサＣ２の充電電圧が基準電圧ｖｒｅｆよりも低いので比較器ＩＣ７の出力はＬレベルとなり、比較器ＩＣ６は通常動作をする。すなわち、回生防止回路停止回路６は機能せず、回生防止回路２が所期の役割を果たす。

一方、ソフトスタートが終了して通常動作状態に入ると、コンデンサＣ２の充電電圧が基準電圧ｖｒｅｆよりも高くなるので比較器ＩＣ７の出力はＨレベルとなり、これ以降は比較器ＩＣ６は動作を停止する。これにより、比較器ＩＣ６からＡＮＤ回路ＩＣ５に入力される信号がＨレベルに固定される。すなわち、回生防止回路停止回路６が機能し、それによって回生防止回路２が機能を停止する。

通常動作時に回生防止回路２が機能しないということは、ＦＥＴＱ１がオフの時にはＦＥＴＱ２がオンになるということである。すなわち、通常動作時に誤差アンプＩＣ１の出力が基準電圧ｖａを下回ってＦＥＴＱ１のオン時比率がゼロとなったときにＦＥＴＱ２がオン状態となることができ、逆方向の電流を流すことが可能になる。そのため、通常動作時に負荷電流が大きな状態から急激に負荷電流が少ない状態に遷移して出力電圧が上昇した場合にも、ＦＥＴＱ２による出力側からの電流吸い込みができるので、上昇した出力電圧を急速に低下させて元の電圧に制御することができる。

なお、ＤＣ−ＤＣコンバータ５においては、回生防止回路停止回路６は回生防止回路２の比較器６の動作、非動作を制御するものであったが、回生防止回路２の機能を停止できるものであれば他の構成であっても構わない。例えば比較器ＩＣ６の出力と比較器ＩＣ７の出力をＡＮＤしてＡＮＤ回路ＩＣ５に印加するような構成でも構わない。また、比較器ＩＣ７の代わりにソフトスタートの時定数に応じたタイマ回路を使って起動開始から一定時間だけ回生防止回路２を機能させるものであっても構わない。

また、上記の第１、第２の実施例においては、いずれも降圧型のＤＣ−ＤＣコンバータを前提として説明したが、本発明のＤＣ−ＤＣコンバータは昇圧型のＤＣ−ＤＣコンバータであっても構わないもので、同様の動作が可能である。

Claims (3)

1. 主スイッチ素子と、同期整流用スイッチ素子と、チョークコイルと、出力電圧に対応する電圧と基準電圧とを比較して誤差成分を出力する誤差アンプと、所定の電圧範囲で周期的に変動する発振器信号を出力する発振器とを有し、
   前記誤差アンプの出力と前記発振器信号とを比較して、その結果に基づいて前記主スイッチ素子および前記同期整流用スイッチ素子を交互にオン、オフして出力電圧を一定に制御するＤＣ−ＤＣコンバータにおいて、
   前記誤差アンプの出力が、前記発振器信号の電圧範囲を前記主スイッチ素子のオン時比率が小さくなる側で外れている時に、前記同期整流用スイッチ素子をオフ状態にする回生防止回路を備えることを特徴とするＤＣ−ＤＣコンバータ。
2. 前記基準電圧は、起動開始後にゼロから一定時間をかけて上昇して、出力設定電圧に対応した所定電圧に達した後で一定になるように設定されていることを特徴とする、請求項１に記載のＤＣ−ＤＣコンバータ。
3. 前記基準電圧が起動後に所定電圧に達した後において前記回生防止回路の動作を停止する回生防止回路停止回路を備えることを特徴とする、請求項１または２に記載のＤＣ−ＤＣコンバータ。

Images