JP4174999B2 - Dc/dcコンバータ - Google Patents

Dc/dcコンバータ Download PDF

Info

Publication number
JP4174999B2
JP4174999B2 JP2002050747A JP2002050747A JP4174999B2 JP 4174999 B2 JP4174999 B2 JP 4174999B2 JP 2002050747 A JP2002050747 A JP 2002050747A JP 2002050747 A JP2002050747 A JP 2002050747A JP 4174999 B2 JP4174999 B2 JP 4174999B2
Authority
JP
Japan
Prior art keywords
converter
switching
state
load circuit
choke coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002050747A
Other languages
English (en)
Other versions
JP2003259627A (ja
Inventor
聡 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2002050747A priority Critical patent/JP4174999B2/ja
Publication of JP2003259627A publication Critical patent/JP2003259627A/ja
Application granted granted Critical
Publication of JP4174999B2 publication Critical patent/JP4174999B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
この発明は、MOSFET等のスイッチング素子を同期整流器とするスイッチングコンバータから、他の直流電源が接続された負荷回路に対して所定の直流電圧を出力するDC/DCコンバータに関する。
【0002】
【従来の技術】
低出力電圧のDC/DCコンバータの出力整流回路には、従来から一般にショットキ・バリア・ダイオード(SBD)等のダイオード整流器が使用されていた。しかし、この種の出力整流回路は、ダイオード整流器の順方向電圧のために導通時の電力損失が大きくなり、効率低下の原因となっている。このため、出力整流回路に導通時の電気抵抗が低くかつ順方向電圧のないMOSFET等のスイッチング素子を同期整流器として使用して、効率の改善を図った同期整流型DC/DCコンバータが提案されている。
【0003】
ここで、負荷回路への出力電圧値が0V以上の状態で起動する場合について、スイッチングコンバータの起動方法を説明する。
図6は、一対のCMOSFETを用いた降圧型のDC/DCコンバータを示す図である。ここに示す降圧型のDC/DCコンバータは、スイッチングコンバータの出力電圧が0V以上の場合からスイッチングコンバータを起動することが必要とされるスイッチングコンバータの代表的なものである。
【0004】
スイッチングコンバータ10は、PchトランジスタQ1とNchトランジスタQ2を直列接続した一対のCMOSFETと、チョークコイルL、平滑コンデンサCとから構成されている。スイッチングコンバータ10には、同期整流方式の降圧型DC/DCコンバータが使用され、負荷回路11には、スイッチングコンバータ10と並列駆動をするように、他直流電源として低ドロップアウト(LDO)電圧レギュレータ12が接続されている。
【0005】
LDO電圧レギュレータ12は、ダイオードD1を介して負荷回路11に接続されている。このダイオードD1は、スイッチングコンバータ10の動作時に、LDO電圧レギュレータ12の出力と短絡状態になることを防止するために設けられたものである。
【0006】
図6に示すDC/DCコンバータは、例えば演算処理を行っているCPU等のように、負荷回路11が電力消費量の大きい動作状態(高電力消費状態)と、スタンバイ時など電力消費が小さい待機状態(低電力消費状態)との、2つの動作状態をもつ電子装置に対して使用することが想定されている。すなわち、高電力消費状態ではスイッチングコンバータ10を用いて負荷回路11を高電圧・大電流で駆動し、低電力消費状態では、例えばLDO電圧レギュレータ12を他の直流電源として用いて、負荷回路11を低電圧・小電流で駆動するものとする。
【0007】
図7は、このようなDC/DCコンバータの動作を説明するための概念図である。I1〜I4は、それぞれPchトランジスタQ1とNchトランジスタQ2を介してチョークコイルLに流れる電流を示している。
【0008】
負荷回路11が低電力消費状態では、スイッチングコンバータ10は停止状態にあって、LDO電圧レギュレータ12に相当する直流電源13が動作して、負荷回路11を駆動している。負荷回路11を高電力消費状態に切り替えるときは、あらかじめスイッチングコンバータ10の動作を開始するようにして、その後に、直流電源13による駆動ではなくて、負荷状態が高電力消費状態に対応するようにスイッチングコンバータ10による駆動に切り替えている。すなわち、負荷状態の変化前の低電力消費状態の間に、図7のDC/DCコンバータを予め負荷回路11の駆動電圧が高くなるように設定しておくものとする。そのためには、DC/DCコンバータは、スイッチングコンバータ10によって出力電圧が0Vよりも大きい値をもつ状態から起動することが必要になる。
【0009】
図8は、トランジスタQ1,Q2のゲート入力信号となるパルス波形を示す図である。図中、(A)には起動信号を示しており、負荷回路11を高電力消費状態に切り替える前に、あらかじめDC/DCコンバータを起動するように起動信号がオン状態となっている。同図(B)、(C)は、PchトランジスタQ1とNchトランジスタQ2とをオンオフ駆動するゲート信号を示している。
【0010】
従来の、一般的な同期整流方式の降圧型DC/DCコンバータでは、起動信号がオン状態になると、同一のゲート入力信号によってオンオフ駆動される。したがって、起動時には、図8のtbに示す期間のように、NchトランジスタQ2が長期間オン状態を繰り返す。期間tcはPchトランジスタQ1のオン期間であって、この間はNchトランジスタQ2はオフ状態となる。
【0011】
図9は、チョークコイルLを流れる電流波形を示す図である。DC/DCコンバータが起動直後であって、負荷回路11が低電力消費での待機状態にある間、図7に示すチョークコイルLを流れる電流I1〜I4は、図9のような三角波となる。ここに示すように、チョークコイルLを流れる電流I3によって、図8のtbに示す期間に、DC/DCコンバータの出力電圧に急峻なアンダーシュートを生じる。したがって、負荷回路11に印加される起動時の出力電圧レベルは不安定になり、電子回路の信頼性が失われることになる。
【0012】
【発明が解決しようとする課題】
図10は、従来のチョークコイルLに流れる電流を阻止するようにした回路構成を示す図である。
【0013】
従来のDC/DCコンバータでは、他の直流電源としてのLDO電圧レギュレータからDC/DCコンバータに切り替えて目標出力電圧まで立ち上げる際に、出力電圧に生じる上述したアンダーシュートによる不都合を避ける必要があった。そのために、平滑コンデンサCと負荷回路11との間にさらにダイオードD2を設けて、チョークコイルLに流れる電流I3を阻止することにより、アンダーシュートを惹き起こさないようにしていた。
【0014】
しかしながら、このようなダイオードD2をDC/DCコンバータの出力側に接続していると、高電力消費時に負荷回路11に供給すべき大電流がダイオードD2にも流れることになって、ダイオードD2での電流損失が顕著となる。したがって、DC/DCコンバータを用いた電源システムの効率が悪化するという問題があった。
【0015】
この発明の目的は、スイッチング電源から他の直流電源(例えばLDO)に接続された負荷回路に直流電圧を供給する場合に、アンダーシュートを生じることなくスイッチングコンバータの起動が可能なDC/DCコンバータを提供することにある。
【0016】
【課題を解決するための手段】
上記目的を達成するために、スイッチング素子を同期整流器として使用するスイッチングコンバータから、他の直流電源が接続された負荷回路に対して、前記スイッチングコンバータの出力電圧値が0Vを超えたとき前記同期整流器としてのスイッチング素子におけるスイッチング動作を開始して所定の直流電圧を出力する同期整流型のDC/DCコンバータが提供される。このDC/DCコンバータは、前記スイッチングコンバータにおいて前記スイッチング素子と前記負荷回路との間チョークコイルを備え、前記スイッチングコンバータの出力電圧値が、前記チョークコイルに流れる電流の最小値が0A以上である状態に相当する値になったことを検出することにより、前記出力電圧値が0Vを超えたと判定する検出手段と、前記検出手段の判定により前記同期整流器としてのスイッチング素子を動作状態と停止状態との間で切替え制御する制御手段とから構成される。
【0018】
た、前記スイッチングコンバータの出力電圧と、前記チョークコイルに流れる電流の最小値が0A以上である状態に相当する基準電圧値とを比較するコンパレータと、前記スイッチングコンバータの出力電圧が前記基準電圧値を超えるまでは前記同期整流器としてのスイッチング素子を停止状態にし、前記基準電圧値を超えるとき前記同期整流器としてのスイッチング素子を停止状態から動作状態へ切り替えるように、前記コンパレータからの検出信号で制御されるゲート回路とから構成される。
【0019】
この発明では、他の直流電源接続された負荷回路に直流電圧を供給するスイッチング素子を同期整流器とするスイッチングコンバータにおいて、予め負荷回路の駆動電圧が高くなるようにスイッチングコンバータを設定する際に、スイッチングコンバータの出力側にダイオード等のアンダーシュート防止装置を設ける必要がなくなる。
【0020】
【発明の実施の形態】
以下、実施の形態の説明に先立って、この発明の動作原理について、図面を参照して説明する。
【0021】
図1は、この発明のDC/DCコンバータの原理的な構成を説明するためのブロック図である。
制御回路14は、チョークコイルLに流れる電流値に応じて、NchトランジスタQ2をオンオフする動作状態と停止状態との間で切替え制御する制御手段を構成している。動作監視回路15は、チョークコイルLに流れる電流、または出力電圧を監視し、チョークコイルLに流れる電流の最小値が0A以上となったことを検出する検出手段を構成している。この検出手段は、スイッチング動作の開始時点で出力電圧値が0Vを超えているかどうかを検出する機能を併せ持つ構成としてもよい。
【0022】
なお、図1における負荷回路11、直流電源13など、他の構成要素には、従来のDC/DCコンバータと対応する部分に同一の符号を付けてあり、ここではそれらの説明を省略する。
【0023】
図2は、トランジスタQ1,Q2のゲート入力信号となるパルス波形,及びチョークコイル電流を示す図である。図中、(A)には起動信号を示しており、負荷回路11を高電力消費状態に切り替える前の、期間taでDC/DCコンバータを起動するように起動信号がオン状態となっている。同図(B)、(C)は、PchトランジスタQ1とNchトランジスタQ2とをオンオフ駆動するゲート信号を示している。また、同図(D)では、チョークコイルLに流れるコイル電流の波形を示す。
【0024】
ここでは、起動信号によってDC/DCコンバータが動作開始した時に、トランジスタQ1,Q2のうちPchゲート信号だけがゲート入力信号として供給され、Nchゲート信号は負荷回路11を高電力消費状態に切り替える前の、期間taでは停止している点に特徴がある。
【0025】
つぎに、図1のDC/DCコンバータの動作について説明する。
DC/DCコンバータが起動した後、チョークコイルLに流れる電流の最小値が0A以上の状態に達するまでの期間(図2のta期間)は、図1に示す制御回路14からNchゲート信号としてLOW信号を出力し、同期整流動作をするNchトランジスタQ2をオフ状態にする。この間、スイッチングコンバータの転流動作は、NchトランジスタQ2の寄生ダイオードを用いて行われる。図1の電流I2がNchトランジスタQ2の寄生ダイオードを通して流れる。
【0026】
これにより、スイッチングコンバータの出力となるチョークコイルLと負荷回路11の間に、従来のようなダイオードD2(図10参照)を設けなくても、図1に示す電流I3及びI4を遮断することが可能となる。したがって、他の直流電源に接続された負荷回路11に直流電圧を供給するNchトランジスタQ2を同期整流器とするスイッチングコンバータにおいて、予め負荷回路11の駆動電圧が高くなるようにスイッチングコンバータを設定する際に、DC/DCコンバータの起動時における出力電圧からは、アンダーシュートが確実に阻止されることになる。
【0027】
図3は、図2のta期間におけるチョークコイルLの電流波形を拡大して示す図である。
この図3に示すように、チョークコイルLに流れる電流は、PchトランジスタQ1からの電流I1,I2だけとなり、平滑コンデンサCに流れる電流は最低でも0A以上の値に保たれる。つぎに、チョークコイルLの電流の最小値が0A以上となった時、すなわち図2のta期間を超えた時、図1の制御回路14によりNchトランジスタQ2をオンオフ動作状態に切り替える。これにより、DC/DCコンバータの起動後の動作を、安定した同期整流状態に切り替えることが可能になる。
(実施の形態)
図4は、この発明のDC/DCコンバータの具体的な例を示す図である。
【0028】
このDC/DCコンバータは、動作監視回路15の一例として、基準電圧VrefとDC/DCコンバータの出力電圧を比較して、出力電圧が基準電圧Vref以下の場合に、図1の制御回路14に対する検出信号を出力するコンパレータ16が用いられている。また、制御回路14には、NchトランジスタQ2を停止状態とするように、コンパレータ16からの検出信号で制御されるアンドゲートG1が用いられている。
【0029】
このコンパレータ16によって、スイッチングコンバータの出力電圧が基準電圧Vrefを超えるときに、NchトランジスタQ2をオンオフ状態に切り替えるように、アンドゲートG1が制御される。基準電圧Vrefの値は、スイッチングコンバータの出力電圧が基準電圧Vrefと同じ値となった時、チョークコイルLの電流の最小値が0A以上となるような値に設定されている。
【0030】
図5は、図4のDC/DCコンバータの起動時の出力電圧を、従来のDC/DCコンバータ(図7)の起動時のものと比較して示す電圧波形図である。
ここでは、オシロスコープによる掃引測定は、負荷回路11に12kΩの抵抗を用いて行った。DC/DCコンバータの起動前は、直流電源13から負荷回路11に対して1.2Vの電圧を印加し、つぎに、その状態からDC/DCコンバータを1.5V出力で起動するようにして測定を行った。また、本実施例の回路では、チョークコイルLの電流の最小値が0A以上となるときの出力電圧の最小値が1.35Vであったため、基準電圧をVref=1.35Vとした。
【0031】
図5(b)に示すように、従来の起動波形には、およそ0.8Vのアンダーシュートが生じていた。しかし、この実施の形態によるDC/DCコンバータを用いた場合には、図5(a)に示すように、起動波形のアンダーシュートを0Vにまで抑制することができる。
【0032】
このように、実施の形態のDC/DCコンバータによれば、スイッチングコンバータの出力電圧が0V以上の状態から、スイッチングコンバータを起動する場合に、その起動波形からアンダーシュートを抑制し、除去することができる。したがって、従来のように、ダイオード等のアンダーシュート防止装置をスイッチングコンバータの出力側に設けるなどによって、スイッチングコンバータ起動時のアンダーシュートを防止する必要がなくなるから、ダイオード等のアンダーシュート防止装置の損失によるシステムの効率の低下も、簡単に防止することができる。
【0033】
【発明の効果】
以上に説明したように、この発明のDC/DCコンバータによれば、他の直流電源に接続された負荷回路に直流電圧を供給するスイッチング素子を同期整流器とするスイッチングコンバータにおいて、予め負荷回路の駆動電圧が高くなるようにスイッチングコンバータを設定する際に、スイッチングコンバータの出力側にダイオード等のアンダーシュート防止装置を設ける必要がなくなって、これによりシステムの効率の低下を防ぐことができる。
【図面の簡単な説明】
【図1】この発明のDC/DCコンバータの原理的な構成を説明するためのブロック図である。
【図2】DC/DCコンバータにおけるゲート入力信号のパルス波形,及びチョークコイル電流を示す図である。
【図3】図2のta期間におけるチョークコイルLの電流波形を拡大して示す図である。
【図4】この発明のDC/DCコンバータの具体的な例を示す図である。
【図5】図4のDC/DCコンバータの起動時の出力電圧を、従来のDC/DCコンバータの起動時のものと比較して示す電圧波形図である。
【図6】一対のCMOSFETを用いた従来の降圧型のDC/DCコンバータを示す回路図である。
【図7】図6に示すDC/DCコンバータの動作を説明するための概念図である。
【図8】起動時のトランジスタのゲート入力信号となるパルス波形を示す図である。
【図9】チョークコイルLを流れる電流波形を示す図である。
【図10】従来のDC/DCコンバータの別の回路構成を示す図である。
【符号の説明】
10 スイッチングコンバータ
11 負荷回路
12 低ドロップアウト(LDO)電圧レギュレータ
13 直流電源
14 制御回路
15 動作監視回路
16 コンパレータ
G1 アンドゲート
L チョークコイル
Q1 Pchトランジスタ
Q2 Nchトランジスタ
C 平滑コンデンサ
D1 ダイオード

Claims (6)

  1. スイッチング素子を同期整流器として使用するスイッチングコンバータから、他の直流電源が接続された負荷回路に対して、前記スイッチングコンバータの出力電圧値が0Vを超えたとき前記同期整流器としてのスイッチング素子におけるスイッチング動作を開始して所定の直流電圧を出力する同期整流型のDC/DCコンバータにおいて、
    前記スイッチングコンバータは、前記スイッチング素子と前記負荷回路との間チョークコイルを備え
    前記スイッチングコンバータの出力電圧値が、前記チョークコイルに流れる電流の最小値が0A以上である状態に相当する値になったことを検出することにより、前記出力電圧値が0Vを超えたと判定する検出手段と、
    前記検出手段の判定により前記同期整流器としてのスイッチング素子を動作状態と停止状態との間で切替え制御する制御手段と、
    を備えることを特徴とするDC/DCコンバータ。
  2. 前記検出手段では、前記チョークコイルに流れる電流の最小値が0A以上である状態に相当する値になったことを検出することにより、前記スイッチングコンバータの起動が完了したと判定し、
    前記同期整流器としてのスイッチング素子を停止状態から動作状態に切り替えることを特徴とする請求項1記載のDC/DCコンバータ。
  3. 一対のMOSFETにより前記スイッチングコンバータを構成して、前記MOSFETの寄生ダイオードを転流素子として用いて起動することを特徴とする請求項1記載のDC/DCコンバータ。
  4. 前記スイッチングコンバータは、同期整流動作をする降圧型コンバータであることを特徴とする請求項1記載のDC/DCコンバータ。
  5. 前記スイッチングコンバータの他の直流電源として低ドロップアウト(LDO)電圧レギュレータを備え、前記負荷回路に対して所定の電力を供給することを特徴とする請求項1記載のDC/DCコンバータ。
  6. スイッチング素子を同期整流器として使用するスイッチングコンバータから、他の直流電源が接続された負荷回路に対して所定の直流電圧を出力する同期整流型のDC/DCコンバータにおいて、
    前記スイッチングコンバータは、前記スイッチング素子と前記負荷回路との間にチョークコイルを備え、
    さらに、前記スイッチングコンバータの出力電圧と、前記チョークコイルに流れる電流の最小値が0A以上である状態に相当する基準電圧値とを比較するコンパレータと、
    前記スイッチングコンバータの出力電圧が前記基準電圧値を超えるまでは前記同期整流器としてのスイッチング素子を停止状態にし、前記基準電圧値を超えるとき前記同期整流器としてのスイッチング素子を停止状態から動作状態へ切り替えるように、前記コンパレータからの検出信号で制御されるゲート回路と、
    を備えることを特徴とするDC/DCコンバータ。
JP2002050747A 2002-02-27 2002-02-27 Dc/dcコンバータ Expired - Fee Related JP4174999B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002050747A JP4174999B2 (ja) 2002-02-27 2002-02-27 Dc/dcコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002050747A JP4174999B2 (ja) 2002-02-27 2002-02-27 Dc/dcコンバータ

Publications (2)

Publication Number Publication Date
JP2003259627A JP2003259627A (ja) 2003-09-12
JP4174999B2 true JP4174999B2 (ja) 2008-11-05

Family

ID=28662900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002050747A Expired - Fee Related JP4174999B2 (ja) 2002-02-27 2002-02-27 Dc/dcコンバータ

Country Status (1)

Country Link
JP (1) JP4174999B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1775826A4 (en) * 2004-07-12 2012-06-27 Murata Manufacturing Co DC-DC CONVERTER
JP4701749B2 (ja) * 2005-02-25 2011-06-15 サンケン電気株式会社 直流変換装置
JP2007020327A (ja) * 2005-07-08 2007-01-25 Toyota Motor Corp Dc−dcコンバータの制御装置
JP4686285B2 (ja) * 2005-07-14 2011-05-25 三洋電機株式会社 スイッチング制御回路、dc−dcコンバータ

Also Published As

Publication number Publication date
JP2003259627A (ja) 2003-09-12

Similar Documents

Publication Publication Date Title
JP3817446B2 (ja) 電源回路及びdc−dcコンバータの出力電圧制御方法
US7365579B2 (en) Gate driving circuit
JP4479797B2 (ja) 電子制御装置
US7148665B2 (en) Power supplying methods and apparatus that provide stable output voltage
US7679939B2 (en) Control circuit for a switching power supply, method for controlling a switching power supply and computer program
US7855864B2 (en) Switched mode power supply method and apparatus
US20110241642A1 (en) Voltage converter
US9293983B2 (en) Switching power-supply apparatus
WO2001006627A1 (en) Method and apparatus for voltage regulation in multi-output switched mode power supplies
JPH10257761A (ja) 急速再起動が可能な電源装置
US20060033556A1 (en) Start-up circuit for providing a start-up voltage to an application circuit
US8711529B2 (en) Switching apparatus and controlling method thereof
JP2005051992A (ja) Dc−dcコンバータ制御回路を備えた半導体装置
US10715046B2 (en) Secondary side current mode control for a converter
JP2006054955A (ja) 電源装置
JP2005253253A (ja) Dcdcコンバータの動作切替システム
JP3467361B2 (ja) Dc−dcコンバータ及び当該dc−dcコンバータを制御する制御回路
JP4174999B2 (ja) Dc/dcコンバータ
JP4282673B2 (ja) スイッチング電源装置
JP3289680B2 (ja) 電源装置の突入電流防止回路
JP2009240112A (ja) 電源装置および半導体集積回路装置
JP4521613B2 (ja) 電源制御用半導体集積回路およびスイッチング電源装置
JP2006148988A (ja) スイッチング電源回路
JPH10333760A (ja) 電源回路
JP2002017086A (ja) スイッチング電源

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031225

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080428

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080811

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4174999

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees