JP4462734B2 - 駆動信号供給回路 - Google Patents
駆動信号供給回路 Download PDFInfo
- Publication number
- JP4462734B2 JP4462734B2 JP2000242003A JP2000242003A JP4462734B2 JP 4462734 B2 JP4462734 B2 JP 4462734B2 JP 2000242003 A JP2000242003 A JP 2000242003A JP 2000242003 A JP2000242003 A JP 2000242003A JP 4462734 B2 JP4462734 B2 JP 4462734B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- skip
- output
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はスイッチングレギュレータに関し、特に、ＰＷＭ(Pulse Width Modulation)制御のスイッチングレギュレータを制御するための駆動信号供給回路に関する。
【０００２】
【従来の技術】
一般に、安定な直流電圧を負荷に供給する装置として、スイッチングレギュレータが多く用いられている。
【０００３】
従来のスイッチングレギュレータの一例を図４の符号１０１に示す。
このスイッチングレギュレータ１０１は、主トランジスタ１１５と、補助トランジスタ１１７と、チョークコイル１４１と、フライホイールダイオード１３６と、平滑コンデンサ１４３と、後述する制御部１９０とを有している。
【０００４】
主トランジスタ１１５及び補助トランジスタ１１７は、ともにｎチャネルＭＯＳトランジスタで構成されており、主トランジスタ１１５のドレイン端子は電源電圧端子１９１に接続されている。補助トランジスタ１１７のドレイン端子は、主トランジスタ１１５のソース端子に接続されており、補助トランジスタ１１７のソース端子は接地されている。
【０００５】
チョークコイル１４１の一端は主トランジスタ１１５のソース端子に接続され、他端は平滑コンデンサ１４３の一端に接続されるとともに、負荷端子１６５を介して、一端が接地された負荷１６０の他端に接続されている。平滑コンデンサ１４３の他端は接地されている。フライホイールダイオード１３６のカソード端子は主トランジスタ１１５のソース端子に接続されており、アノード端子は接地されている。
【０００６】
主トランジスタ１１５及び補助トランジスタ１１７は、そのゲート端子が後述する制御部１９０の出力端子に接続され、制御部１９０の出力信号に応じて導通／遮断するように構成されている。
【０００７】
上述のスイッチングレギュレータ１０１において、電源電圧Ｖcc1(３０Ｖ)が電源電圧端子１９１に印加され、主トランジスタ１１５が導通した状態にあり、補助トランジスタ１１７が遮断した状態では、主トランジスタ１１５を介して電源電圧端子１９１がチョークコイル１４１に電気的に接続される。主トランジスタ１１５が導通状態にある間は、電源電圧端子１９１からチョークコイル１４１にエネルギーが供給されて蓄えられ、平滑コンデンサ１４３が充電される。
【０００８】
この状態から、主トランジスタ１１５が遮断状態に切り替わるとともに、補助トランジスタ１１７が導通状態に切り替わると、チョークコイル１４１の両端子間に起電力が生じ、補助トランジスタ１１７のソース端子の電位がドレイン端子の電位よりも高くなり、補助トランジスタ１１７のソースからドレインに向けて電流が流れる。この電流により、チョークコイル１４１のエネルギーが負荷１６０に供給される。このとき平滑コンデンサ１４３は放電される。
【０００９】
このようにして、主トランジスタ１１５及び補助トランジスタ１１７が導通／遮断を繰り返し、平滑コンデンサ１４３が充放電を繰り返すことにより、結果として負荷端子１６５の電位は平滑コンデンサ１４３により平滑化される。平滑化された電圧は出力電圧Ｖoutとして、負荷端子１６５から負荷１６０に印加される。
【００１０】
この出力電圧Ｖoutは、負荷１６０に印加されるとともに、電圧検出回路１３０に印加される。電圧検出回路１３０は、直列接続された抵抗１３１、１３２により構成されており、出力電圧Ｖoutは、抵抗１３１、１３２の抵抗比で所定電圧に分圧された後、制御部１９０に出力される。
【００１１】
制御部１９０は、誤差アンプ１１１と、コンパレータ１１２と、ヒステリシスコンパレータ１２１とを有しており、制御部１９０に入力された出力電圧Ｖoutの分圧電圧は、誤差アンプ１１１の一方の端子と、ヒステリシスコンパレータ１２１の反転入力端子との両方に入力される。
【００１２】
誤差アンプ１１１、コンパレータ１１２及びヒステリシスコンパレータ１２１には、オートスキップ回路１８０が接続されている。
このオートスキップ回路１８０は、補助トランジスタ１１７が導通したときの補助トランジスタ１１７のソース・ドレイン間の電圧ＶLLを検出し、この電圧ＶLLを所定電圧と比較することで二値信号である制御信号ＶSOを出力する。この電圧ＶLLは、負荷１６０の軽重に対応しており、制御信号ＶSOは、軽負荷と重負荷とにそれぞれ対応した二値の信号である。
【００１３】
オートスキップ回路１８０は、重負荷の状態ではＰＷＭモードを選択し、軽負荷の状態ではスキップモードを選択して、誤差アンプ１１１、コンパレータ１１２及びヒステリシスコンパレータ１２１にそれぞれ対応する制御信号ＶSOを出力する。その結果、ＰＷＭモードでは、誤差アンプ１１１及びコンパレータ１１２が動作状態になるとともに、ヒステリシスコンパレータ１２１が非動作状態になり、他方、スキップモードでは、誤差アンプ１１１及びコンパレータ１１２が非動作状態になるとともに、ヒステリシスコンパレータ１２１が動作状態になる。
【００１４】
ここでは、ＰＷＭモードが選択され、誤差アンプ１１１及びコンパレータ１１２が動作しているものとする。上述したように、誤差アンプ１１１の一方の端子には、出力電圧Ｖoutの分圧電圧が入力され、他方の端子には、基準電圧生成源１３３から基準電圧Ｖrefが入力されており、誤差アンプ１１１からは、基準電圧Ｖrefと、出力電圧Ｖoutの分圧電圧との誤差が増幅されて出力される。
【００１５】
誤差アンプ１１１の出力電圧は、コンパレータ１１２の非反転入力端子に入力される。他方、コンパレータ１１２の反転入力端子には、三角波生成回路１５７から所定周波数の三角波が入力されており、コンパレータ１１２で三角波と、誤差アンプ１１１の出力電圧とが比較される。その結果、コンパレータ１１２は出力電圧Ｖoutが所定電圧よりも高いときには主トランジスタ１１５の導通時間を減少させ、所定電圧よりも低いときにはその導通時間を増加させるパルス信号であって、一定周波数のＰＷＭ信号ＶPWMを生成して、論理回路１１３に出力する。
【００１６】
論理回路１１３には、コンパレータ１１２の出力信号と、ヒステリシスコンパレータ１２１の出力信号とが入力されており、コンパレータ１１２又はヒステリシスコンパレータ１２１のうち、動作状態にある側の出力信号をドライバ１２０に出力する。ＰＷＭモードではコンパレータ１１２が動作状態にあるため、論理回路１１３はコンパレータ１１２から出力されたＰＷＭ信号ＶPWMをそのままドライバ１２０に出力する。
【００１７】
ドライバ１２０は、内部電源電圧端子１９２から供給される内部電源電圧Ｖcc2(５Ｖ)によって動作する。このドライバ１２０はハイ側バッファ１１４と、ロー側バッファ１１６とを有しており、論理回路１１３から出力されたＰＷＭ信号ＶPWMは、ハイ側バッファ１１４及びロー側バッファ１１６へと入力される。
【００１８】
ハイ側バッファ１１４の出力端子とロー側バッファ１１６の出力端子は、主出力トランジスタ１１５のゲート端子と補助トランジスタ１１７のゲート端子にそれぞれ接続されており、主トランジスタ１１５、補助トランジスタ１１７は、それぞれハイ側バッファ１１４、ロー側バッファ１１６の出力信号に応じて導通／遮断する。ハイ側バッファ１１４の出力信号とロー側バッファ１１６の出力信号とは互いに反転するように構成されており、その結果、主トランジスタ１１５が導通状態のときは補助トランジスタ１１７は遮断状態になり、逆に主トランジスタ１１５が遮断状態のときは補助トランジスタ１１７は導通状態になる。
【００１９】
主トランジスタ１１５は、上述したＰＷＭ信号ＶPWMに応じて導通／遮断するので、出力電圧Ｖoutが所定電圧よりも高いときには主トランジスタ１１５の導通時間及び補助トランジスタ１１７の遮断時間が減少して出力電圧Ｖoutが低下し、他方、出力電圧Ｖoutが所定電圧よりも低いときには主トランジスタ１１５の導通時間及び補助トランジスタ１１７の遮断時間が増加して出力電圧Ｖoutが上昇することにより、出力電圧Ｖoutは一定値を保つ。
【００２０】
このようなＰＷＭモードの状態から、負荷１６０が軽負荷の状態になると、オートスキップ回路１８０がその状態を検出して、スキップモードに対応した制御信号ＶSOを出力する。その結果、誤差アンプ１１１及びコンパレータ１１２が非動作状態になるとともに、ヒステリシスコンパレータ１２１が動作状態になる。
【００２１】
電圧検出回路１３０から出力された出力電圧Ｖoutの分圧電圧は、上述したようにヒステリシスコンパレータ１２１の反転入力端子にも入力される。他方、ヒステリシスコンパレータ１２１の非反転入力端子には、基準電圧生成源１３３から基準電圧Ｖrefが入力されており、ヒステリシスコンパレータ１２１で出力電圧Ｖoutの分圧電圧と、基準電圧Ｖrefとが比較される。その結果、ヒステリシスコンパレータ１２１は、出力電圧Ｖoutの分圧電圧が基準電圧Ｖrefよりも高いときには主トランジスタ１１５を非導通とするスキップ信号Ｖskipを生成し、上記分圧電圧が基準電圧Ｖrefよりも低いときには主トランジスタ１１５を導通とするスキップ信号Ｖskipを生成して、論理回路１１３に出力する。
【００２２】
スキップモードでは、コンパレータ１１２は非動作状態にあるため、論理回路１１３はヒステリシスコンパレータ１２１から出力されたスキップ信号Ｖskipをそのままドライバ１２０に出力する。
【００２３】
ドライバ１２０は、ＰＷＭモードと同様に、スキップ信号Ｖskipに応じて出力トランジスタ１１５、１１７を導通／遮断させる。その結果、出力電圧Ｖoutはほぼ一定値を保つ。
【００２４】
上述したスキップモードでは、ヒステリシスコンパレータ１２１を用いてスキップ信号Ｖskipを生成し、そのスキップ信号Ｖskipで主トランジスタ１１５を導通／遮断させているので、出力電圧Ｖoutが所定の電圧以下に降下しない限り、主トランジスタ１１５を導通状態とするパルス信号が出力されないので、ＰＷＭモードに比してそのスイッチング周波数が小さくなる。
【００２５】
このように、軽負荷時には、スイッチング周波数が小さいスキップモードで動作させることにより、上述したスイッチングレギュレータ１０１は、軽負荷時の消費電力はＰＷＭモードに比して少なく、高効率になっている。このように、軽負荷時にスキップモードで動作させ、軽負荷時の電力効率を高めることにより、上述したスイッチングレギュレータ１０１は高効率になっている。
【００２６】
しかしながら、上記従来のスイッチングレギュレータ１０１では、出力電圧Ｖoutが不安定な場合や、瞬間的に負荷１６０に流れる電流が変動した場合にも、その制御モードがすぐに切り換わってしまう。このような場合には、ＰＷＭモードとスキップモードが短時間で交互に切り替わり、スイッチングレギュレータ１０１の動作もこれに応じて急速に切り替わる。このため、スイッチングレギュレータ１０１の制御系全体が不安定になってしまい、ひどい場合にはスイッチングレギュレータ１０１が発振してしまうという問題が生じていた。
【００２７】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、安定な動作でかつ高効率なスイッチングレギュレータを提供することにある。
【００２８】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項１に記載の駆動信号供給回路は、電源供給端子と第１のノードとの間に接続された主スイッチングトランジスタと、上記第１のノードと基準電圧端子との間に接続された副スイッチングトランジスタと、一端が上記第１のノードに接続されたコイルと、上記コイルの他端と基準電圧端子との間に接続された平滑コンデンサと、上記第１のノードと基準電圧端子との間に接続されたフライホイールダイオードとを有するスイッチングレギュレータの主スイッチングトランジスタと副スイッチングトランジスタとに駆動信号を供給する駆動信号供給回路であって、スイッチングレギュレータの出力電圧に応じた検出電圧と基準電圧とを比較してＰＷＭ信号を生成するＰＷＭ信号生成回路と、上記検出電圧と基準電圧とを比較して上記ＰＷＭ信号よりも周波数の低いスキップ信号を生成するスキップ信号生成回路と、上記ＰＷＭ信号又は上記スキップ信号に応じて駆動信号を生成して上記主スイッチングトランジスタ及び副スイッチングトランジスタに供給する駆動回路と、上記副スイッチングトランジスタに流れる電流に応じてスイッチングレギュレータの負荷状態を周期的に検出し、軽負荷のときには上記スキップ信号生成回路を動作状態としてスキップモードとし、重負荷のときには上記ＰＷＭ信号生成回路を動作状態としてＰＷＭモードとする状態選択回路とを有し、上記状態選択回路は上記軽負荷の状態が所定期間連続して検出された場合にＰＷＭモードをスキップモードに変更する。
請求項２に記載の駆動信号供給回路は、請求項１に記載の駆動信号供給回路であって、上記状態選択回路が上記第１のノードの電圧と基準電圧とを比較して負荷状態を検出するヒステリシス比較器と上記ヒステリシス比較器の出力信号に応じて上記所定時間を計測するシフトレジスタとを有する。
請求項３に記載の駆動信号供給回路は、請求項１に記載の駆動信号供給回路であって、上記状態選択回路が上記第１のノードの電圧と基準電圧とを比較して負荷状態を検出するヒステリシス比較器と上記ヒステリシス比較器の出力信号に応じて上記所定期間を計測するカウンタとを有する。
請求項４に記載の駆動信号供給回路は、請求項１、２又は３に記載の駆動信号供給回路であって、上記ＰＷＭ信号生成回路が上記検出電圧と基準電圧とを比較する第１の比較器と上記第１の比較器の出力信号と三角波信号又は鋸波信号とを比較してＰＷＭ信号を生成する第２の比較器とを有し、上記スキップ信号生成回路が上記検出電圧と基準電圧とを比較してスキップ信号を生成する第２のヒステリシス比較器を有する。
【００２９】
本発明のスイッチングレギュレータの駆動信号供給回路によれば、副スイッチングトランジスタに流れる回生電流が基準値よりも小さくなり、負荷が重負荷の状態から軽負荷の状態に移行しても、すぐには軽負荷時に動作すべきスキップ信号生成回路を動作させずに、回生電流が基準値以上の期間が所定期間維持された後に、スキップ信号生成回路を動作させる。
【００３０】
このため、出力電圧Ｖoutが不安定な場合や、瞬間的に負荷に流れる電流が変動することなどにより、軽負荷、重負荷の状態が短時間で交互に切り替わるような場合でも、軽負荷の状態が所定期間維持されて安定するまでは、スキップ信号生成回路が動作しないので、スキップ信号生成回路の動作とＰＷＭ信号生成回路の動作とが頻繁に切り替わることはなく、このため、従来生じていた、動作が頻繁に切り替わることで、スイッチングレギュレータの制御系全体が不安定になってしまい、発振してしまうという問題も生じなくなり、安定に動作することができる。
【００３１】
なお、本発明において、状態選択回路は、ヒステリシス比較器を有しており、ヒステリシス比較器で副スイッチングトランジスタの両端の電圧と所定値の基準電圧とを比較して、両端の電圧の絶対値が基準電圧の絶対値以下の期間に、検出信号を出力する。
【００３２】
上記両端の電圧は、副スイッチングトランジスタに流れる電流に対応して増減する電圧であって、両端の電圧の絶対値が基準電圧の絶対値以下の期間は、回生電流が基準値よりも小さい期間に相当している。
【００３３】
本発明の状態選択回路は、更にシフトレジスタ又はカウンタを有しており、ヒステリシス比較器の検出信号が出力されている期間に、シフトレジスタ又はカウンタでＰＷＭ信号のパルスの個数を計数し、その計数されたパルスの個数が所定値以上になった後に、スキップ信号生成回路を動作させているので、回生電流が、基準値よりも小さい期間が所定期間維持されるまでは、スキップ信号生成回路は動作しないことになる。従って、スキップ信号生成回路の動作とＰＷＭ信号生成回路の動作とが頻繁に切り替わることはなく、安定に動作する。
【００３４】
【発明の実施の形態】
以下で図面を参照し、本発明の実施形態について説明する。
本実施形態のスイッチングレギュレータの一例を図１の符号１に示す。
このスイッチングレギュレータ１は、主トランジスタ１５と、補助トランジスタ１７と、チョークコイル４１と、フライホイールダイオード３６と、平滑コンデンサ４３と、後述する制御部９０とを有している。
【００３５】
主トランジスタ１５及び補助トランジスタ１７は、ともにｎチャネルＭＯＳトランジスタで構成されており、主トランジスタ１５のドレイン端子は電源電圧端子９１に接続されている。補助トランジスタ１７のドレイン端子は、主トランジスタ１５のソース端子に接続されており、補助トランジスタ１７のソース端子は接地されている。
【００３６】
チョークコイル４１の一端は主トランジスタ１５のソース端子に接続され、他端は平滑コンデンサ４３の一端に接続されるとともに、負荷端子６５を介して、一端が接地された負荷６０の他端に接続されている。平滑コンデンサ４３の他端は接地されている。フライホイールダイオード３６のカソード端子は主トランジスタ１５のソース端子に接続されており、アノード端子は接地されている。
【００３７】
主トランジスタ１５及び補助トランジスタ１７は、それぞれのゲート端子が後述する制御部９０の出力端子に接続され、制御部９０の出力信号に応じて導通／遮断するように構成されている。
【００３８】
上述のスイッチングレギュレータ１において、電源電圧Ｖcc1(３０Ｖ)が電源電圧端子９１に印加され、主トランジスタ１５が導通した状態にあり、補助トランジスタ１７が遮断した状態では、主トランジスタ１５を介して電源電圧端子９１がチョークコイル４１に電気的に接続される。主トランジスタ１５が導通状態にある間は、電源電圧端子９１からチョークコイル４１にエネルギーが供給されて蓄えられ、平滑コンデンサ４３が充電される。
【００３９】
この状態から、主トランジスタ１５が遮断状態に切り替わるとともに、補助トランジスタ１７が導通状態に切り替わると、チョークコイル４１の両端子間に起電力が生じ、補助トランジスタ１７のソース端子の電位がドレイン端子の電位よりも高くなり、補助トランジスタ１７内ではソースからドレインに向けて電流が流れる。この電流により、チョークコイル４１のエネルギーが負荷６０に供給される。このとき平滑コンデンサ４３は放電される。
【００４０】
このようにして、主トランジスタ１５及び補助トランジスタ１７が導通／遮断を繰り返し、平滑コンデンサ４３が充放電を繰り返すことにより、結果として負荷端子６５の電位は平滑コンデンサ４３により平滑化される。平滑化された電圧は出力電圧Ｖoutとして、負荷端子６５から負荷６０に印加される。
【００４１】
この出力電圧Ｖoutは、負荷６０に印加されるとともに、電圧検出回路３０に印加される。電圧検出回路３０は、直列接続された抵抗３１、３２により構成されており、出力電圧Ｖoutは、抵抗３１、３２の抵抗比で所定電圧に分圧された後、制御部９０に出力される。
【００４２】
制御部９０は、誤差アンプ１１と、コンパレータ１２と、ヒステリシスコンパレータ２１とを有している。誤差アンプ１１とコンパレータ１２とは、本発明のＰＷＭ信号生成回路の一例を構成しており、また、ヒステリシスコンパレータ２１は、スキップ信号生成回路の一例を構成している。かかる制御部９０に入力された出力電圧Ｖoutの分圧電圧は、誤差アンプ１１の一方の端子と、ヒステリシスコンパレータ２１の反転入力端子との両方に入力される。
【００４３】
誤差アンプ１１、コンパレータ１２及びヒステリシスコンパレータ２１には、本発明の状態選択回路の一例であるオートスキップ回路８０が接続されている。
このオートスキップ回路８０は、補助トランジスタ１７に流れる電流に対応する補助トランジスタ１７のソース−ドレイン間の電圧(以下で検出電圧と称する。)ＶLLを検出し、この検出電圧ＶLLを所定電圧と比較して、二値の制御信号ＶSOを出力する。検出電圧ＶLLは負荷６０の軽重に対応しており、オートスキップ回路８０は、検出電圧ＶLLが所定電圧よりも低いとき、すなわち重負荷のときには後述するＰＷＭモードに対応する制御信号ＶSOを出力し、検出電圧ＶLLが所定電圧よりも高いとき、すなわち軽負荷のときには後述するスキップモードに対応する制御信号ＶSOを出力する。
【００４４】
オートスキップ回路８０は、かかる二値の制御信号ＶSOを誤差アンプ１１、コンパレータ１２及びヒステリシスコンパレータ２１に出力する。ここでは、ＰＷＭモードに対応する制御信号ＶSOが出力されているものとする。
【００４５】
オートスキップ回路８０は、図２に示すように、スキップコンパレータ８１と、動作状態制御回路８２とを有している。
スキップコンパレータ８１は、ヒステリシスコンパレータで構成されている。スキップコンパレータ８１には、検出電圧ＶLLと基準電圧Ｖlimitとが入力されており、検出電圧ＶLLが基準電圧Ｖlimitよりも低いときにはＰＷＭモードを示す比較検出信号を出力し、検出電圧ＶLLが基準電圧Ｖlimitよりも高いときにはスキップモードを示す比較検出信号を出力する。この比較検出信号は動作状態制御回路８２に入力され、動作状態制御回路８２によりＰＷＭモードとスキップモードとを制御する制御信号ＶSOが誤差アンプ１１、コンパレータ１２及びヒステリシスコンパレータ２１に出力される。
【００４６】
上述したように、誤差アンプ１１の一方の端子には、出力電圧Ｖoutの分圧電圧が入力され、他方の端子には、基準電圧生成源３３から基準電圧Ｖrefが入力されており、ＰＷＭモードにおいては、誤差アンプ１１からは、基準電圧Ｖrefと、出力電圧Ｖoutの分圧電圧との誤差が増幅されて出力される。
【００４７】
誤差アンプ１１の出力電圧は、コンパレータ１２の非反転入力端子に入力される。他方、コンパレータ１２の反転入力端子には、三角波生成回路５７から所定周波数の三角波が入力されており、コンパレータ１２で三角波と、誤差アンプ１１の出力電圧とが比較される。その結果、コンパレータ１２は出力電圧Ｖoutが所定電圧よりも高いときには主トランジスタ１５の導通時間を減少させ、所定電圧よりも低いときにはその導通時間を増加させるパルス信号であって、一定周波数のＰＷＭ信号ＶPWMを生成して、論理回路１３に出力する。
【００４８】
論理回路１３には、コンパレータ１２の出力信号と、ヒステリシスコンパレータ２１の出力信号とが入力されており、コンパレータ１２又はヒステリシスコンパレータ２１のうち、動作状態にある側の出力信号をドライバ２０に出力する。ＰＷＭモードではコンパレータ１２が動作状態にあるため、論理回路１３はコンパレータ１２から出力されたＰＷＭ信号ＶPWMをそのままドライバ２０に出力する。
【００４９】
ドライバ２０は、内部電源電圧端子９２から供給される内部電源電圧Ｖcc2(５Ｖ)によって動作する。このドライバ２０はハイ側バッファ１４と、ロー側バッファ１６とを有しており、論理回路１３から出力されたＰＷＭ信号ＶPWMは、ハイ側バッファ１４及びロー側バッファ１６へと入力される。
【００５０】
ハイ側バッファ１４の出力端子は、主トランジスタ１５のゲート端子に接続されている。ハイ側バッファ１４には、コンデンサ３４とダイオード３５とからなるチャージポンプ回路３７が設けられており、主トランジスタ１５のゲート端子に、内部電源電圧Ｖcc２よりも高電圧の電圧を印加できるように構成されているので、ハイ側バッファ１４の出力信号により、主トランジスタ１５を導通／遮断させることができる。同様に、ロー側バッファ１６の出力端子は補助トランジスタ１７のゲート端子に接続されており、ロー側バッファ１６の出力信号で補助トランジスタ１７を導通／遮断させることができる。
【００５１】
ハイ側バッファ１４の出力信号とロー側バッファ１６の出力信号とは互いに反転するように構成されており、ハイ側バッファ１４には、ＰＷＭ信号ＶPWMが入力されているので、主トランジスタ１５はＰＷＭ信号ＶPWMに応じてスイッチングし、補助トランジスタ１７はＰＷＭ信号ＶPWMの反転信号に応じてスイッチングする。
【００５２】
その結果、出力電圧Ｖoutが所定電圧よりも高いときには主トランジスタ１５の導通時間及び補助トランジスタ１７の遮断時間が減少して出力電圧Ｖoutが低下し、他方、出力電圧Ｖoutが所定電圧よりも低いときには主トランジスタ１５の導通時間及び補助トランジスタ１７の遮断時間が増加して出力電圧Ｖoutが上昇することにより、出力電圧Ｖoutは一定値を保つ。
【００５３】
このようなＰＷＭモードの状態で、負荷６０が軽負荷の状態になると、補助出力トランジスタ１７に流れる電流は小さくなる。オートスキップ回路８０は、補助トランジスタ１７のソース−ドレイン間の電圧を検出電圧ＶLLとして検出し、その検出電圧ＶLLが高くなって所定電圧を超えると、スキップモードに対応した制御信号ＶSOを出力する。
【００５４】
このように、重負荷から軽負荷に移行する際の動作を、図３のタイミングチャートを参照しながら説明する。
スキップコンパレータ８１の非反転入力端子には、電圧生成回路７３から限界基準電圧Ｖlimitが入力され、他方、反転入力端子には、補助トランジスタ１７が導通状態にあるときの検出電圧ＶLLが入力されており、スキップコンパレータ８１は、限界基準電圧Ｖlimitと、検出電圧ＶLLとを比較し、検出電圧ＶLLが限界基準電圧Ｖlimit以上になったら、スキップモードを示す比較検出信号を動作状態制御回路８２に出力する。
【００５５】
動作状態制御回路８２には、比較検出信号とともにＰＷＭ信号ＶPWMが入力されており、比較検出信号が出力されている期間、動作状態制御回路８２は、ＰＷＭ信号ＶPWMの周波数と同じ周波数のパルス信号Ｖciを生成し、シフトレジスタ８４に出力する。最初のパルス信号Ｖciが出力された時刻を図３の時刻ｔopに示す。
【００５６】
シフトレジスタ８４は、５段のフリップフロップ回路８３1〜８３5で構成されており、このパルス信号Ｖciのパルス数をカウントする。このとき、連続してパルス信号Ｖciが出力されるごとにカウント数は増すが、連続して出力されなくなるとカウント数はリセットされ、その後パルス信号Ｖciが出力されると、最初からカウントが開始される。
【００５７】
かかるカウントをした結果、連続して出力されたパルス信号Ｖciが、カウンタ８４を構成するフリップフロップ回路８３1〜８３5の段数と同じ個数、すなわち５個だけカウントされたら、動作状態制御回路８２はスキップモードを選択し、制御信号ＶSOを切換え、スキップモードに対応する制御信号ＶSOを誤差アンプ１１、コンパレータ１２及びヒステリシスコンパレータ２１に出力する。その時刻を図３の時刻ｔskipに示す。
【００５８】
このように、制御信号ＶSOがスキップモードに対応する信号に切り換わることにより、誤差アンプ１１及びコンパレータ１２は非動作状態に切り替わるとともに、ヒステリシスコンパレータ２１は動作状態に切り替わる。
【００５９】
電圧検出回路３０から出力された出力電圧Ｖoutの分圧電圧は、上述したようにヒステリシスコンパレータ２１の反転入力端子にも入力される。他方、ヒステリシスコンパレータ２１の非反転入力端子には、基準電圧生成源３３から基準電圧Ｖrefが入力されており、ヒステリシスコンパレータ２１で出力電圧Ｖoutの分圧電圧と、基準電圧Ｖrefとが比較される。その結果、ヒステリシスコンパレータ１２１は、出力電圧Ｖoutの分圧電圧が基準電圧Ｖrefよりも高いときには主トランジスタ１５を非導通とするスキップ信号Ｖskipを生成し、上記分圧電圧が基準電圧Ｖrefよりも低いときには主トランジスタ１５を導通とするスキップ信号Ｖskipを生成して、論理回路１３に出力する。
【００６０】
スキップモードでは、コンパレータ１２は非動作状態にあるため、論理回路１１３はヒステリシスコンパレータ２１から出力されたスキップ信号Ｖskipをそのままドライバ２０に出力する。
【００６１】
ドライバ２０は、ハイ側バッファ１４とロー側バッファ１６とを有しており、そのそれぞれがスキップ信号Ｖskipに応じて主トランジスタ１５と補助トランジスタ１７の各ゲート端子に電圧を印加し、各出力トランジスタ１５、１７をスイッチングさせる。
【００６２】
補助トランジスタ１７は、主トランジスタ１５が導通状態の期間は、ＰＷＭモードと同様に常に遮断状態になっているが、ＰＷＭモードと異なり、主トランジスタ１５が遮断状態になっている期間は常に導通状態になっているわけではない。
【００６３】
ロー側バッファ１６はイネーブル端子７１を有しており、このイネーブル端子７１にはオートスキップ回路８０から二値のイネーブル信号ＶSPが出力されている。このイネーブル信号ＶSPにより、ロー側バッファ１６は動作状態又は非動作状態のいずれか一方を選択して動作する。ＰＷＭモードではイネーブル信号ＶSPは常時出力されており、ロー側バッファ１６は常に動作状態にあるため、主トランジスタ１５が非導通状態の期間は補助トランジスタ１７は常に導通状態にあるが、スキップモードにおいては、補助トランジスタ１７に対して、主トランジスタ１５が非導通状態にある期間のうち、一部の期間(図３のＴon)にイネーブル信号が出力される。その結果、補助トランジスタ１７は、信号ＶSPがローレベルの間は強制的に遮断状態にされ、信号ＶSPがハイレベルの間は信号Ｖskipに応じて遮断／導通の制御がなされる。
【００６４】
この場合には、チョークコイル４１の両端子間に生じる起電力により、補助トランジスタ１７の内部の寄生ダイオードが順バイアスされる。補助トランジスタ１７には、この寄生ダイオードと並列にフライホイールダイオード３６が接続されているので、寄生ダイオードには電流は流れず、フライホイールダイオード３６に電流が流れることで、チョークコイル４１のエネルギーが負荷６０に供給される。
このように、主トランジスタ１５及び補助トランジスタ１７が導通／遮断を繰り返し、その結果、出力電圧Ｖoutはほぼ一定値を保つ。
【００６５】
上述したスキップモードでは、ヒステリシスコンパレータ２１を用いてスキップ信号Ｖskipを生成し、そのスキップ信号Ｖskipで主トランジスタ１５を導通／遮断させているので、出力電圧Ｖoutが基準電圧Ｖref以下に降下しない限り、主トランジスタ１５を導通状態とするパルス信号が出力されないので、そのスイッチング周波数はＰＷＭモードに比して小さくなる。このように、軽負荷時にスイッチング周波数が小さくなるスキップモードで動作させることにより、上述したスイッチングレギュレータ１は高効率になる。
【００６６】
こうしてスキップモードに切り替わった後も、オートスキップ回路８０は補助トランジスタ１７が導通状態にあるときの検出電圧ＶLLを検出しており、検出電圧ＶLLが所定電圧以下になり、再び軽負荷の状態から重負荷の状態になったら、すぐに制御信号ＶSOを切り換えて、ＰＷＭモードに対応する制御信号ＶSOを出力し、ヒステリシスコンパレータ２１を非動作状態にするとともに、誤差アンプ１１及びコンパレータ１２を動作状態にする。その結果、スイッチングレギュレータ１は、ＰＷＭモードで動作する。
【００６７】
以上説明したように、本実施形態のスイッチングレギュレータ１によれば、負荷が重負荷の状態から軽負荷の状態になっても、すぐにはＰＷＭモードからスキップモードに切り替わらず、所定期間すなわちパルス信号Ｖciが連続して５個カウントされた後にスキップモードに切り替わり、スキップ信号Ｖskipの周波数に応じて出力トランジスタ１５、１７をスイッチングさせている。
【００６８】
このため、出力電圧Ｖoutが不安定な場合や、瞬間的に負荷に流れる電流が変動することなどにより、軽負荷、重負荷の状態が短時間で交互に切り替わるような場合でも、軽負荷の状態が所定期間維持されるまでは、スキップ信号Ｖskipを生成するヒステリシスコンパレータ２１が動作しないので、従来生じていた、動作が頻繁に切り替わることで、スイッチングレギュレータの制御系全体が不安定になってしまい、発振してしまうという問題も生じなくなり、安定に動作する。
【００６９】
なお、本実施形態では、シフトレジスタ８４を構成するフリップフロップの段数を５段にして、パルス信号Ｖciが連続して５個カウントされた後にスキップモードに切り替わり、スキップ信号Ｖskipを生成しているものとしたが、本発明はこれに限らず、例えばフリップフロップの段数を１０段にして、パルス信号Ｖciが連続して１０個カウントされた後にスキップモードに切り替わるように構成してもよい。更には、シフトレジスタ８４に代えて、カウンタを用いる構成としてもよい。
【００７０】
【発明の効果】
負荷が重負荷から軽負荷になってもすぐに制御モードが切り替わらないので、スイッチングレギュレータの制御系全体が不安定にならずに、安定に動作することができる。
【図面の簡単な説明】
【図１】本発明のスイッチングレギュレータの一例を示す回路図
【図２】本発明の状態選択回路の構成を説明する回路図
【図３】本発明のスイッチングレギュレータの、重負荷から軽負荷に切り替わる際の動作を説明するタイミングチャート
【図４】従来のスイッチングレギュレータを説明する回路図
【符号の説明】
１……スイッチングレギュレータ １１……誤差アンプ １２……コンパレータ １５……主トランジスタ １７……補助トランジスタ ２０……ドライバ(駆動回路) ３０……検出回路 ８０……オートスキップ回路(状態選択回路)
【発明の属する技術分野】
本発明はスイッチングレギュレータに関し、特に、ＰＷＭ(Pulse Width Modulation)制御のスイッチングレギュレータを制御するための駆動信号供給回路に関する。
【０００２】
【従来の技術】
一般に、安定な直流電圧を負荷に供給する装置として、スイッチングレギュレータが多く用いられている。
【０００３】
従来のスイッチングレギュレータの一例を図４の符号１０１に示す。
このスイッチングレギュレータ１０１は、主トランジスタ１１５と、補助トランジスタ１１７と、チョークコイル１４１と、フライホイールダイオード１３６と、平滑コンデンサ１４３と、後述する制御部１９０とを有している。
【０００４】
主トランジスタ１１５及び補助トランジスタ１１７は、ともにｎチャネルＭＯＳトランジスタで構成されており、主トランジスタ１１５のドレイン端子は電源電圧端子１９１に接続されている。補助トランジスタ１１７のドレイン端子は、主トランジスタ１１５のソース端子に接続されており、補助トランジスタ１１７のソース端子は接地されている。
【０００５】
チョークコイル１４１の一端は主トランジスタ１１５のソース端子に接続され、他端は平滑コンデンサ１４３の一端に接続されるとともに、負荷端子１６５を介して、一端が接地された負荷１６０の他端に接続されている。平滑コンデンサ１４３の他端は接地されている。フライホイールダイオード１３６のカソード端子は主トランジスタ１１５のソース端子に接続されており、アノード端子は接地されている。
【０００６】
主トランジスタ１１５及び補助トランジスタ１１７は、そのゲート端子が後述する制御部１９０の出力端子に接続され、制御部１９０の出力信号に応じて導通／遮断するように構成されている。
【０００７】
上述のスイッチングレギュレータ１０１において、電源電圧Ｖcc1(３０Ｖ)が電源電圧端子１９１に印加され、主トランジスタ１１５が導通した状態にあり、補助トランジスタ１１７が遮断した状態では、主トランジスタ１１５を介して電源電圧端子１９１がチョークコイル１４１に電気的に接続される。主トランジスタ１１５が導通状態にある間は、電源電圧端子１９１からチョークコイル１４１にエネルギーが供給されて蓄えられ、平滑コンデンサ１４３が充電される。
【０００８】
この状態から、主トランジスタ１１５が遮断状態に切り替わるとともに、補助トランジスタ１１７が導通状態に切り替わると、チョークコイル１４１の両端子間に起電力が生じ、補助トランジスタ１１７のソース端子の電位がドレイン端子の電位よりも高くなり、補助トランジスタ１１７のソースからドレインに向けて電流が流れる。この電流により、チョークコイル１４１のエネルギーが負荷１６０に供給される。このとき平滑コンデンサ１４３は放電される。
【０００９】
このようにして、主トランジスタ１１５及び補助トランジスタ１１７が導通／遮断を繰り返し、平滑コンデンサ１４３が充放電を繰り返すことにより、結果として負荷端子１６５の電位は平滑コンデンサ１４３により平滑化される。平滑化された電圧は出力電圧Ｖoutとして、負荷端子１６５から負荷１６０に印加される。
【００１０】
この出力電圧Ｖoutは、負荷１６０に印加されるとともに、電圧検出回路１３０に印加される。電圧検出回路１３０は、直列接続された抵抗１３１、１３２により構成されており、出力電圧Ｖoutは、抵抗１３１、１３２の抵抗比で所定電圧に分圧された後、制御部１９０に出力される。
【００１１】
制御部１９０は、誤差アンプ１１１と、コンパレータ１１２と、ヒステリシスコンパレータ１２１とを有しており、制御部１９０に入力された出力電圧Ｖoutの分圧電圧は、誤差アンプ１１１の一方の端子と、ヒステリシスコンパレータ１２１の反転入力端子との両方に入力される。
【００１２】
誤差アンプ１１１、コンパレータ１１２及びヒステリシスコンパレータ１２１には、オートスキップ回路１８０が接続されている。
このオートスキップ回路１８０は、補助トランジスタ１１７が導通したときの補助トランジスタ１１７のソース・ドレイン間の電圧ＶLLを検出し、この電圧ＶLLを所定電圧と比較することで二値信号である制御信号ＶSOを出力する。この電圧ＶLLは、負荷１６０の軽重に対応しており、制御信号ＶSOは、軽負荷と重負荷とにそれぞれ対応した二値の信号である。
【００１３】
オートスキップ回路１８０は、重負荷の状態ではＰＷＭモードを選択し、軽負荷の状態ではスキップモードを選択して、誤差アンプ１１１、コンパレータ１１２及びヒステリシスコンパレータ１２１にそれぞれ対応する制御信号ＶSOを出力する。その結果、ＰＷＭモードでは、誤差アンプ１１１及びコンパレータ１１２が動作状態になるとともに、ヒステリシスコンパレータ１２１が非動作状態になり、他方、スキップモードでは、誤差アンプ１１１及びコンパレータ１１２が非動作状態になるとともに、ヒステリシスコンパレータ１２１が動作状態になる。
【００１４】
ここでは、ＰＷＭモードが選択され、誤差アンプ１１１及びコンパレータ１１２が動作しているものとする。上述したように、誤差アンプ１１１の一方の端子には、出力電圧Ｖoutの分圧電圧が入力され、他方の端子には、基準電圧生成源１３３から基準電圧Ｖrefが入力されており、誤差アンプ１１１からは、基準電圧Ｖrefと、出力電圧Ｖoutの分圧電圧との誤差が増幅されて出力される。
【００１５】
誤差アンプ１１１の出力電圧は、コンパレータ１１２の非反転入力端子に入力される。他方、コンパレータ１１２の反転入力端子には、三角波生成回路１５７から所定周波数の三角波が入力されており、コンパレータ１１２で三角波と、誤差アンプ１１１の出力電圧とが比較される。その結果、コンパレータ１１２は出力電圧Ｖoutが所定電圧よりも高いときには主トランジスタ１１５の導通時間を減少させ、所定電圧よりも低いときにはその導通時間を増加させるパルス信号であって、一定周波数のＰＷＭ信号ＶPWMを生成して、論理回路１１３に出力する。
【００１６】
論理回路１１３には、コンパレータ１１２の出力信号と、ヒステリシスコンパレータ１２１の出力信号とが入力されており、コンパレータ１１２又はヒステリシスコンパレータ１２１のうち、動作状態にある側の出力信号をドライバ１２０に出力する。ＰＷＭモードではコンパレータ１１２が動作状態にあるため、論理回路１１３はコンパレータ１１２から出力されたＰＷＭ信号ＶPWMをそのままドライバ１２０に出力する。
【００１７】
ドライバ１２０は、内部電源電圧端子１９２から供給される内部電源電圧Ｖcc2(５Ｖ)によって動作する。このドライバ１２０はハイ側バッファ１１４と、ロー側バッファ１１６とを有しており、論理回路１１３から出力されたＰＷＭ信号ＶPWMは、ハイ側バッファ１１４及びロー側バッファ１１６へと入力される。
【００１８】
ハイ側バッファ１１４の出力端子とロー側バッファ１１６の出力端子は、主出力トランジスタ１１５のゲート端子と補助トランジスタ１１７のゲート端子にそれぞれ接続されており、主トランジスタ１１５、補助トランジスタ１１７は、それぞれハイ側バッファ１１４、ロー側バッファ１１６の出力信号に応じて導通／遮断する。ハイ側バッファ１１４の出力信号とロー側バッファ１１６の出力信号とは互いに反転するように構成されており、その結果、主トランジスタ１１５が導通状態のときは補助トランジスタ１１７は遮断状態になり、逆に主トランジスタ１１５が遮断状態のときは補助トランジスタ１１７は導通状態になる。
【００１９】
主トランジスタ１１５は、上述したＰＷＭ信号ＶPWMに応じて導通／遮断するので、出力電圧Ｖoutが所定電圧よりも高いときには主トランジスタ１１５の導通時間及び補助トランジスタ１１７の遮断時間が減少して出力電圧Ｖoutが低下し、他方、出力電圧Ｖoutが所定電圧よりも低いときには主トランジスタ１１５の導通時間及び補助トランジスタ１１７の遮断時間が増加して出力電圧Ｖoutが上昇することにより、出力電圧Ｖoutは一定値を保つ。
【００２０】
このようなＰＷＭモードの状態から、負荷１６０が軽負荷の状態になると、オートスキップ回路１８０がその状態を検出して、スキップモードに対応した制御信号ＶSOを出力する。その結果、誤差アンプ１１１及びコンパレータ１１２が非動作状態になるとともに、ヒステリシスコンパレータ１２１が動作状態になる。
【００２１】
電圧検出回路１３０から出力された出力電圧Ｖoutの分圧電圧は、上述したようにヒステリシスコンパレータ１２１の反転入力端子にも入力される。他方、ヒステリシスコンパレータ１２１の非反転入力端子には、基準電圧生成源１３３から基準電圧Ｖrefが入力されており、ヒステリシスコンパレータ１２１で出力電圧Ｖoutの分圧電圧と、基準電圧Ｖrefとが比較される。その結果、ヒステリシスコンパレータ１２１は、出力電圧Ｖoutの分圧電圧が基準電圧Ｖrefよりも高いときには主トランジスタ１１５を非導通とするスキップ信号Ｖskipを生成し、上記分圧電圧が基準電圧Ｖrefよりも低いときには主トランジスタ１１５を導通とするスキップ信号Ｖskipを生成して、論理回路１１３に出力する。
【００２２】
スキップモードでは、コンパレータ１１２は非動作状態にあるため、論理回路１１３はヒステリシスコンパレータ１２１から出力されたスキップ信号Ｖskipをそのままドライバ１２０に出力する。
【００２３】
ドライバ１２０は、ＰＷＭモードと同様に、スキップ信号Ｖskipに応じて出力トランジスタ１１５、１１７を導通／遮断させる。その結果、出力電圧Ｖoutはほぼ一定値を保つ。
【００２４】
上述したスキップモードでは、ヒステリシスコンパレータ１２１を用いてスキップ信号Ｖskipを生成し、そのスキップ信号Ｖskipで主トランジスタ１１５を導通／遮断させているので、出力電圧Ｖoutが所定の電圧以下に降下しない限り、主トランジスタ１１５を導通状態とするパルス信号が出力されないので、ＰＷＭモードに比してそのスイッチング周波数が小さくなる。
【００２５】
このように、軽負荷時には、スイッチング周波数が小さいスキップモードで動作させることにより、上述したスイッチングレギュレータ１０１は、軽負荷時の消費電力はＰＷＭモードに比して少なく、高効率になっている。このように、軽負荷時にスキップモードで動作させ、軽負荷時の電力効率を高めることにより、上述したスイッチングレギュレータ１０１は高効率になっている。
【００２６】
しかしながら、上記従来のスイッチングレギュレータ１０１では、出力電圧Ｖoutが不安定な場合や、瞬間的に負荷１６０に流れる電流が変動した場合にも、その制御モードがすぐに切り換わってしまう。このような場合には、ＰＷＭモードとスキップモードが短時間で交互に切り替わり、スイッチングレギュレータ１０１の動作もこれに応じて急速に切り替わる。このため、スイッチングレギュレータ１０１の制御系全体が不安定になってしまい、ひどい場合にはスイッチングレギュレータ１０１が発振してしまうという問題が生じていた。
【００２７】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、安定な動作でかつ高効率なスイッチングレギュレータを提供することにある。
【００２８】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項１に記載の駆動信号供給回路は、電源供給端子と第１のノードとの間に接続された主スイッチングトランジスタと、上記第１のノードと基準電圧端子との間に接続された副スイッチングトランジスタと、一端が上記第１のノードに接続されたコイルと、上記コイルの他端と基準電圧端子との間に接続された平滑コンデンサと、上記第１のノードと基準電圧端子との間に接続されたフライホイールダイオードとを有するスイッチングレギュレータの主スイッチングトランジスタと副スイッチングトランジスタとに駆動信号を供給する駆動信号供給回路であって、スイッチングレギュレータの出力電圧に応じた検出電圧と基準電圧とを比較してＰＷＭ信号を生成するＰＷＭ信号生成回路と、上記検出電圧と基準電圧とを比較して上記ＰＷＭ信号よりも周波数の低いスキップ信号を生成するスキップ信号生成回路と、上記ＰＷＭ信号又は上記スキップ信号に応じて駆動信号を生成して上記主スイッチングトランジスタ及び副スイッチングトランジスタに供給する駆動回路と、上記副スイッチングトランジスタに流れる電流に応じてスイッチングレギュレータの負荷状態を周期的に検出し、軽負荷のときには上記スキップ信号生成回路を動作状態としてスキップモードとし、重負荷のときには上記ＰＷＭ信号生成回路を動作状態としてＰＷＭモードとする状態選択回路とを有し、上記状態選択回路は上記軽負荷の状態が所定期間連続して検出された場合にＰＷＭモードをスキップモードに変更する。
請求項２に記載の駆動信号供給回路は、請求項１に記載の駆動信号供給回路であって、上記状態選択回路が上記第１のノードの電圧と基準電圧とを比較して負荷状態を検出するヒステリシス比較器と上記ヒステリシス比較器の出力信号に応じて上記所定時間を計測するシフトレジスタとを有する。
請求項３に記載の駆動信号供給回路は、請求項１に記載の駆動信号供給回路であって、上記状態選択回路が上記第１のノードの電圧と基準電圧とを比較して負荷状態を検出するヒステリシス比較器と上記ヒステリシス比較器の出力信号に応じて上記所定期間を計測するカウンタとを有する。
請求項４に記載の駆動信号供給回路は、請求項１、２又は３に記載の駆動信号供給回路であって、上記ＰＷＭ信号生成回路が上記検出電圧と基準電圧とを比較する第１の比較器と上記第１の比較器の出力信号と三角波信号又は鋸波信号とを比較してＰＷＭ信号を生成する第２の比較器とを有し、上記スキップ信号生成回路が上記検出電圧と基準電圧とを比較してスキップ信号を生成する第２のヒステリシス比較器を有する。
【００２９】
本発明のスイッチングレギュレータの駆動信号供給回路によれば、副スイッチングトランジスタに流れる回生電流が基準値よりも小さくなり、負荷が重負荷の状態から軽負荷の状態に移行しても、すぐには軽負荷時に動作すべきスキップ信号生成回路を動作させずに、回生電流が基準値以上の期間が所定期間維持された後に、スキップ信号生成回路を動作させる。
【００３０】
このため、出力電圧Ｖoutが不安定な場合や、瞬間的に負荷に流れる電流が変動することなどにより、軽負荷、重負荷の状態が短時間で交互に切り替わるような場合でも、軽負荷の状態が所定期間維持されて安定するまでは、スキップ信号生成回路が動作しないので、スキップ信号生成回路の動作とＰＷＭ信号生成回路の動作とが頻繁に切り替わることはなく、このため、従来生じていた、動作が頻繁に切り替わることで、スイッチングレギュレータの制御系全体が不安定になってしまい、発振してしまうという問題も生じなくなり、安定に動作することができる。
【００３１】
なお、本発明において、状態選択回路は、ヒステリシス比較器を有しており、ヒステリシス比較器で副スイッチングトランジスタの両端の電圧と所定値の基準電圧とを比較して、両端の電圧の絶対値が基準電圧の絶対値以下の期間に、検出信号を出力する。
【００３２】
上記両端の電圧は、副スイッチングトランジスタに流れる電流に対応して増減する電圧であって、両端の電圧の絶対値が基準電圧の絶対値以下の期間は、回生電流が基準値よりも小さい期間に相当している。
【００３３】
本発明の状態選択回路は、更にシフトレジスタ又はカウンタを有しており、ヒステリシス比較器の検出信号が出力されている期間に、シフトレジスタ又はカウンタでＰＷＭ信号のパルスの個数を計数し、その計数されたパルスの個数が所定値以上になった後に、スキップ信号生成回路を動作させているので、回生電流が、基準値よりも小さい期間が所定期間維持されるまでは、スキップ信号生成回路は動作しないことになる。従って、スキップ信号生成回路の動作とＰＷＭ信号生成回路の動作とが頻繁に切り替わることはなく、安定に動作する。
【００３４】
【発明の実施の形態】
以下で図面を参照し、本発明の実施形態について説明する。
本実施形態のスイッチングレギュレータの一例を図１の符号１に示す。
このスイッチングレギュレータ１は、主トランジスタ１５と、補助トランジスタ１７と、チョークコイル４１と、フライホイールダイオード３６と、平滑コンデンサ４３と、後述する制御部９０とを有している。
【００３５】
主トランジスタ１５及び補助トランジスタ１７は、ともにｎチャネルＭＯＳトランジスタで構成されており、主トランジスタ１５のドレイン端子は電源電圧端子９１に接続されている。補助トランジスタ１７のドレイン端子は、主トランジスタ１５のソース端子に接続されており、補助トランジスタ１７のソース端子は接地されている。
【００３６】
チョークコイル４１の一端は主トランジスタ１５のソース端子に接続され、他端は平滑コンデンサ４３の一端に接続されるとともに、負荷端子６５を介して、一端が接地された負荷６０の他端に接続されている。平滑コンデンサ４３の他端は接地されている。フライホイールダイオード３６のカソード端子は主トランジスタ１５のソース端子に接続されており、アノード端子は接地されている。
【００３７】
主トランジスタ１５及び補助トランジスタ１７は、それぞれのゲート端子が後述する制御部９０の出力端子に接続され、制御部９０の出力信号に応じて導通／遮断するように構成されている。
【００３８】
上述のスイッチングレギュレータ１において、電源電圧Ｖcc1(３０Ｖ)が電源電圧端子９１に印加され、主トランジスタ１５が導通した状態にあり、補助トランジスタ１７が遮断した状態では、主トランジスタ１５を介して電源電圧端子９１がチョークコイル４１に電気的に接続される。主トランジスタ１５が導通状態にある間は、電源電圧端子９１からチョークコイル４１にエネルギーが供給されて蓄えられ、平滑コンデンサ４３が充電される。
【００３９】
この状態から、主トランジスタ１５が遮断状態に切り替わるとともに、補助トランジスタ１７が導通状態に切り替わると、チョークコイル４１の両端子間に起電力が生じ、補助トランジスタ１７のソース端子の電位がドレイン端子の電位よりも高くなり、補助トランジスタ１７内ではソースからドレインに向けて電流が流れる。この電流により、チョークコイル４１のエネルギーが負荷６０に供給される。このとき平滑コンデンサ４３は放電される。
【００４０】
このようにして、主トランジスタ１５及び補助トランジスタ１７が導通／遮断を繰り返し、平滑コンデンサ４３が充放電を繰り返すことにより、結果として負荷端子６５の電位は平滑コンデンサ４３により平滑化される。平滑化された電圧は出力電圧Ｖoutとして、負荷端子６５から負荷６０に印加される。
【００４１】
この出力電圧Ｖoutは、負荷６０に印加されるとともに、電圧検出回路３０に印加される。電圧検出回路３０は、直列接続された抵抗３１、３２により構成されており、出力電圧Ｖoutは、抵抗３１、３２の抵抗比で所定電圧に分圧された後、制御部９０に出力される。
【００４２】
制御部９０は、誤差アンプ１１と、コンパレータ１２と、ヒステリシスコンパレータ２１とを有している。誤差アンプ１１とコンパレータ１２とは、本発明のＰＷＭ信号生成回路の一例を構成しており、また、ヒステリシスコンパレータ２１は、スキップ信号生成回路の一例を構成している。かかる制御部９０に入力された出力電圧Ｖoutの分圧電圧は、誤差アンプ１１の一方の端子と、ヒステリシスコンパレータ２１の反転入力端子との両方に入力される。
【００４３】
誤差アンプ１１、コンパレータ１２及びヒステリシスコンパレータ２１には、本発明の状態選択回路の一例であるオートスキップ回路８０が接続されている。
このオートスキップ回路８０は、補助トランジスタ１７に流れる電流に対応する補助トランジスタ１７のソース−ドレイン間の電圧(以下で検出電圧と称する。)ＶLLを検出し、この検出電圧ＶLLを所定電圧と比較して、二値の制御信号ＶSOを出力する。検出電圧ＶLLは負荷６０の軽重に対応しており、オートスキップ回路８０は、検出電圧ＶLLが所定電圧よりも低いとき、すなわち重負荷のときには後述するＰＷＭモードに対応する制御信号ＶSOを出力し、検出電圧ＶLLが所定電圧よりも高いとき、すなわち軽負荷のときには後述するスキップモードに対応する制御信号ＶSOを出力する。
【００４４】
オートスキップ回路８０は、かかる二値の制御信号ＶSOを誤差アンプ１１、コンパレータ１２及びヒステリシスコンパレータ２１に出力する。ここでは、ＰＷＭモードに対応する制御信号ＶSOが出力されているものとする。
【００４５】
オートスキップ回路８０は、図２に示すように、スキップコンパレータ８１と、動作状態制御回路８２とを有している。
スキップコンパレータ８１は、ヒステリシスコンパレータで構成されている。スキップコンパレータ８１には、検出電圧ＶLLと基準電圧Ｖlimitとが入力されており、検出電圧ＶLLが基準電圧Ｖlimitよりも低いときにはＰＷＭモードを示す比較検出信号を出力し、検出電圧ＶLLが基準電圧Ｖlimitよりも高いときにはスキップモードを示す比較検出信号を出力する。この比較検出信号は動作状態制御回路８２に入力され、動作状態制御回路８２によりＰＷＭモードとスキップモードとを制御する制御信号ＶSOが誤差アンプ１１、コンパレータ１２及びヒステリシスコンパレータ２１に出力される。
【００４６】
上述したように、誤差アンプ１１の一方の端子には、出力電圧Ｖoutの分圧電圧が入力され、他方の端子には、基準電圧生成源３３から基準電圧Ｖrefが入力されており、ＰＷＭモードにおいては、誤差アンプ１１からは、基準電圧Ｖrefと、出力電圧Ｖoutの分圧電圧との誤差が増幅されて出力される。
【００４７】
誤差アンプ１１の出力電圧は、コンパレータ１２の非反転入力端子に入力される。他方、コンパレータ１２の反転入力端子には、三角波生成回路５７から所定周波数の三角波が入力されており、コンパレータ１２で三角波と、誤差アンプ１１の出力電圧とが比較される。その結果、コンパレータ１２は出力電圧Ｖoutが所定電圧よりも高いときには主トランジスタ１５の導通時間を減少させ、所定電圧よりも低いときにはその導通時間を増加させるパルス信号であって、一定周波数のＰＷＭ信号ＶPWMを生成して、論理回路１３に出力する。
【００４８】
論理回路１３には、コンパレータ１２の出力信号と、ヒステリシスコンパレータ２１の出力信号とが入力されており、コンパレータ１２又はヒステリシスコンパレータ２１のうち、動作状態にある側の出力信号をドライバ２０に出力する。ＰＷＭモードではコンパレータ１２が動作状態にあるため、論理回路１３はコンパレータ１２から出力されたＰＷＭ信号ＶPWMをそのままドライバ２０に出力する。
【００４９】
ドライバ２０は、内部電源電圧端子９２から供給される内部電源電圧Ｖcc2(５Ｖ)によって動作する。このドライバ２０はハイ側バッファ１４と、ロー側バッファ１６とを有しており、論理回路１３から出力されたＰＷＭ信号ＶPWMは、ハイ側バッファ１４及びロー側バッファ１６へと入力される。
【００５０】
ハイ側バッファ１４の出力端子は、主トランジスタ１５のゲート端子に接続されている。ハイ側バッファ１４には、コンデンサ３４とダイオード３５とからなるチャージポンプ回路３７が設けられており、主トランジスタ１５のゲート端子に、内部電源電圧Ｖcc２よりも高電圧の電圧を印加できるように構成されているので、ハイ側バッファ１４の出力信号により、主トランジスタ１５を導通／遮断させることができる。同様に、ロー側バッファ１６の出力端子は補助トランジスタ１７のゲート端子に接続されており、ロー側バッファ１６の出力信号で補助トランジスタ１７を導通／遮断させることができる。
【００５１】
ハイ側バッファ１４の出力信号とロー側バッファ１６の出力信号とは互いに反転するように構成されており、ハイ側バッファ１４には、ＰＷＭ信号ＶPWMが入力されているので、主トランジスタ１５はＰＷＭ信号ＶPWMに応じてスイッチングし、補助トランジスタ１７はＰＷＭ信号ＶPWMの反転信号に応じてスイッチングする。
【００５２】
その結果、出力電圧Ｖoutが所定電圧よりも高いときには主トランジスタ１５の導通時間及び補助トランジスタ１７の遮断時間が減少して出力電圧Ｖoutが低下し、他方、出力電圧Ｖoutが所定電圧よりも低いときには主トランジスタ１５の導通時間及び補助トランジスタ１７の遮断時間が増加して出力電圧Ｖoutが上昇することにより、出力電圧Ｖoutは一定値を保つ。
【００５３】
このようなＰＷＭモードの状態で、負荷６０が軽負荷の状態になると、補助出力トランジスタ１７に流れる電流は小さくなる。オートスキップ回路８０は、補助トランジスタ１７のソース−ドレイン間の電圧を検出電圧ＶLLとして検出し、その検出電圧ＶLLが高くなって所定電圧を超えると、スキップモードに対応した制御信号ＶSOを出力する。
【００５４】
このように、重負荷から軽負荷に移行する際の動作を、図３のタイミングチャートを参照しながら説明する。
スキップコンパレータ８１の非反転入力端子には、電圧生成回路７３から限界基準電圧Ｖlimitが入力され、他方、反転入力端子には、補助トランジスタ１７が導通状態にあるときの検出電圧ＶLLが入力されており、スキップコンパレータ８１は、限界基準電圧Ｖlimitと、検出電圧ＶLLとを比較し、検出電圧ＶLLが限界基準電圧Ｖlimit以上になったら、スキップモードを示す比較検出信号を動作状態制御回路８２に出力する。
【００５５】
動作状態制御回路８２には、比較検出信号とともにＰＷＭ信号ＶPWMが入力されており、比較検出信号が出力されている期間、動作状態制御回路８２は、ＰＷＭ信号ＶPWMの周波数と同じ周波数のパルス信号Ｖciを生成し、シフトレジスタ８４に出力する。最初のパルス信号Ｖciが出力された時刻を図３の時刻ｔopに示す。
【００５６】
シフトレジスタ８４は、５段のフリップフロップ回路８３1〜８３5で構成されており、このパルス信号Ｖciのパルス数をカウントする。このとき、連続してパルス信号Ｖciが出力されるごとにカウント数は増すが、連続して出力されなくなるとカウント数はリセットされ、その後パルス信号Ｖciが出力されると、最初からカウントが開始される。
【００５７】
かかるカウントをした結果、連続して出力されたパルス信号Ｖciが、カウンタ８４を構成するフリップフロップ回路８３1〜８３5の段数と同じ個数、すなわち５個だけカウントされたら、動作状態制御回路８２はスキップモードを選択し、制御信号ＶSOを切換え、スキップモードに対応する制御信号ＶSOを誤差アンプ１１、コンパレータ１２及びヒステリシスコンパレータ２１に出力する。その時刻を図３の時刻ｔskipに示す。
【００５８】
このように、制御信号ＶSOがスキップモードに対応する信号に切り換わることにより、誤差アンプ１１及びコンパレータ１２は非動作状態に切り替わるとともに、ヒステリシスコンパレータ２１は動作状態に切り替わる。
【００５９】
電圧検出回路３０から出力された出力電圧Ｖoutの分圧電圧は、上述したようにヒステリシスコンパレータ２１の反転入力端子にも入力される。他方、ヒステリシスコンパレータ２１の非反転入力端子には、基準電圧生成源３３から基準電圧Ｖrefが入力されており、ヒステリシスコンパレータ２１で出力電圧Ｖoutの分圧電圧と、基準電圧Ｖrefとが比較される。その結果、ヒステリシスコンパレータ１２１は、出力電圧Ｖoutの分圧電圧が基準電圧Ｖrefよりも高いときには主トランジスタ１５を非導通とするスキップ信号Ｖskipを生成し、上記分圧電圧が基準電圧Ｖrefよりも低いときには主トランジスタ１５を導通とするスキップ信号Ｖskipを生成して、論理回路１３に出力する。
【００６０】
スキップモードでは、コンパレータ１２は非動作状態にあるため、論理回路１１３はヒステリシスコンパレータ２１から出力されたスキップ信号Ｖskipをそのままドライバ２０に出力する。
【００６１】
ドライバ２０は、ハイ側バッファ１４とロー側バッファ１６とを有しており、そのそれぞれがスキップ信号Ｖskipに応じて主トランジスタ１５と補助トランジスタ１７の各ゲート端子に電圧を印加し、各出力トランジスタ１５、１７をスイッチングさせる。
【００６２】
補助トランジスタ１７は、主トランジスタ１５が導通状態の期間は、ＰＷＭモードと同様に常に遮断状態になっているが、ＰＷＭモードと異なり、主トランジスタ１５が遮断状態になっている期間は常に導通状態になっているわけではない。
【００６３】
ロー側バッファ１６はイネーブル端子７１を有しており、このイネーブル端子７１にはオートスキップ回路８０から二値のイネーブル信号ＶSPが出力されている。このイネーブル信号ＶSPにより、ロー側バッファ１６は動作状態又は非動作状態のいずれか一方を選択して動作する。ＰＷＭモードではイネーブル信号ＶSPは常時出力されており、ロー側バッファ１６は常に動作状態にあるため、主トランジスタ１５が非導通状態の期間は補助トランジスタ１７は常に導通状態にあるが、スキップモードにおいては、補助トランジスタ１７に対して、主トランジスタ１５が非導通状態にある期間のうち、一部の期間(図３のＴon)にイネーブル信号が出力される。その結果、補助トランジスタ１７は、信号ＶSPがローレベルの間は強制的に遮断状態にされ、信号ＶSPがハイレベルの間は信号Ｖskipに応じて遮断／導通の制御がなされる。
【００６４】
この場合には、チョークコイル４１の両端子間に生じる起電力により、補助トランジスタ１７の内部の寄生ダイオードが順バイアスされる。補助トランジスタ１７には、この寄生ダイオードと並列にフライホイールダイオード３６が接続されているので、寄生ダイオードには電流は流れず、フライホイールダイオード３６に電流が流れることで、チョークコイル４１のエネルギーが負荷６０に供給される。
このように、主トランジスタ１５及び補助トランジスタ１７が導通／遮断を繰り返し、その結果、出力電圧Ｖoutはほぼ一定値を保つ。
【００６５】
上述したスキップモードでは、ヒステリシスコンパレータ２１を用いてスキップ信号Ｖskipを生成し、そのスキップ信号Ｖskipで主トランジスタ１５を導通／遮断させているので、出力電圧Ｖoutが基準電圧Ｖref以下に降下しない限り、主トランジスタ１５を導通状態とするパルス信号が出力されないので、そのスイッチング周波数はＰＷＭモードに比して小さくなる。このように、軽負荷時にスイッチング周波数が小さくなるスキップモードで動作させることにより、上述したスイッチングレギュレータ１は高効率になる。
【００６６】
こうしてスキップモードに切り替わった後も、オートスキップ回路８０は補助トランジスタ１７が導通状態にあるときの検出電圧ＶLLを検出しており、検出電圧ＶLLが所定電圧以下になり、再び軽負荷の状態から重負荷の状態になったら、すぐに制御信号ＶSOを切り換えて、ＰＷＭモードに対応する制御信号ＶSOを出力し、ヒステリシスコンパレータ２１を非動作状態にするとともに、誤差アンプ１１及びコンパレータ１２を動作状態にする。その結果、スイッチングレギュレータ１は、ＰＷＭモードで動作する。
【００６７】
以上説明したように、本実施形態のスイッチングレギュレータ１によれば、負荷が重負荷の状態から軽負荷の状態になっても、すぐにはＰＷＭモードからスキップモードに切り替わらず、所定期間すなわちパルス信号Ｖciが連続して５個カウントされた後にスキップモードに切り替わり、スキップ信号Ｖskipの周波数に応じて出力トランジスタ１５、１７をスイッチングさせている。
【００６８】
このため、出力電圧Ｖoutが不安定な場合や、瞬間的に負荷に流れる電流が変動することなどにより、軽負荷、重負荷の状態が短時間で交互に切り替わるような場合でも、軽負荷の状態が所定期間維持されるまでは、スキップ信号Ｖskipを生成するヒステリシスコンパレータ２１が動作しないので、従来生じていた、動作が頻繁に切り替わることで、スイッチングレギュレータの制御系全体が不安定になってしまい、発振してしまうという問題も生じなくなり、安定に動作する。
【００６９】
なお、本実施形態では、シフトレジスタ８４を構成するフリップフロップの段数を５段にして、パルス信号Ｖciが連続して５個カウントされた後にスキップモードに切り替わり、スキップ信号Ｖskipを生成しているものとしたが、本発明はこれに限らず、例えばフリップフロップの段数を１０段にして、パルス信号Ｖciが連続して１０個カウントされた後にスキップモードに切り替わるように構成してもよい。更には、シフトレジスタ８４に代えて、カウンタを用いる構成としてもよい。
【００７０】
【発明の効果】
負荷が重負荷から軽負荷になってもすぐに制御モードが切り替わらないので、スイッチングレギュレータの制御系全体が不安定にならずに、安定に動作することができる。
【図面の簡単な説明】
【図１】本発明のスイッチングレギュレータの一例を示す回路図
【図２】本発明の状態選択回路の構成を説明する回路図
【図３】本発明のスイッチングレギュレータの、重負荷から軽負荷に切り替わる際の動作を説明するタイミングチャート
【図４】従来のスイッチングレギュレータを説明する回路図
【符号の説明】
１……スイッチングレギュレータ １１……誤差アンプ １２……コンパレータ １５……主トランジスタ １７……補助トランジスタ ２０……ドライバ(駆動回路) ３０……検出回路 ８０……オートスキップ回路(状態選択回路)
Claims (4)
- 電源供給端子と第１のノードとの間に接続された主スイッチングトランジスタと、上記第１のノードと基準電圧端子との間に接続された副スイッチングトランジスタと、一端が上記第１のノードに接続されたコイルと、上記コイルの他端と基準電圧端子との間に接続された平滑コンデンサと、上記第１のノードと基準電圧端子との間に接続されたフライホイールダイオードとを有するスイッチングレギュレータの主スイッチングトランジスタと副スイッチングトランジスタとに駆動信号を供給する駆動信号供給回路であって、
スイッチングレギュレータの出力電圧に応じた検出電圧と基準電圧とを比較してＰＷＭ信号を生成するＰＷＭ信号生成回路と、
上記検出電圧と基準電圧とを比較して上記ＰＷＭ信号よりも周波数の低いスキップ信号を生成するスキップ信号生成回路と、
上記ＰＷＭ信号又は上記スキップ信号に応じて駆動信号を生成して上記主スイッチングトランジスタ及び副スイッチングトランジスタに供給する駆動回路と、
上記副スイッチングトランジスタに流れる電流に応じてスイッチングレギュレータの負荷状態を周期的に検出し、軽負荷のときには上記スキップ信号生成回路を動作状態としてスキップモードとし、重負荷のときには上記ＰＷＭ信号生成回路を動作状態としてＰＷＭモードとする状態選択回路と、
を有し、上記状態選択回路は上記軽負荷の状態が所定期間連続して検出された場合にＰＷＭモードをスキップモードに変更する駆動信号供給回路。 - 上記状態選択回路が上記第１のノードの電圧と基準電圧とを比較して負荷状態を検出するヒステリシス比較器と上記ヒステリシス比較器の出力信号に応じて上記所定時間を計測するシフトレジスタとを有する請求項１に記載の駆動信号供給回路。
- 上記状態選択回路が上記第１のノードの電圧と基準電圧とを比較して負荷状態を検出するヒステリシス比較器と上記ヒステリシス比較器の出力信号に応じて上記所定期間を計測するカウンタとを有する請求項１に記載の駆動信号供給回路。
- 上記ＰＷＭ信号生成回路が上記検出電圧と基準電圧とを比較する第１の比較器と上記第１の比較器の出力信号と三角波信号又は鋸波信号とを比較してＰＷＭ信号を生成する第２の比較器とを有し、上記スキップ信号生成回路が上記検出電圧と基準電圧とを比較してスキップ信号を生成する第２のヒステリシス比較器を有する請求項１、２又は３に記載の駆動信号供給回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000242003A JP4462734B2 (ja) | 2000-08-10 | 2000-08-10 | 駆動信号供給回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000242003A JP4462734B2 (ja) | 2000-08-10 | 2000-08-10 | 駆動信号供給回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002058239A JP2002058239A (ja) | 2002-02-22 |
| JP4462734B2 true JP4462734B2 (ja) | 2010-05-12 |
Family
ID=18733092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000242003A Expired - Fee Related JP4462734B2 (ja) | 2000-08-10 | 2000-08-10 | 駆動信号供給回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4462734B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104756384A (zh) * | 2012-09-04 | 2015-07-01 | 理光微电子株式会社 | 开关稳压器及其控制方法 |
| KR20160023091A (ko) | 2014-08-21 | 2016-03-03 | 한국전기연구원 | 스위칭 모드 전원 장치 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4271910B2 (ja) * | 2002-08-01 | 2009-06-03 | 株式会社ルネサステクノロジ | 半導体集積回路および電源回路 |
| CN100505494C (zh) | 2002-12-24 | 2009-06-24 | 三垦电气株式会社 | 开关电源装置及开关电源装置控制方法 |
| JP4400618B2 (ja) * | 2004-07-12 | 2010-01-20 | 株式会社村田製作所 | Ｄｃ−ｄｃコンバータ |
| JP4934403B2 (ja) | 2006-10-31 | 2012-05-16 | ローム株式会社 | 電源制御回路 |
| JP4643701B2 (ja) | 2008-10-24 | 2011-03-02 | レノボ・シンガポール・プライベート・リミテッド | 騒音を除去した電源装置 |
| JP2014027719A (ja) * | 2012-07-24 | 2014-02-06 | Toshiba Tec Corp | 電子機器およびプリンタ |
| US9800152B2 (en) * | 2015-07-06 | 2017-10-24 | Qualcomm Incorporated | Voltage regulator having auto mode optimized for load profiles |
| JP6619662B2 (ja) * | 2016-02-05 | 2019-12-11 | エイブリック株式会社 | スイッチングレギュレータ |
| US10530235B1 (en) * | 2018-06-20 | 2020-01-07 | Champion Microelectronic Corporation | Systems for and methods of synchronous rectification in a switching power converter |
| JP7271361B2 (ja) * | 2019-08-01 | 2023-05-11 | 日清紡マイクロデバイス株式会社 | 電流モード降圧型スイッチングレギュレータ |
| CN114337276B (zh) * | 2022-01-04 | 2023-09-01 | 上海南芯半导体科技股份有限公司 | 一种用于dc-dc转换器的轻载模式维持电路及其控制方法 |
-
2000
- 2000-08-10 JP JP2000242003A patent/JP4462734B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104756384A (zh) * | 2012-09-04 | 2015-07-01 | 理光微电子株式会社 | 开关稳压器及其控制方法 |
| KR20160023091A (ko) | 2014-08-21 | 2016-03-03 | 한국전기연구원 | 스위칭 모드 전원 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002058239A (ja) | 2002-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7272018B2 (en) | Switching power supply device and method for controlling switching power supply device | |
| US7609039B2 (en) | Controller and control method for DC-DC converter | |
| US6198258B1 (en) | DC-DC converter capable of soft starting function by slowly raising reference voltage | |
| US6157182A (en) | DC/DC converter with multiple operating modes | |
| JP3727064B2 (ja) | 向上した効率の電源及びこのような電源を具える送信器 | |
| JP4836624B2 (ja) | スイッチングレギュレータ | |
| KR100387895B1 (ko) | 직류-직류변환기 | |
| US6738272B2 (en) | Charge pump rush current limiting circuit | |
| JP4462734B2 (ja) | 駆動信号供給回路 | |
| US7075277B2 (en) | DC-DC converter | |
| JP4366335B2 (ja) | 昇圧コンバータ | |
| JP5274527B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2835299B2 (ja) | 自励式ｄｃ−ｄｃコンバータ | |
| JP2005287225A (ja) | 電圧駆動型スイッチ素子のドライブ回路および電源装置 | |
| US11742763B2 (en) | Switching control circuit and power supply circuit | |
| JP2001308688A (ja) | 出力回路 | |
| JPH10215567A (ja) | 電源回路 | |
| US7218538B2 (en) | Power source device | |
| US6559624B1 (en) | Voltage converter capable of outputting a stable output voltage | |
| JP2003047242A (ja) | スイッチング電源装置 | |
| JP3490049B2 (ja) | スイッチング電源装置 | |
| JP3622018B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4400992B2 (ja) | 駆動信号供給回路 | |
| JP2001157443A (ja) | パルス制御回路及び同期整流回路 | |
| JP2007028455A (ja) | パルス幅変調回路およびスイッチングアンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070801 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090918 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100216 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100216 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4462734 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140226 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |