JP3622018B2 - Ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータ Download PDFInfo
- Publication number
- JP3622018B2 JP3622018B2 JP06941996A JP6941996A JP3622018B2 JP 3622018 B2 JP3622018 B2 JP 3622018B2 JP 06941996 A JP06941996 A JP 06941996A JP 6941996 A JP6941996 A JP 6941996A JP 3622018 B2 JP3622018 B2 JP 3622018B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- pulse
- signal
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明はＩＣ回路内にコントロール部を内蔵し、コイルを駆動するスイッチトランジスタまたはダイオードを内蔵またはＩＣ外に付加し、ＩＣ外部にコイル、コンデンサー、トランジスターと調整機能に応じた抵抗、コンデンサー、その他部品を付加することで周波数制御方式のＤＣ−ＤＣコンバータを構成できるＤＣ−ＤＣコンバータ用ＩＣに関するものである。
【０００２】
【発明が解決しようとする課題】
従来の周波数制御方式のＤＣ−ＤＣコンバータは、特定の幅の一種類のパルス幅で制御されるのが一般的であった。この場合コイル電流を駆動するパルス幅の周期に対する割合であるデューティー比を小さくすればＤＣ−ＤＣコンバータの出力電圧のリップル電圧が比較的小さく安定動作をするが、ＤＣ−ＤＣコンバータ出力電流はコイル電流を駆動するデューティー比を大きくする場合に比較して、大幅に少ない値に制限されてしまう。一方デューティー比を大きくすると、コイル電流を駆動する１パルス間にコイルに貯えられるエネルギーが大きいため出力電流を少ししかとっていない場合のＤＣ−ＤＣコンバータの出力電圧のリップル電圧が大きくなってしまうという不具合があつた。またコイル電流を駆動する１パルスの幅を延ばすとコイル電流のピーク値が増加し、結果としてコイル電流スイッチトランジスタに流れる電流のピーク値が増加するため、コイル電流駆動スイッチトランジスタのオン抵抗による電力ロスのためＤＣ−ＤＣコンバータのエネルギー変換効率が低下するという不具合があった。
【０００３】
さらに入力電圧と出力電圧の関係が特に入力電圧に対して出力電圧が近い場合において、コイルにエネルギーが蓄積される期間とコイルに蓄積したエネルギーをＤＣ−ＤＣコンバータの出力側に伝達する帰還のバランスが悪くなるため、コイルに十分なエネルギーが蓄積しているにもかかわらず、そのエネルギーが出力に伝達されないため出力電圧が上昇せずコイル駆動パルスが出続け、ある限度を越えるとコイル駆動パルスが止まりそれまでコイルに蓄積され続けたエネルギーが一時に出力に伝達され非常に大きなＤＣ−ＤＣコンバータの出力電圧のリップル電圧が発生するという不具合があった。さらにこ現象はＤＣ−ＤＣコンバータの出力電圧のリップル電圧が大きくなるという不具合とともに、コイル電流駆動スイッチトランジスタに非常に大きなピーク電流が流れるため、コイル電流駆動スイッチトランジスタのオン抵抗による電力ロスが発生し、ＤＣ−ＤＣコンバータのエネルギー変換効率を大幅に低下させるという致命的な問題点もあった。
【０００４】
【課題を解決するための手段】
第１の電圧レベルを検出する第１の電圧比較器と、第２の電圧レベルを検出する第２の電圧比較器と、基準電圧回路と、発振回路と、出力電圧レベル帰還回路と、バッファー回路と、コイル電流駆動スイッチトランジスタを設け、出力電圧または出力電圧レベル帰還回路を通った出力電圧に応じた電圧を第１の電圧比較器が検出すると第１のパルス幅の間、コイル電流駆動スイッチトランジスタがオンとなってコイル電流を駆動して出力電圧を制御し、出力電圧または出力電圧レベル帰還回路を通った出力電圧に応じた電圧を第２の電圧比較器が検出すると第２のパルス幅の間、請求項１と同じようにコイル電流駆動スイッチトランジスタがオンとなってコイル電流を駆動して出力電圧を制御する。このように、出力電圧の絶対値の低下の程度に応じてパルス幅を変えて出力電圧を制御することで、ＤＣ−ＤＣコンバータの出力電圧のリップル電圧が小さく、かつ大きな出力電流を取り出すことができると同時に、高エネルギー変換効率が得られるＤＣ−ＤＣコンバータを実現できる。
【０００５】
【発明の実施の形態】
次に、この発明の実施形態を例を上げて説明する。
【０００６】
実施例１
図１はこの発明の実施例１の回路図で、１はコイル電流駆動ＩＣ、２は第１の電圧比較器、３は第２の電圧比較器、４は基準電圧回路、５は発振回路、６はバッファー回路、７はコイル電流駆動スイッチトランジスタ、８は電源、９はコイル、１０はダイオード、１１はコンデンサー、１２は負荷、１３はＩＣの電源端子、１４はＩＣのグランド端子、１５はＩＣのコイル電流駆動出力端子、１６は出力電圧帰還用のＩＣの端子、８６は出力電圧帰還回路である。図１の実施例１の回路ではコイル９の一方の端子は電源８のプラス出力端子に、コイルの他方の端子はダイオード１０のアノード端子と、ＩＣのコイル電流駆動出力端子１５を通してコイル駆動スイッチトランジスタ７のドレイン端子とに接続され、ダイオード１０のカソード端子はＩＣの電源端子１３と出力電圧帰還用のＩＣの端子１６とコンデンサー１１のプラス側端子と負荷１２の一方の端子に接続され、負荷１２の他方の端子とコンデンサー１１のマイナス端子とＩＣのグランド端子１４とコイル駆動スイッチトランジスタ７のソースと電源８のマイナス端子とがグランドに接続されている。
【０００７】
図２はこの発明の実施例１の発振回路５の回路図で、１７は第２の電圧比較器出力接続端子、１８は電流バイアス出力接続端子、１９は発振回路５の電源端子、２０は発振回路５のグランド端子、２１は第１の電圧比較器出力接続端子、２２は発振回路５の出力端子、２３はオン時間設定コンデンサー、２４はオフ時間設定コンデンサー、２５は定電流インバータ、２６はＮＡＮＤゲート、２７はＰチャネルトランジスタ１、２８はＰチャネルトランジスタ２である。図２で発振回路５は６個の定電流インバータ２５と１個のＮＡＮＤゲート２６がリング状に接続され、一般にリングオシレータと呼ばれる構成になっている。定電流インバータ２５の１つの出力と発振回路５のグランド端子２０間にオン時間設定コンデンサー２３が、さらにこの１つの定電流インバータ２５の出力と発振回路５の電源端子１９間に参照番号２７で示されるＰチャネルトランジスタ１と参照番号２８で示されるＰチャネルトランジスタ２が直列に接続されている。また他のもう一つの定電流インバータ２５の出力と発振回路のグランド端子２０との間にオフ時間設定コンデンサー２４が接続されている。図２の発振回路５はＮＡＮＤゲート２６の第１の電圧比較器出力接続端子２１に接続された入力端子にハイレベル信号がくると動作を開始し発振回路の出力端子２２からローレベルパルスを発生する。また発振回路５の出力端子２２から出力される信号のローレベルパルス幅はオン時間設定コンデンサー２３と第２の電圧比較器出力接続端子１７に入力される信号によりコントロールでき、発振回路５の出力端子から出力されるハイレベルパルスの最小パルス幅はオフ時間設定コンデンサー２４によってコントロールできる。
図７はこの発明の実施例１の発振回路に含まれる定電流インバータ２５の回路図で、５９は定電流インバータ２５の電源端子、６０は定電流インバータ２５のバイアス入力端子、６１はＰチャネルトランジスタ７、６２はＰチャネルトランジスタ８、６３は定電流インバータ２５の入力端子、６５はＮチャネルトランジスタ６、６６は定電流インバータ２５のグランド端子、６７は定電流インバータ２５の出力端子である。すべての定電流インバータ２５の電源端子５９は発振回路５の電源端子１９に、すべての定電流インバータ２５のグランド端子６６は発振回路５のグランド端子２０に接続され、Ｐチャネルトランジスタ７とＰチャネルトランジスタ８とＮチャネルトランジスタ６は定電流インバータ２５の電源端子５９とグランド端子６６間に直列に接続されている。定電流インバータ２５のＰチャネルトランジスタ７のゲートはバイアス入力端子６０を介して発振回路５の電流バイアス出力接続端子１８に接続され、さらにＩＣ内で基準電圧回路４の電流バイアス出力端子にも接続されることで、Ｐチャネルトランジスタ７のゲートには一定バイアス電圧が印加されるため、Ｐチャネルトランジスタ７を通して流れる電流は一定値にコントロールされている。従って、定電流インバータ２５は通常のインバータのように入力端子６３にハイレベル信号が入力されると出力端子６７がローレベルとなり、逆に入力端子にローレベル信号が入力されると出力端子がハイレベルとなるが、Ｐチャネルトランジスタ７の電流がコントロールされているため出力端子６７がローレベルからハイレベルに変化する場合の推移時間は定電流インバータ２５の出力端子６７とグランド端子６６間に接続されたコンデンサーとＰチャネルトランジスタ７を流れるコントロールされた電流によって自由に設定することができる。またＰチャネルトランジスタ７のトランジスタサイズを変更することで定電流インバータ２５の反転電圧をコントロールできる。さらに、Ｐチャネルトランジスタ８は省略することもできる。
図２に戻って説明を続ける。さらに定電流インバータ２５の出力端子がローレベルからハイレベルに変化する場合の推移時間は、図２の発振回路５のようにＰチャネルトランジスタ１とＰチャネルトランジスタ２を通して定電流インバータ２５の出力に電流を流し込むことによってもコントロール可能である。図２の発振回路５では第２の電圧比較器出力接続端子１７にローレベル信号が入力されＰチャネルトランジスタ２がオンになると、Ｐチャネルトランジスタ１とＰチャネルトランジスタ２を通して初段の定電流インバータ２５の出力に電流が流れ込みオン時間設定コンデンサー２３を速く充電するので、発振回路５の出力端子２２から出力されるパルスのローレベルパルス幅は短くなる。すなわち、発振回路出力端子２２のローレベルパルス幅とハイレベルパルス幅の最小値はそれぞれオン時間設定コンデンサー２３と、オフ時間設定コンデンサー２４を次段の定電流インバータ２５のスレショールド電圧まで充電する時間となる。さらに発振回路の最高発振周波数は、発振回路出力端子２２のローレベルパルス幅とハイレベルパルス幅の最小値の和で決まってくる。尚、Ｐチャネルトランジスタ１のゲートには端子１８を介して定電流インバータ２５のＰチャネルトランジスタ７（図７）と同様基準電圧回路より一定バイアス電圧が印加されている。また図２の発振回路５には複数の定電流インバータ２５が使われているが、個々の定電流インバータ２５を構成するトランジスタサイズは発振回路５が最適動作するよう、それぞれ別の大きさに調節される場合がある。
【０００８】
図３はこの発明の実施例１の基準電圧回路４の回路図で、２９はＮチャネルトランジスタ１、３０はＮチャネルトランジスタ２、３１はＰチャネルトランジスタ３、３２はＮチャネルトランジスタ７、３３は電流バイアス出力端子、３４は基準電圧出力端子、３５は基準電圧回路４の電源端子、３６は基準電圧回路のグランド端子、６４は抵抗１である。図３で参照番号２９のＮチャネルトランジスタ１と参照番号３０のＮチャネルトランジスタ２の組が、また参照番号３１のＰチャネルトランジスタ３と参照番号３２のＮチャネルトランジスタ７と参照番号６４の抵抗１の組とがそれぞれ基準電圧回路４の電源端子３５とグランド端子３６間に直列に接続されている。参照番号２９のＮチャネルトランジスタ１はディプレッションタイプのトランジスタでゲートとソースが接続され、Ｎチャネルトランジスタ７のゲートはＮチャネルトランジスタ１のソースとゲートに接続され、参照番号３１のＰチャネルトランジスタ３のゲートは同トランジスタのドレインに接続され、さらに参照番号３２のＮチャネルトランジスタ７のドレインにも接続されている。図３の基準電圧回路４は基準電圧出力端子３４から一定の基準電圧が、電流バイアス出力端子３３からＰチャネルトランジスタのゲートバイアス電圧を取り出すことができ、ゲートバイアス電圧がゲートに印加された参照番号３１のＰチャネルトランジスタ３を流れる電流はある一定値の定電流になる。さらに定電流の値そのものは、ゲートバイアス電圧がゲートに印加された参照番号３１のＰチャネルトランジスタ３のチャネル長とチャネル幅の設定により自由にコントロール可能である。図３の基準電圧回路４の詳細動作については、本願出願人自身による先願（特願平６−１９３４７８号）の明細書、図面に記載に記載されているので参照願いたい。
【０００９】
図４はこの発明の実施例１のバッファー回路６の回路図で、３７はバッファー回路の入力端子、３８はバッファー回路の出力端子、５８はインバータである。図４のバッファー回路６は複数段のインバータ５８から構成され段数は実施例１の場合は奇数段である。つまりバッファー回路６の入力端子３７に入力される信号の反転レベルの信号がバッファー回路出力端子３８から出力されるので実施例１においては発振回路５の出力がローレベルとなったとき、バッファー回路６の出力端子から出力される信号のレベルがハイレベルとなってコイル電流駆動スイッチトランジスタ７をオンにする。バッファー回路６を構成するインバータ５８のトランジスタのチャネル長やチャネル幅はバッファー回路６の後に接続されるコイル電流駆動スイッチトランジスタ７の入力容量に応じて適当な値を設定すればよい。
【００１０】
図５はこの発明の実施例１の出力電圧帰還回路８６の回路図で、３９は帰還抵抗１、４０は帰還抵抗２、４１は出力電圧帰還回路の入力端子、４２は出力電圧帰還回路のグランド端子、４３は出力電圧帰還回路の出力端子、４４は電圧帰還コンデンサーである。ＤＣ−ＤＣコンバータの出力電圧は参照番号３９の帰還抵抗１と参照番号４０の帰還抵抗２によって分圧されＤＣ−ＤＣコンバータの出力電圧に比例した電圧が出力電圧帰還回路８６の出力端子４３に伝達される。電圧帰還コンデンサー４４はＤＣ−ＤＣコンバータの出力電圧の変化を出力電圧帰還回路の出力端子に早く伝達するためのもので、必要に応じて付加され、その値も一般的な方法で必要とされるＤＣ−ＤＣコンバータの応答性能に応じて設定すればよい。
図６はこの発明の実施例１の第１、第２の電圧比較器２，３の回路図で、４５はＮチャネルトランジスタ３、４６はＮチャネルトランジスタ４、４７はＰチャネルトランジスタ１４、４８はＰチャネルトランジスタ４、４９はＰチャンネルトランジスタ５、５０はＮチャネルトランジスタ５、５１はＰチャネルトランジスタ６、５２は電圧比較器の正転入力端子、５３は電圧比較器の反転入力端子、５４は電圧比較器の電源端子、５５は電圧比較器のグランド端子、５６は電圧比較器の出力端子、５７は電圧比較器バイアス入力端子である。図６の電圧比較器２，３は一般的によく用いられる回路構成で公知の回路である。図１に示した第１の電圧比較器２と第２の電圧比較器３に図６の回路の電圧比較器が使われるが、第１の電圧比較器２の場合は参照番号４７のＰチャネルトランジスタ１４と参照番号４８のＰチャネルトランジスタ４の導電係数を規定するトランジスタのチャネル長とチャネル幅は同じ値に設定する。しかし、第２の電圧比較器３の場合は電圧比較器３の正転入力電圧よりも電圧比較器３の反転入力電圧が数ミリボルトから数十ミリボルト僅かに低い値の状態下で反転動作を行わせたいため、参照番号４７のＰチャネルトランジスタ１４の導電係数が参照番号４８のＰチャネルトランジスタ４のトランジスタの導電係数より小さくなるように２つのトランジスタのチャネル長およびチャネル幅が調節される。
【００１１】
全体の回路ブロックを示した図１と、各回路ブロック内を示した図２、図３、図４、図５、図６との接続関係を説明する。
ＩＣ内部では出力電圧帰還用のＩＣの端子１６と出力電圧帰還回路８６の入力端子が接続され、出力電圧帰還回路８６の出力端子が第１の電圧比較器２の反転入力端子５３と第２の電圧比較器３の反転入力端子５３とに接続され、基準電圧回路４の基準電圧出力端子３４が第１の電圧比較器２の正転入力端子５２と第２の電圧比較器３の正転入力端子５２とに接続され、基準電圧回路４の電流バイアス出力端子３３が発振回路５の電流バイアス出力接続端子１８と第１の電圧比較器２と第２の電圧比較器３の電圧比較器バイアス入力端子５７とに接続され、第１の電圧比較器２の出力端子５６が発振回路５の第１の電圧比較器２の出力接続端子２１に接続され、第２の電圧比較器３の出力端子５６が発振回路５の第２の電圧比較器３の出力接続端子１７に接続され、発振回路５の出力端子２２がバッファー回路６の入力端子３７に接続され、バッファー回路６の出力端子３８がコイル電流駆動スイッチトランジスタ７のゲート端子に接続されている。またＩＣの電源端子１３は基準電圧回路４の電源端子３５と発振回路５の電源端子１９に接続され、さらにバッファー回路６や定電流インバータ２５や電圧比較器その他のＩＣ内部のすべての回路の電圧供給源５９，５４，３５に接続されており、ＩＣのグランド端子１４は基準電圧回路４のグランド端子３６と発振回路５のグランド端子２０と出力電圧帰還回路のグランド端子４２に接続されるとともに、バッファー回路６や電圧比較器２，３や定電流インバータ２５その他のＩＣ内部のすべての回路のグランド端子５５，６６に接続されている。
【００１２】
この発明の実施例１ではＤＣ−ＤＣコンバータの出力電圧に比例した電圧が出力電圧帰還回路８６を通して第１の電圧比較器２と第２の電圧比較器３とに伝達される。一方第１の電圧比較器２と第２の電圧比較器３とには基準電圧回路４から一定の基準電圧が入力されているためＤＣ−ＤＣコンバータの出力電圧に比例した電圧が基準電圧近くになると第１の電圧比較器２または第１の電圧比較器２と第２の電圧比較器３の双方が反転動作をする。まず負荷１２に流れる電流、すなわちＤＣ−ＤＣコンバータの出力電流が少ない場合から説明を始める。ＤＣ−ＤＣコンバータの出力電流によりコンデンサー１１の電荷が放電されＤＣ−ＤＣコンバータの出力電圧が徐々に低下してきた場合、第１の電圧比較器２の反転電圧が第２の電圧比較器３の反転電圧より高めに設定されているため、まず第１の電圧比較器２の出力がローレベルからハイレベルへと反転する。第１の電圧比較器の出力がハイレベルになると発振回路５のＮＡＮＤゲート２６の第１の電圧比較器出力接続端子２１に接続された入力がハイレベルとなって発振回路５が動作を開始し、発振回路出力端子２２にローレベルパルスを出力する。発振回路５の出力がローレベルになるとバッファー回路６の出力がハイレベルとなってコイル電流駆動スイッチトランジスタ７がオンとなり、コイル９の電流は増加しエネルギーがコイル９に蓄積される。ＤＣ−ＤＣコンバータの出力電流が少ない場合はＤＣ−ＤＣコンバータの出力電圧が低下する傾きも小さい。従って、ＤＣ−ＤＣコンバータの出力は第２の電圧比較器３が反転するレベルにまでは低下しないので、発振回路５のローレベルパルス幅は固定された狭い幅である。つまり第２の電圧比較器３の出力がローレベルであるため、発振回路５のＰチャネルトランジスタ２がオンとなり、発振回路５のオン時間設定コンデンサー２３では初段の定電流インバータ２５から流れ込む電流に対してＰチャネルトランジスタ１とＰチャネルトランジスタ２を通して流れ込む電流が加算されるため、オン時間設定コンデンサー２３がＰチャネルトランジスタ２がオフしている場合よりも早く充電されることにより、オン時間が短くなり、その結果コイル電流駆動スイッチトランジスタ７がオンになるパルス幅は短い。この固定された狭いパルス幅をローレベルパルス幅１とする。このパルス幅の時間が経過すると、発振回路５の出力がハイレベルに戻りコイル電流駆動スイッチトランジスタ７がオフとなる。コイル電流駆動スイッチトランジスタ７がオフになると、コイル９に蓄積されていたエネルギーはダイオード１０を通してコンデンサー１１に送られる。すなわち、コンデンサー１１に蓄えられる電荷量が増加するので、ＤＣ−ＤＣコンバータの出力電圧は上昇する。ＤＣ−ＤＣコンバータの出力電圧が上昇すると第１の電圧比較器２の出力もハイレベルからローレベルへと反転する。一旦コンデンサー１１に蓄積された電荷は、時間の経過とともにＤＣ−ＤＣコンバータの出力電流により放電され、コンデンサー１１の端子間電圧が少しづつ低下する。ＤＣ−ＤＣコンバータの出力電圧が第１の電圧比較器２が反転するレベルにまで低下すると、再び第１の電圧比較器２が反転し上記動作を繰り返す。ＤＣ−ＤＣコンバータの出力電圧の低下はＤＣ−ＤＣコンバータの出力電流が多い程大きいので、発振回路出力端子のローレベルパルスの密度つまり、発振回路の発振周波数はＤＣ−ＤＣコンバータの出力電流の増加とともに高くなる。つまり、発振回路５の出力からは固定された狭いローレベルパルス幅１のパルスが出力され、ＤＣ−ＤＣコンバータの出力電流を増加していくとローレベルパルス幅１のパルスの間隔がどんどん狭くなっていく。すなわち、コイル電流駆動スイッチトランジスタ７がオンとなりコイル９にエネルギーが蓄積される１回当りの時間は一定であるが、ＤＣ−ＤＣコンバータの出力電流が増加することによってコイル電流駆動スイッチトランジスタ７がオフとなっている１回当りの時間が短くなるので、ＤＣ−ＤＣコンバータの出力電圧の平均値は一定に維持される。この動作におけるコイル電流駆動スイッチトランジスタ７がオンする１回当りの１パルス幅は固定された狭い幅であるので、ＤＣ−ＤＣコンバータの出力電圧のリップルは小さい。しかし、発振周波数の増加は発振回路出力端子２２のローレベルパルス幅とハイレベルパルス幅の最小値の和の周期になった時点でもはや増加しなくなる。図１９は発振回路５の出力端子２２における２種類の波形を示し、９１は波形５、９２は波形６である。図１９の波形５は高負荷時に発振回路５の発振周波数が最も高くなったとき、すなわち、ハイレベルパルス幅が、固定された最小オフ時間まで短くなって、発振回路５が自走発振をしているときの発振回路５の出力波形を模式的に示したものであり、図１９の波形６は低負荷時に発振回路５の周波数が低くなったとき、すなわち、ハイレベルパルス幅が、負荷条件により規制されて十分に長くなることで、発振回路５が間欠発振をしているときのものである。図１９では横軸が時間、縦軸が電圧である。
【００１３】
発振回路５の発振周波数が最大になってからＤＣ−ＤＣコンバータの出力電流をさらに増加した場合、ＤＣ−ＤＣコンバータの出力電圧は第２の電圧比較器３が反転するレベルにまで低下するようになる。第２の電圧比較器３が反転して出力がハイレベルになると、発振回路５のＰチャネルトランジスタ２のゲート電圧レベルはハイレベルとなるため、このトランジスタがオフになる。この結果発振回路５のオン時間設定コンデンサー２３に流れ込む電流は初段の定電流インバータ２５のＰチャネルトランジスタ７（図７）とＰチャネルトランジスタ８（図７）を通して流れ込む電流のみとなって発振回路５の出力端子２２から出力される信号のローレベルパルス幅は長くなる。
ここで発振回路５から出力される長くなったローレベルパルス幅は第２の電圧比較器３が反転するためのスレショルドに依存する。ＤＣ−ＤＣコンバータの出力電圧はコイル電流駆動スイッチトランジスタ７がオフになってコイル９に蓄積されていたエネルギーがダイオード１０を通してコンデンサー１１に送られるので、一旦上昇するが、その後、次に再びコイル９からコンデンサー１１にエネルギーが送られるまでの間、ＤＣ−ＤＣコンバータの出力電流依存で低下し続ける。この場合、コイル９に蓄積されてたエネルギーがコンデンサー１１に送られるには、有限の時間を有するので、ＤＣ−ＤＣコンバータの出力電圧はコイル電流駆動スイッチトランジスタ７がオフになっている間のいずれかの時点においてピーク値に達する。
つまりＤＣ−ＤＣコンバータの出力電流を特定の値に固定した場合、コイル９からダイオード１０を通してエネルギーがコンデンサー１１に送られた直後、ＤＣ−ＤＣコンバータの出力電圧がピーク値に向って上昇するが、この時点においてもいくつかの状態が存在する。以下に各状態を列挙する。まず、第１の電圧比較器２の出力と第２の電圧比較器３の出力の双方がハイレベルからローレベルに反転する状態、これを状態１とする。第１の電圧比較器２の出力がハイレベルのままで、第２の電圧比較器３の出力がハイレベルからローレベルに反転する状態、これを状態２とする。第１の電圧比較器２の出力と第２の電圧比較器３の出力が双方ともハイレベルのままである状態、これを状態３とする。
【００１４】
ＤＣ−ＤＣコンバータの出力電圧がピーク値に達した後、繰り返し述べたようにＤＣ−ＤＣコンバータの出力電圧はＤＣ−ＤＣコンバータの出力電流によって時間とともに低下する。またコイル電流駆動スイッチトランジスタ７は発振回路５の発振周波数が最大になった場合においても一定時間オフ状態となる。コイル電流駆動スイッチトランジスタ７がオフになる最少時間を最少オフ時間と呼ぶと、状態１においてもいくつかのケースが存在する。以下に各ケースを列挙する。最少オフ時間内に起こるＤＣ−ＤＣコンバータの出力電圧の低下によって、最小オフ時間の終了時点までに第１の電圧比較器２の出力と第２の電圧比較器３の出力の双方がローレベルからハイレベルに反転するケース、これを状態１のケース１とする。最少オフ時間内に起こるＤＣ−ＤＣコンバータの出力電圧の低下により第１の電圧比較器２の出力のみが、最少オフ時間内にローレベルからハイレベルに反転し、発振回路５からローレベルが出力されコイル電流駆動スイッチトランジスタ７がオンになっている期間に第２の電圧比較器３がローレベルからハイレベルに反転するケース、これを状態１のケース２とする。最少オフ時間内に第１の電圧比較器２のみがローレベルからハイレベルに反転し、第２の電圧比較器３はコイル電流駆動スイッチトランジスタ７がオンになっている間もローレベルのままのケースで、これを状態１のケース３とする。最少オフ時間内に第１の電圧比較器２の出力も第２の電圧比較器３もローレベルのままで、最少オフ時間後のＤＣ−ＤＣコンバータの出力電圧の低下により第１の電圧比較器２の出力がローレベルからハイレベルに反転し、コイル電流駆動スイッチトランジスタ７がオンになり、コイル電流駆動スイッチトランジスタ７がオンになっている間に、第２の電圧比較器３がローレベルからハイレベルに反転するケース、これを状態１のケース４とする。最少オフ時間内に第１の電圧比較器２の出力も、第２の電圧比較器３の出力もローレベルのままで、最少オフ時間後のＤＣ−ＤＣコンバータの出力電圧の低下により第１の電圧比較器２の出力がローレベルからハイレベルに反転し、コイル電流駆動スイッチトランジスタ７がオンになり、コイル電流駆動スイッチトランジスタ７がオンになっている間、第２の電圧比較器３の出力がローレベルのままであるケースで、これを状態１のケース５とする。また状態２においても状態１同様、いくつかのケースが存在する。以下に各ケースを列挙する。状態２においては第１の電圧比較器２の出力は常にハイレベルのままであるので、第２の電圧比較器３が最少オフ時間内にローレベルからハイレベルに反転するケース、これを状態２のケース１とする。最少オフ時間内は第２の電圧比較器３の出力はローレベルのままで、コイル電流駆動スイッチトランジスタ７がオンになっている間に第２の電圧比較器３の出力がローレベルからハイレベルに反転するケース、これを状態２のケース２とする。最少オフ時間内もコイル電流駆動スイッチトランジスタ７がオンになっている間も、第２の電圧比較器３の出力がローレベルのままのケースなどで、これを状態２のケース３とする。状態３においては１つのケースしか存在せず、最少オフ時間の間とコイル電流駆動スイッチトランジスタ７がオンになっている間のすべての時間において、第１の電圧比較器２の出力と第２の電圧比較器３の出力の双方がハイレベルのままである。
【００１５】
以上の動作説明において肝要の点は、発振回路５についての既述の動作説明から明らかなように、第２の電圧比較器３から出力されるローレベルパルスに応答して、相対的に短い方のオン時間が設定されることで、ローレベルパルス幅が短くなり、これとは逆に、第２の電圧比較器３から出力されるハイレベルパルスに応答して、相対的に長い方のオン時間が設定されることで、ローレベルパルス幅が長くなるということであり、その様子を模式的に表わすのが図８の波形図である。図８は、発振回路５の出力端子２２における２種類の波形を示し、６８は波形１、６９は波形２である。波形１は、第１の電圧比較回路２からのハイレベルパルスに応答して、発振動作状態になっている発振回路５において、第２の電圧比較器３からのローレベルパルスに応答して、短い方のオン時間（ローレバルパルス幅１）が設定されている場合に、負荷の増大により、オフ時間（ハイレベルパルス幅）が発振回路５に固有の最小オフ時間まで短縮して、最高の発振周波数で自走発振している状態での、発振回路５の出力端子２２における信号波形である。波形２は、第１の電圧比較器２からのハイレベルパルスに応答して、発振状態になっている発振回路５において、第２の電圧比較器３からのハイレベルパルスに応答して、長い方のオン時間（ローレベルパルス幅２）が設定されている場合に、負荷の増大により、オフ時間（ハイレベルパルス幅）が上記波形１の場合の最小オフ時間と同値の最小オフ時間まで短縮して、最高の発振周波数で自走発振している状態での、発振回路５の出力端子２２における信号波形である。
ところで、状態１のケース１、状態２のケース１、状態３においては、コイル電流駆動スイッチトランジスタ７が１回にオンしている時間は固定された最も長い時間となる。これをローレベルパルス幅２とする。またコイル電流駆動スイッチトランジスタ７が１回にオフしている時間は最少オフ時間となる。図８の波形２はこの場合の発振回路５の出力波形を模式的に示したものでもある。状態１のケース２、状態１のケース４、状態２のケース２のように、コイル電流駆動スイッチトランジスタ７がオンになっている期間に第２の電圧比較器３がローレベルからハイレベルに反転した場合には、コイル電流駆動スイッチトランジスタ７のオン時間はローレベルパルス幅１と同じまたはそれよりも長く、ローレベルパルス幅２と同じまたはそれよりも短くなる。特にコイル電流駆動スイッチトランジスタ７がオフになる直前に第２の電圧比較器３がローレベルからハイレベルに反転した場合には、各回路動作の遅れによりコイル電流駆動スイッチトランジスタ７のオン時間が長くならない場合もある。状態１のケース４、状態１のケース５のように、最少オフ時間内に第１の電圧比較器２の出力がローレベルからハイレベルに反転しない場合には、コイル電流駆動スイッチトランジスタ７の１回のオフ時間は最少オフ時間より長くなる。これまで各状態の各ケースについて説明してきたが、図１８に各状態の各ケースの一覧表を示す。ＤＣ−ＤＣコンバータの動作においては特定状態の特定のケースのみが連続する場合もあるが、特定の状態の特定のケースが連続せずに、任意のケースが組み合わされた動作となることもある。しかし平均してみると、ＤＣ−ＤＣコンバータの出力電流が増加するとともにコイル電流駆動スイッチトランジスタ７がオンになっている時間の割合が、オフになっている時間の割合に比べて増加し、コイル９からダイオード１０を通してコンデンサー１１に送られるエネルギーを増加させるので、ＤＣ−ＤＣコンバータの出力電流が多い場合でも出力電圧の低下を食い止める。
【００１６】
この発明の実施例１のＤＣ−ＤＣコンバータはそれからの出力電流が少ない場合には、第１の電圧比較器２が反転動作を繰り返して狭いパルス幅でコイル駆動スイッチトランジスタをオンにするため、１回のパルスによってコイルに蓄積されるエネルギー量は少なく従って出力電圧のリップルも小さい。さらにＤＣ−ＤＣコンバータの出力電流が多い場合は第２の電圧比較器３が反転し広いパルス幅でコイル駆動スイッチトランジスタをオンにするため、１回のパルスによってコイルに蓄積されるエネルギー量が多く、従って出力側に伝達されるエネルギー量も増加して出力電圧の低下を食い止める。この発明の実施例１の構成ではＤＣ−ＤＣコンバータの出力電圧のリップル電圧が小さく、かつ大きな出力電流を取り出すことができるばかりでなく、高エネルギー変換効率が得られる。
【００１７】
図９はこの発明の実施例１の第１の変形例に使われる発振回路で図２の発振回路５の代わりに図９の発振回路を用いる。発振回路以外のすべての回路ならびに発振回路外部の接続には変更がない。図９で１７は第２の電圧比較器出力接続端子、１８は電流バイアス出力接続端子、１９は発振回路の電源端子、２０は発振回路のグランド端子、２１は第１の電圧比較器出力接続端子、２２は発振回路の出力端子、２３はオン時間設定コンデンサー、２４はオフ時間設定コンデンサー、２５は定電流インバータ、２６はＮＡＮＤゲート、５８はインバータ、７０はＰチャネルトランジスタ９、７１はＰチャネルトランジスタ１０、７２はＰチャネルトランジスタ１１、７３はＰチャネルトランジスタ１２である。図２の発振回路同様、図９の発振回路は６個の定電流インバータ２５と１つのＮＡＮＤゲート２６からなるリングオシレータで構成されているが、図２の発振回路との違いは、オン時間設定コンデンサー２３及びオフ時間設定コンデンサー２４が各別の出力端子に接続された２つの段の定電流インバータ２５の出力端子と電源間に、Ｐチャネルトランジスタ７０，７１，７２，７３がそれぞれ別に２個づつ直列に接続されている点である。
【００１８】
図９の発振回路においては第２の電圧比較器３の出力がローレベルの場合第２の電圧比較器出力接続端子１７を通してＰチャネルトランジスタ１０のゲートにはローレベルが印加されるので、オン時間設定コンデンサー２３に流れ込む電流は初段の定電流インバータ２５から流れ込む電流とＰチャネルトランジスタ９及びＰチャネルトランジスタ１０とを通して流れ込む電流との加算になる。またＰチャネルトランジスタ１２のゲートに印加される信号は第２の電圧比較器３からの出力の反転信号となるため、Ｐチャネルトランジスタ１２はオフ状態であり、オフ時間設定コンデンサー２３に流れ込む電流は初段の定電流インバータ２５から流れ込む電流のみである。従って発振回路５の出力端子２２から出力されるローレベルのパルス幅は短く、ハイレベルのパルス幅の最低値は相対的に長い。これに対して、第２の電圧比較器３の出力がハイレベルの場合には第２の電圧比較器出力接続端子１７を通してＰチャネルトランジスタ１０のゲートにはハイレベルが印加されて、Ｐチャネルトランジスタ１０がオフになるため、オン時間設定コンデンサー２３に流れ込む電流は初段の定電流インバータ２５から流れ込む電流のみになる。この場合、Ｐチャネルトランジスタ１２のゲートに印加される信号は第２の電圧比較器３からの出力の反転信号であるためＰチャネルトランジスタ１２はオン状態であり、オフ時間設定コンデンサー２４に流れ込む電流は４段目の定電流インバータ２５から流れ込む電流にＰチャネルトランジスタ１１とＰチャネルトランジスタ１２を通して流れ込む電流の加算になる。従って発振回路５の出力端子２２から出力されるローレベルのパルス幅は長く、それとの相対において、ハイレベルのパルス幅の最低値は短い。またオン時間設定コンデンサー２３とオフ時間設定コンデンサー２４の容量値を同じとし、さらに、オン時間設定コンデンサー２３に加算する電流値を設定しているＰチャネルトランジスタ９と、オフ時間設定コンデンサー２４に加算する電流値を設定しているＰチャネルトランジスタ１１の導電率を同じにしておけば、第２の電圧比較器３の出力がローレベルからハイレベルに変わった時点での発振回路５の出力端子２２から出力されるローレベルパルス幅の増加分とハイレベルパルス幅の減少分が同じ値になって、結果として発振回路５の最高発振周波数に関し、第１の電圧比較器２のみが反転している場合と、第２の電圧比較器３も反転した場合とでほぼ同一の値に保つことができる。つまり実施例１に第１の変形を採用することで発振回路の高負荷時の最高発振周波数をＤＣ−ＤＣコンバータの出力電流条件によらず一定にすることができる。第１の電圧比較器２のみが反転している場合と、第１の電圧比較器２および第２の電圧比較器３が共に反転している場合の模式的な発振回路５の出力波形を図１０に示す。波形３は、第１の電圧比較器２のみが反転していて、短い方のオン時間が設定されている場合において、負荷の増大により発振周波数が最高になった状態での、発振回路５の出力端子２２の信号波形であり、波形４は、第１の電圧比較器２および第２の電圧比較器３が双方とも最少オフ時間内に反転していて、長い方のオン時間が設定されている場合において、負荷の増大により発振周波数が最高になった状態での、発振回路５の出力端子２２の信号波形である。
【００１９】
図１１はこの発明の実施例１の第２の変形例で使う発振回路の回路図で、第２の変形例では図２の発振回路の代わりに図１１の発振回路を用いる。発振回路以外のすべての回路ならびに発振回路外部接続には変更がない。図１１で１７は第２の電圧比較器出力接続端子、２０は発振回路のグランド端子、２１は第１の電圧比較器出力接続端子、２２は発振回路の出力端子、２３はオン時間設定コンデンサー、２４はオフ時間設定コンデンサー、２５は定電流インバータ、２６はＮＡＮＤゲート、５８はインバータ、７６はＮチャネルトランジスタ８、７７はＮチャネルトランジスタ９、７８は追加のオン時間設定コンデンサー２、７９は追加のオフ時間設定コンデンサー２、である。図２の発振回路同様、図１１の発振回路は６個の定電流インバータ２５と１つのＮＡＮＤゲート２６によりリングオシレータが構成されているが、図２の発振回路との違いは、定電流インバータ２５の出力と発振回路５の電源間にＰチャネルトランジスタが２個直列に接続されていたものを除去して、代わりに追加のオン時間設定コンデンサー２とＮチャネルトランジスタ８を元来のオン時間設定コンデンサー２３に対して並列に、そして追加のオフ時間設定コンデンサー２とＮチャネルトランジスタ９を元来のオフ時間設定コンデンサー２４に対して並列に接続している点である。Ｎチャネルトランジスタ８のゲートは第２の電圧比較器出力接続端子１７に接続されており、第２の電圧比較器３の出力が反転してハイレベルになると、Ｎチャネルトランジスタ８がオンになって、元来のオン時間設定コンデンサー２３に追加のオン時間設定コンデンサー２が付加されて合成オン時間設定コンデンサーを大きくしたのと等価になり、発振回路５の出力端子２２から出力されるローレベルパルスの幅が増加する。一方、Ｎチャネルトランジスタ９のゲートには第２の電圧比較器出力接続端子１７から入力される信号の反転信号が入力されるため、第２の電圧比較器３の出力が反転してハイレベルになると、Ｎチャネルトランジスタ９がオフになって、元来のオフ時間設定コンデンサー２４にそれまで付加されていた追加のオフ時間設定コンデンサー２が取り除かれて、合成オフ時間設定コンデンサーの値を小さくしたのと等価になり、発振回路５の出力端子２２から出力されるハイレベルパルスの幅が減少する。つまり図１１の発振回路５も実施例１の第１の変形例の図９の発振回路とまったく同様の動作をする。従って図９の発振回路の代わりに図１１の発振回路を使っても、実施例１の第１の変形とまったく同じＤＣ−ＤＣコンバータの動作を確保することが可能である。
【００２０】
また実施例１では、ＤＣ−ＤＣコンバータの出力電圧を出力電圧帰還回路８６を通して第１の電圧比較器２と第２の電圧比較器３に伝達しているが、出力電圧帰還回路８６を省略して出力電圧帰還用のＩＣの端子１６と第１の電圧比較器２の反転入力端子５３及び第２の電圧比較器３の反転入力端子５３とを接続して、ＤＣ−ＤＣコンバータの出力電圧を直接第１の電圧比較器２と第２の電圧比較器３に入力するようにしてもよい。また実施例１ではコイル駆動スイッチトランジスタ７をＩＣ内部に設けているが、ＩＣ外部に設けるようにしてもよくＭＯＳトランジスタの代わりにバイポーラトランンジスタを使うことも可能である。また実施例１ではダイオード１０をＩＣ外部に設けているがＩＣ内部に設けてもよい。一般的にコイル電流駆動スイッチトランジスタ７をコイル９とグランド端子１４間から、電源端子１３とコイル９間に接続を変更することで昇圧タイプのＤＣ−ＤＣコンバータから降圧タイプのＤＣ−ＤＣコンバータもしくは反転タイプのＤＣ−ＤＣコンバータに変更することが可能であるが、実施例１においても一般的な場合と同様、降圧タイプのＤＣ−ＤＣコンバータもしくは反転タイプのＤＣ−ＤＣコンバータへの変更が可能である。
【００２１】
実施例２
図１２はこの発明の実施例２の回路図で、１はコイル電流駆動ＩＣ、２は第１の電圧比較器、３は第２の電圧比較器、８０は基準電圧回路２、５は発振回路、６はバッファー回路、７はコイル電流駆動スイッチトランジスタ、８は電源、９はコイル、１０はダイオード、１１はコンデンサー、１２は負荷、１３はＩＣの電源端子、１４はＩＣのグランド端子、１５はＩＣのコイル電流駆動出力端子、１６は出力電圧帰還用のＩＣの端子、８６は出力電圧帰還回路である。図１２の回路では実施例１と同様にコイル９の一方の端子は電源８のプラス出力端子に、コイル９の他方の端子はダイオード１０のアノード端子とＩＣのコイル電流駆動出力端子１５を通してコイル駆動スイッチトランジスタ７のドレイン端子とに接続され、ダイオード１０のカソード端子はＩＣの電源端子１３と出力電流帰還用のＩＣの端子１６とコンデンサー１１のプラス側端子と負荷１２の一方の端子に接続され、負荷１２の他方の端子とコンデンサー１１のマイナス端子とＩＣのグランド端子１４とコイル駆動スイッチトランジスタ７のソースと電源のマイナス端子とがグランドに接続されている。
【００２２】
図１３はこの発明の実施例２の参照番号８０で示される基準電圧回路２の回路図で、２９はＮチャネルトランジスタ１、３０はＮチャネルトランジスタ２、３１はＰチャネルトランジスタ３、３２はＮチャネルトランジスタ７、３３は電流バイアス出力端子、３４は基準電圧出力端子、３５は基準電圧回路の電源端子、３６は基準電圧回路のグランド端子、６４は抵抗１、８１は追加の基準電圧出力端子２、８２は抵抗２である。図１３で参照番号２９のＮチャネルトランジスタ１と参照番号３０のＮチャネルトランジスタ２が、また参照番号３１のＰチャネルトランジスタ３と参照番号３２のＮチャネルトランジスタ７と参照番号６４の抵抗１と参照番号８２の抵抗２とが基準電圧回路８０の電源端子３５とグランド端子３６間に直列に接続されている。参照番号２９のＮチャネルトランジスタ１はディプレッションタイプのトランジスタでゲートとソースが接続され、参照番号３２のＮチャネルトランジスタ７のゲートは参照番号２９のＮチャネルトランジスタ１のソースとゲートに、参照番号３１のＰチャネルトランジスタ３のゲートは同トランジスタのドレインに接続され、さらに参照番号３２のＮチャネルトランジスタ７のドレインに接続されている。参照番号３２のＮチャネルトランジスタ７のソースは、参照番号６４の抵抗１に接続されている。図１２の基準電圧回路８０は第１の基準電圧出力端子３４からは一定の基準電圧が、参照番号８１の第２の基準電圧出力端子２からは第１の基準電圧出力端子３４より数ミリボルトから数十ミリボルト僅かに低い基準電圧が取り出される。さらに電流バイアス出力端子３３から参照番号３１のＰチャネルトランジスタ３のゲートバイアス電圧を取り出すことができ、ゲートバイアス電圧がゲートに印加された参照番号３１のＰチャネルトランジスタ３を流れる電流はある一定の定電流になる。さらに定電流の値そのものは、ゲートバイアス電圧がゲートに印加された参照番号３１のＰチャネルトランジスタ３のチャネル長とチャネル幅によってコントロール可能である
【００２３】
実施例２では図１２に示したように参照番号８０の基準電圧回路２の第１の基準電圧出力端子３４が第１の電圧比較器２の正転入力端子５２に、参照番号８０の基準電圧回路２の参照番号８１の第２の基準電圧出力端子２が第２の電圧比較器３の正転入力端子５２に接続されている部分を除くと、発振回路５、バッファー回路６、出力電圧帰還回路８６の構成および接続関係は実施例１と同じである。また実施例１においては第２の電圧比較器３を構成するトランジスタの導電率調節により第２の電圧比較器の比較電圧に僅かなオフセット電圧を設けていたが、実施例２では図６の第２の電圧比較器３の参照番号４７のＰチャネルトランジスタ１４と参照番号４８のＰチャネルトランジスタ４とには導電係数が同じものが使われる。すなわち、構成するトランジスタの導電率調節は行なわないので第２電圧比較器３の比較電圧のオフセットはない。しかし、実施例２では参照番号８０の基準電圧回路２から第１の電圧比較器２の正転入力端子５２に入力される電圧より、第２の電圧比較器３の正転入力端子５２に入力される電圧が僅かに低いため、実施例１同様ＤＣ−ＤＣコンバータの出力電圧が低下してきた場合に、第１の電圧比較器２の方が第２の電圧比較器３より高い電圧で出力電圧がローレベルからハイレベルへと反転する。従って実施例２においてもＤＣ−ＤＣコンバータの動作は例１とまったく同じになる。
【００２４】
また実施例２においても実施例１同様、図９の発振回路５を使って第１の変形が可能であるとともに、図１１の発振回路を使って第２の変形が可能であることはいうまでもない。また実施例１と同様出力電圧帰還回路８６を省略することもできる。また実施例２では、実施例１同様コイル駆動スイッチトランジスタ７をＩＣ内部に設けているが、ＩＣ外部に設けるようにしてもよくＭＯＳトランジスタの代わりにバイポーラトランンジスタを使うことも可能である。また実施例２では実施例１同様ダイオード１０をＩＣ外部に設けているがＩＣ内部に設けてもよい。一般的にコイル電流駆動スイッチトランジスタ７をコイル９とグランド端子１４間から、電源端子１３とコイル９間に接続を変更することで昇圧タイプのＤＣ−ＤＣコンバータから降圧タイプのＤＣ−ＤＣコンバータもしくは反転タイプのＤＣ−ＤＣコンバータに変更が可能であるが、実施例１同様実施例２においても一般的な場合と同様、降圧タイプのＤＣ−ＤＣコンバータもしくは反転タイプのＤＣ−ＤＣコンバータへの変更が可能である。
【００２５】
実施例３
図１４はこの発明の実施例３の回路図で、１はコイル電流駆動ＩＣ、２は第１の電圧比較器、３は第２の電圧比較器、４は基準電圧回路、５は発振回路、６はバッファー回路、７はコイル電流駆動スイッチトランジスタ、８は電源、９はコイル、１０はダイオード、１１はコンデンサー、１２は負荷、１３はＩＣの電源端子、１４はＩＣのグランド端子、１５はＩＣのコイル電流駆動出力端子、１６は出力電圧帰還用のＩＣの端子、８３は出力電圧帰還回路２である。図１４の実施例３の回路ではコイル９の一方の端子は電源８のプラス出力端子に、コイル９の他方の端子はダイオード１０のアノード端子とＩＣのコイル電流駆動出力端子１５を通してコイル駆動スイッチトランジスタ７のドレイン端子とに接続され、ダイオード１０のカソード端子はＩＣの電源端子１３と出力電圧帰還用のＩＣの端子１６とコンデンサー１１のプラス側端子と負荷１２の一方の端子に接続され、負荷１２の他方の端子とコンデンサー１１のマイナス端子とＩＣのグランド端子１４とコイル駆動スイッチトランジスタ７のソースと電源８のマイナス端子とがグランドに接続されている。
図１５はこの発明の実施例３の参照番号８３の出力電圧帰還回路２の回路図で、３９は帰還抵抗１、４０は帰還抵抗２、４１は出力電圧帰還回路の入力端子、４２は出力電圧帰還回路のグランド端子、４３は出力電圧帰還回路の第１の出力端子、４４は電圧帰還コンデンサー、８５は帰還抵抗３、８４は出力電圧帰還回路の第２の出力端子２である。ＤＣ−ＤＣコンバータの出力電圧は参照番号３９の帰還抵抗１と参照番号４０の帰還抵抗２と参照番号８５の帰還抵抗３によって分圧されＤＣ−ＤＣコンバータの出力電圧に比例した電圧が出力電圧帰還回路８３の第１の出力端子３４に出力されるとともに、参照番号８５の帰還抵抗３の電圧降下分、参照番号８４の出力電圧帰還回路の第２の出力端子２には出力電圧帰還回路８３の第１の出力端子４３より低い電圧が出力される。参照番号８５の帰還抵抗３による電圧降下は、数ミリボルトから数十ミリボルト程度になるよう帰還抵抗３の値が設定される。電圧帰還コンデンサー４４は図５の出力電圧帰還回路８６同様、ＤＣ−ＤＣコンバータの出力電圧の変化を出力電圧帰還回路８３の出力端子に早く伝達するためのもので必要に応じて付加され、その値も一般的な方法で必要とされるＤＣ−ＤＣコンバータの応答性能に応じて設定すればよい。
【００２６】
実施例３では参照番号８３の出力電圧帰還回路２の第１の出力端子４３が第２の電圧比較器３の反転入力端子に、出力電圧帰還回路２の第２の出力端子２が第１の電圧比較器２の反転入力端子５３に接続されている部分を除くと、発振回路５、基準電圧回路４、バッファー回路６の構成および接続関係は実施例１と同じである。また実施例１においては第２電圧比較器３を構成するトランジスタの導電率調節により第２の電圧比較器３の比較電圧に僅かなオフセット電圧を設けていたが、実施例３では図６の第２の電圧比較器３の参照番号４７のＰチャネルトランジスタ１４と参照番号４８のＰチャネルトランジスタ４とには導電係数が同じものが使われる。すなわち、構成するトランジスタの導電率調節は行なわないので、第２の電圧比較器３の比較電圧のオフセットはない。しかし、実施例３では参照番号８３の出力電圧帰還回路２の参照番号８４の出力端子２から第１の電圧比較器２の反転入力端子５３に入力される電圧より、出力電圧帰還回路２の出力端子４３より第２の電圧比較器３の反転入力端子５３に入力される電圧が僅かに高いため、実施例１同様ＤＣ−ＤＣコンバータの出力電圧が低下してきた場合、第１の電圧比較器２の方が第２の電圧比較器３より高い電圧で出力端子がローレベルからハイレベルへと反転する。従って実施例３においてもＤＣ−ＤＣコンバータの動作は実施例１とまったく同じになる。
【００２７】
また実施例３では、実施例１同様コイル駆動スイッチトランジスタ７をＩＣ内部に設けているが、ＩＣ外部に設けるようにしてもよくＭＯＳトランジスタの代わりにバイポーラトランンジスタを使うことも可能である。また実施例３では実施例１同様ダイオード１０をＩＣ外部に設けているがＩＣ内部に設けてもよい。一般的にコイル電流駆動スイッチトランジスタ７をコイル９とグランド端子１４間から、電源端子１３とコイル９間に接続を変更することで昇圧タイプのＤＣ−ＤＣコンバータから降圧タイプのＤＣ−ＤＣコンバータもしくは反転タイプのＤＣ−ＤＣコンバータに変更が可能であるが、実施例１同様実施例３においても一般的な場合と同様、降圧タイプのＤＣ−ＤＣコンバータもしくは反転タイプのＤＣ−ＤＣコンバータへの変更が可能である。
【００２８】
実施例４
図１６は本発明にかかるＤＣ−ＤＣコンバータの実施例４を示す全体回路図である。基本的には図１に示した実施例１と同様であり、対応する部分には対応する参照番号を付して理解を容易にしている。異なる点は第３の電圧比較器８７を備えていることであり、本実施例４では出力電圧の変動を三段階のレベルで順次検出し、一層きめの細かい出力電圧制御を行なっている。図１７は、図１６に示した実施例４に組み込まれる発振回路５の具体的な構成を示す回路図である。基本的には図２に示した実施例１に組み込まれる発振回路５と同様であり、対応する部分には対応する参照番号を付して理解を容易にしている。異なる点は第３の電圧比較器出力接続端子８８を備えていることであり、さらにこれを関連して参照番号８９で示されるＰチャネルトランジスタ１３及び参照番号９０で示されるＰチャネルトランジスタ１４を備えている。図において第２の電圧比較器３の出力が反転すると、参照番号２８のＰチャネルトランジスタ２がオフになりオン時間設定コンデンサー２３に対する充電器の一部が遮断され、発振回路５の出力ローレベルパルス幅が拡大化される。さらに出力電圧が低下すると、第３の電圧比較器８７の出力が反転し、参照番号９０のＰチャネルトランジスタ１４がオフになり、オン時間設定コンデンサー２３に対する充電器が全部遮断され（初段の定電流インバータ２５からの充電路を除いて）、発振回路５の出力ローレベルパルス幅が一層拡大化される。
【００２９】
【発明の効果】
実施例１、実施例２、実施例３及び実施例４に示したように、少なくとも出力電圧の第１の電圧レベルを検出する第１の電圧比較器と、出力電圧の第２の電圧レベルを検出する第２の電圧比較器と、基準電圧回路と、発振回路と、出力電圧レベル帰還回路と、バッファー回路と、コイル電流駆動スイッチトランジスタからなる構成とする。この構成とすることにより、出力電圧または出力電圧レベル帰還回路を通った出力電圧に応じた電圧を第１の電圧比較器が検出すると第１のパルス幅の間、コイル電流駆動スイッチトランジスタがオンとなって出力電圧を制御し、出力電圧または出力電圧レベル帰還回路を通った出力電圧に応じた電圧を第２の電圧比較器が検出すると第２のパルス幅の間、コイル電流駆動スイッチトランジスタがオンとなって出力電圧を制御する。これにより出力電圧の絶対値の低下の程度に応じてパルス幅を変えて出力電圧を制御することが可能になる。出力電圧の変化量に応じて複数のパルス幅を設定して電圧制御を行うため、ＤＣ−ＤＣコンバータの出力電圧のリップル電圧が小さく、かつ大きな出力電流を取り出すことができると同時に、高エネルギー変換効率が得られるＤＣ−ＤＣコンバータを実現できる。
【図面の簡単な説明】
【図１】この発明の実施例１の全体回路図。
【図２】この発明の実施例１の発振回路５の回路図。
【図３】この発明の実施例１の基準電圧回路４の回路図。
【図４】この発明の実施例１のバッファー回路６の回路図。
【図５】この発明の実施例１の出力電圧帰還回路８６の回路図。
【図６】この発明の実施例１の電圧比較器２，３の回路図。
【図７】この発明の実施例１の定電流インバータ２５の回路図。
【図８】この発明の実施例１の発振回路５の出力波形図。
【図９】この発明の実施例１の第１の変形例で使う発振回路５の回路図。
【図１０】この発明の実施例１の第１の変形例で使う発振回路５の出力波形図。
【図１１】この発明の実施例１の第２の変形例で使う発振回路５の回路図。
【図１２】この発明の実施例２の全体回路図。
【図１３】この発明の実施例２の基準電圧回路８０の回路図。
【図１４】この発明の実施例３の全体回路図。
【図１５】この発明の実施例３の出力電圧帰還回路８３の回路図。
【図１６】この発明の実施例４の全体回路図。
【図１７】この発明の実施例４の発振回路５の回路図。
【図１８】この発明の実施例１の各状態の各ケース一覧。
【図１９】従来技術の発振回路の出力波形図。
【符号の説明】
１はＩＣ、２は第１の電圧比較器、３は第２の電圧比較器、４は基準電圧回路、５は発振回路、６はバッファー回路、７はコイル電流駆動スイッチトランジスタ、８は電源、９はコイル、１０はダイオード、１１はコンデンサー、１２は負荷、１３はＩＣの電源端子、１４はＩＣのグランド端子、１５はＩＣのコイル電流駆動出力端子、１６は出力電圧帰還用のＩＣの端子、１７は第２の電圧比較器出力接続端子、１８は電流バイアス出力接続端子、１９は発振回路の電源端子、２０は発振回路のグランド端子、２１は第１の電圧比較器出力接続端子、２２は発振回路の出力端子、２３はオン時間設定コンデンサー、２４はオフ時間設定コンデンサー、２５は定電流インバータ、２６はＮＡＮＤゲート、２７はＰチャネルトランジスタ１、２８はＰチャネルトランジスタ２、２９はＮチャネルトランジスタ１、３０はＮチャネルトランジスタ２、３１はＰチャネルトランジスタ３、３２はＮチャネルトランジスタ７、３３は電流バイアス出力端子、３４は基準電圧出力端子、３５は基準電圧回路の電源端子、３６は基準電圧回路のグランド端子、３７はバッファー回路の入力端子、３８はバッファー回路の出力端子、３９は帰還抵抗１、４０は帰還抵抗２、４１は出力電圧帰還回路の入力端子、４２は出力電圧帰還回路のグランド端子、４３は出力電圧帰還回路の出力端子、４４は電圧帰還コンデンサー、４５はＮチャネルトランジスタ３、４６はＮチャネルトランジスタ４、４７はＰチャネルトランジスタ１４、４８はＰチャネルトランジスタ４、４９はＰチャンネルトランジスタ５、５０はＮチャネルトランジスタ５、５１はＰチャネルトランジスタ６、５２は電圧比較器の正転入力端子、５３は電圧比較器の反転入力端子、５４は電圧比較器の電源端子、５５は電圧比較器のグランド端子、５６は電圧比較器の出力端子、５７は電圧比較器バイアス入力端子、５８はインバータ、５９は定電流インバータの電源端子、６０は定電流インバータのバイアス入力端子、６１はＰチャネルトランジスタ７、６２はＰチャネルトランジスタ８、６３は定電流インバータの入力端子、６４は抵抗１、６５はＮチャネルトランジスタ６、６６は定電流インバータのグランド端子、６７は定電流インバータの出力端子、６８は波形１、６９は波形２、７０はＰチャネルトランジスタ９、７１はＰチャネルトランジスタ１０、７２はＰチャネルトランジスタ１１、７３はＰチャネルトランジスタ１２、７４は波形３、７５は波形４、７６はＮチャネルトランジスタ８、７７はＮチャネルトランジスタ９、７８はオン時間設定コンデンサー２、７９はオフ時間設定コンデンサー２、８０は基準電圧回路２、８１は基準電圧出力端子２、８２は抵抗２、８３は出力電圧帰還回路２、８４は出力電圧帰還回路の出力端子２、８５は帰還抵抗３、８６は出力電圧帰還回路、８７は第３の電圧比較器、８８は第３の電圧比較器出力接続端子、８９はＰチャネルトランジスタ１３、９０はＰチャネルトランジスタ１４。
【発明の属する技術分野】
この発明はＩＣ回路内にコントロール部を内蔵し、コイルを駆動するスイッチトランジスタまたはダイオードを内蔵またはＩＣ外に付加し、ＩＣ外部にコイル、コンデンサー、トランジスターと調整機能に応じた抵抗、コンデンサー、その他部品を付加することで周波数制御方式のＤＣ−ＤＣコンバータを構成できるＤＣ−ＤＣコンバータ用ＩＣに関するものである。
【０００２】
【発明が解決しようとする課題】
従来の周波数制御方式のＤＣ−ＤＣコンバータは、特定の幅の一種類のパルス幅で制御されるのが一般的であった。この場合コイル電流を駆動するパルス幅の周期に対する割合であるデューティー比を小さくすればＤＣ−ＤＣコンバータの出力電圧のリップル電圧が比較的小さく安定動作をするが、ＤＣ−ＤＣコンバータ出力電流はコイル電流を駆動するデューティー比を大きくする場合に比較して、大幅に少ない値に制限されてしまう。一方デューティー比を大きくすると、コイル電流を駆動する１パルス間にコイルに貯えられるエネルギーが大きいため出力電流を少ししかとっていない場合のＤＣ−ＤＣコンバータの出力電圧のリップル電圧が大きくなってしまうという不具合があつた。またコイル電流を駆動する１パルスの幅を延ばすとコイル電流のピーク値が増加し、結果としてコイル電流スイッチトランジスタに流れる電流のピーク値が増加するため、コイル電流駆動スイッチトランジスタのオン抵抗による電力ロスのためＤＣ−ＤＣコンバータのエネルギー変換効率が低下するという不具合があった。
【０００３】
さらに入力電圧と出力電圧の関係が特に入力電圧に対して出力電圧が近い場合において、コイルにエネルギーが蓄積される期間とコイルに蓄積したエネルギーをＤＣ−ＤＣコンバータの出力側に伝達する帰還のバランスが悪くなるため、コイルに十分なエネルギーが蓄積しているにもかかわらず、そのエネルギーが出力に伝達されないため出力電圧が上昇せずコイル駆動パルスが出続け、ある限度を越えるとコイル駆動パルスが止まりそれまでコイルに蓄積され続けたエネルギーが一時に出力に伝達され非常に大きなＤＣ−ＤＣコンバータの出力電圧のリップル電圧が発生するという不具合があった。さらにこ現象はＤＣ−ＤＣコンバータの出力電圧のリップル電圧が大きくなるという不具合とともに、コイル電流駆動スイッチトランジスタに非常に大きなピーク電流が流れるため、コイル電流駆動スイッチトランジスタのオン抵抗による電力ロスが発生し、ＤＣ−ＤＣコンバータのエネルギー変換効率を大幅に低下させるという致命的な問題点もあった。
【０００４】
【課題を解決するための手段】
第１の電圧レベルを検出する第１の電圧比較器と、第２の電圧レベルを検出する第２の電圧比較器と、基準電圧回路と、発振回路と、出力電圧レベル帰還回路と、バッファー回路と、コイル電流駆動スイッチトランジスタを設け、出力電圧または出力電圧レベル帰還回路を通った出力電圧に応じた電圧を第１の電圧比較器が検出すると第１のパルス幅の間、コイル電流駆動スイッチトランジスタがオンとなってコイル電流を駆動して出力電圧を制御し、出力電圧または出力電圧レベル帰還回路を通った出力電圧に応じた電圧を第２の電圧比較器が検出すると第２のパルス幅の間、請求項１と同じようにコイル電流駆動スイッチトランジスタがオンとなってコイル電流を駆動して出力電圧を制御する。このように、出力電圧の絶対値の低下の程度に応じてパルス幅を変えて出力電圧を制御することで、ＤＣ−ＤＣコンバータの出力電圧のリップル電圧が小さく、かつ大きな出力電流を取り出すことができると同時に、高エネルギー変換効率が得られるＤＣ−ＤＣコンバータを実現できる。
【０００５】
【発明の実施の形態】
次に、この発明の実施形態を例を上げて説明する。
【０００６】
実施例１
図１はこの発明の実施例１の回路図で、１はコイル電流駆動ＩＣ、２は第１の電圧比較器、３は第２の電圧比較器、４は基準電圧回路、５は発振回路、６はバッファー回路、７はコイル電流駆動スイッチトランジスタ、８は電源、９はコイル、１０はダイオード、１１はコンデンサー、１２は負荷、１３はＩＣの電源端子、１４はＩＣのグランド端子、１５はＩＣのコイル電流駆動出力端子、１６は出力電圧帰還用のＩＣの端子、８６は出力電圧帰還回路である。図１の実施例１の回路ではコイル９の一方の端子は電源８のプラス出力端子に、コイルの他方の端子はダイオード１０のアノード端子と、ＩＣのコイル電流駆動出力端子１５を通してコイル駆動スイッチトランジスタ７のドレイン端子とに接続され、ダイオード１０のカソード端子はＩＣの電源端子１３と出力電圧帰還用のＩＣの端子１６とコンデンサー１１のプラス側端子と負荷１２の一方の端子に接続され、負荷１２の他方の端子とコンデンサー１１のマイナス端子とＩＣのグランド端子１４とコイル駆動スイッチトランジスタ７のソースと電源８のマイナス端子とがグランドに接続されている。
【０００７】
図２はこの発明の実施例１の発振回路５の回路図で、１７は第２の電圧比較器出力接続端子、１８は電流バイアス出力接続端子、１９は発振回路５の電源端子、２０は発振回路５のグランド端子、２１は第１の電圧比較器出力接続端子、２２は発振回路５の出力端子、２３はオン時間設定コンデンサー、２４はオフ時間設定コンデンサー、２５は定電流インバータ、２６はＮＡＮＤゲート、２７はＰチャネルトランジスタ１、２８はＰチャネルトランジスタ２である。図２で発振回路５は６個の定電流インバータ２５と１個のＮＡＮＤゲート２６がリング状に接続され、一般にリングオシレータと呼ばれる構成になっている。定電流インバータ２５の１つの出力と発振回路５のグランド端子２０間にオン時間設定コンデンサー２３が、さらにこの１つの定電流インバータ２５の出力と発振回路５の電源端子１９間に参照番号２７で示されるＰチャネルトランジスタ１と参照番号２８で示されるＰチャネルトランジスタ２が直列に接続されている。また他のもう一つの定電流インバータ２５の出力と発振回路のグランド端子２０との間にオフ時間設定コンデンサー２４が接続されている。図２の発振回路５はＮＡＮＤゲート２６の第１の電圧比較器出力接続端子２１に接続された入力端子にハイレベル信号がくると動作を開始し発振回路の出力端子２２からローレベルパルスを発生する。また発振回路５の出力端子２２から出力される信号のローレベルパルス幅はオン時間設定コンデンサー２３と第２の電圧比較器出力接続端子１７に入力される信号によりコントロールでき、発振回路５の出力端子から出力されるハイレベルパルスの最小パルス幅はオフ時間設定コンデンサー２４によってコントロールできる。
図７はこの発明の実施例１の発振回路に含まれる定電流インバータ２５の回路図で、５９は定電流インバータ２５の電源端子、６０は定電流インバータ２５のバイアス入力端子、６１はＰチャネルトランジスタ７、６２はＰチャネルトランジスタ８、６３は定電流インバータ２５の入力端子、６５はＮチャネルトランジスタ６、６６は定電流インバータ２５のグランド端子、６７は定電流インバータ２５の出力端子である。すべての定電流インバータ２５の電源端子５９は発振回路５の電源端子１９に、すべての定電流インバータ２５のグランド端子６６は発振回路５のグランド端子２０に接続され、Ｐチャネルトランジスタ７とＰチャネルトランジスタ８とＮチャネルトランジスタ６は定電流インバータ２５の電源端子５９とグランド端子６６間に直列に接続されている。定電流インバータ２５のＰチャネルトランジスタ７のゲートはバイアス入力端子６０を介して発振回路５の電流バイアス出力接続端子１８に接続され、さらにＩＣ内で基準電圧回路４の電流バイアス出力端子にも接続されることで、Ｐチャネルトランジスタ７のゲートには一定バイアス電圧が印加されるため、Ｐチャネルトランジスタ７を通して流れる電流は一定値にコントロールされている。従って、定電流インバータ２５は通常のインバータのように入力端子６３にハイレベル信号が入力されると出力端子６７がローレベルとなり、逆に入力端子にローレベル信号が入力されると出力端子がハイレベルとなるが、Ｐチャネルトランジスタ７の電流がコントロールされているため出力端子６７がローレベルからハイレベルに変化する場合の推移時間は定電流インバータ２５の出力端子６７とグランド端子６６間に接続されたコンデンサーとＰチャネルトランジスタ７を流れるコントロールされた電流によって自由に設定することができる。またＰチャネルトランジスタ７のトランジスタサイズを変更することで定電流インバータ２５の反転電圧をコントロールできる。さらに、Ｐチャネルトランジスタ８は省略することもできる。
図２に戻って説明を続ける。さらに定電流インバータ２５の出力端子がローレベルからハイレベルに変化する場合の推移時間は、図２の発振回路５のようにＰチャネルトランジスタ１とＰチャネルトランジスタ２を通して定電流インバータ２５の出力に電流を流し込むことによってもコントロール可能である。図２の発振回路５では第２の電圧比較器出力接続端子１７にローレベル信号が入力されＰチャネルトランジスタ２がオンになると、Ｐチャネルトランジスタ１とＰチャネルトランジスタ２を通して初段の定電流インバータ２５の出力に電流が流れ込みオン時間設定コンデンサー２３を速く充電するので、発振回路５の出力端子２２から出力されるパルスのローレベルパルス幅は短くなる。すなわち、発振回路出力端子２２のローレベルパルス幅とハイレベルパルス幅の最小値はそれぞれオン時間設定コンデンサー２３と、オフ時間設定コンデンサー２４を次段の定電流インバータ２５のスレショールド電圧まで充電する時間となる。さらに発振回路の最高発振周波数は、発振回路出力端子２２のローレベルパルス幅とハイレベルパルス幅の最小値の和で決まってくる。尚、Ｐチャネルトランジスタ１のゲートには端子１８を介して定電流インバータ２５のＰチャネルトランジスタ７（図７）と同様基準電圧回路より一定バイアス電圧が印加されている。また図２の発振回路５には複数の定電流インバータ２５が使われているが、個々の定電流インバータ２５を構成するトランジスタサイズは発振回路５が最適動作するよう、それぞれ別の大きさに調節される場合がある。
【０００８】
図３はこの発明の実施例１の基準電圧回路４の回路図で、２９はＮチャネルトランジスタ１、３０はＮチャネルトランジスタ２、３１はＰチャネルトランジスタ３、３２はＮチャネルトランジスタ７、３３は電流バイアス出力端子、３４は基準電圧出力端子、３５は基準電圧回路４の電源端子、３６は基準電圧回路のグランド端子、６４は抵抗１である。図３で参照番号２９のＮチャネルトランジスタ１と参照番号３０のＮチャネルトランジスタ２の組が、また参照番号３１のＰチャネルトランジスタ３と参照番号３２のＮチャネルトランジスタ７と参照番号６４の抵抗１の組とがそれぞれ基準電圧回路４の電源端子３５とグランド端子３６間に直列に接続されている。参照番号２９のＮチャネルトランジスタ１はディプレッションタイプのトランジスタでゲートとソースが接続され、Ｎチャネルトランジスタ７のゲートはＮチャネルトランジスタ１のソースとゲートに接続され、参照番号３１のＰチャネルトランジスタ３のゲートは同トランジスタのドレインに接続され、さらに参照番号３２のＮチャネルトランジスタ７のドレインにも接続されている。図３の基準電圧回路４は基準電圧出力端子３４から一定の基準電圧が、電流バイアス出力端子３３からＰチャネルトランジスタのゲートバイアス電圧を取り出すことができ、ゲートバイアス電圧がゲートに印加された参照番号３１のＰチャネルトランジスタ３を流れる電流はある一定値の定電流になる。さらに定電流の値そのものは、ゲートバイアス電圧がゲートに印加された参照番号３１のＰチャネルトランジスタ３のチャネル長とチャネル幅の設定により自由にコントロール可能である。図３の基準電圧回路４の詳細動作については、本願出願人自身による先願（特願平６−１９３４７８号）の明細書、図面に記載に記載されているので参照願いたい。
【０００９】
図４はこの発明の実施例１のバッファー回路６の回路図で、３７はバッファー回路の入力端子、３８はバッファー回路の出力端子、５８はインバータである。図４のバッファー回路６は複数段のインバータ５８から構成され段数は実施例１の場合は奇数段である。つまりバッファー回路６の入力端子３７に入力される信号の反転レベルの信号がバッファー回路出力端子３８から出力されるので実施例１においては発振回路５の出力がローレベルとなったとき、バッファー回路６の出力端子から出力される信号のレベルがハイレベルとなってコイル電流駆動スイッチトランジスタ７をオンにする。バッファー回路６を構成するインバータ５８のトランジスタのチャネル長やチャネル幅はバッファー回路６の後に接続されるコイル電流駆動スイッチトランジスタ７の入力容量に応じて適当な値を設定すればよい。
【００１０】
図５はこの発明の実施例１の出力電圧帰還回路８６の回路図で、３９は帰還抵抗１、４０は帰還抵抗２、４１は出力電圧帰還回路の入力端子、４２は出力電圧帰還回路のグランド端子、４３は出力電圧帰還回路の出力端子、４４は電圧帰還コンデンサーである。ＤＣ−ＤＣコンバータの出力電圧は参照番号３９の帰還抵抗１と参照番号４０の帰還抵抗２によって分圧されＤＣ−ＤＣコンバータの出力電圧に比例した電圧が出力電圧帰還回路８６の出力端子４３に伝達される。電圧帰還コンデンサー４４はＤＣ−ＤＣコンバータの出力電圧の変化を出力電圧帰還回路の出力端子に早く伝達するためのもので、必要に応じて付加され、その値も一般的な方法で必要とされるＤＣ−ＤＣコンバータの応答性能に応じて設定すればよい。
図６はこの発明の実施例１の第１、第２の電圧比較器２，３の回路図で、４５はＮチャネルトランジスタ３、４６はＮチャネルトランジスタ４、４７はＰチャネルトランジスタ１４、４８はＰチャネルトランジスタ４、４９はＰチャンネルトランジスタ５、５０はＮチャネルトランジスタ５、５１はＰチャネルトランジスタ６、５２は電圧比較器の正転入力端子、５３は電圧比較器の反転入力端子、５４は電圧比較器の電源端子、５５は電圧比較器のグランド端子、５６は電圧比較器の出力端子、５７は電圧比較器バイアス入力端子である。図６の電圧比較器２，３は一般的によく用いられる回路構成で公知の回路である。図１に示した第１の電圧比較器２と第２の電圧比較器３に図６の回路の電圧比較器が使われるが、第１の電圧比較器２の場合は参照番号４７のＰチャネルトランジスタ１４と参照番号４８のＰチャネルトランジスタ４の導電係数を規定するトランジスタのチャネル長とチャネル幅は同じ値に設定する。しかし、第２の電圧比較器３の場合は電圧比較器３の正転入力電圧よりも電圧比較器３の反転入力電圧が数ミリボルトから数十ミリボルト僅かに低い値の状態下で反転動作を行わせたいため、参照番号４７のＰチャネルトランジスタ１４の導電係数が参照番号４８のＰチャネルトランジスタ４のトランジスタの導電係数より小さくなるように２つのトランジスタのチャネル長およびチャネル幅が調節される。
【００１１】
全体の回路ブロックを示した図１と、各回路ブロック内を示した図２、図３、図４、図５、図６との接続関係を説明する。
ＩＣ内部では出力電圧帰還用のＩＣの端子１６と出力電圧帰還回路８６の入力端子が接続され、出力電圧帰還回路８６の出力端子が第１の電圧比較器２の反転入力端子５３と第２の電圧比較器３の反転入力端子５３とに接続され、基準電圧回路４の基準電圧出力端子３４が第１の電圧比較器２の正転入力端子５２と第２の電圧比較器３の正転入力端子５２とに接続され、基準電圧回路４の電流バイアス出力端子３３が発振回路５の電流バイアス出力接続端子１８と第１の電圧比較器２と第２の電圧比較器３の電圧比較器バイアス入力端子５７とに接続され、第１の電圧比較器２の出力端子５６が発振回路５の第１の電圧比較器２の出力接続端子２１に接続され、第２の電圧比較器３の出力端子５６が発振回路５の第２の電圧比較器３の出力接続端子１７に接続され、発振回路５の出力端子２２がバッファー回路６の入力端子３７に接続され、バッファー回路６の出力端子３８がコイル電流駆動スイッチトランジスタ７のゲート端子に接続されている。またＩＣの電源端子１３は基準電圧回路４の電源端子３５と発振回路５の電源端子１９に接続され、さらにバッファー回路６や定電流インバータ２５や電圧比較器その他のＩＣ内部のすべての回路の電圧供給源５９，５４，３５に接続されており、ＩＣのグランド端子１４は基準電圧回路４のグランド端子３６と発振回路５のグランド端子２０と出力電圧帰還回路のグランド端子４２に接続されるとともに、バッファー回路６や電圧比較器２，３や定電流インバータ２５その他のＩＣ内部のすべての回路のグランド端子５５，６６に接続されている。
【００１２】
この発明の実施例１ではＤＣ−ＤＣコンバータの出力電圧に比例した電圧が出力電圧帰還回路８６を通して第１の電圧比較器２と第２の電圧比較器３とに伝達される。一方第１の電圧比較器２と第２の電圧比較器３とには基準電圧回路４から一定の基準電圧が入力されているためＤＣ−ＤＣコンバータの出力電圧に比例した電圧が基準電圧近くになると第１の電圧比較器２または第１の電圧比較器２と第２の電圧比較器３の双方が反転動作をする。まず負荷１２に流れる電流、すなわちＤＣ−ＤＣコンバータの出力電流が少ない場合から説明を始める。ＤＣ−ＤＣコンバータの出力電流によりコンデンサー１１の電荷が放電されＤＣ−ＤＣコンバータの出力電圧が徐々に低下してきた場合、第１の電圧比較器２の反転電圧が第２の電圧比較器３の反転電圧より高めに設定されているため、まず第１の電圧比較器２の出力がローレベルからハイレベルへと反転する。第１の電圧比較器の出力がハイレベルになると発振回路５のＮＡＮＤゲート２６の第１の電圧比較器出力接続端子２１に接続された入力がハイレベルとなって発振回路５が動作を開始し、発振回路出力端子２２にローレベルパルスを出力する。発振回路５の出力がローレベルになるとバッファー回路６の出力がハイレベルとなってコイル電流駆動スイッチトランジスタ７がオンとなり、コイル９の電流は増加しエネルギーがコイル９に蓄積される。ＤＣ−ＤＣコンバータの出力電流が少ない場合はＤＣ−ＤＣコンバータの出力電圧が低下する傾きも小さい。従って、ＤＣ−ＤＣコンバータの出力は第２の電圧比較器３が反転するレベルにまでは低下しないので、発振回路５のローレベルパルス幅は固定された狭い幅である。つまり第２の電圧比較器３の出力がローレベルであるため、発振回路５のＰチャネルトランジスタ２がオンとなり、発振回路５のオン時間設定コンデンサー２３では初段の定電流インバータ２５から流れ込む電流に対してＰチャネルトランジスタ１とＰチャネルトランジスタ２を通して流れ込む電流が加算されるため、オン時間設定コンデンサー２３がＰチャネルトランジスタ２がオフしている場合よりも早く充電されることにより、オン時間が短くなり、その結果コイル電流駆動スイッチトランジスタ７がオンになるパルス幅は短い。この固定された狭いパルス幅をローレベルパルス幅１とする。このパルス幅の時間が経過すると、発振回路５の出力がハイレベルに戻りコイル電流駆動スイッチトランジスタ７がオフとなる。コイル電流駆動スイッチトランジスタ７がオフになると、コイル９に蓄積されていたエネルギーはダイオード１０を通してコンデンサー１１に送られる。すなわち、コンデンサー１１に蓄えられる電荷量が増加するので、ＤＣ−ＤＣコンバータの出力電圧は上昇する。ＤＣ−ＤＣコンバータの出力電圧が上昇すると第１の電圧比較器２の出力もハイレベルからローレベルへと反転する。一旦コンデンサー１１に蓄積された電荷は、時間の経過とともにＤＣ−ＤＣコンバータの出力電流により放電され、コンデンサー１１の端子間電圧が少しづつ低下する。ＤＣ−ＤＣコンバータの出力電圧が第１の電圧比較器２が反転するレベルにまで低下すると、再び第１の電圧比較器２が反転し上記動作を繰り返す。ＤＣ−ＤＣコンバータの出力電圧の低下はＤＣ−ＤＣコンバータの出力電流が多い程大きいので、発振回路出力端子のローレベルパルスの密度つまり、発振回路の発振周波数はＤＣ−ＤＣコンバータの出力電流の増加とともに高くなる。つまり、発振回路５の出力からは固定された狭いローレベルパルス幅１のパルスが出力され、ＤＣ−ＤＣコンバータの出力電流を増加していくとローレベルパルス幅１のパルスの間隔がどんどん狭くなっていく。すなわち、コイル電流駆動スイッチトランジスタ７がオンとなりコイル９にエネルギーが蓄積される１回当りの時間は一定であるが、ＤＣ−ＤＣコンバータの出力電流が増加することによってコイル電流駆動スイッチトランジスタ７がオフとなっている１回当りの時間が短くなるので、ＤＣ−ＤＣコンバータの出力電圧の平均値は一定に維持される。この動作におけるコイル電流駆動スイッチトランジスタ７がオンする１回当りの１パルス幅は固定された狭い幅であるので、ＤＣ−ＤＣコンバータの出力電圧のリップルは小さい。しかし、発振周波数の増加は発振回路出力端子２２のローレベルパルス幅とハイレベルパルス幅の最小値の和の周期になった時点でもはや増加しなくなる。図１９は発振回路５の出力端子２２における２種類の波形を示し、９１は波形５、９２は波形６である。図１９の波形５は高負荷時に発振回路５の発振周波数が最も高くなったとき、すなわち、ハイレベルパルス幅が、固定された最小オフ時間まで短くなって、発振回路５が自走発振をしているときの発振回路５の出力波形を模式的に示したものであり、図１９の波形６は低負荷時に発振回路５の周波数が低くなったとき、すなわち、ハイレベルパルス幅が、負荷条件により規制されて十分に長くなることで、発振回路５が間欠発振をしているときのものである。図１９では横軸が時間、縦軸が電圧である。
【００１３】
発振回路５の発振周波数が最大になってからＤＣ−ＤＣコンバータの出力電流をさらに増加した場合、ＤＣ−ＤＣコンバータの出力電圧は第２の電圧比較器３が反転するレベルにまで低下するようになる。第２の電圧比較器３が反転して出力がハイレベルになると、発振回路５のＰチャネルトランジスタ２のゲート電圧レベルはハイレベルとなるため、このトランジスタがオフになる。この結果発振回路５のオン時間設定コンデンサー２３に流れ込む電流は初段の定電流インバータ２５のＰチャネルトランジスタ７（図７）とＰチャネルトランジスタ８（図７）を通して流れ込む電流のみとなって発振回路５の出力端子２２から出力される信号のローレベルパルス幅は長くなる。
ここで発振回路５から出力される長くなったローレベルパルス幅は第２の電圧比較器３が反転するためのスレショルドに依存する。ＤＣ−ＤＣコンバータの出力電圧はコイル電流駆動スイッチトランジスタ７がオフになってコイル９に蓄積されていたエネルギーがダイオード１０を通してコンデンサー１１に送られるので、一旦上昇するが、その後、次に再びコイル９からコンデンサー１１にエネルギーが送られるまでの間、ＤＣ−ＤＣコンバータの出力電流依存で低下し続ける。この場合、コイル９に蓄積されてたエネルギーがコンデンサー１１に送られるには、有限の時間を有するので、ＤＣ−ＤＣコンバータの出力電圧はコイル電流駆動スイッチトランジスタ７がオフになっている間のいずれかの時点においてピーク値に達する。
つまりＤＣ−ＤＣコンバータの出力電流を特定の値に固定した場合、コイル９からダイオード１０を通してエネルギーがコンデンサー１１に送られた直後、ＤＣ−ＤＣコンバータの出力電圧がピーク値に向って上昇するが、この時点においてもいくつかの状態が存在する。以下に各状態を列挙する。まず、第１の電圧比較器２の出力と第２の電圧比較器３の出力の双方がハイレベルからローレベルに反転する状態、これを状態１とする。第１の電圧比較器２の出力がハイレベルのままで、第２の電圧比較器３の出力がハイレベルからローレベルに反転する状態、これを状態２とする。第１の電圧比較器２の出力と第２の電圧比較器３の出力が双方ともハイレベルのままである状態、これを状態３とする。
【００１４】
ＤＣ−ＤＣコンバータの出力電圧がピーク値に達した後、繰り返し述べたようにＤＣ−ＤＣコンバータの出力電圧はＤＣ−ＤＣコンバータの出力電流によって時間とともに低下する。またコイル電流駆動スイッチトランジスタ７は発振回路５の発振周波数が最大になった場合においても一定時間オフ状態となる。コイル電流駆動スイッチトランジスタ７がオフになる最少時間を最少オフ時間と呼ぶと、状態１においてもいくつかのケースが存在する。以下に各ケースを列挙する。最少オフ時間内に起こるＤＣ−ＤＣコンバータの出力電圧の低下によって、最小オフ時間の終了時点までに第１の電圧比較器２の出力と第２の電圧比較器３の出力の双方がローレベルからハイレベルに反転するケース、これを状態１のケース１とする。最少オフ時間内に起こるＤＣ−ＤＣコンバータの出力電圧の低下により第１の電圧比較器２の出力のみが、最少オフ時間内にローレベルからハイレベルに反転し、発振回路５からローレベルが出力されコイル電流駆動スイッチトランジスタ７がオンになっている期間に第２の電圧比較器３がローレベルからハイレベルに反転するケース、これを状態１のケース２とする。最少オフ時間内に第１の電圧比較器２のみがローレベルからハイレベルに反転し、第２の電圧比較器３はコイル電流駆動スイッチトランジスタ７がオンになっている間もローレベルのままのケースで、これを状態１のケース３とする。最少オフ時間内に第１の電圧比較器２の出力も第２の電圧比較器３もローレベルのままで、最少オフ時間後のＤＣ−ＤＣコンバータの出力電圧の低下により第１の電圧比較器２の出力がローレベルからハイレベルに反転し、コイル電流駆動スイッチトランジスタ７がオンになり、コイル電流駆動スイッチトランジスタ７がオンになっている間に、第２の電圧比較器３がローレベルからハイレベルに反転するケース、これを状態１のケース４とする。最少オフ時間内に第１の電圧比較器２の出力も、第２の電圧比較器３の出力もローレベルのままで、最少オフ時間後のＤＣ−ＤＣコンバータの出力電圧の低下により第１の電圧比較器２の出力がローレベルからハイレベルに反転し、コイル電流駆動スイッチトランジスタ７がオンになり、コイル電流駆動スイッチトランジスタ７がオンになっている間、第２の電圧比較器３の出力がローレベルのままであるケースで、これを状態１のケース５とする。また状態２においても状態１同様、いくつかのケースが存在する。以下に各ケースを列挙する。状態２においては第１の電圧比較器２の出力は常にハイレベルのままであるので、第２の電圧比較器３が最少オフ時間内にローレベルからハイレベルに反転するケース、これを状態２のケース１とする。最少オフ時間内は第２の電圧比較器３の出力はローレベルのままで、コイル電流駆動スイッチトランジスタ７がオンになっている間に第２の電圧比較器３の出力がローレベルからハイレベルに反転するケース、これを状態２のケース２とする。最少オフ時間内もコイル電流駆動スイッチトランジスタ７がオンになっている間も、第２の電圧比較器３の出力がローレベルのままのケースなどで、これを状態２のケース３とする。状態３においては１つのケースしか存在せず、最少オフ時間の間とコイル電流駆動スイッチトランジスタ７がオンになっている間のすべての時間において、第１の電圧比較器２の出力と第２の電圧比較器３の出力の双方がハイレベルのままである。
【００１５】
以上の動作説明において肝要の点は、発振回路５についての既述の動作説明から明らかなように、第２の電圧比較器３から出力されるローレベルパルスに応答して、相対的に短い方のオン時間が設定されることで、ローレベルパルス幅が短くなり、これとは逆に、第２の電圧比較器３から出力されるハイレベルパルスに応答して、相対的に長い方のオン時間が設定されることで、ローレベルパルス幅が長くなるということであり、その様子を模式的に表わすのが図８の波形図である。図８は、発振回路５の出力端子２２における２種類の波形を示し、６８は波形１、６９は波形２である。波形１は、第１の電圧比較回路２からのハイレベルパルスに応答して、発振動作状態になっている発振回路５において、第２の電圧比較器３からのローレベルパルスに応答して、短い方のオン時間（ローレバルパルス幅１）が設定されている場合に、負荷の増大により、オフ時間（ハイレベルパルス幅）が発振回路５に固有の最小オフ時間まで短縮して、最高の発振周波数で自走発振している状態での、発振回路５の出力端子２２における信号波形である。波形２は、第１の電圧比較器２からのハイレベルパルスに応答して、発振状態になっている発振回路５において、第２の電圧比較器３からのハイレベルパルスに応答して、長い方のオン時間（ローレベルパルス幅２）が設定されている場合に、負荷の増大により、オフ時間（ハイレベルパルス幅）が上記波形１の場合の最小オフ時間と同値の最小オフ時間まで短縮して、最高の発振周波数で自走発振している状態での、発振回路５の出力端子２２における信号波形である。
ところで、状態１のケース１、状態２のケース１、状態３においては、コイル電流駆動スイッチトランジスタ７が１回にオンしている時間は固定された最も長い時間となる。これをローレベルパルス幅２とする。またコイル電流駆動スイッチトランジスタ７が１回にオフしている時間は最少オフ時間となる。図８の波形２はこの場合の発振回路５の出力波形を模式的に示したものでもある。状態１のケース２、状態１のケース４、状態２のケース２のように、コイル電流駆動スイッチトランジスタ７がオンになっている期間に第２の電圧比較器３がローレベルからハイレベルに反転した場合には、コイル電流駆動スイッチトランジスタ７のオン時間はローレベルパルス幅１と同じまたはそれよりも長く、ローレベルパルス幅２と同じまたはそれよりも短くなる。特にコイル電流駆動スイッチトランジスタ７がオフになる直前に第２の電圧比較器３がローレベルからハイレベルに反転した場合には、各回路動作の遅れによりコイル電流駆動スイッチトランジスタ７のオン時間が長くならない場合もある。状態１のケース４、状態１のケース５のように、最少オフ時間内に第１の電圧比較器２の出力がローレベルからハイレベルに反転しない場合には、コイル電流駆動スイッチトランジスタ７の１回のオフ時間は最少オフ時間より長くなる。これまで各状態の各ケースについて説明してきたが、図１８に各状態の各ケースの一覧表を示す。ＤＣ−ＤＣコンバータの動作においては特定状態の特定のケースのみが連続する場合もあるが、特定の状態の特定のケースが連続せずに、任意のケースが組み合わされた動作となることもある。しかし平均してみると、ＤＣ−ＤＣコンバータの出力電流が増加するとともにコイル電流駆動スイッチトランジスタ７がオンになっている時間の割合が、オフになっている時間の割合に比べて増加し、コイル９からダイオード１０を通してコンデンサー１１に送られるエネルギーを増加させるので、ＤＣ−ＤＣコンバータの出力電流が多い場合でも出力電圧の低下を食い止める。
【００１６】
この発明の実施例１のＤＣ−ＤＣコンバータはそれからの出力電流が少ない場合には、第１の電圧比較器２が反転動作を繰り返して狭いパルス幅でコイル駆動スイッチトランジスタをオンにするため、１回のパルスによってコイルに蓄積されるエネルギー量は少なく従って出力電圧のリップルも小さい。さらにＤＣ−ＤＣコンバータの出力電流が多い場合は第２の電圧比較器３が反転し広いパルス幅でコイル駆動スイッチトランジスタをオンにするため、１回のパルスによってコイルに蓄積されるエネルギー量が多く、従って出力側に伝達されるエネルギー量も増加して出力電圧の低下を食い止める。この発明の実施例１の構成ではＤＣ−ＤＣコンバータの出力電圧のリップル電圧が小さく、かつ大きな出力電流を取り出すことができるばかりでなく、高エネルギー変換効率が得られる。
【００１７】
図９はこの発明の実施例１の第１の変形例に使われる発振回路で図２の発振回路５の代わりに図９の発振回路を用いる。発振回路以外のすべての回路ならびに発振回路外部の接続には変更がない。図９で１７は第２の電圧比較器出力接続端子、１８は電流バイアス出力接続端子、１９は発振回路の電源端子、２０は発振回路のグランド端子、２１は第１の電圧比較器出力接続端子、２２は発振回路の出力端子、２３はオン時間設定コンデンサー、２４はオフ時間設定コンデンサー、２５は定電流インバータ、２６はＮＡＮＤゲート、５８はインバータ、７０はＰチャネルトランジスタ９、７１はＰチャネルトランジスタ１０、７２はＰチャネルトランジスタ１１、７３はＰチャネルトランジスタ１２である。図２の発振回路同様、図９の発振回路は６個の定電流インバータ２５と１つのＮＡＮＤゲート２６からなるリングオシレータで構成されているが、図２の発振回路との違いは、オン時間設定コンデンサー２３及びオフ時間設定コンデンサー２４が各別の出力端子に接続された２つの段の定電流インバータ２５の出力端子と電源間に、Ｐチャネルトランジスタ７０，７１，７２，７３がそれぞれ別に２個づつ直列に接続されている点である。
【００１８】
図９の発振回路においては第２の電圧比較器３の出力がローレベルの場合第２の電圧比較器出力接続端子１７を通してＰチャネルトランジスタ１０のゲートにはローレベルが印加されるので、オン時間設定コンデンサー２３に流れ込む電流は初段の定電流インバータ２５から流れ込む電流とＰチャネルトランジスタ９及びＰチャネルトランジスタ１０とを通して流れ込む電流との加算になる。またＰチャネルトランジスタ１２のゲートに印加される信号は第２の電圧比較器３からの出力の反転信号となるため、Ｐチャネルトランジスタ１２はオフ状態であり、オフ時間設定コンデンサー２３に流れ込む電流は初段の定電流インバータ２５から流れ込む電流のみである。従って発振回路５の出力端子２２から出力されるローレベルのパルス幅は短く、ハイレベルのパルス幅の最低値は相対的に長い。これに対して、第２の電圧比較器３の出力がハイレベルの場合には第２の電圧比較器出力接続端子１７を通してＰチャネルトランジスタ１０のゲートにはハイレベルが印加されて、Ｐチャネルトランジスタ１０がオフになるため、オン時間設定コンデンサー２３に流れ込む電流は初段の定電流インバータ２５から流れ込む電流のみになる。この場合、Ｐチャネルトランジスタ１２のゲートに印加される信号は第２の電圧比較器３からの出力の反転信号であるためＰチャネルトランジスタ１２はオン状態であり、オフ時間設定コンデンサー２４に流れ込む電流は４段目の定電流インバータ２５から流れ込む電流にＰチャネルトランジスタ１１とＰチャネルトランジスタ１２を通して流れ込む電流の加算になる。従って発振回路５の出力端子２２から出力されるローレベルのパルス幅は長く、それとの相対において、ハイレベルのパルス幅の最低値は短い。またオン時間設定コンデンサー２３とオフ時間設定コンデンサー２４の容量値を同じとし、さらに、オン時間設定コンデンサー２３に加算する電流値を設定しているＰチャネルトランジスタ９と、オフ時間設定コンデンサー２４に加算する電流値を設定しているＰチャネルトランジスタ１１の導電率を同じにしておけば、第２の電圧比較器３の出力がローレベルからハイレベルに変わった時点での発振回路５の出力端子２２から出力されるローレベルパルス幅の増加分とハイレベルパルス幅の減少分が同じ値になって、結果として発振回路５の最高発振周波数に関し、第１の電圧比較器２のみが反転している場合と、第２の電圧比較器３も反転した場合とでほぼ同一の値に保つことができる。つまり実施例１に第１の変形を採用することで発振回路の高負荷時の最高発振周波数をＤＣ−ＤＣコンバータの出力電流条件によらず一定にすることができる。第１の電圧比較器２のみが反転している場合と、第１の電圧比較器２および第２の電圧比較器３が共に反転している場合の模式的な発振回路５の出力波形を図１０に示す。波形３は、第１の電圧比較器２のみが反転していて、短い方のオン時間が設定されている場合において、負荷の増大により発振周波数が最高になった状態での、発振回路５の出力端子２２の信号波形であり、波形４は、第１の電圧比較器２および第２の電圧比較器３が双方とも最少オフ時間内に反転していて、長い方のオン時間が設定されている場合において、負荷の増大により発振周波数が最高になった状態での、発振回路５の出力端子２２の信号波形である。
【００１９】
図１１はこの発明の実施例１の第２の変形例で使う発振回路の回路図で、第２の変形例では図２の発振回路の代わりに図１１の発振回路を用いる。発振回路以外のすべての回路ならびに発振回路外部接続には変更がない。図１１で１７は第２の電圧比較器出力接続端子、２０は発振回路のグランド端子、２１は第１の電圧比較器出力接続端子、２２は発振回路の出力端子、２３はオン時間設定コンデンサー、２４はオフ時間設定コンデンサー、２５は定電流インバータ、２６はＮＡＮＤゲート、５８はインバータ、７６はＮチャネルトランジスタ８、７７はＮチャネルトランジスタ９、７８は追加のオン時間設定コンデンサー２、７９は追加のオフ時間設定コンデンサー２、である。図２の発振回路同様、図１１の発振回路は６個の定電流インバータ２５と１つのＮＡＮＤゲート２６によりリングオシレータが構成されているが、図２の発振回路との違いは、定電流インバータ２５の出力と発振回路５の電源間にＰチャネルトランジスタが２個直列に接続されていたものを除去して、代わりに追加のオン時間設定コンデンサー２とＮチャネルトランジスタ８を元来のオン時間設定コンデンサー２３に対して並列に、そして追加のオフ時間設定コンデンサー２とＮチャネルトランジスタ９を元来のオフ時間設定コンデンサー２４に対して並列に接続している点である。Ｎチャネルトランジスタ８のゲートは第２の電圧比較器出力接続端子１７に接続されており、第２の電圧比較器３の出力が反転してハイレベルになると、Ｎチャネルトランジスタ８がオンになって、元来のオン時間設定コンデンサー２３に追加のオン時間設定コンデンサー２が付加されて合成オン時間設定コンデンサーを大きくしたのと等価になり、発振回路５の出力端子２２から出力されるローレベルパルスの幅が増加する。一方、Ｎチャネルトランジスタ９のゲートには第２の電圧比較器出力接続端子１７から入力される信号の反転信号が入力されるため、第２の電圧比較器３の出力が反転してハイレベルになると、Ｎチャネルトランジスタ９がオフになって、元来のオフ時間設定コンデンサー２４にそれまで付加されていた追加のオフ時間設定コンデンサー２が取り除かれて、合成オフ時間設定コンデンサーの値を小さくしたのと等価になり、発振回路５の出力端子２２から出力されるハイレベルパルスの幅が減少する。つまり図１１の発振回路５も実施例１の第１の変形例の図９の発振回路とまったく同様の動作をする。従って図９の発振回路の代わりに図１１の発振回路を使っても、実施例１の第１の変形とまったく同じＤＣ−ＤＣコンバータの動作を確保することが可能である。
【００２０】
また実施例１では、ＤＣ−ＤＣコンバータの出力電圧を出力電圧帰還回路８６を通して第１の電圧比較器２と第２の電圧比較器３に伝達しているが、出力電圧帰還回路８６を省略して出力電圧帰還用のＩＣの端子１６と第１の電圧比較器２の反転入力端子５３及び第２の電圧比較器３の反転入力端子５３とを接続して、ＤＣ−ＤＣコンバータの出力電圧を直接第１の電圧比較器２と第２の電圧比較器３に入力するようにしてもよい。また実施例１ではコイル駆動スイッチトランジスタ７をＩＣ内部に設けているが、ＩＣ外部に設けるようにしてもよくＭＯＳトランジスタの代わりにバイポーラトランンジスタを使うことも可能である。また実施例１ではダイオード１０をＩＣ外部に設けているがＩＣ内部に設けてもよい。一般的にコイル電流駆動スイッチトランジスタ７をコイル９とグランド端子１４間から、電源端子１３とコイル９間に接続を変更することで昇圧タイプのＤＣ−ＤＣコンバータから降圧タイプのＤＣ−ＤＣコンバータもしくは反転タイプのＤＣ−ＤＣコンバータに変更することが可能であるが、実施例１においても一般的な場合と同様、降圧タイプのＤＣ−ＤＣコンバータもしくは反転タイプのＤＣ−ＤＣコンバータへの変更が可能である。
【００２１】
実施例２
図１２はこの発明の実施例２の回路図で、１はコイル電流駆動ＩＣ、２は第１の電圧比較器、３は第２の電圧比較器、８０は基準電圧回路２、５は発振回路、６はバッファー回路、７はコイル電流駆動スイッチトランジスタ、８は電源、９はコイル、１０はダイオード、１１はコンデンサー、１２は負荷、１３はＩＣの電源端子、１４はＩＣのグランド端子、１５はＩＣのコイル電流駆動出力端子、１６は出力電圧帰還用のＩＣの端子、８６は出力電圧帰還回路である。図１２の回路では実施例１と同様にコイル９の一方の端子は電源８のプラス出力端子に、コイル９の他方の端子はダイオード１０のアノード端子とＩＣのコイル電流駆動出力端子１５を通してコイル駆動スイッチトランジスタ７のドレイン端子とに接続され、ダイオード１０のカソード端子はＩＣの電源端子１３と出力電流帰還用のＩＣの端子１６とコンデンサー１１のプラス側端子と負荷１２の一方の端子に接続され、負荷１２の他方の端子とコンデンサー１１のマイナス端子とＩＣのグランド端子１４とコイル駆動スイッチトランジスタ７のソースと電源のマイナス端子とがグランドに接続されている。
【００２２】
図１３はこの発明の実施例２の参照番号８０で示される基準電圧回路２の回路図で、２９はＮチャネルトランジスタ１、３０はＮチャネルトランジスタ２、３１はＰチャネルトランジスタ３、３２はＮチャネルトランジスタ７、３３は電流バイアス出力端子、３４は基準電圧出力端子、３５は基準電圧回路の電源端子、３６は基準電圧回路のグランド端子、６４は抵抗１、８１は追加の基準電圧出力端子２、８２は抵抗２である。図１３で参照番号２９のＮチャネルトランジスタ１と参照番号３０のＮチャネルトランジスタ２が、また参照番号３１のＰチャネルトランジスタ３と参照番号３２のＮチャネルトランジスタ７と参照番号６４の抵抗１と参照番号８２の抵抗２とが基準電圧回路８０の電源端子３５とグランド端子３６間に直列に接続されている。参照番号２９のＮチャネルトランジスタ１はディプレッションタイプのトランジスタでゲートとソースが接続され、参照番号３２のＮチャネルトランジスタ７のゲートは参照番号２９のＮチャネルトランジスタ１のソースとゲートに、参照番号３１のＰチャネルトランジスタ３のゲートは同トランジスタのドレインに接続され、さらに参照番号３２のＮチャネルトランジスタ７のドレインに接続されている。参照番号３２のＮチャネルトランジスタ７のソースは、参照番号６４の抵抗１に接続されている。図１２の基準電圧回路８０は第１の基準電圧出力端子３４からは一定の基準電圧が、参照番号８１の第２の基準電圧出力端子２からは第１の基準電圧出力端子３４より数ミリボルトから数十ミリボルト僅かに低い基準電圧が取り出される。さらに電流バイアス出力端子３３から参照番号３１のＰチャネルトランジスタ３のゲートバイアス電圧を取り出すことができ、ゲートバイアス電圧がゲートに印加された参照番号３１のＰチャネルトランジスタ３を流れる電流はある一定の定電流になる。さらに定電流の値そのものは、ゲートバイアス電圧がゲートに印加された参照番号３１のＰチャネルトランジスタ３のチャネル長とチャネル幅によってコントロール可能である
【００２３】
実施例２では図１２に示したように参照番号８０の基準電圧回路２の第１の基準電圧出力端子３４が第１の電圧比較器２の正転入力端子５２に、参照番号８０の基準電圧回路２の参照番号８１の第２の基準電圧出力端子２が第２の電圧比較器３の正転入力端子５２に接続されている部分を除くと、発振回路５、バッファー回路６、出力電圧帰還回路８６の構成および接続関係は実施例１と同じである。また実施例１においては第２の電圧比較器３を構成するトランジスタの導電率調節により第２の電圧比較器の比較電圧に僅かなオフセット電圧を設けていたが、実施例２では図６の第２の電圧比較器３の参照番号４７のＰチャネルトランジスタ１４と参照番号４８のＰチャネルトランジスタ４とには導電係数が同じものが使われる。すなわち、構成するトランジスタの導電率調節は行なわないので第２電圧比較器３の比較電圧のオフセットはない。しかし、実施例２では参照番号８０の基準電圧回路２から第１の電圧比較器２の正転入力端子５２に入力される電圧より、第２の電圧比較器３の正転入力端子５２に入力される電圧が僅かに低いため、実施例１同様ＤＣ−ＤＣコンバータの出力電圧が低下してきた場合に、第１の電圧比較器２の方が第２の電圧比較器３より高い電圧で出力電圧がローレベルからハイレベルへと反転する。従って実施例２においてもＤＣ−ＤＣコンバータの動作は例１とまったく同じになる。
【００２４】
また実施例２においても実施例１同様、図９の発振回路５を使って第１の変形が可能であるとともに、図１１の発振回路を使って第２の変形が可能であることはいうまでもない。また実施例１と同様出力電圧帰還回路８６を省略することもできる。また実施例２では、実施例１同様コイル駆動スイッチトランジスタ７をＩＣ内部に設けているが、ＩＣ外部に設けるようにしてもよくＭＯＳトランジスタの代わりにバイポーラトランンジスタを使うことも可能である。また実施例２では実施例１同様ダイオード１０をＩＣ外部に設けているがＩＣ内部に設けてもよい。一般的にコイル電流駆動スイッチトランジスタ７をコイル９とグランド端子１４間から、電源端子１３とコイル９間に接続を変更することで昇圧タイプのＤＣ−ＤＣコンバータから降圧タイプのＤＣ−ＤＣコンバータもしくは反転タイプのＤＣ−ＤＣコンバータに変更が可能であるが、実施例１同様実施例２においても一般的な場合と同様、降圧タイプのＤＣ−ＤＣコンバータもしくは反転タイプのＤＣ−ＤＣコンバータへの変更が可能である。
【００２５】
実施例３
図１４はこの発明の実施例３の回路図で、１はコイル電流駆動ＩＣ、２は第１の電圧比較器、３は第２の電圧比較器、４は基準電圧回路、５は発振回路、６はバッファー回路、７はコイル電流駆動スイッチトランジスタ、８は電源、９はコイル、１０はダイオード、１１はコンデンサー、１２は負荷、１３はＩＣの電源端子、１４はＩＣのグランド端子、１５はＩＣのコイル電流駆動出力端子、１６は出力電圧帰還用のＩＣの端子、８３は出力電圧帰還回路２である。図１４の実施例３の回路ではコイル９の一方の端子は電源８のプラス出力端子に、コイル９の他方の端子はダイオード１０のアノード端子とＩＣのコイル電流駆動出力端子１５を通してコイル駆動スイッチトランジスタ７のドレイン端子とに接続され、ダイオード１０のカソード端子はＩＣの電源端子１３と出力電圧帰還用のＩＣの端子１６とコンデンサー１１のプラス側端子と負荷１２の一方の端子に接続され、負荷１２の他方の端子とコンデンサー１１のマイナス端子とＩＣのグランド端子１４とコイル駆動スイッチトランジスタ７のソースと電源８のマイナス端子とがグランドに接続されている。
図１５はこの発明の実施例３の参照番号８３の出力電圧帰還回路２の回路図で、３９は帰還抵抗１、４０は帰還抵抗２、４１は出力電圧帰還回路の入力端子、４２は出力電圧帰還回路のグランド端子、４３は出力電圧帰還回路の第１の出力端子、４４は電圧帰還コンデンサー、８５は帰還抵抗３、８４は出力電圧帰還回路の第２の出力端子２である。ＤＣ−ＤＣコンバータの出力電圧は参照番号３９の帰還抵抗１と参照番号４０の帰還抵抗２と参照番号８５の帰還抵抗３によって分圧されＤＣ−ＤＣコンバータの出力電圧に比例した電圧が出力電圧帰還回路８３の第１の出力端子３４に出力されるとともに、参照番号８５の帰還抵抗３の電圧降下分、参照番号８４の出力電圧帰還回路の第２の出力端子２には出力電圧帰還回路８３の第１の出力端子４３より低い電圧が出力される。参照番号８５の帰還抵抗３による電圧降下は、数ミリボルトから数十ミリボルト程度になるよう帰還抵抗３の値が設定される。電圧帰還コンデンサー４４は図５の出力電圧帰還回路８６同様、ＤＣ−ＤＣコンバータの出力電圧の変化を出力電圧帰還回路８３の出力端子に早く伝達するためのもので必要に応じて付加され、その値も一般的な方法で必要とされるＤＣ−ＤＣコンバータの応答性能に応じて設定すればよい。
【００２６】
実施例３では参照番号８３の出力電圧帰還回路２の第１の出力端子４３が第２の電圧比較器３の反転入力端子に、出力電圧帰還回路２の第２の出力端子２が第１の電圧比較器２の反転入力端子５３に接続されている部分を除くと、発振回路５、基準電圧回路４、バッファー回路６の構成および接続関係は実施例１と同じである。また実施例１においては第２電圧比較器３を構成するトランジスタの導電率調節により第２の電圧比較器３の比較電圧に僅かなオフセット電圧を設けていたが、実施例３では図６の第２の電圧比較器３の参照番号４７のＰチャネルトランジスタ１４と参照番号４８のＰチャネルトランジスタ４とには導電係数が同じものが使われる。すなわち、構成するトランジスタの導電率調節は行なわないので、第２の電圧比較器３の比較電圧のオフセットはない。しかし、実施例３では参照番号８３の出力電圧帰還回路２の参照番号８４の出力端子２から第１の電圧比較器２の反転入力端子５３に入力される電圧より、出力電圧帰還回路２の出力端子４３より第２の電圧比較器３の反転入力端子５３に入力される電圧が僅かに高いため、実施例１同様ＤＣ−ＤＣコンバータの出力電圧が低下してきた場合、第１の電圧比較器２の方が第２の電圧比較器３より高い電圧で出力端子がローレベルからハイレベルへと反転する。従って実施例３においてもＤＣ−ＤＣコンバータの動作は実施例１とまったく同じになる。
【００２７】
また実施例３では、実施例１同様コイル駆動スイッチトランジスタ７をＩＣ内部に設けているが、ＩＣ外部に設けるようにしてもよくＭＯＳトランジスタの代わりにバイポーラトランンジスタを使うことも可能である。また実施例３では実施例１同様ダイオード１０をＩＣ外部に設けているがＩＣ内部に設けてもよい。一般的にコイル電流駆動スイッチトランジスタ７をコイル９とグランド端子１４間から、電源端子１３とコイル９間に接続を変更することで昇圧タイプのＤＣ−ＤＣコンバータから降圧タイプのＤＣ−ＤＣコンバータもしくは反転タイプのＤＣ−ＤＣコンバータに変更が可能であるが、実施例１同様実施例３においても一般的な場合と同様、降圧タイプのＤＣ−ＤＣコンバータもしくは反転タイプのＤＣ−ＤＣコンバータへの変更が可能である。
【００２８】
実施例４
図１６は本発明にかかるＤＣ−ＤＣコンバータの実施例４を示す全体回路図である。基本的には図１に示した実施例１と同様であり、対応する部分には対応する参照番号を付して理解を容易にしている。異なる点は第３の電圧比較器８７を備えていることであり、本実施例４では出力電圧の変動を三段階のレベルで順次検出し、一層きめの細かい出力電圧制御を行なっている。図１７は、図１６に示した実施例４に組み込まれる発振回路５の具体的な構成を示す回路図である。基本的には図２に示した実施例１に組み込まれる発振回路５と同様であり、対応する部分には対応する参照番号を付して理解を容易にしている。異なる点は第３の電圧比較器出力接続端子８８を備えていることであり、さらにこれを関連して参照番号８９で示されるＰチャネルトランジスタ１３及び参照番号９０で示されるＰチャネルトランジスタ１４を備えている。図において第２の電圧比較器３の出力が反転すると、参照番号２８のＰチャネルトランジスタ２がオフになりオン時間設定コンデンサー２３に対する充電器の一部が遮断され、発振回路５の出力ローレベルパルス幅が拡大化される。さらに出力電圧が低下すると、第３の電圧比較器８７の出力が反転し、参照番号９０のＰチャネルトランジスタ１４がオフになり、オン時間設定コンデンサー２３に対する充電器が全部遮断され（初段の定電流インバータ２５からの充電路を除いて）、発振回路５の出力ローレベルパルス幅が一層拡大化される。
【００２９】
【発明の効果】
実施例１、実施例２、実施例３及び実施例４に示したように、少なくとも出力電圧の第１の電圧レベルを検出する第１の電圧比較器と、出力電圧の第２の電圧レベルを検出する第２の電圧比較器と、基準電圧回路と、発振回路と、出力電圧レベル帰還回路と、バッファー回路と、コイル電流駆動スイッチトランジスタからなる構成とする。この構成とすることにより、出力電圧または出力電圧レベル帰還回路を通った出力電圧に応じた電圧を第１の電圧比較器が検出すると第１のパルス幅の間、コイル電流駆動スイッチトランジスタがオンとなって出力電圧を制御し、出力電圧または出力電圧レベル帰還回路を通った出力電圧に応じた電圧を第２の電圧比較器が検出すると第２のパルス幅の間、コイル電流駆動スイッチトランジスタがオンとなって出力電圧を制御する。これにより出力電圧の絶対値の低下の程度に応じてパルス幅を変えて出力電圧を制御することが可能になる。出力電圧の変化量に応じて複数のパルス幅を設定して電圧制御を行うため、ＤＣ−ＤＣコンバータの出力電圧のリップル電圧が小さく、かつ大きな出力電流を取り出すことができると同時に、高エネルギー変換効率が得られるＤＣ−ＤＣコンバータを実現できる。
【図面の簡単な説明】
【図１】この発明の実施例１の全体回路図。
【図２】この発明の実施例１の発振回路５の回路図。
【図３】この発明の実施例１の基準電圧回路４の回路図。
【図４】この発明の実施例１のバッファー回路６の回路図。
【図５】この発明の実施例１の出力電圧帰還回路８６の回路図。
【図６】この発明の実施例１の電圧比較器２，３の回路図。
【図７】この発明の実施例１の定電流インバータ２５の回路図。
【図８】この発明の実施例１の発振回路５の出力波形図。
【図９】この発明の実施例１の第１の変形例で使う発振回路５の回路図。
【図１０】この発明の実施例１の第１の変形例で使う発振回路５の出力波形図。
【図１１】この発明の実施例１の第２の変形例で使う発振回路５の回路図。
【図１２】この発明の実施例２の全体回路図。
【図１３】この発明の実施例２の基準電圧回路８０の回路図。
【図１４】この発明の実施例３の全体回路図。
【図１５】この発明の実施例３の出力電圧帰還回路８３の回路図。
【図１６】この発明の実施例４の全体回路図。
【図１７】この発明の実施例４の発振回路５の回路図。
【図１８】この発明の実施例１の各状態の各ケース一覧。
【図１９】従来技術の発振回路の出力波形図。
【符号の説明】
１はＩＣ、２は第１の電圧比較器、３は第２の電圧比較器、４は基準電圧回路、５は発振回路、６はバッファー回路、７はコイル電流駆動スイッチトランジスタ、８は電源、９はコイル、１０はダイオード、１１はコンデンサー、１２は負荷、１３はＩＣの電源端子、１４はＩＣのグランド端子、１５はＩＣのコイル電流駆動出力端子、１６は出力電圧帰還用のＩＣの端子、１７は第２の電圧比較器出力接続端子、１８は電流バイアス出力接続端子、１９は発振回路の電源端子、２０は発振回路のグランド端子、２１は第１の電圧比較器出力接続端子、２２は発振回路の出力端子、２３はオン時間設定コンデンサー、２４はオフ時間設定コンデンサー、２５は定電流インバータ、２６はＮＡＮＤゲート、２７はＰチャネルトランジスタ１、２８はＰチャネルトランジスタ２、２９はＮチャネルトランジスタ１、３０はＮチャネルトランジスタ２、３１はＰチャネルトランジスタ３、３２はＮチャネルトランジスタ７、３３は電流バイアス出力端子、３４は基準電圧出力端子、３５は基準電圧回路の電源端子、３６は基準電圧回路のグランド端子、３７はバッファー回路の入力端子、３８はバッファー回路の出力端子、３９は帰還抵抗１、４０は帰還抵抗２、４１は出力電圧帰還回路の入力端子、４２は出力電圧帰還回路のグランド端子、４３は出力電圧帰還回路の出力端子、４４は電圧帰還コンデンサー、４５はＮチャネルトランジスタ３、４６はＮチャネルトランジスタ４、４７はＰチャネルトランジスタ１４、４８はＰチャネルトランジスタ４、４９はＰチャンネルトランジスタ５、５０はＮチャネルトランジスタ５、５１はＰチャネルトランジスタ６、５２は電圧比較器の正転入力端子、５３は電圧比較器の反転入力端子、５４は電圧比較器の電源端子、５５は電圧比較器のグランド端子、５６は電圧比較器の出力端子、５７は電圧比較器バイアス入力端子、５８はインバータ、５９は定電流インバータの電源端子、６０は定電流インバータのバイアス入力端子、６１はＰチャネルトランジスタ７、６２はＰチャネルトランジスタ８、６３は定電流インバータの入力端子、６４は抵抗１、６５はＮチャネルトランジスタ６、６６は定電流インバータのグランド端子、６７は定電流インバータの出力端子、６８は波形１、６９は波形２、７０はＰチャネルトランジスタ９、７１はＰチャネルトランジスタ１０、７２はＰチャネルトランジスタ１１、７３はＰチャネルトランジスタ１２、７４は波形３、７５は波形４、７６はＮチャネルトランジスタ８、７７はＮチャネルトランジスタ９、７８はオン時間設定コンデンサー２、７９はオフ時間設定コンデンサー２、８０は基準電圧回路２、８１は基準電圧出力端子２、８２は抵抗２、８３は出力電圧帰還回路２、８４は出力電圧帰還回路の出力端子２、８５は帰還抵抗３、８６は出力電圧帰還回路、８７は第３の電圧比較器、８８は第３の電圧比較器出力接続端子、８９はＰチャネルトランジスタ１３、９０はＰチャネルトランジスタ１４。
Claims (4)
- 電源８と該電源８に対して接続可能な負荷１２との間に介在するコイル９を通過するコイル電流に関し、駆動スイッチ信号に応答して、断続するコイル電流スイッチ手段７と、
上記負荷１２の端子間電圧に対応する単一の出力電圧帰還信号を出力する出力電圧帰還手段８６と、
上記単一の出力電圧帰還信号の供給を反転入力端子に受け、単一の基準電圧の供給を非反転入力端子に受け、該出力電圧帰還信号の電圧レベルが該基準電圧対応の第１の電圧レベルよりも大きいときに、反転出力信号（以下、ローレベル出力信号）を出力し、該出力電圧帰還信号の電圧レベルが該第１の電圧レベルよりも小さいときに、非反転出力信号（以下、ハイレベル出力信号）を出力する第１の電圧比較手段２と、
上記単一の出力電圧帰還信号の供給を反転入力端子に受け、単一の基準電圧の供給を非反転入力端子に受け、該出力電圧帰還信号の電圧レベルが該基準電圧対応の第１の電圧レベルよりも小さい第２の電圧レベルよりも大きいときに、ローレベル出力信号を出力し、該出力電圧帰還信号の電圧レベルが該第２の電圧レベルよりも小さいときに、ハイレベル出力信号を出力する第２の電圧比較手段３と、
上記第１の電圧比較手段２のハイレベル出力信号に応答して、上記コイル電流駆動スイッチ手段７を介して上記コイル電流を遮断するための駆動スイッチ信号としての短幅オンパルス又は該短幅パルスよりもパルス幅の長い長幅オンパルスを単発的に出力し、該第１の電圧比較手段２のハイレベル出力信号の継続的供給に応答して、該短幅パルス又は該長幅オンパルスのうちの択一的に選択された一方と予め設定された最小オフ時間のオフパルスとで構成される上記駆動スイッチ信号としてのパルス列を自走発振して出力する駆動スイッチ信号発振手段５と、
上記第２の電圧比較手段３のローレベル出力信号に応答して、上記駆動スイッチ信号としてのパルス列のオンパルスを上記短幅パルス又は上記長幅オンパルスのうちの短幅オンパルスの方に択一的に設定し、該第２の電圧比較手段３のハイレベル出力信号に応答して、該パルス列のオンパルスを該長幅オンパルスの方に択一的に設定するオンパルス設定手段２８と
を備えていることを特徴とするDC-DCコンバータ。 - 上記第２の電圧比較手段３は、上記単一の基準電圧対応の上記第１の電圧レベルと上記単一の基準電圧対応の上記第２の電圧レベルとの間のオフセット電圧を確保するように調整された異なる値の導電率の１対のトランジスタを備えている請求項１記載のDC-DCコンバータ。
- 電源８と該電源８に対して接続可能な負荷１２との間に介在するコイル９を通過するコイル電流に関し、駆動スイッチ信号に応答して、断続するコイル電流スイッチ手段７と、
上記負荷１２の端子間電圧に対応する単一の出力電圧帰還信号を出力する出力電圧帰還手段８６と、
上記単一の出力電圧帰還信号の供給を反転入力端子に受け、第１の基準電圧の供給を非反転入力端子に受け、該出力電圧帰還信号の電圧レベルが該第１の基準電圧の電圧レベルよりも大きいときに、ローレベル出力信号を出力し、該出力電圧帰還信号の電圧レベルが該第１の基準電圧の電圧レベルよりも小さいときに、ハイレベル出力信号を出力する第１の電圧比較手段２と、
上記単一の出力電圧帰還信号の供給を反転入力端子に受け、上記第１の基準電圧の電圧レベルよりも小さい電圧レベルの第２の基準電圧の供給を非反転入力端子に受け、該出力電圧帰還信号の電圧レベルが該第２の基準電圧の電圧レベルよりも大きいときに、ローレベル出力信号を出力し、該出力電圧帰還信号の電圧レベルが該第２の基準電圧の電圧レベルよりも小さいときに、ハイレベル出力信号を出力する第２の電圧比較手段３と、
上記第１の電圧比較手段２のハイレベル出力信号に応答して、上記コイル電流駆動スイッチ手段７を介して上記コイル電流を遮断するための駆動スイッチ信号としての短幅オンパルス又は該短幅パルスよりもパルス幅の長い長幅オンパルスを単発的に出力し、該第１の電圧比較手段２のハイレベル出力信号の継続的供給に応答して、該短幅パルス又は該長幅オンパルスのうちの択一的に選択された一方と予め設定された最小オフ時間のオフパルスとで構成される上記駆動スイッチ信号としてのパルス列を自走発振して出力する駆動スイッチ信号発振手段５と、
上記第２の電圧比較手段３のローレベル出力信号に応答して、上記駆動スイッチ信号としてのパルス列のオンパルスを上記短幅パルス又は上記長幅オンパルスのうちの短幅オンパルスの方に択一的に設定し、該第２の電圧比較手段３のハイレベル出力信号に応答して、該パルス列のオンパルスを該長幅オンパルスの方に択一的に設定するオンパルス設定手段２８と
を備えていることを特徴とするDC-DCコンバータ。 - 電源８と該電源８に対して接続可能な負荷１２との間に介在するコイル９を通過するコイル電流に関し、駆動スイッチ信号に応答して、断続するコイル電流スイッチ手段７と、
上記負荷１２の端子間電圧に対応する第１の出力電圧帰還信号と該第１の出力電圧帰還信号の電圧レベルよりも小さい電圧レベルの第２の出力電圧帰還信号を出力する出力電圧帰還手段８６と、
上記第１の出力電圧帰還信号の供給を反転入力端子に受け、単一の基準電圧の供給を非反転入力端子に受け、該第１の出力電圧帰還信号の電圧レベルが該基準電圧の電圧レベルよりも大きいときに、ローレベル出力信号を出力し、該第１の出力電圧帰還信号の電圧レベルが該基準電圧の電圧レベルよりも小さいときに、ハイレベル出力信号を出力する第１の電圧比較手段２と、
上記第２の出力電圧帰還信号の供給を反転入力端子に受け、単一の基準電圧の供給を非反入力転端子に受け、該第２の出力電圧帰還信号の電圧レベルが該基準電圧の電圧レベルよりも大きいときに、ローレベル出力信号を出力し、該第２の出力電圧帰還信号の電圧レベルが該基準電圧の電圧レベルよりも小さいときに、ハイレベル出力信号を出力する第２の電圧比較手段３と、
上記第１の電圧比較手段２のハイレベル出力信号に応答して、上記コイル電流駆動スイッチ手段７を介して上記コイル電流を遮断するための駆動スイッチ信号としての短幅オンパルス又は該短幅パルスよりもパルス幅の長い長幅オンパルスを単発的に出力し、該第１の電圧比較手段２のハイレベル出力信号の継続的供給に応答して、該短幅パルス又は該長幅オンパルスのうちの択一的に選択された一方と予め設定された最小オフ時間のオフパルスとで構成される上記駆動スイッチ信号としてのパルス列を自走発振して出力する駆動スイッチ信号発振手段５と、
上記第２の電圧比較手段３のローレベル出力信号に応答して、上記駆動スイッチ信号としてのパルス列のオンパルスを上記短幅パルス又は上記長幅オンパルスのうちの短幅オンパルスの方に択一的に設定し、該第２の電圧比較手段３のハイレベル出力信号に応答して、該パルス列のオンパルスを該長幅オンパルスの方に択一的に設定するオンパルス設定手段２８と
を備えていることを特徴とするDC-DCコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06941996A JP3622018B2 (ja) | 1995-02-28 | 1996-02-28 | Ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-78062 | 1995-02-28 | ||
| JP7806295 | 1995-02-28 | ||
| JP06941996A JP3622018B2 (ja) | 1995-02-28 | 1996-02-28 | Ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08298768A JPH08298768A (ja) | 1996-11-12 |
| JP3622018B2 true JP3622018B2 (ja) | 2005-02-23 |
Family
ID=26410623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06941996A Expired - Fee Related JP3622018B2 (ja) | 1995-02-28 | 1996-02-28 | Ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3622018B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3498736B2 (ja) * | 2000-09-28 | 2004-02-16 | 株式会社リコー | 充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器 |
| TWI327421B (en) * | 2007-03-07 | 2010-07-11 | Orise Technology Co Ltd | Method for stabling voltage, pulse frequency modulating circuit and power supply using the same |
| JP6601211B2 (ja) | 2015-12-24 | 2019-11-06 | ミツミ電機株式会社 | Ｄｃ−ｄｃコンバータおよび負荷駆動用半導体集積回路 |
-
1996
- 1996-02-28 JP JP06941996A patent/JP3622018B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08298768A (ja) | 1996-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100387895B1 (ko) | 직류-직류변환기 | |
| JP4891093B2 (ja) | 電源回路、チャージポンプ回路、及び、これを備えた携帯機器 | |
| US6304066B1 (en) | Control circuit and method for maintaining high efficiency over broad current ranges in a switching regular circuit | |
| JP4527480B2 (ja) | Ｄｃ−ｄｃコンバータにおける電力効率を最適化する方法および回路 | |
| KR100927882B1 (ko) | Ｄｃ-ｄｃ 컨버터 및 ｄｃ-ｄｃ 컨버터의 제어 방법 | |
| JP5451123B2 (ja) | 電源装置，電源制御装置及び電源装置の制御方法 | |
| US6927986B2 (en) | Power supply and PWM circuits | |
| JP5456495B2 (ja) | 昇降圧型のスイッチング電源の制御回路、昇降圧型のスイッチング電源、及び昇降圧型のスイッチング電源の制御方法 | |
| TWI540818B (zh) | 控制電路、直流轉直流（ｄｃｄｃ）轉換器及驅動方法 | |
| JP2012060854A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3637904B2 (ja) | 電源回路 | |
| JP4487649B2 (ja) | 昇降圧型ｄｃ−ｄｃコンバータの制御装置 | |
| CN113541453A (zh) | 一种GaN功率管半桥驱动中的高侧自举供电控制系统 | |
| US7135844B2 (en) | Control circuit for DC/DC converter | |
| TWI322562B (en) | Oscillator circuit having reduced layout area and lower power supply transients | |
| US20070290658A1 (en) | Initial voltage establishing circuit for a switching voltage converter | |
| JP3622018B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US7218538B2 (en) | Power source device | |
| JPH10243642A (ja) | スイッチング電源装置 | |
| US20230261624A1 (en) | Comparator, Oscillator, and Power Converter | |
| JP4325413B2 (ja) | 同期整流式ｄｃ／ｄｃコンバータ | |
| JPH11330376A (ja) | チャージポンプ式駆動回路 | |
| JP4196758B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| KR20140086909A (ko) | 차지 펌프 장치 | |
| JP4545576B2 (ja) | スイッチングレギュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040506 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040709 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041104 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |