JPH08298768A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

(57)【要約】 【目的】 出力電圧のリップル電圧が小さくかつ大きな
出力電流を取り出すことが可能であると同時に、高エネ
ルギー変換効率が得られる周波数制御方式のＤＣ−ＤＣ
コンバータを構成する。 【構成】 第１の電圧レベルを検出する第１の電圧比較
器２と、第２の電圧レベルを検出する第２の電圧比較器
３と、基準電圧回路４と、発振回路５と、出力電圧帰還
回路８６と、バッファー回路６と、コイル電流駆動スイ
ッチトランジスタ７を設け、出力電圧または出力電圧レ
ベル帰還回路８６を通った出力電圧に応じた電圧を第１
の電圧比較器２が検出すると第１のパルス幅の間、コイ
ル電流駆動スイッチトランジスタ７がオンとなってコイ
ル電流を駆動し出力電圧を制御し、出力電圧または出力
電圧レベル帰還回路８６を通った出力電圧に応じた電圧
を第２の電圧比較器３が検出すると第２のパルス幅の
間、コイル電流駆動スイッチトランジスタ７がオンとな
ってコイル電流を駆動して出力電圧を制御することで、
出力電圧の絶対値の低下の程度に応じてパルス幅を変え
て出力電圧を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はＩＣ回路内にコン
トロール部を内蔵し、コイルを駆動するスイッチトラン
ジスタまたはダイオードを内蔵またはＩＣ外に付加し、
ＩＣ外部にコイル、コンデンサー、トランジスターと調
整機能に応じた抵抗、コンデンサー、その他部品を付加
することで周波数制御方式のＤＣ−ＤＣコンバータを構
成できるＤＣ−ＤＣコンバータ用ＩＣに関するものであ
る。

【０００２】

【発明が解決しようとする課題】従来の周波数制御方式
のＤＣ−ＤＣコンバータは、特定の幅の一種類のパルス
幅で制御されるのが一般的であった。この場合コイル電
流を駆動するパルス幅の周期に対する割合であるデュー
ティー比を小さくすればＤＣ−ＤＣコンバータの出力電
圧のリップル電圧が比較的小さく安定動作をするが、Ｄ
Ｃ−ＤＣコンバータ出力電流はコイル電流を駆動するデ
ューティー比を大きくする場合に比較して、大幅に少な
い値に制限されてしまう。一方デューティー比を大きく
すると、コイル電流を駆動する１パルス間にコイルに貯
えられるエネルギーが大きいため出力電流を少ししかと
っていない場合のＤＣ−ＤＣコンバータの出力電圧のリ
ップル電圧が大きくなってしまうという不具合があつ
た。またコイル電流を駆動する１パルスの幅を延ばすと
コイル電流のピーク値が増加し、結果としてコイル電流
スイッチトランジスタに流れる電流のピーク値が増加す
るため、コイル電流駆動スイッチトランジスタのオン抵
抗による電力ロスのためＤＣ−ＤＣコンバータのエネル
ギー変換効率が低下するという不具合があった。

【０００３】さらに入力電圧と出力電圧の関係が特に入
力電圧に対して出力電圧が近い場合において、コイルに
エネルギーが蓄積される期間とコイルに蓄積したエネル
ギーをＤＣ−ＤＣコンバータの出力側に伝達する帰還の
バランスが悪くなるため、コイルに十分なエネルギーが
蓄積しているにもかかわらず、そのエネルギーが出力に
伝達されないため出力電圧が上昇せずコイル駆動パルス
が出続け、ある限度を越えるとコイル駆動パルスが止ま
りそれまでコイルに蓄積され続けたエネルギーが一時に
出力に伝達され非常に大きなＤＣ−ＤＣコンバータの出
力電圧のリップル電圧が発生するという不具合があっ
た。さらにこ現象はＤＣ−ＤＣコンバータの出力電圧の
リップル電圧が大きくなるという不具合とともに、コイ
ル電流駆動スイッチトランジスタに非常に大きなピーク
電流が流れるため、コイル電流駆動スイッチトランジス
タのオン抵抗による電力ロスが発生し、ＤＣ−ＤＣコン
バータのエネルギー変換効率を大幅に低下させるという
致命的な問題点もあった。

【０００４】

【課題を解決するための手段】第１の電圧レベルを検出
する第１の電圧比較器と、第２の電圧レベルを検出する
第２の電圧比較器と、基準電圧回路と、発振回路と、出
力電圧レベル帰還回路と、バッファー回路と、コイル電
流駆動スイッチトランジスタを設け、出力電圧または出
力電圧レベル帰還回路を通った出力電圧に応じた電圧を
第１の電圧比較器が検出すると第１のパルス幅の間、コ
イル電流駆動スイッチトランジスタがオンとなってコイ
ル電流を駆動して出力電圧を制御し、出力電圧または出
力電圧レベル帰還回路を通った出力電圧に応じた電圧を
第２の電圧比較器が検出すると第２のパルス幅の間、請
求項１と同じようにコイル電流駆動スイッチトランジス
タがオンとなってコイル電流を駆動して出力電圧を制御
する。このように、出力電圧の絶対値の低下の程度に応
じてパルス幅を変えて出力電圧を制御することで、ＤＣ
−ＤＣコンバータの出力電圧のリップル電圧が小さく、
かつ大きな出力電流を取り出すことができると同時に、
高エネルギー変換効率が得られるＤＣ−ＤＣコンバータ
を実現できる。

【０００５】

【発明の実施の形態】次に、この発明の実施形態を例を
上げて説明する。

【０００６】実施例１ 図１はこの発明の実施例１の回路図で、１はコイル電流
駆動ＩＣ、２は第１の電圧比較器、３は第２の電圧比較
器、４は基準電圧回路、５は発振回路、６はバッファー
回路、７はコイル電流駆動スイッチトランジスタ、８は
電源、９はコイル、１０はダイオード、１１はコンデン
サー、１２は負荷、１３はＩＣの電源端子、１４はＩＣ
のグランド端子、１５はＩＣのコイル電流駆動出力端
子、１６は出力電圧帰還用のＩＣの端子、８６は出力電
圧帰還回路である。図１の実施例１の回路ではコイル９
の一方の端子は電源８のプラス出力端子に、コイルの他
方の端子はダイオード１０のアノード端子と、ＩＣのコ
イル電流駆動出力端子１５を通してコイル駆動スイッチ
トランジスタ７のドレイン端子とに接続され、ダイオー
ド１０のカソード端子はＩＣの電源端子１３と出力電圧
帰還用のＩＣの端子１６とコンデンサー１１のプラス側
端子と負荷１２の一方の端子に接続され、負荷１２の他
方の端子とコンデンサー１１のマイナス端子とＩＣのグ
ランド端子１４とコイル駆動スイッチトランジスタ７の
ソースと電源８のマイナス端子とがグランドに接続され
ている。

【０００７】図２はこの発明の実施例１の発振回路５の
回路図で、１７は第２の電圧比較器出力接続端子、１８
は電流バイアス出力接続端子、１９は発振回路５の電源
端子、２０は発振回路５のグランド端子、２１は第１の
電圧比較器出力接続端子、２２は発振回路５の出力端
子、２３はオン時間設定コンデンサー、２４はオフ時間
設定コンデンサー、２５は定電流インバータ、２６はＮ
ＡＮＤゲート、２７はＰチャネルトランジスタ１、２８
はＰチャネルトランジスタ２である。図２で発振回路５
は６個の定電流インバータ２５と１個のＮＡＮＤゲート
２６がリング状に接続され、一般にリングオシレータと
呼ばれる構成になっている。定電流インバータ２５の１
つの出力と発振回路５のグランド端子２０間にオン時間
設定コンデンサー２３が、さらにこの１つの定電流イン
バータ２５の出力と発振回路５の電源端子１９間に参照
番号２７で示されるＰチャネルトランジスタ１と参照番
号２８で示されるＰチャネルトランジスタ２が直列に接
続されている。また他のもう一つの定電流インバータ２
５の出力と発振回路のグランド端子２０との間にオフ時
間設定コンデンサー２４が接続されている。図２の発振
回路５はＮＡＮＤゲート２６の第１の電圧比較器出力接
続端子２１に接続された入力端子にハイレベル信号がく
ると動作を開始し発振回路の出力端子２２からローレベ
ルパルスを発生する。また発振回路５の出力端子２２か
ら出力される信号のローレベルパルス幅はオン時間設定
コンデンサー２３と第２の電圧比較器出力接続端子１７
に入力される信号によりコントロールでき、発振回路５
の出力端子から出力されるハイレベルパルスの最小パル
ス幅はオフ時間設定コンデンサー２４によってコントロ
ールできる。図７はこの発明の実施例１の発振回路に含
まれる定電流インバータ２５の回路図で、５９は定電流
インバータ２５の電源端子、６０は定電流インバータ２
５のバイアス入力端子、６１はＰチャネルトランジスタ
７、６２はＰチャネルトランジスタ８、６３は定電流イ
ンバータ２５の入力端子、６５はＮチャネルトランジス
タ６、６６は定電流インバータ２５のグランド端子、６
７は定電流インバータ２５の出力端子である。すべての
定電流インバータ２５の電源端子５９は発振回路５の電
源端子１９に、すべての定電流インバータ２５のグラン
ド端子６６は発振回路５のグランド端子２０に接続さ
れ、Ｐチャネルトランジスタ７とＰチャネルトランジス
タ８とＮチャネルトランジスタ６は定電流インバータ２
５の電源端子５９とグランド端子６６間に直列に接続さ
れている。定電流インバータ２５のＰチャネルトランジ
スタ７のゲートはバイアス入力端子６０を介して発振回
路５の電流バイアス出力接続端子１８に接続され、さら
にＩＣ内で基準電圧回路４の電流バイアス出力端子にも
接続されることで、Ｐチャネルトランジスタ７のゲート
には一定バイアス電圧が印加されるため、Ｐチャネルト
ランジスタ７を通して流れる電流は一定値にコントロー
ルされている。従って、定電流インバータ２５は通常の
インバータのように入力端子６３にハイレベル信号が入
力されると出力端子６７がローレベルとなり、逆に入力
端子にローレベル信号が入力されると出力端子がハイレ
ベルとなるが、Ｐチャネルトランジスタ７の電流がコン
トロールされているため出力端子６７がローレベルから
ハイレベルに変化する場合の推移時間は定電流インバー
タ２５の出力端子６７とグランド端子６６間に接続され
たコンデンサーとＰチャネルトランジスタ７を流れるコ
ントロールされた電流によって自由に設定することがで
きる。またＰチャネルトランジスタ７のトランジスタサ
イズを変更することで定電流インバータ２５の反転電圧
をコントロールできる。さらに、Ｐチャネルトランジス
タ８は省略することもできる。図２に戻って説明を続け
る。さらに定電流インバータ２５の出力端子がローレベ
ルからハイレベルに変化する場合の推移時間は、図２の
発振回路５のようにＰチャネルトランジスタ１とＰチャ
ネルトランジスタ２を通して定電流インバータ２５の出
力に電流を流し込むことによってもコントロール可能で
ある。図２の発振回路５では第２の電圧比較器出力接続
端子１７にローレベル信号が入力されＰチャネルトラン
ジスタ２がオンになると、Ｐチャネルトランジスタ１と
Ｐチャネルトランジスタ２を通して初段の定電流インバ
ータ２５の出力に電流が流れ込みオン時間設定コンデン
サー２３を速く充電するので、発振回路５の出力端子２
２から出力されるパルスのローレベルパルス幅は短くな
る。すなわち、発振回路出力端子２２のローレベルパル
ス幅とハイレベルパルス幅の最小値はそれぞれオン時間
設定コンデンサー２３と、オフ時間設定コンデンサー２
４を次段の定電流インバータ２５のスレショールド電圧
まで充電する時間となる。さらに発振回路の最高発振周
波数は、発振回路出力端子２２のローレベルパルス幅と
ハイレベルパルス幅の最小値の和で決まってくる。尚、
Ｐチャネルトランジスタ１のゲートには端子１８を介し
て定電流インバータ２５のＰチャネルトランジスタ７
（図７）と同様基準電圧回路より一定バイアス電圧が印
加されている。また図２の発振回路５には複数の定電流
インバータ２５が使われているが、個々の定電流インバ
ータ２５を構成するトランジスタサイズは発振回路５が
最適動作するよう、それぞれ別の大きさに調節される場
合がある。

【０００８】図３はこの発明の実施例１の基準電圧回路
４の回路図で、２９はＮチャネルトランジスタ１、３０
はＮチャネルトランジスタ２、３１はＰチャネルトラン
ジスタ３、３２はＮチャネルトランジスタ７、３３は電
流バイアス出力端子、３４は基準電圧出力端子、３５は
基準電圧回路４の電源端子、３６は基準電圧回路のグラ
ンド端子、６４は抵抗１である。図３で参照番号２９の
Ｎチャネルトランジスタ１と参照番号３０のＮチャネル
トランジスタ２の組が、また参照番号３１のＰチャネル
トランジスタ３と参照番号３２のＮチャネルトランジス
タ７と参照番号６４の抵抗１の組とがそれぞれ基準電圧
回路４の電源端子３５とグランド端子３６間に直列に接
続されている。参照番号２９のＮチャネルトランジスタ
１はディプレッションタイプのトランジスタでゲートと
ソースが接続され、Ｎチャネルトランジスタ７のゲート
はＮチャネルトランジスタ１のソースとゲートに接続さ
れ、参照番号３１のＰチャネルトランジスタ３のゲート
は同トランジスタのドレインに接続され、さらに参照番
号３２のＮチャネルトランジスタ７のドレインにも接続
されている。図３の基準電圧回路４は基準電圧出力端子
３４から一定の基準電圧が、電流バイアス出力端子３３
からＰチャネルトランジスタのゲートバイアス電圧を取
り出すことができ、ゲートバイアス電圧がゲートに印加
された参照番号３１のＰチャネルトランジスタ３を流れ
る電流はある一定値の定電流になる。さらに定電流の値
そのものは、ゲートバイアス電圧がゲートに印加された
参照番号３１のＰチャネルトランジスタ３のチャネル長
とチャネル幅の設定により自由にコントロール可能であ
る。図３の基準電圧回路４の詳細動作については、本願
出願人自身による先願（特願平６−１９３４７８号）の
明細書、図面に記載に記載されているので参照願いた
い。

【０００９】図４はこの発明の実施例１のバッファー回
路６の回路図で、３７はバッファー回路の入力端子、３
８はバッファー回路の出力端子、５８はインバータであ
る。図４のバッファー回路６は複数段のインバータ５８
から構成され段数は実施例１の場合は奇数段である。つ
まりバッファー回路６の入力端子３７に入力される信号
の反転レベルの信号がバッファー回路出力端子３８から
出力されるので実施例１においては発振回路５の出力が
ローレベルとなったとき、バッファー回路６の出力端子
から出力される信号のレベルがハイレベルとなってコイ
ル電流駆動スイッチトランジスタ７をオンにする。バッ
ファー回路６を構成するインバータ５８のトランジスタ
のチャネル長やチャネル幅はバッファー回路６の後に接
続されるコイル電流駆動スイッチトランジスタ７の入力
容量に応じて適当な値を設定すればよい。

【００１０】図５はこの発明の実施例１の出力電圧帰還
回路８６の回路図で、３９は帰還抵抗１、４０は帰還抵
抗２、４１は出力電圧帰還回路の入力端子、４２は出力
電圧帰還回路のグランド端子、４３は出力電圧帰還回路
の出力端子、４４は電圧帰還コンデンサーである。ＤＣ
−ＤＣコンバータの出力電圧は参照番号３９の帰還抵抗
１と参照番号４０の帰還抵抗２によって分圧されＤＣ−
ＤＣコンバータの出力電圧に比例した電圧が出力電圧帰
還回路８６の出力端子４３に伝達される。電圧帰還コン
デンサー４４はＤＣ−ＤＣコンバータの出力電圧の変化
を出力電圧帰還回路の出力端子に早く伝達するためのも
ので、必要に応じて付加され、その値も一般的な方法で
必要とされるＤＣ−ＤＣコンバータの応答性能に応じて
設定すればよい。図６はこの発明の実施例１の第１、第
２の電圧比較器２，３の回路図で、４５はＮチャネルト
ランジスタ３、４６はＮチャネルトランジスタ４、４７
はＰチャネルトランジスタ１４、４８はＰチャネルトラ
ンジスタ４、４９はＰチャンネルトランジスタ５、５０
はＮチャネルトランジスタ５、５１はＰチャネルトラン
ジスタ６、５２は電圧比較器の正転入力端子、５３は電
圧比較器の反転入力端子、５４は電圧比較器の電源端
子、５５は電圧比較器のグランド端子、５６は電圧比較
器の出力端子、５７は電圧比較器バイアス入力端子であ
る。図６の電圧比較器２，３は一般的によく用いられる
回路構成で公知の回路である。図１に示した第１の電圧
比較器２と第２の電圧比較器３に図６の回路の電圧比較
器が使われるが、第１の電圧比較器２の場合は参照番号
４７のＰチャネルトランジスタ１４と参照番号４８のＰ
チャネルトランジスタ４の導電係数を規定するトランジ
スタのチャネル長とチャネル幅は同じ値に設定する。し
かし、第２の電圧比較器３の場合は電圧比較器３の正転
入力電圧よりも電圧比較器３の反転入力電圧が数ミリボ
ルトから数十ミリボルト僅かに低い値の状態下で反転動
作を行わせたいため、参照番号４７のＰチャネルトラン
ジスタ１４の導電係数が参照番号４８のＰチャネルトラ
ンジスタ４のトランジスタの導電係数より小さくなるよ
うに２つのトランジスタのチャネル長およびチャネル幅
が調節される。

【００１１】全体の回路ブロックを示した図１と、各回
路ブロック内を示した図２、図３、図４、図５、図６と
の接続関係を説明する。ＩＣ内部では出力電圧帰還用の
ＩＣの端子１６と出力電圧帰還回路８６の入力端子が接
続され、出力電圧帰還回路８６の出力端子が第１の電圧
比較器２の反転入力端子５３と第２の電圧比較器３の反
転入力端子５３とに接続され、基準電圧回路４の基準電
圧出力端子３４が第１の電圧比較器２の正転入力端子５
２と第２の電圧比較器３の正転入力端子５２とに接続さ
れ、基準電圧回路４の電流バイアス出力端子３３が発振
回路５の電流バイアス出力接続端子１８と第１の電圧比
較器２と第２の電圧比較器３の電圧比較器バイアス入力
端子５７とに接続され、第１の電圧比較器２の出力端子
５６が発振回路５の第１の電圧比較器２の出力接続端子
２１に接続され、第２の電圧比較器３の出力端子５６が
発振回路５の第２の電圧比較器３の出力接続端子１７に
接続され、発振回路５の出力端子２２がバッファー回路
６の入力端子３７に接続され、バッファー回路６の出力
端子３８がコイル電流駆動スイッチトランジスタ７のゲ
ート端子に接続されている。またＩＣの電源端子１３は
基準電圧回路４の電源端子３５と発振回路５の電源端子
１９に接続され、さらにバッファー回路６や定電流イン
バータ２５や電圧比較器その他のＩＣ内部のすべての回
路の電圧供給源５９，５４，３５に接続されており、Ｉ
Ｃのグランド端子１４は基準電圧回路４のグランド端子
３６と発振回路５のグランド端子２０と出力電圧帰還回
路のグランド端子４２に接続されるとともに、バッファ
ー回路６や電圧比較器２，３や定電流インバータ２５そ
の他のＩＣ内部のすべての回路のグランド端子５５，６
６に接続されている。

【００１２】この発明の実施例１ではＤＣ−ＤＣコンバ
ータの出力電圧に比例した電圧が出力電圧帰還回路８６
を通して第１の電圧比較器２と第２の電圧比較器３とに
伝達される。一方第１の電圧比較器２と第２の電圧比較
器３とには基準電圧回路４から一定の基準電圧が入力さ
れているためＤＣ−ＤＣコンバータの出力電圧に比例し
た電圧が基準電圧近くになると第１の電圧比較器２また
は第１の電圧比較器２と第２の電圧比較器３の双方が反
転動作をする。まず負荷１２に流れる電流、すなわちＤ
Ｃ−ＤＣコンバータの出力電流が少ない場合から説明を
始める。ＤＣ−ＤＣコンバータの出力電流によりコンデ
ンサー１１の電荷が放電されＤＣ−ＤＣコンバータの出
力電圧が徐々に低下してきた場合、第１の電圧比較器２
の反転電圧が第２の電圧比較器３の反転電圧より高めに
設定されているため、まず第１の電圧比較器２の出力が
ローレベルからハイレベルへと反転する。第１の電圧比
較器の出力がハイレベルになると発振回路５のＮＡＮＤ
ゲート２６の第１の電圧比較器出力接続端子２１に接続
された入力がハイレベルとなって発振回路５が動作を開
始し、発振回路出力端子２２にローレベルパルスを出力
する。発振回路５の出力がローレベルになるとバッファ
ー回路６の出力がハイレベルとなってコイル電流駆動ス
イッチトランジスタ７がオンとなり、コイル９の電流は
増加しエネルギーがコイル９に蓄積される。ＤＣ−ＤＣ
コンバータの出力電流が少ない場合はＤＣ−ＤＣコンバ
ータの出力電圧が低下する傾きも小さい。従って、ＤＣ
−ＤＣコンバータの出力は第２の電圧比較器３が反転す
るレベルにまでは低下しないので、発振回路５のローレ
ベルパルス幅は固定された狭い幅である。つまり第２の
電圧比較器３の出力がローレベルであるため、発振回路
５のＰチャネルトランジスタ２がオンとなり、発振回路
５のオン時間設定コンデンサー２３では初段の定電流イ
ンバータ２５から流れ込む電流に対してＰチャネルトラ
ンジスタ１とＰチャネルトランジスタ２を通して流れ込
む電流が加算されるため、オン時間設定コンデンサー２
３がＰチャネルトランジスタ２がオフしている場合より
も早く充電されることにより、オン時間が短くなり、そ
の結果コイル電流駆動スイッチトランジスタ７がオンに
なるパルス幅は短い。この固定された狭いパルス幅をロ
ーレベルパルス幅１とする。このパルス幅の時間が経過
すると、発振回路５の出力がハイレベルに戻りコイル電
流駆動スイッチトランジスタ７がオフとなる。コイル電
流駆動スイッチトランジスタ７がオフになると、コイル
９に蓄積されていたエネルギーはダイオード１０を通し
てコンデンサー１１に送られる。すなわち、コンデンサ
ー１１に蓄えられる電荷量が増加するので、ＤＣ−ＤＣ
コンバータの出力電圧は上昇する。ＤＣ−ＤＣコンバー
タの出力電圧が上昇すると第１の電圧比較器２の出力も
ハイレベルからローレベルへと反転する。一旦コンデン
サー１１に蓄積された電荷は、時間の経過とともにＤＣ
−ＤＣコンバータの出力電流により放電され、コンデン
サー１１の端子間電圧が少しづつ低下する。ＤＣ−ＤＣ
コンバータの出力電圧が第１の電圧比較器２が反転する
レベルにまで低下すると、再び第１の電圧比較器２が反
転し上記動作を繰り返す。ＤＣ−ＤＣコンバータの出力
電圧の低下はＤＣ−ＤＣコンバータの出力電流が多い程
大きいので、発振回路出力端子のローレベルパルスの密
度つまり、発振回路の発振周波数はＤＣ−ＤＣコンバー
タの出力電流の増加とともに高くなる。つまり、発振回
路５の出力からは固定された狭いローレベルパルス幅１
のパルスが出力され、ＤＣ−ＤＣコンバータの出力電流
を増加していくとローレベルパルス幅１のパルスの間隔
がどんどん狭くなっていく。すなわち、コイル電流駆動
スイッチトランジスタ７がオンとなりコイル９にエネル
ギーが蓄積される１回当りの時間は一定であるが、ＤＣ
−ＤＣコンバータの出力電流が増加することによってコ
イル電流駆動スイッチトランジスタ７がオフとなってい
る１回当りの時間が短くなるので、ＤＣ−ＤＣコンバー
タの出力電圧の平均値は一定に維持される。この動作に
おけるコイル電流駆動スイッチトランジスタ７がオンす
る１回当りの１パルス幅は固定された狭い幅であるの
で、ＤＣ−ＤＣコンバータの出力電圧のリップルは小さ
い。しかし、発振周波数の増加は発振回路出力端子２２
のローレベルパルス幅とハイレベルパルス幅の最小値の
和の周期になった時点でもはや増加しなくなる。図１９
は発振回路５の出力端子２２における２種類の波形を示
し、９１は波形５、９２は波形６である。図８の波形５
は高負荷時に発振回路５の発振周波数が最も高くなった
とき、すなわち、ハイレベルパルス幅が、固定された最
小オフ時間まで短くなって、発振回路５が自走発振をし
ているときの発振回路５の出力波形を模式的に示したも
のであり、図１９の波形６は低負荷時に発振回路５の周
波数が低くなったとき、すなわち、ハイレベルパルス幅
が、負荷条件により規制されて十分に長くなることで、
発振回路５が間欠発振をしているときのものである。図
１９では横軸が時間、縦軸が電圧である。

【００１３】発振回路５の発振周波数が最大になってか
らＤＣ−ＤＣコンバータの出力電流をさらに増加した場
合、ＤＣ−ＤＣコンバータの出力電圧は第２の電圧比較
器３が反転するレベルにまで低下するようになる。第２
の電圧比較器３が反転して出力がハイレベルになると、
発振回路５のＰチャネルトランジスタ２のゲート電圧レ
ベルはハイレベルとなるため、このトランジスタがオフ
になる。この結果発振回路５のオン時間設定コンデンサ
ー２３に流れ込む電流は初段の定電流インバータ２５の
Ｐチャネルトランジスタ７（図７）とＰチャネルトラン
ジスタ８（図７）を通して流れ込む電流のみとなって発
振回路５の出力端子２２から出力される信号のローレベ
ルパルス幅は長くなる。ここで発振回路５から出力され
る長くなったローレベルパルス幅は第２の電圧比較器３
が反転するためのスレショルドに依存する。ＤＣ−ＤＣ
コンバータの出力電圧はコイル電流駆動スイッチトラン
ジスタ７がオフになってコイル９に蓄積されていたエネ
ルギーがダイオード１０を通してコンデンサー１１に送
られるので、一旦上昇するが、その後、次に再びコイル
９からコンデンサー１１にエネルギーが送られるまでの
間、ＤＣ−ＤＣコンバータの出力電流依存で低下し続け
る。この場合、コイル９に蓄積されてたエネルギーがコ
ンデンサー１１に送られるには、有限の時間を有するの
で、ＤＣ−ＤＣコンバータの出力電圧はコイル電流駆動
スイッチトランジスタ７がオフになっている間のいずれ
かの時点においてピーク値に達する。つまりＤＣ−ＤＣ
コンバータの出力電流を特定の値に固定した場合、コイ
ル９からダイオード１０を通してエネルギーがコンデン
サー１１に送られた直後、ＤＣ−ＤＣコンバータの出力
電圧がピーク値に向って上昇するが、この時点において
もいくつかの状態が存在する。以下に各状態を列挙す
る。まず、第１の電圧比較器２の出力と第２の電圧比較
器３の出力の双方がハイレベルからローレベルに反転す
る状態、これを状態１とする。第１の電圧比較器２の出
力がハイレベルのままで、第２の電圧比較器３の出力が
ハイレベルからローレベルに反転する状態、これを状態
２とする。第１の電圧比較器２の出力と第２の電圧比較
器３の出力が双方ともハイレベルのままである状態、こ
れを状態３とする。

【００１４】ＤＣ−ＤＣコンバータの出力電圧がピーク
値に達した後、繰り返し述べたようにＤＣ−ＤＣコンバ
ータの出力電圧はＤＣ−ＤＣコンバータの出力電流によ
って時間とともに低下する。またコイル電流駆動スイッ
チトランジスタ７は発振回路５の発振周波数が最大にな
った場合においても一定時間オフ状態となる。コイル電
流駆動スイッチトランジスタ７がオフになる最少時間を
最少オフ時間と呼ぶと、状態１においてもいくつかのケ
ースが存在する。以下に各ケースを列挙する。最少オフ
時間内に起こるＤＣ−ＤＣコンバータの出力電圧の低下
によって、最小オフ時間の終了時点までに第１の電圧比
較器２の出力と第２の電圧比較器３の出力の双方がロー
レベルからハイレベルに反転するケース、これを状態１
のケース１とする。最少オフ時間内に起こるＤＣ−ＤＣ
コンバータの出力電圧の低下により第１の電圧比較器２
の出力のみが、最少オフ時間内にローレベルからハイレ
ベルに反転し、発振回路５からローレベルが出力されコ
イル電流駆動スイッチトランジスタ７がオンになってい
る期間に第２の電圧比較器３がローレベルからハイレベ
ルに反転するケース、これを状態１のケース２とする。
最少オフ時間内に第１の電圧比較器２のみがローレベル
からハイレベルに反転し、第２の電圧比較器３はコイル
電流駆動スイッチトランジスタ７がオンになっている間
もローレベルのままのケースで、これを状態１のケース
３とする。最少オフ時間内に第１の電圧比較器２の出力
も第２の電圧比較器３もローレベルのままで、最少オフ
時間後のＤＣ−ＤＣコンバータの出力電圧の低下により
第１の電圧比較器２の出力がローレベルからハイレベル
に反転し、コイル電流駆動スイッチトランジスタ７がオ
ンになり、コイル電流駆動スイッチトランジスタ７がオ
ンになっている間に、第２の電圧比較器３がローレベル
からハイレベルに反転するケース、これを状態１のケー
ス４とする。最少オフ時間内に第１の電圧比較器２の出
力も、第２の電圧比較器３の出力もローレベルのまま
で、最少オフ時間後のＤＣ−ＤＣコンバータの出力電圧
の低下により第１の電圧比較器２の出力がローレベルか
らハイレベルに反転し、コイル電流駆動スイッチトラン
ジスタ７がオンになり、コイル電流駆動スイッチトラン
ジスタ７がオンになっている間、第２の電圧比較器３の
出力がローレベルのままであるケースで、これを状態１
のケース５とする。また状態２においても状態１同様、
いくつかのケースが存在する。以下に各ケースを列挙す
る。状態２においては第１の電圧比較器２の出力は常に
ハイレベルのままであるので、第２の電圧比較器３が最
少オフ時間内にローレベルからハイレベルに反転するケ
ース、これを状態２のケース１とする。最少オフ時間内
は第２の電圧比較器３の出力はローレベルのままで、コ
イル電流駆動スイッチトランジスタ７がオンになってい
る間に第２の電圧比較器３の出力がローレベルからハイ
レベルに反転するケース、これを状態２のケース２とす
る。最少オフ時間内もコイル電流駆動スイッチトランジ
スタ７がオンになっている間も、第２の電圧比較器３の
出力がローレベルのままのケースなどで、これを状態２
のケース３とする。状態３においては１つのケースしか
存在せず、最少オフ時間の間とコイル電流駆動スイッチ
トランジスタ７がオンになっている間のすべての時間に
おいて、第１の電圧比較器２の出力と第２の電圧比較器
３の出力の双方がハイレベルのままである。

【００１５】以上の動作説明において肝要の点は、発振
回路５についての既述の動作説明から明らかなように、
第２の電圧比較器３から出力されるローレベルパルスに
応答して、相対的に短い方のオン時間が設定されること
で、ローレベルパルス幅が短くなり、これとは逆に、第
２の電圧比較器３から出力されるハイレベルパルスに応
答して、相対的に長い方のオン時間が設定されること
で、ローレベルパルス幅が長くなるということであり、
その様子を模式的に表わすのが図８の波形図である。図
８は、発振回路５の出力端子２２における２種類の波形
を示し、６８は波形１、６９は波形２である。波形１
は、第１の電圧比較回路２からのハイレベルパルスに応
答して、発振動作状態になっている発振回路５におい
て、第２の電圧比較器３からのローレベルパルスに応答
して、短い方のオン時間（ローレバルパルス幅１）が設
定されている場合に、負荷の増大により、オフ時間（ハ
イレベルパルス幅）が発振回路５に固有の最小オフ時間
まで短縮して、最高の発振周波数で自走発振している状
態での、発振回路５の出力端子２２における信号波形で
ある。波形２は、第１の電圧比較器２からのハイレベル
パルスに応答して、発振状態になっている発振回路５に
おいて、第２の電圧比較器３からのハイレベルパルスに
応答して、長い方のオン時間（ローレベルパルス幅２）
が設定されている場合に、負荷の増大により、オフ時間
（ハイレベルパルス幅）が上記波形１の場合の最小オフ
時間と同値の最小オフ時間まで短縮して、最高の発振周
波数で自走発振している状態での、発振回路５の出力端
子２２における信号波形である。ところで、状態１のケ
ース１、状態２のケース１、状態３においては、コイル
電流駆動スイッチトランジスタ７が１回にオンしている
時間は固定された最も長い時間となる。これをローレベ
ルパルス幅２とする。またコイル電流駆動スイッチトラ
ンジスタ７が１回にオフしている時間は最少オフ時間と
なる。図８の波形２はこの場合の発振回路５の出力波形
を模式的に示したものでもある。状態１のケース２、状
態１のケース４、状態２のケース２のように、コイル電
流駆動スイッチトランジスタ７がオンになっている期間
に第２の電圧比較器３がローレベルからハイレベルに反
転した場合には、コイル電流駆動スイッチトランジスタ
７のオン時間はローレベルパルス幅１と同じまたはそれ
よりも長く、ローレベルパルス幅２と同じまたはそれよ
りも短くなる。特にコイル電流駆動スイッチトランジス
タ７がオフになる直前に第２の電圧比較器３がローレベ
ルからハイレベルに反転した場合には、各回路動作の遅
れによりコイル電流駆動スイッチトランジスタ７のオン
時間が長くならない場合もある。状態１のケース４、状
態１のケース５のように、最少オフ時間内に第１の電圧
比較器２の出力がローレベルからハイレベルに反転しな
い場合には、コイル電流駆動スイッチトランジスタ７の
１回のオフ時間は最少オフ時間より長くなる。これまで
各状態の各ケースについて説明してきたが、図１８に各
状態の各ケースの一覧表を示す。ＤＣ−ＤＣコンバータ
の動作においては特定状態の特定のケースのみが連続す
る場合もあるが、特定の状態の特定のケースが連続せず
に、任意のケースが組み合わされた動作となることもあ
る。しかし平均してみると、ＤＣ−ＤＣコンバータの出
力電流が増加するとともにコイル電流駆動スイッチトラ
ンジスタ７がオンになっている時間の割合が、オフにな
っている時間の割合に比べて増加し、コイル９からダイ
オード１０を通してコンデンサー１１に送られるエネル
ギーを増加させるので、ＤＣ−ＤＣコンバータの出力電
流が多い場合でも出力電圧の低下を食い止める。

【００１６】この発明の実施例１のＤＣ−ＤＣコンバー
タはそれからの出力電流が少ない場合には、第１の電圧
比較器２が反転動作を繰り返して狭いパルス幅でコイル
駆動スイッチトランジスタをオンにするため、１回のパ
ルスによってコイルに蓄積されるエネルギー量は少なく
従って出力電圧のリップルも小さい。さらにＤＣ−ＤＣ
コンバータの出力電流が多い場合は第２の電圧比較器３
が反転し広いパルス幅でコイル駆動スイッチトランジス
タをオンにするため、１回のパルスによってコイルに蓄
積されるエネルギー量が多く、従って出力側に伝達され
るエネルギー量も増加して出力電圧の低下を食い止め
る。この発明の実施例１の構成ではＤＣ−ＤＣコンバー
タの出力電圧のリップル電圧が小さく、かつ大きな出力
電流を取り出すことができるばかりでなく、高エネルギ
ー変換効率が得られる。

【００１７】図９はこの発明の実施例１の第１の変形例
に使われる発振回路で図２の発振回路５の代わりに図９
の発振回路を用いる。発振回路以外のすべての回路なら
びに発振回路外部の接続には変更がない。図９で１７は
第２の電圧比較器出力接続端子、１８は電流バイアス出
力接続端子、１９は発振回路の電源端子、２０は発振回
路のグランド端子、２１は第１の電圧比較器出力接続端
子、２２は発振回路の出力端子、２３はオン時間設定コ
ンデンサー、２４はオフ時間設定コンデンサー、２５は
定電流インバータ、２６はＮＡＮＤゲート、５８はイン
バータ、７０はＰチャネルトランジスタ９、７１はＰチ
ャネルトランジスタ１０、７２はＰチャネルトランジス
タ１１、７３はＰチャネルトランジスタ１２である。図
２の発振回路同様、図９の発振回路は６個の定電流イン
バータ２５と１つのＮＡＮＤゲート２６からなるリング
オシレータで構成されているが、図２の発振回路との違
いは、オン時間設定コンデンサー２３及びオフ時間設定
コンデンサー２４が各別の出力端子に接続された２つの
段の定電流インバータ２５の出力端子と電源間に、Ｐチ
ャネルトランジスタ７０，７１，７２，７３が各別に１
０２個づつ．１３直０・。ＢＨＮＦに接続されている点
である。

【００１８】図９の発振回路においては第２の電圧比較
器３の出力がローレベルの場合第２の電圧比較器出力接
続端子１７を通してＰチャネルトランジスタ１０のゲー
トにはローレベルが印加されるので、オン時間設定コン
デンサー２３に流れ込む電流は初段の定電流インバータ
２５から流れ込む電流とＰチャネルトランジスタ９及び
Ｐチャネルトランジスタ１０とを通して流れ込む電流と
の加算になる。またＰチャネルトランジスタ１２のゲー
トに印加される信号は第２の電圧比較器３からの出力の
反転信号となるため、Ｐチャネルトランジスタ１２はオ
フ状態であり、オフ時間設定コンデンサー２３に流れ込
む電流は初段の定電流インバータ２５から流れ込む電流
のみである。従って発振回路５の出力端子２２から出力
されるローレベルのパルス幅は短く、ハイレベルのパル
ス幅の最低値は相対的に長い。これに対して、第２の電
圧比較器３の出力がハイレベルの場合には第２の電圧比
較器出力接続端子１７を通してＰチャネルトランジスタ
１０のゲートにはハイレベルが印加されて、Ｐチャネル
トランジスタ１０がオフになるため、オン時間設定コン
デンサー２３に流れ込む電流は初段の定電流インバータ
２５から流れ込む電流のみになる。この場合、Ｐチャネ
ルトランジスタ１２のゲートに印加される信号は第２の
電圧比較器３からの出力の反転信号であるためＰチャネ
ルトランジスタ１２はオン状態であり、オフ時間設定コ
ンデンサー２４に流れ込む電流は４段目の定電流インバ
ータ２５から流れ込む電流にＰチャネルトランジスタ１
１とＰチャネルトランジスタ１２を通して流れ込む電流
の加算になる。従って発振回路５の出力端子２２から出
力されるローレベルのパルス幅は長く、それとの相対に
おいて、ハイレベルのパルス幅の最低値は短い。またオ
ン時間設定コンデンサー２３とオフ時間設定コンデンサ
ー２４の容量値を同じとし、さらに、オン時間設定コン
デンサー２３に加算する電流値を設定しているＰチャネ
ルトランジスタ９と、オフ時間設定コンデンサー２４に
加算する電流値を設定しているＰチャネルトランジスタ
１１の導電率を同じにしておけば、第２の電圧比較器３
の出力がローレベルからハイレベルに変わった時点での
発振回路５の出力端子２２から出力されるローレベルパ
ルス幅の増加分とハイレベルパルス幅の減少分が同じ値
になって、結果として発振回路５の最高発振周波数に関
し、第１の電圧比較器２のみが反転している場合と、第
２の電圧比較器３も反転した場合とでほぼ同一の値に保
つことができる。つまり実施例１に第１の変形を採用す
ることで発振回路の高負荷時の最高発振周波数をＤＣ−
ＤＣコンバータの出力電流条件によらず一定にすること
ができる。第１の電圧比較器２のみが反転している場合
と、第１の電圧比較器２および第２の電圧比較器３が共
に反転している場合の模式的な発振回路５の出力波形を
図１０に示す。波形３は、第１の電圧比較器２のみが反
転していて、短い方のオン時間が設定されている場合に
おいて、負荷の増大により発振周波数が最高になった状
態での、発振回路５の出力端子２２の信号波形であり、
波形４は、第１の電圧比較器２および第２の電圧比較器
３が双方とも最少オフ時間内に反転していて、長い方の
オン時間が設定されている場合において、負荷の増大に
より発振周波数が最高になった状態での、発振回路５の
出力端子２２の信号波形である。

【００１９】図１１はこの発明の実施例１の第２の変形
例で使う発振回路の回路図で、第２の変形例では図２の
発振回路の代わりに図１１の発振回路を用いる。発振回
路以外のすべての回路ならびに発振回路外部接続には変
更がない。図１１で１７は第２の電圧比較器出力接続端
子、２０は発振回路のグランド端子、２１は第１の電圧
比較器出力接続端子、２２は発振回路の出力端子、２３
はオン時間設定コンデンサー、２４はオフ時間設定コン
デンサー、２５は定電流インバータ、２６はＮＡＮＤゲ
ート、５８はインバータ、７６はＮチャネルトランジス
タ８、７７はＮチャネルトランジスタ９、７８は追加の
オン時間設定コンデンサー２、７９は追加のオフ時間設
定コンデンサー２、である。図２の発振回路同様、図１
１の発振回路は６個の定電流インバータ２５と１つのＮ
ＡＮＤゲート２６によりリングオシレータが構成されて
いるが、図２の発振回路との違いは、定電流インバータ
２５の出力と発振回路５の電源間にＰチャネルトランジ
スタが２個直列に接続されていたものを除去して、代わ
りに追加のオン時間設定コンデンサー２とＮチャネルト
ランジスタ８を元来のオン時間設定コンデンサー２３に
対して並列に、そして追加のオフ時間設定コンデンサー
２とＮチャネルトランジスタ９を元来のオフ時間設定コ
ンデンサー２４に対して並列に接続している点である。
Ｎチャネルトランジスタ８のゲートは第２の電圧比較器
出力接続端子１７に接続されており、第２の電圧比較器
３の出力が反転してハイレベルになると、Ｎチャネルト
ランジスタ８がオンになって、元来のオン時間設定コン
デンサー２３に追加のオン時間設定コンデンサー２が付
加されて合成オン時間設定コンデンサーを大きくしたの
と等価になり、発振回路５の出力端子２２から出力され
るローレベルパルスの幅が増加する。一方、Ｎチャネル
トランジスタ９のゲートには第２の電圧比較器出力接続
端子１７から入力される信号の反転信号が入力されるた
め、第２の電圧比較器３の出力が反転してハイレベルに
なると、Ｎチャネルトランジスタ９がオフになって、元
来のオフ時間設定コンデンサー２４にそれまで付加され
ていた追加のオフ時間設定コンデンサー２が取り除かれ
て、合成オフ時間設定コンデンサーの値を小さくしたの
と等価になり、発振回路５の出力端子２２から出力され
るハイレベルパルスの幅が減少する。つまり図１１の発
振回路５も実施例１の第１の変形例の図９の発振回路と
まったく同様の動作をする。従って図９の発振回路の代
わりに図１１の発振回路を使っても、実施例１の第１の
変形とまったく同じＤＣ−ＤＣコンバータの動作を確保
することが可能である。

【００２０】また実施例１では、ＤＣ−ＤＣコンバータ
の出力電圧を出力電圧帰還回路８６を通して第１の電圧
比較器２と第２の電圧比較器３に伝達しているが、出力
電圧帰還回路８６を省略して出力電圧帰還用のＩＣの端
子１６と第１の電圧比較器２の反転入力端子５３及び第
２の電圧比較器３の反転入力端子５３とを接続して、Ｄ
Ｃ−ＤＣコンバータの出力電圧を直接第１の電圧比較器
２と第２の電圧比較器３に入力するようにしてもよい。
また実施例１ではコイル駆動スイッチトランジスタ７を
ＩＣ内部に設けているが、ＩＣ外部に設けるようにして
もよくＭＯＳトランジスタの代わりにバイポーラトラン
ンジスタを使うことも可能である。また実施例１ではダ
イオード１０をＩＣ外部に設けているがＩＣ内部に設け
てもよい。一般的にコイル電流駆動スイッチトランジス
タ７をコイル９とグランド端子１４間から、電源端子１
３とコイル９間に接続を変更することで昇圧タイプのＤ
Ｃ−ＤＣコンバータから降圧タイプのＤＣ−ＤＣコンバ
ータもしくは反転タイプのＤＣ−ＤＣコンバータに変更
することが可能であるが、実施例１においても一般的な
場合と同様、降圧タイプのＤＣ−ＤＣコンバータもしく
は反転タイプのＤＣ−ＤＣコンバータへの変更が可能で
ある。

【００２１】実施例２ 図１２はこの発明の実施例２の回路図で、１はコイル電
流駆動ＩＣ、２は第１の電圧比較器、３は第２の電圧比
較器、８０は基準電圧回路２、５は発振回路、６はバッ
ファー回路、７はコイル電流駆動スイッチトランジス
タ、８は電源、９はコイル、１０はダイオード、１１は
コンデンサー、１２は負荷、１３はＩＣの電源端子、１
４はＩＣのグランド端子、１５はＩＣのコイル電流駆動
出力端子、１６は出力電圧帰還用のＩＣの端子、８６は
出力電圧帰還回路である。図１２の回路では実施例１と
同様にコイル９の一方の端子は電源８のプラス出力端子
に、コイル９の他方の端子はダイオード１０のアノード
端子とＩＣのコイル電流駆動出力端子１５を通してコイ
ル駆動スイッチトランジスタ７のドレイン端子とに接続
され、ダイオード１０のカソード端子はＩＣの電源端子
１３と出力電流帰還用のＩＣの端子１６とコンデンサー
１１のプラス側端子と負荷１２の一方の端子に接続さ
れ、負荷１２の他方の端子とコンデンサー１１のマイナ
ス端子とＩＣのグランド端子１４とコイル駆動スイッチ
トランジスタ７のソースと電源のマイナス端子とがグラ
ンドに接続されている。

【００２２】図１３はこの発明の実施例２の参照番号８
０で示される基準電圧回路２の回路図で、２９はＮチャ
ネルトランジスタ１、３０はＮチャネルトランジスタ
２、３１はＰチャネルトランジスタ３、３２はＮチャネ
ルトランジスタ７、３３は電流バイアス出力端子、３４
は基準電圧出力端子、３５は基準電圧回路の電源端子、
３６は基準電圧回路のグランド端子、６４は抵抗１、８
１は追加の基準電圧出力端子２、８２は抵抗２である。
図１３で参照番号２９のＮチャネルトランジスタ１と参
照番号３０のＮチャネルトランジスタ２が、また参照番
号３１のＰチャネルトランジスタ３と参照番号３２のＮ
チャネルトランジスタ７と参照番号６４の抵抗１と参照
番号８２の抵抗２とが基準電圧回路８０の電源端子３５
とグランド端子３６間に直列に接続されている。参照番
号２９のＮチャネルトランジスタ１はディプレッション
タイプのトランジスタでゲートとソースが接続され、参
照番号３２のＮチャネルトランジスタ７のゲートは参照
番号２９のＮチャネルトランジスタ１のソースとゲート
に、参照番号３１のＰチャネルトランジスタ３のゲート
は同トランジスタのドレインに接続され、さらに参照番
号３２のＮチャネルトランジスタ７のドレインに接続さ
れている。参照番号３２のＮチャネルトランジスタ７の
ソースは、参照番号６４の抵抗１に接続されている。図
１３の基準電圧回路８０は第１の基準電圧出力端子３４
からは一定の基準電圧が、参照番号８１の第２の基準電
圧出力端子２からは第１の基準電圧出力端子３４より数
ミリボルトから数十ミリボルト僅かに低い基準電圧が取
り出される。さらに電流バイアス出力端子３３から参照
番号３１のＰチャネルトランジスタ３のゲートバイアス
電圧を取り出すことができ、ゲートバイアス電圧がゲー
トに印加された参照番号３１のＰチャネルトランジスタ
３を流れる電流はある一定の定電流になる。さらに定電
流の値そのものは、ゲートバイアス電圧がゲートに印加
された参照番号３１のＰチャネルトランジスタ３のチャ
ネル長とチャネル幅によってコントロール可能である。

【００２３】実施例２では図１２に示したように参照番
号８０の基準電圧回路２の第１の基準電圧出力端子３４
が第１の電圧比較器２の正転入力端子５２に、参照番号
８０の基準電圧回路２の参照番号８１の第２の基準電圧
出力端子２が第２の電圧比較器３の正転入力端子５２に
接続されている部分を除くと、発振回路５、バッファー
回路６、出力電圧帰還回路８６の構成および接続関係は
実施例１と同じである。また実施例１においては第２の
電圧比較器３を構成するトランジスタの導電率調節によ
り第２の電圧比較器の比較電圧に僅かなオフセット電圧
を設けていたが、実施例２では図６の第２の電圧比較器
３の参照番号４７のＰチャネルトランジスタ１４と参照
番号４８のＰチャネルトランジスタ４とには導電係数が
同じものが使われる。すなわち、構成するトランジスタ
の導電率調節は行なわないので第２電圧比較器３の比較
電圧のオフセットはない。しかし、実施例２では参照番
号８０の基準電圧回路２から第１の電圧比較器２の正転
入力端子５２に入力される電圧より、第２の電圧比較器
３の正転入力端子５２に入力される電圧が僅かに低いた
め、実施例１同様ＤＣ−ＤＣコンバータの出力電圧が低
下してきた場合に、第１の電圧比較器２の方が第２の電
圧比較器３より高い電圧で出力電圧がローレベルからハ
イレベルへと反転する。従って実施例２においてもＤＣ
−ＤＣコンバータの動作は例１とまったく同じになる。

【００２４】また実施例２においても実施例１同様、図
９の発振回路５を使って第１の変形が可能であるととも
に、図１１の発振回路を使って第２の変形が可能である
ことはいうまでもない。また実施例１と同様出力電圧帰
還回路８６を省略することもできる。また実施例２で
は、実施例１同様コイル駆動スイッチトランジスタ７を
ＩＣ内部に設けているが、ＩＣ外部に設けるようにして
もよくＭＯＳトランジスタの代わりにバイポーラトラン
ンジスタを使うことも可能である。また実施例２では実
施例１同様ダイオード１０をＩＣ外部に設けているがＩ
Ｃ内部に設けてもよい。一般的にコイル電流駆動スイッ
チトランジスタ７をコイル９とグランド端子１４間か
ら、電源端子１３とコイル９間に接続を変更することで
昇圧タイプのＤＣ−ＤＣコンバータから降圧タイプのＤ
Ｃ−ＤＣコンバータもしくは反転タイプのＤＣ−ＤＣコ
ンバータに変更が可能であるが、実施例１同様実施例２
においても一般的な場合と同様、降圧タイプのＤＣ−Ｄ
Ｃコンバータもしくは反転タイプのＤＣ−ＤＣコンバー
タへの変更が可能である。

【００２５】実施例３ 図１４はこの発明の実施例３の回路図で、１はコイル電
流駆動ＩＣ、２は第１の電圧比較器、３は第２の電圧比
較器、４は基準電圧回路、５は発振回路、６はバッファ
ー回路、７はコイル電流駆動スイッチトランジスタ、８
は電源、９はコイル、１０はダイオード、１１はコンデ
ンサー、１２は負荷、１３はＩＣの電源端子、１４はＩ
Ｃのグランド端子、１５はＩＣのコイル電流駆動出力端
子、１６は出力電圧帰還用のＩＣの端子、８３は出力電
圧帰還回路２である。図１４の実施例３の回路ではコイ
ル９の一方の端子は電源８のプラス出力端子に、コイル
９の他方の端子はダイオード１０のアノード端子とＩＣ
のコイル電流駆動出力端子１５を通してコイル駆動スイ
ッチトランジスタ７のドレイン端子とに接続され、ダイ
オード１０のカソード端子はＩＣの電源端子１３と出力
電圧帰還用のＩＣの端子１６とコンデンサー１１のプラ
ス側端子と負荷１２の一方の端子に接続され、負荷１２
の他方の端子とコンデンサー１１のマイナス端子とＩＣ
のグランド端子１４とコイル駆動スイッチトランジスタ
７のソースと電源８のマイナス端子とがグランドに接続
されている。図１５はこの発明の実施例３の参照番号８
３の出力電圧帰還回路２の回路図で、３９は帰還抵抗
１、４０は帰還抵抗２、４１は出力電圧帰還回路の入力
端子、４２は出力電圧帰還回路のグランド端子、４３は
出力電圧帰還回路の第１の出力端子、４４は電圧帰還コ
ンデンサー、８５は帰還抵抗３、８４は出力電圧帰還回
路の第２の出力端子２である。ＤＣ−ＤＣコンバータの
出力電圧は参照番号３９の帰還抵抗１と参照番号４０の
帰還抵抗２と参照番号８５の帰還抵抗３によって分圧さ
れＤＣ−ＤＣコンバータの出力電圧に比例した電圧が出
力電圧帰還回路８３の第１の出力端子３４に出力される
とともに、参照番号８５の帰還抵抗３の電圧降下分、参
照番号８４の出力電圧帰還回路の第２の出力端子２には
出力電圧帰還回路８３の第１の出力端子４３より低い電
圧が出力される。参照番号８５の帰還抵抗３による電圧
降下は、数ミリボルトから数十ミリボルト程度になるよ
う帰還抵抗３の値が設定される。電圧帰還コンデンサー
４４は図５の出力電圧帰還回路８６同様、ＤＣ−ＤＣコ
ンバータの出力電圧の変化を出力電圧帰還回路８３の出
力端子に早く伝達するためのもので必要に応じて付加さ
れ、その値も一般的な方法で必要とされるＤＣ−ＤＣコ
ンバータの応答性能に応じて設定すればよい。

【００２６】実施例３では参照番号８３の出力電圧帰還
回路２の第１の出力端子４３が第２の電圧比較器３の反
転入力端子に、出力電圧帰還回路２の第２の出力端子２
が第１の電圧比較器２の反転入力端子５３に接続されて
いる部分を除くと、発振回路５、基準電圧回路４、バッ
ファー回路６の構成および接続関係は実施例１と同じで
ある。また実施例１においては第２電圧比較器３を構成
するトランジスタの導電率調節により第２の電圧比較器
３の比較電圧に僅かなオフセット電圧を設けていたが、
実施例３では図６の第２の電圧比較器３の参照番号４７
のＰチャネルトランジスタ１４と参照番号４８のＰチャ
ネルトランジスタ４とには導電係数が同じものが使われ
る。すなわち、構成するトランジスタの導電率調節は行
なわないので、第２の電圧比較器３の比較電圧のオフセ
ットはない。しかし、実施例３では参照番号８３の出力
電圧帰還回路２の参照番号８４の出力端子２から第１の
電圧比較器２の反転入力端子５３に入力される電圧よ
り、出力電圧帰還回路２の出力端子４３より第２の電圧
比較器３の反転入力端子５３に入力される電圧が僅かに
高いため、実施例１同様ＤＣ−ＤＣコンバータの出力電
圧が低下してきた場合、第１の電圧比較器２の方が第２
の電圧比較器３より高い電圧で出力端子がローレベルか
らハイレベルへと反転する。従って実施例３においても
ＤＣ−ＤＣコンバータの動作は実施例１とまったく同じ
になる。

【００２７】また実施例３では、実施例１同様コイル駆
動スイッチトランジスタ７をＩＣ内部に設けているが、
ＩＣ外部に設けるようにしてもよくＭＯＳトランジスタ
の代わりにバイポーラトランンジスタを使うことも可能
である。また実施例３では実施例１同様ダイオード１０
をＩＣ外部に設けているがＩＣ内部に設けてもよい。一
般的にコイル電流駆動スイッチトランジスタ７をコイル
９とグランド端子１４間から、電源端子１３とコイル９
間に接続を変更することで昇圧タイプのＤＣ−ＤＣコン
バータから降圧タイプのＤＣ−ＤＣコンバータもしくは
反転タイプのＤＣ−ＤＣコンバータに変更が可能である
が、実施例１同様実施例３においても一般的な場合と同
様、降圧タイプのＤＣ−ＤＣコンバータもしくは反転タ
イプのＤＣ−ＤＣコンバータへの変更が可能である。

【００２８】実施例４ 図１６は本発明にかかるＤＣ−ＤＣコンバータの実施例
４を示す全体回路図である。基本的には図１に示した実
施例１と同様であり、対応する部分には対応する参照番
号を付して理解を容易にしている。異なる点は第３の電
圧比較器８７を備えていることであり、本実施例３では
出力電圧の変動を三段階のレベルで順次検出し、一層き
めの細かい出力電圧制御を行なっている。図１７は、図
１６に示した実施例４に組み込まれる発振回路５の具体
的な構成を示す回路図である。基本的には図２に示した
実施例１に組み込まれる発振回路５と同様であり、対応
する部分には対応する参照番号を付して理解を容易にし
ている。異なる点は第３の電圧比較器出力接続端子８８
を備えていることであり、さらにこれを関連して参照番
号８９で示されるＰチャネルトランジスタ１３及び参照
番号９０で示されるＰチャネルトランジスタ１４を備え
ている。図において第２の電圧比較器３の出力が反転す
ると、参照番号２８のＰチャネルトランジスタ２がオフ
になりオン時間設定コンデンサー２３に対する充電器の
一部が遮断され、発振回路５の出力ローレベルパルス幅
が拡大化される。さらに出力電圧が低下すると、第３の
電圧比較器８７の出力が反転し、参照番号９０のＰチャ
ネルトランジスタ１４がオフになり、オン時間設定コン
デンサー２３に対する充電器が全部遮断され（初段の定
電流インバータ２５からの充電路を除いて）、発振回路
５の出力ローレベルパルス幅が一層拡大化される。

【００２９】

【発明の効果】実施例１、実施例２、実施例３及び実施
例４に示したように、少なくとも出力電圧の第１の電圧
レベルを検出する第１の電圧比較器と、出力電圧の第２
の電圧レベルを検出する第２の電圧比較器と、基準電圧
回路と、発振回路と、出力電圧レベル帰還回路と、バッ
ファー回路と、コイル電流駆動スイッチトランジスタか
らなる構成とする。この構成とすることにより、出力電
圧または出力電圧レベル帰還回路を通った出力電圧に応
じた電圧を第１の電圧比較器が検出すると第１のパルス
幅の間、コイル電流駆動スイッチトランジスタがオンと
なって出力電圧を制御し、出力電圧または出力電圧レベ
ル帰還回路を通った出力電圧に応じた電圧を第２の電圧
比較器が検出すると第２のパルス幅の間、コイル電流駆
動スイッチトランジスタがオンとなって出力電圧を制御
する。これにより出力電圧の絶対値の低下の程度に応じ
てパルス幅を変えて出力電圧を制御することが可能にな
る。出力電圧の変化量に応じて複数のパルス幅を設定し
て電圧制御を行うため、ＤＣ−ＤＣコンバータの出力電
圧のリップル電圧が小さく、かつ大きな出力電流を取り
出すことができると同時に、高エネルギー変換効率が得
られるＤＣ−ＤＣコンバータを実現できる。

【図面の簡単な説明】

【図１】この発明の実施例１の全体回路図。

【図２】この発明の実施例１の発振回路５の回路図。

【図３】この発明の実施例１の基準電圧回路４の回路
図。

【図４】この発明の実施例１のバッファー回路６の回路
図。

【図５】この発明の実施例１の出力電圧帰還回路８６の
回路図。

【図６】この発明の実施例１の電圧比較器２，３の回路
図。

【図７】この発明の実施例１の定電流インバータ２５の
回路図。

【図８】この発明の実施例１の発振回路５の出力波形
図。

【図９】この発明の実施例１の第１の変形例で使う発振
回路５の回路図。

【図１０】この発明の実施例１の第１の変形例で使う発
振回路５の出力波形図。

【図１１】この発明の実施例１の第２の変形例で使う発
振回路５の回路図。

【図１２】この発明の実施例２の全体回路図。

【図１３】この発明の実施例２の基準電圧回路８０の回
路図。

【図１４】この発明の実施例３の全体回路図。

【図１５】この発明の実施例３の出力電圧帰還回路８３
の回路図。

【図１６】この発明の実施例４の全体回路図。

【図１７】この発明の実施例４の発振回路５の回路図。

【図１８】この発明の実施例１の各状態の各ケース一
覧。

【図１９】従来技術の発振回路の出力波形図。

【符号の説明】

１はＩＣ、２は第１の電圧比較器、３は第２の電圧比較
器、４は基準電圧回路、５は発振回路、６はバッファー
回路、７はコイル電流駆動スイッチトランジスタ、８は
電源、９はコイル、１０はダイオード、１１はコンデン
サー、１２は負荷、１３はＩＣの電源端子、１４はＩＣ
のグランド端子、１５はＩＣのコイル電流駆動出力端
子、１６は出力電圧帰還用のＩＣの端子、１７は第２の
電圧比較器出力接続端子、１８は電流バイアス出力接続
端子、１９は発振回路の電源端子、２０は発振回路のグ
ランド端子、２１は第１の電圧比較器出力接続端子、２
２は発振回路の出力端子、２３はオン時間設定コンデン
サー、２４はオフ時間設定コンデンサー、２５は定電流
インバータ、２６はＮＡＮＤゲート、２７はＰチャネル
トランジスタ１、２８はＰチャネルトランジスタ２、２
９はＮチャネルトランジスタ１、３０はＮチャネルトラ
ンジスタ２、３１はＰチャネルトランジスタ３、３２は
Ｎチャネルトランジスタ７、３３は電流バイアス出力端
子、３４は基準電圧出力端子、３５は基準電圧回路の電
源端子、３６は基準電圧回路のグランド端子、３７はバ
ッファー回路の入力端子、３８はバッファー回路の出力
端子、３９は帰還抵抗１、４０は帰還抵抗２、４１は出
力電圧帰還回路の入力端子、４２は出力電圧帰還回路の
グランド端子、４３は出力電圧帰還回路の出力端子、４
４は電圧帰還コンデンサー、４５はＮチャネルトランジ
スタ３、４６はＮチャネルトランジスタ４、４７はＰチ
ャネルトランジスタ１４、４８はＰチャネルトランジス
タ４、４９はＰチャンネルトランジスタ５、５０はＮチ
ャネルトランジスタ５、５１はＰチャネルトランジスタ
６、５２は電圧比較器の正転入力端子、５３は電圧比較
器の反転入力端子、５４は電圧比較器の電源端子、５５
は電圧比較器のグランド端子、５６は電圧比較器の出力
端子、５７は電圧比較器バイアス入力端子、５８はイン
バータ、５９は定電流インバータの電源端子、６０は定
電流インバータのバイアス入力端子、６１はＰチャネル
トランジスタ７、６２はＰチャネルトランジスタ８、６
３は定電流インバータの入力端子、６４は抵抗１、６５
はＮチャネルトランジスタ６、６６は定電流インバータ
のグランド端子、６７は定電流インバータの出力端子、
６８は波形１、６９は波形２、７０はＰチャネルトラン
ジスタ９、７１はＰチャネルトランジスタ１０、７２は
Ｐチャネルトランジスタ１１、７３はＰチャネルトラン
ジスタ１２、７４は波形３、７５は波形４、７６はＮチ
ャネルトランジスタ８、７７はＮチャネルトランジスタ
９、７８はオン時間設定コンデンサー２、７９はオフ時
間設定コンデンサー２、８０は基準電圧回路２、８１は
基準電圧出力端子２、８２は抵抗２、８３は出力電圧帰
還回路２、８４は出力電圧帰還回路の出力端子２、８５
は帰還抵抗３、８６は出力電圧帰還回路、８７は第３の
電圧比較器、８８は第３の電圧比較器出力接続端子、８
９はＰチャネルトランジスタ１３、９０はＰチャネルト
ランジスタ１４。

Claims (10)

【特許請求の範囲】
1. 【請求項１】 負荷と所定の電源電圧を有する電源との
   間に介在するコイルをコル電流駆動スイッチトランジス
   タにより間欠的に駆動して負荷に一定の出力電圧を供給
   するＤＣ−ＤＣコンバータであって、第１の電圧レベル
   を検出する第１の電圧比較器及び、少なくとも第２の電
   圧レベルを検出する第２の電圧比較器と、第１及び第２
   の電圧比較器へ供給する基準電圧を発生する基準電圧回
   路と、前記第１及び第２の電圧比較器からの検出信号に
   基づいて少なくとも第１及び第２のパルス幅のパルスを
   発生する発振回路とを備え、出力電圧または出力電圧に
   応じた電圧と第１の電圧レベルとの一致を第１の電圧比
   較器が検出すると、その検出信号に基づいて前記発振回
   路から発生される第１のパルス幅の間、コイル電流駆動
   スイッチトランジスタがオンとなってコイル電流を駆動
   して出力電圧を制御し、出力電圧または出力電圧に対応
   した電圧と第２の電圧レベルとの一致を第２の電圧比較
   器が検出すると、その検出信号に基づいて前記発振回路
   から発生される第２のパルス幅の間、コイル電流駆動ス
   イッチトランジスタがオンとなってコイル電流を駆動し
   て出力電圧を制御するように構成したことを特徴とする
   ＤＣ−ＤＣコンバータ。
2. 【請求項２】 第２の電圧レベルの絶対値が第１の電圧
   レベルの絶対値より低く、第１のパルス幅より第２のパ
   ルス幅が広く設定され、第１の電圧比較器または第２の
   電圧比較器を構成するトランジスタの導電率を調節する
   ことで、第１の電圧比較器または第２の電圧比較器の検
   出電圧にオフセット電圧をもたせ、第１の電圧比較器は
   第１の電圧レベル、第２の電圧比較器は第２の電圧レベ
   ルを検出するようにした請求項１記載のＤＣ−ＤＣコン
   バータ。
3. 【請求項３】 第２の電圧レベルの絶対値が第１の電圧
   レベルの絶対値より低く、第１のパルス幅より第２のパ
   ルス幅が広く設定され、基準電圧回路から第１の電圧レ
   ベルと第２の電圧レベルに対応する双方の出力電圧を発
   生させ、第１の電圧レベルに対応する第１基準電圧が第
   １の電圧比較器に入力され、第２の電圧レベルに対応す
   る第２基準電圧が第２の電圧比較器に入力され、第１の
   電圧比較器は第１の電圧レベル、第２の電圧比較器は第
   ２の電圧レベルを検出するようにした請求項１記載のＤ
   Ｃ−ＤＣコンバータ。
4. 【請求項４】 第２の電圧レベルの絶対値が第１の電圧
   レベルの絶対値より低く、第１のパルス幅より第２のパ
   ルス幅が広く設定され、出力電圧帰還回路から出力電圧
   に対応した２種類の異なる電圧が出力され、ある特定の
   出力電圧に対して第１の電圧比較器には絶対値の低い、
   第２の電圧比較器には絶対値の高い帰還電圧が入力さ
   れ、出力電圧の低下の程度に応じてパルス幅を変えて出
   力電圧を制御するようにした請求項１記載のＤＣ−ＤＣ
   コンバータ。
5. 【請求項５】 出力電圧帰還回路を省略し基準電圧回路
   から出力される基準電圧をＤＣ−ＤＣコンバータの出力
   電圧とその許容誤差範囲で一致させた請求項１記載のＤ
   Ｃ−ＤＣコンバータ。
6. 【請求項６】 負荷と所定の電源電圧を有する電源との
   間に介在するコイルを間欠的に駆動して該負荷に一定の
   出力電圧を供給するＤＣ−ＤＣコンバータであって、出
   力電圧を少なくとも二段階のレベルで順次検出し、第１
   レベルを検出したとき第１の検出信号を出力し、さらに
   第２レベルを検出したとき第２の検出信号を出力する検
   出手段と、該検出信号に応じ発振動作して所定のデュー
   ティー比を有するパルス信号を生成し、第１の検出信号
   が入力されたときと、続いて第２の検出信号が入力され
   たときとで該デューティー比が小から大に変化する発振
   手段と、該コイルに接続しており該パスル信号のデュー
   ティー比に応じて開閉し、該コイルを間欠的に駆動して
   出力電圧の変動を第１レベルと第２レベルの場合別に制
   御するスイッチ手段とを備えたことを特徴とするＤＣ−
   ＤＣコンバータ。
7. 【請求項７】 前記検出手段は、所定の基準電圧に基い
   て出力電圧の第１レベルを検出する第１の電圧比較器
   と、所定の基準電圧に基いて出力電圧の第２レベルを検
   出する第２の電圧比較器とからなることを特徴とする請
   求項６のＤＣ−ＤＣコンバータ。
8. 【請求項８】 前記第１及び第２の電圧比較器は、異な
   る導電率を有するトランジスタで構成されており、それ
   ぞれに該導電率に応じて出力電圧の第１レベル及び第２
   レベルを選択的に検出することを特徴とする請求項２記
   載のＤＣ−ＤＣコンバータ。
9. 【請求項９】 前記検出手段は基準電圧回路を含んでお
   り、第１及び第２の電圧比較器が検出すべきレベルに応
   じて異なる基準電圧を供給することを特徴とする請求項
   ７記載のＤＣ−ＤＣコンバータ。
10. 【請求項１０】 前記検出手段は帰還回路を含んでお
    り、出力電圧に異なるオフセットを与えて第１及び第２
    の電圧比較器に帰還入力し、出力電圧の第１レベル及び
    第２レベルを別々に検出可能とすることを特徴とする請
    求項７記載のＤＣ−ＤＣコンバータ。