JP4400992B2

JP4400992B2 - 駆動信号供給回路

Info

Publication number: JP4400992B2
Application number: JP2000122166A
Authority: JP
Inventors: 孝博宮崎
Original assignee: 日本テキサス・インスツルメンツ株式会社
Priority date: 2000-04-24
Filing date: 2000-04-24
Publication date: 2010-01-20
Anticipated expiration: 2020-04-24
Also published as: JP2001309645A

Description

【０００１】
【発明の属する技術分野】
本発明はスイッチングトランジスタに駆動信号を供給する回路に関し、特に、ＰＷＭ(Pulse Width Modulation)制御のスイッチングレギュレータのスイッチングトランジスタに駆動信号を供給する駆動信号供給回路に関する。
【０００２】
【従来の技術】
一般に、安定な直流電圧を負荷に供給する装置として、スイッチングレギュレータが多く用いられている。
【０００３】
従来のスイッチングレギュレータの一例を図６の符号１０１に示す。このスイッチングレギュレータ１０１は、スイッチトランジスタ１１５と、フライホイールダイオード１３６と、チョークコイル１４１と、平滑コンデンサ１４３と、後述する制御部１９０を有している。
【０００４】
スイッチトランジスタ１１５は、そのドレイン端子が電源電圧端子１９１に接続されている。ソース端子はチョークコイル１４１の一端に接続されている。チョークコイル１４１の他端は平滑コンデンサ１４３の一端に接続されるとともに、負荷端子１６５を介して、一端が接地された負荷１６０の他端に接続されている。平滑コンデンサ１４３の他端は接地されている。
フライホイールダイオード１３６のカソード端子はスイッチトランジスタ１１５のソース端子に接続されており、アノード端子は接地されている。
【０００５】
上述のスイッチングレギュレータ１０１において、電源電圧Ｖ_cc1(３０Ｖ)が電源電圧端子１９１に印加され、スイッチトランジスタ１１５がオフした状態から、オンすると、スイッチトランジスタ１１５を介して電源電圧端子１９１がチョークコイル１４１と接続され、スイッチトランジスタ１１５がオン状態にある間は、電源電圧端子１９１からチョークコイル１４１にエネルギーが供給され、エネルギーが蓄えられ、平滑コンデンサ１４３が充電される。
【０００６】
スイッチトランジスタ１１５がオン状態からオフ状態に切り換わると、チョークコイル１４１の両端子間に起電力が生じ、この起電力によりフライホイールダイオード１３６が順バイアスされ、チョークコイル１４１のエネルギーが負荷１６０に供給される。このとき平滑コンデンサ１４３は放電される。
【０００７】
こうしてスイッチトランジスタ１１５がオン／オフを繰り返し、平滑コンデンサ１４３が充放電を繰り返すことにより、結果として負荷端子１６５の電位は平滑コンデンサ１４３により平滑化される。この平滑化された電圧は出力電圧Ｖoutとして、負荷端子１６５から負荷１６０に印加される。
この出力電圧Ｖoutは、負荷１６０に印加されるとともに、分割抵抗１３１、１３２の抵抗比で所定電圧に分割された後、制御部１９０に入力される。
【０００８】
この制御部１９０は、誤差アンプ１１１と、コンパレータ１１２と、ドライバ１２０と、基準電圧生成源１３３とを有しており、制御部１９０に入力された出力電圧Ｖoutの分圧電圧は、誤差アンプ１１１に入力される。他方、誤差アンプ１１１には、基準電圧生成源１３３から基準電圧Ｖrefが入力されており、基準電圧Ｖrefと抵抗分割された出力電圧Ｖoutとの誤差が増幅されて出力される。
【０００９】
誤差アンプ１１１の出力電圧は、コンパレータ１１２の非反転入力端子に入力される。他方、コンパレータ１１２の反転入力端子には、三角波生成回路１５７から所定周波数の三角波が入力されており、コンパレータ１１２で三角波と、誤差アンプ１１１の出力電圧とが比較される。その結果、コンパレータ１１２は出力電圧Ｖoutが所定電圧よりも高いときにはスイッチトランジスタ１１５の導通時間を減少させ、所定電圧よりも低いときには導通時間を増加させる信号を生成して、ドライバ１２０に出力する。
【００１０】
ドライバ１２０は、内部電源電圧端子１９２から供給される内部電源電圧Ｖcc2(５Ｖ)によって動作し、コンパレータ１１２の出力信号に応じてスイッチトランジスタ１１５をオン／オフさせる。出力電圧Ｖoutが所定電圧よりも高いときにはスイッチングトランジスタ１１５の導通時間が減少して出力電圧Ｖoutが低下し、他方、出力電圧Ｖoutが所定電圧よりも低いときにはスイッチングトランジスタ１１５の導通時間が増加して出力電圧Ｖoutが上昇することにより、出力電圧Ｖoutは一定値を保つ。
【００１１】
しかしながら、上記従来のスイッチングレギュレータ１０１では、スイッチトランジスタ１１５にゲート入力容量Ｃ_giが存在する。スイッチトランジスタ１１５のスイッチング周波数をｆ_sとすると、平均してＩ_g＝ｆ_sＣ_giＶ₂なる電流Ｉ_gがゲートのチャージにより消費されることになる。
【００１２】
軽負荷時においても、上述のスイッチトランジスタ１１５は、三角波に依存するスイッチング周波数ｆ_sでオン／オフするので、ゲートのチャージによる消費電流Ｉ_gは重負荷時と同様に流れ、消費電流Ｉ_gによる消費電力のロスが無視できない程度となり、特に軽負荷時における電力の変換効率が低下してしまうという問題が生じていた。
【００１３】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、高効率なスイッチング電源を提供することにある。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項１に記載の駆動信号供給回路は、スイッチングトランジスタと、コイルと、平滑コンデンサと、フライホイールダイオードとを有するスイッチングレギュレータのスイッチングトランジスタに駆動信号を供給する駆動信号供給回路であって、スイッチングレギュレータの出力電圧を検出する検出回路と、上記検出回路から出力される検出電圧と基準電圧とを比較して誤差信号を生成する誤差アンプと、上記誤差信号と三角波信号とを比較して上記スイッチングトランジスタの導通期間を制御するためのパルス信号を生成する比較回路と、上記パルス信号を入力して上記スイッチングトランジスタの導通期間を示すパルスの幅を伸長するパルス幅調整回路と、上記パルス幅調整回路から出力される伸長パルス信号に基づいて駆動信号を生成して上記スイッチングトランジスタに供給する駆動回路とを有する。
請求項２に記載の駆動信号供給回路は、請求項１に記載の駆動信号供給回路であって、上記パルス幅調整回路は、電流供給回路と、上記電流供給回路と基準電位との間に接続され、上記比較回路から出力されるパルス信号を入力する反転回路と、上記反転回路の出力端子と基準電位との間に接続されているコンデンサと、上記反転回路の出力端子に接続され、上記駆動回路に伸長パルス信号を出力する出力回路とを有する。
請求項３に記載の駆動信号供給回路は、請求項２に記載の駆動信号供給回路であって、上記電流供給回路は、上記スイッチングトランジスタに供給される電源電圧の供給端子に一端が接続された抵抗素子と、上記抵抗素子の他端と基準電位との間に接続された第１のカレントミラー回路と、上記第１のカレントミラー回路に接続され、上記反転回路に電流を供給する第２のカレントミラー回路とを有する。
【００１５】
本発明のスイッチング(出力)トランジスタの駆動信号供給回路によれば、パルス幅調整回路を有しており、パルス信号におけるスイッチングトランジスタの導通期間を示すパルス幅に遅延期間を付加している。このため、スイッチングトランジスタはパルス信号のパルス幅に遅延期間が付加された期間だけ導通状態を維持することにより、負荷に印加される出力電圧は、パルス信号の期間だけスイッチングトランジスタが導通していた従来に比して、大きくなる。
【００１６】
このため、出力電圧が低下して所定電圧に復帰するまでの時間が、従来に比して長くなるので、駆動信号が出力されて一旦スイッチングトランジスタが導通した後、パルス信号におけるスイッチングトランジスタの遮断を示す信号が出力されても、スイッチングトランジスタは遮断されずに導通状態を維持し続ける。その後、出力電圧が低下して所定電圧に復帰した状態で駆動信号がスイッチングトランジスタの非導通を指示し、スイッチングトランジスタが遮断される。
【００１７】
このように、パルス信号がスイッチングトランジスタの非導通を指示しても、スイッチングトランジスタは直ぐに遮断されないので、従来に比してスイッチングトランジスタの導通／非導通の回数が少なくなり、スイッチング周波数が低下する。従って、スイッチングトランジスタのスイッチング周波数に依存する消費電力のロスが少なくなり、スイッチングレギュレータの効率が従来に比して向上する。
【００１８】
また、パルス幅調整回路において、遅延期間を、電源電圧が高いときには短くし、電源電圧が低いときには長くするような構成の回路としてもよい。
電源電圧が高いときに、スイッチングトランジスタの導通時間を長くすると、スイッチングトランジスタの導通時における電流が大きくなるが、電源電圧が高いときに遅延期間を短くしてスイッチングトランジスタの導通時間を短くすることにより、導通時における出力リップルを小さくすることができる。
【００１９】
【発明の実施の形態】
以下で図面を参照し、本発明の実施形態について説明する。
図１の符号１に、本実施形態のスイッチングレギュレータを示す。このスイッチングレギュレータ１は、出力トランジスタ１５と、整流平滑回路４０と、後述する制御部９０とを有している。
【００２０】
出力トランジスタ１５は、ｎチャネルＭＯＳトランジスタで構成されており、そのドレイン端子が電源電圧端子９１に接続されている。整流平滑回路４０は、フライホイールダイオード３６と、チョークコイル４１と、平滑コンデンサ４３とを有しており、出力トランジスタ１５のソース端子はチョークコイル４１の一端に接続されている。チョークコイル４１の他端は、平滑コンデンサ４３の一端に接続されるとともに、負荷端子６５を介して、一端が接地された負荷６０の他端に接続されている。平滑コンデンサ４３の他端は接地されている。
【００２１】
フライホイールダイオード３６のカソード端子は出力トランジスタ１５のソース端子に接続されており、アノード端子は接地されている。
出力トランジスタ１５は、そのゲート端子が後述する制御部９０の出力端子に接続され、制御部９０の出力信号に応じてオン／オフできるように構成されている。
【００２２】
上述のスイッチングレギュレータ１において、電源電圧Ｖ_cc1(３０Ｖ)が電源電圧端子９１に印加され、スイッチトランジスタ１５がオフした状態から、オンすると、スイッチトランジスタ１５を介して電源電圧端子９１がチョークコイル４１と接続され、スイッチトランジスタ１５がオン状態にある間は、電源電圧端子１９１からチョークコイル４１にエネルギーが供給され、エネルギーが蓄えられ、平滑コンデンサ４３が充電される。
【００２３】
スイッチトランジスタ１５がオン状態からオフ状態に切り換わると、チョークコイル４１の両端子間に起電力が生じ、この起電力によりフライホイールダイオード３６が順バイアスされ、チョークコイル４１のエネルギーが負荷６０に供給される。このとき平滑コンデンサ４３は放電される。
【００２４】
こうしてスイッチトランジスタ１５がオン／オフを繰り返し、平滑コンデンサ４３が充放電を繰り返すことにより、結果として負荷端子６５の電位は平滑コンデンサ４３により平滑化される。平滑化された電圧は出力電圧Ｖoutとして、負荷端子６５から負荷６０に印加される。
【００２５】
この出力電圧Ｖoutは、負荷６０に印加されるとともに、検出回路３０に印加される。検出回路３０は、直列接続された抵抗３１、３２により構成されており、出力電圧Ｖoutは、抵抗３１、３２の抵抗比で所定電圧に分圧された後、制御部９０に出力される。
【００２６】
この制御部９０は、誤差アンプ１１と、コンパレータ１２と、駆動回路２０と、基準電圧生成源３３と、調整回路５５と、三角波生成回路５７とを有しており、制御部９０に出力された出力電圧Ｖoutの分圧電圧は、誤差アンプ１１に入力される。他方、誤差アンプ１１には、基準電圧生成源３３から基準電圧Ｖrefが入力されており、基準電圧Ｖrefと抵抗分割された出力電圧Ｖoutとの誤差が増幅されて出力される。
【００２７】
誤差アンプ１１の出力電圧は、コンパレータ１２の非反転入力端子に入力される。他方、コンパレータ１２の反転入力端子には、三角波生成回路５７から所定周波数の三角波が入力されており、コンパレータ１２で三角波と、誤差アンプ１１の出力電圧とが比較され、出力トランジスタ１５の導通期間を規定するパルス波が出力される。ここでは、誤差アンプ１１の出力電圧が三角波より高い期間においてパルス波が出力され、出力トランジスタ１５が導通するものとしている。
【００２８】
このパルス波は、調整回路５５に入力される。この調整回路５５は、Ｖ−Ｉコンバータ５１と、遅延期間設定回路５２とを有している。
調整回路５５の詳細な構成を図２に示す。Ｖ−Ｉコンバータ５１は、入力端子７８と、カレントミラー回路７４、７７と、出力端子７９とを有している。
【００２９】
カレントミラー回路７４は、二個のＮＰＮトランジスタ７２、７３で構成され、一方のＮＰＮトランジスタ７２はダイオード接続されており、そのコレクタ端子が抵抗７１を介して入力端子７８に接続されている。ダイオード接続されていないＮＰＮトランジスタ７３は、そのエミッタ面積が、ダイオード接続されたＮＰＮトランジスタ７２のエミッタ面積の１／Ｎにされており、ダイオード接続されたＮＰＮトランジスタ７２に流れる電流の１／Ｎの大きさの定電流が流れる。
【００３０】
カレントミラー回路７７は、二個のｐチャネルＭＯＳトランジスタ(以下ｐＭＯＳと称する。)７５、７６で構成され、一方のｐＭＯＳ７５は、ドレイン端子とゲート端子とが短絡されている。このｐＭＯＳ７５は、カレントミラー回路７４のダイオード接続されていないＮＰＮトランジスタ７３のコレクタ端子に接続されており、ダイオード接続されていないＮＰＮトランジスタ７３に電流が流れると、ドレイン端子とゲート端子とが短絡されたｐＭＯＳ７５に同じ大きさの定電流が流れるとともに、ドレイン端子とゲート端子とが短絡されていないｐＭＯＳ７６にも、ダイオード接続されていないＮＰＮトランジスタ７３に流れる電流と同じ大きさの定電流が流れる。
【００３１】
ドレイン端子とゲート端子とが短絡されていないｐＭＯＳ７６は、そのドレイン端子が出力端子７９に接続されており、カレントミラー回路７４のダイオード接続されたＮＰＮトランジスタ７２に流れる電流の１／Ｎの大きさの電流が、出力端子７９から流れ出す。
【００３２】
抵抗７１の両端には、電源電圧Ｖcc1から、ＮＰＮトランジスタのベース−エミッタ間電圧Ｖ_BEを差し引いた電圧(Ｖcc1−Ｖ_BE)が印加され、この電圧(Ｖcc1−Ｖ_BE)に応じた電流が、カレントミラー回路７４のダイオード接続されたＮＰＮトランジスタ７２に流れ、その電流の１／Ｎの大きさの電流が出力端子７９から流れ出すので、出力端子７９からは、電源電圧Ｖcc1に応じた大きさの定電流が流れ出すことになる。
【００３３】
Ｖ−Ｉコンバータ５１の出力端子７９には、遅延期間設定回路５２の電流入力端子８７が接続されており、この電流入力端子８７には、Ｖ−Ｉコンバータ５１の出力端子７９から電流が供給される。
【００３４】
遅延期間設定回路５２は、信号入力端子８６と、電流入力端子８７と、ＣＭＯＳインバータ８３と、遅延コンデンサ８４と、インバータ８５と、出力端子８８とを有している。
【００３５】
信号入力端子８６はコンパレータ１２の出力端子に接続され、ＣＭＯＳインバータ８３の入力端子とされている。ＣＭＯＳインバータ８３は、ｐＭＯＳ８１と、ｎＭＯＳ８２とを有し、ｐＭＯＳ８１、ｎＭＯＳ８２の各ゲート端子は互いに接続され、ＣＭＯＳインバータ８３の入力端子となっている。ＣＭＯＳインバータ８３の電源側端子となるｐＭＯＳ８１のソース端子は、電流入力端子８７に接続され、接地側端子となるｎＭＯＳ８２のソース端子は、接地電位に接続されている。ＣＭＯＳインバータ８３の出力端子は、一端が接地された遅延コンデンサ８４の他端に接続されるとともに、インバータ８５の入力端子に接続されている。
インバータ８５の出力端子は、遅延期間設定回路５２の出力端子８８とされている。
【００３６】
図３のタイミングチャートに、コンパレータ１２から出力され、ＣＭＯＳインバータ８３に入力されるパルス状の導通信号Ｖ₁₂と、インバータ８５に入力される電圧Ｖ₈₄と、インバータ８５から出力されるパルス状の制御信号Ｖ₈₅の関係を示す。
【００３７】
図３の時刻ｔ₀で、コンパレータ１２から出力される導通信号Ｖ₁₂が立ち上がると、導通信号Ｖ₁₂はＣＭＯＳインバータ８３で反転され、電圧Ｖ₈₄としてインバータ８５に入力され、インバータ８５で再度反転される。その結果、制御信号Ｖ₈₅は立ち上がった状態にある。
【００３８】
その後時刻ｔ₁で導通信号Ｖ₁₂が消滅して、本発明における遮断信号が出力された状態となると、ＣＭＯＳインバータ８３を構成する電流入力端子８７側のｐＭＯＳ８１がオンし、ｎＭＯＳ８２がオフするので、Ｖ−Ｉコンバータ５１の電流入力端子８７から供給される電流は、ｐＭＯＳ８１を介して遅延コンデンサ８４へと流れ、遅延コンデンサ８４はこの電流で充電される。このため、インバータ８５の入力電圧Ｖ₈₄はまだインバータ８５の閾値電圧Ｖ_tには達しておらず、制御信号Ｖ₈₅は時刻ｔ₁においてもまだ消滅していない。
【００３９】
遅延コンデンサ８４への充電により、インバータ８５の入力電圧Ｖ₈₄は徐々に上昇する。この入力電圧Ｖ₈₄が、時刻(ｔ₁＋ｔ_D)でインバータ８５の閾値電圧Ｖ_tを超えると、この時刻(ｔ₁＋ｔ_D)で制御信号Ｖ₈₅が消滅する。
【００４０】
導通信号Ｖ₁₂のパルス持続時間は(ｔ₁−ｔ₀)であるが、制御信号Ｖ₈₅は、そのパルス持続時間が、導通信号Ｖ₁₂のパルス持続時間よりも時間ｔ_Dだけ長くなっている。この時間ｔ_Dを以下で遅延期間と称する。
【００４１】
以上のようにして、パルス持続時間が導通信号Ｖ₁₂より遅延期間ｔ_Dだけ長い制御信号Ｖ₈₅は、駆動回路２０に出力される。この駆動回路２０は、図１に示すようにレベルシフト回路１３と、出力バッファ１４と、コンデンサ３４と、ダイオード３５とを有している。
【００４２】
調整回路５５の出力端子は、レベルシフト回路１３の入力端子に接続されており、制御信号Ｖ₈₅は、レベルシフト回路１３で所定の電圧レベルにレベルシフトされる。
【００４３】
レベルシフト回路１３の出力端子は、出力バッファ１４の入力端子に接続されており、レベルシフト回路１３の出力電圧は、出力バッファ１４に入力される。出力バッファ１４は、その電源側端子がダイオード３５を介して内部電源端子９２に接続され、接地側端子がフライホイールダイオード３６を介して接地電位に接続されており、電源側端子と接地側端子との間には、コンデンサ３４が接続されている。
【００４４】
出力バッファ１４に制御信号Ｖ₈₅が入力されない状態では、コンデンサ３４には、内部電源端子９２からダイオード３５を介して電流が流れて充電され、その結果、コンデンサ３４の両端子間の電位差は、内部電源電圧Ｖcc2とほぼ等しくなる。コンデンサ３４の接地側端子の電位は、ほぼ接地電位になっており、コンデンサ３４の電源側端子の電位は、ほぼ内部電源電圧Ｖcc2と一致している。
【００４５】
このとき出力バッファ１４の出力電圧はほぼ接地電位に等しく、この出力電圧が、出力トランジスタ１５のゲート端子に印加されるので、出力トランジスタ１５はオフしている。
【００４６】
この状態から、パルス状の制御信号Ｖ₈₅が出力バッファ１４に入力されると、コンデンサ３４の接地側端子の電位が電源電圧Ｖcc1まで上昇する。このときコンデンサ３４の両端子間の電位差は、内部電源電圧Ｖcc2で変化ないので、コンデンサ３４の電源側端子の電位は、(Ｖcc1＋Ｖcc2)まで上昇し、この電圧(Ｖcc1＋Ｖcc2)が出力バッファ１４の電源側端子に印加され、その結果、出力バッファ１４からはほぼ(Ｖcc1＋Ｖcc2)なる電圧が出力される。この電圧(Ｖcc1＋Ｖcc2)は、出力トランジスタ１５のドレイン端子に印加される電源電圧Ｖcc1よりも高く、この電圧(Ｖcc1＋Ｖcc2)が出力トランジスタ１５のゲート端子に印加されるので、出力トランジスタ１５がオンする。
【００４７】
出力トランジスタ１５の導通している期間は、制御信号Ｖ₈₅が出力されている期間とほぼ一致している。制御信号Ｖ₈₅は生成／消滅を繰り返すので、出力トランジスタ１５もこれとともにオン／オフを繰り返す。
【００４８】
上述したように、本実施形態では誤差アンプ１１の出力電圧が三角波より高くなっている期間で導通信号が出力され、出力トランジスタ１５を導通させるものとしており、出力電圧Ｖoutが所定の電圧値よりも上昇すると、誤差アンプ１１の出力電圧が低下し、誤差アンプ１１の出力電圧が三角波より高くなっている期間が短くなるので、導通信号Ｖ₁₂のパルス持続時間が短くなり、出力電圧Ｖoutが下降する。他方、出力電圧Ｖoutが、所定の電圧値よりも下降すると、誤差アンプ１１の出力電圧が上昇し、導通信号Ｖ₁₂のパルス持続時間が長くなり、出力電圧Ｖoutが上昇する。このように動作することにより、出力電圧Ｖoutが一定値を保つように動作している。
【００４９】
以上は、本実施形態のスイッチングレギュレータ１の重負荷時の動作について説明したが、軽負荷時においても重負荷時と同様、図４に示すように、コンパレータ１２から出力された導通信号Ｖ₁₂のパルス持続時間に、所定の遅延期間ｔ_Dが付加されている。
【００５０】
軽負荷時における、三角波Ｖ₅₇と、検出回路３０から誤差アンプ１１に入力されるサンプリング電圧Ｖ_spと、コンパレータ１２から出力される導通信号Ｖ₁₂との関係を示すタイミングチャートを図５(ａ)、(ｂ)に示す。図５(ａ)は、従来のスイッチングレギュレータ１０１におけるタイミングチャートを示し、図５(ｂ)は、本実施形態のスイッチングレギュレータ１におけるタイミングチャートを示している。
【００５１】
従来のスイッチングレギュレータ１０１でも、本実施形態のスイッチングレギュレータ１でも、図５(ａ)、(ｂ)に示すように、サンプリング電圧Ｖspが三角波Ｖ₅₇を上回ると、コンパレータ１２から出力される導通信号Ｖ₁₂が立ち上がることに違いはない。
【００５２】
しかしながら、図５(ａ)に示すように、従来のスイッチングレギュレータ１０１で出力される導通信号Ｖ₁₂は、三角波Ｖ₅₇が出力されるたびに出力され、その周期は三角波Ｖ₅₇の周期とほぼ一致しているのに対し、本実施形態のスイッチングレギュレータ１においては、上述したようにコンパレータ１２から出力される導通信号Ｖ₁₂のパルス持続時間(ｔ₁−ｔ₀)より遅延期間ｔ_Dだけ長いパルス持続時間(ｔ₁−ｔ₀＋ｔ_D)を有する制御信号Ｖ₈₅が出力されており、出力トランジスタ１５の導通時間が従来に比して長くなり、出力電圧Ｖoutは大きく上昇し、その結果、図５(ｂ)に示すようにサンプリング電圧Ｖspが大きく低下する。
【００５３】
従って、サンプリング電圧Ｖspが三角波Ｖ₅₇を上回るまでに要する時間は、従来に比して長くなる。このためサンプリング電圧Ｖspが三角波Ｖ₅₇を上回るまでの間に三角波Ｖ₅₇が出力されたとしても、その間はコンパレータ１２から導通信号Ｖ₁₂が出力されない。
【００５４】
以上により、本実施形態のスイッチングレギュレータ１は、軽負荷時には、三角波Ｖ₅₇が出力されるたびに導通信号Ｖ₁₂が出力されていた従来に比して、導通信号Ｖ₁₂の周波数が小さくなる。出力トランジスタ１５は、かかる導通信号Ｖ₁₂にほぼ同期してオン／オフするため、そのスイッチング周波数が従来に比して小さくなる。
従って、スイッチング周波数に依存する出力トランジスタ１５のゲートチャージ時の消費電力が低下し、従来に比して軽負荷時における効率が向上する。
【００５５】
なお、上述したパルス持続時間に付加される遅延期間ｔ_Dは、Ｖ−Ｉコンバータ５１から出力される電流で、遅延コンデンサ８４が、インバータ８５の閾値電圧Ｖ_tまで充電される時間により規定されるので、Ｖ−Ｉコンバータ５１から出力される電流が大きければ、閾値電圧Ｖ_tまで充電されるのに要する時間が短くなり、遅延期間ｔ_Dも短くなる。Ｖ−Ｉコンバータ５１から出力される電流は、上述したように電源電圧Ｖcc1の大きさに対応しているので、電源電圧Ｖcc1が大きいと遅延期間ｔ_Dが短くなり、電源電圧Ｖcc1が小さいときには遅延期間ｔ_Dが長くなっている。
【００５６】
電源電圧Ｖcc1が高い状態で出力トランジスタ１５の導通時間が長くなると、出力トランジスタ１５の導通時における電流が大きくなるが、本実施形態のスイッチングレギュレータ１では電源電圧Ｖcc1が高いときに遅延期間ｔ_Dが短く、出力トランジスタ１５の導通時間が短くなっているので、導通時における出力リップルが小さくなっている。
【００５７】
また、本実施形態では、Ｖ−Ｉコンバータ５１、遅延期間設定回路５２を、図２に示すように構成しているが、本発明はこれに限らず、電源電圧Ｖcc1が大きいときには遅延期間ｔ_Dを短くするように構成されていれば、いかなる回路を用いてもよい。
【００５８】
【発明の効果】
軽負荷時におけるスイッチング損失を低減し、電源回路の効率を高くすることができる。
【図面の簡単な説明】
【図１】本発明のスイッチングレギュレータの一例を示す回路図
【図２】本発明のスイッチングレギュレータにおける調整回路の一例を示す回路図
【図３】本発明のスイッチングレギュレータの重負荷時における動作を説明するタイミングチャート
【図４】本発明のスイッチングレギュレータの軽負荷時における動作を説明する第１のタイミングチャート
【図５】(ａ)：従来のスイッチングレギュレータの軽負荷時における動作を説明するタイミングチャート
(ｂ)：本発明のスイッチングレギュレータの軽負荷時における動作を説明するタイミングチャート
【図６】従来のスイッチングレギュレータを示す回路図
【符号の説明】
１……スイッチングレギュレータ１１……誤差アンプ１２……コンパレータ(制御回路) １５……出力トランジスタ２０……駆動回路３０……検出回路４０……整流平滑回路５１……Ｖ−Ｉコンバータ(電圧電流変換器) ５２……遅延期間設定回路５５……調整回路６０…負荷

Claims

スイッチングトランジスタと、コイルと、平滑コンデンサと、フライホイールダイオードとを有するスイッチングレギュレータのスイッチングトランジスタに駆動信号を供給する駆動信号供給回路であって、
スイッチングレギュレータの出力電圧を検出する検出回路と、
上記検出回路から出力される検出電圧と基準電圧とを比較して誤差信号を生成する誤差アンプと、
上記誤差信号と三角波信号とを比較して上記スイッチングトランジスタの導通期間を制御するためのパルス信号を生成する比較回路と、
上記パルス信号を入力して上記スイッチングトランジスタの導通期間を示すパルスの幅を伸長するパルス幅調整回路と、
上記パルス幅調整回路から出力される伸長パルス信号に基づいて駆動信号を生成して上記スイッチングトランジスタに供給する駆動回路と、
を有する駆動信号供給回路。
上記パルス幅調整回路は、電流供給回路と、上記電流供給回路と基準電位との間に接続され、上記比較回路から出力されるパルス信号を入力する反転回路と、上記反転回路の出力端子と基準電位との間に接続されているコンデンサと、上記反転回路の出力端子に接続され、上記駆動回路に伸長パルス信号を出力する出力回路とを有する請求項１に記載の駆動信号供給回路。
上記電流供給回路は、上記スイッチングトランジスタに供給される電源電圧の供給端子に一端が接続された抵抗素子と、上記抵抗素子の他端と基準電位との間に接続された第１のカレントミラー回路と、上記第１のカレントミラー回路に接続され、上記反転回路に電流を供給する第２のカレントミラー回路とを有する請求項２に記載の駆動信号供給回路。