JP2001309645A

JP2001309645A - 駆動信号供給回路

Info

Publication number: JP2001309645A
Application number: JP2000122166A
Authority: JP
Inventors: Takahiro Miyazaki; 孝博宮崎
Original assignee: Texas Instruments Japan Ltd
Current assignee: Texas Instruments Japan Ltd
Priority date: 2000-04-24
Filing date: 2000-04-24
Publication date: 2001-11-02
Anticipated expiration: 2020-04-24
Also published as: JP4400992B2

Abstract

(57)【要約】【課題】ＰＷＭ(Pulse Width Modulation)制御のスイッ
チングレギュレータに関する。【解決手段】本発明のスイッチングレギュレータ１は、
調整回路５５を有している。出力トランジスタ１５は、
パルス状の導通信号の出力期間に導通するが、調整回路
５５により、電源電圧Ｖcc1が大きいときには、短い遅
延時間が、導通信号のパルス持続時間に付加されてい
る。このため、出力トランジスタ１５の導通期間が長く
なり、出力電圧が従来に比して大きくなるので、出力電
圧が低下して所定電圧に復帰するまでの時間が長くな
り、導通信号が出力されなくなっても、出力トランジス
タ１５は直ぐに遮断されないので、従来に比して出力ト
ランジスタ１５の導通／遮断の回数が少なくなり、スイ
ッチング周波数が低下する。従って、消費電力のロスが
少なくなり、効率が向上する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はスイッチングトラン
ジスタに駆動信号を供給する回路に関し、特に、ＰＷＭ
(Pulse Width Modulation)制御のスイッチングレギュレ
ータのスイッチングトランジスタに駆動信号を供給する
駆動信号供給回路に関する。

【０００２】

【従来の技術】一般に、安定な直流電圧を負荷に供給す
る装置として、スイッチングレギュレータが多く用いら
れている。

【０００３】従来のスイッチングレギュレータの一例を
図６の符号１０１に示す。このスイッチングレギュレー
タ１０１は、スイッチトランジスタ１１５と、フライホ
イールダイオード１３６と、チョークコイル１４１と、
平滑コンデンサ１４３と、後述する制御部１９０を有し
ている。

【０００４】スイッチトランジスタ１１５は、そのドレ
イン端子が電源電圧端子１９１に接続されている。ソー
ス端子はチョークコイル１４１の一端に接続されてい
る。チョークコイル１４１の他端は平滑コンデンサ１４
３の一端に接続されるとともに、負荷端子１６５を介し
て、一端が接地された負荷１６０の他端に接続されてい
る。平滑コンデンサ１４３の他端は接地されている。フ
ライホイールダイオード１３６のカソード端子はスイッ
チトランジスタ１１５のソース端子に接続されており、
アノード端子は接地されている。

【０００５】上述のスイッチングレギュレータ１０１に
おいて、電源電圧Ｖ_cc1(３０Ｖ)が電源電圧端子１９１
に印加され、スイッチトランジスタ１１５がオフした状
態から、オンすると、スイッチトランジスタ１１５を介
して電源電圧端子１９１がチョークコイル１４１と接続
され、スイッチトランジスタ１１５がオン状態にある間
は、電源電圧端子１９１からチョークコイル１４１にエ
ネルギーが供給され、エネルギーが蓄えられ、平滑コン
デンサ１４３が充電される。

【０００６】スイッチトランジスタ１１５がオン状態か
らオフ状態に切り換わると、チョークコイル１４１の両
端子間に起電力が生じ、この起電力によりフライホイー
ルダイオード１３６が順バイアスされ、チョークコイル
１４１のエネルギーが負荷１６０に供給される。このと
き平滑コンデンサ１４３は放電される。

【０００７】こうしてスイッチトランジスタ１１５がオ
ン／オフを繰り返し、平滑コンデンサ１４３が充放電を
繰り返すことにより、結果として負荷端子１６５の電位
は平滑コンデンサ１４３により平滑化される。この平滑
化された電圧は出力電圧Ｖoutとして、負荷端子１６５
から負荷１６０に印加される。この出力電圧Ｖoutは、
負荷１６０に印加されるとともに、分割抵抗１３１、１
３２の抵抗比で所定電圧に分割された後、制御部１９０
に入力される。

【０００８】この制御部１９０は、誤差アンプ１１１
と、コンパレータ１１２と、ドライバ１２０と、基準電
圧生成源１３３とを有しており、制御部１９０に入力さ
れた出力電圧Ｖoutの分圧電圧は、誤差アンプ１１１に
入力される。他方、誤差アンプ１１１には、基準電圧生
成源１３３から基準電圧Ｖrefが入力されており、基準
電圧Ｖrefと抵抗分割された出力電圧Ｖoutとの誤差が増
幅されて出力される。

【０００９】誤差アンプ１１１の出力電圧は、コンパレ
ータ１１２の非反転入力端子に入力される。他方、コン
パレータ１１２の反転入力端子には、三角波生成回路１
５７から所定周波数の三角波が入力されており、コンパ
レータ１１２で三角波と、誤差アンプ１１１の出力電圧
とが比較される。その結果、コンパレータ１１２は出力
電圧Ｖoutが所定電圧よりも高いときにはスイッチトラ
ンジスタ１１５の導通時間を減少させ、所定電圧よりも
低いときには導通時間を増加させる信号を生成して、ド
ライバ１２０に出力する。

【００１０】ドライバ１２０は、内部電源電圧端子１９
２から供給される内部電源電圧Ｖcc2(５Ｖ)によって動
作し、コンパレータ１１２の出力信号に応じてスイッチ
トランジスタ１１５をオン／オフさせる。出力電圧Ｖou
tが所定電圧よりも高いときにはスイッチングトランジ
スタ１１５の導通時間が減少して出力電圧Ｖoutが低下
し、他方、出力電圧Ｖoutが所定電圧よりも低いときに
はスイッチングトランジスタ１１５の導通時間が増加し
て出力電圧Ｖoutが上昇することにより、出力電圧Ｖout
は一定値を保つ。

【００１１】しかしながら、上記従来のスイッチングレ
ギュレータ１０１では、スイッチトランジスタ１１５に
ゲート入力容量Ｃ_giが存在する。スイッチトランジスタ
１１５のスイッチング周波数をｆ_sとすると、平均して
Ｉ_g＝ｆ_sＣ_giＶ₂なる電流Ｉ_gがゲートのチャージにより
消費されることになる。

【００１２】軽負荷時においても、上述のスイッチトラ
ンジスタ１１５は、三角波に依存するスイッチング周波
数ｆ_sでオン／オフするので、ゲートのチャージによる
消費電流Ｉ_gは重負荷時と同様に流れ、消費電流Ｉ_gによ
る消費電力のロスが無視できない程度となり、特に軽負
荷時における電力の変換効率が低下してしまうという問
題が生じていた。

【００１３】

【発明が解決しようとする課題】本発明は上記従来技術
の不都合を解決するために創作されたものであり、その
目的は、高効率なスイッチング電源を提供することにあ
る。

【００１４】

【課題を解決するための手段】上記課題を解決するため
に、本発明の請求項１に記載の駆動信号供給回路は、ス
イッチングトランジスタと、コイルと、平滑コンデンサ
と、フライホイールダイオードとを有するスイッチング
レギュレータのスイッチングトランジスタに駆動信号を
供給する駆動信号供給回路であって、スイッチングレギ
ュレータの出力電圧を検出する検出回路と、上記検出回
路から出力される検出電圧と基準電圧とを比較して誤差
信号を生成する誤差アンプと、上記誤差信号と三角波信
号とを比較して上記スイッチングトランジスタの導通期
間を制御するためのパルス信号を生成する比較回路と、
上記パルス信号を入力して上記スイッチングトランジス
タの導通期間を示すパルスの幅を伸長するパルス幅調整
回路と、上記パルス幅調整回路から出力される伸長パル
ス信号に基づいて駆動信号を生成して上記スイッチング
トランジスタに供給する駆動回路とを有する。請求項２
に記載の駆動信号供給回路は、請求項１に記載の駆動信
号供給回路であって、上記パルス幅調整回路は、電流供
給回路と、上記電流供給回路と基準電位との間に接続さ
れ、上記比較回路から出力されるパルス信号を入力する
反転回路と、上記反転回路の出力端子と基準電位との間
に接続されているコンデンサと、上記反転回路の出力端
子に接続され、上記駆動回路に伸長パルス信号を出力す
る出力回路とを有する。請求項３に記載の駆動信号供給
回路は、請求項２に記載の駆動信号供給回路であって、
上記電流供給回路は、上記スイッチングトランジスタに
供給される電源電圧の供給端子に一端が接続された抵抗
素子と、上記抵抗素子の他端と基準電位との間に接続さ
れた第１のカレントミラー回路と、上記第１のカレント
ミラー回路に接続され、上記反転回路に電流を供給する
第２のカレントミラー回路とを有する。

【００１５】本発明のスイッチング(出力)トランジスタ
の駆動信号供給回路によれば、パルス幅調整回路を有し
ており、パルス信号におけるスイッチングトランジスタ
の導通期間を示すパルス幅に遅延期間を付加している。
このため、スイッチングトランジスタはパルス信号のパ
ルス幅に遅延期間が付加された期間だけ導通状態を維持
することにより、負荷に印加される出力電圧は、パルス
信号の期間だけスイッチングトランジスタが導通してい
た従来に比して、大きくなる。

【００１６】このため、出力電圧が低下して所定電圧に
復帰するまでの時間が、従来に比して長くなるので、駆
動信号が出力されて一旦スイッチングトランジスタが導
通した後、パルス信号におけるスイッチングトランジス
タの遮断を示す信号が出力されても、スイッチングトラ
ンジスタは遮断されずに導通状態を維持し続ける。その
後、出力電圧が低下して所定電圧に復帰した状態で駆動
信号がスイッチングトランジスタの非導通を指示し、ス
イッチングトランジスタが遮断される。

【００１７】このように、パルス信号がスイッチングト
ランジスタの非導通を指示しても、スイッチングトラン
ジスタは直ぐに遮断されないので、従来に比してスイッ
チングトランジスタの導通／非導通の回数が少なくな
り、スイッチング周波数が低下する。従って、スイッチ
ングトランジスタのスイッチング周波数に依存する消費
電力のロスが少なくなり、スイッチングレギュレータの
効率が従来に比して向上する。

【００１８】また、パルス幅調整回路において、遅延期
間を、電源電圧が高いときには短くし、電源電圧が低い
ときには長くするような構成の回路としてもよい。電源
電圧が高いときに、スイッチングトランジスタの導通時
間を長くすると、スイッチングトランジスタの導通時に
おける電流が大きくなるが、電源電圧が高いときに遅延
期間を短くしてスイッチングトランジスタの導通時間を
短くすることにより、導通時における出力リップルを小
さくすることができる。

【００１９】

【発明の実施の形態】以下で図面を参照し、本発明の実
施形態について説明する。図１の符号１に、本実施形態
のスイッチングレギュレータを示す。このスイッチング
レギュレータ１は、出力トランジスタ１５と、整流平滑
回路４０と、後述する制御部９０とを有している。

【００２０】出力トランジスタ１５は、ｎチャネルＭＯ
Ｓトランジスタで構成されており、そのドレイン端子が
電源電圧端子９１に接続されている。整流平滑回路４０
は、フライホイールダイオード３６と、チョークコイル
４１と、平滑コンデンサ４３とを有しており、出力トラ
ンジスタ１５のソース端子はチョークコイル４１の一端
に接続されている。チョークコイル４１の他端は、平滑
コンデンサ４３の一端に接続されるとともに、負荷端子
６５を介して、一端が接地された負荷６０の他端に接続
されている。平滑コンデンサ４３の他端は接地されてい
る。

【００２１】フライホイールダイオード３６のカソード
端子は出力トランジスタ１５のソース端子に接続されて
おり、アノード端子は接地されている。出力トランジス
タ１５は、そのゲート端子が後述する制御部９０の出力
端子に接続され、制御部９０の出力信号に応じてオン／
オフできるように構成されている。

【００２２】上述のスイッチングレギュレータ１におい
て、電源電圧Ｖ_cc1(３０Ｖ)が電源電圧端子９１に印加
され、スイッチトランジスタ１５がオフした状態から、
オンすると、スイッチトランジスタ１５を介して電源電
圧端子９１がチョークコイル４１と接続され、スイッチ
トランジスタ１５がオン状態にある間は、電源電圧端子
１９１からチョークコイル４１にエネルギーが供給さ
れ、エネルギーが蓄えられ、平滑コンデンサ４３が充電
される。

【００２３】スイッチトランジスタ１５がオン状態から
オフ状態に切り換わると、チョークコイル４１の両端子
間に起電力が生じ、この起電力によりフライホイールダ
イオード３６が順バイアスされ、チョークコイル４１の
エネルギーが負荷６０に供給される。このとき平滑コン
デンサ４３は放電される。

【００２４】こうしてスイッチトランジスタ１５がオン
／オフを繰り返し、平滑コンデンサ４３が充放電を繰り
返すことにより、結果として負荷端子６５の電位は平滑
コンデンサ４３により平滑化される。平滑化された電圧
は出力電圧Ｖoutとして、負荷端子６５から負荷６０に
印加される。

【００２５】この出力電圧Ｖoutは、負荷６０に印加さ
れるとともに、検出回路３０に印加される。検出回路３
０は、直列接続された抵抗３１、３２により構成されて
おり、出力電圧Ｖoutは、抵抗３１、３２の抵抗比で所
定電圧に分圧された後、制御部９０に出力される。

【００２６】この制御部９０は、誤差アンプ１１と、コ
ンパレータ１２と、駆動回路２０と、基準電圧生成源３
３と、調整回路５５と、三角波生成回路５７とを有して
おり、制御部９０に出力された出力電圧Ｖoutの分圧電
圧は、誤差アンプ１１に入力される。他方、誤差アンプ
１１には、基準電圧生成源３３から基準電圧Ｖrefが入
力されており、基準電圧Ｖrefと抵抗分割された出力電
圧Ｖoutとの誤差が増幅されて出力される。

【００２７】誤差アンプ１１の出力電圧は、コンパレー
タ１２の非反転入力端子に入力される。他方、コンパレ
ータ１２の反転入力端子には、三角波生成回路５７から
所定周波数の三角波が入力されており、コンパレータ１
２で三角波と、誤差アンプ１１の出力電圧とが比較さ
れ、出力トランジスタ１５の導通期間を規定するパルス
波が出力される。ここでは、誤差アンプ１１の出力電圧
が三角波より高い期間においてパルス波が出力され、出
力トランジスタ１５が導通するものとしている。

【００２８】このパルス波は、調整回路５５に入力され
る。この調整回路５５は、Ｖ−Ｉコンバータ５１と、遅
延期間設定回路５２とを有している。調整回路５５の詳
細な構成を図２に示す。Ｖ−Ｉコンバータ５１は、入力
端子７８と、カレントミラー回路７４、７７と、出力端
子７９とを有している。

【００２９】カレントミラー回路７４は、二個のＮＰＮ
トランジスタ７２、７３で構成され、一方のＮＰＮトラ
ンジスタ７２はダイオード接続されており、そのコレク
タ端子が抵抗７１を介して入力端子７８に接続されてい
る。ダイオード接続されていないＮＰＮトランジスタ７
３は、そのエミッタ面積が、ダイオード接続されたＮＰ
Ｎトランジスタ７２のエミッタ面積の１／Ｎにされてお
り、ダイオード接続されたＮＰＮトランジスタ７２に流
れる電流の１／Ｎの大きさの定電流が流れる。

【００３０】カレントミラー回路７７は、二個のｐチャ
ネルＭＯＳトランジスタ(以下ｐＭＯＳと称する。)７
５、７６で構成され、一方のｐＭＯＳ７５は、ドレイン
端子とゲート端子とが短絡されている。このｐＭＯＳ７
５は、カレントミラー回路７４のダイオード接続されて
いないＮＰＮトランジスタ７３のコレクタ端子に接続さ
れており、ダイオード接続されていないＮＰＮトランジ
スタ７３に電流が流れると、ドレイン端子とゲート端子
とが短絡されたｐＭＯＳ７５に同じ大きさの定電流が流
れるとともに、ドレイン端子とゲート端子とが短絡され
ていないｐＭＯＳ７６にも、ダイオード接続されていな
いＮＰＮトランジスタ７３に流れる電流と同じ大きさの
定電流が流れる。

【００３１】ドレイン端子とゲート端子とが短絡されて
いないｐＭＯＳ７６は、そのドレイン端子が出力端子７
９に接続されており、カレントミラー回路７４のダイオ
ード接続されたＮＰＮトランジスタ７２に流れる電流の
１／Ｎの大きさの電流が、出力端子７９から流れ出す。

【００３２】抵抗７１の両端には、電源電圧Ｖcc1か
ら、ＮＰＮトランジスタのベース−エミッタ間電圧Ｖ_BE
を差し引いた電圧(Ｖcc1−Ｖ_BE)が印加され、この電圧
(Ｖcc1−Ｖ_BE)に応じた電流が、カレントミラー回路７
４のダイオード接続されたＮＰＮトランジスタ７２に流
れ、その電流の１／Ｎの大きさの電流が出力端子７９か
ら流れ出すので、出力端子７９からは、電源電圧Ｖcc1
に応じた大きさの定電流が流れ出すことになる。

【００３３】Ｖ−Ｉコンバータ５１の出力端子７９に
は、遅延期間設定回路５２の電流入力端子８７が接続さ
れており、この電流入力端子８７には、Ｖ−Ｉコンバー
タ５１の出力端子７９から電流が供給される。

【００３４】遅延期間設定回路５２は、信号入力端子８
６と、電流入力端子８７と、ＣＭＯＳインバータ８３
と、遅延コンデンサ８４と、インバータ８５と、出力端
子８８とを有している。

【００３５】信号入力端子８６はコンパレータ１２の出
力端子に接続され、ＣＭＯＳインバータ８３の入力端子
とされている。ＣＭＯＳインバータ８３は、ｐＭＯＳ８
１と、ｎＭＯＳ８２とを有し、ｐＭＯＳ８１、ｎＭＯＳ
８２の各ゲート端子は互いに接続され、ＣＭＯＳインバ
ータ８３の入力端子となっている。ＣＭＯＳインバータ
８３の電源側端子となるｐＭＯＳ８１のソース端子は、
電流入力端子８７に接続され、接地側端子となるｎＭＯ
Ｓ８２のソース端子は、接地電位に接続されている。Ｃ
ＭＯＳインバータ８３の出力端子は、一端が接地された
遅延コンデンサ８４の他端に接続されるとともに、イン
バータ８５の入力端子に接続されている。インバータ８
５の出力端子は、遅延期間設定回路５２の出力端子８８
とされている。

【００３６】図３のタイミングチャートに、コンパレー
タ１２から出力され、ＣＭＯＳインバータ８３に入力さ
れるパルス状の導通信号Ｖ₁₂と、インバータ８５に入力
される電圧Ｖ₈₄と、インバータ８５から出力されるパル
ス状の制御信号Ｖ₈₅の関係を示す。

【００３７】図３の時刻ｔ₀で、コンパレータ１２から
出力される導通信号Ｖ₁₂が立ち上がると、導通信号Ｖ₁₂
はＣＭＯＳインバータ８３で反転され、電圧Ｖ₈₄として
インバータ８５に入力され、インバータ８５で再度反転
される。その結果、制御信号Ｖ₈₅は立ち上がった状態に
ある。

【００３８】その後時刻ｔ₁で導通信号Ｖ₁₂が消滅し
て、本発明における遮断信号が出力された状態となる
と、ＣＭＯＳインバータ８３を構成する電流入力端子８
７側のｐＭＯＳ８１がオンし、ｎＭＯＳ８２がオフする
ので、Ｖ−Ｉコンバータ５１の電流入力端子８７から供
給される電流は、ｐＭＯＳ８１を介して遅延コンデンサ
８４へと流れ、遅延コンデンサ８４はこの電流で充電さ
れる。このため、インバータ８５の入力電圧Ｖ₈₄はまだ
インバータ８５の閾値電圧Ｖ_tには達しておらず、制御
信号Ｖ₈₅は時刻ｔ₁においてもまだ消滅していない。

【００３９】遅延コンデンサ８４への充電により、イン
バータ８５の入力電圧Ｖ₈₄は徐々に上昇する。この入力
電圧Ｖ₈₄が、時刻(ｔ₁＋ｔ_D)でインバータ８５の閾値電
圧Ｖ _tを超えると、この時刻(ｔ₁＋ｔ_D)で制御信号Ｖ₈₅
が消滅する。

【００４０】導通信号Ｖ₁₂のパルス持続時間は(ｔ₁−ｔ
₀)であるが、制御信号Ｖ₈₅は、そのパルス持続時間が、
導通信号Ｖ₁₂のパルス持続時間よりも時間ｔ_Dだけ長く
なっている。この時間ｔ_Dを以下で遅延期間と称する。

【００４１】以上のようにして、パルス持続時間が導通
信号Ｖ₁₂より遅延期間ｔ_Dだけ長い制御信号Ｖ₈₅は、駆
動回路２０に出力される。この駆動回路２０は、図１に
示すようにレベルシフト回路１３と、出力バッファ１４
と、コンデンサ３４と、ダイオード３５とを有してい
る。

【００４２】調整回路５５の出力端子は、レベルシフト
回路１３の入力端子に接続されており、制御信号Ｖ
₈₅は、レベルシフト回路１３で所定の電圧レベルにレベ
ルシフトされる。

【００４３】レベルシフト回路１３の出力端子は、出力
バッファ１４の入力端子に接続されており、レベルシフ
ト回路１３の出力電圧は、出力バッファ１４に入力され
る。出力バッファ１４は、その電源側端子がダイオード
３５を介して内部電源端子９２に接続され、接地側端子
がフライホイールダイオード３６を介して接地電位に接
続されており、電源側端子と接地側端子との間には、コ
ンデンサ３４が接続されている。

【００４４】出力バッファ１４に制御信号Ｖ₈₅が入力さ
れない状態では、コンデンサ３４には、内部電源端子９
２からダイオード３５を介して電流が流れて充電され、
その結果、コンデンサ３４の両端子間の電位差は、内部
電源電圧Ｖcc2とほぼ等しくなる。コンデンサ３４の接
地側端子の電位は、ほぼ接地電位になっており、コンデ
ンサ３４の電源側端子の電位は、ほぼ内部電源電圧Ｖcc
2と一致している。

【００４５】このとき出力バッファ１４の出力電圧はほ
ぼ接地電位に等しく、この出力電圧が、出力トランジス
タ１５のゲート端子に印加されるので、出力トランジス
タ１５はオフしている。

【００４６】この状態から、パルス状の制御信号Ｖ₈₅が
出力バッファ１４に入力されると、コンデンサ３４の接
地側端子の電位が電源電圧Ｖcc1まで上昇する。このと
きコンデンサ３４の両端子間の電位差は、内部電源電圧
Ｖcc2で変化ないので、コンデンサ３４の電源側端子の
電位は、(Ｖcc1＋Ｖcc2)まで上昇し、この電圧(Ｖcc1＋
Ｖcc2)が出力バッファ１４の電源側端子に印加され、そ
の結果、出力バッファ１４からはほぼ(Ｖcc1＋Ｖcc2)な
る電圧が出力される。この電圧(Ｖcc1＋Ｖcc2)は、出力
トランジスタ１５のドレイン端子に印加される電源電圧
Ｖcc1よりも高く、この電圧(Ｖcc1＋Ｖcc2)が出力トラ
ンジスタ１５のゲート端子に印加されるので、出力トラ
ンジスタ１５がオンする。

【００４７】出力トランジスタ１５の導通している期間
は、制御信号Ｖ₈₅が出力されている期間とほぼ一致して
いる。制御信号Ｖ₈₅は生成／消滅を繰り返すので、出力
トランジスタ１５もこれとともにオン／オフを繰り返
す。

【００４８】上述したように、本実施形態では誤差アン
プ１１の出力電圧が三角波より高くなっている期間で導
通信号が出力され、出力トランジスタ１５を導通させる
ものとしており、出力電圧Ｖoutが所定の電圧値よりも
上昇すると、誤差アンプ１１の出力電圧が低下し、誤差
アンプ１１の出力電圧が三角波より高くなっている期間
が短くなるので、導通信号Ｖ₁₂のパルス持続時間が短く
なり、出力電圧Ｖoutが下降する。他方、出力電圧Ｖout
が、所定の電圧値よりも下降すると、誤差アンプ１１の
出力電圧が上昇し、導通信号Ｖ₁₂のパルス持続時間が長
くなり、出力電圧Ｖoutが上昇する。このように動作す
ることにより、出力電圧Ｖoutが一定値を保つように動
作している。

【００４９】以上は、本実施形態のスイッチングレギュ
レータ１の重負荷時の動作について説明したが、軽負荷
時においても重負荷時と同様、図４に示すように、コン
パレータ１２から出力された導通信号Ｖ₁₂のパルス持続
時間に、所定の遅延期間ｔ_Dが付加されている。

【００５０】軽負荷時における、三角波Ｖ₅₇と、検出回
路３０から誤差アンプ１１に入力されるサンプリング電
圧Ｖ_spと、コンパレータ１２から出力される導通信号Ｖ
₁₂との関係を示すタイミングチャートを図５(ａ)、(ｂ)
に示す。図５(ａ)は、従来のスイッチングレギュレータ
１０１におけるタイミングチャートを示し、図５(ｂ)
は、本実施形態のスイッチングレギュレータ１における
タイミングチャートを示している。

【００５１】従来のスイッチングレギュレータ１０１で
も、本実施形態のスイッチングレギュレータ１でも、図
５(ａ)、(ｂ)に示すように、サンプリング電圧Ｖspが三
角波Ｖ₅₇を上回ると、コンパレータ１２から出力される
導通信号Ｖ₁₂が立ち上がることに違いはない。

【００５２】しかしながら、図５(ａ)に示すように、従
来のスイッチングレギュレータ１０１で出力される導通
信号Ｖ₁₂は、三角波Ｖ₅₇が出力されるたびに出力され、
その周期は三角波Ｖ₅₇の周期とほぼ一致しているのに対
し、本実施形態のスイッチングレギュレータ１において
は、上述したようにコンパレータ１２から出力される導
通信号Ｖ₁₂のパルス持続時間(ｔ₁−ｔ₀)より遅延期間ｔ
_Dだけ長いパルス持続時間(ｔ₁−ｔ₀＋ｔ_D)を有する制御
信号Ｖ₈₅が出力されており、出力トランジスタ１５の導
通時間が従来に比して長くなり、出力電圧Ｖoutは大き
く上昇し、その結果、図５(ｂ)に示すようにサンプリン
グ電圧Ｖspが大きく低下する。

【００５３】従って、サンプリング電圧Ｖspが三角波Ｖ
₅₇を上回るまでに要する時間は、従来に比して長くな
る。このためサンプリング電圧Ｖspが三角波Ｖ₅₇を上回
るまでの間に三角波Ｖ₅₇が出力されたとしても、その間
はコンパレータ１２から導通信号Ｖ₁₂が出力されない。

【００５４】以上により、本実施形態のスイッチングレ
ギュレータ１は、軽負荷時には、三角波Ｖ₅₇が出力され
るたびに導通信号Ｖ₁₂が出力されていた従来に比して、
導通信号Ｖ₁₂の周波数が小さくなる。出力トランジスタ
１５は、かかる導通信号Ｖ₁₂にほぼ同期してオン／オフ
するため、そのスイッチング周波数が従来に比して小さ
くなる。従って、スイッチング周波数に依存する出力ト
ランジスタ１５のゲートチャージ時の消費電力が低下
し、従来に比して軽負荷時における効率が向上する。

【００５５】なお、上述したパルス持続時間に付加され
る遅延期間ｔ_Dは、Ｖ−Ｉコンバータ５１から出力され
る電流で、遅延コンデンサ８４が、インバータ８５の閾
値電圧Ｖ_tまで充電される時間により規定されるので、
Ｖ−Ｉコンバータ５１から出力される電流が大きけれ
ば、閾値電圧Ｖ_tまで充電されるのに要する時間が短く
なり、遅延期間ｔ_Dも短くなる。Ｖ−Ｉコンバータ５１
から出力される電流は、上述したように電源電圧Ｖcc1
の大きさに対応しているので、電源電圧Ｖcc1が大きい
と遅延期間ｔ_Dが短くなり、電源電圧Ｖcc1が小さいとき
には遅延期間ｔ_Dが長くなっている。

【００５６】電源電圧Ｖcc1が高い状態で出力トランジ
スタ１５の導通時間が長くなると、出力トランジスタ１
５の導通時における電流が大きくなるが、本実施形態の
スイッチングレギュレータ１では電源電圧Ｖcc1が高い
ときに遅延期間ｔ_Dが短く、出力トランジスタ１５の導
通時間が短くなっているので、導通時における出力リッ
プルが小さくなっている。

【００５７】また、本実施形態では、Ｖ−Ｉコンバータ
５１、遅延期間設定回路５２を、図２に示すように構成
しているが、本発明はこれに限らず、電源電圧Ｖcc1が
大きいときには遅延期間ｔ_Dを短くするように構成され
ていれば、いかなる回路を用いてもよい。

【００５８】

【発明の効果】軽負荷時におけるスイッチング損失を低
減し、電源回路の効率を高くすることができる。

【図面の簡単な説明】

【図１】本発明のスイッチングレギュレータの一例を示
す回路図

【図２】本発明のスイッチングレギュレータにおける調
整回路の一例を示す回路図

【図３】本発明のスイッチングレギュレータの重負荷時
における動作を説明するタイミングチャート

【図４】本発明のスイッチングレギュレータの軽負荷時
における動作を説明する第１のタイミングチャート

【図５】(ａ)：従来のスイッチングレギュレータの軽負
荷時における動作を説明するタイミングチャート(ｂ)：
本発明のスイッチングレギュレータの軽負荷時における
動作を説明するタイミングチャート

【図６】従来のスイッチングレギュレータを示す回路図

【符号の説明】

１……スイッチングレギュレータ１１……誤差アン
プ１２……コンパレータ(制御回路) １５……出
力トランジスタ２０……駆動回路３０……検出
回路４０……整流平滑回路５１……Ｖ−Ｉコン
バータ(電圧電流変換器) ５２……遅延期間設定回路
５５……調整回路６０…負荷

フロントページの続きＦターム(参考） 5H420 BB02 BB03 BB12 CC02 DD02 EA12 EA18 EA39 EB09 EB16 EB37 FF03 FF19 FF24 FF25 HJ03 NA32 NB02 NB12 NC02 NC03 NC12 NC14 NC23 NC32 5H730 AA14 AS01 AS05 AS23 BB13 BB57 DD04 DD26 DD32 FD01 FF02 FG05 FG07 FG22 FG25 FG26

Claims

【特許請求の範囲】

【請求項１】スイッチングトランジスタと、コイルと、
平滑コンデンサと、フライホイールダイオードとを有す
るスイッチングレギュレータのスイッチングトランジス
タに駆動信号を供給する駆動信号供給回路であって、スイッチングレギュレータの出力電圧を検出する検出回
路と、上記検出回路から出力される検出電圧と基準電圧とを比
較して誤差信号を生成する誤差アンプと、上記誤差信号と三角波信号とを比較して上記スイッチン
グトランジスタの導通期間を制御するためのパルス信号
を生成する比較回路と、上記パルス信号を入力して上記スイッチングトランジス
タの導通期間を示すパルスの幅を伸長するパルス幅調整
回路と、上記パルス幅調整回路から出力される伸長パルス信号に
基づいて駆動信号を生成して上記スイッチングトランジ
スタに供給する駆動回路と、を有する駆動信号供給回路。
【請求項２】上記パルス幅調整回路は、電流供給回路
と、上記電流供給回路と基準電位との間に接続され、上
記比較回路から出力されるパルス信号を入力する反転回
路と、上記反転回路の出力端子と基準電位との間に接続
されているコンデンサと、上記反転回路の出力端子に接
続され、上記駆動回路に伸長パルス信号を出力する出力
回路とを有する請求項１に記載の駆動信号供給回路。
【請求項３】上記電流供給回路は、上記スイッチングト
ランジスタに供給される電源電圧の供給端子に一端が接
続された抵抗素子と、上記抵抗素子の他端と基準電位と
の間に接続された第１のカレントミラー回路と、上記第
１のカレントミラー回路に接続され、上記反転回路に電
流を供給する第２のカレントミラー回路とを有する請求
項２に記載の駆動信号供給回路。