JP2000201475A

JP2000201475A - 電源装置

Info

Publication number: JP2000201475A
Application number: JP11000219A
Authority: JP
Inventors: Takahiro Miyazaki; 孝博宮崎
Original assignee: Texas Instruments Japan Ltd
Current assignee: Texas Instruments Japan Ltd
Priority date: 1999-01-04
Filing date: 1999-01-04
Publication date: 2000-07-18

Abstract

(57)【要約】【課題】軽負荷時でも、安定して動作できる電源装置を
供給する。【解決手段】この電源装置１０では、電源用コンデンサ
１２６に充電された電圧がスイッチ素子１２０のゲート
端子に印加され、スイッチ素子１２０が導通するように
構成されている。そして、スイッチ素子１２０が導通状
態から遮断状態に転じ、インダクタンス素子１３０に蓄
積されたエネルギーにより、整流素子１２４を通って誘
起電流Ｉ₂が流れる際に、電源Ｖ_intから電源用コンデン
サ１２６が充電されるように構成されている。この電源
装置１０では、スイッチ素子１２０の遮断後、一定期間
経過後に、スイッチ素子４４が一定期間導通し、電源Ｖ
_in _tで電源用コンデンサ１２６を充電するように構成さ
れている。従って、誘起電流Ｉ₂が短時間で消滅してし
まう軽負荷の場合でも、電源用コンデンサ１２６が確実
に充電される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチングレギ
ュレータ等の電源装置に係わり、特に、変換用の電源と
は別の定電圧源を使用してスイッチ素子を駆動する電源
装置に関する。

【０００２】

【従来の技術】現在の電源装置は、大きな負荷電流の変
動幅に対応することが要求されている。例えば、ノート
型パソコンの電源装置では、使用中にはＣＰＵを高速動
作させるための電力の他、ＨＤＤ装置やＣＤ−ＲＯＭ装
置を駆動するための電力が必要になる。その反面、入力
待ち等の待機状態ではできるだけ消費電力を小さくし、
長時間の連続使用を可能とすることが要求される。従っ
て、重負荷と軽負荷のどちらにも高効率で対応できる電
源装置が必要になる。

【０００３】しかし、従来技術の電源装置では、重負荷
時に十分な特性を得ようとすると、逆に軽負荷時には出
力電圧が不安定になったり、電源効率が低下したりする
という問題がある。この問題は、特に、効率が重視され
る同期整流電源にとって大きな問題となる。

【０００４】以下、従来の電源装置の一例を挙げて上記
問題点について説明する。図４は、従来の電源装置の一
例の構成回路図である。

【０００５】図示例の電源装置１５６は、スイッチング
レギュレータ方式の電源装置の一例を示すものであり、
基準電源１１２、ヒステリシスコンパレータ１１４、レ
ベルシフト回路１１６、駆動回路１１８、Ｎ型ＭＯＳト
ランジスタから成るスイッチ素子１２０、ダイオードか
ら成る整流素子１２２、１２４、インダクタンス素子１
３０と、電源用コンデンサ１２６と、出力コンデンサ１
２８と、抵抗素子１３２、１３４とを有している。

【０００６】インダクタンス素子１３０の一端は、この
電源装置１５６の出力端子Ｑ₀にされており、該出力端
子Ｑ₀の電圧は、直列接続された抵抗素子１３２、１３
４に入力されている。その電圧は、抵抗素子１３２、１
３４で分圧され、サンプリング電圧Ｖ_sampが生成されて
いる。サンプリング電圧Ｖ_sampは、ヒステリシスコンパ
レータ１１４の反転入力端子に入力されている。

【０００７】基準電源１１２が出力する基準電圧Ｖ_REF
は、ヒステリシスコンパレータ１１４の非反転入力端子
に入力されており、ヒステリシスコンパレータ１１４
は、サンプリング電圧Ｖ_sampと基準電圧Ｖ_REFとを比較
し、比較結果をレベルシフト回路１１６を介して駆動回
路１１８に出力している。

【０００８】駆動回路１１８の電源端子は、電源用コン
デンサ１２６の高電位側の端子Ｑ₂と低電位側の端子Ｑ₁
にそれぞれ接続されており、電源用コンデンサ１２６に
蓄積された電力によって動作するように構成されてい
る。

【０００９】駆動回路１１８は、レベルシフト回路１１
６から入力された信号をスイッチ素子１２０のゲート端
子に出力している。

【００１０】スイッチ素子１２０のドレイン端子は、電
源Ｖ_CC（変換用の電源）に接続されており、ソース端子
は、電源用コンデンサ１２６の低電位側の端子Ｑ₁に接
続されている。また、スイッチ素子１２０のソース端子
は、インダクタンス素子１３０の一端に接続されてお
り、該インダクタンス素子１３０の他端から、出力端子
Ｑ₀が取り出されている。

【００１１】ヒステリシスコンパレータ１１４は、サン
プリング電圧Ｖ_sampが基準電圧Ｖ_RE _Fよりも所定電圧だ
け低い場合には高電圧の信号を出力し、逆に高い場合に
は低電圧の信号を出力する。

【００１２】駆動回路１１８は、ヒステリシスコンパレ
ータ１４の出力電圧が高電圧の場合に、スイッチ素子１
２０のゲート端子に高電圧を印加してスイッチ素子１２
０を導通させ、低電圧の場合に低電圧を印加して遮断さ
せる。

【００１３】スイッチ素子１２０が導通した場合、イン
ダクタンス素子１３０に電流が流れ、出力端子Ｑ₀から
負荷に電流が供給される。なお、出力端子Ｑ₀には、出
力コンデンサ１２８が接続されており、出力端子Ｑ₀の
電圧は平滑されている。

【００１４】スイッチ素子１２０はｎチャネルＭＯＳト
ランジスタで構成されており、

【００１５】ドレイン端子が電源Ｖ_CCに接続されている
ため、スイッチ素子１２０が導通すると、ソース端子の
電圧は上昇する。

【００１６】電源用コンデンサ１２６の低電位側の端子
Ｑ₁はスイッチ素子１２０のソース端子に接続されてい
るため、電源用コンデンサ１２６の両端の電位は、ソー
ス端子の電位の上昇に伴って上昇する。

【００１７】駆動回路１１８には、電源用コンデンサ１
２６から電力が供給されており、電源用コンデンサ１２
６の低電位側の端子Ｑ₁はスイッチ素子１２０のソース
端子に接続されているから、ソース端子の電位が上昇す
ると、電源用コンデンサ１２６の端子Ｑ₂の電圧も上昇
し、それに伴い、駆動回路１１８が出力する電圧も上昇
する。従って、スイッチ素子１２０のソース端子の電圧
が上昇しても、スイッチ素子１２０のソース・ゲート間
に印加される電圧の大きさは一定であり、スイッチ素子
１２０の導通状態が維持される。

【００１８】スイッチ素子１２０が導通している間、電
源Ｖ_CCからインダクタンス素子１３０に、符号Ｉ₁で示
される電流が供給される。

【００１９】サンプリング電圧Ｖ_sampが上昇し、駆動回
路１１８がスイッチ素子１２０を遮断させると、電源Ｖ
_CCからインダクタンス素子１３０に供給される電流は停
止する。このとき、インダクタンス素子１３０の両端の
うち、スイッチ素子１２０のソース端子側に負電圧が誘
起され、出力端子Ｑ₀側に正電圧が誘起される。

【００２０】整流素子１２４は、アノード端子が接地電
位に接続され、カソード端子がスイッチ素子１２０のソ
ース端子に接続されている。インダクタンス素子１３０
に誘起された電圧によって整流素子１２４が順バイアス
され、インダクタンス素子１３０に蓄積された磁気エネ
ルギにより、符号Ｉ₂で示す電流が流れ、その電流Ｉ₂が
出力端子Ｑ₀から負荷に供給される。

【００２１】電源用コンデンサ１２６の高電位側の端子
は、整流素子１２２のカソード端子に接続され、該整流
素子１２２のアノード端子は、電源Ｖ_intに接続されて
いる。従って、インダクタンス素子１３０に電圧が誘起
されると整流素子１２２が順バイアスされ、電源用コン
デンサ１２６は電源Ｖ_intによって充電される。

【００２２】次に、スイッチ素子１２０が導通すると、
電源用コンデンサ１２６の低電位側の端子(スイッチ素
子１２０のソース端子)の電圧が上昇し、整流素子１２
２は逆バイアスされる。

【００２３】その状態では、電源用コンデンサ１２６は
電源Ｖ_intから切り離され、駆動回路１１８は電源用コ
ンデンサ１２６だけから電力を供給されることになる。

【００２４】なお、出力端子Ｑ₀の電圧は、抵抗１３
２、１３４、基準電圧１１２及びコンパレータ１１４に
より監視されており、出力電圧が低下すると、スイッチ
素子１２０の導通時間が長くなり、逆に出力電圧が上昇
すると、スイッチ素子１２０の導通時間が短くなるの
で、出力電圧は一定に維持される。

【００２５】以上説明したように、電源用コンデンサ１
２６はスイッチ素子１２０が遮断状態にある間に充電さ
れ、導通状態にある間には放電し、駆動回路１１８に電
力を供給するように構成されている。ここで、整流素子
１２４の降下電圧をＶ_f1、整流素子１２２の降下電圧を
Ｖ_f2とすると、スイッチ素子１２０が導通から遮断に転
じる際に、電源用コンデンサ１２６の低電位側の端子
(端子Ｑ₁)の電位は、接地電位よりもＶ_f1だけ低い電位
(−Ｖ_f1)まで降下し、高電位側の端子(端子Ｑ₂)の電位
は、Ｖ_int−Ｖ_f2にクランプされる。従って、スイッチ
素子１２０が遮断すると、電源用コンデンサ１２６の両
端には、Ｖ_C ＝Ｖ_int−Ｖ_f1＋Ｖ_f2 なる電圧Ｖ_Cが印加される。

【００２６】ここで、Ｖ_f1 ＝Ｖ_f2 とすると、電圧Ｖ_Cは、Ｖ_C ＝Ｖ_int……(１) となり、電源Ｖ_intと等しい電圧が印加されることにな
る。

【００２７】しかしながら実際には、内部配線抵抗等の
影響により、電源用コンデンサ１２６を充電するのに一
定時間を必要とする。

【００２８】出力端子Ｑ₀に接続された負荷が重い場
合、電源Ｖ_CCから供給される電流が大きくなるため、ス
イッチ素子１２０が遮断する際の電流が大きくなるた
め、スイッチ素子１２０が導通から遮断に転じた後、電
流Ｉ₂が流れる時間も長くなる。その結果、電源用コン
デンサ１２６の充電時間も長くなり、電源用コンデンサ
１２６の両端の電圧が十分大きくなる。

【００２９】それに対し、外部負荷が軽い場合、図６の
タイミングチャートに示すように、電流Ｉ₁が流れる時
間が短く、そのため、誘起電流Ｉ₂は短時間で消滅し、
また、端子Ｑ₁の接地電位に対する寄生容量により端子
Ｑ₁の電圧が十分に下がらなくなるため、電源用コンデ
ンサ１２６の充電時間も短くなり、電源用コンデンサ１
２６の両端の電圧Ｖ_Cは、上記(１)式で表される電圧よ
りも低くなってしまう。

【００３０】電源用コンデンサ１２６の両端の電圧Ｖ_C
が小さい場合、スイッチ素子１２０のゲート・ソース間
電圧が小さくなり、スイッチ素子１２０を十分に導通さ
せることができなくなり、その結果、電源装置１５６の
出力電圧(出力端子Ｑ₀の電圧)が低下するという問題が
ある。

【００３１】

【発明が解決しようとする課題】本発明は、上記従来技
術の不都合を解決するために創作されたものであり、そ
の目的は、重負荷時はもちろん軽負荷時においても、常
に安定した電圧を供給することができる電源装置を提供
することにある。

【００３２】

【課題を解決するための手段】上記課題を解決するため
に、請求項１に記載の電源装置は、第１の電源と第１の
ノードとの間に電気的に接続されている第１のスイッチ
素子と、上記第１のノードと共通電位との間に電気的に
接続されている第２のスイッチ素子と、上記第１のノー
ドと出力端子との間に電気的に接続されているインダク
タンス素子と、上記出力端子と上記共通電位との間に電
気的に接続されている出力用コンデンサと、上記共通電
位と上記第１のノードとの間に電気的に接続されている
第１の整流素子と、第２の電源と上記第１のノードとの
間に電気的に接続されている電源用コンデンサと、上記
電源用コンデンサから電力を供給され、上記出力端子の
電圧に応じて上記第１のスイッチ素子を駆動する第１の
駆動回路と、上記第２のスイッチ素子を駆動する第２の
駆動回路とを有し、上記第１のスイッチ素子が導通状態
から非導通状態に遷移すると上記第２のスイッチ素子が
所定時間導通するように構成されている。

【００３３】また、請求項２に記載の電源装置は、請求
項１に記載の電源装置であって、上記第２の電源と上記
電源用コンデンサの一方の電極との間に電気的に接続さ
れている第２の整流素子を有する。

【００３４】本発明の電源装置は上記のように構成され
ており、第１の駆動回路が第１のスイッチ素子を導通さ
せると、第１の電源から第１のスイッチ素子を介して電
流がインダクタンス素子に供給され、第１のスイッチ素
子が導通から遮断（非導通）に転じると、インダクタン
ス素子に生じた起電力による電流が第１の整流素子を介
して共通電位に放出される。

【００３５】この電源装置には、電源用コンデンサが設
けられており、第１の駆動回路は、その電源用コンデン
サから電力が供給されるように接続されている。

【００３６】そして、インダクタンス素子に誘起された
起電力が電源用コンデンサの他方の電極に印加されたと
きに、第２の電源によって電源用コンデンサが充電され
るように構成されている。

【００３７】更に、電源用コンデンサと共通電位との間
には第２のスイッチ素子が接続されており、第１のスイ
ッチ素子が導通状態から非導通状態に遷移すると、第２
のスイッチ素子が所定時間導通するように構成されてい
る。

【００３８】従って、インダクタンス素子に誘起される
電圧が短時間で消滅した場合でも、電源用コンデンサは
第２の電源から十分に充電されるようになっている。

【００３９】なお、電源用コンデンサと第２の電源の間
に第２の整流素子を挿入し、電源用コンデンサが第２の
整流素子を介して充電されるようにしておくと、第１の
スイッチ素子が導通している間は、第２の整流素子が逆
バイアスされるので、電源用コンデンサが放電したり、
逆極性に充電されることがなくなる。

【００４０】

【発明の実施の形態】以下に、添付の図面に示す好適実
施例に基づいて、本発明の電源装置を詳細に説明する。

【００４１】図１の符号１０は、本発明の一例の電源装
置である。この電源装置１０の基本動作は、図４に示し
た従来の電源装置１５６と同様であり、従来の電源装置
１５６と同じ構成、同じの部材(基準電源１１２、ヒス
テリシスコンパレータ１１４、レベルシフト回路１１
６、駆動回路１１８、スイッチ素子１２０、整流素子１
２２、１２４、電源用コンデンサ１２６、出力コンデン
サ１２８、インダクタンス素子１３０、及び抵抗素子１
３２、１３４)には、同一符号を付して説明を省略す
る。

【００４２】本発明の電源装置１０には、更に、符号５
で示す充電制御回路が設けられている。この充電制御回
路５は、インバータ３６、遅延回路３８、ワンショット
回路４０、バッファ４２およびスイッチ素子(Ｎ型ＭＯ
Ｓトランジスタ)４４を有している。

【００４３】スイッチ素子４４のソース端子はグラウン
ドに接続され、ドレイン端子は、スイッチ素子１２０の
ソース端子Ｑ₁にに接続されている。

【００４４】インバータ３６、遅延回路３８、ワンショ
ット回路４０およびバッファ４２は、この順序で直列接
続されており、初段のインバータ３６には、ヒステリシ
スコンパレータ１１４の出力が入力されており、最後段
のバッファ４２の出力信号は、スイッチ素子４４のゲー
ト端子(端子Ｑ₆)に印加されている。

【００４５】この電源装置１０でも、出力電圧が変動し
てサンプリング電圧Ｖ_sampが基準電圧Ｖ_REFよりも所定
の電圧値以上に高くなった場合、ヒステリシスコンパレ
ータ１１４は低電圧の信号を出力し、サンプリング電圧
Ｖ_sampが基準電圧Ｖ_REFよりも所定の電圧値以下に低く
なった場合には、ヒステリシスコンパレータ１１４は高
電圧の信号を出力する。インバータ３６は、ヒステリシ
スコンパレータ１１４の出力を反転して出力する。

【００４６】電源装置１０の動作を、図２のタイミング
チャートを参照しながら説明する。図２のタイミングチ
ャートは、各端子Ｑ₁〜Ｑ₆の電圧を示している。

【００４７】インバータ３６はヒステリシスコンパレー
タ１１４の出力信号を反転し、遅延回路３８に供給す
る。遅延回路３８は、インバータ３６の出力信号の立ち
上がりを検出し、一定の遅延時間Ｔ₄だけ遅延させた
後、後段のワンショット回路４０に出力する(端子Ｑ₄の
電圧)。

【００４８】ワンショット回路４０は、入力された信号
の立ち上がりを検出し、所定のパルスを出力するように
構成されており、ワンショット回路４０の出力信号(端
子Ｑ₅の電圧)は、バッファ４２を介して、スイッチ素子
４４のゲート端子Ｑ₆に入力されている。スイッチ素子
４４は、ｎチャネルＭＯＳトランジスタで構成されてい
るので、バッファ４２の出力信号(端子Ｑ₆の電圧)が高
電圧の期間導通する。

【００４９】ヒステリシスコンパレータ１１４は、サン
プリング電圧Ｖ_sampが基準電圧Ｖ_RE _Fよりもヒステリシ
ス電圧分以上に高くなると低電圧の信号を出力し、サン
プリング電圧Ｖ_sampが基準電圧Ｖ_REFよりもヒステリシ
ス電圧分以下に低くなると高電圧の信号を出力する。

【００５０】ヒステリシスコンパレータ１１４の出力信
号が低電圧になり、スイッチ素子１２０が導通状態から
遮断状態に転じると、インダクタンス素子１３０に起電
力が生じる。この起電力によって端子Ｑ₁の電圧が負に
なるが、整流素子１２４が順バイアスされるので、端子
Ｑ₁は接地電位に電気的に接続される。このとき、電源
用コンデンサ１２６は電源Ｖ_intにより充電されること
になる。

【００５１】従来技術の説明において既に述べたよう
に、外部負荷が軽い場合には、インダクタンス素子１３
０に蓄積されたエネルギーが小さいため、誘起電流Ｉ₂
が短時間で消滅するため、電源用コンデンサ１２６の充
電時間も短かくなってしまうが、この電源装置１０で
は、スイッチ素子１２０が導通から遮断に転じた後、一
定の遅延時間Ｔ₄が経過すると、スイッチ素子４４が所
定期間導通するように構成されている。

【００５２】誘起電流Ｉ₂の消滅後、スイッチ素子１２
０が導通する前は、電源用コンデンサ１２６の低電位側
の端子Ｑ₁はフローティング状態となっているが、軽負
荷の場合、図２に示すように、遅延時間Ｔ₄の経過後、
その状態でスイッチ素子４４が導通する。

【００５３】スイッチ素子４４の導通により、電源用コ
ンデンサ１２６の低電位側の端子Ｑ ₁は接地電位に接続
されるので、電源用コンデンサ２６は、整流素子１２２
を介して電源Ｖ_intで充電される。

【００５４】ワンショット回路４０は、パルス信号を一
定の期間Ｔ₅だけ出力するように構成されており、スイ
ッチ素子４４は期間Ｔ₅の経過後、遮断する。従って、
軽負荷の場合、電源用コンデンサ１２６は、少なくとも
その期間Ｔ₅の間充電される。

【００５５】他方、重負荷の場合、誘起電流Ｉ₂が消滅
する前に遅延期間Ｔ₄が終了し、期間Ｔ₅が開始するが、
整流素子１２４に電流が流れているため、スイッチ素子
１２０のソース端子(端子Ｑ₁)の電圧は、−Ｖ_f1にクラ
ンプされる。クランプされている間は電源用コンデンサ
１２６が充電される。

【００５６】以上により、この電源装置１０では、負荷
の軽重に拘わらず、安定してスイッチ素子１２０を駆動
することができるようになっている。

【００５７】なお、本発明の電源装置１０を構成する電
圧保持手段の具体的な回路構成は図示例のものに限定さ
れず、同等の機能を有する他の構成回路によっても容易
に実現可能であることは明らかである。

【００５８】続いて、図３に、本発明の電源装置の別の
実施例の構成回路図を示す。この電源装置４６は、図１
に示す本発明の電源装置１０と比較して、ヒステリシス
コンパレータ１１４の代りに、このヒステリシスコンパ
レータ１１４と同等の機能を備えるエラーアンプ４８
と、帰還回路５１と、パルス幅変調コンパレータ５０と
が設けられている。

【００５９】なお、電源装置１０のこれ以外の構成要件
については、図１に示す本発明の電源装置１０の構成要
件と全く同じである。

【００６０】ここで、エラーアンプ４８の非反転入力端
子には基準電圧Ｖ_REFが入力されており、反転入力端子
には、サンプリング電圧Ｖ_sampが入力されると共に、エ
ラーアンプ４８の出力が、帰還回路５１によってフィー
ドバックされている。

【００６１】パルス幅変調コンパレータ５０の非反転入
力端子には、エラーアンプ４８の出力が入力されており
反転入力端子には、三角波信号が入力されている。

【００６２】パルス幅変調コンパレータ５０の出力は、
レベルシフト回路１１６および駆動回路１１８を介して
スイッチ素子１２０に入力されると共に、充電制御回路
５に入力されている。

【００６３】この電源装置４６において、パルス幅変調
コンパレータ５０は、エラーアンプ４８の出力信号と三
角波信号とを比較し、エラーアンプ４８の出力信号が三
角波信号よりも高くなると、高電圧の信号を出力し、ス
イッチ素子１２０を導通させる。

【００６４】充電制御回路５は、パルス幅変調コンパレ
ータ５０の出力信号が低電圧から高電圧に変わった後、
一定の遅延時間Ｔ₄だけ遅れて、期間Ｔ₅の間スイッチ素
子４４を導通させる。これにより、電源用コンデンサ１
２６は確実に充電される。

【００６５】以上説明したように、本発明の電源装置に
よれば、負荷の軽重にかかわらず、少なくとも、期間Ｔ
₅の間は、電源用コンデンサ１２６が充電されるので、
スイッチ素子１２０が導通し損なうことはない。なお、
本発明は上記実施例に限定されるものではなく、例え
ば、スイッチ素子がｐチャネルＭＯＳトランジスタで構
成されている場合も本発明に含まれる。

【００６６】また、上述したように、スイッチ素子１２
０が導通から遮断に転じてから遅延時間を起算してもよ
いが、スイッチ素子１２０が導通してから遅延時間を起
算しても良い。このように、本発明の主旨を逸脱しない
範囲において、種々の改良や変更をしてもよいのはもち
ろんである。

【００６７】

【発明の効果】本発明によれば、軽負荷の場合でも、電
源用コンデンサが十分に充電され、スイッチ素子を確実
に駆動できるので、電源の誤動作が無くなる。

【図面の簡単な説明】

【図１】本発明の一例の電源装置を示す回路図

【図２】そのタイミングチャート

【図３】本発明の他の例の電源装置を示す回路図

【図４】従来の電源装置を示す回路図

【図５】その電源装置の重負荷時のタイミングチャート

【図６】同じく軽負荷時のタイミングチャート

【符号の説明】

１０、４６、５６……電源装置３８……遅延回路４４……スイッチ素子１１２……基準電源１１８……駆動回路１２０……スイッチ素子１２４……整流素子１２６……電源用コンデンサ１３０……インダクタンス素子Ｖ_CC……電源Ｖ_int……電源

Claims

【特許請求の範囲】

【請求項１】第１の電源と第１のノードとの間に電気的
に接続されている第１のスイッチ素子と、上記第１のノードと共通電位との間に電気的に接続され
ている第２のスイッチ素子と、上記第１のノードと出力端子との間に電気的に接続され
ているインダクタンス素子と、上記出力端子と上記共通電位との間に電気的に接続され
ている出力用コンデンサと、上記共通電位と上記第１のノードとの間に電気的に接続
されている第１の整流素子と、第２の電源と上記第１のノードとの間に電気的に接続さ
れている電源用コンデンサと、上記電源用コンデンサから電力を供給され、上記出力端
子の電圧に応じて上記第１のスイッチ素子を駆動する第
１の駆動回路と、上記第２のスイッチ素子を駆動する第２の駆動回路と、を有し、上記第１のスイッチ素子が導通状態から非導通
状態に遷移すると上記第２のスイッチ素子が所定時間導
通するように構成されている電源装置。
【請求項２】上記第２の電源と上記電源用コンデンサの
一方の電極との間に電気的に接続されている第２の整流
素子を有する請求項１に記載の電源装置。