JP4705264B2

JP4705264B2 - スイッチングレギュレータ

Info

Publication number: JP4705264B2
Application number: JP2001119194A
Authority: JP
Inventors: 清貴梅本
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2001-04-18
Filing date: 2001-04-18
Publication date: 2011-06-22
Anticipated expiration: 2021-04-18
Also published as: JP2002315311A

Description

【０００１】
【発明の属する技術分野】
この発明は、スイッチングレギュレータに関し、詳しくは、低い電圧の制御パルスを発生して高い入力直流電源から得られる電圧に対してレギュレーションをするブートストラップ方式の同期整流型のＤＣ／ＤＣコンバータにおいて、電圧安定化動作速度が速いスイッチングレギュレータの改良に関する。
【０００２】
【従来の技術】
従来、携帯型のオーディオ機器やパーソナルコンピュータ、ノート型パーソナルコンピュータ等の携帯型電子機器などにあっては、効率よく電力変換して所定の電源電圧を得るためにスイッチングレギュレータを用いたＤＣ／ＤＣコンバータが利用されている。
特に、携帯型電子機器では、ドライバでの電力損失を低減するために、出力段のスイッチングトランジスタをＭＯＳＦＥＴトランジスタとし、ブートストランプ方式で電源電圧に近いか、これよりも高いゲート電圧を発生して駆動するＤＣ／ＤＣコンバータが用いられる。ドライブ回路の電源電圧＋ＶDDは、例えば５Ｖ程度の低い電圧に抑えられ、最終段で高い電源電圧＋Ｖcc、例えば、１０Ｖ〜３０Ｖを受けて高い電圧の電源ラインをスイッチングして高いＤＣの出力電圧を得ている。
【０００３】
図３は、この種のスイッチングレギュレータ（ＤＣ／ＤＣコンバータ）の一例である。
１０は、スイッチングレギュレータであって、制御回路１１とレベルシフト回路１２、ブートストラップスイッチング回路１３、平滑回路１４、そして出力電圧検出用の抵抗分圧回路１５とからなる。なお、１６は、入力電源Ｖinが入力される入力端子、１７は、電圧Ｖoの電力が出力される出力端子である。
制御回路１１は、例えば、誤差増幅器１１ａが出力側の検出電圧Ｖsと基準電圧ＶREFとを比較して、誤差に応じたレベルの検出信号を発生して、この検出信号に応じてデューティ比が変化する制御パルスＰLをＰＷＭパルス発生回路１１ｂで発生する。
レベルシフト回路１２は、制御パルスＰLを受けてこれを高い電圧のレベル変換制御パルスＰhに変換してブートストラップスイッチング回路１３のハイ（Ｈｉ）側ドライバ１３ａを駆動する。
ブートストラップスイッチング回路１３は、Ｈｉ側ドライバ１３ａとロウ（Ｌｏ）側ドライバ１３ｂ、そしてブートストラップ回路１３ｃとを有している。Ｈｉ側ドライバ１３ａは、レベル変換制御パルスＰhを受けて最終出力段のｎチャネルＭＯＳトランジスタＴｒ1をスイッチング駆動し、Ｌｏ側ドライバ１３ｂは、制御パルスＰLを受けて最終出力段のｎチャネルＭＯＳトランジスタＴｒ2をスイッチング駆動する。
【０００４】
ここで、トランジスタＴｒ1とトランジスタＴｒ2とは、入力端子１６から入力される入力電源Ｖinのライン（高い電圧の電源ライン１９）＋ＶccとグランドＧＮＤ間に積み上げ従属接続され、トランジスタＴｒ1のソースとトランジスタＴｒ2のドレインとの接続点が出力端子１３ｄとなっている。ブートストラップ回路１３ｃは、出力端子１３ｄとデバイスの電源のライン（低い電圧の電源電圧ライン２０）＋ＶDD（＝５Ｖ）との間に逆方向（電源電圧ライン＋ＶDDの電源からの電流に対しては順方向）に挿入されたダイオードＤとコンデンサＣの直列回路からなり、その接続点Ｎ1がブースト電圧ライン１８とされ、これがＨｉ側ドライバ１３ａの電源端子に接続されている。
また、出力端子１３ｄとスイッチングレギュレータ１０の出力端子１７との間には、コイルＬとコンデンサＣｏとからなるＬ型フィルタの平滑回路１４が設けられている。
ここで、コンデンサＣは、スイッチングＯＦＦ時の還流電流によりダイオードＤを介して充電されて電圧＋５Ｖの電池となる。入力電源ラインの電圧＋Ｖccを、例えば、２５Ｖとし、トランジスタＴr1がＯＮになったとすると、ブースト電圧ライン１８の電圧は、このとき３０Ｖになる。これにより、ｎチャネルＭＯＳトランジスタＴｒ1のゲート電圧を入力電源電圧より高い、入力電源電圧＋５Ｖ程度（５Ｖ＝＋ＶDD）として、トランジスタＴｒ1を十分にＯＮ駆動にしてそのＯＮ抵抗値を小さくすることができる。
出力電圧検出用の抵抗分圧回路１５は、出力端子１７とグランドＧＮＤとの間に設けられた抵抗Ｒ1と抵抗Ｒ2の直列回路からなり、抵抗Ｒ1と抵抗Ｒ2との接続点Ｎ2の電圧が出力電圧Ｖoの検出電圧Ｖsとして制御回路１１の誤差増幅器１１ａに入力される。
ここで、制御回路１１とＬｏ側ドライバ１３ｂとは、低い電源電圧ライン＋ＶDDからの電力で動作し、これにより、この電源回路全体の電力消費が抑えられる。
【０００５】
【発明が解決しようとする課題】
しかし、このようなスイッチングレギュレータにあっては、レベルシフト回路１２として、図４，図５に示すような回路が用いられるため、レベル変換制御パルスＰhの立上がり、立下がりの動作遅れによりＨｉ側ドライバ１３ａの動作遅れが発生し、電圧安定化動作速度が遅くなる欠点がある。
図４（ａ）は、レベルシフト回路１２として、初段にＮＰＮバイポーラトランジスタＱ1を設け、これによりＮＰＮバイポーラトランジスタＱ2をドライブする。トランジスタＱ1のコレクタは、定電流源１２１を介して電源電圧ライン＋ＶDDに接続され、そのエミッタは接地されている。トランジスタＱ2のコレクタは、抵抗Ｒ3を介してブーストされた電圧ライン１８に接続され、そのエミッタは接地されている。これによりコレクタ（Ａ点＝Ｈｉ側ドライバ１３ａの入力端子）側に高い電圧のレベル変換制御パルスＰhを発生してＨｉ側ドライバ１３ａを駆動する。
この構成のレベルシフト回路１２は、トランジスタＱ1がＯＦＦしたときに、トランジスタＱ2が飽和するため、レベル変換制御パルスＰh（Ａ点の電圧）がＬＯＷレベル（以下“Ｌ”）からＨＩＧＨレベル（以下“Ｈ”）へ遷移するときの時間が遅くなる欠点がある。
【０００６】
図４（ｂ）は、前記の欠点を改善したものであって、レベルシフト回路１２として、図（ａ）のバイポーラトランジスタＱ2に換えてｎチャンネルＭＯＳトランジスタＱ3を設け、トランジスタＱ1に換えてインバータ１２２を介して制御パルスＰLをトランジスタＱ3のゲートに受ける。これによりトランジスタＱ3のドレインにレベル変換制御パルスＰhを発生してＨｉ側ドライバ１３ａを駆動する。
トランジスタＱ2がＭＯＳトランジスタＱ3に置き換えられているので、Ａ点の立上がりは図４（ａ）の回路よりも速くなるが、抵抗Ｒ3は、通常、１５０ｋΩ程度であるため、Ｈｉ側ドライバ１３ａの入力寄生容量Ｃinとこの抵抗Ｒ3の時定数分だけ“Ｈ”の立ち上がりが遅くなる欠点がある。抵抗Ｒ3の値を小さくすればＡ点の立上がりは速くなるが、その分、消費電力が大きくなる。
【０００７】
図５は、レベルシフト回路１２として、前記の図４（ａ），（ｂ）の欠点を改善したものであって、（ａ）のトランジスタＱ1，Ｑ2に換えてトランジスタＱ1，Ｑ2からなるカレントミラー回路１２３とし、インバータ１２２をＣＭＯＳインバータ回路１２４に換えて、これの出力によりこのカレントミラー回路１２３を駆動する。
このとき、ＣＭＯＳインバータ回路１２４の出力電流値を抵抗Ｒ4により制限しかつ定電流とする。この電流をカレントミラー回路１２３の入力側トランジスタＱ1を介して出力側トランジスタＱ2に転送してトランジスタＱ2のコレクタに直列に挿入された抵抗Ｒ5を介してＨｉ側ドライバ１３ａの入力端子（Ａ点）に出力する。なお、この回路では、Ａ点にＮＰＮトランジスタＱ4，ＰＮＰトランジスタＱ5からなるオーバーシュートクランプ回路１２５が接続されている。
このレベルシフト回路１２は、トランジスタＱ2がＯＦＦしたときにレベル変換制御パルスＰhが立上がり、トランジスタＱ2がＯＮしたときにレベル変換制御パルスＰhが立下がる。レベル変換制御パルスＰhの立上がり、立下がりレート速度は、抵抗Ｒ4，抵抗Ｒ5の値と入力段の寄生容量ＣINとにより決定される。
この場合、抵抗Ｒ4の値を選択することで、駆動電流を小さくできる。また、抵抗Ｒ3を小さくすることで、消費電力の低減とＡ点の立上がりを速くできる利点がある。しかし、この回路は、レベル変換制御パルスＰh（Ａ点）が“Ｈ”から“Ｌ”になるときにＮＰＮトランジスタＱ2がＯＮになり、抵抗Ｒ5が挿入されている分だけ電圧降下が遅れ、入力段の寄生容量ＣINとの関係でレベル変換制御パルスＰhの立下がりが遅くなる欠点がある。
この発明の目的は、このような従来技術の問題点を解決するものであって、低い電圧の制御パルスを発生して高い入力直流電源から得られる電圧に対してレギュレーションを行い、かつ、電圧安定化動作速度が速いスイッチングレギュレータを提供することにある。
【０００８】
【課題を解決するための手段】
このような目的を達成するためのこの発明のスイッチングレギュレータの特徴は、入力電源の電圧より低い電圧で動作して“Ｈ”が入力電源の電圧より低い電圧で所定のパルス幅の第１の制御パルスを発生する制御回路と、入力電源の電圧より高い電圧の電力を受けて第１の制御パルスに応じてこれのパルス幅あるいは第１の制御パルスを反転したパルス幅に対応するパルス幅で“Ｈ”を第１の制御パルスより高い電圧にレベルシフトした第２の制御パルスを発生するレベルシフト回路とを有し、入力電源からの電力をＭＯＳＦＥＴトランジスタで受けて、出力電圧が目標電圧になるように第２の制御パルスに応じてＭＯＳＦＥＴトランジスタをスイッチングして出力電圧が目標電圧になるように制御するスイッチングレギュレータにおいて、
前記のレベルシフト回路が第１の制御パルスの“Ｈ”と“Ｌ”との中間のレベルを基準としてこれと第１の制御パルスの電圧との大小に応じて出力パルスを発生する、一対の差動のＮチャネルＭＯＳＦＥＴトランジスタからなるカレントスイッチ回路を備えていて、
差動の一方のトランジスタがそのゲートに第１の制御パルスのＨＩＧＨレベルとＬＯＷレベルとの中間の基準レベルの電圧を受け、差動の他方のトランジスタがそのゲートに第１の制御パルスを受け、差動の各トランジスタのドレインがそれぞれ入力電源の電圧より高い電圧のラインに接続され、入力電源の電圧より高い電圧のラインと一方のトランジスタのドレインとが第１の抵抗を介して接続されているものである。
【０００９】
【発明の実施の形態】
このように、この発明は、低い電圧の制御パルスを発生してレベルシフト回路で高い電圧で立上がり、立下がりの速い制御パルスに変換してＨｉ側の出力段ＭＯＳトランジスタをスイッチング制御するものであって、レベルシフト回路をコンパレータで構成して第１の制御パルスの“Ｈ”と“Ｌ”との中間のレベルを基準としてこれと第１の制御パルスとを比較することで、第１の制御パルスのレベルが基準レベルを超えたか、これ以下になったかの時点で、“Ｌ”と“Ｈ”の出力をそれぞれにコンパレータから得ることができる。その分、第２の制御パルスの立上がり、立下がり速度が速くなり、特に、カレントスイッチの回路をコンパレータとして利用すれば、スルーレートが大きいので、立上がり、立下がり時間を短縮できる。
その結果、高い入力直流電圧のレギュレーションに対して電圧安定化動作速度が速いスイッチングレギュレータを容易に実現できる。
【００１０】
【実施例】
図１は、この発明のスイッチングレギュレータを適用した一実施例のブロック図である。なお、図３、図４、そして図５と同一の構成要素は同一の符号で示し、その説明を割愛する。
図１のスイッチングレギュレータ１においては、図４、図５に示すレベルシフト回路１２に換えてレベルシフト回路２をコンパレータを主体として構成したものである。
レベルシフト回路２は、インバータ３とカレントスイッチ回路４、そしてｐチャネルＭＯＳトランジスタＱ8からなるスイッチ回路５、抵抗Ｒとから構成されている。
カレントスイッチ回路４は、ＮチャネルＭＯＳトランジスタＱ6，Ｑ7の差動トランジスタを有し、これらのエミッタが共通に接続されて、これの下流に設けられた電流値Ｉの定電流源４ａを介して接地されている。トランジスタＱ6，Ｑ7のそれぞれのコレクタは、等しい抵抗値の抵抗Ｒ，Ｒを介してそれぞれがブースト電圧ライン１８に接続されている。トランジスタＱ6のゲートは、インバータ３を介して制御回路１１から制御パルスＰLを受ける。トランジスタＱ7のゲートは、基準電圧発生回路６を介して接地されている。そして、トランジスタＱ8のソースがブースト電圧ライン１８に接続され、そのドレインがトランジスタＱ7のドレインに接続され、そのゲートがトランジスタＱ6のドレインに接続されている。
なお、抵抗Ｒは、定電流源４ａの電流値Ｉであるので、その電圧降下分、Ｉ×Ｒ（ただし、Ｒは抵抗Ｒの抵抗値とする。）がトランジスタＱ8のゲート閾値以上の値、例えば、この電圧値＞０．７Ｖになるようにその抵抗値が選択されている。
【００１１】
ここで、カレントスイッチ回路４は、基準電圧発生回路６と入力信号とをコンパレートして切換動作をするコンパレータとなっていて、基準電圧発生回路６が発生する基準電圧は、５Ｖ電源＋ＶDDにおける“Ｈ”、“Ｌ”の中間レベル、例えば２．５Ｖに設定されている。そこで、制御パルスＰLが“Ｌ”から“Ｈ”に遷移するとき、それがインバータ３により反転されて“Ｈ”と“Ｌ”の中間レベルより下がったときにトランジスタＱ7がＯＮとなり、トランジスタＱ6がＯＦＦなる。逆に、制御パルスＰLが“Ｈ”から“Ｌ”に遷移するとき、それがインバータ３により反転されて“Ｈ”と“Ｌ”の中間レベルを超えたときにトランジスタＱ6がＯＮとなり、トランジスタＱ7がＯＦＦする。これにより、制御パルスＰLのレベルが基準レベルを超えたか、これ以下になったかの時点で、“Ｈ”と“Ｌ”の出力をカレントスイッチ回路４からそれぞれに得ることができるので、その分、レベル変換制御パルスＰhの立上がり、立下がりが速くなる。
しかも、インバータ３の入力に加えられる制御パルスＰLが“Ｈ”から“Ｌ”に遷移したときにはトランジスタＱ6がＯＮとなるので、抵抗Ｒの電圧降下により発生する電圧でスイッチ回路５（トランジスタＱ8）がＯＮとなり、Ｈｉ側ドライバ１３ａの入力端子（Ａ点）の電圧が本来のカレントスイッチ回路４の出力動作よりも急速に“Ｈ”となる。逆に、制御パルスＰLが“Ｌ”から“Ｈ”に遷移するときには、制御パルスＰLが中間レベル（基準電圧発生回路６の電圧ＶREF）より降下したときに（インバータ３の出力が中間レベルより上昇したとき）、トランジスタＱ6がＯＦＦとなり、トランジスタＱ7がＯＮとなって、トランジスタＱ5がＯＦＦとなる。このとき、Ｈｉ側ドライバ１３ａの入力端子（Ａ点）にトランジスタＱ7が直接接続されているので、レベル変換制御パルスＰhは、高速に立下がることができる。
【００１２】
図２は、図４、図５の回路と本願発明の図１の実施例との立上がりと立下がりの遅れ時間の一例を示す表である。ただし、＋ＶDD＝５Ｖ，＋Ｖcc＝２５Ｖ〜３０Ｖとし、制御パルスＰLを“Ｌ”≒０、“Ｈ”≒５Ｖとし、レベル変換制御パルスＰhを“Ｌ”≒５Ｖ、“Ｈ”≒２５Ｖ〜３０Ｖとして、レベルシフト回路２のＨｉ側ドライバ１３ａに対する駆動電流（Ａ点に電圧“Ｌ”を発生する電流）を２００μＡに設定した場合である。
表１に示すように、図１の実施例では、立上がりが１０ｎsec、立下がりが３０ｎsecとなり、立上がり、立下がり時間とも従来のものより大きく改善されている。
【００１３】
なお、Ｌｏ側ドライバ１３ｂは、従来と同様に、制御パルスＰLを制御回路１１から受けて動作することになるが、ここでは、Ｈｉ側ドライバ１３ａと同時にＯＮすることを防止するために、遅延回路７を介してレベル変換制御パルスＰhに対してタイミングをずらせて制御パルスＰLがＬｏ側ドライバ１３ｂに入力されるようになっている。このＬｏ側ドライバ１３ｂは、レベルシフト回路２の出力を受けないＨｉ側ドライバ１３ａと同様な回路を用いることができる。この場合、ブースト電圧ライン１８は、デバイス電源電圧である＋ＶDDのラインとなり、コイルＬに接続される端子１３ｄのラインがグランドＧＮＤとなる。
以上説明してきたが、実施例では、コンパレータの一例としてカレントスイッチ回路を利用しているが、この発明は、他の構成のコンパレータを使用してもよいことはもちろんである。
【００１４】
【発明の効果】
以上説明してきたように、この発明にあっては、低い電圧の制御パルスを発生してレベルシフト回路で高い電圧で立上がり、立下がりの速い制御パルスに変換してＨｉ側の出力段ＭＯＳトランジスタをスイッチング制御するものであって、レベルシフト回路をコンパレータで構成して第１の制御パルスの“Ｈ”と“Ｌ”との中間のレベルを基準としてこれと第１の制御パルスとを比較することで、第２の制御パルスの立上がり、立下がりが速くなり、特に、カレントスイッチの回路をコンパレータとして利用すれば、スルーレートが大きいので、立上がり、立下がり時間を短縮できる。
その結果、高い入力直流電圧のレギュレーションに対して電圧安定化動作速度が速いスイッチングレギュレータを容易に実現できる。
【図面の簡単な説明】
【図１】図１は、この発明のスイッチングレギュレータを適用した一実施例のブロック図である。
【図２】図２は、その効果を説明するための従来技術との比較例の説明図である。
【図３】図３は、ブートストラップ方式のスイッチングレギュレータの一例の説明図である。
【図４】図４は、図３における従来のレベルシフト回路の説明図である。
【図５】図５は、図３における従来のレベルシフト回路の他の１例の説明図である。
【符号の説明】
１…スイッチングレギュレータ，１０…スイッチングレギュレータ、
２，１２…レベルシフト回路、３…インバータ、
４…カレントスイッチ回路、５…ｐチャネルＭＯＳトランジスタ、
１１…制御回路、１１ａ…誤差増幅器、
１１ｂ…ＰＷＭパルス発生回路、
１２…レベルシフト回路、１３…ブートストラップスイッチング回路、
１４…平滑回路、１５…出力電圧検出用の抵抗分圧回路、
１６…入力端子、１７…出力端子、１８…ブート電圧ライン、
１３１…入力段回路、１３ａ…Ｈｉ側ドライバ、
１３ｂ…Ｌｏ側ドライバ、
１３ｄ…出力端子、
Ｔr1，Ｔr2，Ｑ1〜Ｑ7…トランジスタ、
Ｃ，Ｃo…コンデンサ、Ｒ，Ｒ1〜Ｒ5…抵抗。

Claims

入力電源の電圧より低い電圧で動作してＨＩＧＨレベルが前記入力電源の電圧より低い電圧で所定のパルス幅の第１の制御パルスを発生する制御回路と、前記入力電源の電圧より高い電圧の電力を受けて前記第１の制御パルスに応じてこれのパルスあるいは前記第１の制御パルスを反転したパルスに対応するパルスでＨＩＧＨレベルを前記第１の制御パルスより高い電圧にレベルシフトした第２の制御パルスを発生するレベルシフト回路とを有し、前記入力電源からの電力をＭＯＳＦＥＴトランジスタで受けて、出力電圧が目標電圧になるように前記第２の制御パルスに応じて前記ＭＯＳＦＥＴトランジスタをスイッチングして前記出力電圧が前記目標電圧になるように制御するスイッチングレギュレータにおいて、
前記レベルシフト回路は、前記第１の制御パルスのＨＩＧＨレベルとＬＯＷレベルとの中間のレベルを基準としてこれと前記第１の制御パルスの電圧との大小に応じてＨＩＧＨレベルの出力パルスを発生する、一対の差動のＮチャネルＭＯＳＦＥＴトランジスタからなるカレントスイッチ回路を備え、
差動の一方の前記トランジスタがそのゲートに前記第１の制御パルスのＨＩＧＨレベルとＬＯＷレベルとの中間の基準レベルの電圧を受け、差動の他方の前記トランジスタがそのゲートに前記第１の制御パルスを受け、差動の各前記トランジスタのドレインがそれぞれ前記入力電源の電圧より高い電圧のラインに接続され、
前記入力電源の電圧より高い電圧のラインと前記一方のトランジスタのドレインとが第１の抵抗を介して接続されていることを特徴とするスイッチングレギュレータ。
前記第１の抵抗と前記一方のトランジスタのドレインとの間に前記カレントスイッチ回路の出力が設けられている、請求項１記載のスイッチングレギュレータ。
前記入力電源の電圧より高い電圧のラインと前記カレントスイッチ回路の出力との間に接続され、前記他方のトランジスタがＯＮになるときにＯＮになるスイッチ回路をさらに備える、請求項２記載のスイッチングレギュレータ。
前記スイッチ回路は、前記他方のトランジスタのドレインにゲートが接続され、ソースが前記入力電源の電圧より高い電圧のラインに接続され、ドレインが前記一方のトランジスタのドレインに接続されたｐチャネルのＭＯＳＦＥＴトランジスタであり、このｐチャネルのＭＯＳＦＥＴトランジスタのソース・ゲート間には第２の抵抗が接続されている請求項３記載のスイッチングレギュレータ。
さらに、前記入力電源のラインとグランドとの間に出力側が従属接続された２個のＮチャネルのＭＯＳＦＥＴトランジスタを有し、これらトランジスタ接続点と前記入力電源の電圧より低い電圧の電源との間にこの低い電源からの電流に対して順方向となるダイオードとコンデンサの直列回路が接続され、前記低い電圧の電源により前記コンデンサが充電されることで前記入力電源の電圧より高い電圧を前記コンデンサの端子に得、前記２個のＮチャネルのＭＯＳＦＥＴトランジスタのうち前記入力電源のライン側に接続されたトランジスタが前記第２の制御パルスに応じてスイッチングされる前記ＭＯＳＦＥＴトランジスタであり、前記２個のＮチャネルのＭＯＳＦＥＴトランジスタのうち前記グランド側に接続されたトランジスタが前記第１の制御パルスに応じてスイッチングされる請求項１〜４のいずれかにの項に記載のスイッチングレギュレータ。