JP2002315311A

JP2002315311A - スイッチングレギュレータ

Info

Publication number: JP2002315311A
Application number: JP2001119194A
Authority: JP
Inventors: Seiki Umemoto; 清貴梅本
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2001-04-18
Filing date: 2001-04-18
Publication date: 2002-10-25
Anticipated expiration: 2021-04-18
Also published as: JP4705264B2

Abstract

(57)【要約】【課題】低い電圧の制御パルスを発生して高い入力直流
電源から得られる電圧に対してレギュレーションを行
い、かつ、電圧安定化動作速度が速いスイッチングレギ
ュレータを提供することにある。【解決手段】この発明は、低い電圧の制御パルスを発生
してレベルシフト回路で高い電圧で立上がり、立下がり
の速い制御パルスに変換してＨｉ側の出力段ＭＯＳトラ
ンジスタをスイッチング制御するものであって、レベル
シフト回路をコンパレータで構成して第１の制御パルス
の“Ｈ”と“Ｌ”との中間のレベルを基準として第１の
制御パルスと比較することで、第１の制御パルスのレベ
ルが基準レベルを超えたか、これ以下になったかの時点
で、“Ｌ”と“Ｈ”の出力をそれぞれに得ることができ
るので、その分、出力信号の立上がり、立下がりが速く
なる。特に、カレントスイッチの回路をコンパレータと
して利用すれば、スルーレートが大きいので、立上が
り、立下がり時間を短縮できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、スイッチングレ
ギュレータに関し、詳しくは、低い電圧の制御パルスを
発生して高い入力直流電源から得られる電圧に対してレ
ギュレーションをするブートストラップ方式の同期整流
型のＤＣ／ＤＣコンバータにおいて、電圧安定化動作速
度が速いスイッチングレギュレータの改良に関する。

【０００２】

【従来の技術】従来、携帯型のオーディオ機器やパーソ
ナルコンピュータ、ノート型パーソナルコンピュータ等
の携帯型電子機器などにあっては、効率よく電力変換し
て所定の電源電圧を得るためにスイッチングレギュレー
タを用いたＤＣ／ＤＣコンバータが利用されている。特
に、携帯型電子機器では、ドライバでの電力損失を低減
するために、出力段のスイッチングトランジスタをＭＯ
ＳＦＥＴトランジスタとし、ブートストランプ方式で電
源電圧に近いか、これよりも高いゲート電圧を発生して
駆動するＤＣ／ＤＣコンバータが用いられる。ドライブ
回路の電源電圧＋ＶDDは、例えば５Ｖ程度の低い電圧に
抑えられ、最終段で高い電源電圧＋Ｖcc、例えば、１０
Ｖ〜３０Ｖを受けて高い電圧の電源ラインをスイッチン
グして高いＤＣの出力電圧を得ている。

【０００３】図３は、この種のスイッチングレギュレー
タ（ＤＣ／ＤＣコンバータ）の一例である。１０は、ス
イッチングレギュレータであって、制御回路１１とレベ
ルシフト回路１２、ブートストラップスイッチング回路
１３、平滑回路１４、そして出力電圧検出用の抵抗分圧
回路１５とからなる。なお、１６は、入力電源Ｖinが入
力される入力端子、１７は、電圧Ｖoの電力が出力され
る出力端子である。制御回路１１は、例えば、誤差増幅
器１１ａが出力側の検出電圧Ｖsと基準電圧ＶREFとを比
較して、誤差に応じたレベルの検出信号を発生して、こ
の検出信号に応じてデューティ比が変化する制御パルス
ＰLをＰＷＭパルス発生回路１１ｂで発生する。レベル
シフト回路１２は、制御パルスＰLを受けてこれを高い
電圧のレベル変換制御パルスＰhに変換してブートスト
ラップスイッチング回路１３のハイ（Ｈｉ）側ドライバ
１３ａを駆動する。ブートストラップスイッチング回路
１３は、Ｈｉ側ドライバ１３ａとロウ（Ｌｏ）側ドライ
バ１３ｂ、そしてブートストラップ回路１３ｃとを有し
ている。Ｈｉ側ドライバ１３ａは、レベル変換制御パル
スＰhを受けて最終出力段のｎチャネルＭＯＳトランジ
スタＴｒ1をスイッチング駆動し、Ｌｏ側ドライバ１３
ｂは、制御パルスＰLを受けて最終出力段のｎチャネル
ＭＯＳトランジスタＴｒ2をスイッチング駆動する。

【０００４】ここで、トランジスタＴｒ1とトランジス
タＴｒ2とは、入力端子１６から入力される入力電源Ｖi
nのライン（高い電圧の電源ライン１９）＋Ｖccとグラ
ンドＧＮＤ間に積み上げ従属接続され、トランジスタＴ
ｒ1のソースとトランジスタＴｒ2のドレインとの接続点
が出力端子１３ｄとなっている。ブートストラップ回路
１３ｃは、出力端子１３ｄとデバイスの電源のライン
（低い電圧の電源電圧ライン２０）＋ＶDD（＝５Ｖ）と
の間に逆方向（電源電圧ライン＋ＶDDの電源からの電流
に対しては順方向）に挿入されたダイオードＤとコンデ
ンサＣの直列回路からなり、その接続点Ｎ1がブースト
電圧ライン１８とされ、これがＨｉ側ドライバ１３ａの
電源端子に接続されている。また、出力端子１３ｄとス
イッチングレギュレータ１０の出力端子１７との間に
は、コイルＬとコンデンサＣｏとからなるＬ型フィルタ
の平滑回路１４が設けられている。ここで、コンデンサ
Ｃは、スイッチングＯＦＦ時の還流電流によりダイオー
ドＤを介して充電されて電圧＋５Ｖの電池となる。入力
電源ラインの電圧＋Ｖccを、例えば、２５Ｖとし、トラ
ンジスタＴr1がＯＮになったとすると、ブースト電圧ラ
イン１８の電圧は、このとき３０Ｖになる。これによ
り、ｎチャネルＭＯＳトランジスタＴｒ1のゲート電圧
を入力電源電圧より高い、入力電源電圧＋５Ｖ程度（５
Ｖ＝＋ＶDD）として、トランジスタＴｒ1を十分にＯＮ
駆動にしてそのＯＮ抵抗値を小さくすることができる。
出力電圧検出用の抵抗分圧回路１５は、出力端子１７と
グランドＧＮＤとの間に設けられた抵抗Ｒ1と抵抗Ｒ2の
直列回路からなり、抵抗Ｒ1と抵抗Ｒ2との接続点Ｎ2の
電圧が出力電圧Ｖoの検出電圧Ｖsとして制御回路１１の
誤差増幅器１１ａに入力される。ここで、制御回路１１
とＬｏ側ドライバ１３ｂとは、低い電源電圧ライン＋Ｖ
DDからの電力で動作し、これにより、この電源回路全体
の電力消費が抑えられる。

【０００５】

【発明が解決しようとする課題】しかし、このようなス
イッチングレギュレータにあっては、レベルシフト回路
１２として、図４，図５に示すような回路が用いられる
ため、レベル変換制御パルスＰhの立上がり、立下がり
の動作遅れによりＨｉ側ドライバ１３ａの動作が遅れが
発生し、電圧安定化動作速度が遅くなる欠点がある。図
４（ａ）は、レベルシフト回路１２として、初段にＮＰ
ＮバイポーラトランジスタＱ1を設け、これによりＮＰ
ＮバイポーラトランジスタＱ2をドライブする。トラン
ジスタＱ1のコレクタは、定電流源１２１を介して電源
電圧ライン＋ＶDDに接続され、そのエミッタは接地され
ている。トランジスタＱ2のコレクタは、抵抗Ｒ3を介し
てブーストされた電圧ライン１８に接続され、そのエミ
ッタは接地されている。これによりコレクタ（Ａ点＝Ｈ
ｉ側ドライバ１３ａの入力端子）側に高い電圧のレベル
変換制御パルスＰhを発生してＨｉ側ドライバ１３ａを
駆動する。この構成のレベルシフト回路１２は、トラン
ジスタＱ1がＯＦＦしたときに、トランジスタＱ2が飽和
するため、レベル変換制御パルスＰh（Ａ点の電圧）が
ＬＯＷレベル（以下“Ｌ”）からＨＩＧＨレベル（以下
“Ｈ”）へ遷移するときの時間が遅くなる欠点がある。

【０００６】図４（ｂ）は、前記の欠点を改善したもの
であって、レベルシフト回路１２として、図（ａ）のバ
イポーラトランジスタＱ2に換えてｎチャンネルＭＯＳ
トランジスタＱ3を設け、トランジスタＱ1に換えてイン
バータ１２２を介して制御パルスＰLをトランジスタＱ3
のゲートに受ける。これによりトランジスタＱ3のドレ
インにレベル変換制御パルスＰhを発生してＨｉ側ドラ
イバ１３ａを駆動する。トランジスタＱ2がＭＯＳトラ
ンジスタＱ3に置き換えられているので、Ａ点の立上が
りは図４（ａ）の回路よりも速くなるが、抵抗Ｒ3は、
通常、１５０ｋΩ程度であるため、Ｈｉ側ドライバ１３
ａの入力寄生容量Ｃinとこの抵抗Ｒ3の時定数分だけ
“Ｈ”の立ち上がりが遅くなる欠点がある。抵抗Ｒ3の
値を小さくすればＡ点の立上がりは速くなるが、その
分、消費電力が大きくなる。

【０００７】図５は、レベルシフト回路１２として、前
記の図４（ａ），（ｂ）の欠点を改善したものであっ
て、（ａ）のトランジスタＱ1，Ｑ2に換えてトランジス
タＱ1，Ｑ2からなるカレントミラー回路１２３とし、イ
ンバータ１２２をＣＭＯＳインバータ回路１２４に換え
て、これの出力によりこのカレントミラー回路１２３を
駆動する。このとき、ＣＭＯＳインバータ回路１２４の
出力電流値を抵抗Ｒ4により制限しかつ定電流とする。
この電流をカレントミラー回路１２３の入力側トランジ
スタＱ1を介して出力側トランジスタＱ2に転送してトラ
ンジスタＱ2のコレクタに直列に挿入された抵抗Ｒ5を介
してＨｉ側ドライバ１３ａの入力端子（Ａ点）に出力す
る。なお、この回路では、Ａ点にＮＰＮトランジスタＱ
4，ＰＮＰトランジスタＱ5からなるオーバーシュートク
ランプ回路１２５が接続されている。このレベルシフト
回路１２は、トランジスタＱ2がＯＦＦしたときにレベ
ル変換制御パルスＰhが立上がり、トランジスタＱ2がＯ
Ｎしたときにレベル変換制御パルスＰhが立下がる。レ
ベル変換制御パルスＰhの立上がり、立下がりレート速
度は、抵抗Ｒ4，抵抗Ｒ5の値と入力段の寄生容量ＣINと
により決定される。この場合、抵抗Ｒ4の値を選択する
ことで、駆動電流を小さくできる。また、抵抗Ｒ3を小
さくすることで、消費電力の低減とＡ点の立上がりを速
くできる利点がある。しかし、この回路は、レベル変換
制御パルスＰh（Ａ点）が“Ｈ”から“Ｌ”になるとき
にＮＰＮトランジスタＱ2がＯＮになり、抵抗Ｒ5が挿入
されている分だけ電圧降下が遅れ、入力段の寄生容量Ｃ
INとの関係でレベル変換制御パルスＰhの立下がりが遅
くなる欠点がある。この発明の目的は、このような従来
技術の問題点を解決するものであって、低い電圧の制御
パルスを発生して高い入力直流電源から得られる電圧に
対してレギュレーションを行い、かつ、電圧安定化動作
速度が速いスイッチングレギュレータを提供することに
ある。

【０００８】

【課題を解決するための手段】このような目的を達成す
るためのこの発明のスイッチングレギュレータの特徴
は、入力電源の電圧より低い電圧で動作して“Ｈ”が入
力電源の電圧より低い電圧で所定のパルス幅の第１の制
御パルスを発生する制御回路と、入力電源の電圧より高
い電圧の電力を受けて第１の制御パルスに応じてこれの
パルス幅あるいは第１の制御パルスを反転したパルス幅
に対応するパルス幅で“Ｈ”を第１の制御パルスより高
い電圧にレベルシフトした第２の制御パルスを発生する
レベルシフト回路とを有し、入力電源からの電力をＭＯ
ＳＦＥＴトランジスタで受けて、出力電圧が目標電圧に
なるように第２の制御パルスに応じてＭＯＳＦＥＴトラ
ンジスタをスイッチングして出力電圧が目標電圧になる
ように制御するスイッチングレギュレータにおいて、前
記のレベルシフト回路が第１の制御パルスの“Ｈ”と
“Ｌ”との中間のレベルを基準としてこれと第１の制御
パルスの電圧とを比較して比較結果に応じて出力パルス
を発生するコンパレータと、入力電源の電圧より高い電
圧を受けて出力パルスに応じてＯＮになり出力パルスの
電圧を第１の制御パルスの“Ｈ”より高い電圧にコンパ
レータのＨＩＧＨレベルの出力動作よりも急速に引上げ
るスイッチ回路とを備えていて、出力パルスを第２の制
御パルスとして発生するものである。

【０００９】

【発明の実施の形態】このように、この発明は、低い電
圧の制御パルスを発生してレベルシフト回路で高い電圧
で立上がり、立下がりの速い制御パルスに変換してＨｉ
側の出力段ＭＯＳトランジスタをスイッチング制御する
ものであって、レベルシフト回路をコンパレータで構成
して第１の制御パルスの“Ｈ”と“Ｌ”との中間のレベ
ルを基準としてこれと第１の制御パルスとを比較するこ
とで、第１の制御パルスのレベルが基準レベルを超えた
か、これ以下になったかの時点で、“Ｌ”と“Ｈ”の出
力をそれぞれにコンパレータから得ることができる。そ
の分、第２の制御パルスの立上がり、立下がり速度が速
くなり、特に、カレントスイッチの回路をコンパレータ
として利用すれば、スルーレートが大きいので、立上が
り、立下がり時間を短縮できる。その結果、高い入力直
流電圧のレギュレーションに対して電圧安定化動作速度
が速いスイッチングレギュレータを容易に実現できる。

【００１０】

【実施例】図１は、この発明のスイッチングレギュレー
タを適用した一実施例のブロック図である。なお、図
３、図４、そして図５と同一の構成要素は同一の符号で
示し、その説明を割愛する。図１のスイッチングレギュ
レータ１においては、図４、図５に示すレベルシフト回
路１２に換えてレベルシフト回路２をコンパレータを主
体として構成したものである。レベルシフト回路２は、
インバータ３とカレントスイッチ回路４、そしてｐチャ
ネルＭＯＳトランジスタＱ8からなるスイッチ回路５、
抵抗Ｒとから構成されている。カレントスイッチ回路４
は、ＮチャネルＭＯＳトランジスタＱ6，Ｑ7の差動トラ
ンジスタを有し、これらのエミッタが共通に接続され
て、これの下流に設けられた電流値Ｉの定電流源４ａを
介して接地されている。トランジスタＱ6，Ｑ7のそれぞ
れのコレクタは、等しい抵抗値の抵抗Ｒ，Ｒを介してそ
れぞれがブースト電圧ライン１８に接続されている。ト
ランジスタＱ6のゲートは、インバータ３を介して制御
回路１１から制御パルスＰLを受ける。トランジスタＱ7
のゲートは、基準電圧発生回路６を介して接地されてい
る。そして、トランジスタＱ8のソースがブースト電圧
ライン１８に接続され、そのドレインがトランジスタＱ
7のドレインに接続され、そのゲートがトランジスタＱ6
のドレインに接続されている。なお、抵抗Ｒは、定電流
源４ａの電流値Ｉであるので、その電圧降下分、Ｉ×Ｒ
（ただし、Ｒは抵抗Ｒの抵抗値とする。）がトランジス
タＱ8のゲート閾値以上の値、例えば、この電圧値＞
０．７Ｖになるようにその抵抗値が選択されている。

【００１１】ここで、カレントスイッチ回路４は、基準
電圧発生回路６と入力信号とをコンパレートして切換動
作をするコンパレータとなっていて、基準電圧発生回路
６が発生する基準電圧は、５Ｖ電源＋ＶDDにおける
“Ｈ”、“Ｌ”の中間レベル、例えば２．５Ｖに設定さ
れている。そこで、制御パルスＰLが“Ｌ”から“Ｈ”
に遷移するとき、それがインバータ３により反転されて
“Ｈ”と“Ｌ”の中間レベルより下がったときにトラン
ジスタＱ7がＯＮとなり、トランジスタＱ6がＯＦＦな
る。逆に、制御パルスＰLが“Ｈ”から“Ｌ”に遷移す
るとき、それがインバータ３により反転されて“Ｈ”と
“Ｌ”の中間レベルを超えたときにトランジスタＱ6が
ＯＮとなり、トランジスタＱ7がＯＦＦする。これによ
り、制御パルスＰLのレベルが基準レベルを超えたか、
これ以下になったかの時点で、“Ｈ”と“Ｌ”の出力を
カレントスイッチ回路４からそれぞれに得ることができ
るので、その分、レベル変換制御パルスＰhの立上が
り、立下がりが速くなる。しかも、インバータ３の入力
に加えられる制御パルスＰLが“Ｈ”から“Ｌ”に遷移
したときにはトランジスタＱ6がＯＮとなるので、抵抗
Ｒの電圧降下により発生する電圧でスイッチ回路５（ト
ランジスタＱ8）がＯＮとなり、Ｈｉ側ドライバ１３ａ
の入力端子（Ａ点）の電圧が本来のカレントスイッチ回
路４の出力動作よりも急速に“Ｈ”となる。逆に、制御
パルスＰLが“Ｌ”から“Ｈ”に遷移するときには、制
御パルスＰLが中間レベル（基準電圧発生回路６の電圧
ＶREF）より降下したときに（インバータ３の出力が中
間レベルより上昇したとき）、トランジスタＱ6がＯＦ
Ｆとなり、トランジスタＱ7がＯＮとなって、トランジ
スタＱ5がＯＦＦとなる。このとき、Ｈｉ側ドライバ１
３ａの入力端子（Ａ点）にトランジスタＱ7が直接接続
されているので、レベル変換制御パルスＰhは、高速に
立下がることができる。

【００１２】図２は、図４、図５の回路と本願発明の図
１の実施例との立上がりと立下がりの遅れ時間の一例を
示す表である。ただし、＋ＶDD＝５Ｖ，＋Ｖcc＝２５Ｖ
〜３０Ｖとし、制御パルスＰLを“Ｌ”≒０、“Ｈ”≒
５Ｖとし、レベル変換制御パルスＰhを“Ｌ”≒５Ｖ、
“Ｈ”≒２５Ｖ〜３０Ｖとして、レベルシフト回路２の
Ｈｉ側ドライバ１３ａに対する駆動電流（Ａ点に電圧
“Ｌ”を発生する電流）を２００μＡに設定した場合で
ある。表１に示すように、図１の実施例では、立上がり
が１０ｎsec、立下がりが３０ｎsecとなり、立上がり、
立下がり時間とも従来のものより大きく改善されてい
る。

【００１３】なお、Ｌｏ側ドライバ１３ｂは、従来と同
様に、制御パルスＰLを制御回路１１から受けて動作す
ることになるが、ここでは、Ｈｉ側ドライバ１３ａと同
時にＯＮすることを防止するために、遅延回路７を介し
てレベル変換制御パルスＰhに対してタイミングをずら
せて制御パルスＰLがＬｏ側ドライバ１３ｂに入力され
るようになっている。このＬｏ側ドライバ１３ｂは、レ
ベルシフト回路２の出力を受けないＨｉ側ドライバ１３
ａと同様な回路を用いることができる。この場合、ブー
スト電圧ライン１８は、デバイス電源電圧である＋ＶDD
のラインとなり、コイルＬに接続される端子１３ｄのラ
インがグランドＧＮＤとなる。以上説明してきたが、実
施例では、コンパレータの一例としてカレントスイッチ
回路を利用しているが、この発明は、他の構成のコンパ
レータを使用してもよいことはもちろんである。

【００１４】

【発明の効果】以上説明してきたように、この発明にあ
っては、低い電圧の制御パルスを発生してレベルシフト
回路で高い電圧で立上がり、立下がりの速い制御パルス
に変換してＨｉ側の出力段ＭＯＳトランジスタをスイッ
チング制御するものであって、レベルシフト回路をコン
パレータで構成して第１の制御パルスの“Ｈ”と“Ｌ”
との中間のレベルを基準としてこれと第１の制御パルス
とを比較することで、第２の制御パルスの立上がり、立
下がりが速くなり、特に、カレントスイッチの回路をコ
ンパレータとして利用すれば、スルーレートが大きいの
で、立上がり、立下がり時間を短縮できる。その結果、
高い入力直流電圧のレギュレーションに対して電圧安定
化動作速度が速いスイッチングレギュレータを容易に実
現できる。

【図面の簡単な説明】

【図１】図１は、この発明のスイッチングレギュレータ
を適用した一実施例のブロック図である。

【図２】図２は、その効果を説明するための従来技術と
の比較例の説明図である。

【図３】図３は、ブートストラップ方式のスイッチング
レギュレータの一例の説明図である。

【図４】図４は、図３における従来のレベルシフト回路
の説明図である。

【図５】図５は、図３における従来のレベルシフト回路
の他の１例の説明図である。

【符号の説明】

１…スイッチングレギュレータ，１０…スイッチングレ
ギュレータ、２，１２…レベルシフト回路、３…インバ
ータ、４…カレントスイッチ回路、５…ｐチャネルＭＯ
Ｓトランジスタ、１１…制御回路、１１ａ…誤差増幅
器、１１ｂ…ＰＷＭパルス発生回路、１２…レベルシフ
ト回路、１３…ブートストラップスイッチング回路、１
４…平滑回路、１５…出力電圧検出用の抵抗分圧回路、
１６…入力端子、１７…出力端子、１８…ブート電圧ラ
イン、１３１…入力段回路、１３ａ…Ｈｉ側ドライバ、
１３ｂ…Ｌｏ側ドライバ、１３ｄ…出力端子、Ｔr1，Ｔ
r2，Ｑ1〜Ｑ7…トランジスタ、Ｃ，Ｃo…コンデンサ、
Ｒ，Ｒ1〜Ｒ5…抵抗。

Claims

【特許請求の範囲】

【請求項１】入力電源の電圧より低い電圧で動作してＨ
ＩＧＨレベルが前記入力電源の電圧より低い電圧で所定
のパルス幅の第１の制御パルスを発生する制御回路と、
前記入力電源の電圧より高い電圧の電力を受けて前記第
１の制御パルスに応じてこれのパルスあるいは前記第１
の制御パルスを反転したパルスに対応するパルスでＨＩ
ＧＨレベルを前記第１の制御パルスより高い電圧にレベ
ルシフトした第２の制御パルスを発生するレベルシフト
回路とを有し、前記入力電源からの電力をＭＯＳＦＥＴ
トランジスタで受けて、出力電圧が目標電圧になるよう
に前記第２の制御パルスに応じて前記ＭＯＳＦＥＴトラ
ンジスタをスイッチングして前記出力電圧が前記目標電
圧になるように制御するスイッチングレギュレータにお
いて、前記レベルシフト回路は、前記第１の制御パルスのＨＩ
ＧＨレベルとＬＯＷレベルとの中間のレベルを基準とし
てこれと前記第１の制御パルスの電圧とを比較して比較
結果に応じてＨＩＧＨレベルの出力パルスを発生するコ
ンパレータと、前記入力電源の電圧より高い電圧を受けて前記出力パル
スに応じてＯＮになり前記出力パルスのＨＩＧＨレベル
の電圧を前記第１の制御パルスのＨＩＧＨレベルより高
い電圧に、前記コンパレータのＨＩＧＨレベルの出力動
作よりも急速に引上げるスイッチ回路とを備え、前記出
力パルスを前記第２の制御パルスとして発生することを
特徴とするスイッチングレギュレータ。
【請求項２】前記コンパレータは、一対の差動のＮチャ
ネルＭＯＳＦＥＴトランジスタからなるカレントスイッ
チ回路であって、差動の一方の前記トランジスタがその
ゲートに前記第１の制御パルスのＨＩＧＨレベルとＬＯ
Ｗレベルとの中間の基準レベルの電圧を受け、差動の他
方の前記トランジスタがそのゲートに前記第１の制御パ
ルスを受け、差動の各前記トランジスタのドレインがそ
れぞれ抵抗を介して前記入力電源の電圧より高い電圧の
ラインに接続され、前記第１の制御パルスを反転したパ
ルスを前記出力パルスとして発生し、前記スイッチ回路
は、前記他方のトランジスタのドレインにゲートが接続
され、ソースが前記入力電源の電圧より高い電圧のライ
ンに接続され、ドレインが前記一方のトランジスタのド
レインに接続されたｐチャネルのＭＯＳＦＥＴトランジ
スタである請求項１記載のスイッチングレギュレータ。
【請求項３】さらに、前記入力電源のラインとグランド
との間に出力側が従属接続された２個のＮチャネルのＭ
ＯＳＦＥＴトランジスタを有し、これらトランジスタ接
続点と前記入力電源の電圧より低い電圧の電源との間に
この低い電源からの電流に対して順方向となるダイオー
ドとコンデンサの直列回路が接続され、前記低い電圧の
電源により前記コンデンサが充電されることで前記入力
電源の電圧より高い電圧を前記コンデンサの端子に得、
前記２個のＮチャネルのＭＯＳＦＥＴトランジスタのう
ち前記入力電源のライン側に接続されたトランジスタが
前記第２の制御パルスに応じてスイッチングされる前記
ＭＯＳＦＥＴトランジスタであり、前記２個のＮチャネ
ルのＭＯＳＦＥＴトランジスタのうち前記グランド側に
接続されたトランジスタが前記第１の制御パルスに応じ
てスイッチングされる請求項２記載のスイッチングレギ
ュレータ。