JP2001251848A - スイッチングレギュレータ - Google Patents
スイッチングレギュレータInfo
- Publication number
- JP2001251848A JP2001251848A JP2000057984A JP2000057984A JP2001251848A JP 2001251848 A JP2001251848 A JP 2001251848A JP 2000057984 A JP2000057984 A JP 2000057984A JP 2000057984 A JP2000057984 A JP 2000057984A JP 2001251848 A JP2001251848 A JP 2001251848A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- comp
- input terminal
- inverting input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007493 shaping process Methods 0.000 claims abstract description 10
- 238000009499 grossing Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0029—Circuits or arrangements for limiting the slope of switching signals, e.g. slew rate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/94—Generating pulses having essentially a finite slope or stepped portions having trapezoidal shape
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】
【課題】 出力する直流電圧に発生する高周波ノイズを
大幅に抑制することができるようにしたスイッチングレ
ギュレータを提供する。 【解決手段】 スイッチング素子ＴｒをＯＮ／ＯＦＦさ
せることにより、端子ＩＮに入力された直流電圧のレベ
ルを変換して端子ＯＵＴから出力するスイッチングレギ
ュレータにおいて、スイッチング素子ＴｒをＯＮ／ＯＦ
Ｆさせる信号の波形をなまらせる波形整形回路ＷＳを設
ける。
大幅に抑制することができるようにしたスイッチングレ
ギュレータを提供する。 【解決手段】 スイッチング素子ＴｒをＯＮ／ＯＦＦさ
せることにより、端子ＩＮに入力された直流電圧のレベ
ルを変換して端子ＯＵＴから出力するスイッチングレギ
ュレータにおいて、スイッチング素子ＴｒをＯＮ／ＯＦ
Ｆさせる信号の波形をなまらせる波形整形回路ＷＳを設
ける。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング素子
をＯＮ／ＯＦＦさせることにより、直流電圧のレベルを
変換するスイッチングレギュレータに関するものであ
る。
をＯＮ／ＯＦＦさせることにより、直流電圧のレベルを
変換するスイッチングレギュレータに関するものであ
る。
【０００２】
【従来の技術】図４に示す降圧型のスイッチングレギュ
レータを例に挙げて従来技術を説明する。スイッチング
素子であるｐチャネルのＭＯＳ型ＦＥＴ（以下、単に
「トランジスタ」と言う）Ｔｒのソースは入力端子ＩＮ
に接続されている。トランジスタＴｒのドレインにはダ
イオードＤのカソード側及びコイルＬの一端が共通に接
続されている。ダイオードＤのアノード側は接地されて
いる。コイルＬの他端は平滑用のコンデンサＣを介して
接地されている。コイルＬとコンデンサＣとの接続点に
は端子ＯＵＴが接続されている。
レータを例に挙げて従来技術を説明する。スイッチング
素子であるｐチャネルのＭＯＳ型ＦＥＴ（以下、単に
「トランジスタ」と言う）Ｔｒのソースは入力端子ＩＮ
に接続されている。トランジスタＴｒのドレインにはダ
イオードＤのカソード側及びコイルＬの一端が共通に接
続されている。ダイオードＤのアノード側は接地されて
いる。コイルＬの他端は平滑用のコンデンサＣを介して
接地されている。コイルＬとコンデンサＣとの接続点に
は端子ＯＵＴが接続されている。
【０００３】エラーアンプＥＡは、端子ＯＵＴから出力
される電圧が抵抗Ｒ1及びＲ2により分圧された電圧Ｖd
と基準電圧Ｖrefとを入力しており、入力する２つの電
圧の差に応じた電圧を出力する。具体的には、エラーア
ンプＥＡの出力電圧は、電圧Ｖ dが基準電圧Ｖrefよりも
高くなるほど低くなり、また、電圧Ｖdが基準電圧Ｖref
よりも低くなるほど高くなる。
される電圧が抵抗Ｒ1及びＲ2により分圧された電圧Ｖd
と基準電圧Ｖrefとを入力しており、入力する２つの電
圧の差に応じた電圧を出力する。具体的には、エラーア
ンプＥＡの出力電圧は、電圧Ｖ dが基準電圧Ｖrefよりも
高くなるほど低くなり、また、電圧Ｖdが基準電圧Ｖref
よりも低くなるほど高くなる。
【０００４】コンパレータＣＯＭＰは、エラーアンプＥ
Ａの出力電圧と三角波発生回路ＴＰＧから出力される三
角波の電圧とを入力しており、三角波の電圧がエラーア
ンプＥＡの出力電圧よりも高いときにはハイレベルの電
圧を出力し、逆に、三角波の電圧がエラーアンプＥＡの
出力電圧よりも低いときにはローレベルの電圧を出力す
る。コンパレータＣＯＭＰから出力される電圧はバッフ
ァアンプＢＡを介してトランジスタＴｒのゲートに与え
られる。
Ａの出力電圧と三角波発生回路ＴＰＧから出力される三
角波の電圧とを入力しており、三角波の電圧がエラーア
ンプＥＡの出力電圧よりも高いときにはハイレベルの電
圧を出力し、逆に、三角波の電圧がエラーアンプＥＡの
出力電圧よりも低いときにはローレベルの電圧を出力す
る。コンパレータＣＯＭＰから出力される電圧はバッフ
ァアンプＢＡを介してトランジスタＴｒのゲートに与え
られる。
【０００５】以上の構成により、トランジスタＴｒのＯ
Ｎ／ＯＦＦが繰り返されるが、トランジスタＴｒがＯＮ
からＯＦＦに切り替わるときには、コイルＬの逆起電圧
により接地側からダイオードＤを介して電流が流れ続け
ようとするので、トランジスタＴｒのドレインの電圧が
ダイオードＤでの電圧降下分だけ接地電圧よりも低くな
り、その結果、端子ＯＵＴから出力される直流電圧（以
下、「出力電圧」と言う）は端子ＩＮから入力される直
流電圧よりも低くなる。
Ｎ／ＯＦＦが繰り返されるが、トランジスタＴｒがＯＮ
からＯＦＦに切り替わるときには、コイルＬの逆起電圧
により接地側からダイオードＤを介して電流が流れ続け
ようとするので、トランジスタＴｒのドレインの電圧が
ダイオードＤでの電圧降下分だけ接地電圧よりも低くな
り、その結果、端子ＯＵＴから出力される直流電圧（以
下、「出力電圧」と言う）は端子ＩＮから入力される直
流電圧よりも低くなる。
【０００６】そして、トランジスタＴｒがＯＮしている
時間のデューティ比によって、出力電圧のレベルは変化
する（具体的には、同デューティ比が大きいほど出力電
圧が高くなる）が、出力電圧のレベルが設定値よりも高
いときには上記デューティ比が小さくなり、一方、出力
電圧のレベルが設定値よりも低いときには上記デューテ
ィ比が大きくなるので、出力電圧のレベルは設定値で安
定するようになる。
時間のデューティ比によって、出力電圧のレベルは変化
する（具体的には、同デューティ比が大きいほど出力電
圧が高くなる）が、出力電圧のレベルが設定値よりも高
いときには上記デューティ比が小さくなり、一方、出力
電圧のレベルが設定値よりも低いときには上記デューテ
ィ比が大きくなるので、出力電圧のレベルは設定値で安
定するようになる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
スイッチングレギュレータでは、コンパレータから出力
される信号ＯCOMPは、図５に示すように、立ち上がり及
び立ち下がりが急峻な（換言すれば、より高周波な成分
を含む）パルス信号であるが、この信号をそのままトラ
ンジスタＴｒのゲートに与えてトランジスタＴｒのＯＮ
／ＯＦＦを切り替えていたので、出力電圧ＶOUTに数１
０[mV]の高周波ノイズＮが発生するという問題があっ
た。このため、従来のスイッチングレギュレータは、オ
ーディオや映像の分野に使用することができず、効率が
あまり良くなく発熱の多いシリーズレギュレータを用い
ていた。
スイッチングレギュレータでは、コンパレータから出力
される信号ＯCOMPは、図５に示すように、立ち上がり及
び立ち下がりが急峻な（換言すれば、より高周波な成分
を含む）パルス信号であるが、この信号をそのままトラ
ンジスタＴｒのゲートに与えてトランジスタＴｒのＯＮ
／ＯＦＦを切り替えていたので、出力電圧ＶOUTに数１
０[mV]の高周波ノイズＮが発生するという問題があっ
た。このため、従来のスイッチングレギュレータは、オ
ーディオや映像の分野に使用することができず、効率が
あまり良くなく発熱の多いシリーズレギュレータを用い
ていた。
【０００８】そこで、本発明は、出力する直流電圧に発
生する高周波ノイズを大幅に抑制することができるよう
にしたスイッチングレギュレータを提供することを目的
とする。
生する高周波ノイズを大幅に抑制することができるよう
にしたスイッチングレギュレータを提供することを目的
とする。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
め、本発明では、スイッチング素子をＯＮ／ＯＦＦさせ
ることにより、直流電圧のレベルを変換するスイッチン
グレギュレータにおいて、前記スイッチング素子をＯＮ
／ＯＦＦさせる信号の波形をなまらせる波形整形回路を
設けている。この構成により、スイッチング素子をＯＮ
／ＯＦＦさせる信号から高周波成分が取り除かれる。
め、本発明では、スイッチング素子をＯＮ／ＯＦＦさせ
ることにより、直流電圧のレベルを変換するスイッチン
グレギュレータにおいて、前記スイッチング素子をＯＮ
／ＯＦＦさせる信号の波形をなまらせる波形整形回路を
設けている。この構成により、スイッチング素子をＯＮ
／ＯＦＦさせる信号から高周波成分が取り除かれる。
【００１０】
【発明の実施の形態】以下に、本発明の実施形態を図面
を参照しながら説明する。本発明の一実施形態であるス
イッチングレギュレータの回路図を図１に示す。尚、従
来技術として示した図４と同一部分には同一符号を付し
て説明を省略する。本実施形態のスイッチングレギュレ
ータでは、コンパレータＣＯＭＰの出力側とバッファア
ンプＢＡの入力側との間に、入力信号をなまらせて出力
する波形整形回路ＷＳを有している。そして、破線で囲
まれた全ての要素がまとまって１つの半導体装置となっ
ている。
を参照しながら説明する。本発明の一実施形態であるス
イッチングレギュレータの回路図を図１に示す。尚、従
来技術として示した図４と同一部分には同一符号を付し
て説明を省略する。本実施形態のスイッチングレギュレ
ータでは、コンパレータＣＯＭＰの出力側とバッファア
ンプＢＡの入力側との間に、入力信号をなまらせて出力
する波形整形回路ＷＳを有している。そして、破線で囲
まれた全ての要素がまとまって１つの半導体装置となっ
ている。
【００１１】波形整形回路ＷＳの一構成例を図２に示
す。切り換えスイッチ１はＡ、Ｂ、Ｃの３つの端子を有
しており、端子ＡＢ間または端子ＡＣ間のどちらか一方
がＯＮする構成となっているが、不図示の回路により、
図３に示すように、コンパレータＣＯＭＰの出力電圧Ｏ
COMPがハイレベルＶHになったときには端子ＡＣ間がＯ
Ｎし、また、同電圧がローレベルＶLになったときには
端子ＡＢ間がＯＮするようになっている。切り替えスイ
ッチ１の端子ＡにコンパレータＣＯＭＰから出力された
信号が入力される。
す。切り換えスイッチ１はＡ、Ｂ、Ｃの３つの端子を有
しており、端子ＡＢ間または端子ＡＣ間のどちらか一方
がＯＮする構成となっているが、不図示の回路により、
図３に示すように、コンパレータＣＯＭＰの出力電圧Ｏ
COMPがハイレベルＶHになったときには端子ＡＣ間がＯ
Ｎし、また、同電圧がローレベルＶLになったときには
端子ＡＢ間がＯＮするようになっている。切り替えスイ
ッチ１の端子ＡにコンパレータＣＯＭＰから出力された
信号が入力される。
【００１２】演算増幅器２は、第１の非反転入力端子が
切り換えスイッチ１の端子Ｂに接続されており、第２の
非反転入力端子には基準電圧ＶAが印加されている。
尚、演算増幅器２では、第１の非反転入力端子の電圧が
第２の非反転入力端子の電圧よりも低いときには、第１
の非反転入力端子の電圧と反転入力端子の電圧との電圧
差を増幅して出力し、一方、第１の非反転入力端子の電
圧が第２の非反転入力端子の電圧以上であるときには、
第２の非反転入力端子の電圧と反転入力端子の電圧との
電圧差を増幅して出力する。
切り換えスイッチ１の端子Ｂに接続されており、第２の
非反転入力端子には基準電圧ＶAが印加されている。
尚、演算増幅器２では、第１の非反転入力端子の電圧が
第２の非反転入力端子の電圧よりも低いときには、第１
の非反転入力端子の電圧と反転入力端子の電圧との電圧
差を増幅して出力し、一方、第１の非反転入力端子の電
圧が第２の非反転入力端子の電圧以上であるときには、
第２の非反転入力端子の電圧と反転入力端子の電圧との
電圧差を増幅して出力する。
【００１３】ＮＰＮ型のトランジスタ３は、ベースが演
算増幅器２の出力側に接続されており、エミッタが抵抗
４を介して接地されているとともに演算増幅器２の反転
入力端子に接続されており、コレクタがＰＮＰ型のトラ
ンジスタ５のコレクタに接続されている。トランジスタ
５はダイオード接続されているとともに、そのベースに
はＰＮＰ型のトランジスタ６のベースが接続されてお
り、トランジスタ５及び６でカレントミラー回路を構成
している。トランジスタ５及び６のエミッタには電源電
圧ＶCCが印加されている。
算増幅器２の出力側に接続されており、エミッタが抵抗
４を介して接地されているとともに演算増幅器２の反転
入力端子に接続されており、コレクタがＰＮＰ型のトラ
ンジスタ５のコレクタに接続されている。トランジスタ
５はダイオード接続されているとともに、そのベースに
はＰＮＰ型のトランジスタ６のベースが接続されてお
り、トランジスタ５及び６でカレントミラー回路を構成
している。トランジスタ５及び６のエミッタには電源電
圧ＶCCが印加されている。
【００１４】演算増幅器７は、非反転入力端子が抵抗８
を介して切り換えスイッチ１の端子Ｂに接続されてお
り、反転入力端子には基準電圧ＶBが印加されている。
尚、基準電圧ＶA及びＶB、並びに、コンパレータＣＯＭ
Ｐの出力電圧のハイレベルＶH及びローレベルＶLの関係
は、ＶL＝０、ＶL＜ＶA＜ＶB＜ＶH、かつ、ＶA＋ＶB＝
ＶHになっている。
を介して切り換えスイッチ１の端子Ｂに接続されてお
り、反転入力端子には基準電圧ＶBが印加されている。
尚、基準電圧ＶA及びＶB、並びに、コンパレータＣＯＭ
Ｐの出力電圧のハイレベルＶH及びローレベルＶLの関係
は、ＶL＝０、ＶL＜ＶA＜ＶB＜ＶH、かつ、ＶA＋ＶB＝
ＶHになっている。
【００１５】ＰＮＰ型のトランジスタ９は、ベースが演
算増幅器７の出力側に接続されており、エミッタが演算
増幅器７の非反転入力端子に接続されており、コレクタ
がＮＰＮ型のトランジスタ１０のコレクタに接続されて
いる。トランジスタ１０はダイオード接続されていると
ともに、そのベースにはＮＰＮ型のトランジスタ１１の
ベースが接続されており、トランジスタ１０及び１１で
カレントミラー回路を構成している。トランジスタ１０
及び１１のエミッタは接地されている。
算増幅器７の出力側に接続されており、エミッタが演算
増幅器７の非反転入力端子に接続されており、コレクタ
がＮＰＮ型のトランジスタ１０のコレクタに接続されて
いる。トランジスタ１０はダイオード接続されていると
ともに、そのベースにはＮＰＮ型のトランジスタ１１の
ベースが接続されており、トランジスタ１０及び１１で
カレントミラー回路を構成している。トランジスタ１０
及び１１のエミッタは接地されている。
【００１６】演算増幅器１２は、非反転入力端子が抵抗
１３を介して切り換えスイッチ１の端子Ｃに接続されて
おり、反転入力端子には基準電圧ＶBが印加されてい
る。ＰＮＰ型のトランジスタ１４は、ベースが演算増幅
器１２の出力側に接続されており、エミッタが演算増幅
器１２の非反転入力端子に接続されており、コレクタが
ＮＰＮ型のトランジスタ１５のコレクタに接続されてい
る。
１３を介して切り換えスイッチ１の端子Ｃに接続されて
おり、反転入力端子には基準電圧ＶBが印加されてい
る。ＰＮＰ型のトランジスタ１４は、ベースが演算増幅
器１２の出力側に接続されており、エミッタが演算増幅
器１２の非反転入力端子に接続されており、コレクタが
ＮＰＮ型のトランジスタ１５のコレクタに接続されてい
る。
【００１７】トランジスタ１５はダイオード接続されて
いるとともに、そのベースにはＮＰＮ型のトランジスタ
１６のベースが接続されており、トランジスタ１５及び
１６でカレントミラー回路を構成している。トランジス
タ１５及び１６のエミッタは接地されている。
いるとともに、そのベースにはＮＰＮ型のトランジスタ
１６のベースが接続されており、トランジスタ１５及び
１６でカレントミラー回路を構成している。トランジス
タ１５及び１６のエミッタは接地されている。
【００１８】ＰＮＰ型のトランジスタ１７はダイオード
接続されており、そのコレクタはトランジスタ１６のコ
レクタに接続されている。ＰＮＰ型のトランジスタ１８
のベースはトランジスタ１７のベースに接続されてお
り、トランジスタ１７及び１８でカレントミラー回路を
構成している。トランジスタ１７及び１８のエミッタに
は電源電圧ＶCCが印加されている。
接続されており、そのコレクタはトランジスタ１６のコ
レクタに接続されている。ＰＮＰ型のトランジスタ１８
のベースはトランジスタ１７のベースに接続されてお
り、トランジスタ１７及び１８でカレントミラー回路を
構成している。トランジスタ１７及び１８のエミッタに
は電源電圧ＶCCが印加されている。
【００１９】演算増幅器１９は、第１の非反転入力端子
が切り換えスイッチ１の端子Ｃに接続されており、第２
の非反転入力端子には基準電圧ＶAが印加されている。
尚、演算増幅器１９では、第１の非反転入力端子の電圧
が第２の非反転入力端子の電圧よりも低いときには、第
１の非反転入力端子の電圧と反転入力端子の電圧との電
圧差を増幅して出力し、一方、第１の非反転入力端子の
電圧が第２の非反転入力端子の電圧以上であるときに
は、第２の非反転入力端子の電圧と反転入力端子の電圧
との電圧差を増幅して出力する。
が切り換えスイッチ１の端子Ｃに接続されており、第２
の非反転入力端子には基準電圧ＶAが印加されている。
尚、演算増幅器１９では、第１の非反転入力端子の電圧
が第２の非反転入力端子の電圧よりも低いときには、第
１の非反転入力端子の電圧と反転入力端子の電圧との電
圧差を増幅して出力し、一方、第１の非反転入力端子の
電圧が第２の非反転入力端子の電圧以上であるときに
は、第２の非反転入力端子の電圧と反転入力端子の電圧
との電圧差を増幅して出力する。
【００２０】ＮＰＮ型のトランジスタ２０は、ベースが
演算増幅器１９の出力側に接続されており、エミッタが
抵抗２１を介して接地されているとともに演算増幅器１
９の反転入力端子に接続されており、コレクタがＰＮＰ
型のトランジスタ２２のコレクタに接続されている。
演算増幅器１９の出力側に接続されており、エミッタが
抵抗２１を介して接地されているとともに演算増幅器１
９の反転入力端子に接続されており、コレクタがＰＮＰ
型のトランジスタ２２のコレクタに接続されている。
【００２１】トランジスタ２２はダイオード接続されて
いるとともに、そのベースにはトランジスタ２３のベー
スが接続されており、トランジスタ２２及び２３でカレ
ントミラー回路を構成している。トランジスタ２２及び
２３のエミッタには電源電圧ＶCCが印加されている。
いるとともに、そのベースにはトランジスタ２３のベー
スが接続されており、トランジスタ２２及び２３でカレ
ントミラー回路を構成している。トランジスタ２２及び
２３のエミッタには電源電圧ＶCCが印加されている。
【００２２】ＮＰＮ型のトランジスタ２４はダイオード
接続されており、そのコレクタはトランジスタ２３のコ
レクタに接続されている。ＮＰＮ型のトランジスタ２５
のベースはトランジスタ２４のベースに接続されてお
り、トランジスタ２４及び２５でカレントミラー回路を
構成している。トランジスタ２４及び２５のエミッタは
接地されている。
接続されており、そのコレクタはトランジスタ２３のコ
レクタに接続されている。ＮＰＮ型のトランジスタ２５
のベースはトランジスタ２４のベースに接続されてお
り、トランジスタ２４及び２５でカレントミラー回路を
構成している。トランジスタ２４及び２５のエミッタは
接地されている。
【００２３】トランジスタ６、１１、１８、及び、２５
のコレクタは、一端が接地されたコンデンサ２６の他端
に共通に接続されている。そして、コンデンサ２６の両
端の電圧ＶCが波形整形回路ＷＳの出力電圧となる。波
形整形回路ＷＳの出力電圧はバッファアンプＢＡを介し
てトランジスタＴｒのゲートに与えられる。
のコレクタは、一端が接地されたコンデンサ２６の他端
に共通に接続されている。そして、コンデンサ２６の両
端の電圧ＶCが波形整形回路ＷＳの出力電圧となる。波
形整形回路ＷＳの出力電圧はバッファアンプＢＡを介し
てトランジスタＴｒのゲートに与えられる。
【００２４】以上の構成により、波形整形回路ＷＳにお
いては、図３に示すように、コンパレータＣＯＭＰの出
力電圧ＯCOMPがローレベルＶLからハイレベルＶHに立ち
上がる際には、トランジスタ６のコレクタ電流Ｉ1は、
抵抗４、８、１３、２１の各抵抗値をそれぞれＲとすれ
ば、ＯCOMP＜ＶAであればＩ1＝ＯCOMP／Ｒ、ＶA≦ＯC
OMPであればＩ1＝ＶA／Ｒであり、また、トランジスタ
１１のコレクタ電流Ｉ2は、ＯCOMP≦ＶBであればＩ2＝
０、ＶB＜ＯCOMPであればＩ2＝（ＯCOMP−ＶB）／Ｒで
あり、また、トランジスタ１８のコレクタ電流Ｉ3、及
び、トランジスタ２５のコレクタ電流Ｉ4は、Ｉ3＝Ｉ4
＝０であるので、コンデンサ２６に流れ込む電流Ｉ
Cは、ＯCOMP＜ＶAである間はＩC＝ＯCOMP／Ｒとなって
ＯCOMPの上昇に伴って増加し、ＯCOMP＝ＶAとなった時
点でＩC＝ＶA／Ｒとなって一定となり、さらに、ＯCOMP
が上昇してＶB＜ＯCOMPとなるとＩC＝ＶA／Ｒ−（Ｏ
COMP−ＶB）／ＲとなってＯCOMPの上昇に伴って減少
し、ＯCOMPがハイレベルＶHになったときにはＩC＝０と
なる。
いては、図３に示すように、コンパレータＣＯＭＰの出
力電圧ＯCOMPがローレベルＶLからハイレベルＶHに立ち
上がる際には、トランジスタ６のコレクタ電流Ｉ1は、
抵抗４、８、１３、２１の各抵抗値をそれぞれＲとすれ
ば、ＯCOMP＜ＶAであればＩ1＝ＯCOMP／Ｒ、ＶA≦ＯC
OMPであればＩ1＝ＶA／Ｒであり、また、トランジスタ
１１のコレクタ電流Ｉ2は、ＯCOMP≦ＶBであればＩ2＝
０、ＶB＜ＯCOMPであればＩ2＝（ＯCOMP−ＶB）／Ｒで
あり、また、トランジスタ１８のコレクタ電流Ｉ3、及
び、トランジスタ２５のコレクタ電流Ｉ4は、Ｉ3＝Ｉ4
＝０であるので、コンデンサ２６に流れ込む電流Ｉ
Cは、ＯCOMP＜ＶAである間はＩC＝ＯCOMP／Ｒとなって
ＯCOMPの上昇に伴って増加し、ＯCOMP＝ＶAとなった時
点でＩC＝ＶA／Ｒとなって一定となり、さらに、ＯCOMP
が上昇してＶB＜ＯCOMPとなるとＩC＝ＶA／Ｒ−（Ｏ
COMP−ＶB）／ＲとなってＯCOMPの上昇に伴って減少
し、ＯCOMPがハイレベルＶHになったときにはＩC＝０と
なる。
【００２５】また、コンパレータＣＯＭＰの出力電圧Ｏ
COMPがハイレベルＶHからローレベルＶLに立ち下がる際
には、Ｉ1＝Ｉ2＝０であり、また、ＶB＜ＯCOMPであれ
ばＩ 3＝（ＯCOMP−ＶB）／Ｒ、ＯCOMP≦ＶBであればＩ3
＝０であり、また、ＶA≦ＯC OMPであればＩ4＝ＶA／
Ｒ、ＯCOMP＜ＶAであればＩ4＝ＯCOMP／Ｒであるので、
コンデンサ２６に流れ込む電流ＩCは、ＶB＜ＯCOMPであ
る間はＩC＝（ＯCOMP−ＶB）／Ｒ−ＶA／ＲとなってＯ
COMPの下降に伴って減少し、ＯCOMP＝ＶBとなった時点
でＩC＝−ＶA／Ｒとなって一定となり、さらに、ＯCOMP
が下降してＯCOMP＜ＶAとなるとＩC＝−ＯCOMP／Ｒとな
ってＯCOMPの下降に伴って増加し、ＯCOMPがローレベル
ＶLになったときにはＩC＝０となる。
COMPがハイレベルＶHからローレベルＶLに立ち下がる際
には、Ｉ1＝Ｉ2＝０であり、また、ＶB＜ＯCOMPであれ
ばＩ 3＝（ＯCOMP−ＶB）／Ｒ、ＯCOMP≦ＶBであればＩ3
＝０であり、また、ＶA≦ＯC OMPであればＩ4＝ＶA／
Ｒ、ＯCOMP＜ＶAであればＩ4＝ＯCOMP／Ｒであるので、
コンデンサ２６に流れ込む電流ＩCは、ＶB＜ＯCOMPであ
る間はＩC＝（ＯCOMP−ＶB）／Ｒ−ＶA／ＲとなってＯ
COMPの下降に伴って減少し、ＯCOMP＝ＶBとなった時点
でＩC＝−ＶA／Ｒとなって一定となり、さらに、ＯCOMP
が下降してＯCOMP＜ＶAとなるとＩC＝−ＯCOMP／Ｒとな
ってＯCOMPの下降に伴って増加し、ＯCOMPがローレベル
ＶLになったときにはＩC＝０となる。
【００２６】そして、コンデンサ２６の電圧ＶCは、コ
ンデンサ２６に流れ込む電流ＩCを積分したものとなる
ことから、その波形は図３に示すように、コンパレータ
ＣＯＭＰの出力電圧ＯCOMPの波形をなまらせたものとな
る。
ンデンサ２６に流れ込む電流ＩCを積分したものとなる
ことから、その波形は図３に示すように、コンパレータ
ＣＯＭＰの出力電圧ＯCOMPの波形をなまらせたものとな
る。
【００２７】したがって、トランジスタＴｒのゲートに
は、コンパレータＣＯＭＰから出力される信号が高周波
成分が取り除かれた後に与えられるので、出力電圧Ｖ
OUTに発生する図５に示したような高周波ノイズＮを大
幅に抑制することができるようになる。これにより、本
実施形態のスイッチングレギュレータは、オーディオ、
映像等の分野の電気機器に電力を供給する電源装置とし
て使用できるようになる。
は、コンパレータＣＯＭＰから出力される信号が高周波
成分が取り除かれた後に与えられるので、出力電圧Ｖ
OUTに発生する図５に示したような高周波ノイズＮを大
幅に抑制することができるようになる。これにより、本
実施形態のスイッチングレギュレータは、オーディオ、
映像等の分野の電気機器に電力を供給する電源装置とし
て使用できるようになる。
【００２８】尚、スイッチング素子をＯＮ／ＯＦＦさせ
る信号を上記実施形態とは異なる方式でなまらせる構成
であってもよい。また、波形整形回路ＷＳの出力をバッ
ファアンプＢＡを介さずにトランジスタＴｒのゲートに
接続するようにして、トランジスタＴｒの入力容量を用
いることにより、コンデンサ２６を省略またはコンデン
サ２６の容量値を小さくするようにしてもよい。また、
スイッチング素子としてのトランジスタはバイポーラト
ランジスタであってもよい。また、上記実施形態は出力
電圧が入力電圧よりも低くなる降圧型のスイッチングレ
ギュレータに本発明を適用したものであったが、出力電
圧が入力電圧よりも高くなる昇圧型のスイッチングレギ
ュレータに適用しても構わない。また、入力電圧の逆極
性を出力する極性逆転型のスイッチングレギュレータに
適用しても構わない。
る信号を上記実施形態とは異なる方式でなまらせる構成
であってもよい。また、波形整形回路ＷＳの出力をバッ
ファアンプＢＡを介さずにトランジスタＴｒのゲートに
接続するようにして、トランジスタＴｒの入力容量を用
いることにより、コンデンサ２６を省略またはコンデン
サ２６の容量値を小さくするようにしてもよい。また、
スイッチング素子としてのトランジスタはバイポーラト
ランジスタであってもよい。また、上記実施形態は出力
電圧が入力電圧よりも低くなる降圧型のスイッチングレ
ギュレータに本発明を適用したものであったが、出力電
圧が入力電圧よりも高くなる昇圧型のスイッチングレギ
ュレータに適用しても構わない。また、入力電圧の逆極
性を出力する極性逆転型のスイッチングレギュレータに
適用しても構わない。
【００２９】
【発明の効果】以上説明したように、本発明のスイッチ
ングレギュレータによれば、スイッチング素子をＯＮ／
ＯＦＦさせる信号から高周波成分が取り除かれるので、
出力電圧に発生する高周波ノイズを大幅に抑制すること
ができる。これにより、スイッチングレギュレータをオ
ーディオ、映像等の分野の電気機器に電力を供給する電
源装置として使用できるようになる。これは、スイッチ
ングレギュレータはシリーズレギュレータよりも効率が
良いので、電池を電源とするポータブル機器にとって非
常に有効なことである。
ングレギュレータによれば、スイッチング素子をＯＮ／
ＯＦＦさせる信号から高周波成分が取り除かれるので、
出力電圧に発生する高周波ノイズを大幅に抑制すること
ができる。これにより、スイッチングレギュレータをオ
ーディオ、映像等の分野の電気機器に電力を供給する電
源装置として使用できるようになる。これは、スイッチ
ングレギュレータはシリーズレギュレータよりも効率が
良いので、電池を電源とするポータブル機器にとって非
常に有効なことである。
【図１】 本発明の一実施形態であるスイッチングレギ
ュレータの回路図である。
ュレータの回路図である。
【図２】 波形整形回路の一構成例を示す回路図であ
る。
る。
【図３】 図１に示すスイッチングレギュレータの各部
の信号の波形図である。
の信号の波形図である。
【図４】 従来例のスイッチングレギュレータの回路図
である。
である。
【図５】 図３に示すスイッチングレギュレータの各部
の信号の波形図である。
の信号の波形図である。
１ 切り替えスイッチ ２ 演算増幅器 ３ ＮＰＮ型のトランジスタ ４ 抵抗 ５、６ ＰＮＰ型のトランジスタ ７ 演算増幅器 ８ 抵抗 ９ ＰＮＰ型のトランジスタ １０、１１ ＮＰＮ型のトランジスタ １２ 演算増幅器 １３ 抵抗 １４ ＰＮＰ型のトランジスタ １５、１６ ＮＰＮ型のトランジスタ １７、１８ ＰＮＰ型のトランジスタ １９ 演算増幅器 ２０ ＮＰＮ型のトランジスタ ２１ 抵抗 ２２、２３ ＰＮＰ型のトランジスタ ２４、２５ ＮＰＮ型のトランジスタ ２６ コンデンサ ＥＡ エラーアンプ ＣＯＭＰ コンパレータ ＴＰＧ 三角波発生回路 ＢＡ バッファアンプ Ｔｒ ＰチャネルのＭＯＳ型ＦＥＴ Ｄ ダイオード Ｌ コイル Ｃ コンデンサ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H730 AA02 AS01 AS05 BB13 BB57 DD04 DD28 DD33 FD01 FF02 FG01 5J030 BA08 BB06 BC01 BC06
Claims (1)
- 【請求項１】 スイッチング素子をＯＮ／ＯＦＦさせる
ことにより、直流電圧のレベルを変換するスイッチング
レギュレータにおいて、スイッチング素子をＯＮ／ＯＦ
Ｆさせる信号の波形をなまらせる波形整形回路を設けた
ことを特徴とするスイッチングレギュレータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000057984A JP3998394B2 (ja) | 2000-02-29 | 2000-02-29 | スイッチングレギュレータ |
| US09/793,393 US6441596B1 (en) | 2000-02-29 | 2001-02-27 | Switching regulator with reduced high-frequency noise |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000057984A JP3998394B2 (ja) | 2000-02-29 | 2000-02-29 | スイッチングレギュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001251848A true JP2001251848A (ja) | 2001-09-14 |
| JP3998394B2 JP3998394B2 (ja) | 2007-10-24 |
Family
ID=18578646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000057984A Expired - Fee Related JP3998394B2 (ja) | 2000-02-29 | 2000-02-29 | スイッチングレギュレータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6441596B1 (ja) |
| JP (1) | JP3998394B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010068566A (ja) * | 2008-09-08 | 2010-03-25 | Torex Semiconductor Ltd | 昇圧形スイッチング電源回路 |
| CN106438637A (zh) * | 2015-08-06 | 2017-02-22 | 杨东佐 | 一种紧固连接组件及结构、拆卸方法、轨道结构、曲轴连杆机构、骨连接装置及骨连接方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7656217B2 (en) * | 2007-11-05 | 2010-02-02 | Ili Technology Corp. | Voltage level clamping circuit and comparator module |
| US20090287246A1 (en) * | 2008-05-14 | 2009-11-19 | Depuy Mitek, Inc. | Knotless interface for threaded anchor |
| US8334659B2 (en) * | 2009-12-10 | 2012-12-18 | General Electric Company | Electronic driver dimming control using ramped pulsed modulation for large area solid-state OLEDs |
| JP6985600B2 (ja) * | 2018-01-25 | 2021-12-22 | 富士通株式会社 | 波形成形回路、半導体装置及びスイッチング電源装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4536700A (en) * | 1984-03-28 | 1985-08-20 | United Technologies Corporation | Boost feedforward pulse width modulation regulator |
| JPH04175908A (ja) * | 1990-11-09 | 1992-06-23 | Mitsubishi Electric Corp | スイッチング・レギュレータ |
| JPH06311736A (ja) * | 1993-04-19 | 1994-11-04 | Fujitsu Ltd | Ｄｃ／ｄｃコンバータ |
| US5777503A (en) * | 1996-02-22 | 1998-07-07 | Compaq Computer Corporation | Pulse width modulation bias to minimize effect of noise due to ramp switching |
| DE69724094D1 (de) * | 1997-04-09 | 2003-09-18 | St Microelectronics Srl | Steuerung der Ausgangsleistung eines Gleichstromwandlers variabler Schaltfrequenz |
| JP3467679B2 (ja) * | 1998-05-11 | 2003-11-17 | 株式会社豊田自動織機 | Ｄｃ／ｄｃ変換器 |
| DE19920307A1 (de) * | 1999-05-03 | 2000-11-16 | St Microelectronics Gmbh | Elektrische Schaltung zum Steuern einer Last |
| US6115274A (en) * | 1999-06-01 | 2000-09-05 | Lucent Technologies Inc. | Frequency modulation controller for single-switch, polyphase, DCM boost converter and method of operation thereof |
| US6229293B1 (en) * | 1999-10-08 | 2001-05-08 | National Semiconductor Corporation | DC-to-DC converter with current mode switching controller that produces ramped voltage with adjustable effective ramp rate |
-
2000
- 2000-02-29 JP JP2000057984A patent/JP3998394B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-27 US US09/793,393 patent/US6441596B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010068566A (ja) * | 2008-09-08 | 2010-03-25 | Torex Semiconductor Ltd | 昇圧形スイッチング電源回路 |
| CN106438637A (zh) * | 2015-08-06 | 2017-02-22 | 杨东佐 | 一种紧固连接组件及结构、拆卸方法、轨道结构、曲轴连杆机构、骨连接装置及骨连接方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6441596B1 (en) | 2002-08-27 |
| JP3998394B2 (ja) | 2007-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8072201B2 (en) | Power supply apparatus | |
| US7202745B2 (en) | Power amplifier circuit | |
| JP3425151B2 (ja) | 能動スイッチおよび能動制御回路を有するブリッジ整流回路 | |
| US5892353A (en) | Power supply apparatus | |
| JP2010226833A (ja) | コンパレータおよびｄｃ−ｄｃコンバータ | |
| JP2006325339A (ja) | 電源制御回路 | |
| JP2001251848A (ja) | スイッチングレギュレータ | |
| US8704504B2 (en) | Power supply circuit comprising detection circuit including reference voltage circuits as reference voltage generation circuits | |
| JP3118424B2 (ja) | 自励式スイッチング電源 | |
| JPH0555887B2 (ja) | ||
| JP3003437B2 (ja) | 電圧変換装置 | |
| US6812740B2 (en) | Low-voltage drive circuit and method for the same | |
| JP2003324939A (ja) | スタータ回路 | |
| JP2002136108A (ja) | 昇圧回路 | |
| JP4400992B2 (ja) | 駆動信号供給回路 | |
| JP2001216037A (ja) | レギュレータ | |
| JPH01147907A (ja) | 電力増幅回路 | |
| JP2005012581A (ja) | 電圧電流変換回路及びこれを用いたｐｌｌ回路 | |
| JPS596146B2 (ja) | 直流・直流変換回路 | |
| JP2865042B2 (ja) | 定電流源回路 | |
| JPH01186164A (ja) | 昇圧回路 | |
| JPH0349461Y2 (ja) | ||
| JP2000134917A (ja) | チョッパー式降圧型スイッチング安定化電源の接続方法 | |
| JPH0651852A (ja) | 電源回路 | |
| JPH0654542A (ja) | 整流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070807 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |