JPS596146B2 - 直流・直流変換回路 - Google Patents
直流・直流変換回路Info
- Publication number
- JPS596146B2 JPS596146B2 JP9928779A JP9928779A JPS596146B2 JP S596146 B2 JPS596146 B2 JP S596146B2 JP 9928779 A JP9928779 A JP 9928779A JP 9928779 A JP9928779 A JP 9928779A JP S596146 B2 JPS596146 B2 JP S596146B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- winding
- transistor
- switch element
- main switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/338—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明は入出力電圧の地気が絶縁され、かつ出力電圧を
一定に保つ直流・直流変換回路に関するものである。
一定に保つ直流・直流変換回路に関するものである。
従来のこの種の回路は第１図に示したように構成されて
いる。
いる。
第１図において、１は入力電源、２はトランジスタ、３
は変成器、４は抵抗、５はコンデンサ、６は抵抗、Ｔは
トランジスタ、８は抵抗、９はコンデンサ、１０、１１
は整流器、１２は寒流線輪、１３はコンデンサ、１４は
出力負荷、１５は整流器、１６はトランジスタ、１７は
誤差増幅器、１８は基準電圧源である。このように構成
された従来の回路は、直流電源１と変成器３の第１の巻
線ｎ４と主スイッチ素子であるトランジスタ２が直列に
接続され、トランジスタ２が導通した時、変成器３の第
２の巻線ｎ２に発生する電圧を整流器１０で整流し、寒
流線輪１２とコンデンサ１３で平滑して出力負荷１４に
供給し、トランジスタ２が遮断した時、寒流線輪１２に
流れていた電流が転流するように整流器１１が第２の巻
線ｎ。
は変成器、４は抵抗、５はコンデンサ、６は抵抗、Ｔは
トランジスタ、８は抵抗、９はコンデンサ、１０、１１
は整流器、１２は寒流線輪、１３はコンデンサ、１４は
出力負荷、１５は整流器、１６はトランジスタ、１７は
誤差増幅器、１８は基準電圧源である。このように構成
された従来の回路は、直流電源１と変成器３の第１の巻
線ｎ４と主スイッチ素子であるトランジスタ２が直列に
接続され、トランジスタ２が導通した時、変成器３の第
２の巻線ｎ２に発生する電圧を整流器１０で整流し、寒
流線輪１２とコンデンサ１３で平滑して出力負荷１４に
供給し、トランジスタ２が遮断した時、寒流線輪１２に
流れていた電流が転流するように整流器１１が第２の巻
線ｎ。
の片端と整流器１０のカソード間に接続され、トランジ
スタ２が導通時に、変成器３の第３の巻線ｎ３に発生す
る電圧を抵抗６とコンデンサ５の並列接続素子を通して
トランジスタ２の制御電極、すなわちベースに供給する
ように接続し、第３の巻線ｎ３に抵抗８とコンデンサ９
を直列に接続し、トランジスタＴのベースが抵抗８とコ
ンデンサ９の接続点に接続され、トランジスタ７のコレ
クタとエミッタが各々トランジスタ２のベースとエミッ
タ間に接続され、変成器３の第４の巻線ｎ４と整流器１
５と可変インピーダンス素子であるトランジスタ１６が
直列に接続され、コンデンサ１３の端子電圧と基準電圧
源１８を入力とする誤差増幅器ＩＴの出力がトランジス
タ１６のベースに接続されている。第２図は第１図の動
作を説明するための動作波形であり、第２図Ａはトラン
ジスタ２のベース・エミッタ間電圧、第２図Ｂはトラン
ジスタ７のベース・エミッタ間電圧、第２図Ｃはトラン
ジスタ２のコレクタ・エミツタ間電圧、第２図Ｄは第４
の巻線Ｎ４に流れる電流である。
スタ２が導通時に、変成器３の第３の巻線ｎ３に発生す
る電圧を抵抗６とコンデンサ５の並列接続素子を通して
トランジスタ２の制御電極、すなわちベースに供給する
ように接続し、第３の巻線ｎ３に抵抗８とコンデンサ９
を直列に接続し、トランジスタＴのベースが抵抗８とコ
ンデンサ９の接続点に接続され、トランジスタ７のコレ
クタとエミッタが各々トランジスタ２のベースとエミッ
タ間に接続され、変成器３の第４の巻線ｎ４と整流器１
５と可変インピーダンス素子であるトランジスタ１６が
直列に接続され、コンデンサ１３の端子電圧と基準電圧
源１８を入力とする誤差増幅器ＩＴの出力がトランジス
タ１６のベースに接続されている。第２図は第１図の動
作を説明するための動作波形であり、第２図Ａはトラン
ジスタ２のベース・エミッタ間電圧、第２図Ｂはトラン
ジスタ７のベース・エミッタ間電圧、第２図Ｃはトラン
ジスタ２のコレクタ・エミツタ間電圧、第２図Ｄは第４
の巻線Ｎ４に流れる電流である。
第２図において、ｔ＝ｔ１で入力電源１とトランジスタ
２のベース間に接続された抵抗４よりトランジスタ２に
ベース電流が供給され、トランジスタ２にコレクタ電流
が流れると、変成器３の第１の巻線Ｎ，を介して第３の
巻線Ｎ３にトランジスタ２のベース電流をさらに増加さ
せるような電圧が発生し、トランジスタ２は正帰還動作
により直ちに飽和状態に移行する。変成器３の第３の巻
線Ｎ３に誘起した電圧は抵抗８とコンデンサ９で第２図
Ｂの波形のように積分され、トランジスタ７のベース・
エミツタ間電圧がトランジスタを導通させる電圧ＶＢＥ
２に達すると、ＴＯ：一Ｔ２の時刻にトランジスタ７が
導通し、トランジスタ２のベースを短絡するため、トラ
ンジスタ２が遮断する。トランジスタ２の遮断期間に、
変成器３の第４の巻線Ｎ４には整流器５を導通させる方
向に逆起電圧が発生し、可変インピーダンス素子である
トランジスタ１６のコレクタ・エミツタ間インピーダン
スにより第２図Ｄの波形のように、変成器３の励磁りセ
ツト電流が流れる。この期間に、トランジスタ２のコレ
クタ・エミツタ間電圧は、第２図Ｃの波形のように入力
電源１の端子電圧ＶＩＮより高い値となり、変成器３の
第３の巻線Ｎ３にはトランジスタ２を遮断させる電圧が
誘起するため、トランジスタ２のベース・エミツタ間電
圧は、第２図Ａの波形のようにトランジスタ２を導通さ
せる場合と逆極性の電圧が印加される。ｔ−Ｔ３で変成
器３の励磁電流が第４の巻線Ｎ４を通して放出し終ると
、トランジスタ２のベース・エミツタ間電圧は零にもど
り、直ちに抵抗４を通してトランジスタ２を再度導通さ
せる動作を繰返す。トランジスタ２が導通した時、変成
器３の第２の巻線Ｎ２に発生する電圧を整流平滑するこ
とにより、コンデンサ１３の両端に出力電圧が得られ、
出力負荷１４に供給される。コンデンサ１３の両端で得
られる出力電圧が基準電圧源１８の電圧より上昇すると
、誤差増幅器１７の出力は上昇し、トランジスタ１６に
より多くのベース電流を供給する。この状態において、
トランジスタ１６のコレクタ・エミツタ間のインピーダ
ンスは低下するため、第２図におけるＴｔ２からｔ＝Ｔ
３までの期間が増加する。このため、主スイツチ素子で
あるトランジスタ２の遮断期間が増加し、トランジスタ
２の導通周期に対する導通期間の割合、すなわち動作デ
ユーテイ比が低下するため、前記出力電圧は低下する。
出力電圧が基準電圧源１８の電圧より低下すると上記動
作と逆の動作がおこなわれ、出力負荷１４には一定の出
力電圧が供給される。以上説明した従来の直流・直流変
換回路を実現する場合、変成器３の４個の巻線間の結合
をいかに良好に得るかという問題がある。
２のベース間に接続された抵抗４よりトランジスタ２に
ベース電流が供給され、トランジスタ２にコレクタ電流
が流れると、変成器３の第１の巻線Ｎ，を介して第３の
巻線Ｎ３にトランジスタ２のベース電流をさらに増加さ
せるような電圧が発生し、トランジスタ２は正帰還動作
により直ちに飽和状態に移行する。変成器３の第３の巻
線Ｎ３に誘起した電圧は抵抗８とコンデンサ９で第２図
Ｂの波形のように積分され、トランジスタ７のベース・
エミツタ間電圧がトランジスタを導通させる電圧ＶＢＥ
２に達すると、ＴＯ：一Ｔ２の時刻にトランジスタ７が
導通し、トランジスタ２のベースを短絡するため、トラ
ンジスタ２が遮断する。トランジスタ２の遮断期間に、
変成器３の第４の巻線Ｎ４には整流器５を導通させる方
向に逆起電圧が発生し、可変インピーダンス素子である
トランジスタ１６のコレクタ・エミツタ間インピーダン
スにより第２図Ｄの波形のように、変成器３の励磁りセ
ツト電流が流れる。この期間に、トランジスタ２のコレ
クタ・エミツタ間電圧は、第２図Ｃの波形のように入力
電源１の端子電圧ＶＩＮより高い値となり、変成器３の
第３の巻線Ｎ３にはトランジスタ２を遮断させる電圧が
誘起するため、トランジスタ２のベース・エミツタ間電
圧は、第２図Ａの波形のようにトランジスタ２を導通さ
せる場合と逆極性の電圧が印加される。ｔ−Ｔ３で変成
器３の励磁電流が第４の巻線Ｎ４を通して放出し終ると
、トランジスタ２のベース・エミツタ間電圧は零にもど
り、直ちに抵抗４を通してトランジスタ２を再度導通さ
せる動作を繰返す。トランジスタ２が導通した時、変成
器３の第２の巻線Ｎ２に発生する電圧を整流平滑するこ
とにより、コンデンサ１３の両端に出力電圧が得られ、
出力負荷１４に供給される。コンデンサ１３の両端で得
られる出力電圧が基準電圧源１８の電圧より上昇すると
、誤差増幅器１７の出力は上昇し、トランジスタ１６に
より多くのベース電流を供給する。この状態において、
トランジスタ１６のコレクタ・エミツタ間のインピーダ
ンスは低下するため、第２図におけるＴｔ２からｔ＝Ｔ
３までの期間が増加する。このため、主スイツチ素子で
あるトランジスタ２の遮断期間が増加し、トランジスタ
２の導通周期に対する導通期間の割合、すなわち動作デ
ユーテイ比が低下するため、前記出力電圧は低下する。
出力電圧が基準電圧源１８の電圧より低下すると上記動
作と逆の動作がおこなわれ、出力負荷１４には一定の出
力電圧が供給される。以上説明した従来の直流・直流変
換回路を実現する場合、変成器３の４個の巻線間の結合
をいかに良好に得るかという問題がある。
すなわち、比較的大きい出力電力を出力負荷１４に供給
する場合、第１の巻線Ｎ，と第２の巻線Ｎ２の間の結合
を密にしておかないと、第１の巻線Ｎ，側から第２の巻
線Ｎ２側を見た漏洩インダクタンスに蓄積されるエネル
ギーが増加し、電力損失が増加する。一方、第１の巻線
Ｎ，と第２の巻線Ｎ２の結合を密にすると、第１の巻線
ｎ１と第４の巻線Ｎ４間の結合は疎になる。この場合、
第１の巻線ｎ１から第４の巻線Ｎ４を見た漏洩インダク
タンスの増加するため、トランジスタ２がｔ＝ｔ１から
Ｔｔ２の期間、すなわち導通期間に第１の巻線ｎ１に蓄
積された励磁電流はｔ＝Ｔ２で、トランジスタ２が遮断
した瞬間に第４の巻線Ｎ４を通して流れないため、第１
の巻線Ｎ，に極めて高いサージ電圧が発生する。このサ
ージ電圧がトランジスタ２のコレクタ・エミツタ間に印
加されるため、トランジスタ２には高耐圧のトランジス
タ素子を用いねばならぬ欠点を生ずる。本発明は、上記
従来例の欠点を除去するために、従来の回路で用いた変
成器の第４巻線を除去すると共に、従来の回路で用いた
整流器を電界効果トランジスタに置換した全く新規な直
流・直流変換回路を提供するものである。
する場合、第１の巻線Ｎ，と第２の巻線Ｎ２の間の結合
を密にしておかないと、第１の巻線Ｎ，側から第２の巻
線Ｎ２側を見た漏洩インダクタンスに蓄積されるエネル
ギーが増加し、電力損失が増加する。一方、第１の巻線
Ｎ，と第２の巻線Ｎ２の結合を密にすると、第１の巻線
ｎ１と第４の巻線Ｎ４間の結合は疎になる。この場合、
第１の巻線ｎ１から第４の巻線Ｎ４を見た漏洩インダク
タンスの増加するため、トランジスタ２がｔ＝ｔ１から
Ｔｔ２の期間、すなわち導通期間に第１の巻線ｎ１に蓄
積された励磁電流はｔ＝Ｔ２で、トランジスタ２が遮断
した瞬間に第４の巻線Ｎ４を通して流れないため、第１
の巻線Ｎ，に極めて高いサージ電圧が発生する。このサ
ージ電圧がトランジスタ２のコレクタ・エミツタ間に印
加されるため、トランジスタ２には高耐圧のトランジス
タ素子を用いねばならぬ欠点を生ずる。本発明は、上記
従来例の欠点を除去するために、従来の回路で用いた変
成器の第４巻線を除去すると共に、従来の回路で用いた
整流器を電界効果トランジスタに置換した全く新規な直
流・直流変換回路を提供するものである。
以下、図面により実施例を詳細に説明する。第３図は、
本発明の１実施例を示したもので、第１図と同一符号の
ものは同一の部分を示しており、また２１は変成器、２
２は電界効果トランジスタ、２３，２４は整流器、２５
は抵抗である。
本発明の１実施例を示したもので、第１図と同一符号の
ものは同一の部分を示しており、また２１は変成器、２
２は電界効果トランジスタ、２３，２４は整流器、２５
は抵抗である。
電界効果トランジスタ２２のソースＳが出力端子の片側
、すなわち出力負荷１４の片側に接続され、電界効果ト
ランジスタのドレインＤが変成器２１の第２の巻線Ｎｌ
２の片端に接続され、電界効果トランジスタのゲートＧ
にはソースＳとの間に抵抗２５、上記第２の巻線Ｎｌ２
の他端との間に整流器２４、誤差増幅器１７の出力との
間に整流器２３が各々接続されている。変成器２１の第
１の巻線Ｎｌｌと第２の巻線Ｎ，２と第３の巻線Ｎ，３
は各々第１図における変成器３の第１の巻線Ｎ，、第２
の巻線Ｎ２、第３の巻線Ｎ３と全く同一である。本実施
例で用いた電界効果トランジスタ２２は、Ｎチヤネルエ
ンハンスメント形ＭＯＳ電界効果トランジスタ（以下単
にＭＯＳＦＥＴと略す）であり、その動作特性を第４図
により説明する。第４図は、この種のＭＯＳＦＥＴのド
レイン電流１Ｄとドレイン・ソース間電圧ＶＤ，の関係
をゲート・ソース間電圧（以下単にゲート電圧と略す）
ＶＧＳをパラメータとして表わしたものであり、第１象
現はＤｓが正極性で通常のトランジスタ動作特性を示す
。すなわち、ゲート電圧ＶＧＳを０からＶＧＳｌ，′Ｖ
ＱＳ，，・・・・・・，ＶＧＳｎと変えると、ドレイン
電流１Ｄが変化する。第３象現はＤＳが負極性の動作特
性を示し、ゲート電圧ＧＳに十分大きなバイアス電圧Ｖ
ＧＳｎを印加すると、第１象現の特性と原点対象な特性
が得られる。すなわち十分大きなバイアス電圧ＧＳｎの
印加により、ＭＯＳＦＦＴのドレインとソース間は単な
る抵抗体となることを示す。第３象現でゲート電圧ＶＧ
ＳをＯとすると、ドレインとソース間は単なるＰＮ接合
整流器となり、点線で示す特性になる。ゲート電圧ＶＧ
Ｓに十分大きなバイアス電圧ＶＧＳＯを印加しても、ド
レイン電流の負極性方向の増加と共に、上記ＰＮ接合整
流器の特性と交わると（この時のドレイン電流ＩＤをＩ
Ｆとする）、ドレイン電流１Ｄはより順方向電圧が低い
ＰＮ接合ダイオードの方に流れてしまうため、ドレイン
電流１ＤがＩＦ以上の領域ではゲート電圧ＶＧＳがＯの
場合の特性と同一となる。第３図の実施例において、主
スイツチ素子であるトランジスタ２が導通すると、変成
器２１の第２の巻線Ｎｌ２を通してＭＯＳＦＥＴ２２の
ソースＳに対してドレインＤに負極性の電圧が印加され
る。
、すなわち出力負荷１４の片側に接続され、電界効果ト
ランジスタのドレインＤが変成器２１の第２の巻線Ｎｌ
２の片端に接続され、電界効果トランジスタのゲートＧ
にはソースＳとの間に抵抗２５、上記第２の巻線Ｎｌ２
の他端との間に整流器２４、誤差増幅器１７の出力との
間に整流器２３が各々接続されている。変成器２１の第
１の巻線Ｎｌｌと第２の巻線Ｎ，２と第３の巻線Ｎ，３
は各々第１図における変成器３の第１の巻線Ｎ，、第２
の巻線Ｎ２、第３の巻線Ｎ３と全く同一である。本実施
例で用いた電界効果トランジスタ２２は、Ｎチヤネルエ
ンハンスメント形ＭＯＳ電界効果トランジスタ（以下単
にＭＯＳＦＥＴと略す）であり、その動作特性を第４図
により説明する。第４図は、この種のＭＯＳＦＥＴのド
レイン電流１Ｄとドレイン・ソース間電圧ＶＤ，の関係
をゲート・ソース間電圧（以下単にゲート電圧と略す）
ＶＧＳをパラメータとして表わしたものであり、第１象
現はＤｓが正極性で通常のトランジスタ動作特性を示す
。すなわち、ゲート電圧ＶＧＳを０からＶＧＳｌ，′Ｖ
ＱＳ，，・・・・・・，ＶＧＳｎと変えると、ドレイン
電流１Ｄが変化する。第３象現はＤＳが負極性の動作特
性を示し、ゲート電圧ＧＳに十分大きなバイアス電圧Ｖ
ＧＳｎを印加すると、第１象現の特性と原点対象な特性
が得られる。すなわち十分大きなバイアス電圧ＧＳｎの
印加により、ＭＯＳＦＦＴのドレインとソース間は単な
る抵抗体となることを示す。第３象現でゲート電圧ＶＧ
ＳをＯとすると、ドレインとソース間は単なるＰＮ接合
整流器となり、点線で示す特性になる。ゲート電圧ＶＧ
Ｓに十分大きなバイアス電圧ＶＧＳＯを印加しても、ド
レイン電流の負極性方向の増加と共に、上記ＰＮ接合整
流器の特性と交わると（この時のドレイン電流ＩＤをＩ
Ｆとする）、ドレイン電流１Ｄはより順方向電圧が低い
ＰＮ接合ダイオードの方に流れてしまうため、ドレイン
電流１ＤがＩＦ以上の領域ではゲート電圧ＶＧＳがＯの
場合の特性と同一となる。第３図の実施例において、主
スイツチ素子であるトランジスタ２が導通すると、変成
器２１の第２の巻線Ｎｌ２を通してＭＯＳＦＥＴ２２の
ソースＳに対してドレインＤに負極性の電圧が印加され
る。
この場合、ソースＳに対してドレインＤの電圧は第４図
の点線で示すＰＮ接合整流器の順方向電圧以上にならな
いため、変成器２１の第２の巻線Ｎｌ２に発生する電圧
はほとんど整流器１１の端子間に印加されることになる
。この時、変成器２１の第２の巻線Ｎｌ２の巻始め方向
（・印で示す）に接続された整流器２４を通してＭＯＳ
ＦＥＴ２２のゲートＧに十分大きなバイアス電圧を印加
フできるため、ＭＯＳＦＥＴ２２の動作状態は第４図に
おける第３象現のＶＧＳ二ＧＳｎの特性直線上にある。
の点線で示すＰＮ接合整流器の順方向電圧以上にならな
いため、変成器２１の第２の巻線Ｎｌ２に発生する電圧
はほとんど整流器１１の端子間に印加されることになる
。この時、変成器２１の第２の巻線Ｎｌ２の巻始め方向
（・印で示す）に接続された整流器２４を通してＭＯＳ
ＦＥＴ２２のゲートＧに十分大きなバイアス電圧を印加
フできるため、ＭＯＳＦＥＴ２２の動作状態は第４図に
おける第３象現のＶＧＳ二ＧＳｎの特性直線上にある。
従つて、変成器２１の第２の巻線Ｎｌ２から塞流線輪１
２を通してコンデンサ１３または出力負荷１４に電流が
流れ、ＭＯＳＦＥＴ２２のソースＳからドレインＤに上
記電流がもどる。この時、ＭＯＳＦＥＴ２２のドレイン
電流１Ｄを第４図に示すＩＦ以下の値で動作させれば、
通常のＰＮ接合整流器を用いる場合より順方向電圧降下
値が小さいため、整流器で消費する電力が低下すること
は明らかである。次に、主スイツチ素子であるトランジ
スタ２が遮断すると、変成器２１の第２の巻線Ｎｌ２に
負極性の電圧、すなわちＭＯＳＦＥＴ２２のドレインＤ
に対して整流器１１のカソードに負極性の電圧が発生す
る。
２を通してコンデンサ１３または出力負荷１４に電流が
流れ、ＭＯＳＦＥＴ２２のソースＳからドレインＤに上
記電流がもどる。この時、ＭＯＳＦＥＴ２２のドレイン
電流１Ｄを第４図に示すＩＦ以下の値で動作させれば、
通常のＰＮ接合整流器を用いる場合より順方向電圧降下
値が小さいため、整流器で消費する電力が低下すること
は明らかである。次に、主スイツチ素子であるトランジ
スタ２が遮断すると、変成器２１の第２の巻線Ｎｌ２に
負極性の電圧、すなわちＭＯＳＦＥＴ２２のドレインＤ
に対して整流器１１のカソードに負極性の電圧が発生す
る。
このため、塞流線輪１２に流れていた電流は整流器１１
を通して継続する。この時、整流器１１のアノードに対
してカソードの電位は整流器１１の順方向電圧値となる
ため、ＭＯＳＦＥＴ２２のゲートＧには整流器２４を通
してバイアス電圧を印加することはない。さらにＭＯＳ
ＦＥＴ２２のソースＳに対してドレインＤには正極性の
電圧が印加されるため、ＭＯＳＦＥＴ２２は第４図に示
す第１象現の特性で動作する。この状態で、もし出力負
荷１４に印加する出力電圧が基準電圧源１８の電圧より
高くなると、誤差増幅器１７の出力より整流器２３を通
してＭＯＳＦＥＴ２２のゲートＧに高いバイアス電圧を
印加するため、ＭＯＳＦＥＴ２２のドレイン・ソース間
のインピーダンスが低下し、変成器２１の第２の巻線Ｎ
，２からＭＯＳＦＥＴのドレインＤ、ソースＳ、整流器
１１を通して第２の巻線Ｎｌ２に流れる変成器２１の励
磁りセツト電流が全部放出されるまでの期間が増加し、
もし出力負荷１４に印加する出力電圧が基準電圧源１８
の電圧より低くなると、上記と逆の動作により上記励磁
りセツト電流が全部放出されるまでの期間が減少する。
この動作は第１図に示す従来の回路の動作と全く同一で
あることは明らかである。以上説明したように、本発明
によれば、従来の回路で用いていた第４の巻線を必要と
しないため、変成器の第１の巻線と第２の巻線の間の結
合を密にすれば、従来の回路で問題となる欠点をすべて
解決できるのみならず、電界効果トランジスタを整流器
として用いることにより電力損失を小さくすることが可
能となり、さらに上記電界効果トランジスタを主スイツ
チ素子の遮断期間を決める可変インピーダンス素子とし
て兼用することができるため、本発明により高性能でか
つ回路構成部品数が少ない直流・直流変換回路を実現で
きる。
を通して継続する。この時、整流器１１のアノードに対
してカソードの電位は整流器１１の順方向電圧値となる
ため、ＭＯＳＦＥＴ２２のゲートＧには整流器２４を通
してバイアス電圧を印加することはない。さらにＭＯＳ
ＦＥＴ２２のソースＳに対してドレインＤには正極性の
電圧が印加されるため、ＭＯＳＦＥＴ２２は第４図に示
す第１象現の特性で動作する。この状態で、もし出力負
荷１４に印加する出力電圧が基準電圧源１８の電圧より
高くなると、誤差増幅器１７の出力より整流器２３を通
してＭＯＳＦＥＴ２２のゲートＧに高いバイアス電圧を
印加するため、ＭＯＳＦＥＴ２２のドレイン・ソース間
のインピーダンスが低下し、変成器２１の第２の巻線Ｎ
，２からＭＯＳＦＥＴのドレインＤ、ソースＳ、整流器
１１を通して第２の巻線Ｎｌ２に流れる変成器２１の励
磁りセツト電流が全部放出されるまでの期間が増加し、
もし出力負荷１４に印加する出力電圧が基準電圧源１８
の電圧より低くなると、上記と逆の動作により上記励磁
りセツト電流が全部放出されるまでの期間が減少する。
この動作は第１図に示す従来の回路の動作と全く同一で
あることは明らかである。以上説明したように、本発明
によれば、従来の回路で用いていた第４の巻線を必要と
しないため、変成器の第１の巻線と第２の巻線の間の結
合を密にすれば、従来の回路で問題となる欠点をすべて
解決できるのみならず、電界効果トランジスタを整流器
として用いることにより電力損失を小さくすることが可
能となり、さらに上記電界効果トランジスタを主スイツ
チ素子の遮断期間を決める可変インピーダンス素子とし
て兼用することができるため、本発明により高性能でか
つ回路構成部品数が少ない直流・直流変換回路を実現で
きる。
第１図は従来の直流・直流変換回路の回路図、第２図は
第１図の動作を説明するための動作波形を示した図、第
３図は本発明の１実施例の回路図、第４図は本発明に用
いた電界効果トランジスタの動作を説明するための特性
を示した図である。 １・・・・・・入力電源、２，７・・・・・・トランジ
スタ、３，２１・・・・・・変成器、４，６，８，２５
・・・・・・抵抗、５，９，１３・・・・・・コンデン
サ、１１，２３，２４・・・・・・整流器、１２・・・
・・・塞流線輪、１４・・・・・・出力負荷、１７・・
・・・・誤差増幅器、１８・・・・・・基準電圧源、２
２・・・・・・電界効果トランジスタ。
第１図の動作を説明するための動作波形を示した図、第
３図は本発明の１実施例の回路図、第４図は本発明に用
いた電界効果トランジスタの動作を説明するための特性
を示した図である。 １・・・・・・入力電源、２，７・・・・・・トランジ
スタ、３，２１・・・・・・変成器、４，６，８，２５
・・・・・・抵抗、５，９，１３・・・・・・コンデン
サ、１１，２３，２４・・・・・・整流器、１２・・・
・・・塞流線輪、１４・・・・・・出力負荷、１７・・
・・・・誤差増幅器、１８・・・・・・基準電圧源、２
２・・・・・・電界効果トランジスタ。
Claims (1)
- １ 変成器の第１の巻線と主スイッチ素子と入力電源を
直列に接続し、上記主スイッチ素子が導通時に上記変成
器の第２の巻線に発生する電圧を整流平滑して出力電圧
を得る直流・直流変換回路において、上記変成器の第３
の巻線に発生する電圧により上記主スイッチ素子の制御
電極に正帰還をかけ、上記主スイッチ素子が導通してか
ら所定の期間後に、上記主スイツチ素子の制御電極に印
加された電圧を遮断する機能を設け、上記変成器の第２
の巻線の一方の端子と出力端子の一方の端子に電界効果
トランジスタのドレインとソースを各々接続し、上記主
スイッチ素子が導通時に上記電界効果トランジスタのゲ
ートに十分に大きいバイアス電圧を印加し、上記主スイ
ッチ素子が遮断時に上記出力電圧に応じて上記電界効果
トランジスタのゲート電圧を可変することを特徴とする
直流・直流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9928779A JPS596146B2 (ja) | 1979-08-03 | 1979-08-03 | 直流・直流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9928779A JPS596146B2 (ja) | 1979-08-03 | 1979-08-03 | 直流・直流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5625375A JPS5625375A (en) | 1981-03-11 |
| JPS596146B2 true JPS596146B2 (ja) | 1984-02-09 |
Family
ID=14243426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9928779A Expired JPS596146B2 (ja) | 1979-08-03 | 1979-08-03 | 直流・直流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS596146B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62166777A (ja) * | 1986-01-16 | 1987-07-23 | Sanken Electric Co Ltd | 直流−直流変換器 |
| JPS6387171A (ja) * | 1986-09-29 | 1988-04-18 | Shindengen Electric Mfg Co Ltd | リンギングチョークコンバータ |
| JPS6387170A (ja) * | 1986-09-29 | 1988-04-18 | Shindengen Electric Mfg Co Ltd | リンギングチョークコンバータ |
-
1979
- 1979-08-03 JP JP9928779A patent/JPS596146B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5625375A (en) | 1981-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6643144B2 (en) | Circuit configuration for applying a supply voltage to a load and method for such application | |
| KR100760085B1 (ko) | 스위칭 전원 공급장치 및 스위칭 방법 | |
| JP2835299B2 (ja) | 自励式ｄｃ−ｄｃコンバータ | |
| JPH05268764A (ja) | 交流電流検出器および電源回路 | |
| JPH0357713B2 (ja) | ||
| US5070294A (en) | Multi-output dc-dc converter using field-effect transistor switched at high frequency | |
| US20230275526A1 (en) | Rectifying element and voltage converter comprising such a rectifying element | |
| CN111865086B (zh) | 自供电控制电路及控制方法以及开关电源电路 | |
| US5825163A (en) | DC-to-DC converter with low supply voltage | |
| KR101969117B1 (ko) | 액티브 클램프 포워드 컨버터 및 그 구동방법 | |
| JP3118424B2 (ja) | 自励式スイッチング電源 | |
| JPS596146B2 (ja) | 直流・直流変換回路 | |
| JPH10210736A (ja) | 降圧型ｄｃ−ｄｃコンバータ | |
| JPS6322149B2 (ja) | ||
| US6348784B1 (en) | Switching power supply | |
| CN110932528A (zh) | 自供电控制电路及控制方法以及开关电源电路 | |
| JPS5932218Y2 (ja) | 直流直流変換回路 | |
| JP2596163Y2 (ja) | チョッパ回路 | |
| JP3507779B2 (ja) | スイッチング電源 | |
| JP2976044B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH05153773A (ja) | 直流直流コンバータ | |
| JP2947998B2 (ja) | スイッチング回路 | |
| JPS6115523A (ja) | 突入電流抑制回路 | |
| JPH09191641A (ja) | 自励式ｄｃ−ｄｃコンバータ | |
| JPH11332236A (ja) | 直流電圧変換器 |