WO2011013692A1

WO2011013692A1 - Ｄｃ－ｄｃコンバータ

Info

Publication number: WO2011013692A1
Application number: PCT/JP2010/062672
Authority: WO
Inventors: 直史赤穂
Original assignee: ローム株式会社
Priority date: 2009-07-29
Filing date: 2010-07-28
Publication date: 2011-02-03

Abstract

　本発明に係るＤＣ－ＤＣコンバータは、入力電圧源と、前記入力電圧源に接続された入力端子と、前記入力電圧源を所定の電圧に変換した出力電圧を出力する出力端子と、第１の主電極、第２の主電極、制御電極及び基板電極を有し前記入力端子に前記第１の主電極が、前記出力端子に前記第２の主電極が各別に接続されたトランジスタと、前記第１の主電極と前記基板電極との間の導電路を電気的にショートさせる第１のショート手段と、前記第１のショート手段と相補的に作動し、前記第２の主電極と前記基板電極との間の導電路を電気的にショートさせ、かつ、前記第１のショート手段が作動した後に作動する第２のショート手段と、を備えている。

Description

ＤＣ－ＤＣコンバータ

　本発明は、ＤＣ－ＤＣコンバータに関するものである。なお、より具体的に述べると、本明細書中には、下記第１～第３の技術分野に関わる技術的特徴が開示されている。

＜第１の技術分野＞
　本発明は、スイッチング電源装置に関し、特にバックアップ機能及び過電圧保護機能を備えたスイッチング電源装置に関する。

＜第２の技術分野＞
　本発明は、ＤＣ－ＤＣコンバータ及びその駆動方法に関し、特に半導体集積回路化に好適なものに関する。

＜第３の技術分野＞
　本発明は、スイッチングレギュレータ及びリニアレギュレータの両方を兼ね備えた電源供給装置に関する。

＜第１の背景技術＞
　従来、スイッチング電源装置には昇圧型、降圧型、昇降圧型及び反転型などの方式が知られている。これらのスイッチング電源装置には過電圧保護回路を設ける場合も少なくない。特許文献１は降圧型のスイッチング電源装置に用いる過電圧保護回路を開示する。

　特許文献１はスイッチング電源装置のセットにおいて、出力電圧の調整中に誤って出力電圧を高くし過ぎたり、逆に低くし過ぎたりすることがあることを示唆する。又、出力電圧の調整中において出力端子から電源の供給を受ける回路や装置を破壊したり、誤動作を引き起こしたりする可能性があることも示唆する。

　図４は特許文献１の図１に示された電源装置の過電圧保護回路を示す。なお、参照符号は特許文献１のものからは替えている。電源入力端子４０１から入力された電源入力電圧はスイッチング電源装置の一部であるスイッチング制御ＩＣ４１８の電源端子４０２とパワーＭＯＳＦＥＴ４０３のソースとに印加される。スイッチング制御ＩＣ４１８は発振器４０４を内蔵しており発振器４０４は一定周波数の三角波信号を発生し、この三角波信号はＰＷＭ比較器４０５の反転入力端子に入力される。ＰＷＭ比較器４０５は、このＰＷＭ比較器４０５への入力に応じて決まるデューティ比のパルスを出力し、この出力は制御回路４０６を介してスイッチング制御ＩＣ４１８の出力端子４０７から出力される。

　図４に示す電源装置の過電圧保護回路は、電源入力端子４０１と電源出力端子４１１との端子間にパワーＭＯＳＦＥＴ４０３、ダイオード４０８、インダクタ４０９、キャパシタ４１０が設けられている。

　電源出力端子４１１の出力電圧Ｖｏは抵抗４１２，４１３で抵抗分割され、この抵抗分割点４１２ａがスイッチング制御ＩＣ４１８のフィードバック端子４１４に接続されている。

　スイッチング制御ＩＣ４１８はフィードバック端子４１４のほかに電源端子４０２、出力端子４０７、入力端子４２２、接地端子４１７を備える。

　図４に示す電源装置の過電圧保護回路において、調整中に可変抵抗を回し過ぎなどして、抵抗４１２あるいは４１３がショート状態となった場合には瞬間的に電源出力端子４１１の出力電圧Ｖｏが異常に高い値、あるいは低い値となる。

　電源出力端子４１１の出力電圧Ｖｏはスイッチング制御ＩＣ４１８に内蔵された抵抗４１９及び４２０によっても分圧されていて、これらの抵抗の抵抗分割点４１９ａの電圧Ｖ４１９ａは、ウィンドウコンパレータ４２３の±入力端子に入力されている。

　抵抗４１９及び４２０の抵抗値は一定の値に設定されている。抵抗４１９と４２０はどちらもスイッチング制御ＩＣ４１８の内部抵抗なので相対誤差は小さく温度特性もそろうとしている。

　スイッチ４２６は通常は端子４２６ａと端子４２６ｃとが接続された状態になっていて、誤差増幅器４１６の反転入力端子には外付けの抵抗４１２及び４１３の抵抗分割点４１２ａの電圧Ｖ４１２ａがスイッチ４２６の端子４２６ａ及び４２６ｃを介して入力されている。

　定電圧源４２４及び４２５の電圧は電源出力端子４１１に出力された出力電圧Ｖｏの下限値及び上限値を抵抗４１９，４２０で分圧した値に設定されている。これにより、抵抗４１２，４１３を回し過ぎなどして、出力電圧Ｖｏが異常に高い値、あるいは低い値になり、上限値あるいは下限値を超えた場合には、ウインドウコンパレータ４２３の出力がスイッチ４２６を切り替え、端子４２６ｃと端子４２６ｂが接続され、端子４２６ｃと端子４２６ａは切断された状態となる。これにより、たとえ抵抗４１２，４１３を誤って調整し、極端な場合にはショートしてしまったとしても出力電圧Ｖｏを上限値と下限値の間に入るように設定されるとしている。

　特許文献１に開示された過電圧保護回路は要約すると次のとおりである。すなわち、電源装置の出力電圧Ｖｏを調節するための調節手段すなわち抵抗４１２，４１３と、出力電圧Ｖｏを分圧するスイッチング制御ＩＣ４１８内に設けられた２つ以上の抵抗４１９，４２０を備えている。さらに、抵抗４１９，４２０の分圧点４１９ａの電圧Ｖ４１９ａと既定の限界値とを比較するウインドウコンパレータ(比較手段)４２３を備える。比較手段４２３による比較結果に基づいて、調節手段を構成する抵抗４１２，４１３を用いて出力電圧Ｖｏを調節するか、あるいは、抵抗４１９，４２０を用いて出力電圧Ｖｏを一定値に固定するかを選択する選択手段を構成するスイッチ４２６を備えている。

　さらに過電圧保護回路は、スイッチ４２６による選択結果に応じた接続点の電圧が反転入力端子に入力され、既定の一定電圧４１５が非反転入力端子に入力され、両入力端子の電圧の差に比例する電圧を出力する誤差増幅器４１６及び誤差増幅器４１６の出力に応じて出力電圧を制御する制御手段を備える。制御手段は、パワーＭＯＳＦＥＴ４０３、ＰＷＭ比較器４０５、制御回路４０６を備えている。そして、比較手段を構成するウインドウコンパレータ４２３が抵抗４１９，４２０の分圧点４１９ａの電圧Ｖ４１９ａが所定の限界値を超えたことを検出した場合に、選択手段であるスイッチ４２６は、抵抗４１９，４２０を用いて出力電圧Ｖｏを一定値に固定することを選択し、この選択結果に応じた接続点である抵抗４１９，４２０の分圧点の電圧Ｖ４１９ａを誤差増幅器４１６の反転入力端子に入力させるものである。

　特許文献１に開示された技術的思想はスイッチング電源装置のセットにおいて出力電圧の調整に使用する可変抵抗の回し過ぎなどで、可変抵抗がショート状態になった場合に、出力電圧が異常に高い値あるいは低い値になることを抑止するものである。こうした特許文献１のものは可変抵抗の調整での不具合を克服するものである。したがって特許文献１のものは可変抵抗が電気的又は物理的にオープン状態になった場合についてのバックアップ機能及び過電圧保護機能については何ら示唆していない。又、特許文献１は保護回路としてウインドウコンパレータ、誤差増幅器及びスイッチを用意しなければならないので回路構成が複雑になるという不具合を有する。

＜第２の背景技術＞
　ＤＣ－ＤＣコンバータは、ある直流入力電圧をそれよりも高い直流出力電圧又は低い電圧に変換する電源回路装置の１つである。なお、ＤＣ－ＤＣコンバータはスイッチングレギュレータとも呼ばれている。ＤＣ－ＤＣコンバータの中のいわゆる同期整流型は、インダクタに流れる電流をオン／オフさせるいわゆるスイッチングトランジスタと、このスイッチングトランジスタのオン期間にオフし、オフ期間にオンとなる、いわゆる相補的な動作を行う同期整流用トランジスタとを備える。

　ＤＣ－ＤＣコンバータの主回路部は半導体集積回路で構成されるのが一般的である。しかし、半導体集積回路には、いわゆる寄生素子が形成され、その寄生素子がＤＣ－ＤＣコンバータの本来の動作や電気的特性に影響を与えることもよく知られている。そうした寄生素子による影響を排除するために従来いくつかの改善案が提案されている。

　特許文献２は、スイッチングレギュレータを半導体集積回路で構成したときに、ＭＯＳトランジスタ特有の寄生ダイオードによって昇圧動作停止時に出力端子に出力電圧が生じるという不具合を排除するための同期整流型のスイッチングレギュレータを提案する。

　特許文献２は、こうした不具合を排除するために、スイッチングレギュレータの昇圧動作時と昇圧停止時にＭＯＳトランジスタの基板電位を２つのＭＯＳトランジスタを用いて切り替えることを提案する。具体的には、昇圧時には同期整流用トランジスタに形成される寄生ダイオードによる出力端子側から入力端子側への電流リークを抑制し、昇圧時は同期整流用トランジスタ側に形成される寄生ダイオードによる入力端子側から出力端子側への電流リークを抑制させるというものである。こうした目的を達成するために、同期整流用トランジスタ側に形成される寄生ダイオードの向きを昇圧動作時と昇圧停止時に切り替えるとしている。

　特許文献３は、昇圧型ＤＣ－ＤＣコンバータ及び半導体集積回路にかかる。特許文献３は、昇圧停止時から昇圧動作を開始するとき、同期整流用トランジスタの基板バイアス状態も一緒に切り替えてしまうと、その瞬間、同期整流用トランジスタに形成される寄生トランジスタを介して入力端子側から出力端子側に向けてラッシュ電流が流れ、同期整流用トランジスタが破壊される虞があることを示唆する。

　特許文献３はこうした不具合を排除するために、昇圧停止時から昇圧動作を開始するとき、同期整流用トランジスタの出力端子側の電極を充電してラッシュ電流の流れを防止し、同期整流用トランジスタが破壊される虞を未然に防止するとしている。

　図１０は特許文献２の図１に示された昇圧型ＤＣ－ＤＣコンバータの一部を示す。特許文献２に開示された昇圧型ＤＣ－ＤＣコンバータＢＳＴは、インダクタＬ１を介して入力端子Ｖｉｎに電力が供給され、出力端子Ｖｏｕｔに昇圧電圧を得る。入力端子Ｖｉｎに供給される電力はたとえば、バッテリ電源ＢＡＴから与えられる。昇圧を行う基本構成はスイッチングレギュレータの構成を成している。すなわち、入力端子Ｖｉｎに一端が結合され、他端が回路のグランドＧＮＤに接続されたＮチャネル型の第１ＭＯＳトランジスタＭ１と、入力端子Ｖｉｎに一端が結合され、他端が出力端子Ｖｏｕｔに接続されたＰチャネル型の第２ＭＯＳトランジスタＭ２とを備え、第１ＭＯＳトランジスタＭ１と第２ＭＯＳトランジスタＭ２は昇圧制御回路ＢＳＴＣＮＴによってスイッチ制御される。

　第２ＭＯＳトランジスタＭ２の基板Ｍ２ｂと電極Ｍ２ｄとの間には第３ＭＯＳトランジスタＭ３を接続し、第２ＭＯＳトランジスタＭ２の基板Ｍ２ｂと電極Ｍ２ｓとの間には第４ＭＯＳトランジスタＭ４を接続する。さらに昇圧動作において、第３ＭＯＳトランジスタＭ３をオフとし、第４ＭＯＳトランジスタＭ４をオンするものである。

　第１ＭＯＳトランジスタＭ１及び第２ＭＯＳトランジスタＭ２が共にオフにされる昇圧停止時においては、第３ＭＯＳトランジスタＭ３をオンとし、第４ＭＯＳトランジスタＭ４をオフとする。昇圧停止時から昇圧動作を開始するときは、その前に第２ＭＯＳトランジスタＭ２の出力端子Ｖｏｕｔ側の電極Ｍ２ｓを充電するための基板バイアススイッチ制御回路ＢＧＣＮＴ及び昇圧制御回路ＢＳＴＣＮＴを備える。なお説明の便宜上、本書においては、昇圧制御回路ＢＳＴＣＮＴ及び基板バイアススイッチ制御回路ＢＧＣＮＴはそれぞれドライバＤＲＶ１及びＤＲＶ２のみを抜き出して表示した。

　昇圧動作時は第３ＭＯＳトランジスタＭ３をオフとし、第４ＭＯＳトランジスタＭ４をオンとすることにより、第２ＭＯＳトランジスタＭ２に形成される寄生ダイオードによる出力端子Ｖｏｕｔ側から入力端子Ｖｉｎ側への電流リークを抑制している。

　昇圧停止時は、第３ＭＯＳトランジスタＭ３をオンとし、第４ＭＯＳトランジスタＭ４をオフとすることにより、第２ＭＯＳトランジスタＭ２に形成される寄生ダイオードによる入力端子Ｖｉｎ側から出力端子Ｖｏｕｔ側への電流リークを抑制している。

　昇圧停止時から昇圧動作を開始するときには、第２ＭＯＳトランジスタＭ２の基板Ｍ２ｂのバイアス状態を切り替える前に、第２ＭＯＳトランジスタＭ２の出力端子Ｖｏｕｔ側の電極Ｍ２ｓを充電する。これによって、第２ＭＯＳトランジスタＭ２に形成される寄生ダイオードを介して、入力端子Ｖｉｎ側から出力端子Ｖｏｕｔに向けてラッシュ電流が流れるという不具合を排除し、そのようなラッシュ電流によって第２ＭＯＳトランジスタＭ２が破壊される虞を未然に防止することができるとしている。

　特許文献４は電源装置に関し、具体的には同期整流型の昇圧型ＤＣ－ＤＣコンバータを開示する。昇圧停止時にスイッチングトランジスタ及び同期整流用トランジスタを確実にオフさせ、リーク電流を低減させるとしている。

　図１１は特許文献４の図１に示された従来の電源装置を示す。なお、図１１に用いた参照符号は特許文献３のものから替えている。又、一部の参照符号は本書で付け加えている。

　図１１において電源装置５００は、いわゆる昇圧型スイッチングレギュレータを構成している。電源装置５００は、インダクタＬ５０、ＭＯＳトランジスタＱ５１，Ｑ５２，Ｑ６１，Ｑ６２、抵抗Ｒ５１，Ｒ５２，Ｒ６１，Ｒ６２、キャパシタＣ５１、制御回路５１２、インバータ５１３から構成されている。なお、ダイオードＤ５１，Ｄ５２は、ＭＯＳトランジスタＱ５２の基板Ｂ５２と第１の主電極Ｑ５２ｄとの間、及び基板Ｂ５２と第２の主電極Ｑ５２ｓとの間にそれぞれ形成される寄生ダイオードである。なお、ＭＯＳトランジスタＱ５１及びＱ５２はスイッチングトランジスタ及び同期整流用トランジスタにそれぞれ相当する。ダイオードＤ６３はＭＯＳトランジスタＱ６２の基板Ｂ６２とその第１の主電極Ｑ６２ｄとの間に形成される寄生ダイオードである。

　制御回路５１２はコントロール端子Ｔｃｎｔに供給されるコントロール信号がハイレベルであり、インバータ５１３の出力信号がローレベルのときには、ＭＯＳトランジスタＱ５１のゲート電位をローレベルとし、ＭＯＳトランジスタＱ５２のゲート電位をハイレベルとする。これにより、ＭＯＳトランジスタＱ５１，Ｑ５２を共にオンとし、出力端子Ｔｏｕｔからの出力電圧Ｖｏｕｔの出力が停止されるよう電源装置５００が作動する。

　インバータ５１３の出力信号がローレベルのときには、ＭＯＳトランジスタＱ６１のゲート電位がローレベルになるのでオフとなる。ＭＯＳトランジスタＱ６１がオフすると、ＭＯＳトランジスタＱ６２はＭＯＳトランジスタＱ６１に追随してオフする。

　図１２Ａ、図１２Ｂは図１１に示した昇圧型ＤＣ－ＤＣコンバータの同期整流用トランジスタ、すなわちＭＯＳトランジスタＱ５２の周辺の等価回路を表す。ＭＯＳトランジスタＱ５２は、第１の主電極Ｑ５２ｄ及び第２の主電極Ｑ５２ｓ、制御電極Ｑ５２ｇ及び基板電極Ｂ５２を備える。ＭＯＳトランジスタＱ５２は入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に設けられている。入力端子Ｔｉｎには電源電圧ＶＤＤが供給されている。なお、図１２Ａ、図１２Ｂは特許文献４の図２に示された等価回路に相当するが参照符号は替えている。図１２Ａは昇圧型ＤＣ－ＤＣコンバータの昇圧時を、図１２Ｂは昇圧停止時の等価回路をそれぞれ表す。

　図１２Ａに示す昇圧動作時には、コントロール端子Ｔｃｎｔに供給されるコントロール信号がローレベルとされる。ローレベルのコントロール信号はインバータ５１３により反転されてハイレベルとされ、制御回路５１２及びＭＯＳトランジスタＱ６１の制御（ゲート）に供給される。

　制御回路５１２はＭＯＳトランジスタＱ５１とＭＯＳトランジスタＱ５２とを交互にオンさせる。ＭＯＳトランジスタＱ６１はゲート電極がハイレベルとなるのでオン状態を維持する。ＭＯＳトランジスタＱ６１がオンすると、ＭＯＳトランジスタＱ６２のゲート電位がローレベルとなるのでＭＯＳトランジスタＱ６２はＭＯＳトランジスタＱ６１に追随してオンする。

　ＭＯＳトランジスタＱ６１，Ｑ６２の両者がオンすると、これらのトランジスタの第１の主電極と第２の主電極との間の導電路は、小さな抵抗でショートされた状態とほぼ等価となり、ショート時の抵抗成分を無視すれば図１２Ａの等価回路で表すことができる。すなわち、ＭＯＳトランジスタＱ５２の基板Ｂ５２と出力端子Ｔｏｕｔとがショートされた状態に等しくなる。又、ＭＯＳトランジスタＱ６１がオンしているので基板Ｂ５２と接地端子Ｔｇｎｄとの間には抵抗Ｒ６２が接続され、基板Ｂ５２は接地電位に維持される状態と等価となる。

　図１２Ｂに示す昇圧停止時には、コントロール端子Ｔｃｏｎに供給されるコントロール信号はハイレベルとされる。このとき、インバータ５１３の出力はローレベルとなり、制御回路５１２は、ＭＯＳトランジスタＱ５１，Ｑ５２を共にオフに維持する。又、インバータ５１３の出力がローレベルとなることにより、ＭＯＳトランジスタＱ６１，Ｑ６２は共にオフとなる。このときＭＯＳトランジスタＱ５２の基板Ｂ５２には抵抗Ｒ６１を介して入力端子Ｔｉｎより電源電圧ＶＤＤが供給されることになる。このため、昇圧停止時には図１２Ｂに示す等価回路で表すことができる。

　すなわち、昇圧停止時にはＭＯＳトランジスタＱ５１，Ｑ５２，Ｑ６１，Ｑ６２がすべてオフすることによって、抵抗Ｒ６１とダイオードＤ５１，Ｄ５２，Ｄ６３が等価回路上に現れる。

　特許文献４によれば出力端子Ｔｏｕｔからの出力を停止したときに、ＭＯＳトランジスタＱ５２及びＱ６１を確実にオフさせることができ、また、このときダイオードＤ５２，Ｄ６３も逆方向とすることができるため、電源６１から出力端子Ｔｏｕｔにリーク電流が流れるという不具合を防止することができるとしている。又、抵抗Ｒ６１，Ｒ６２によりＭＯＳトランジスタＱ５２の基板Ｂ５２の電位及びＭＯＳトランジスタＱ６２の制御（ゲート）電極の電圧を調整できるため設計を容易に行えるとしている。

　特許文献２～４は昇圧動作時と昇圧停止時に同期整流用トランジスタに形成される寄生ダイオードの電気的な接続を切り替えるという点では共通する。又、昇圧時における同期整流用トランジスタの周辺の等価回路は特許文献２～４において同じであることが分かる。

　図１３は、特許文献２～４に開示された昇圧型ＤＣ－ＤＣコンバータの昇圧動作時における同期整流用トランジスタの周辺の等価回路を表す。本書でいう同期整流用トランジスタは、たとえば特許文献３での第２ＭＯＳトランジスタＭ２が、特許文献４においては、ＭＯＳトランジスタＱ５２がそれぞれ相当する。

　図１３において、同期整流用トランジスタＴＲ２の入力端子ＳＩ側の電極ＴＲ２Ｄと基板電極ＴＲ２Ｂとの間に寄生ダイオードＤｉが接続され、基板電極ＴＲ２Ｂと同期整流用トランジスタＴＲ２の出力端子Ｓｏ側の電極ＴＲ２Ｓとは電気的にショートされる。したがって、寄生ダイオードＤｉは入力端子ＳＩと出力端子Ｓｏとの間に接続される。なお、図１３には入力電圧源ＶＩ、インダクタＬ、スイッチングトランジスタＴＲ１及びキャパシタＣを示すが、これらの電気的な動作の説明については割愛する。

　図１４は、図１３に示した昇圧型ＤＣ－ＤＣコンバータの出力端子Ｓｏに出力される出力電圧Ｖｏの出力電圧特性を示す。縦軸は出力端子Ｓｏに出力される出力電圧Ｖｏを、横軸は時間ｔをそれぞれ表す。なお、作図及び説明の便宜上、縦軸、横軸の目盛りは適宜縮小したりあるいは拡大したりして必ずしも実体を表していない。

　時刻Ｔ１で入力電圧源ＶＩが入力端子ＳＩに印加されると、時刻Ｔ２で出力端子Ｓｏには出力電圧（ＶＩ－Ｖｄｉ）が表れる。ここで、参照符号Ｖｄｉは寄生ダイオードＤｉの順方向の立ち上がり電圧である。すなわち、出力端子Ｓｏには寄生ダイオードＤｉによって入力端子ＳＩに印加された入力電圧源ＶＩよりも寄生ダイオードＤｉの順方向立ち上がり電圧分だけ降下した電圧が表れる。時刻Ｔ３に達すると、スイッチングトランジスタＴＲ１及び同期整流用トランジスタＴＲ２がオンする。すなわち、時刻Ｔ３に達して初めて本来の昇圧動作が開始されることになる。

　昇圧型ＤＣ－ＤＣコンバータの昇圧動作が開始される時刻Ｔ３は、出力端子Ｓｏに出力電圧（ＶＩ－Ｖｄｉ）が表れる時刻Ｔ２よりも遅く現れる。なぜならば、スイッチングトランジスタＴＲ１及び同期整流用トランジスタＴＲ２のゲート電極側には両者のトランジスタのオン／オフ動作を制御する図示しない制御回路から、パルス幅変調されたいわゆるＰＷＭ駆動信号が印加されるが、このＰＷＭ駆動信号はいわゆるソフトスタート信号によって制御され時間の経過とともに徐々に信号が増加されるために、両者のトランジスタが定常的に作動するまでに時間を要するからである。これに対して寄生ダイオードＤｉの動作は電気的に何ら制御されていないために、入力電圧源ＶＩの印加と同時に時刻Ｔ２のタイミングで出力電圧（ＶＩ－Ｖｄｉ）が表れるからである。

　時刻Ｔ４に達すると、出力端子Ｓｏには出力電圧Ｖｏが出力される。出力電圧Ｖｏは昇圧しようとする最終的な電源電圧に相当する。たとえば、入力電圧源ＶＩが５Ｖであるとき、出力電圧Ｖｏは１５Ｖという具合である。

　時刻Ｔ１－Ｔ２－Ｔ３－Ｔ４は昇圧動作期間ではあるが、実体的な昇圧動作は時刻Ｔ３－Ｔ４の期間である。時刻Ｔ４に達すると昇圧動作は完了し、時刻Ｔ４以降は昇圧動作がすべて完了し、昇圧動作に入っている期間である。

　本発明者はＤＣ－ＤＣコンバータにおける各種の問題点を克服するために、特許文献２～４に開示された技術的思想も勘案し、種々吟味した結果、昇圧動作中に同期整流用トランジスタに形成される寄生ダイオードが、ＤＣ－ＤＣコンバータの電気的特性に影響を与えていることを知見した。すなわち、図１４に参照符号Ｘ１で示すように、時刻Ｔ１－Ｔ２－Ｔ３の昇圧動作中において、出力電圧Ｖｏがステップ状に遷移するために、出力端子Ｓｏに接続されるキャパシタＣにラッシュ電流が流れるという不具合が生じることを知見した。このようにステップ状に出力電圧Ｖｏが遷移するのはダイオードＤｉの影響によるものであり、理想的な特性は参照符号Ｙ１で示すように時間の経過とともに出力電圧Ｖｏが徐々に増加する特性である。

＜第３の背景技術＞
　スイッチングレギュレータはＤＣ－ＤＣコンバータとも称され、定格負荷での効率は高いが、出力電圧のリプルや作動時のノイズが大きいことが知られている。また、内部での消費電力が比較的大きいため、出力電流が小さい場合の効率は低下することも知られている。一方、リニアレギュレータは、負荷電流が大きい場合は出力トランジスタで消費する電力が大きいため効率は低いが、出力電圧のリプルが少なく、作動時のノイズも小さいことが知られている。また、リニアレギュレータは出力電圧の立ち上がりや入力電圧変動及び負荷変動におけるそれぞれの応答時間を短縮することも知られている。

　特許文献５にはスイッチングレギュレータ及びリニアレギュレータの両方を兼ね備えたＤＣ－ＤＣコンバータ及び電源回路の一例が開示されている。

　特許文献６にもスイッチングレギュレータ及びＬＤＯ（Low　Drop　Output）などのリニアレギュレータの両方を兼ね備えた電源供給装置が開示されている。特許文献６は負荷電流の大きさにより両者を選択して切り換え、切り換え時に出力電圧の変動をきたさない電源供給装置を提供するとしている。そのために電源供給装置は、コンデンサの充電電圧を用いたソフトスタート機能を有するスイッチングレギュレータ及びリニアレギュレータを備える。そして、スタンバイ信号によって、スイッチングレギュレータ及びリニアレギュレータの出力を切り換える。スタンバイ信号がスイッチングレギュレータからリニアレギュレータに切り換えるときには直ちに切り換え、リニアレギュレータからスイッチングレギュレータに切り換えるときにはスイッチングレギュレータのソフトスタートを起動し、コンデンサの充電電圧が所定値に達するとスイッチングレギュレータに切り換えるとしている。

　特許文献７には複数の電源装置のソフトスタート回路の時定数回路を共通化することができる電源駆動装置が示されている。

　本発明者は特許文献５，６及び７に開示されている技術的思想に鑑み、スイッチングレギュレータ及びリニアレギュレータの両者を含む電源供給装置について種々検討を重ねた結果、特にスイッチングレギュレータとリニアレギュレータのいずれか一方に切り換える方式ではなく両者を同時に作動させる方式においては、同期整流型及び非同期型コンバータとに関わらずＬＤＯなどのリニアレギュレータとの間に出力電圧の立ち上がり特性にずれが生じることを知見した。

特開２０００－１３４９１４号公報特開平８－２５１９１３号公報特開２００８－７９３６０号公報特開２００５－２９５６２９号公報特開２００２－３３５６６８号公報特開２００５－１６８２３０号公報特開平１０－１６４８２５号公報

＜第１の課題＞
　本発明はスイッチング電源装置の出力電圧を調整するために用意された第１の分圧回路を構成する分圧抵抗が電気的にショート状態又はオープン状態に陥ったときに自動的に第２の分圧回路に切り替えることができるいわゆる保護機能及びバックアップ機能を備えたスイッチング電源装置を提供するものである。

＜第２の課題＞
　本発明は上記の不具合を克服したＤＣ－ＤＣコンバータ及びその駆動方法を提供することを目的とする。

＜第３の課題＞
　本発明はこうした不具合を克服した、すなわちスイチングレギュレータとリニアレギュレータを同期させて作動させることができる電源供給装置を提供することを目的とする。

＜第１の課題を解決するための手段＞
　本発明にかかるスイッチング電源装置は、
　（ａ）スイッチング電源装置（１００）の出力電源電圧（ＶＯＵＴ）が分圧され、分圧された電圧が帰還電圧（Ｖ１２０，Ｖ１２０ａ）として供給される誤差増幅器（１３０）を備えたスイッチング電源装置であって、
　（ｂ）誤差増幅器（１３０）は分圧した第１の帰還電圧（Ｖ１２０），第２の帰還電圧（Ｖ１２０ａ）及び基準電圧（Ｖｒｅｆ）が印加される３つの入力端子（－（ＩＮ１），－（ＩＮ２），＋（ＩＮ３））を備え、
　（ｃ）第１の帰還電圧（Ｖ１２０）と基準電圧（Ｖｒｅｆ）の大きさを比較する回路動作が遮断されたとき、
　（ｄ）第２の帰還電圧（Ｖ１２０ａ）と基準電圧（Ｖｒｅｆ）により誤差増幅器（１３０）が作動するスイッチング電源装置（１００）である。

　こうした構成によれば、この種のスイッチング電源装置には必須の構成要件である誤差増幅器を３つの入力端子を備えた差動増幅器で構成とするという比較的簡易な回路構成にもかかわらず、分圧回路の抵抗がオープン又はショートしたときのスイッチング電源装置のバックアップ機能及び過電圧保護機能を容易に発揮することができる。

　本発明にかかる別のスイッチング電源装置は、
　（ａ）入力電源電圧（ＶＩＮ）と、
　（ｂ）入力電源電圧が供給される電源入力端子（１６０）と、
　（ｃ）入力電源電圧を所定の大きさに変換した後の出力電源電圧（ＶＯＵＴ）を出力する電源出力端子（１８０）と、
　（ｄ）電源出力端子と接地端子との間に設けられた第１の分圧回路（１２０）と、
　（ｅ）第１の分圧回路（１２０）と並列に設けられた第２の分圧回路（１２０Ａ）と、
　（ｆ）第１の分圧回路（１２０）及び第２の分圧回路（１２０Ａ）から各別に帰還電圧（Ｖ１２０，Ｖ１２０ａ）が供給され基準電圧（Ｖｒｅｆ）が印加される誤差増幅器（１３０）と、
　（ｇ）誤差増幅器（１３０）の出力信号と三角波信号（Ｐｓ）を比較するＰＷＭ回路（１４０）と、
　（ｈ）ＰＷＭ回路（１４０）で生成されたパルス幅変調信号を出力する駆動回路（１５０）と、
　（ｉ）駆動回路（１５０）で駆動されるスイッチング用トランジスタ(ＱＨ，ＱＬ)を備えたスイッチング電源装置（１００）である。

　こうした構成によれば、第１の優先順位の第１の分圧回路からの帰還電圧が何らかの不具合によって、誤差増幅器に供給されなくなったとしても、第２の分圧回路からの帰還電圧が誤差増幅器に供給されるよう、誤差増幅器そのものが自動的に切り替えるので、比較的簡易な回路構成にも関わらずスイッチング電源装置のバックアップ機能及び過電圧保護機能を発揮することができる。

＜第２の課題を解決するための手段＞
　本発明のＤＣ－ＤＣコンバータ（２００）は、
　（ａ）入力電圧源（２１０）と、
　（ｂ）入力電圧源（２１０）に接続された入力端子（２２０）と、
　（ｃ）入力電圧源を所定の電圧に変換した出力電圧（ＶＯ）を出力する出力端子（２６０）と、
　（ｄ）第１の主電極（Ｑ２２ｄ）、第２の主電極（Ｑ２２ｓ）、制御電極及び基板電極（Ｑ２２ｂ）を有し入力端子（２２０）に第１の主電極（Ｑ２２ｄ）が、出力端子（２６０）に第２の主電極（Ｑ２２ｓ）が各別に接続されたトランジスタ（Ｑ２２）と、　　　
　（ｅ）第１の主電極（Ｑ２２ｄ）と基板電極（Ｑ２２ｂ）との間の導電路を電気的にショートさせる第１のショート手段（Ｑ２５，Ｑ２３）と、
　（ｆ）第１のショート手段と相補的に作動し、第２の主電極（Ｑ２２ｄ）と基板電極（Ｑ２２ｂ）との間の導電路を電気的にショートさせ、かつ、前記第１のショート手段（Ｑ２５，Ｑ２３）が作動した後に作動する第２のショート手段（Ｑ２６，Ｑ２４）を備えたＤＣ－ＤＣコンバータである。

　こうした構成によれば第１のショート手段（Ｑ２５，Ｑ２３）によって、第１の主電極（Ｑ２２ｄ）と基板電極（Ｑ２２ｂ）との間に介在される寄生ダイオード（Ｄ２１）によって入力電圧（ＶＩ）が出力端子（２６０）に伝達されるという不具合を排除することができる。

　本発明の別のＤＣ－ＤＣコンバータ（２００）は、
　（ａ）入力電圧源（２１０）と、
　（ｂ）入力電圧源（２１０）に一端が接続されるインダクタ（Ｌ１１）と、
　（ｃ）インダクタ（Ｌ２１）の他端に接続される入力端子（２２０）と、
　（ｄ）入力端子（２２０）と接地端子（２７０）との間に接続される第１のトランジスタ（Ｑ２１）と、
　（ｅ）入力端子（２２０）と出力端子（２６０）との間に接続され、第１の主電極、第２の主電極、制御電極及び基板電極を有する第２のトランジスタ（Ｑ２２）とを備え、
　（ｆ）第１の主電極は入力端子に、第２の主電極は出力端子に各別に接続され、
　（ｇ）第１のトランジスタ及び第２のトランジスタをオン／オフさせる制御信号を生成する第１の制御回路と、
　（ｈ）第１の主電極と基板電極との間の導電路を電気的にショートさせる第１のショート手段と、
　（ｉ）第１のショート手段と相補的に作動し、第２の主電極と基板電極との間の導電路を電気的にショートさせ、かつ、第１のショート手段が作動した後に作動する第２のショート手段を備えたＤＣ－ＤＣコンバータである。

　こうした構成によれば第１の制御回路によって、実質的な昇圧動作に入る前に第１のショート手段によって、第２のトランジスタの第１の主電極と基板電極とに介在される寄生ダイオードによっての回路接続を電気的にショートさせるので、入力電圧（ＶＩ）が出力端子（２６０）に伝達されるという不具合を排除することができる。

　さらに本発明のさらに別のＤＣ－ＤＣコンバータは、
　（ａ）入力電圧源（２１０）と、
　（ｂ）前記入力電圧源（２１０）に一端が接続されるインダクタ（Ｌ２１）と、
　（ｃ）前記インダクタ（Ｌ２１）の他端が接続される入力端子と、
　（ｄ）前記入力端子と接地端子（２７０）との間に接続される第１のトランジスタ（Ｑ２１）と、
　（ｅ）前記入力端子（２２０）と出力端子（２６０）との間に接続される第２のトランジスタ（Ｑ２２）と、
　（ｆ）前記第２のトランジスタ（Ｑ２２）の基板電極（Ｑ２２ｂ）と前記第２のトランジスタ（Ｑ２２）の前記入力端子（２２０）側の第１の主電極（Ｑ２２ｄ）との間に接続される第３のトランジスタ（Ｑ２３）と、
　（ｇ）前記第２のトランジスタ（Ｑ２２）の基板電極（Ｑ２２ｂ）と前記第２のトランジスタ（Ｑ２２）の前記出力端子（２６０）側の第２の電極（Ｑ２２ｓ）との間に接続される第４のトランジスタ（Ｑ２４）と、
　（ｈ）前記第３のトランジスタ（Ｑ２３）の制御電極（Ｑ２３ｇ）と基板電極（Ｑ２３ｂ）との間に接続される第１の抵抗（Ｒ２１）と、
　（ｉ）前記第４のトランジスタ（Ｑ２４）の制御電極（Ｑ２４ｇ）と基板電極（Ｑ２４ｂ）との間に接続される第２の抵抗（Ｒ２２）と、
　（ｊ）前記第２のトランジスタ（Ｑ２２）の前記基板電極（Ｑ２２ｂ）と前記第３及び第４のトランジスタ（Ｑ２３，Ｑ２４）の前記基板電極（Ｑ２３ｂ，Ｑ２４ｂ）を共通接続する共通接続体（２８０）と、
　（ｋ）前記第３のトランジスタ（Ｑ２３）の制御電極（Ｑ２３ｇ）に接続される第５のトランジスタ（Ｑ２５）と、
　（ｌ）前記第４のトランジスタ（Ｑ２４）の制御電極（Ｑ２４ｇ）に接続される第６のトランジスタ（Ｑ２６）と、
　（ｍ）前記第１及び第２のトランジスタ（Ｑ２１，Ｑ２２）を駆動する駆動信号を生成する第１の制御回路（２３０）と、
　（ｎ）前記第５及び第６のトランジスタを制御する制御信号を生成する第２の制御回路（２４０）を備えるＤＣ－ＤＣコンバータである。

　こうした構成によれば同期整流用の第２のトランジスタＱ２２の第１の主電極とその基板電極との間、及び第２の主電極と基板電極との間に印加される電圧を第３及び第４のトランジスタＱ２３，Ｑ２４で各別に制御することができる。これによって、昇圧動作時における同期整流用である第２のトランジスタＱ２２に与えるバイアスを所望する条件に設定することができる。又、第３及び第４のトランジスタの制御電極であるゲート電極には第１及び第２の抵抗を接続するも、これらの抵抗値を合わせるならば、第３のトランジスタＱ２３がオンしているときも、第４のトランジスタがオンしているときでも同じバイアス条件下でこれらのトランジスタを作動させることができる。これによって、オン／オフするトランジスタの動作が切り替えられたときにバイアス状態が不安定になるという不具合を排除することができる。

　本発明のＤＣ－ＤＣコンバータの駆動方法は、
　（ａ）入力電圧源と、
　（ｂ）入力電圧源に接続された入力端子と、
　（ｃ）入力電圧源を所定の電圧に変換した出力電圧を出力する出力端子と、
　（ｄ）第１の主電極、第２の主電極、制御電極及び基板電極を有し入力端子に第１の主電極が、出力端子に第２の主電極が各別に接続されたトランジスタと、
　（ｅ）第１の主電極と基板電極との間の導電路を電気的にショートさせる第１のショート手段と、
　（ｆ）第２の主電極と基板電極との間の導電路を電気的にショートさせる第２のショート手段を備えたＤＣ－ＤＣコンバータの駆動方法であって、
　（ｇ）第１のショート手段を作動させる第１のステップと、
　（ｈ）第１のステップに続いて第２のショート手段を作動させる第２のステップを備えたＤＣ－ＤＣコンバータの駆動方法である。

　こうした構成によれば、実質的な昇圧動作を始める前にトランジスタの主電極と基板電極との間に介在する寄生ダイオードによって生じる入力電圧源側から出力端子側に電圧が伝達されるという不具合を排除し、ＤＣ－ＤＣコンバータの動作スタートから昇圧動作に入るまでの回路動作をスムーズに行うことができる。

　本発明の別のＤＣ－ＤＣコンバータの駆動方法は、
　（ａ）入力電圧源と、
　（ｂ）入力電圧源に一端が接続されるインダクタと、
　（ｃ）インダクタの他端が接続される入力端子と、
　（ｄ）入力端子と接地端子との間に接続される第１のトランジスタと、
　（ｅ）入力端子と出力端子との間に接続され、第１の主電極、第２の主電極、制御電極及び基板電極を有する第２のトランジスタとを備え、
　（ｆ）第１の主電極は入力端子に、第２の主電極は出力端子側に各別に接続され、
　（ｇ）第１のトランジスタ及び第２のトランジスタをオン／オフさせる制御信号を生成する第１の制御回路と、
　（ｈ）第１の主電極と基板電極との間の導電路を電気的にショートさせる第１のショート手段と
　（ｉ）第２の主電極と基板電極との間の導電路を電気的にショートさせる第２のショート手段を有する第２の制御回路を備えたＤＣ－ＤＣコンバータの駆動方法であって、
　（ｊ）第１の制御回路の作動に先行して第１のショート手段を作動させて、第１の主電極と基板電極のとの間の導電路を電気的にショートさせる第１のステップと、
　（ｋ）第１のステップの後に、第２のショート手段によって、第２の主電極と基板電極との間の導電路を電気的にショートさせる第２のステップと、
　（ｌ）第２のステップの後に、第１の制御回路を作動させる第３のステップを備えたＤＣ－ＤＣコンバータの駆動方法である。

＜第３の課題を解決するための手段＞
　本発明の電源供給装置は、
　（ａ）第１の入力電圧源（ＶＩＮ１）と、
　（ｂ）第１の入力電圧源（ＶＩＮ１）をトランジスタ（Ｑ１）のスイッチング動作によって第１の出力電圧源（ＶＯＵＴ１）に変換するスイッチングレギュレータ（３００Ａ）と、
　（ｃ）スイッチングレギュレータ（３００Ａ）を制御する第１の制御回路（３４０）と、
　（ｄ）第１の出力電圧源（ＶＯＵＴ１）を第２の入力電圧源（ＶＩＮ２）として第２の出力電圧源（ＶＯＵＴ２）を生成するリニアレギュレータ（３００Ｂ）と、
　（ｅ）リニアレギュレータ（３００Ｂ）をアナログ的に制御する第２の制御回路（３６０）と、
　（ｆ）第１の制御回路（３４０）及び第２の制御回路（３６０）に同じ起動スロープ信号（ＳＳ）を供給する起動スロープ信号生成回路（３８０）を備える。

　こうした構成によれば、リニアレギュレータをスイッチングレギュレータに常に同期させて作動させることができるので安定した出力電圧特性を得ることができる。

　本発明の別の電源供給装置は、
　（ａ）第１の入力電圧源（ＶＩＮ１）と、
　（ｂ）第１の入力電圧源（ＶＩＮ１）に一端が接続されるインダクタ（Ｌ３１）と、
　（ｃ）インダクタ（Ｌ３１）の他端と接地端子（３３０）との間に接続され第１，第２の主電極及び制御電極を有する第１のトランジスタ（Ｑ３１）と、
　（ｄ）インダクタ（Ｌ３１）の他端と第１の出力電圧源（ＶＯＵＴ１）との間に接続され少なくとも２つの端子を有する整流用素子（Ｄ３１，Ｑ３３）と、
　（ｅ）第１の出力電圧源（ＶＯＵＴ１）と接地端子（３３０）との間に接続される第１の分圧回路（Ｒ３１，Ｒ３２）と、
　（ｆ）第１の分圧回路（Ｒ３１，Ｒ３２）の第１の中間接続点（Ｎ３６）と第１のトランジスタ（Ｑ３１）の制御電極（Ｎ３３）との間に接続される第１の制御回路（３４０）と、
　（ｇ）第１，第２の主電極及び制御電極を有し第１の主電極が第１の出力電圧源（ＶＯＵＴ１）に第２の主電極が第２の出力電圧源（ＶＯＵＴ２）に接続される第２のトランジスタ（Ｑ３２）と、
　（ｈ）第２の出力電圧源（ＶＯＵＴ２）と接地端子（３３０）との間に接続され第２の分圧回路（ＲＢ３，ＲＢ４）と、
　（ｉ）第２の分圧回路の第２の中間接続点（Ｎ３９）と第２のトランジスタ（Ｑ３２）の制御電極との間に接続される第２の制御回路（３６０）と、
　（ｊ）第１の制御回路（３４０）及び第２の制御回路（３６０）に同じ起動スロープ信号を供給する起動スロープ信号生成回路（３８０）を備える。

　こうした構成によれば、スイッチングレギュレータを構成するスイッチングトランジスタＱ３１と、リニアレギュレータを構成するトランジスタＱ３２の動作を同じ起動スロープ信号ＳＳで駆動するのでスイッチングレギュレータの出力電圧を入力電圧源とする、リニアレギュレータの回路動作をスイッチングレギュレータの動作に常に追随させることができるので安定した出力電圧特性を得ることができる。

　また、本発明の別の電源供給装置は、整流用素子（ｄ）が、
　（ｄ１）第１，第２の主電極、制御電極及び基板電極を有する第３のトランジスタを備え、
　（ｄ２）第３のトランジスタの第１，第２の主電極の間には第１のダイオード及び第２のダイオードが直列に逆方向に接続されたダイオード直列接続体が並列に接続され、
　（ｄ３）ダイオード直列接続体の共通接続点は第３のトランジスタの基板電極に接続され、
　（ｄ４）第１のダイオードのアノード及びカソードには第４のトランジスタの第１及び第２の主電極が各別に接続され、
　（ｄ５）第２のダイオードのアノード及びカソードには第５のトランジスタの第１及び第２の主電極が各別に接続され、
　（ｄ６）第４のトランジスタがオンされたときに第１のダイオードは電気的にショートされ、第５のトランジスタがオンされたときに第２のダイオードが電気的にショートされる。

　こうした構成によればスイッチングレギュレータの整流用素子はいわゆる同期整流型を成し、さらに同期整流用素子の第３のトランジスタの回路動作を第４のトランジスタ及び第５のトランジスタによって制御することができ、スイッチングレギュレータの入力側から出力側（リニアレギュレータの入力側）に流れるラッシュ電流を防止することができる。これによって、リニアレギュレータは忠実にスイッチングレギュレータに追随して応答することができる。

＜第１の効果＞
　本発明のスイッチング電源装置は２つの分圧回路を備え、２つの分圧回路からの帰還電圧を常時、誤差増幅器側に供給するようにし、かつ、第１優先の第１の分圧回路からの帰還電圧が誤差増幅器に供給されなくなったとしても、第２優先の第２の分圧回路で生成された帰還電圧によって誤差増幅器が作動するので、スイッチング電源装置のバックアップ用及び過電圧保護としての機能を発揮させることができる。

＜第２の効果＞
　本発明のＤＣ－ＤＣコンバータ及びその駆動方法によれば、昇圧動作を第１昇圧動作及び第２の昇圧動作を組み合わせることで昇圧動作全体を滑らかに行うことができる。これによって出力端子側に接続されるキャパシタに流れるラッシュ電流を抑制し、ラッシュ電流による同期整流用トランジスタの劣化や不具合を未然に防止することができる。

＜第３の効果＞
　本発明の電源供給装置はスイッチングレギュレータの出力電源電圧を入力電源とするリニアレギュレータの回路起動を、スイッチングレギュレータの回路起動を行う起動スロープ信号と同じ信号で起動させるようにしたのでリニアレギュレータのスイッチングレギュレータの追随特性の向上が図れた電源供給装置を提供することができる。

本発明の第１の実施の形態にかかる電源装置を示す回路図である。本発明の第２の実施の形態にかかる電源装置を示す回路図である。本発明の第１及び第２の実施の形態に使用する誤差増幅器の具体的な回路構成を示す図である。従来の電源装置の過電圧保護回路を示す回路図である。本発明の一実施の形態にかかるＤＣ－ＤＣコンバータを示す回路図である。本発明の一実施の形態にかかるＤＣ－ＤＣコンバータの第１の昇圧動作時の同期整流用トランジスタ周辺の等価回路図である。本発明の一実施の形態にかかるＤＣ－ＤＣコンバータの第２の昇圧動作時の同期整流用トランジスタ周辺の等価回路図である。本発明の一実施の形態にかかるＤＣ－ＤＣコンバータの昇圧停止時の同期整流用トランジスタ周辺の等価回路図である。本発明の一実施の形態にかかるＤＣ－ＤＣコンバータのタイミングチャートである。本発明の一実施の形態にかかるＤＣ－ＤＣコンバータの出力電圧特性を示す図である。本発明にかかる第１の制御回路及び第２の制御回路の具体的な一実施例である。特許文献２に紹介された従来のＤＣ－ＤＣコンバータの回路図である。特許文献３に紹介された従来のＤＣ－ＤＣコンバータの回路図である。特許文献４に紹介された従来のＤＣ－ＤＣコンバータの同期整流用トランジスタ周辺の昇圧動作時の等価回路図である。特許文献４に紹介された従来のＤＣ－ＤＣコンバータの同期整流用トランジスタ周辺の昇圧停止時の等価回路図である。特許文献２～４に紹介された従来のＤＣ－ＤＣコンバータの同期整流用トランジスタ周辺の昇圧動作時の等価回路図である。従来のＤＣ－ＤＣコンバータの出力電圧特性を示す図である。本発明の第１の実施の形態にかかる電源供給装置の回路図である。本発明の第２の実施の形態にかかる電源供給装置の回路図である。本発明の第３の実施の形態にかかる電源供給装置の回路図である。本発明の第１の実施の形態にかかる電源供給装置のタイミングチャートである。本発明にかかるスイッチングレギュレータとリニアレギュレータの電源電圧立ち上がり特性を示す図である。

＜電源装置＞
（第１の実施の形態）
　図１は本発明の第１の実施の形態にかかるスイッチング電源装置１００を示す。スイッチング電源装置１００はスイッチング制御回路１１０、第１の分圧回路１２０、インダクタＬ１及びキャパシタＣ１を備える。インダクタＬ１とキャパシタＣ１は直列に接続され、それらの共通接続点は電源出力端子１８０に接続される。

　第１の分圧回路１２０は個別抵抗から成る分圧抵抗Ｒ１とＲ２との直列接続体で構成される。すなわち、第１の分圧回路１２０は、単体の分圧抵抗Ｒ１と、単体の分圧抵抗Ｒ２とを電気的に接続し、スイッチング制御回路１１０の外部に設ける。第１の分圧回路１２０を個別抵抗の組み合わせで構成する理由は、電源出力端子１８０の出力電源電圧ＶＯＵＴの大きさを随時、調整できるようにしておくためである。

　分圧抵抗Ｒ１とＲ２の共通接続点はノードＮ１２０で表示され、ノードＮ１２０には電源出力端子１８０に出力された出力電源電圧ＶＯＵＴを分圧抵抗Ｒ１とＲ２とで分圧した第１の帰還電圧Ｖ１２０が生成される。第１の帰還電圧Ｖ１２０は、分圧抵抗Ｒ１，Ｒ２の抵抗値をそれぞれｒ１，ｒ２とすると、Ｖ１２０＝ＶＯＵＴ×ｒ２／（ｒ１＋ｒ２）で表すことができる。

　第１の帰還電圧Ｖ１２０は、ノードＮ１２０より帰還電圧供給線１２２を介して外部端子１１６に供給される。外部端子１１６に供給された第１の帰還電圧Ｖ１２０は後述の誤差増幅器１３０の反転入力端子－（ＩＮ１）に入力される。

　通常、帰還電圧供給線１２２は、プリント基板に形成された配線パターンで構成される。分圧抵抗Ｒ１，Ｒ２はプリント基板上に取り付けられるが、長年にわたっての使用や外部からの振動などでプリント基板からはずれ電気的にオープン状態に陥ったり、あるいは外部端子１１６が接地端子ＧＮＤにショートしてしまったりするという不具合が生じ得る。

　一般的に、スイッチング電源装置には分圧回路が設けられる。分圧回路は、負帰還回路系の一部を構成し、帰還電圧を生成すると共に、スイッチング電源装置の出力電源電圧を所定の大きさに設定するために用意される。分圧回路に何らかに不具合が生じ、負帰還回路が正常に作動しなくなると、スイッチング電源装置の出力電源電圧は、所定の範囲から大きく逸脱し、場合によっては、所定の出力電源電圧の大きさを超えてしまい、出力電源電圧が供給される各電子回路が劣化又は破損するという不具合が生じ得る。本発明はこうした不具合を排除するために考案するものであり、詳細は後述で明らかにされる。

　スイッチング制御回路１１０は、第２の分圧回路１２０Ａ、誤差増幅器１３０、ＰＷＭ回路１４０、駆動回路１５０、ハイサイドトランジスタＱＨ及びローサイドトランジスタＱＬを備える。ハイサイドトランジスタＱＨ及びローサイドトランジスタＱＬは、相補的にスイッチング動作を行ういわゆるスイッチング用トランジスタとしての機能を有する。

　図１には同期整流方式の降圧型ＤＣ－ＤＣコンバータを示し、スイッチング用トランジスタを２つで構成したが、本発明の技術的思想を発揮することができるのはこうした回路構成だけに限定されない。たとえば、同期整流方式ではなく、ダイオード方式の降圧型ＤＣ－ＤＣコンバータであってもかまわない。こうした回路構成においては、スイッチング用トランジスタは１つで構成される。

　図１に示したスイッチング制御回路１１０は、１つの半導体集積回路で構成されるものとし、半導体集積回路には外部端子１１２，１１４及び１１６が設けられている。もちろん、スイッチング制御回路１１０は１つの半導体集積回路ではなく、２つの半導体集積回路で構成してもよい。

　ハイサイドトランジスタＱＨとローサイドトランジスタＱＬは電源入力端子１６０と接地端子ＧＮＤとの間に直列に接続される。電源入力端子１６０には入力電源電圧ＶＩＮが供給される。入力電源電圧ＶＩＮの大きさはたとえば３０Ｖ～５０Ｖの範囲とすることができる。もちろん、これらの範囲よりも小さくても大きくてもかまわない。

　ハイサイドトランジスタＱＨとローサイドトランジスタＱＬはパルス幅変調信号、すなわちＰＷＭ信号によって交互にオン，オフされ、２つのトランジスタは相補的に作動する。ＰＷＭ信号は駆動回路１５０より、ハイサイドトランジスタＱＨ及びローサイドトランジスタの各制御電極、すなわち、各ゲートに供給される。

　ＰＷＭ回路１４０の反転入力端子（－）には誤差増幅器１３０の誤差出力信号（図示せず）が、その非反転入力端子（＋）には三角波信号Ｐｓがそれぞれ供給される。三角波信号Ｐｓの周波数は数百ＫＨｚから１ＭＨｚの範囲とすることができる。

　ＰＷＭ回路１４０の出力には三角波信号Ｐｓと誤差増幅器１３０の出力端子１３０ａから出力された誤差出力信号が比較された信号が出力される。誤差増幅器１３０には電源電圧ＶＣＣが供給される。

　駆動回路１５０は後段のハイサイドトランジスタＱＨ及びローサイドトランジスタＱＬを駆動するために用意され、駆動回路１５０からは両トランジスタを同期させて駆動するために相補的な駆動信号が出力される。

　図１に示したスイッチング電源装置１００は、同期整流方式の降圧型ＤＣ－ＤＣコンバータであるが、本発明にかかるスイッチング電源装置は同期整流方式の昇圧型ＤＣ－ＤＣコンバータ、昇降圧型ＤＣ－ＤＣコンバータ、反転型ＤＣ－ＤＣコンバータなどに適用することができる。すなわち、電源入力端子１６０に供給される入力電源電圧ＶＩＮを、それとは大きさ又は極性の異なる出力電源電圧ＶＯＵＴに変換する電源装置であって、出力電源電圧ＶＯＵＴを分圧する分圧回路を備え、その分圧回路で生成した帰還電圧を電源装置の回路部に帰還する方式のものであればすべて適用することができる。

　第２の分圧回路１２０Ａは、第１の分圧回路１２０のバックアップ機能及び過電圧保護回路として用意され、半導体集積回路に内蔵される。すなわち、スイッチング制御回路１１０に内蔵されている。

　第２の分圧回路１２０Ａを構成する分圧抵抗Ｒ１ａ及びＲ２ａは、たとえば、ポリシリコンや拡散抵抗で形成される。分圧抵抗Ｒ１ａの一端は外部端子１１２を介して電源出力端子１８０に接続され、その他端は分圧抵抗Ｒ２ａの一端に、分圧抵抗Ｒ２ａの他端は接地端子ＧＮＤにそれぞれ接続される。

　第２の分圧回路１２０Ａと第１の分圧回路１２０は、電源出力端子１８０と接地端子ＧＮＤとの間に並列に接続される。

　分圧抵抗Ｒ１ａとＲ２ａの共通接続点は、ノードＮ１２０ａで表示され、ノードＮ１２０ａには電源出力端子１８０に出力された出力電源電圧ＶＯＵＴを分圧抵抗Ｒ１ａとＲ２ａとで分圧した第２の帰還電圧Ｖ１２０ａが生成される。すなわち、第２の帰還電圧Ｖ１２０ａは、分圧抵抗Ｒ１ａ，Ｒ２ａの抵抗値をそれぞれｒ１ａ，ｒ２ａとすると、Ｖ１２０ａ＝ＶＯＵＴ×ｒ２ａ／（ｒ１ａ＋ｒ２ａ）で表すことができる。

　第２の帰還電圧Ｖ１２０ａは、ノードＮ１２０ａから誤差増幅器１３０の反転入力端子－（ＩＮ２）に供給される。第２の帰還電圧Ｖ１２０ａを誤差増幅器１３０の反転入力端子－（ＩＮ２）まで確実に供給できる信頼性は、第１の分圧回路１２０側の第１の帰還電圧Ｖ１２０を誤差増幅器１３０の反転入力端子－（ＩＮ１）に確実に供給できる信頼性に比べるとはるかに高い。なぜならば、第２の帰還電圧Ｖ１２０ａを生成する分圧抵抗Ｒ１ａ，Ｒ２ａは半導体集積回路で構成され、誤差増幅器１３０と同じ半導体集積回路で構成されるが、第１の帰還電圧Ｖ１２０は誤差増幅器１３０の外部に設けられ、かつ、たとえば銅箔などの帰還電圧供給線及び外部端子１１６を介して、誤差増幅器１３０に供給されるからである。

　誤差増幅器１３０の非反転入力端子＋（ＩＮ３）には基準電圧Ｖｒｅｆが印加される。基準電圧Ｖｒｅｆは電源電圧の大きさに依存しないよう、たとえば、バンドギャップ型の基準電圧源で、たとえば１Ｖの大きさに設定される。

　こうした回路構成によって、誤差増幅器１３０の反転入力端子－（ＩＮ１）及び反転入力端子－（ＩＮ２）に供給される第１の帰還電圧Ｖ１２０，第２の帰還電圧Ｖ１２０ａは、基準電圧Ｖｒｅｆに維持されよう負帰還が施される。

　スイッチング電源装置１００は、上述のとおり同期整流方式の降圧型ＤＣ－ＤＣコンバータである。電源出力端子１８０に出力される出力電源電圧ＶＯＵＴはたとえば、３.３Ｖに設定されている。したがって、第１の分圧回路１２０のノードＮ１２０に生じる第１の帰還電圧Ｖ１２０を基準電圧Ｖｒｅｆの１Ｖに合わせるために、分圧抵抗Ｒ１及びＲ２をそれぞれ２３ＫΩ，１０ＫΩに選ぶとすると、第１の帰還電圧Ｖ１２０はほぼ基準電圧Ｖｒｅｆに等しい１Ｖに合わせることができる。

　第２の分圧回路１２０Ａで生成される第２の帰還電圧Ｖ１２０ａは、第１の分圧回路１２０で生成される第１の帰還電圧Ｖ１２０よりも低いレベルに設定される。たとえば、分圧抵抗Ｒ１ａ及びＲ２ａをそれぞれ４０ＫΩ及び１０ＫΩに選び、出力電源電圧ＶＯＵＴを３．３Ｖとすると、第２の帰還電圧Ｖ１２０ａは、分圧抵抗Ｒ１ａ，Ｒ２ａの抵抗値をそれぞれｒ１ａ，ｒ２ａとすると、Ｖ１２０ａ＝ＶＯＵＴ×ｒ２ａ／（ｒ１ａ＋ｒ２ａ）＝３．３Ｖ×１０／（４０＋１０）＝０．６６Ｖとなる。この第２の帰還電圧０．６６Ｖは第１の帰還電圧Ｖ１２０の１Ｖよりも低い。

　第１の帰還電圧Ｖ１２０が１Ｖであり、第２の帰還電圧Ｖ１２０ａが０．６６Ｖであるとき、基準電圧Ｖｒｅｆは高い方の帰還電圧、すなわち、第１の帰還電圧Ｖ１２０と比較されるよう誤差増幅器１３０の回路構成が成されている。すなわち、第１の帰還電圧Ｖ１２０を生成する第１の分圧回路１２０が第２の帰還電圧Ｖ１２０ａを生成する第２の分圧回路よりも優先して作動するように誤差増幅器１３０の回路構成が成されている。

　誤差増幅器１３０が、第２の分圧回路１２０Ａからの第２の帰還電圧Ｖ１２０ａの供給を受け作動するのは、第１の分圧回路１２０から誤差増幅器１３０の反転入力端子－（ＩＮ１）に供給される第１の帰還電圧Ｖ１２０が第２の帰還電圧Ｖ１２０ａを下回ったときである。

　いま、帰還電圧供給線１２２が何らかの不具合によって断線したと仮定する。この場合は、誤差増幅器１３０の反転入力端子－（ＩＮ１）に供給される電圧は、ほぼ接地端子ＧＮＤの電圧、すなわち、零ボルトとなり、電源出力端子１８０に出力される出力電源電圧ＶＯＵＴは正規の大きさである、たとえば、３．３Ｖを超え、たとえば、５Ｖまで上昇して異常な回路状態に陥る。出力電源電圧ＶＯＵＴが５Ｖに上昇した場合、この異常な電圧は、第２の分圧回路１２０Ａには供給される。ここで、分圧抵抗Ｒ１ａ及びＲ２ａの抵抗値をそれぞれｒ１ａ，ｒ２ａとし、ｒ１ａ＝４０ＫΩ及びｒ２ａ＝１０ＫΩに設定すると、第２の分圧回路１２０ＡのノードＮ１２０ａに生成される第２の帰還電圧Ｖ１２０ａは、Ｖ１２０ａ＝ＶＯＵＴ×ｒ２ａ／（ｒ１ａ＋ｒ２ａ）＝５Ｖ×１０／（４０＋１０）＝１Ｖとなる。この１Ｖは基準電圧Ｖｒｅｆの１Ｖと等しくなり、誤差増幅器１３０は正常に作動し、電源出力端子１８０に出力される出力電源電圧ＶＯＵＴは本来の正規の大きさに復元戻する。これによって、電源出力端子１８０に接続される図示しない回路部に過大な電圧が供給されるという不具合を排除することができる。

　誤差増幅器１３０の反転入力端子－（ＩＮ１）に供給される第１の帰還電圧Ｖ１２０が第２の帰還電圧Ｖ１２０ａの大きさを下回るときとは次のケースが考えられる。

　第１に、分圧抵抗Ｒ１の電源出力端子１８０側の端子が何らかの不具合によってオープンになり、電源出力端子１８０との電気的な接続が遮断される場合である。この場合には出力電源電圧ＶＯＵＴは第１の分圧回路１２０に供給されなくなるので、誤差増幅器１３０の反転入力端子－（ＩＮ１）の電圧はほぼ接地端子ＧＮＤの零ボルトに維持される。

　第２に、分圧抵抗Ｒ１とＲ２の電気的接続が何らかの不具合によってオープンになり、帰還電圧供給線１２２に第１の帰還電圧Ｖ１２０が伝達されない場合である。この場合も、誤差増幅器１３０の反転入力端子－（ＩＮ１）の電圧はほぼ接地端子ＧＮＤの零ボルトに維持される。

　第３に、帰還電圧供給線１２２が何らかの原因によって切断された場合である。この場合は、電源出力端子１８０と分圧抵抗Ｒ１との接続、分圧抵抗Ｒ１とＲ２との接続及び分圧抵抗Ｒ２と接地端子との接続が正常であっても、誤差増幅器１３０の反転入力端子－（ＩＮ１）の電圧はほぼ接地端子ＧＮＤとほぼ等しくなる。

　第４に、外部端子１１６、すなわち、ノードＮ１２０が何らかの不具合によって、接地端子ＧＮＤにショートされた場合である。この場合には、誤差増幅器１３０の反転入力端子－（ＩＮ１）の電圧は接地端子ＧＮＤとほぼ等しくなる。

　誤差増幅器１３０の反転入力端子－（ＩＮ１）に供給される第１の帰還電圧Ｖ１２０が第２の帰還電圧Ｖ１２０ａの大きさを下回るときとは、外部端子１１６に供給される電圧が何らかの不具合によって、遮断されるか又は接地端子ＧＮＤに維持される場合である。

　したがって、外部端子１１６が天絡した場合、すなわち、外部端子１１６が、電源電圧が供給される電源端子に接触した場合は、誤差増幅器１３０の反転入力端子－（ＩＮ１）には依然として、第２の帰還電圧Ｖ１２０ａよりもハイレベルの電圧が印加されることになるので第２の分圧回路１２０Ａは作動しない。

　上述は、誤差増幅器１３０は、正規の通常動作状態では、第１の分圧回路１２０から供給される第１の帰還電圧Ｖ１２０によって作動し、第１の分圧回路１２０に何らかの不具合が生じた場合に、第２の分圧回路１２０Ａで生成された第２の帰還電圧Ｖ１２０ａによって、誤差増幅器１３０が作動するものとした。

　しかし、正規の通常動作状態であっても、第２の分圧回路１２０Ａから供給される第２の帰還電圧によって誤差増幅器１３０を作動させることも可能である。すなわち、ノードＮ１２０に生成される第２の帰還電圧Ｖ１２０ａを第１の帰還電圧Ｖ１２０と同じ大きさになるよう設定すればよい。

　分圧抵抗Ｒ１ａ，Ｒ２ａをそれぞれ分圧抵抗Ｒ１，Ｒ２と等しく設定するならば、第１の帰還電圧Ｖ１２０及び第２の帰還電圧Ｖ１２０ａの両者によって、誤差増幅器１３０は作動することになる。

　上述のとおり、本発明のスイッチング電源装置は、従前の１つの分圧回路ではなく、第１及び第２の２つの分圧回路構成とし、さらに、誤差増幅器１３０に３つの入力端子を持たせるという比較的簡易な回路構成によって、分圧回路のバックアップ機能及びスイッチング電源装置全体の過電圧保護機能を発揮することができる。２つの分圧回路のそれぞれは、２つの抵抗で構成されるという極めて簡易な回路構成であり、又、誤差増幅器１３０も従前のものを大きく変更させるものではないので、その実用的な効果は大きいと言える。

（第２の実施の形態）
　図２は本発明の第２の実施の形態にかかる回路図を示す。図１に示した第１の実施の形態とは第２の分圧回路１２０Ａをスイッチング制御回路１１０側に設けるのではなく、別の集積回路１７０側に設けたことで相違する。集積回路１７０の中には第２の分圧回路１２０Ａの他に回路部１７２が内蔵されるものとして示した。回路部１７２には特定の回路機能は要求されない。

　集積回路１７０は外部端子１１２Ａ及び１１８Ａを備え、外部端子１１２Ａには電源出力端子１８０に出力された出力電源電圧ＶＯＵＴが供給される。出力電源電圧ＶＯＵＴは集積回路１７０、すなわち、第２の分圧回路１２０Ａ及び回路部１７２に供給される。

　外部端子１１８Ａは分圧抵抗Ｒ１ａとＲ２ａの共通接続点、すなわちノードＮ１２０ａに接続される。集積回路１７０に設けられた外部端子１１８Ａはスイッチング制御回路１１０に設けた外部端子１１８に接続され、外部端子１１８は誤差増幅器１３０の反転入力端子－（ＩＮ２）に接続される。こうした回路構成によって、誤差増幅器１３０はスイッチング制御回路１１０とは別の集積回路１７０から第２の帰還電圧Ｖ１２０ａの供給を受ける。

　図２に示したスイッチング電源装置１００は、集積回路１７０に外付端子１１８Ａを用意しなければならない。しかしこうした構成を採用すれば新たなメリットを得ることもできる。すなわち、第１の分圧回路１２０のノードＮ１２０及び第２の分圧回路１２０ＡのノードＮ１２０ａの両方を集積回路の外部に取り出しているので、これらの各ノードと電源出力端子１８０との間及び接地端子ＧＮＤとの間の少なくとも一方にたとえば可変抵抗を接続すれば出力電源電圧ＶＯＵＴを調整することができる。

　図２に示したスイッチング電源装置１００は図１に示した第１の実施の形態のものと同様に第１の分圧回路１２０を第２の分圧回路１２０Ａよりも優先させて使用することができる。すなわち、通常動作状態では、第１の分圧回路１２０で生成される第１の帰還電圧Ｖ１２０に基づき誤差増幅器１３０が作動し、外部端子１１６に供給される第１の帰還電圧が何らかの不具合によって、第２の帰還電圧Ｖ１２０ａを下回った場合には、第２の分圧回路１２０Ａで生成した第２の帰還電圧Ｖ１２０ａに基づき、誤差増幅器１３０が作動するようにする。

　又、第２の実施の形態においても、第１の実施の形態と同様に、第１の帰還電圧Ｖ１２０と第２の帰還電圧Ｖ１２０ａの両者を基準電圧Ｖｒｅｆと同じ大きさになるよう、あらかじめ設定しておけば、通常の動作状態から、両者の分圧回路で生成された帰還電圧を併用することができる。

　両者の分圧回路の帰還電圧を併用してスイッチング電源装置１００を作動させ、何らかの不具合が生じ、第１の帰還電圧Ｖ１２０が第２の帰還電圧Ｖ１２０ａの大きさを下回った場合には、第２の分圧回路１２０Ａで生成された帰還電圧１２０ａに基づき誤差増幅器１３０が作動することになる。

　図２に示した第２の実施の形態によれば、第１の実施の形態では困難な使用方法を提供することが可能となる。すなわち、第１の実施の形態は、第１の分圧回路１２０で生成された第１の帰還電圧Ｖ１２０を第２の帰還電圧Ｖ１２０ａよりも優先して採用するか、あるいは第１及び第２の帰還電圧を併用するかのいずれかであった。

　しかし、図２に示した第２の実施の形態では、第１の実施の形態で実現できる使用方法はもちろんのこと、第１の分圧回路１２０の回路動作を遮断させ、第２の分圧回路１２０Ａのみを使用すること、又、第２の帰還電圧Ｖ１２０ａを第１の帰還電圧Ｖ１２０よりも優先させて使用し、第１の分圧回路１２０を第２分圧回路のバックアップ機能及び過電圧保護機能として使用することができる。

　第１の分圧回路１２０の回路動作を遮断して、第２の分圧回路１２０Ａを使用するには、外部端子１１６を接地端子に接続するか、又は外部端子１１６と接地端子ＧＮＤとの間にたとえば抵抗を接続すればよい。そして、集積回路１７０側に設けた外部端子１１８Ａとスイッチング制御回路１１０側に設けた外部端子１１８とを電気的に接続すればよい。なお、誤差増幅器１３０の反転入力端子－（ＩＮ２）に供給する帰還電圧Ｖ１２０ａは基準電圧Ｖｒｅｆとの関係で調整する必要がでてきた場合には、外部端子１１８Ａと接地端子ＧＮＤとの間、又は、外部端子１１２Ａとの間に可変抵抗を介在して調整すればよい。

　図３は本発明の第１及び第２の実施の形態に使用する誤差増幅器１３０の具体的な回路構成及びその周辺回路を示す。

　図３に示す誤差増幅器１３０は、図１，図２に示したように、２つの反転入力端子、－（ＩＮ１），－（ＩＮ２）と、１つの非反転入力端子＋（ＩＮ３）と、１つの出力端子１３０ａを備える。反転入力端子－（ＩＮ１）は、外部端子１１６を介してノードＮ１２０に接続される。したがって、反転入力端子－（ＩＮ１）には第１の分圧回路１２０で生成された第１の帰還電圧Ｖ１２０が供給される。第１の帰還電圧Ｖ１２０は通常動作状態ではたとえば１Ｖに設定されている。

　反転入力端子－（ＩＮ２）は、ノードＮ１２０ａに接続され、第２の分圧回路１２０Ａで生成された第２の帰還電圧Ｖ１２０ａが供給される。第２の帰還電圧Ｖ１２０ａは通常動作状態では、第１の帰還電圧Ｖ１２０の１Ｖよりも低いたとえば、０．６６Ｖに設定されている。

　非反転入力端子＋（ＩＮ３）には、基準電圧Ｖｒｅｆが印加される。基準電圧Ｖｒｅｆは、たとえばバンドギャップ型の基準電圧源で生成された、たとえば１Ｖの直流電圧が印加される。基準電圧Ｖｒｅｆは電源電圧ＶＣＣの大きさに関わらず所定の大きさに固定されている。

　誤差増幅器１３０の差動対、すなわち、反転入力端子－（ＩＮ１），反転入力端子－（ＩＮ２）及び非反転入力端子＋（ＩＮ３）が接続される回路部は、バイポーラＮＰＮトランジスタＱ１１，Ｑ１２及びＱ１３の３つがエミッタ共通接続された、いわゆる差動形式の差動増幅回路で構成される。これら３つのＮＰＮトランジスタの共通エミッタは定電流源ＣＣ１に接続される。したがって、３つのＮＰＮトランジスタの総エミッタ（コレクタ）電流は定電流源ＣＣ１によって決定される。

　トランジスタＱ１１の制御電極、すなわちベースは非反転入力端子＋（ＩＮ３）に接続され、そのコレクタはトランジスタＱ１４のコレクタ及びトランジスタＱ１６の制御電極、すなわちベースに接続される。

　トランジスタＱ１４の制御電極、すなわち、ベースは、トランジスタＱ１５の制御電極であるベースと、コレクタとの共通接続点に接続される。トランジスタＱ１４及びＱ１５の各エミッタには電源電圧ＶＣＣが供給される。

　トランジスタＱ１２とＱ１３のコレクタは共通接続され、トランジスタＱ１５のべース・コレクタの共通接点に接続される。トランジスタＱ１２及びＱ１３の各ベースは、反転入力端子－（ＩＮ２）及び反転入力端子－（ＩＮ１）に各別に接続される。トランジスタＱ１２，Ｑ１３のエミッタ同士は共通接続されているので、反転入力端子－（ＩＮ１）及び反転入力端子－（ＩＮ２）のいずれか高い方の電圧が供給されるトランジスタがオンする。

　いま、スイッチング電源装置１００が通常動作状態、すなわち、正常に作動しており、非反転入力端子＋（ＩＮ３）に基準電圧Ｖｒｅｆが印加され、反転入力端子－（ＩＮ１）に供給される第１の帰還電圧Ｖ１２０が１Ｖ、反転入力端子－（ＩＮ２）に供給される第２の帰還電圧Ｖ１２０ａが０．６６Ｖであるとすると、トランジスタＱ１３がオンし、トランジスタＱ１２がオフする。こうした条件下における誤差増幅器１３０は、トランジスタＱ１１とＱ１３との間で、基準電圧Ｖｒｅｆと第１の帰還電圧Ｖ１２０とのレベル比較を行い、比較した出力電圧、すなわち、誤差増幅器１３０の誤差出力信号はトランジスタＱ１１のコレクタに生じる。第１の帰還電圧Ｖ１２０が基準電圧Ｖｒｅｆよりも高くなると、トランジスタＱ１１はオフする。逆に、第１の帰還電圧Ｖ１２０が基準電圧Ｖｒｅｆよりも低くなると、トランジスタＱ１１はオンし、誤差増幅器１３０の出力端子１３０ａのレベルがハイレベルになるよう制御される。

　トランジスタＱ１１のコレクタに生じた誤差出力信号は、ＰＮＰ型のトランジスタＱ１６の制御電極、すなわちベースに伝達され、トランジスタＱ１６のコレクタ側から、誤差増幅器１３０の出力端子１３０ａに導出される。トランジスタＱ１６のコレクタ負荷としては定電流源ＣＣ２が接続されている。

　誤差増幅器１３０の出力端子１３０ａに導出され図示しない誤差出力信号は、ＰＷＭ回路１４０の反転入力端子（－）に供給される。ＰＷＭ回路１４０の非反転入力端子（＋）にはパルス幅変調（ＰＷＭ）信号を生成するための三角波信号Ｐｓが供給される。

　ＰＷＭ回路１４０の出力側には、誤差増幅器１３０の出力端子１３０ａから導出された誤差出力信号と三角波信号Ｐｓのレベルを比較した結果が２値化信号、すなわち、パルス幅変調されたＰＷＭ信号として出力される。三角波信号Ｐｓが誤差出力信号よりも高ければハイレベルが、低ければローレベルを有するＰＷＭ信号がＰＷＭ回路１４０の出力側にそれぞれ出力される。

　ＰＷＭ回路１４０の出力側に出力される図示しないＰＷＭ信号は、駆動回路１５０に供給される。駆動回路１５０は図１，図２に示したハイサイドトランジスタＱＨ及びローサイドトランジスタＱＬを駆動する。

　反転入力端子－（ＩＮ１）に供給される第１の帰還電圧Ｖ１２０が、第２の帰還電圧Ｖ１２０ａを下回った場合、すなわち、０．６６Ｖよりも低くなった場合は、トランジスタＱ１２がオンし、トランジスタＱ１３はオフとなる。こうした条件下における誤差増幅器１３０は、トランジスタＱ１１とＱ１２との間で、基準電圧Ｖｒｅｆと第２の帰還電圧Ｖ１２０ａとのレベル比較を行い、第２の帰還電圧Ｖ１２０ａが基準電圧Ｖｒｅｆよりも高くなると、誤差増幅器１３０の出力端子１３０ａのレベルがローレベルになるよう制御される。

　上述のとおり、反転入力端子－（ＩＮ１）に供給される第１の帰還電圧Ｖ１２０と、反転入力端子－（ＩＮ２）に供給される第２の帰還電圧Ｖ１２０ａとをほぼ同じ大きさに設定しておくこともできる。こうした条件下においては、通常動作状態においては、トランジスタＱ１２とＱ１３は共に作動状態に置かれるが、第１の分圧回路１２０が何らかの不具合に陥り、反転入力端子－（ＩＮ１）に第１の帰還電圧Ｖ１２０が供給されなくなった場合は、トランジスタＱ１２及びＱ１３の回路構成によって、自動的にトランジスタＱ１３はオフし、トランジスタＱ１２はオンすることになる。

　図３には、バイポーラトランジスタで構成した誤差増幅器を例示したが、当然、ＭＯＳトランジスタで構成してもよい。ＭＯＳトランジスタで図３に示した誤差増幅器１３０を構成する場合は、トランジスタＱ１１，Ｑ１２及びＱ１３をＮＭＯＳトランジスタで、トランジスタＱ１４，Ｑ１５及びＱ１６をＰＭＯＳトランジスタでそれぞれ構成する。

＜ＤＣ－ＤＣコンバータ＞
　図５は本発明にかかるＤＣ－ＤＣコンバータ２００を示す。ＤＣ－ＤＣコンバータ２００は正の電源電圧ＶＤＤを供給する入力電圧源２１０を有する。インダクタＬ２１の一端を入力電圧源２１０の正極端子に接続し、その他端を入力端子２２０に接続する。入力端子２２０にはトランジスタＱ２１の第１の主電極Ｑ２１ｄ及びトランジスタＱ２２の第１の主電極Ｑ２２ｄが接続される。トランジスタＱ２１及びＱ２２の導電形式は互いに相補的に選ばれ、たとえばトランジスタＱ２１はＮチャネル型ＭＯＳトランジスタ、トランジスタＱ２２はＰチャネル型のＭＯＳトランジスタにそれぞれ選ばれている。トランジスタＱ２１はスイッチング動作を、トランジスタＱ２２はトランジスタＱ２１に同期して整流動作をそれぞれ行う。したがって、トランジスタＱ２１及びＱ２２をそれぞれスイッチングトランジスタ及び同期整流用トランジスタと称することができる。

　トランジスタＱ２１の第２の主電極Ｑ２１ｓは接地端子２７０に接続され、トランジスタＱ２２の第２の主電極Ｑ２２ｓは出力端子２６０に接続されている。接地端子２７０は接地電位ＧＮＤに維持されている。出力端子２６０と接地端子２７０の間にはリプルを除去するためのキャパシタＣ２１が接続されている。

　ダイオードＤ２１のアノード及びカソードは、トランジスタＱ２２の第１の主電極Ｑ２２ｄ及び基板電極Ｑ２２ｂに各別に接続されている。ダイオードＤ２２のアノード及びカソードは、トランジスタＱ２２の第２の主電極Ｑ２２ｓ及び基板電極Ｑ２２にそれぞれ接続されている。なお、ダイオードＤ２１，Ｄ２２の実体はトランジスタＱ２２に形成される寄生ダイオードである。ここで、トランジスタＱ２２とダイオードＤ２１，Ｄ２２の回路接続に注目すれば次のことが言える。すなわち、ダイオードＤ２１及びＤ２２は互いに逆方向に接続された直列接続体を成し、この直列接続体は、トランジスタＱ２２の第１の主電極Ｑ２２ｄと第２の主電極Ｑ２２ｓとの間に並列に接続されている。

　第１の制御回路２３０は、トランジスタＱ２１及びＱ２２を、断続的にオン／オフさせるいわゆるスイチングレギュレータとしての機能を有する。第１の制御回路２３０の詳細な回路構成は後述で明らかにされるが、端的に言えば従前よく用いられているものとほぼ同じである。第２の制御回路２４０は、トランジスタＱ２２をリニア的に制御するいわゆるリニアレギュレータとしての機能を有する。

　第２の制御回路２４０には２つの信号が供給され、３つの信号が出力される。供給される１つの信号は出力端子２６０に出力された出力電圧ＶＯを分圧抵抗ＲＢ１，ＲＢ２で分圧した分圧電圧ＶＦであり、信号導出線２４１を介して供給される。供給される２つの信号は信号導出線２４２を介してソフトスタート回路２５０から供給される、いわゆるソフトスタート信号ＳＳである。ソフトスタート機能はインダクタやスイッチング素子の破壊や劣化を未然に防止するためにこれらの素子に流れる電流を徐々に増加させ、キャパシタＣ２１を徐々に充電させるために用意されている。こうしたソフトスタート機能を有するソフトスタート回路２２５０は、この種のＤＣ－ＤＣコンバータではよく用いられている。ソフトスタート回路２５０は、図５には示していないトランジスタ，キャパシタ，定電流源及びスイッチ等の組み合わせで構成することができる。

　第２の制御回路２４０から出力される３つの信号の１つは、同期整流用トランジスタ、すなわちトランジスタＱ２２の制御（ゲート）電極に供給される第１の制御信号である。この制御信号は、信号導出線２４３を介して第１の制御回路２３０から出力される駆動信号と合成され、この合成された駆動信号はトランジスタＱ２１の制御（ゲート）電極に供給される。

　第２の制御回路２４０から出力される２つの信号は、信号導出線２４４を介してトランジスタＱ２５の制御電極すなわちゲート電極に供給される第２の制御信号である。トランジスタＱ２５のゲート電極はノードＮ２６で表示している。トランジスタＱ２５をたとえばＮチャネル型のＭＯＳトランジスタで構成したときには、そのゲート電極がハイレベルのときにオンとなり、ローレベルのときにオフとなる。トランジスタＱ２５をＮ型のバイポーラトランジスタで構成することも可能である。いずれにしてもトランジスタＱ２５のオン／オフ動作が急峻ではなく緩やかに行われるように緩やかな勾配を有するソフトスタート信号ＳＳをそのゲート電極に供給する。

　トランジスタＱ２５の第１の主電極Ｑ２５ｄにはトランジスタＱ２３の制御（ゲート）電極Ｑ２３ｇが接続されている。トランジスタＱ２５の第２の主電極Ｑ２５ｓは接地端子２７０に接続されている。トランジスタＱ２３としてトランジスタＱ２５の導電型とは相補的なＰチャネル型ＭＯＳトランジスタを用いたときには、トランジスタＱ２３はトランジスタＱ２５の動作に追随する。すなわち、トランジスタＱ２５がオンのときにトランジスタＱ２３もオンする。又、トランジスタＱ２５がオフのときにはトランジスタＱ２３もオフとなる。トランジスタＱ２５をＮ型のバイポーラトランジスタで構成した場合、トランジスタＱ２３はＰ型のバイポーラトランジスタで構成することもできる。

　トランジスタＱ２５及びＱ２３がオンのとき、ＤＣ－ＤＣコンバータ２００は、第１の昇圧動作を行う。本発明の特徴の１つは昇圧動作を２つのステップで行うことである。１つのステップは第１の昇圧動作であり、もう１つのステップは後述の第２の昇圧動作である。第１の昇圧動作時は、後述の第２の昇圧動作はオフである。

　第２の制御回路２４０から出力される３つの信号は、信号導出線２４５を介してトランジスタＱ２６の制御電極すなわちゲート電極に供給される第３の制御信号である。トランジスタＱ２６の制御電極は、ノードＮ２８で表示している。トランジスタＱ２６をたとえばＮチャネル型のＭＯＳトランジスタで構成したときには、そのゲート電極がハイレベルのときにオンとなり、ローレベルのときにオフとされる。トランジスタＱ２６をＮ型のバイポーラトランジスタで構成することも可能である。第３の制御信号のハイレベル及びローレベルのタイミングは前述の第２の制御信号、すなわち、トランジスタＱ２５のゲート電極に供給するものとは異なる。端的に言えば、第３の制御信号がハイレベルに置かれたときは、第２の制御信号はローレベルになるよう設定されている。したがって、トランジスタＱ２５とＱ２６を同じ導電型のたとえばＮチャネル型のＭＯＳトランジスタで構成すれば、トランジスタＱ２５及びＱ２６は互いに相補的な動作を行う。すなわち、トランジスタＱ２５がたとえばオンのときには、トランジスタＱ２６はオフに置かれる。トランジスタＱ２６をＮ型のバイポーラトランジスタで構成した場合、トランジスタＱ２４はＰ型のバイポーラトランジスタで構成することもできる。

　トランジスタＱ２６の第１の主電極Ｑ２６ｄには、トランジスタＱ２４の制御電極Ｑ２４ｇが接続されている。トランジスタＱ２６の第２の主電極Ｑ２６ｓは、接地端子２７０に接続されている。トランジスタＱ２４はトランジスタＱ２６の導電型とは相補的なＰチャネル型ＭＯＳトランジスタであるときには、トランジスタＱ２４はトランジスタＱ２６の動作に追随する。すなわち、トランジスタＱ２６がオンのときにトランジスタＱ２４もオンする。又、トランジスタＱ２６がオフのときにはトランジスタＱ２４もオフとなる。

　トランジスタＱ２４の第１の主電極は、ダイオードＤ２２のカソード側に接続され、第２の主電極はダイオードＤ２２のアノード側に接続されている。したがって、トランジスタＱ２４がオンしたときには、ダイオードＤ２２は電気的にショートされた状態に等しくなる。

　トランジスタＱ２３の制御電極Ｑ２３ｇと基板電極Ｑ２３ｂとの間には抵抗Ｒ２１が接続されている。トランジスタＱ２２，Ｑ２３及びＱ２４の各基板電極Ｑ２２ｂ，Ｑ２３ｂ及びＱ２４ｂは、共通接続体２８０で共通接続されている。共通接続体２８０には、ダイオードＤ２１及びＤ２２の各カソードが共通接続されている。又、共通接続体２８０には、抵抗Ｒ２１及び抵抗Ｒ２２の一端同士は共通接続されている。抵抗Ｒ２１の他端は、トランジスタＱ２３の制御電極Ｑ２３ｇと共通接続され、その共通接続点はノードＮ２７で示され、ノードＮ２７はトランジスタＱ２５の第１の主電極Ｑ２５ｄ（たとえばドレイン電極）に接続される。

　トランジスタＱ２４の制御電極Ｑ２４ｇと基板電極Ｑ２４ｂとの間には、抵抗Ｒ２２が接続されている。抵抗Ｒ２２の一端は共通接続体２８０に接続され、その他端はトランジスタＱ２４の制御電極Ｑ２４ｇと共通接続され、その共通接続点はノードＮ２９で示され、ノードＮ２９はトランジスタＱ２６の第１の主電極Ｑ２６ｄ（たとえばドレイン電極）に接続される。抵抗Ｒ２１及びＲ２２はトランジスタＱ２３及びＱ２４のゲート電位を所定の電位に維持する機能を有する。抵抗Ｒ２１はトランジスタＱ２５がオンしたときに、トランジスタＱ２３のゲート電極をローレベルに維持し、トランジスタＱ２３を確実にオンさせる。又、抵抗Ｒ２２はトランジスタＱ２６がオンしたときにトランジスタＱ２４のゲート電極をローレベルに維持してトランジスタＱ２４を確実にオンさせる。抵抗Ｒ２１及びＲ２２は、半導体集積回路で構成する場合、ポリシリコン又は拡散抵抗で形成することができる。又、これらの抵抗値を同じにすればトランジスタＱ２５及びＱ２６を同じ回路動作点で作動させることができる。これによって、第１の昇圧動作と第２の昇圧動作でのトランジスタの回路動作点を合致させることができるので安定した昇圧動作が得られる。

　トランジスタＱ２６，Ｑ２４がオンのとき、ＤＣ－ＤＣコンバータ２００は、第２の昇圧動作に置かれる。第２の昇圧動作時には、第１の昇圧動作はオフの状態に置かれている。すなわち、トランジスタＱ２５，Ｑ２３はオフ状態である。

　第１及び第２の昇圧動作が共にオフのとき、すなわち、トランジスタＱ２５，Ｑ２３及びトランジスタＱ２６，Ｑ２４はオフとなり、ダイオードＤ２１及びＤ２２が等価回路上に現れる。

　第１の制御回路２３０には、出力端子２６０の出力電圧ＶＯが分圧抵抗ＲＢ１，ＲＢ２で分圧された分圧電圧ＶＦが供給される。第１の制御回路２３０は分圧電圧ＶＦに応じたパルス幅を有する駆動信号を生成し、その駆動信号をトランジスタＱ２１及びＱ２２の制御（ゲート）電極に供給する。トランジスタＱ２１がオンのときトランジスタＱ２２はオフであり、トランジスタＱ２１がオフのときトランジスタＱ２２はオンであるという具合に、両者のトランジスタは相補的な動作を行う。第１の制御回路２３０はトランジスタＱ２１，Ｑ２２の制御電極に供給する駆動信号のパルス幅を出力端子２６０から出力される出力電圧ＶＯが一定の電圧となるよう制御する。

　第１の制御回路２３０からトランジスタＱ２１，Ｑ２２に供給される駆動信号は、パルス幅変調されたいわゆるＰＷＭ信号である。第１の制御回路２３０は、トランジスタＱ２２をオン又はオフさせるいわゆるスイッチング制御を行う。第１の制御回路２３０には、ソフトスタート回路２５０から、いわゆるソフトスタート信号ＳＳが供給されている。一般的にＤＣ－ＤＣコンバータではソフトスタート回路を設けること、又、同期整流用トランジスタをソフトスタート動作させることはよく知られたことである。

　本発明にかかるＤＣ－ＤＣコンバータ２００は、従来のものに比べると、第２の制御回路２４０を設けなければならない。又、第１及び第２のショート手段を構成するトランジスタＱ２３，Ｑ２４，Ｑ２５及びＱ２６も設けなければならない。したがって本発明にかかるＤＣ－ＤＣコンバータは従前のＤＣ－ＤＣコンバータのものに比べて素子数が増大する。しかし、半導体集積回路のチップサイズを大きく増大させるほどでもないので半導体集積回路で構成するのに好適である。

　図６Ａ、図６Ｂ、及び図６Ｃは図５に示した本発明にかかるＤＣ－ＤＣコンバータ２００の昇圧動作時及び昇圧停止時の同期整流用トランジスタ、すなわちトランジスタＱ２２の周辺の等価回路を示す。

　図６Ａは第１の昇圧動作時の等価回路を表す。第１の昇圧動作時は、第２の制御回路２４０が作動状態であり、第１のショート手段を構成するトランジスタＱ２５，Ｑ２３が共にオンである。すなわち、第１の昇圧動作時は、第１のショート手段が作動しているときに相当する。トランジスタＱ２３がオンのとき、トランジスタＱ２３の第１の主電極Ｑ２２ｄと基板電極Ｑ２２ｂとの間の導電路は電気的にショートされる。すなわち、この導電路にはダイオードＤ２１が介在されているが、ダイオードＤ２１のアノード－カソード間は電気的にショートされることになる。

　ダイオードＤ２１が電気的にショートされると、トランジスタＱ２２の第１の主電極Ｑ２２ｄとその基板電極Ｑ２２ｂとが電気的にショートされた状態と等価となるので、図６Ａで表すことができる。このとき、図６Ａから明らかなように、ダイオードＤ２１の電気的な機能が排除されていることが分かる。又、抵抗Ｒ２１の一端はトランジスタＱ２２の基板電極Ｑ２２ｂに接続され、その他端は接地電位ＧＮＤに接続される状態となる。

　第１のショート手段、すなわち、トランジスタＱ２５，Ｑ２３が作動している間、第２のショート手段を構成するトランジスタＱ２６，Ｑ２４はオフであるので、ダイオードＤ２２の電気的な機能はそのまま存在していることになる。ダイオードＤ２２は入力端子２２０と出力端子２６０との間に逆方向に接続されるも、入力電圧源２１０から出力端子２６０側に電流が流れるという不具合を排除することができる。

　図６Ｂは、本発明にかかるＤＣ－ＤＣコンバータ２００の第２の昇圧動作時の等価回路を表す。第２の昇圧動作時は、第１の制御回路２３０が作動するとともに第２の制御回路２４０も作動状態に置かれている。このとき、第１のショート手段を構成するトランジスタＱ２５及びＱ２３はオフであるが、第２のショート手段を構成するトランジスタＱ２６，Ｑ２４がオンとなる。すなわち、第２の昇圧動作時は、第１のショート手段はオフであり、第２のショート手段が作動している状態である。第２のショート手段が作動すると、トランジスタＱ２２の第２の主電極Ｑ２２ｓと基板電極Ｑ２２ｂとの間の導電路は電気的にショートされる。すなわち、この導電路には、ダイオードＤ２２が介在されているので、ダイオードＤ２２のアノード－カソード間はショートされた状態となる。又、抵抗Ｒ２２の一端は、トランジスタＱ２２の基板電極Ｑ２２ｂに一端が接続され、その他端は接地電位ＧＮＤに接続される状態となる。第２のショート手段が作動している間は、第１のショート手段を構成するトランジスタＱ２５，Ｑ２３はオフであるので、ダイオードＤ２１はそのまま等価回路上に現れることになる。したがって図６Ｂで表すことができる。ダイオードＤ２１は、出力端子２６０と入力端子２２０との間に逆接続される状態であるから出力端子２６０から入力端子２２０側に電流が流れるという不具合を排除することができる。

　図６Ｃは本発明にかかるＤＣ－ＤＣコンバータ２００の昇圧停止時の等価回路を表す。第１の制御回路２３０及び第２の制御回路２４０が共にオフであるからダイオードＤ２１及びＤ２２は共に等価回路上に現れる。

　図７（ａ）～（ｊ）は図５のＤＣ－ＤＣコンバータ２００が作動したときのタイミングチャートを示す。

　タイミングチャートの縦軸は電圧又は信号を、その横軸には時間ｔをそれぞれ表す。時間ｔには特定の時刻Ｔ１，Ｔ２，Ｔ３及びＴ４を設けている。

　時刻Ｔ１は入力電圧源２１０がオンされるタイミングを表す。時刻Ｔ２は、ソフトスタート信号ＳＳが生じ始めＤＣ－ＤＣコンバータ２００がオンし始めるタイミングであり、かつ、第１の昇圧動作のスタート点にも相当する。時刻Ｔ３は第２の昇圧動作がスタートするタイミングであり、時刻Ｔ３から本発明にかかるＰＷＭ信号が生じ始める。時刻Ｔ４は第２の昇圧動作が完了するタイミングである。時刻Ｔ４以降は昇圧動作が定常的に作動している期間である。

　図７（ａ）は、ノードＮ２１、すなわち入力電圧源２１０の電源電圧ＶＤＤの遷移を示す。時刻Ｔ１で入力電圧源２１０がオンされると、時刻Ｔ４の経過後も電源電圧ＶＤＤが持続して供給されている状態を示す。

　図７（ｂ）は、ノードＮ２２、すなわち第１の制御回路２３０及び第２の制御回路２４０に供給されるソフトスタート信号ＳＳを示す。ソフトスタート信号ＳＳはソフトスタート回路２５０から供給される。ソフトスタート信号ＳＳは、この種のＤＣ－ＤＣコンバータによく用いられているものを採用することができる。ソフトスタート信号ＳＳのレベルは時刻Ｔ１から少し遅れた時刻Ｔ２から徐々に上昇し始める。ＤＣ－ＤＣコンバータ２００が作動し始めるタイミングはソフトスタート信号ＳＳのレベルによって一義的に決定され、そのレベルが閾値ＳＳｔｈに達した時刻、すなわち時刻Ｔ３であるとして示している。

　図７（ｃ）は、ノードＮ２３、すなわちトランジスタＱ２１の制御電極に供給されるＰＷＭ信号を示す。トランジスタＱ２１がＮチャネル型のＭＯＳトランジスタであれば、ＰＷＭ信号がハイレベルのときにオンし、ローレベルのときにオフする。ＰＷＭ信号は時刻Ｔ３で出力し始める。すなわち、ＰＷＭ信号は、ソフトスタート信号ＳＳが閾値ＳＳｔｈを超えて初めて生成されることになる。

　図７（ｄ）は、ノードＮ２４、すなわちトランジスタＱ２２のゲート電極に供給される駆動信号を示す。この駆動信号は第１の制御回路２３０及び第２の制御回路２４０で生成されるものである。時刻Ｔ２からＴ３に向かって、ノードＮ２４の電位は電源電圧ＶＤＤの大きさから徐々に低下する。これはソフトスタート信号ＳＳのレベルが第２の制御回路２４０が作動する閾値ＳＳｔｈに達したためである。ノードＮ２４の電位が低下するにつれて、第２のトランジスタＱ２２は徐々にオンしていく。トランジスタＱ２２がＰチャネル型のＭＯＳトランジスタであれば、ＰＷＭ信号がローレベルのときにオンし、ハイレベルのときにオフする。トランジスタＱ２２に供給されるＰＷＭ信号はトランジスタＱ２１に供給されるものと同じように時刻Ｔ３で出力し始め、徐々にＰＷＭ信号の振幅が大きくなり、時刻Ｔ４に達するとその振幅値は一定となる。

　図７（ｅ）はインダクタＬ２１の他端側であるノードＮ２５、すなわち入力端子２２０に表れるスイッチング信号を表す。時刻Ｔ１からＴ３までの間、ノードＮ２５には電源電圧ＶＤＤと同じ大きさが生じる。この期間においては、スイッチング動作を行う第１の制御回路２３０は作動していないので、インダクタＬ２１の他端に昇圧電圧は生じない。昇圧される電圧は、時刻Ｔ３から出力し始め時刻Ｔ４までに徐々に振幅値が大きくなり、時刻Ｔ４に達すると昇圧動作が安定し、ほぼ一定のＰＷＭ信号が表れる。ノードＮ２５に表れるＰＷＭスイッチング信号はトランジスタＱ２１の制御電極、すなわちノードＮ２３に供給されるＰＷＭ駆動信号に応動する。

　時刻Ｔ３に達すると、ソフトスタート信号ＳＳは閾値レベルＳＳｔｈに達し、第１の制御回路２３０に内蔵されているＰＷＭ回路が作動し始めるとともに、ＰＷＭ駆動信号が出力され、トランジスタＱ２１が作動し始める。

　図７（ｆ）はノードＮ２６、すなわち第２の制御回路２４０からトランジスタＱ２５のゲート電極に供給される制御信号を示す。時刻Ｔ１からＴ３までの期間はハイレベル（ＶＤＤ）に維持され、時刻Ｔ３、すなわち、第１の制御回路２３０が作動し始めタイミングでノードＮ２６の制御信号はハイレベルからローレベルに遷移する。

　第２の制御回路２４０には、入力端子２２０の電源電圧ＶＤＤと出力端子２６０に生じる出力電圧ＶＯの大きさを比較するコンパレータが内蔵されている。ここで、ノードＮ２６の電圧は、電源電圧ＶＤＤ＞出力電圧ＶＯの状態においては、電源電圧ＶＤＤとほぼ等しく、ＶＤＤ＜ＶＯの状態においてはローレベルが生じるように設定されている。なお、第２の制御回路２４０に内蔵されるコンパレータについては後述する。

　図７（ｇ）はノードＮ２７、すなわちトランジスタＱ２３の制御電極Ｑ２３ｇに生じる信号を示す。図７（ｇ）に示す信号は、時刻Ｔ１～Ｔ３の期間は、図７（ｆ）に示す信号の極性が反転された信号となる。時刻Ｔ３に達すると、電源電圧ＶＤＤまで上昇し、時刻Ｔ３から時刻Ｔ４までの間は、出力端子２６０の出力電圧ＶＯに向かって徐々に上昇する。

　図７（ｈ）はノードＮ２８、すなわち第２の制御回路２４０からトランジスタＱ２６の制御電極に供給される制御信号を示す。図７（ｈ）に示す制御信号は、時刻Ｔ３に到達して初めてローレベルからハイレベルに遷移する。これはトランジスタＱ２５のゲート電極に供給される図７（ｆ）に示す制御信号が、ハイレベルからローレベルに遷移するタイミングに一致させているからである。こうした設定によって、トランジスタＱ２６の動作は、トランジスタＱ２５と相補的に切り替えられる。図７（ｈ）に示す制御信号は、図７（ｆ）に示した制御信号、すなわち、ノードＮ２６に供給される制御信号を反転させることによって容易に生成することができる。

　図７（ｉ）はノードＮ２９、すなわちトランジスタＱ２４の制御電極Ｑ２４ｇに生じる信号を示す。図７（ｉ）に示す信号は、図７（ｈ）に示す信号の極性が反転された信号となる。すなわち、時刻Ｔ３に達すると電源電圧ＶＤＤからローレベルに遷移するのでトランジスタＱ２４はオフからオンに遷移する。

　図７（ｊ）はノードＮ２０、すなわち出力端子２６０に出力される最終的な出力電圧を示す。本発明にかかる特性は、参照符号Ｙ１で示すように、時刻Ｔ２から時刻Ｔ３の間、すなわち第１の昇圧時であっても出力電圧は徐々に増加する特性を示す。従来は、参照符号Ｘ１で示すように、時刻Ｔ１で電源電圧ＶＤＤが印加されると、時刻Ｔ２では出力電圧（ＶＤＤ－Ｖｄｉ）が出力され、時刻Ｔ２からＴ３まではほぼ一定となり、時刻Ｔ３から時刻Ｔ４に向かって出力電圧ＶＯが上昇する特性であった。なお、参照符号Ｖｄｉは図５、図６Ｂ、及び図６ＣにおいてのダイオードＤ２１の立ち上がり順方向電圧である。これに対して、本発明での出力電圧ＶＯは、時刻Ｔ２、すなわち、ＤＣ－ＤＣコンバータのオンに追随して緩やかに上昇する特性を示すので、入力端子２２０から出力端子２６０に向かって流れるラッシュ電流を抑制することができる。

　図８は、図７（ｊ）に示す出力電圧特性を拡大した図面である。図８の縦軸は、出力端子２６０に出力される出力電圧ＶＯを、横軸は時間ｔをそれぞれ表す。なお、作図及び説明の便宜上、縦軸，横軸の大きさは適宜縮小したりあるいは拡大したりして必ずしも実体を表していない。なお、本発明にかかる出力電圧特性は参照符号Ｙ１で示す。従前の出力電圧特性は参照符号Ｘ１で示している。なお、参照符号Ｘ１で示す出力電圧特性は図１４に示したものと同じである。

　図８において、時刻Ｔ１で電源電圧ＶＤＤが入力端子２２０に印加されると、時刻Ｔ２，Ｔ３を経て時刻Ｔ４に向かって出力端子２６０に表れる出力電圧ＶＯは、徐々に増加していく。参照符号Ｘ１で示したように、従来の出力電圧特性は、時刻Ｔ１からＴ２の期間で瞬時に出力電圧ＶＯが（ＶＤＤ－Ｖｄｉ）まで増加するものであった。しかし、本発明においては、時刻Ｔ２では出力端子２６０に表れる出力電圧ＶＯは電圧Ｖ２で示すように、出力電圧ＶＯが（ＶＤＤ－Ｖｄ）よりは小さく抑えることができる。なぜならば、時刻Ｔ１からＴ３までの期間はダイオードＤ２１を電気的にショートさせ、ダイオードＤ２１の電気的な作用を排除しているからである。ダイオードＤ２１の電気的なショートは解除され、実質的な昇圧動作がスタートされる時刻Ｔ３に向かって徐々に出力電圧ＶＯが徐々に増加する特性を示すことになる。

　図８において、時刻Ｔ１からＴ３までの期間は実質的な昇圧動作を実行するまでには至ってはいない。しかし、本発明においてはこれらの期間で行われる回路動作を実質的な昇圧動作に移行するまでの予備動作として位置づけ、参照符号Ｙ１－１で示す期間を「第１の昇圧動作」として定義する。

　第１の昇圧動作が完了し、時刻Ｔ３に達するとトランジスタＱ２１及びＱ２２が交互にオン／オフし昇圧動作が開始される。このため出力端子２６０に出力される出力電圧ＶＯは、時刻Ｔ４に向かって徐々に増加していく。時刻Ｔ３からＴ４までは昇圧動作によって出力端子２６０に昇圧電圧が出力される。本発明において参照符号Ｙ１－２で示す期間を「第２の昇圧動作」として定義する。

　図８に示す出力電圧特性は、言い換えれば昇圧電源電圧特性でもある。参照符号Ｙ１で示すように本発明にかかる昇圧電圧特性は、電源電圧ＶＤＤが印加される時刻Ｔ１から昇圧動作が完了する時刻Ｔ４まで緩やかな傾きもって出力電圧ＶＯを増加させることができるので、出力端子２６０と接地端子２７０との間に接続されるキャパシタＣ２１に流れるラッシュ電流を抑制することができる。ラッシュ電流を抑制することによって、同期整流用トランジスタ、すなわち、トランジスタＱ２２が、劣化又は破壊されるという不具合を未然に防止することができる。

　　図９は、第１の制御回路２３０及び第２の制御回路２４０の具体的な回路構成を示す。第１の制御回路２３０は、端的に言えば本発明のＤＣ－ＤＣコンバータのスイッチング制御を行う。すなわち、第１の制御回路２３０は、昇圧型のＤＣ－ＤＣコンバータとしての役割を有する。これに対して第２の制御回路２４０はリニア制御、すなわち降圧動作を行う。第１の制御回路２３０及び第２の制御回路２４０を組み合わせることによって本発明のＤＣ－ＤＣコンバータはいわゆる昇降圧型のＤＣ－ＤＣコンバータの回路機能を有する。

　図９において、第１の制御回路２３０は、誤差増幅器２３２，ＰＷＭ回路２３２４及びドライバー２３６を備える。誤差増幅器２３２は、１つの非反転入力端子＋（Ｆ）を備える。さらに２つの反転入力端子－（Ｒ），－（Ｓ）を備える。非反転入力端子＋（Ｆ）には分圧抵抗ＲＢ１とＲＢ２で生成された分圧電圧ＶＦが供給される。分圧電圧ＶＦは出力端子２６０に出力された電源電圧を分圧抵抗ＲＢ１とＲＢ２で分圧された大きさである。

　誤差増幅器２３２の１つの反転入力端子＋（Ｓ）には、ソフトスタート回路２５０からソフトスタート信号ＳＳが供給される。ソフトスタート回路２５０は所定の勾配をもった信号を生成するもので、基本的な回路構成は、定電流源ＣＣ、キャパシタＣ２３及びトランジスタＱ２６からなり、トランジスタＱ２６の制御電極に制御パルスＶＰを供給してトランジスタＱ２６をオン／オフさせ、直線性に優れた勾配をもったソフトスタート信号ＳＳを生成する。ソフトスタート信号ＳＳの勾配の時間幅や振幅の大きさは、定電流源ＣＣ、キャパシタＣ２３及び制御パルスＶＰのデューティ比などで決めることができる。

　誤差増幅器２３２のもう１つの反転入力端子－（Ｒ）には、一定の直流電圧である基準電圧Ｖｒｅｆ１が供給される。基準電圧Ｖｒｅｆ１は、たとえばバンドギャップ型の基準電圧源で生成することができる。

　誤差増幅器２３２は、反転入力端子－（Ｓ）及び反転入力端子－（Ｒ）のうち、より高レベルの入力信号と非反転入力端子＋（Ｆ）に供給された分圧電圧ＶＦとの電位差に基づく出力信号Ｐｅ１を出力する。すなわち、分圧電圧ＶＦが反転入力端子－（Ｓ）に供給されるソフトスタート信号ＳＳ及び第１の基準電圧Ｖｒｅｆ１よりも高くなれば、出力信号Ｐｅ１は上昇し、いずれかの反転入力端子の入力電圧よりも低くなれば出力信号Ｐｅ１は低下する。

　なお、誤差増幅器２３２は２つの反転入力端子と、１つの非反転入力端子を有するものとしたが、この組み合わせを変えてもよい。たとえば２つの非反転入力端子と１つの反転入力端子で構成してもよい。この場合、反転入力端子に分圧電圧ＶＦを供給し、２つの非反転入力端子にソフトスタート信号ＳＳ及び基準電圧Ｖｒｅｆ１を各別に供給すればよい。

　誤差増幅器２３２から取り出された出力信号Ｐｅ１は、ＰＷＭ回路２３４の反転入力端子（－）に供給される。ＰＷＭ回路２３４の非反転入力端子（＋）には三角波信号Ｐｓが供給される。ＰＷＭ回路２３４でパルス幅変調されたいわゆるＰＷＭ信号は、ドライバー２３６に供給され、ドライバー２３６はスイッチングトランジスタＱ２２を駆動する。

　第２の制御回路２４０は、誤差増幅器２４８を備える。誤差増幅器２４８の回路構成は第１の制御回路２３０に用いた誤差増幅器２３２とほぼ同じである。すなわち、誤差増幅器２４８は、１つの非反転入力端子＋（Ｆ）を備える。さらに２つの反転入力端子－（Ｓ）及び－（Ｒ）を備える。非反転入力端子＋（Ｆ）には誤差増幅器２３２に供給された分圧電圧ＶＦと同じ電圧が供給されている。

　誤差増幅器２４８の１つの反転入力端子－（Ｓ）には、ソフトスタート信号回路２５０からソフトスタート信号ＳＳが供給される。ソフトスタート信号ＳＳは、誤差増幅器２３２に供給したものを共用している。これによって、誤差増幅器２４８は誤差増幅器２３２の動作に同期させることができる。

　誤差増幅器２４８のもう１つの反転入力端子－（Ｒ）には、一定の直流電圧である基準電圧Ｖｒｅｆ２が供給される。基準電圧Ｖｒｅｆ２は、基準電圧Ｖｒｅｆ１と同じ大きさに設定することができる。第２の基準電圧Ｖｒｅｆ２は、よく知られたバンドギャップ型の基準電圧源で生成することができる。

　誤差増幅器２４８は、反転入力端子－（Ｓ）及び反転入力端子－（Ｒ）のうち、より高レベルの入力信号と非反転入力端子＋（Ｆ）に供給される分圧電圧ＶＦとの電位差に基づく出力信号Ｐｅ２を出力する。すなわち、分圧電圧ＶＦが反転入力端子側に供給されるソフトスタート信号ＳＳ及び基準電圧Ｖｒｅｆ２よりも高くなれば出力信号Ｐｅ２は上昇し、いずれかの反転入力端子の入力電圧よりも低くなれば出力信号Ｐｅ２は低下する。

　なお、誤差増幅器２４８は２つの反転入力端子と、１つの非反転入力端子を有するものとしたが、２つの非反転入力端子と１つの反転入力端子で構成してもよい。この場合、反転入力端子に分圧電圧ＶＦを供給し、２つの非反転入力端子にソフトスタート信号ＳＳ及び基準電圧Ｖｒｅｆ２を各別に供給すればよい。

　誤差増幅器２４８から取り出された出力信号Ｐｅ２は、制御トランジスタＱ２２を駆動する。誤差増幅器２４８は前に述べたように誤差増幅器２３２とは異なり、スイッチングレギュレータの降圧動作の制御のために用意されている。すなわち、本発明のＤＣコンバータ２００は、昇圧動作を制御する第１の制御回路２３０と、降圧動作を制御する第２の制御回路２４０を備えるので、昇降圧型のＤＣ－ＤＣコンバータの回路機能を有する。

　本発明の第２の制御回路２４０は、誤差増幅器２４８の他にコンパレータ２４６，インバータ２４７及び貫通電流防止回路２４９を備える。コンパレータ２４６は、ノードＮ２５、すなわち、入力端子２２０に生じる入力電圧ＶＩと、ノードＮ２０、すなわち、出力端子２６０に生じる出力電圧ＶＯとを比較する。コンパレータ２４６の出力２４６ａには、ＶＩ＞ＶＯの状態ではローレベルの制御信号が、ＶＩ＜ＶＯの状態ではハイレベルの制御信号、すなわち、電源電圧ＶＤＤと同じレベルが出力される。

　出力２４６ａに出力された制御信号の１つは、インバータ２４７及び貫通電流防止回路２４９を介してノードＮ２６に、制御信号のもう１つはインバータ２４７を介さずに直接、貫通電流防止回路２４９を介してノードＮ２８に各別に供給される。

　ノードＮ２６及びＮ２８は、第１のショート手段及び第２のショート手段のそれぞれ入力に相当し、これらの制御信号は相補的な極性を有するよう設定されている。すなわち、ノードＮ２６に出力される制御信号がハイレベル及びローレベルのとき、ノードＮ２８に出力される制御信号はそれぞれローレベル及びハイレベルになるよう設定される。なお、正確にはこれらの制御信号は完全に相補的な関係を有するものではなく、両者の制御信号の立ち上がり及び立下りにおいて一部重なる期間を設けている。こうした回路機能を有するのが貫通電流防止回路２４９である。貫通電流防止回路２４９を設けることによって、第１のショート手段を構成するトランジスタＱ２５，Ｑ２３と、第２のショート手段を構成するトランジスタＱ２６，Ｑ２４が同時にオンする状態を排除している。

　ここでコンパレータ２４６の回路動作を、図９に加えて図５，図７を用いて説明する。コンパレータ２４６は図７（ｆ）に示したノードＮ２６に生じる制御信号及び図７（ｈ）に示したノードＮ２８に生じる制御信号を生成する。ノードＮ２６に生じる制御信号は時刻Ｔ１からＴ３までの間ハイレベルを維持する。このため、図５に示すトランジスタＱ２５をＮチャネルＭＯＳトランジスタ、トランジスタＱ２３をＰチャネルＭＯＳトランジスタで構成すれば、時刻Ｔ１からＴ３までの間、これらのトランジスタは共にオンするので、第１のショート手段が作動し、トランジスタＱ２２の第１の主電極Ｑ２２ｄと基板電極Ｑ２２ｂの間の導電路、すなわち、ダイオードＤ２１のアノード－カソードの導電路をショートさせる。

　一方、ノードＮ２８の制御信号に注目すると、時刻Ｔ１からＴ３までの間、ローレベルを維持していることが分かる。このとき、トランジスタＱ２６及びＱ２４はオフであるから第２のショート手段はオフに置かれている。

　時刻Ｔ３を過ぎるとノードＮ２６及びノードＮ２８のレベルは、それぞれローレベル及びハイレベルに遷移する。したがって、時刻Ｔ３以降は第１のショート手段と第２のショート手段の動作は逆転し、第１のショート手段がオフとなり、第２のショート手段が作動する。

　時刻Ｔ１において、電源電圧ＶＤＤがオンされると、トランジスタＱ２５，Ｑ２３で構成された第１のショート手段が作動する。又、時刻Ｔ１では、トランジスタＱ２６，Ｑ２４で構成される第２のショート手段はオフである。すなわち、本発明において、電源電圧ＶＤＤが投入された時点からみると、第１のショート手段は第２のショート手段に先行して作動し、第２のショート手段は第１のショート手段が作動した後に作動するよう設定されている。又、第１のショート手段が作動している間、第２のショート手段はオフに置かれている。又、第２のショート手段が作動している間は、第１のショート手段はオフに置かれる。すなわち、第１のショート手段と第２のショート手段は相補的に作動する。

　コンパレータ２４６の主な回路機能は、前述のように第１の昇圧動作を制御する第１のショート手段と、第２の昇圧動作を制御する第２のショート手段を制御する制御信号を生成することである。しかし、副次的には、過電圧保護としての回路機能も備える。詳細は後述する。

　図９のコンパレータ２４６を参照すると、その反転入力端子（－）及び非反転入力端子（＋）には、ノードＮ２５の電圧及びノードＮ２０の電圧がそれぞれ供給されている。すなわち、コンパレータ２４６の反転入力端子（－）及び非反転入力端子（＋）には、入力電電圧ＶＩ及び出力電圧ＶＯが各別に供給される。

　ここで、再度、図６Ｂ及び図７（ｅ），（ｊ）を参照する。図６Ｂは、第２ステップの昇圧動作時、すなわち、昇圧動作が実質的に実行されているときのトランジスタＱ２２の周辺の等価回路を表す。このとき、第１の制御回路２３０は作動し、又、第２の制御回路２４０の第２のショート手段、すなわち、トランジスタＱ２４，Ｑ２６がオンしている状態である。しかし、第１のショート手段を構成するトランジスタＱ２３，Ｑ２５はオフ状態に置かれている。すなわち、実質的な昇圧動作を実行している期間は、第２の制御回路２４０に注目すれば、第１のショート手段はオフであり、第２のショート手段はオンである。

　次に、図７（ｅ）を参照する。図７（ｅ）は、ノードＮ２５、すなわち、入力電圧ＶＩの遷移を示す。これまでの説明から明らかになるように、第２ステップの昇圧動作時とは、時刻Ｔ３以降に相当する。時刻Ｔ３以降の入力電圧ＶＩは、電源電圧ＶＤＤから次第に上昇し始め時刻Ｔ４で出力電圧ＶＯと等しい大きさに到達する。

　次に、図７（ｊ）を参照する。図７（ｊ）は、ノードＮ２０、すなわち、出力電圧ＶＯの遷移を示す。これまでの説明から明らかになるように、第２ステップの昇圧動作時は、時刻Ｔ３以降に相当する。時刻Ｔ３以降のノードＮ２０の電圧は電圧（ＶＤＤ－Ｖｄｉ）から徐々に出力電圧ＶＯに向かって上昇していく。

　すなわち、第２の昇圧動作時での、ノードＮ２５とＮ２０の電圧は、一方がパルス状のスイッチング電圧、他方が直流電圧という違いはあるが、その大きさは同じであることが分かる。したがって、入力電圧ＶＩが出力電圧ＶＯを超えるという事態は排除することができる。

　しかし、いま、何らかの不具合によって、ノードＮ２５の入力電圧ＶＩがノードＮ２０の出力電圧ＶＯを大きく超えた場合を仮定する。ノードＮ２５の電圧ＶＩが出力電圧ＶＯよりも高くなると、高く上昇した入力電圧は、ノードＮ２０にそのまま伝達される。このため、出力端子２６０に接続される図示しない回路部が劣化し、又は破壊するという不具合が生じ得る。

　第２の制御回路２４０に内蔵されるコンパレータ２４６は、こうした不具合を防止する、いわゆる過電圧保護の回路機能も有する。図９から明らかなように、ノードＮ２５（ＶＩ）の電圧がノードＮ２０（ＶＯ）の電圧より大きくなると、コンパレータ２４６の出力２４６ａには、ローレベルが出力される。このローレベルは、インバータ２４７でハイレベルに変換されて、貫通電流防止回路２４９に供給され、ノードＮ２６、すなわち、トランジスタＱ２５の制御（ゲート）電極に供給される。トランジスタＱ２５は、第１の昇圧動作を制御する第１のショート手段の入力である。トランジスタＱ２５の制御電極がハイレベルになると、トランジスタＱ２５，Ｑ２３はオンする。すなわち、第１のショート手段はオンする。このため、第１の昇圧動作時と同じになり、ダイオードＤ２１は、オープン状態からショート状態に遷移する。このとき、トランジスタＱ２２の第１の主電極Ｑ２２ｄと基板電極Ｑ２２ｂとは電気的にショートされた状態となる。

　又、コンパレータ２４６の出力２４６ａがローレベルとなると、このローレベルは、貫通電流防止回路２４９を介して、ノードＮ２８、すなわち、トランジスタＱ２６の制御（ゲート）電極に供給される。トランジスタＱ２６は、第２の昇圧動作を制御する第２のショート手段の入力である。トランジスタＱ２６の制御電極がローレベルになると、トランジスタＱ２６及びトランジスタＱ２４はオフする。すなわち、第２のショート手段はオフする。このため、第２の昇圧動作時では、電気的にショートされていたダイオードＤ２２は、ショート状態から解除され、本来のダイオード動作を呈するようになる。

　すなわち、入力電圧ＶＩが、出力電圧ＶＯを超えるという不具合が生じた場合、コンパレータ２４６の作動によって、図６Ａに示すような等価回路を呈する。これによって、入力端子２２０側の高電圧が出力端子２６０側に伝達されるという不具合をダイオードＤ２２がブロックする。又、入力端子２２０側に生じた高電圧は、抵抗Ｒ２１を介して接地電位ＧＮＤ側にバイパスされるので出力端子２６０側に電圧が伝達されるという不具合を排除することができる。これによって、出力端子２６０に接続される図示しない回路部が、劣化又は破壊するという不具合を排除することができる。

　以上に述べたように、第２の制御回路２４０は第１の昇圧動作及び第２の昇圧動作を制御すると共に過電圧保護としての回路機能も有する。

＜電源供給装置＞
（第１の実施の形態）
　図１５は本発明の第１の実施の形態にかかる電源供給装置３００を示す。電源供給装置３００は、大きく分けるとスイッチングレギュレータ３００Ａ、リニアレギュレータ３００Ｂ、起動スロープ信号生成回路３８０及び負荷３９０で構成される。スイッチングレギュレータ３００Ａは、いわゆるダイオード方式の昇圧型ＤＣ－ＤＣコンバータを構成している。ダイオード方式とは整流用素子としてダイオードを用いるものであり、昇圧型とは入力電源電圧のレベルよりも高いレベルの出力電源電圧に変換する方式である。また、ＤＣ－ＤＣコンバータは入力電源電圧及び出力電源電圧が共に直流（ＤＣ）電圧である電力変換器のことを言う。

　一般的に、スイッチングレギュレータは、スイッチング方式で制御される直流安定化電源の１つであり、フィードバックの制御によってパワーＭＯＳトランジスタなどの半導体スイッチをオン／オフして入力電力をスイッチして出力電圧を制御するスイッチングによって生成したパルス信号を平滑回路によりリプルを抑圧して定電圧を生成する。

　なお、本発明の第１の実施の形態では、整流用素子としてダイオードを用いた昇圧型ＤＣ－ＤＣコンバータを例示するがこれに限定されない。たとえば、整流用素子として同期整流用トランジスタを用いた昇圧型，降圧型，昇降圧及び反転型の各ＤＣ－ＤＣコンバータにも適用することができる。

　図１５に示す本発明にかかるスイッチングレギュレータ３００Ａは、第１の電源入力端子３１０、第１の入力電圧源ＶＩＮ１、第１の出力電圧源ＶＯＵＴ１、接地端子３３０、第１の制御回路３４０、インダクタＬ３１、スイッチングトランジスタＱ３１、整流用ダイオードＤ３１、分圧抵抗Ｒ３１，Ｒ３２及びキャパシタＣ３１を備える。分圧抵抗Ｒ３１及びＲ３２は直列に接続されて分圧回路を構成している。

　第１の電源入力端子３１０には第１の入力電圧源ＶＩＮ１の正極端子及びインダクタＬ３１の一端が接続されている。インダクタＬ３１の他端にはスイッチングトランジスタＱ３１の第１の主電極及び整流用ダイオードＤ３１のアノードが接続され、スイッチングトランジスタＱ３１の第２の主電極は接地端子３３０に接続され、第１の制御回路３４０は分圧抵抗Ｒ３１及びＲ３２の共通接続点、すなわちノードＮ３６とスイッチングトランジスタＱ３１の制御（ゲート）電極、すなわちノードＮ３３との間に接続されている。整流用ダイオードＤ３１のカソードはノードＮ３５、すなわち第１の出力電圧源ＶＯＵＴ１に接続される。

　インダクタＬ３１の他端に第１の主電極が接続されるスイッチングトランジスタＱ３１は、たとえば、Ｎチャネル型ＭＯＳトランジスタで構成され、インダクタＬ３１を周期的に接地端子３３０にショートする。インダクタＬ３１をショートすると、インダクタＬ３１に磁気的にエネルギーが蓄えられる。ショートが解除されると、インダクタＬ３１の両端の電圧と第１の入力電圧源ＶＩＮ１から供給される電圧が合成され、合成された電圧が整流用ダイオードＤ３１を介して、第１の出力電圧源ＶＯＵＴ１に接続されるキャパシタＣ３１に蓄えられる。なお、スイッチングトランジスタＱ３１はＮＰＮ型のバイポーラトランジスタで構成してもよい。キャパシタＣ３１は第１の出力電圧源ＶＯＵＴ１と接地端子３３０との間に接続され、その容量値は数μＦから数百μＦの大きさである。

　スイッチングトランジスタＱ３１のオン／オフは第１の制御回路３４０によって制御される。第１の制御回路３４０には後述するＰＷＭ回路、誤差増幅器等が内蔵されており、ＰＷＭ回路で生成されたパルス幅変調（ＰＷＭ）信号はスイッチングトランジスタＱ３１の制御電極、すなわちノードＮ３３に供給され、そのハイレベル及びローレベルに応じてスイッチングトランジスタＱ３１はオン／オフを繰り返す。

　第１及び第２の分圧抵抗Ｒ３１，Ｒ３２は第１の出力電圧源ＶＯＵＴ１と接地端子３３０との間に直列に接続される。第１の分圧抵抗Ｒ３１の一端は第１の出力電圧源ＶＯＵＴ１に、その他端は第２の分圧抵抗Ｒ３２の一端に、さらに、その他端は接地端子３３０にそれぞれ接続されている。第１及び第２の分圧抵抗Ｒ３１，Ｒ３２の共通接続点、すなわちノードＮ３６には第１の帰還電圧ＶＦ１が生成され、第１の帰還電圧ＶＦ１は第１の制御回路３４０に供給される。第１の制御回路３４０には第１の基準電圧Ｖｒｅｆ１が与えられていて、第１の帰還電圧ＶＦ１は第１の基準電圧Ｖｒｅｆ１と比較され、その比較された差分の電圧が第１の制御回路３４０で増幅され、その増幅された信号によってスイッチングトランジスタＱ３１の動作が制御される。

　起動スロープ信号生成回路３８０は、第１の制御回路３４０にいわゆる起動スロープ信号ＳＳを供給する。起動スロープ信号ＳＳは第１の制御回路３４０が緩やかに作動するために所定の勾配をもった信号に生成されている。起動スロープ信号ＳＳは、一般的にはソフトスタート信号に相当する。

　一般的に、リニアレギュレータはフィードバックの制御によって、アナログ的に出力電圧を一定にする電源回路である。本発明にかかるリニアレギュレータ３００Ｂは、第２の入力電圧源ＶＩＮ２、第２の出力電圧源ＶＯＵＴ２、接地端子３３０、第２の制御回路３６０、第３の分圧抵抗ＲＢ３、第４の分圧抵抗ＲＢ４及びキャパシタＣ３２を備える。第３の分圧抵抗ＲＢ３、第４の分圧抵抗ＲＢ４は直列に接続されて分圧回路を構成している。

　第２の入力電圧源ＶＩＮ２は、リニアレギュレータ３００Ｂの入力電圧源として、スイッチングレギュレータ３００Ａの第１の出力電圧源ＶＯＵＴ１から供給される。

　第２の入力電圧源ＶＩＮ２には制御トランジスタＱ３２の第１の主電極が接続され、その第２の主電極は、第２の出力電圧源ＶＯＵＴ２に接続され、その制御（ゲート）電極は第２の制御回路３６０に接続されている。制御トランジスタＱ３２はたとえばＰチャネル型ＭＯＳトランジスタで構成されている。なお、制御トランジスタＱ３２はＰＮＰ型のバイポーラトランジスタで構成してもよい。

　制御トランジスタＱ３２のオン／オフ動作は第２の制御回路３６０によってアナログ的に制御される。第１の制御回路３４０がスイッチング制御、すなわち、デジタル的にスイッチングトランジスタＱ３１を制御するのに対し、第２の制御回路３６０はアナログ的に制御トランジスタＱ３２を制御する点で相違する。したがって、第２の制御回路３６０は、ＰＷＭ回路を内蔵していない。この点はＰＷＭ回路を内蔵する第１の制御回路３４０と相違する。制御トランジスタＱ３２の第１の主電極から第２の主電極に繋がる導電路は負荷３９０と直列に接続されている。こうした回路構成はシリーズレギュレータとも称されている。第２の制御回路３６０には後述する誤差増幅器が内蔵されている。第２の制御回路３６０は第１の制御回路３４０とは異なり、比較的簡便な回路で構成することができるが詳細については後述する。

　第３及び第４の分圧抵抗ＲＢ３，ＲＢ４は第２の出力電圧源ＶＯＵＴ２と接地端子３３０との間に直列に接続される。第３の分圧抵抗ＲＢ３の一端は第２の出力電圧源ＶＯＵＴ２に、その他端は第４の分圧抵抗ＲＢ４の一端に、さらに、その他端は接地端子３３０にそれぞれ接続されている。第３及び第４の分圧抵抗ＲＢ３，ＲＢ４の共通接続点、すなわちノードＮ３９には第２の帰還電圧ＶＦ２が生成され、第２の帰還電圧ＶＦ２は第２の制御回路３６０に供給される。第２の制御回路３６０には第２の基準電圧Ｖｒｅｆ２が与えられていて、第２の帰還電圧ＶＦ２は第２の基準電圧Ｖｒｅｆ２と比較され、その比較された差分の電圧が第２の制御回路３６０で増幅され、その増幅された信号によって制御トランジスタＱ３２がアナログ的に制御される。

　第２の出力電圧源ＶＯＵＴ２と接地端子３３０との間にはリプル成分を抑圧するためにキャパシタＣ３２が接続されている。キャパシタＣ３２はスイッチングレギュレータ３００Ａに用いたキャパシタＣ３１に比べてその容量値は小さくてよく、数μＦ以下の比較的容量値の小さなものでよい。

（第２の実施の形態）
　図１６は本発明の第２の実施の形態にかかる電源供給装置３００を示す。図１６に示すスイッチングレギュレータ３００Ａは、図１５のものとは整流用ダイオードＤ３１に替えて同期整流用トランジスタＱ３３を採用したことで相違する。さらに詳しくいえば、参照符号Ｄ３１Ｃで示す回路部を図１５に示す整流用ダイオードＤ３１に置き替えた点で相違する。リニアレギュレータ３００Ｂは図１５のものとまったく同じである。したがって、ここでは、スイッチングレギュレータ３００Ａ、とりわけ同期整流用トランジスタＱ３３の周辺の説明にとどめ、リニアレギュレータ３００Ｂの説明は割愛する。

　図１６に示すスイッチングレギュレータ３００Ａは前述のとおり、ダイオードに替えてトランジスタを採用した同期整流方式の昇圧型ＤＣ－ＤＣコンバータを示す。第１の電源入力端子３１０には第１の入力電圧源ＶＩＮ１の正極端子及びインダクタＬ３１の一端が接続される。インダクタＬ３１の他端にはスイッチングトランジスタＱ３１の第１の主電極及び同期整流用トランジスタＱ３３の第１の主電極、すなわちノードＮ３４が接続される。スイッチングトランジスタＱ３１と同期整流用トランジスタＱ３３の導電形式は互いに相補的に選ばれ、たとえばスイッチングトランジスタＱ３１はＮチャネル型ＭＯＳトランジスタに、同期整流用トランジスタＱ３３はＰチャネル型のＭＯＳトランジスタにそれぞれ選ばれている。スイッチングトランジスタＱ３１はスイッチング動作を、同期整流用トランジスタＱ３３はスイッチングトランジスタＱ３１に同期してそれぞれ整流動作を行う。

　スイッチングトランジスタＱ３１の第２の主電極は接地端子３３０に接続され、同期整流用トランジスタＱ３３の第２の主電極、すなわちノードＮ３５は第１の出力電圧源ＶＯＵＴ１に接続されている。

　ダイオードＤ３３ａは同期整流用トランジスタＱ３３の第１の主電極、すなわちノードＮ３４と基板電極Ｑ３３ｂとの間に、ダイオードＤ３３ｂは同期整流用トランジスタＱ３３の第２の主電極、すなわちノードＮ３５と基板電極Ｑ３３ｂとの間にそれぞれ形成される、いわゆる寄生ダイオードである。ダイオードＤ３３ａ，Ｄ３３ｂは、たとえばシリコンのＰ型半導体基板にＮ型のウエル層を形成し、そのウエル層にＰチャネル型のＭＯＳトランジスタを形成したときに寄生的に形成される。したがって、同期整流用トランジスタＱ３３をＰチャネル型のＭＯＳトランジスタで形成すると、ダイオードＤ３３ａ，Ｄ３３ｂが半導体集積回路の構造上、必然的に形成されることになる。

　ここで、同期整流用トランジスタＱ３３とダイオードＤ３３ａ，Ｄ３３ｂの回路接続に注目すれば次のことが言える。すなわち、ダイオードＤ３３ａ及びダイオードＤ３３ｂは互いに逆方向に接続された直列接続体を成し、この直列接続体は、同期整流用トランジスタＱ３３の第１の主電極、すなわちノードＮ３４と、第２の主電極、すなわちノードＮ３５との間に並列に接続される。ダイオードＤ３３ａのカソードとダイオードＤ３３ｂのカソードが共通接続され、この共通接続点は同期整流用トランジスタＱ３３の基板電極Ｑ３３ｂに接続され、この共通接続点は参照符号Ｄ３１Ｓで表示されている。同期整流用トランジスタＱ３３がＰチャネル型のＭＯＳトランジスタであるとき、第１の主電極及び第２の主電極はそれぞれドレイン電極及びソース電極が相当する。

　トランジスタＱ３４，Ｑ３５は端的に言えばダイオードＤ３３ａ及びＤ３３ｂの電気的な動作状態を切り替えるために用意されている。すなわち、ダイオードＤ３３ａの動作状態はトランジスタＱ３４のオン／オフに応じて一義的に定まり、オンのときにはダイオードＤ３３ａは電気的にショートされた状態となり、オフのときには回路図どおりにダイオード本来の電気的な特性を示す。また、ダイオードＤ３３ｂの動作状態はトランジスタＱ３５のオン／オフに応じて一義的に定まり、オンのときにはダイオードＤ３３ｂは電気的にショートされた状態となり、オフのときには回路図どおりにダイオード本来の電気的な特性を示す。なお、ダイオードＤ３３ａ，Ｄ３３ｂはスイッチングレギュレータ３００Ａの昇圧動作の起動時に切り替えられる。たとえば、昇圧起動時にはまずダイオードＤ３３ａのみを電気的にショートさせ、その後はダイオードＤ３３ｂを電気的にショートさせてダイオードＤ３３ａは回路図どおりの回路動作に戻すなどして、昇圧起動動作をスムーズに行えるようにしている。

　トランジスタＱ３４の制御電極Ｑ３４ｇと基板電極Ｑ３４ｂとの間には抵抗Ｒ３４が接続されている。トランジスタＱ３３，Ｑ３４及びＱ３５の各基板電極Ｑ３３ｂ，Ｑ３４ｂ及びＱ３５ｂは共通接続点Ｄ３１Ｓに接続されている。

　トランジスタＱ３５の制御電極Ｑ３５ｇと基板電極Ｑ３５ｂとの間には抵抗Ｒ３５が接続されている。抵抗Ｒ３５の一端は共通接続点Ｄ３１Ｓに接続され、その他端はトランジスタＱ３５の制御電極Ｑ３５ｇに接続されている。

　抵抗Ｒ３４及びＲ３５はトランジスタＱ３４及びＱ３５の制御（ゲート）電位を所定の電位に固定する役目を有する。抵抗Ｒ３４は第３の制御回路３７０側がローレベルに置かれたときにトランジスタＱ３４のゲート電極をローレベルに維持してトランジスタＱ３４を確実にオンさせる。また、抵抗Ｒ３５は第３の制御回路３７０側がローレベルに置かれたときにトランジスタＱ３５のゲート電極をローレベルに維持してトランジスタＱ３５を確実にオンさせる。抵抗Ｒ３４及びＲ３５は半導体集積回路で構成する場合、ポリシリコンまたは拡散抵抗で形成することができる。また、これらの抵抗値を同じにすればトランジスタＱ３４及びＱ３５を同じ回路動作点で作動させることができる。

　第３の制御回路３７０はトランジスタＱ３４及びＱ３５の各制御電極に制御信号を供給する。第３の制御回路３７０から供給される制御信号は第１の制御回路３４０からスイッチングトランジスタＱ３１及び同期整流用トランジスタＱ３３に供給される制御信号に同期されたパルス信号とすることができる。パルス信号は、たとえば、トランジスタＱ３４がオンのときにはトランジスタＱ３５がオフとなり、トランジスタＱ３５がオンのときにはトランジスタＱ３４がオフとなるように設定された信号である。

　起動スロープ信号生成回路３８０は、第１の制御回路３４０及び第２の制御回路３６０に起動スロープ信号ＳＳを供給する。起動スロープ信号ＳＳは第１の制御回路３４０及び第２の制御回路３６０が緩やかに作動するために所定の勾配をもった信号である。第２の制御回路３６０にはこの種のリニアレギュレータには従前よく採用される誤差増幅器が内蔵されているが詳細については後述する。いずれにしても第２の制御回路３６０には第１の制御回路３４０に供給されたものと同じ起動スロープ信号ＳＳが供給され、第２の制御回路３６０が第１の制御回路３４０の動作に追随するよう設定されている。第２の制御回路３６０を第１の制御回路３４０に同期させることによって、スイッチングレギュレータ３００Ａに同期したリニアレギュレータ３００Ｂを提供することができる。

　なお、図１５，図１６のスイッチングレギュレータ３００Ａとしては、第１の入力電圧源ＶＩＮ１と第１の出力電圧源ＶＯＵＴ１との間に、インダクタＬ３１と、整流用ダイオードＤ３１または同期整流用トランジスタＱ３３などの整流用半導体素子とを直列に接続し、これらの共通接続点と接地端子３３０との間にスイッチングトランジスタＱ３１を設けるという、いわゆる昇圧型を示した。しかし、第１の入力電圧源ＶＩＮ１と、第１の出力電圧源との間にインダクタＬ３１とスイッチングトランジスタＱ３１を接続し、これらの共通接続点と接地端子３３０との間に整流用ダイオードＤ３１または同期整流用トランジスタＱ３３などの整流用半導体素子を設けた、いわゆる降圧型のスイッチングレギュレータにも適当することができる。

　また、本発明にかかる電源供給装置は、昇圧型と降圧型の両者の機能を兼ね備えた、いわゆる昇降圧型のスイッチングレギュレータにも適用することができる。

　また、本発明にかかる電源供給装置は、正の電源電圧から負の電源電圧を生成する、いわゆる反転型のスイッチングレギュレータにも適用することができる。

（第３の実施の形態）
　図１７は本発明にかかる第３の実施の形態を示す。特に図１５，図１６に示した第１の実施の形態及び第２の実施の形態での第１の制御回路３４０、第２の制御回路３６０及び起動スロープ信号生成回路３８０の具体的な回路構成を示す。ここではこれらの回路の構成及び動作について説明する。

　図１７において、第１の制御回路３４０は、誤差増幅器３４２，ＰＷＭ回路３４４及びドライバー３４６を備える。誤差増幅器３４２は１つの非反転入力端子（＋）ＦＢを備える。さらに２つの反転入力端子（－）ＳＳ及び（－）Ｒｅｆを備える。非反転入力端子（＋）ＦＢには第１の分圧抵抗Ｒ３１と第２の分圧抵抗Ｒ３２で生成された第１の帰還電圧ＶＦ１が供給される。第１の帰還電圧ＶＦ１は第１の出力電圧源ＶＯＵＴ１に出力された電源電圧を分圧抵抗Ｒ３１とＲ３２で分圧された大きさである。

　誤差増幅器３４２の１つの反転入力端子（－）ＳＳには、起動スロープ信号生成回路３８０から起動スロープ信号ＳＳが供給される。起動スロープ信号ＳＳによって、誤差増幅器３４２の動作は緩やか行われる。起動スロープ信号生成回路３８０は所定の勾配をもった信号を生成するもので、基本的な回路構成は、電源電圧ＶＣＣ，定電流源ＣＣ，キャパシタＣ３３及びトランジスタＱ３６からなり、トランジスタＱ３６の制御電極に制御パルスＶＰを供給してトランジスタＱ３６をオン／オフさせ、直線性に優れた勾配をもった起動スロープ信号ＳＳを生成する。起動スロープ信号ＳＳの勾配の時間や振幅の大きさは定電流源ＣＣ、キャパシタＣ３３及び制御パルスＶＰのデューティ比などで決めることができる。

　誤差増幅器３４２のもう１つの反転入力端子（－）Ｒｅｆには一定の直流電圧である基準電圧Ｖｒｅｆ１が供給される。基準電圧Ｖｒｅｆ１はたとえばバンドギャップ型の基準電圧源で生成することができる。

　誤差増幅器３４２は、反転入力端子（－）ＳＳ及び反転入力端子（－）Ｒｅｆのうち、より高レベルの入力信号と非反転入力端子（＋）ＦＢに供給された第１の帰還電圧ＶＦ１との電位差に基づく出力信号Ｐｅを出力する。すなわち、第１の帰還電圧ＶＦ１が反転入力端子側に供給される起動スロープ信号ＳＳ及び第１の基準電圧Ｖｒｅｆ１よりも高くなれば出力信号Ｐｅは上昇し、いずれかの反転入力端子の入力電圧よりも低くなれば出力信号Ｐｅは低下する。

　なお、誤差増幅器３４２は２つの反転入力端子と、１つの非反転入力端子を有するものとしたが、この組み合わせを替えてもよい。たとえば２つの非反転入力端子と１つの反転入力端子で構成してもよい。こうした場合は、たとえば、反転入力端子に第１の帰還電圧ＶＦ１を供給し、２つの非反転入力端子に起動スロープ信号ＳＳ及び第１の基準電圧Ｖｒｅｆ１を各別に供給すればよい。

　誤差増幅器３４２から取り出された出力信号Ｐｅは、ＰＷＭ回路３４４の反転入力端子（－）に供給される。ＰＷＭ回路３４４の非反転入力端子（＋）には三角波信号Ｐｓが供給される。ＰＷＭ回路３４４でパルス幅変調されたいわゆるＰＷＭ信号はドライバー３４６に供給され、ドライバー３４６はスイッチングトランジスタＱ３１を駆動する。

　図１７において、リニアレギュレータ３００Ｂに内蔵される第２の制御回路３６０は誤差増幅器３６２を備える。誤差増幅器３６２の回路構成は、スイッチングレギュレータ３００Ａに用いた誤差増幅器３４２とほぼ同じである。すなわち、誤差増幅器３６２は、１つの非反転入力端子（＋）ＦＢを備える。さらに２つの反転入力端子（－）ＳＳ及び（－）Ｒｅｆを備える。非反転入力端子（＋）ＦＢには第３の分圧抵抗ＲＢ３と第４の分圧抵抗ＲＢ４で生成された第２の帰還電圧ＶＦ２が供給されている。第２の帰還電圧ＶＦ２は第２の出力電圧源ＶＯＵＴ２に出力された電源電圧を第３の分圧抵抗ＲＢ３と第４の分圧抵抗ＲＢ４で分圧された大きさである。

　誤差増幅器３６２の１つの反転入力端子（－）ＳＳには、起動スロープ信号生成回路３８０から起動スロープ信号ＳＳが供給される。起動スロープ信号ＳＳはスイッチングレギュレータ３００Ａの誤差増幅器３４２の反転入力端子（－）ＳＳに供給したものと同じである。なお、誤差増幅器３６２に供給する起動スロープ信号ＳＳは誤差増幅器３４２に供給したものとまったく同じものを用いたが、起動スロープ信号ＳＳに同期していれば別のものであってもかまわない。起動スロープ信号ＳＳを生成する起動スロープ信号生成回路３８０は所定の勾配をもった信号を生成するもので、基本的な回路構成は、定電流源ＣＣ、キャパシタＣ３３及びトランジスタＱ３６からなり、トランジスタＱ３６の制御電極に制御パルスＶＰを供給してトランジスタＱ３６をオン／オフさせ、直線性に優れた勾配をもった起動スロープ信号ＳＳを生成する。

　誤差増幅器３６２のもう１つの反転入力端子（－）には一定の直流電圧である第２の基準電圧Ｖｒｅｆ２が供給される。第２の基準電圧Ｖｒｅｆ１は第１の基準電圧Ｖｒｅｆ２と同様によく知られたバンドギャップ型の基準電圧源で生成することができる。

　誤差増幅器３６２は、反転入力端子（－）ＳＳ及び反転入力端子（－）Ｒｅｆのうち、より高レベルの入力信号と非反転入力端子（＋）ＦＢに供給される第２の帰還電圧ＶＦ２との電位差に基づく出力信号Ｐｅ２を出力する。すなわち、第２の帰還電圧ＶＦ２が反転入力端子側に供給される起動スロープ信号ＳＳ及び第２の基準電圧Ｖｒｅｆ２よりも高くなれば出力信号Ｐｅ２は上昇し、いずれかの反転入力端子の入力電圧よりも低くなれば出力信号Ｐｅ２は低下する。

　なお、誤差増幅器３６２は２つの反転入力端子と、１つの非反転入力端子を有するものとしたが、２つの非反転入力端子と１つの反転入力端子で構成してもよい。この場合、反転入力端子に第２の帰還電圧ＶＦ２を供給し、２つの非反転入力端子に起動スロープ信号ＳＳ及び第２の基準電圧Ｖｒｅｆ２を各別に供給すればよい。

　誤差増幅器３６２から取り出された出力信号Ｐｅ２は、制御トランジスタＱ３２を駆動する。制御トランジスタＱ３２の第１の主電極に供給された第２の入力電圧源ＶＩＮ２は第２の出力電圧源ＶＯＵＴ２に変換され、負荷３９０に供給される。

　第２の入力電圧源ＶＩＮ２と第２の出力電圧源ＶＯＵＴ２との差、すなわち、（ＶＩＮ２－ＶＯＵＴ２）を小さくすることができるのがＬＤＯタイプのリニアレギュレータである。

　第２の出力電圧源ＶＯＵＴ２に出力される電源電圧Ｖｏｕｔ２は、第３の分圧抵抗ＲＢ３及び第４の分圧抵抗ＲＢ４の抵抗値をそれぞれｒｂ３，ｒｂ４とすると、Ｖｏｕｔ２＝Ｖｒｅｆ２×（ｒｂ３＋ｒｂ４）／ｒｂ４で表すことができる。なお、キャパシタＣ３２はリプル成分を抑圧するために用意されている。

　図１８は、図１５に示した電源供給装置３００の各ノードに表れる電圧、信号のタイミングチャートを示す。図１８（ａ）～（ｆ）はスイッチングレギュレータ３００Ａ、図１８（ｇ）～（ｉ）はリニアレギュレータ３００Ｂにかかるそれぞれタイミングチャートである。なお、図１８（ａ）～（ｉ）に示す電圧、信号波形は模式的に示したものであって縦軸、横軸のスケールは必ずしも実体を忠実には表していない。

　図１８（ａ）は、ノードＮ３１、すなわち第１の入力電圧源ＶＩＮ１の遷移状態を示す。第１の入力電圧源ＶＩＮ１は時刻Ｔ１において投入されると、時刻Ｔ２～Ｔ４の期間及び時間ｔの経過に対して変化せずに一定の電源電圧Ｖｉｎ１が維持されている状態を示す。

　図１８（ｂ）は、ノードＮ３２に取り出される信号、すなわち起動スロープ信号生成回路３８０から第１の制御回路３４０及び第２の制御回路３６０に供給される起動スロープ信号ＳＳを示す。起動スロープ信号ＳＳは、この種の昇圧型ＤＣ－ＤＣコンバータによく用いられているものを採用することができる。起動スロープ信号ＳＳが生成され始めるのは第１の入力電圧源ＶＩＮ１の発生と同時ではなく、昇圧型ＤＣ－ＤＣコンバータの動作がスタートされる時刻すなわち時刻Ｔ１から少し遅れた時刻Ｔ２である。したがって、本発明にかかる電源供給装置３００の実質的な作動スタートは時刻Ｔ２からとなる。

　図１８（ｃ）は、ノードＮ３３、すなわちスイッチングトランジスタＱ３１の制御（ゲート）電極に供給されるパルス幅変調されたＰＷＭ駆動信号を示す。スイッチングトランジスタＱ３１がＮチャネル型のＭＯＳトランジスタであれば、ＰＷＭ駆動信号は制御電極であるゲート電極に供給される。スイッチングトランジスタＱ３１をたとえばＮＰＮ型のバイポーラトランジスタで構成してもよい。その場合、ＰＷＭ駆動信号は制御電極であるベース電極に供給されることになる。

　第１の制御回路３４０には図示しないＰＷＭ回路、誤差増幅器、ドライバー等の回路機能が内蔵されており、ＰＷＭ駆動信号はそうした回路機能によって生成され、スイッチングトランジスタＱ３１をスイッチング制御する。

　図１８（ｄ）は、ノードＮ３４、すなわちインダクタＬ３１の他端すなわち整流用ダイオードＤ３１のアノードに生じるスイッチング信号を示す。このスイッチング信号はスイッチングトランジスタＱ３１の制御電極に供給されるＰＷＭ駆動信号（ノードＮ３３）及び起動スロープ信号ＳＳ（ノードＮ３２）の両者に応動して生成される。第１の制御回路３４０に内蔵される誤差増幅器３４２は起動スロープ信号ＳＳが所定のレベル、すなわち閾値ＳＳｔｈに達してから動作し始めるので、起動スロープ信号ＳＳが発生する時刻Ｔ２からしばらく経過した時刻Ｔ３からスイッチング信号の振幅値は徐々に増加し始め、時刻Ｔ４に達するとその振幅値は一定となる。なお、ノードＮ３４には第１の入力電圧源ＶＩＮ１が供給される時刻Ｔ１と同時に直流電圧（Ｖｉｎ１－Ｖｄ１）が時刻Ｔ３までの間生じる。これは第１の入力電圧源ＶＩＮ１が供給されると、ノードＮ３４には整流用ダイオードＤ３１の順方向の立ち上がり電圧分が降下するためである。

　図１８（ｅ）はノードＮ３５、すなわち第１の出力電圧源ＶＯＵＴ１に生じる電源電圧である。ノードＮ３５に生じる電圧はノードＮ３４に生じたＰＷＭ信号がキャパシタＣ３１によって平滑されて生成される直流電圧にほぼ等しくなる。時刻Ｔ１からＴ３までの期間は、電源電圧Ｖｉｎ１から整流用ダイオードＤ３１の順方向電圧Ｖｄ１が降下した電圧すなわち（Ｖｉｎ１－Ｖｄ１）が生じる。時刻Ｔ３から時刻Ｔ４までの期間は電圧が徐々に増加し、時刻Ｔ４に達すると昇圧された第１の出力電圧源ＶＯＵＴ１はほぼ一定となる。

　図１８（ｆ）はノードＮ３６、すなわち分圧抵抗Ｒ３１とＲ３２の共通接続点に生じる第１の帰還電圧ＶＦ１を示す。第１の帰還電圧ＶＦ１は、第１の出力電圧源ＶＯＵＴ１に生じる電源電圧が分圧抵抗Ｒ３１及びＲ３２とで分割された大きさである。第１の帰還電圧ＶＦ１はほぼ第１の基準電圧Ｖｒｅｆ１に等しくなるよう制御される。

　図１８（ｇ）はノードＮ３７、すなわち制御トランジスタＱ３２の制御電極に供給される制御信号である。ノードＮ３７に表れる制御信号は第２の制御回路３６０で生成される。第２の制御回路３６０が作動するタイミングは起動スロープ信号ＳＳの勾配とそのレベルの大きさに依存する。ノードＮ３７の電圧は時刻Ｔ１からＴ２までの間は入力電圧Ｖｉｎが表れ、時刻Ｔ２から時刻Ｔ３までの間、そのレベルは勾配ｎ７ｒで低下する。これはノードＮ３２に供給される起動スロープ信号ＳＳが時刻Ｔ２で供給されると第２の制御回路３６０が作動し始めるからである。ノードＮ３７の電圧レベルが低下するにつれてトランジスタＱ３２はオンし始める。ノードＮ３７に生じる電圧は、ノードＮ３５の電圧レベルに追随し次第に上昇し、時刻Ｔ４に達すると、第２の出力電圧源ＶＯＵＴ２に到達する。

　図１８（ｈ）はノードＮ３８、すなわち第２の出力電圧源ＶＯＵＴ２に出力される電源電圧を示す。第２の出力電圧源ＶＯＵＴ２の立ち上がりは、ノードＮ３２から供給される起動スタート信号ＳＳに依存する。したがって、起動スロープ信号ＳＳが増加し始める時刻Ｔ２から徐々に第２の出力電圧源ＶＯＵＴ２の大きさも増加する。こうした増加する状態は起動スロープ信号ＳＳが一定に達する時刻Ｔ４まで続く。時刻Ｔ４はスイッチングレギュレータ３００Ａの昇圧起動動作が完了するタイミングである。

　図１８（ｉ）はノードＮ３９、すなわち分圧抵抗ＲＢ３とＲＢ４の共通接続点に生じる第２の帰還電圧ＶＦ２を示す。第２の帰還電圧ＶＦ２の大きさは、第２の出力電圧源ＶＯＵＴ２の電源電圧と分圧抵抗ＲＢ３及びＲＢ４との抵抗比に決定される。第２の帰還電圧ＶＦ２はほぼ第２の基準電圧Ｖｒｅｆ２に等しくなるよう制御される。

　図１９は、本発明にかかる電源供給装置３００のスイッチングレギュレータ３００Ａ及びリニアレギュレータ３００Ｂが同じ起動スロープ信号ＳＳによって制御され同期した状態で立ち上がる状態を示す。

　図１９において、参照符号Ｘ１は、図１５に示したダイオード整流方式の電源出力電圧の立ち上がり特性を示す。第１の入力電圧源ＶＩＮ１が時刻Ｔ１でオンされると、時刻Ｔ２で第１の出力電圧源ＶＯＵＴ１の直流電圧は（Ｖｉｎ１－Ｖｄ１）に達する。すなわち、時刻Ｔ１で第１の入力電圧源ＶＩＮ１がオンされると、ダイオードＤ３１もすぐにオンするので、時刻Ｔ１より少し経過した時刻Ｔ２において、第１の出力電圧源ＶＯＵＴ１には第１の入力電圧源ＶＩＮ１の電源電圧Ｖｉｎ１からダイオードＤ３１の順方向立ち上がり電圧Ｖｄ１だけ降下した電源電圧が表れる。

　時刻Ｔ３に達すると、第１の制御回路３４０及びスイッチングトランジスタＱ３１が作動し始め、昇圧起動動作が本格的にスタートするので、第１の出力電圧源ＶＯＵＴ１の電圧レベルは電源電圧Ｖｉｎ１から徐々に増加し始め、時刻Ｔ４で昇圧起動動作は完了する。

　時刻Ｔ４以降は昇圧動作に入る。昇圧動作ではあらかじめ設定された第１の出力電圧源ＶＯＵＴ２の電源電圧が維持される。

　図１９において、参照符号Ｘ２は図１６に示した同期整流方式の電源出力電圧の立ち上がり特性を示す。参照符号Ｘ１との違いは時刻Ｔ１～Ｔ３までの期間である。時刻Ｔ３以降において両者は同じ特性を示す。参照符号Ｘ２は、時刻Ｔ1－Ｔ２－Ｔ３－Ｔ４の期間、ほぼ直線的に源出力電圧が増加する特性を示している。これは時刻Ｔ１からＴ３までの間、トランジスタＱ３４をオンさせてダイオードＤ３３ａをショートさせることによって得られた特性である。時刻Ｔ３から時刻Ｔ４までの期間、及び時刻Ｔ４以降は、トランジスタＱ３５をオンさせてさせるとともにトランジスタＱ３４をオフさせてダイオードＤ３３ａをショートの状態から解除する。参照符号Ｘ２で示した特性は参照符号Ｘ１で示すものとは異なり、電源出力電圧の立ち上がりが緩やかなものとなるので、キャパシタＣ３１にラッシュ電流が流れ、そのために整流用トランジスタが劣化するという不具合を排除することができる。

　参照符号Ｙ１～Ｙ３はリニアレギュレータ３００Ｂの第２の出力電圧源ＶＯＵＴ２の立ち上がり特性を示し、参照符号Ｙ１はリニアレギュレータ３００Ｂがスイッチングレギュレータ３００Ａの動作とほぼ同時に作動する状態を模式的に示す。

　スイッチングレギュレータ３００Ａ及びリニアレギュレータ３００Ｂには共通の起動スロープ信号生成回路３８０から起動スロープ信号ＳＳが供給され、また、リニアレギュレータ３００Ｂはスイッチングレギュレータ３００Ａで生成された第１の出力電圧源ＶＯＵＴ１から供給を受け、その電源電圧を第２の入力電圧源ＶＩＮ２として作動するものであるから、参照符号Ｙ１で示す電源電圧立ち上がり特性は時間的に参照符号Ｘ１で示すスイッチングレギュレータ３００Ａの立ち上がり特性よりも先行するという不具合を排除することができる。

　参照符号Ｙ２で示したリニアレギュレータ３００Ｂの第２の出力電圧源ＶＯＵＴ２の立ち上がり特性は、参照符号Ｙ１で示した立ち上がり特性よりも遅れてスタートする状態を模式的に示している。いずれにしても、参照符号Ｙ２で示した立ち上がり特性は、参照符号Ｘ１及びＸ２で示したスイッチングレギュレータ３００Ａの立ち上がり特性に同期している状態を示している。

　参照符号Ｙ３で示したリニアレギュレータ３００Ｂの第２の出力電圧源ＶＯＵＴ２の立ち上がり特性は参照符号Ｙ１，Ｙ２で示した立ち上がり特性よりもさらに遅れてスタートし、かつ、参照符号Ｘ１及びＸ２で示したスイッチングレギュレータ３００Ａの昇圧起動動作が完了した時刻Ｔ４から徐々に立ち上がる状態を模式的に示している。

　リニアレギュレータ３００Ｂの立ち上がり特性を参照符号Ｙ１～Ｙ３の中のいずれに設定するかは設計的事項の１つである。第２の制御回路３６０に設定された第２の基準電圧Ｖｒｅｆ２の設定によって決めることができる。また、起動スロープ信号ＳＳに応動して生成される別の起動スロープ信号を、第２の制御回路３６０側に設け、その別の起動スロープ信号によって制御トランジスタＱ３２を制御するようにしてもよい。いずれにしても本発明にかかる電源供給装置３００は、リニアレギュレータ３００Ｂが作動するタイミングがスイッチングレギュレータ３００Ａに供給する起動スロープ信号ＳＳによって一義的に決まるように設定すればよい。

　本発明のスイッチング電源装置は、バックアップ機能及び過電圧保護機能を備えているので、スイッチング電源装置の寿命を拡大させ、又使用する環境条件によって第１の分圧回路及び第２の分圧回路の優先順位も選択することができるのでその産業上の利用可能性は高い。

　本発明のＤＣ－ＤＣコンバータは、昇圧動作を滑らかに行えるので入力側から出力側に流れるラッシュ電流を抑制することができると共に過電圧保護の回路機能その駆動方法を提供することができるのでその産業上の利用可能性は高い。

　本発明は、スイッチングレギュレータとリニアレギュレータとを備えた電源供給装置において両者のレギュレータの回路動作点を同じ起動スロープ信号によって制御する。これによってリニアレギュレータはスイッチングレギュレータに追随して作動するので安定した電源供給装置を提供することができるのでその産業上の利用可能性は高い。

　　　１００　スイッチング電源装置
　　　１１０　スイッチング制御回路
　　　１１２，１１２Ａ，１１４，１１６，１１８，１１８Ａ　外部端子
　　　１２０　第１の分圧回路
　　　１２０Ａ　第２の分圧回路
　　　１２２　帰還電圧供給線
　　　１３０　誤差増幅器
　　　１４０　ＰＷＭ回路
　　　１５０　駆動回路
　　　１６０　電源入力端子
　　　１７０　集積回路
　　　１７２　回路部
　　　１８０　電源出力端子
　　　Ｃ１　キャパシタ
　　　ＣＣ１，ＣＣ２　定電流源
　　　Ｌ１　インダクタ
　　　Ｎ１２０，Ｎ１２０ａ　ノード
　　　Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４，Ｑ１５，Ｑ１６　トランジスタ
　　　ＱＨ　ハイサイドトランジスタ
　　　ＱＬ　ローサイドトランジスタ
　　　Ｒ１，Ｒ２，Ｒ１ａ，Ｒ２ａ　分圧抵抗
　　　ＶＩＮ　入力電源電圧
　　　ＶＯＵＴ　出力電源電圧
　　　Ｖｒｅｆ　基準電圧
　　　２００　ＤＣ－ＤＣコンバータ
　　　２１０　入力電圧源
　　　２２０　入力端子
　　　２３０　第１の制御回路
　　　２３２，２４８　誤差増幅器
　　　２３４　ＰＷＭ回路
　　　２３６　ドライバー
　　　２４０　第２の制御回路
　　　２４１，２４２，２４３，２４４，２４５　信号導出線
　　　２４６　コンパレータ
　　　２４７　インバータ
　　　２４９　貫通電流防止回路
　　　２５０　ソフトスタート回路
　　　２６０　出力端子
　　　２７０　接地端子
　　　２８０　共通接続体
　　　５１２　制御回路
　　　５１３　インバータ
　　　Ｃ，Ｃ２１，Ｃ５１　キャパシタ
　　　Ｄ２１，Ｄ２２，Ｄ５１，Ｄ５２，Ｄ６３　ダイオード
　　　Ｌ，Ｌ２１，Ｌ５０　インダクタ
　　　Ｎ２０，Ｎ２１，Ｎ２２，Ｎ２３，Ｎ２４，Ｎ２５，Ｎ２６，Ｎ２７，Ｎ２８，Ｎ２９　ノード
　　　Ｑ２１，Ｑ２２，Ｑ２３，Ｑ２４，Ｑ２５，Ｑ２６，Ｑ５１，Ｑ５２，Ｑ６１　トランジスタ
　　　Ｑ２１ｄ,Ｑ２２ｄ　第１の主電極
　　　Ｑ２１ｓ,Ｑ２２ｓ　第２の主電極
　　　Ｑ２２ｂ,Ｑ２３ｂ,Ｑ２４ｂ　基板電極
　　　Ｑ２３ｇ,Ｑ２４ｇ　制御電極
　　　Ｒ２１，Ｒ２２，Ｒ５１，Ｒ５２，Ｒ６１，Ｒ６２　抵抗
　　　ＲＢ１，ＲＢ２　分圧抵抗
　　　ＶＤＤ　電源電圧
　　　ＶＩ　入力電圧
　　　ＶＯ　出力電圧
　　　３００　電源供給装置
　　　３００Ａ　スイッチングレギュレータ
　　　３００Ｂ　リニアレギュレータ
　　　３１０　第１の電源入力端子
　　　３３０　接地端子
　　　３４０　第１の制御回路
　　　３４２，３６２　誤差増幅器
　　　３４４　ＰＷＭ回路
　　　３４６　ドライバー
　　　３６０　第２の制御回路
　　　３７０　第３の制御回路
　　　３８０　起動スロープ信号生成回路
　　　３９０　負荷
　　　ＣＣ　定電流源
　　　Ｃ３１，Ｃ３２，Ｃ３３　キャパシタ
　　　Ｄ３１　整流用ダイオード
　　　Ｄ３３ａ，Ｄ３３ｂ　ダイオード
　　　Ｌ３１　インダクタ
　　　Ｎ３１，Ｎ３２，Ｎ３３，Ｎ３４，Ｎ３５，Ｎ３６，Ｎ３７，Ｎ３８，Ｎ３９　ノード
　　　Ｑ３１　スイッチングトランジスタ
　　　Ｑ３２　制御トランジスタ
　　　Ｑ３３　整流用トランジスタ
　　　Ｑ３４，Ｑ３５，Ｑ３６　トランジスタ
　　　Ｒ３１，Ｒ３２，ＲＢ３，ＲＢ４　分圧抵抗
　　　Ｒ３４，Ｒ３５　抵抗
　　　ＶＩＮ１　第１の入力電圧源
　　　ＶＯＵＴ１　第１の出力電圧
　　　ＶＩＮ２　第２の入力電圧源
　　　ＶＯＵＴ２　第２の出力電圧

Claims

　入力電圧源と、
　前記入力電圧源に接続された入力端子と、
　前記入力電圧源を所定の電圧に変換した出力電圧を出力する出力端子と、
　第１の主電極、第２の主電極、制御電極及び基板電極を有し前記入力端子に前記第１の主電極が、前記出力端子に前記第２の主電極が各別に接続されたトランジスタと、
　前記第１の主電極と前記基板電極との間の導電路を電気的にショートさせる第１のショート手段と、
　前記第１のショート手段と相補的に作動し、前記第２の主電極と前記基板電極との間の導電路を電気的にショートさせ、かつ、前記第１のショート手段が作動した後に作動する第２のショート手段と、
　を備えたＤＣ－ＤＣコンバータ。
　前記出力端子に出力された前記出力電圧を分圧する分圧回路と、前記分圧回路から分圧電圧が供給されスイッチング制御を行う第１の制御回路と、前記第１の制御回路に供給された分圧電圧と同じ電圧が供給されリニア制御を行う第２の制御回路を備え、前記第１の制御回路の出力信号と前記第２の制御回路の出力信号が合成されて前記トランジスタの前記制御電極に供給される請求項１に記載のＤＣ－ＤＣコンバータ。
　入力電圧源と、前記入力電圧源に一端が接続されるインダクタと、前記インダクタの他端に接続される入力端子と、前記入力端子と接地端子との間に接続される第１のトランジスタと、前記入力端子と出力端子との間に接続され、第１の主電極、第２の主電極、制御電極及び基板電極を有する第２のトランジスタとを備え、前記第１の主電極は前記入力端子に、前記第２の主電極は前記出力端子に各別に接続され、前記第１のトランジスタ及び前記第２のトランジスタをオン／オフさせる制御信号を生成する第１の制御回路と、前記第１の主電極と前記基板電極との間の導電路を電気的にショートさせる第１のショート手段と、前記第１のショート手段と相補的に作動し、前記第２の主電極と前記基板電極との間の導電路を電気的にショートさせ、かつ、前記第１のショート手段が作動した後に作動する第２のショート手段を備えたＤＣ－ＤＣコンバータ。
　前記第１の制御回路及び前記第２の制御回路は各別に誤差増幅器を備え、前記各誤差増幅器には、前記出力端子と前記接地端子の間に設けた分圧回路から同じ分圧電圧が供給される請求項３に記載のＤＣ－ＤＣコンバータ。
　前記第２の制御回路は前記誤差増幅器の他に、前記入力端子に生じた入力電圧と前記出力端子に生じた出力電圧を比較するコンパレータを備え、前記コンパレータの出力によって前記第１のショート手段及び第２のショート手段が制御される請求項３に記載のＤＣ－ＤＣコンバータ。
　前記入力端子に生じた入力電圧が前記出力端子に生じた出力電圧よりも大きくなったとき、前記コンパレータは、前記第２のショート手段がオフする制御信号を生成する請求項５に記載のＤＣ－ＤＣコンバータ。
　前記第１のトランジスタ、第２のトランジスタ、第１のショート手段及び第２のショート手段は、同一の半導体集積回路に内蔵される請求項３に記載のＤＣ－ＤＣコンバータ。
　前記第１の主電極にアノードが、前記基板電極にカソードが各別に接続された第１のダイオードを有する請求項１又は３に記載のＤＣ－ＤＣコンバータ。
　前記第１のダイオードのカソードにカソードが接続され、前記第２の主電極にアノードが接続された第２のダイオードを含む請求項８に記載のＤＣ－ＤＣコンバータ。
　前記第１のダイオードと前記第２のダイオードは逆方向に直列接続されたダイオード直列接続体を成し、前記ダイオード直列接続体は前記第２のトランジスタの第１の主電極と第２の主電極との間の導電路と並列に接続される請求項９に記載のＤＣ－ＤＣコンバータ。
　前記第１のショート手段は前記第１のダイオードに並列に接続された第３のトランジスタを備え、前記第２のショート手段は前記第２のダイオードに並列に接続された第４のトランジスタを備える請求項１０に記載のＤＣ－ＤＣコンバータ。
　前記第１のショート手段は、前記第３のトランジスタを制御する第５のトランジスタを備え、前記第２のショート手段は前記第４のトランジスタを制御する第６のトランジスタを備え、前記第５及び第６のトランジスタは前記第１及び第２のトランジスタの動作を制御する制御信号とは別の制御信号によって制御され、前記第５及び第６のトランジスタの動作は前記別の制御信号によって制御され、前記第３及び第４のトランジスタの動作はそれぞれ前記第５及び第６のトランジスタによって制御され、前記第１及び第２のダイオードはそれぞれ前記第３及び第４のトランジスタの動作によって制御される請求項１１に記載のＤＣ－ＤＣコンバータ。
　前記第３のトランジスタの第１の主電極とその基板電極との間に接続される第１の抵抗と、前記第４のトランジスタの第１の主電極とその基板電極との間に接続される第２の抵抗を備える請求項１１に記載のＤＣ－ＤＣコンバータ。
　前記第１の抵抗と前記第２の抵抗の抵抗値は等しく設定される請求項１２に記載のＤＣ－ＤＣコンバータ。
　前記第１，第５及び第６のトランジスタは第１の導電型であり、前記第２，第３及び第４のトランジスタは第２の導電型であり、前記第1及び第２の導電型は互いに相補型である請求項１２に記載のＤＣ－ＤＣコンバータ。
　前記第１の導電型のトランジスタはＮチャネル型ＭＯＳトランジスタであり、前記第２の導電型のトランジスタはＰチャネル型ＭＯＳトランジスタである請求項１５に記載のＤＣ－ＤＣコンバータ。
　前記第１の導電型のトランジスタはＮ型のバイポーラトランジスタであり、前記第２の導電型のトランジスタはＰ型のバイポーラトランジスタである請求項１５に記載のＤＣ－ＤＣコンバータ。
　入力電圧源と、前記入力電圧源に一端が接続されるインダクタと、前記インダクタの他端が接続される入力端子と、前記入力端子と接地端子との間に接続される第１のトランジスタと、前記入力端子と出力端子との間に接続される第２のトランジスタと、前記第２のトランジスタの基板電極と前記第２のトランジスタの前記入力端子側の第１の主電極との間に接続される第３のトランジスタと、前記第２のトランジスタ）の基板電極と前記第２のトランジスタの前記出力端子側の第２の電極との間に接続される第４のトランジスタと、前記第３のトランジスタの制御電極と基板電極との間に接続される第１の抵抗と、前記第４のトランジスタの制御電極と基板電極との間に接続される第２の抵抗と、前記第２のトランジスタの前記基板電極と前記第３及び第４のトランジスタの前記基板電極を共通接続する共通接続体と、前記第３のトランジスタの制御電極に接続される第５のトランジスタと、前記第４のトランジスタの制御電極に接続される第６のトランジスタと、前記第１及び第２のトランジスタを駆動する駆動信号を生成する第１の制御回路と、前記第５及び第６のトランジスタを制御する制御信号を生成する第２の制御回路を備えるＤＣ－ＤＣコンバータ。
　前記第２の制御回路から前記第５のトランジスタ及び第６のトランジスタには極性が反転された互いに相補的な制御信号が供給され、前記第５のトランジスタがオンであるとき前記第６のトランジスタはオフであり、前記第５のトランジスタがオンしたときに前記第３のトランジスタがオンし、前記第２のトランジスタの前記入力電圧源)側の電極と前記第２のトランジスタの前記基板電極を電気的にショートさせる請求項１８に記載のＤＣ－ＤＣコンバータ。
　前記第２の制御回路から前記第５のトランジスタに供給される前記制御信号がオンからオフするよう切り替えられたとき、前記第６のトランジスタがオンするよう制御信号が前記第６のトランジスタの制御電極に供給される請求項１８に記載のＤＣ－ＤＣコンバータ。