JP2011030391A - 電源供給装置 - Google Patents

Abstract

【課題】スイチングレギュレータとリニアレギュレータを同期させて作動させることができる電源供給装置を提供する
【解決手段】電源供給装置１００は、スイチングレギュレータ１００Ａ、リニアレギュレータ１００Ｂ及び起動スロープ信号生成回路１８０を備える。スイッチングレギュレータ１００Ａは第１の電源入力端子１１０、直流電源、スイッチングトランジスタＱ１及び第１の制御回路１４０等を備える。リニアレギュレータ１００Ｂは第２の電源入力端子、制御トランジスタＱ２、第２の電源出力端子及び第２の制御回路１６０等を備える。第１の制御回路１４０及び第２の制御回路１６０にはこれらの回路を緩やかに作動させるための起動スロープ信号ＳＳが起動スロープ信号生成回路１８０から供給される。
【選択図】図１

Description

本発明はスイッチングレギュレータ及びリニアレギュレータの両方を兼ね備えた電源供給装置に関する。

スイッチングレギュレータはＤＣ−ＤＣコンバータとも称され、定格負荷での効率は高いが、出力電圧のリプルや作動時のノイズが大きいことが知られている。また、内部での消費電力が比較的大きいため、出力電流が小さい場合の効率は低下することも知られている。一方、リニアレギュレータは、負荷電流が大きい場合は出力トランジスタで消費する電力が大きいため効率は低いが、出力電圧のリプルが少なく、作動時のノイズも小さいことが知られている。また、リニアレギュレータは出力電圧の立ち上がりや入力電圧変動及び負荷変動におけるそれぞれの応答時間を短縮することも知られている。

特許文献１（特開２００２−３３５６６８号公報）にはスイッチングレギュレータ及びリニアレギュレータの両方を兼ね備えたＤＣ−ＤＣコンバータ及び電源回路の一例が開示されている。

特許文献２（特開２００５−１６８２３０号公報）にもスイッチングレギュレータ及びＬＤＯ（Low Drop Output）などのリニアレギュレータの両方を兼ね備えた電源供給装置が開示されている。特許文献２は負荷電流の大きさにより両者を選択して切り換え、切り換え時に出力電圧の変動をきたさない電源供給装置を提供するとしている。そのために電源供給装置は、コンデンサの充電電圧を用いたソフトスタート機能を有するスイッチングレギュレータ及びリニアレギュレータを備える。そして、スタンバイ信号によって、スイッチングレギュレータ及びリニアレギュレータの出力を切り換える。スタンバイ信号がスイッチングレギュレータからリニアレギュレータに切り換えるときには直ちに切り換え、リニアレギュレータからスイッチングレギュレータに切り換えるときにはスイッチングレギュレータのソフトスタートを起動し、コンデンサの充電電圧が所定値に達するとスイッチングレギュレータに切り換えるとしている。

特許文献３（特開平１０−１６４８２５号公報）には複数の電源装置のソフトスタート回路の時定数回路を共通化することができる電源駆動装置が示されている。

本発明者は特許文献１，２及び３に開示されている技術的思想に鑑み、スイッチングレギュレータ及びリニアレギュレータの両者を含む電源供給装置について種々検討を重ねた結果、特にスイッチングレギュレータとリニアレギュレータのいずれか一方に切り換える方式ではなく両者を同時に作動させる方式においては、同期整流型及び非同期型コンバータとに関わらずＬＤＯなどのリニアレギュレータとの間に出力電圧の立ち上がり特性にずれが生じることを知見した。

特開２００２−３３５６６８号公報 特開２００５−１６８２３０号公報 特開平１０−１６４８２５号公報

本発明はこうした不具合を克服した、すなわち、スイチングレギュレータとリニアレギュレータを同期させて作動させることができる電源供給装置を提供することを目的とする。

本発明の電源供給装置は、
（ａ）第１の入力電圧源（ＶＩＮ１）と、
（ｂ）第１の入力電圧源（ＶＩＮ１）をトランジスタ（Ｑ１）のスイッチング動作によって第１の出力電圧源（ＶＯＵＴ１）に変換するスイッチングレギュレータ（１００Ａ）と、
（ｃ）スイッチングレギュレータ（１００Ａ）を制御する第１の制御回路（１４０）と、
（ｄ）第１の出力電圧源（ＶＯＵＴ１）を第２の入力電圧源（ＶＩＮ２）として第２の出力電圧源（ＶＯＵＴ２）を生成するリニアレギュレータ（１００Ｂ）と、
（ｅ）リニアレギュレータ（１００Ｂ）をアナログ的に制御する第２の制御回路（１６０）と、
（ｆ）第１の制御回路（１４０）及び第２の制御回路（１６０）に同じ起動スロープ信号（ＳＳ）を供給する起動スロープ信号生成回路（１８０）を備える。

こうした構成によれば、リニアレギュレータをスイッチングレギュレータに常に同期させて作動させることができるので安定した出力電圧特性を得ることができる。

本発明の別の電源供給装置は、
（ａ）第１の入力電圧源(ＶＩＮ１)と、
（ｂ）第１の入力電圧源(ＶＩＮ１)に一端が接続されるインダクタ（Ｌ１）と、
（ｃ）インダクタ（Ｌ１）の他端と接地端子（１３０）との間に接続され第１，第２の主電極及び制御電極を有する第１のトランジスタ（Ｑ１）と、
（ｄ）インダクタ（Ｌ１）の他端と第１の出力電圧源（ＶＯＵＴ１）との間に接続され少なくとも２つの端子を有する整流用素子（Ｄ１，Ｑ３）と、
（ｅ）第１の出力電圧源（ＶＯＵＴ１）と接地端子（１３０）との間に接続される第１の分圧回路（Ｒ１，Ｒ２）と、
（ｆ）第１の分圧回路（Ｒ１，Ｒ２）の第１の中間接続点（Ｎ６）と第１のトランジスタ（Ｑ１）の制御電極（Ｎ３）との間に接続される第１の制御回路（１４０）と、
（ｇ）第１，第２の主電極及び制御電極を有し第１の主電極が第１の出力電圧源（ＶＯＵＴ１）に第２の主電極が第２の出力電圧源（ＶＯＵＴ２）に接続される第２のトランジスタ（Ｑ２）と、
（ｈ）第２の出力電圧源（ＶＯＵＴ２）と接地端子（１３０）との間に接続され第２の分圧回路（ＲＢ３，ＲＢ４）と、
（ｉ）第２の分圧回路の第２の中間接続点（Ｎ９）と第２のトランジスタ（Ｑ２）の制御電極との間に接続される第２の制御回路（１６０）と、
（ｊ）第１の制御回路（１４０）及び第２の制御回路（１６０）に同じ起動スロープ信号を供給する起動スロープ信号生成回路（１８０）を備える。

こうした構成によれば、スイッチングレギュレータを構成するスイッチングトランジスタＱ１と、リニアレギュレータを構成するトランジスタＱ２の動作を同じ起動スロープ信号ＳＳで駆動するのでスイッチングレギュレータの出力電圧を入力電圧源とする、リニアレギュレータの回路動作をスイッチングレギュレータの動作に常に追随させることができるので安定した出力電圧特性を得ることができる。

また、本発明の別の電源供給装置は、整流用素子（ｄ）が、
（ｄ１）第１，第２の主電極、制御電極及び基板電極を有する第３のトランジスタを備え、
（ｄ２）第３のトランジスタの第１，第２の主電極の間には第１のダイオード及び第２のダイオードが直列に逆方向に接続されたダイオード直列接続体が並列に接続され、
（ｄ３）ダイオード直列接続体の共通接続点は第３のトランジスタの基板電極に接続され、
（ｄ４）第１のダイオードのアノード及びカソードには第４のトランジスタの第１及び第２の主電極が各別に接続され、
（ｄ５）第２のダイオードのアノード及びカソードには第５のトランジスタの第１及び第２の主電極が各別に接続され、
（ｄ６）第４のトランジスタがオンされたときに第１のダイオードは電気的にショートされ、第５のトランジスタがオンされたときに第２のダイオードが電気的にショートされる。

こうした構成によればスイッチングレギュレータの整流用素子はいわゆる同期整流型を成し、さらに同期整流用素子の第３のトランジスタの回路動作を第４のトランジスタ及び第５のトランジスタによって制御することができ、スイッチングレギュレータの入力側から出力側（リニアレギュレータの入力側）に流れるラッシュ電流を防止することができる。これによって、リニアレギュレータは忠実にスイッチングレギュレータに追随して応答することができる。

本発明の電源供給装置はスイッチングレギュレータの出力電源電圧を入力電源とするリニアレギュレータの回路起動を、スイッチングレギュレータの回路起動を行う起動スロープ信号と同じ信号で起動させるようにしたのでリニアレギュレータのスイッチングレギュレータの追随特性の向上が図れた電源供給装置を提供することができる。

本発明の第１の実施の形態にかかる電源供給装置の回路図である。 本発明の第２の実施の形態にかかる電源供給装置の回路図である。 本発明の第３の実施の形態にかかる電源供給装置の回路図である。 本発明の第１の実施の形態にかかる電源供給装置のタイミングチャートである。 本発明にかかるスイッチングレギュレータとリニアレギュレータの電源電圧立ち上がり特性を示す図である。

（第１の実施の形態）
図１は本発明の第１の実施の形態にかかる電源供給装置１００を示す。電源供給装置１００は、大きく分けるとスイッチングレギュレータ１００Ａ、リニアレギュレータ１００Ｂ、起動スロープ信号生成回路１８０及び負荷１９０で構成される。スイッチングレギュレータ１００Ａは、いわゆるダイオード方式の昇圧型ＤＣ−ＤＣコンバータを構成している。ダイオード方式とは整流用素子としてダイオードを用いるものであり、昇圧型とは入力電源電圧のレベルよりも高いレベルの出力電源電圧に変換する方式である。また、ＤＣ−ＤＣコンバータは入力電源電圧及び出力電源電圧が共に直流（ＤＣ）電圧である電力変換器のことを言う。

一般的に、スイッチングレギュレータは、スイッチング方式で制御される直流安定化電源の１つであり、フィードバックの制御によってパワーＭＯＳトランジスタなどの半導体スイッチをオン／オフして入力電力をスイッチして出力電圧を制御するスイッチングによって生成したパルス信号を平滑回路によりリプルを抑圧して定電圧を生成する。

なお、本発明の第１の実施の形態では、整流用素子としてダイオードを用いた昇圧型ＤＣ−ＤＣコンバータを例示するがこれに限定されない。たとえば、整流用素子として同期整流用トランジスタを用いた昇圧型，降圧型，昇降圧及び反転型の各ＤＣ−ＤＣコンバータにも適用することができる。

図１に示す本発明にかかるスイッチングレギュレータ１００Ａは、第１の電源入力端子１１０、第１の入力電圧源ＶＩＮ１、第１の出力電圧源ＶＯＵＴ１、接地端子１３０、第１の制御回路１４０、インダクタＬ１、スイッチングトランジスタＱ１、整流用ダイオードＤ１、分圧抵抗Ｒ１，Ｒ２及びキャパシタＣ１を備える。分圧抵抗Ｒ１及びＲ２は直列に接続されて分圧回路を構成している。

第１の電源入力端子１１０には第１の入力電圧源ＶＩＮ１の正極端子及びインダクタＬ１の一端が接続されている。インダクタＬ１の他端にはスイッチングトランジスタＱ１の第１の主電極及び整流用ダイオードＤ１のアノードが接続され、スイッチングトランジスタＱ１の第２の主電極は接地端子１３０に接続され、第１の制御回路１４０は分圧抵抗Ｒ１及びＲ２の共通接続点、すなわちノードＮ６とスイッチングトランジスタＱ１の制御（ゲート）電極、すなわちノードＮ３との間に接続されている。整流用ダイオードＤ１のカソードはノードＮ５、すなわち第１の出力電圧源ＶＯＵＴ１に接続される。

インダクタＬ１の他端に第１の主電極が接続されるスイッチングトランジスタＱ１は、たとえば、Ｎチャネル型ＭＯＳトランジスタで構成され、インダクタＬ１を周期的に接地端子１３０にショートする。インダクタＬ１をショートすると、インダクタＬ１に磁気的にエネルギーが蓄えられる。ショートが解除されると、インダクタＬ１の両端の電圧と第１の入力電圧源ＶＩＮ１から供給される電圧が合成され、合成された電圧が整流用ダイオードＤ１を介して、第１の出力電圧源ＶＯＵＴ１に接続されるキャパシタＣ１に蓄えられる。なお、スイッチングトランジスタＱ１はＮＰＮ型のバイポーラトランジスタで構成してもよい。キャパシタＣ１は第１の出力電圧源ＶＯＵＴ１と接地端子１３０との間に接続され、その容量値は数μＦから数百μＦの大きさである。

スイッチングトランジスタＱ１のオン／オフは第１の制御回路１４０によって制御される。第１の制御回路１４０には後述するＰＷＭ回路、誤差増幅器等が内蔵されており、ＰＷＭ回路で生成されたパルス幅変調（ＰＷＭ）信号はスイッチングトランジスタＱ１の制御電極、すなわちノードＮ３に供給され、そのハイレベル及びローレベルに応じてスイッチングトランジスタＱ１はオン／オフを繰り返す。

第１及び第２の分圧抵抗Ｒ１，Ｒ２は第１の出力電圧源ＶＯＵＴ１と接地端子１３０との間に直列に接続される。第１の分圧抵抗Ｒ１の一端は第１の出力電圧源ＶＯＵＴ１に、その他端は第２の分圧抵抗Ｒ２の一端に、さらに、その他端は接地端子１３０にそれぞれ接続されている。第１及び第２の分圧抵抗Ｒ１，Ｒ２の共通接続点、すなわちノードＮ６には第１の帰還電圧ＶＦ１が生成され、第１の帰還電圧ＶＦ１は第１の制御回路１４０に供給される。第１の制御回路１４０には第１の基準電圧Ｖｒｅｆ１が与えられていて、第１の帰還電圧ＶＦ１は第１の基準電圧Ｖｒｅｆ１と比較され、その比較された差分の電圧が第１の制御回路１４０で増幅され、その増幅された信号によってスイッチングトランジスタＱ１の動作が制御される。

起動スロープ信号生成回路１８０は、第１の制御回路１４０にいわゆる起動スロープ信号ＳＳを供給する。起動スロープ信号ＳＳは第１の制御回路１４０が緩やかに作動するために所定の勾配をもった信号に生成されている。起動スロープ信号ＳＳは、一般的にはソフトスタート信号に相当する。

一般的に、リニアレギュレータはフィードバックの制御によって、アナログ的に出力電圧を一定にする電源回路である。本発明にかかるリニアレギュレータ１００Ｂは、第２の入力電圧源ＶＩＮ２、第２の出力電圧源ＶＯＵＴ２、接地端子１３０、第２の制御回路１６０、第３の分圧抵抗ＲＢ３、第４の分圧抵抗ＲＢ４及びキャパシタＣ２を備える。第３の分圧抵抗ＲＢ３、第４の分圧抵抗ＲＢ４は直列に接続されて分圧回路を構成している。

第２の入力電圧源ＶＩＮ２は、リニアレギュレータ１００Ｂの入力電圧源として、スイッチングレギュレータ１００Ａの第１の出力電圧源ＶＯＵＴ１から供給される。

第２の入力電圧源ＶＩＮ２には制御トランジスタＱ２の第１の主電極が接続され、その第２の主電極は、第２の出力電圧源ＶＯＵＴ２に接続され、その制御（ゲート）電極は第２の制御回路１６０に接続されている。制御トランジスタＱ２はたとえばＰチャネル型ＭＯＳトランジスタで構成されている。なお、制御トランジスタＱ２はＰＮＰ型のバイポーラトランジスタで構成してもよい。

制御トランジスタＱ２のオン／オフ動作は第２の制御回路１６０によってアナログ的に制御される。第１の制御回路１４０がスイッチング制御、すなわち、デジタル的にスイッチングトランジスタＱ１を制御するのに対し、第２の制御回路１６０はアナログ的に制御トランジスタＱ２を制御する点で相違する。したがって、第２の制御回路は、ＰＷＭ回路を内蔵していない。この点はＰＷＭ回路を内蔵する第１の制御回路１４０と相違する。制御トランジスタＱ２の第１の主電極から第２の主電極に繋がる導電路は負荷１９０と直列に接続されている。こうした回路構成はシリーズレギュレータとも称されている。第２の制御回路１６０には後述する誤差増幅器が内蔵されている。第２の制御回路１６０は第１の制御回路１４０とは異なり、比較的簡便な回路で構成することができるが詳細については後述する。

第３及び第４の分圧抵抗ＲＢ３，ＲＢ４は第２の出力電圧源ＶＯＵＴ２と接地端子１３０との間に直列に接続される。第３の分圧抵抗ＲＢ３の一端は第２の出力電圧源ＶＯＵＴ２に、その他端は第４の分圧抵抗ＲＢ４の一端に、さらに、その他端は接地端子１３０にそれぞれ接続されている。第３及び第４の分圧抵抗ＲＢ３，ＲＢ４の共通接続点、すなわちノードＮ９には第２の帰還電圧ＶＦ２が生成され、第２の帰還電圧ＶＦ２は第２の制御回路１６０に供給される。第２の制御回路１６０には第２の基準電圧Ｖｒｅｆ２が与えられていて、第２の帰還電圧ＶＦ２は第２の基準電圧Ｖｒｅｆ２と比較され、その比較された差分の電圧が第２の制御回路１６０で増幅され、その増幅された信号によって制御トランジスタＱ２がアナログ的に制御される。

第２の出力電圧源ＶＯＵＴ２と接地端子１３０との間にはリプル成分を抑圧するためにキャパシタＣ２が接続されている。キャパシタＣ２はスイッチングレギュレータ１００Ａに用いたキャパシタＣ１に比べてその容量値は小さくてよく、数μＦ以下の比較的容量値の小さなものでよい。

（第２の実施の形態）
図２は本発明の第２の実施の形態にかかる電源供給装置１００を示す。図２に示すスイッチングレギュレータ１００Ａは、図１のものとは整流用ダイオードＤ１に替えて同期整流用トランジスタＱ３を採用したことで相違する。さらに詳しくいえば、参照符号Ｄ１Ｃで示す回路部を図１に示す整流用ダイオードＤ１に置き替えた点で相違する。リニアレギュレータ１００Ｂは図１のものとまったく同じである。したがって、ここでは、スイッチングレギュレータ１００Ａ、とりわけ同期整流用トランジスタＱ３の周辺の説明にとどめ、リニアレギュレータ１００Ｂの説明は割愛する。

図２に示すスイッチングレギュレータ１００Ａは前述のとおり、ダイオードに替えてトランジスタを採用した同期整流方式の昇圧型ＤＣ−ＤＣコンバータを示す。第１の電源入力端子１１０には第１の入力電圧源ＶＩＮ１の正極端子及びインダクタＬ１の一端が接続される。インダクタＬ１の他端にはスイッチングトランジスタＱ１の第１の主電極及び同期整流用トランジスタＱ３の第１の主電極、すなわちノードＮ４が接続される。スイッチングトランジスタＱ１とトランジスタの導電形式は互いに相補的に選ばれ、たとえばスイッチングトランジスタＱ１はＮチャネル型ＭＯＳトランジスタに、同期整流用トランジスタＱ３はＰチャネル型のＭＯＳトランジスタにそれぞれ選ばれている。スイッチングトランジスタＱ１はスイッチング動作を、同期整流用トランジスタＱ３はスイッチングトランジスタＱ１に同期してそれぞれ整流動作を行う。

スイッチングトランジスタＱ１の第２の主電極は接地電位１３０に接続され、同期整流用トランジスタＱ３の第２の主電極、すなわちノードＮ５は第１の出力電圧源ＶＯＵＴ１に接続されている。

ダイオードＤ３ａは同期整流用トランジスタＱ３の第１の主電極、すなわちノードＮ４と基板電極Ｑ３ｂとの間に、ダイオードＤ３ｂは同期整流用トランジスタＱ３の第２の主電極、すなわちノードＮ５と基板電極Ｑ３ｂとの間にそれぞれ形成される、いわゆる寄生ダイオードである。ダイオードＤ３ａ，Ｄ３ｂは、たとえばシリコンのＰ型半導体基板にＮ型のウエル層を形成し、そのウエル層にＰチャネル型のＭＯＳトランジスタを形成したときに寄生的に形成される。したがって、同期整流用トランジスタＱ３をＰチャネル型のＭＯＳトランジスタで形成すると、ダイオードＤ３ａ，Ｄ３ｂが半導体集積回路の構造上、必然的に形成されることになる。

ここで、同期整流用トランジスタＱ３とダイオードＤ３ａ，Ｄ３ｂの回路接続に注目すれば次のことが言える。すなわち、ダイオードＤ３ａ及びダイオードＤ３ｂは互いに逆方向に接続された直列接続体を成し、この直列接続体は、同期整流用トランジスタＱ３の第１の主電極、すなわちノードＮ４と、第２の主電極、すなわちノードＮ５との間に並列に接続される。ダイオードＤ３ａのカソードとダイオードＤ３ｂのカソードが共通接続され、この共通接続点は同期整流用トランジスタＱ３の基板電極Ｑ３ｂに接続され、この共通接続点は参照符号Ｄ１Ｓで表示されている。同期整流用トランジスタＱ３がＰチャネル型のＭＯＳトランジスタであるとき、第１の主電極及び第２の主電極はそれぞれドレイン電極及びソース電極が相当する。

トランジスタＱ４，Ｑ５は端的に言えばダイオードＤ３ａ及びＤ３ｂの電気的な動作状態を切り替えるために用意されている。すなわち、ダイオードＤ３ａの動作状態はトランジスタＱ４のオン／オフに応じて一義的に定まり、オンのときにはダイオードＤ３ａは電気的にショートされた状態となり、オフのときには回路図どおりにダイオード本来の電気的な特性を示す。また、ダイオードＤ３ｂの動作状態はトランジスタＱ５のオン／オフに応じて一義的に定まり、オンのときにはダイオードＤ３ｂは電気的にショートされた状態となり、オフのときには回路図どおりにダイオード本来の電気的な特性を示す。なお、ダイオードＤ３ａ，Ｄ３ｂはスイッチングレギュレータ１００Ａの昇圧動作の起動時に切り替えられる。たとえば、昇圧起動時にはまずダイオードＤ３ａのみを電気的にショートさせ、その後はダイオードＤ３ｂを電気的にショートさせてダイオードＤ３ａは回路図どおりの回路動作に戻すなどして、昇圧起動動作をスムーズに行えるようにしている。

トランジスタＱ４の制御電極Ｑ４ｇと基板電極Ｑ４ｂとの間には抵抗Ｒ４が接続されている。トランジスタＱ３，Ｑ４及びＱ５の各基板電極Ｑ３ｂ，Ｑ４ｂ及びＱ５ｂは共通接続点Ｄ１Ｓに接続されている。

トランジスタＱ５の制御電極Ｑ５ｇと基板電極Ｑ５ｂとの間には抵抗Ｒ５が接続されている。抵抗Ｒ５の一端は共通接続点Ｄ１Ｓに接続され、その他端はトランジスタ５の制御電極Ｑ５ｇに接続されている。

抵抗Ｒ４及びＲ５はトランジスタＱ４及びＱ５の制御（ゲート）電位を所定の電位に固定する役目を有する。抵抗Ｒ４は第３の制御回路１７０側がローレベルに置かれたときにトランジスタＱ４のゲート電極をローレベルに維持してトランジスタＱ４を確実にオンさせる。また、抵抗Ｒ５は第３の制御回路１７０側がローレベルに置かれたときにトランジスタＱ５のゲート電極をローレベルに維持してトランジスタＱ５を確実にオンさせる。抵抗Ｒ４及びＲ５は半導体集積回路で構成する場合、ポリシリコンまたは拡散抵抗で形成することができる。また、これらの抵抗値を同じにすればトランジスタＱ４及びＱ５を同じ回路動作点で作動させることができる。

第３の制御回路１７０はトランジスタＱ４及びＱ５の各制御電極に制御信号を供給する。第３の制御回路１７０から供給される制御信号は第１の制御回路１４０からスイッチングトランジスタＱ１及び同期整流用トランジスタＱ３に供給される制御信号に同期されたパルス信号とすることができる。パルス信号は、たとえば、トランジスタＱ４がオンのときにはトランジスタＱ５がオフとなり、トランジスタＱ５がオンのときにはトランジスタＱ４がオフとなるように設定された信号である。

起動スロープ信号生成回路１８０は、第１の制御回路１４０及び第２の制御回路１６０に起動スロープ信号ＳＳを供給する。起動スロープ信号ＳＳは第１の制御回路１４０及び第２の制御回路１６０が緩やかに作動するために所定の勾配をもった信号である。第２の制御回路１６０にはこの種のリニアレギュレータには従前よく採用される誤差増幅器が内蔵されているが詳細については後述する。いずれにしても第２の制御回路１６０には第１の制御回路１４０に供給されたものと同じ起動スロープ信号ＳＳが供給され、第２の制御回路１６０が第１の制御回路１４０の動作に追随するよう設定されている。第２の制御回路１６０を第１の制御回路１４０に同期させることによって、スイッチングレギュレータ１００Ａに同期したリニアレギュレータ１００Ｂを提供することができる。

なお、図１，図２のスイッチングレギュレータ１００Ａとしては、第１の入力電圧源ＶＩＮ１と第１の出力電圧源ＶＯＵＴ１との間に、インダクタＬ１と、整流用ダイオードＤ１または同期整流用トランジスタＱ３などの整流用半導体素子とを直列に接続し、これらの共通接続点と接地端子１３０との間にスイッチングトランジスタＱ１を設けるという、いわゆる昇圧型を示した。しかし、第１の入力電圧源ＶＩＮ１と、第１の出力電圧源との間にインダクタＬ１とスイッチングトランジスタＱ１を接続し、これらの共通接続点と接地端子１３０との間に整流用ダイオードＤ１または同期整流用トランジスタＱ３などの整流用半導体素子を設けた、いわゆる降圧型のスイッチングレギュレータにも適当することができる。

また、本発明にかかる電源供給装置は、昇圧型と降圧型の両者の機能を兼ね備えた、いわゆる昇降圧型のスイッチングレギュレータにも適用することができる。

また、本発明にかかる電源供給装置は、正の電源電圧から負の電源電圧を生成する、いわゆる反転型のスイッチングレギュレータにも適用することができる。

（第３の実施の形態）
図３は本発明にかかる第３の実施の形態を示す。特に図１，図２に示した第１の実施の形態及び第２の実施の形態での第１の制御回路１４０、第２の制御回路１６０及び起動スロープ信号生成回路１８０の具体的な回路構成を示す。ここではこれらの回路の構成及び動作について説明する。

図３において、第１の制御回路１４０は、誤差増幅器１４２，ＰＷＭ回路１４４及びドライバー１４６を備える。誤差増幅器１４２は１つの非反転入力端子（＋）ＦＢを備える。さらに２つの反転入力端子（−）ＳＳ及び（−）Ｒｅｆを備える。非反転入力端子（＋）ＦＢには第１の分圧抵抗Ｒ１と第２の分圧抵抗Ｒ２で生成された第１の帰還電圧ＶＦ１が供給される。第１の帰還電圧ＶＦ１は第１の出力電圧源ＶＯＵＴ１に出力された電源電圧を分圧抵抗Ｒ１とＲ２で分圧された大きさである。

誤差増幅器１４２の１つの反転入力端子（−）ＳＳには、起動スロープ信号生成回路１８０から起動スロープ信号ＳＳが供給される。起動スロープ信号ＳＳによって、誤差増幅器１４２の動作は緩やか行われる。起動スロープ信号生成回路１８０は所定の勾配をもった信号を生成するもので、基本的な回路構成は、電源電圧ＶＣＣ，定電流源ＣＣ，キャパシタＣ３及びトランジスタＱ６からなり、トランジスタＱ６の制御電極に制御パルスＶＰを供給してトランジスタＱ６をオン／オフさせ、直線性に優れた勾配をもった起動スロープ信号ＳＳを生成する。起動スロープ信号ＳＳの勾配の時間や振幅の大きさは定電流源ＣＣ、キャパシタＣ３及び制御パルスＶＰのデューティ比などで決めることができる。

誤差増幅器１４２のもう１つの反転入力端子（−）Ｒｅｆには一定の直流電圧である基準電圧Ｖｒｅｆ１が供給される。基準電圧Ｖｒｅｆ１はたとえばバンドギャップ型の基準電圧源で生成することができる。

誤差増幅器１４２は、反転入力端子（−）ＳＳ及び反転入力端子（−）Ｒｅｆのうち、より高レベルの入力信号と非反転入力端子（＋）ＦＢに供給された第１の帰還電圧ＶＦ１との電位差に基づく出力信号Ｐｅを出力する。すなわち、第１の帰還電圧ＶＦ１が反転入力端子側に供給される起動スロープ信号ＳＳ及び第１の基準電圧Ｖｒｅｆ１よりも高くなれば出力信号Ｐｅは上昇し、いずれかの反転入力端子の入力電圧よりも低くなれば出力信号Ｐｅは低下する。

なお、誤差増幅器１４２は２つの反転入力端子と、１つの非反転入力端子を有するものとしたが、この組み合わせを替えてもよい。たとえば２つの非反転入力端子と１つの反転入力端子で構成してもよい。こうした場合は、たとえば、反転入力端子に第１の帰還電圧ＶＦ１を供給し、２つの非反転入力端子に起動スロープ信号ＳＳ及び第１の基準電圧Ｖｒｅｆ１を各別に供給すればよい。

誤差増幅器１４２から取り出された出力信号Ｐｅは、ＰＷＭ回路１４４の反転入力端子（−）に供給される。ＰＷＭ回路１４４の非反転入力端子（＋）には三角波信号Ｐｓが供給される。ＰＷＭ回路１４４でパルス幅変調されたいわゆるＰＷＭ信号はドライバー１４６に供給され、ドライバー１４６はスイッチングトランジスタＱ１を駆動する。

図３において、リニアレギュレータ１００Ｂに内蔵される第２の制御回路１６０は誤差増幅器１６２を備える。誤差増幅器１６２の回路構成は、スイッチングレギュレータ１００Ａに用いた誤差増幅器１４２とほぼ同じである。すなわち、誤差増幅器１６２は、１つの非反転入力端子（＋）ＦＢを備える。さらに２つの反転入力端子（−）ＳＳ及び（−）Ｒｅｆを備える。非反転入力端子（＋）ＦＢには第３の分圧抵抗ＲＢ３と第４の分圧抵抗ＲＢ４で生成された第２の帰還電圧ＶＦ２が供給されている。第２の帰還電圧ＶＦ２は第２の出力電圧源ＶＯＵＴ２に出力された電源電圧を第３の分圧抵抗ＲＢ３と第４の分圧抵抗ＲＢ４で分圧された大きさである。

誤差増幅器１６２の１つの反転入力端子（−）ＳＳには、起動スロープ信号生成回路１８０から起動スロープ信号ＳＳが供給される。起動スロープ信号ＳＳはスイッチングレギュレータ１００Ａの誤差増幅器１４２の反転入力端子（−）ＳＳに供給したものと同じである。なお、誤差増幅器１６２に供給する起動スロープ信号ＳＳは誤差増幅器１４２に供給したものとまったく同じものを用いたが、起動スロープ信号ＳＳに同期していれば別のものであってもかまわない。起動スロープ信号ＳＳを生成する起動スロープ信号生成回路１８０は所定の勾配をもった信号を生成するもので、基本的な回路構成は、定電流源ＣＣ、キャパシタＣ３及びトランジスタＱ６からなり、トランジスタＱ６の制御電極に制御パルスＶＰを供給してトランジスタＱ６をオン／オフさせ、直線性に優れた勾配をもった起動スロープ信号ＳＳを生成する。

誤差増幅器１６２のもう１つの反転入力端子（−）には一定の直流電圧である第２の基準電圧Ｖｒｅｆ２が供給される。第２の基準電圧Ｖｒｅｆ１は第１の基準電圧Ｖｒｅｆ２と同様によく知られたバンドギャップ型の基準電圧源で生成することができる。

誤差増幅器１６２は、反転入力端子（−）ＳＳ及び反転入力端子（−）Ｒｅｆのうち、より高レベルの入力信号と非反転入力端子（＋）ＦＢに供給される第２の帰還電圧ＶＦ２との電位差に基づく出力信号Ｐｅ２を出力する。すなわち、第２の帰還電圧ＶＦ２が反転入力端子側に供給される起動スロープ信号ＳＳ及び第２の基準電圧Ｖｒｅｆ２よりも高くなれば出力信号Ｐｅ２は上昇し、いずれかの反転入力端子の入力電圧よりも低くなれば出力信号Ｐｅ２は低下する。

なお、誤差増幅器１６２は２つの反転入力端子と、１つの非反転入力端子を有するものとしたが、２つの非反転入力端子と１つの反転入力端子で構成してもよい。この場合、反転入力端子に第２の帰還電圧ＶＦ２を供給し、２つの非反転入力端子に起動スロープ信号ＳＳ及び第２の基準電圧Ｖｒｅｆ２を各別に供給すればよい。

誤差増幅器１６２から取り出された出力信号Ｐｅ２は、制御トランジスタＱ２を駆動する。制御トランジスタＱ２の第１の主電極に供給された第２の入力電圧源ＶＩＮ２は第２の出力電圧源ＶＯＵＴ２に変換され、負荷１９０に供給される。

第２の入力電圧源ＶＩＮ２と第２の出力電圧源ＶＯＵＴ２との差、すなわち、（ＶＩＮ２−ＶＯＵＴ２）を小さくすることができるのがＬＤＯタイプのリニアレギュレータである。

第２の出力電圧源ＶＯＵＴ２に出力される電源電圧Ｖｏｕｔ２は、第３の分圧抵抗ＲＢ３及び第４の分圧抵抗ＲＢ４の抵抗値をそれぞれｒｂ３，ｒｂ４とすると、Ｖｏｕｔ２＝Ｖｒｅｆ２×（ｒｂ３＋ｒｂ４）／ｒｂ４で表すことができる。なお、キャパシタＣ２はリプル成分を抑圧するために用意されている。

図４は、図１に示した昇圧型ＤＣ−ＤＣコンバータ１００の各ノードに表れる電圧、信号のタイミングチャートを示す。図４（ａ）〜（ｆ）はスイッチングレギュレータ１００Ａ、図４（ｇ）〜（ｉ）はリニアレギュレータ１００Ｂにかかるそれぞれタイミングチャートである。なお、図４（ａ）〜（ｉ）に示す電圧、信号波形は模式的に示したものであって縦軸、横軸のスケールは必ずしも実体を忠実には表していない。

図４（ａ）は、ノードＮ１、すなわち第１の入力電圧源ＶＩＮ１の遷移状態を示す。第１の入力電圧源ＶＩＮ１は時刻Ｔ１において投入されると、時刻Ｔ２〜Ｔ４の期間及び時間ｔの経過に対して変化せずに一定の電源電圧Ｖｉｎ１が維持されている状態を示す。

図４（ｂ）は、ノードＮ２に取り出される信号、すなわち起動スロープ信号生成回路１８０から第１の制御回路１４０及び第２の制御回路１６０に供給される起動スロープ信号ＳＳを示す。起動スロープ信号ＳＳは、この種の昇圧型ＤＣ−ＤＣコンバータによく用いられているものを採用することができる。起動スロープ信号ＳＳが生成され始めるのは第１の入力電圧源ＶＩＮ１の発生と同時ではなく、昇圧型ＤＣ−ＤＣコンバータの動作がスタートされる時刻すなわち時刻Ｔ１から少し遅れた時刻Ｔ２である。したがって、本発明にかかる電源供給装置１００の実質的な作動スタートは時刻Ｔ２からとなる。

図４（ｃ）は、ノードＮ３、すなわちスイッチングトランジスタＱ１の制御（ゲート）電極に供給されるパルス幅変調されたＰＷＭ駆動信号を示す。スイッチングトランジスタＱ１がＮチャネル型のＭＯＳトランジスタであれば、ＰＷＭ駆動信号は制御電極であるゲート電極に供給される。スイッチングトランジスタＱ１をたとえばＮＰＮ型のバイポーラトランジスタで構成してもよい。その場合、ＰＷＭ駆動信号は制御電極であるベース電極に供給されることになる。

第１の制御回路１４０には図示しないＰＷＭ回路、誤差増幅器、ドライバー等の回路機能が内蔵されており、ＰＷＭ駆動信号はそうした回路機能によって生成され、スイッチングトランジスタＱ１をスイッチング制御する。

図４（ｄ）は、ノードＮ４、すなわちインダクタＬ１の他端すなわち整流用ダイオードＤ１のアノードに生じるスイッチング信号を示す。このスイッチング信号はスイッチングトランジスタＱ１の制御電極に供給されるＰＷＭ駆動信号（ノードＮ３）及び起動スロープ信号ＳＳ（ノードＮ２）の両者に応動して生成される。第１の制御回路１４０に内蔵される誤差増幅器１４２は起動スロープ信号ＳＳが所定のレベル、すなわち閾値ＳＳｔｈに達してから動作し始めるので、起動スロープ信号ＳＳが発生する時刻Ｔ２からしばらく経過した時刻Ｔ３からスイッチング信号の振幅値は徐々に増加し始め、時刻Ｔ４に達するとその振幅値は一定となる。なお、ノードＮ４には第１の入力電圧源ＶＩＮ１が供給される時刻Ｔ１と同時に直流電圧（Ｖｉｎ１−Ｖｄ１）が時刻Ｔ３までの間生じる。これは第１の入力電圧源ＶＩＮ１が供給されると、ノードＮ４には整流用ダイオードＤ１の順方向の立ち上がり電圧分が降下するためである。

図４（ｅ）はノードＮ５、すなわち第１の出力電圧源ＶＯＵＴ１に生じる電源電圧である。ノードＮ５に生じる電圧はノードＮ４に生じたＰＷＭ信号がキャパシタＣ１によって平滑されて生成される直流電圧にほぼ等しくなる。時刻Ｔ１からＴ３までの期間は、電源電圧Ｖｉｎ１から整流用ダイオードＤ１の順方向電圧Ｖｄ１が降下した電圧すなわち（Ｖｉｎ１−Ｖｄ１）が生じる。時刻Ｔ３から時刻Ｔ４までの期間は電圧が徐々に増加し、時刻Ｔ４に達すると昇圧された第１の出力電圧源ＶＯＵＴ１はほぼ一定となる。

図４（ｆ）はノードＮ６、すなわち分圧抵抗Ｒ１とＲ２の共通接続点に生じる第１の帰還電圧ＶＦ１を示す。第１の帰還電圧ＶＦ１は、第１の出力電圧源ＶＯＵＴ１に生じる電源電圧が分圧抵抗Ｒ１及びＲ２とで分割された大きさである。第１の帰還電圧ＶＦ１はほぼ第１の基準電圧Ｖｒｅｆ１に等しくなるよう制御される。

図４（ｇ）はノードＮ７、すなわち制御トランジスタＱ２の制御電極に供給される制御信号である。ノードＮ７に表れる制御信号は第２の制御回路１６０で生成される。第２の制御回路１６０が作動するタイミングは起動スロープ信号ＳＳの勾配とそのレベルの大きさに依存する。ノードＮ７の電圧は時刻Ｔ１からＴ２までの間は入力電圧Ｖｉｎが表れ、時刻Ｔ２から時刻Ｔ３までの間、そのレベルは勾配ｎ７ｒで低下する。これはノードＮ２に供給される起動スロープ信号ＳＳが時刻Ｔ２で供給されると第２の制御回路１６０が作動し始めるからである。ノードＮ７の電圧レベルが低下するにつれてトランジスタＱ２はオンし始める。ノードＮ７に生じる電圧は、ノードＮ５の電圧レベルに追随し次第に上昇し、時刻Ｔ４に達すると、第２の出力電圧源ＶＯＵＴ２に到達する。

図４（ｈ）はノードＮ８、すなわち第２の出力電圧源ＶＯＵＴ２に出力される電源電圧を示す。第２の出力電圧源ＶＯＵＴ２の立ち上がりは、ノードＮ２から供給される起動スタート信号ＳＳに依存する。したがって、起動スロープ信号ＳＳが増加し始める時刻Ｔ２から徐々に第２の出力電圧源ＶＯＵＴ２の大きさも増加する。こうした増加する状態は起動スロープ信号ＳＳが一定に達する時刻Ｔ４まで続く。時刻Ｔ４はスイッチングレギュレータ１００Ａの昇圧起動動作が完了するタイミングである。

図４（ｉ）はノードＮ９、すなわち分圧抵抗ＲＢ３とＲＢ４の共通接続点に生じる第２の帰還電圧ＶＦ２を示す。第２の帰還電圧ＶＦ２の大きさは、第２の出力電圧源ＶＯＵＴ２の電源電圧と分圧抵抗ＲＢ３及びＲＢ４との抵抗比に決定される。第２の帰還電圧ＶＦ２はほぼ第２の基準電圧Ｖｒｅｆ２に等しくなるよう制御される。

図５は、本発明にかかる電源供給装置１００のスイッチングレギュレータ１００Ａ及びリニアレギュレータ１００Ｂが同じ起動スロープ信号ＳＳによって制御され同期した状態で立ち上がる状態を示す。

図５において、参照符号Ｘ１は、図１に示したダイオード整流方式の電源出力電圧の立ち上がり特性を示す。第１の入力電圧源ＶＩＮ１が時刻Ｔ１でオンされると、時刻Ｔ２で第１の出力電圧源ＶＯＵＴ１の直流電圧は（Ｖｉｎ１−Ｖｄ１）に達する。すなわち、時刻Ｔ１で第１の入力電圧源ＶＩＮ１がオンされると、ダイオードＤ１もすぐにオンするので、時刻Ｔ１より少し経過した時刻Ｔ２において、第１の出力電圧源ＶＯＵＴ１には第１の入力電圧源ＶＩＮ１の電源電圧Ｖｉｎ１からダイオードＤ１の順方向立ち上がり電圧Ｖｄ１だけ降下した電源電圧が表れる。

時刻Ｔ３に達すると、第１の制御回路１４０及びスイッチングトランジスタＱ１が作動し始め、昇圧起動動作が本格的にスタートするので、第１の出力電圧源ＶＯＵＴ１の電圧レベルは電源電圧Ｖｉｎ１から徐々に増加し始め、時刻Ｔ４で昇圧起動動作は完了する。

時刻Ｔ４以降は昇圧動作に入る。昇圧動作ではあらかじめ設定された第１の出力電圧源ＶＯＵＴ２の電源電圧が維持される。

図５において、参照符号Ｘ２は図２に示した同期整流方式の電源出力電圧の立ち上がり特性を示す。参照符号Ｘ１との違いは時刻Ｔ１〜Ｔ３までの期間である。時刻Ｔ３以降において両者は同じ特性を示す。参照符号Ｘ２は、時刻Ｔ1−Ｔ２−Ｔ３−Ｔ４の期間、ほぼ直線的に源出力電圧が増加する特性を示している。これは時刻Ｔ１からＴ３までの間、トランジスタＱ４をオンさせてダイオードＤ３ａをショートさせることによって得られた特性である。時刻Ｔ３から時刻Ｔ４までの期間、及び時刻Ｔ４以降は、トランジスタＱ５をオンさせてさせるとともにトランジスタＱ４をオフさせてダイオードＤ３ａをショートの状態から解除する。参照符号Ｘ２で示した特性は参照符号Ｘ１で示すものとは異なり、電源出力電圧の立ち上がりが緩やかなものとなるので、キャパシタＣ１にラッシュ電流が流れ、そのために整流用トランジスタが劣化するという不具合を排除することができる。

参照符号Ｙ１〜Ｙ３はリニアレギュレータ１００Ｂの第２の出力電圧源ＶＯＵＴ２の立ち上がり特性を示し、参照符号Ｙ１はリニアレギュレータ１００Ｂがスイッチングレギュレータ１００Ａの動作とほぼ同時に作動する状態を模式的に示す。

スイッチングレギュレータ１００Ａ及びリニアレギュレータ１００Ｂには共通の起動スロープ信号生成回路１８０から起動スロープ信号ＳＳが供給され、また、リニアレギュレータ１００Ｂはスイッチングレギュレータ１００Ａで生成された第１の出力電圧源ＶＯＵＴ１から供給を受け、その電源電圧を第２の入力電圧源ＶＩＮ２として作動するものであるから、参照符号Ｙ１で示す電源電圧立ち上がり特性は時間的に参照符号Ｘ１で示すスイッチングレギュレータ１００Ａの立ち上がり特性よりも先行するという不具合を排除することができる。

参照符号Ｙ２で示したリニアレギュレータ１００Ｂの第２の出力電圧源ＶＯＵＴ２の立ち上がり特性は、参照符号Ｙ１で示した立ち上がり特性よりも遅れてスタートする状態を模式的に示している。いずれにしても、参照符号Ｙ２で示した立ち上がり特性は、参照符号Ｘ１及びＸ２で示したスイッチングレギュレータ１００Ａの立ち上がり特性に同期している状態を示している。

参照符号Ｙ３で示したリニアレギュレータ１００Ｂの第２の出力電圧源ＶＯＵＴ２の立ち上がり特性は参照符号Ｙ１，Ｙ２で示した立ち上がり特性よりもさらに遅れてスタートし、かつ、参照符号Ｘ１及びＸ２で示したスイッチングレギュレータ１００Ａの昇圧起動動作が完了した時刻Ｔ４から徐々に立ち上がる状態を模式的に示している。

リニアレギュレータ１００Ｂの立ち上がり特性を参照符号Ｙ１〜Ｙ３の中のいずれに設定するかは設計的事項の１つである。第２の制御回路１６０に設定された第２の基準電圧Ｖｒｅｆ２の設定によって決めることができる。また、起動スロープ信号ＳＳに応動して生成される別の起動スロープ信号を、第２の制御回路１６０側に設け、その別の起動スロープ信号によって制御トランジスタＱ２を制御するようにしてもよい。いずれにしても本発明にかかる電源供給装置１００は、リニアレギュレータ１００Ｂが作動するタイミングがスイッチングレギュレータ１００Ａに供給する起動スロープ信号ＳＳによって一義的に決まるように設定すればよい。

本発明は、スイッチングレギュレータとリニアレギュレータとを備えた電源供給装置において両者のレギュレータの回路動作点を同じ起動スロープ信号によって制御する。これによってリニアレギュレータはスイッチングレギュレータに追随して作動するので安定した電源供給装置を提供することができるのでその産業上の利用可能性は高い。

１００ 電源供給装置
１００Ａ スイッチングレギュレータ
１００Ｂ リニアレギュレータ
１１０ 第１の電源入力端子
１３０ 接地端子
１４０ 第１の制御回路
１４２，１６２ 誤差増幅器
１４４ ＰＷＭ回路
１４６ ドライバー
１６０ 第２の制御回路
１７０ 第３の制御回路
１８０ 起動スロープ信号生成回路
１９０ 負荷
ＣＣ 定電流源
Ｃ１，Ｃ２，Ｃ３ キャパシタ
Ｄ１ 整流用ダイオード
Ｄ３ａ，Ｄ３ｂ ダイオード
Ｌ１ インダクタ
Ｎ１，Ｎ２，Ｎ３，Ｎ４，Ｎ５，Ｎ６，Ｎ７，Ｎ８，Ｎ９ ノード
Ｑ１ スイッチングトランジスタ
Ｑ２ 制御トランジスタ
Ｑ３ 整流用トランジスタ
Ｑ４，Ｑ５，Ｑ６ トランジスタ
Ｒ１，Ｒ２，ＲＢ３，ＲＢ４ 分圧抵抗
Ｒ４，Ｒ５ 抵抗
ＶＩＮ１ 第１の入力電圧源
ＶＯＵＴ１ 第１の出力電圧源
ＶＩＮ２ 第２の入力電圧源
ＶＯＵＴ２ 第２の出力電圧

Claims (16)

1. 第１の入力電圧源と、前記第１の入力電圧源をトランジスタのスイッチング動作によって第１の出力電圧源に変換するスイッチングレギュレータと、前記スイッチングレギュレータを制御する第１の制御回路と、前記第１の出力電圧源を第２の入力電圧源として第２の出力電圧源を生成するリニアレギュレータと、前記リニアレギュレータをアナログ的に制御する第２の制御回路と、前記第１の制御回路及び前記前記第２の制御回路に同じ起動スロープ信号を供給する起動スロープ信号生成回路を備えた電源供給装置。
2. 前記スイッチングレギュレータは、前記第１の入力電圧源と前記第１の出力電圧源との間に、インダクタと整流用半導体素子とが直列に接続されて共通接続点を有しており、前記共通接続点と前記接地端子との間に前記スイッチング動作を行う前記トランジスタが接続される請求項１に記載の電源供給装置。
3. 前記スイッチングレギュレータは、前記第１の入力電圧源と前記第１の出力電圧源との間に、前記スイッチング動作を行う前記トランジスタと前記インダクタとが直列に接続されて共通接続点を有しており、前記共通接続点と前記接地端子との間に整流用半導体素子が接続される請求項１に記載の電源供給装置。
4. 第１の入力電圧源と、前記第１の入力電圧源に一端が接続されるインダクタと、前記インダクタの他端と接地端子との間に接続され第１，第２の主電極及び制御電極を有する第１のトランジスタと、前記インダクタの他端と第１の出力電圧源との間に接続され少なくとも２つの端子を有する整流用素子と、前記第１の出力電圧源と前記接地端子との間に接続される第１の分圧回路と、前記第１の分圧回路の第１の中間接続点と前記第１のトランジスタの前記制御電極との間に接続される第１の制御回路と、第１，第２の主電極及び制御電極を有し第１の主電極が前記第１の出力電圧源に前記第２の主電極が第２の出力電圧源に接続される第２のトランジスタと、前記第２の出力電圧源と前記接地端子との間に接続され第２の分圧回路と、前記第２の分圧回路の第２の中間接続点と前記第２のトランジスタの前記制御電極との間に接続される第２の制御回路と、前記第１の制御回路及び前記第２の制御回路に同じ起動スロープ信号を供給する起動スロープ信号生成回路を備える電源供給装置。
5. 前記第１の制御回路は３つの入力端子を有する第１の誤差増幅器を備え、前記第１の誤差増幅器の第１の入力端子には第１の基準電圧が、第２の入力端子には前記起動スロープ信号が、前記第３の入力端子には前記スイッチングレギュレータの第１の出力電圧源から出力された電源電圧が分圧された第１の帰還電圧がそれぞれ供給され、前記第２の制御回路は３つの入力端子を有する第２の誤差増幅器を備え、前記第２の誤差増幅器の第１の入力端子には第２の基準電圧が、第２の入力端子には前記起動スロープ信号が、前記第３の入力端子には前記リニアレギュレータの前記第２の出力電圧源から出力された電源電圧が分圧された第２の帰還電圧がそれぞれ供給される請求項１及び４のいずれか１項に記載の電源供給装置。
6. 前記第1及び第２の誤差増幅器の３つの入力端子は２つの反転入力端子と１つの非反転入力端子である請求項５に記載の電源供給装置。
7. 前記第1及び第２の誤差増幅器の３つの入力端子は２つの非反転入力端子と１つの反転入力端子である請求項５に記載の電源供給装置。
8. 前記第１の分圧回路は第1及び第２の分圧抵抗で生成され、前記第１の分圧抵抗の一端は前記スイッチングレギュレータの前記第１の出力電圧源に接続され、前記第１の分圧抵抗の他端は前記第２の分圧抵抗の一端に接続されて前記第１の中間接続点を有し、前記第２の分圧抵抗の他端は接地端子に接続され、前記第１の中間接続点から前記第１の帰還電圧を取り出し、前記第２の帰還電圧は、第３及び第４の分圧抵抗で生成され、前記第３の分圧抵抗の一端は前記リニアレギュレータの前記第２の出力電圧源に接続され、前記第３の分圧抵抗の他端は前記第４の分圧抵抗の一端に接続されて第２の中間接続点を有し、前記第４の分圧抵抗の他端は接地端子に接続され、前記第２の中間接続点から前記第２の帰還電圧を取り出す請求項４に記載の電源供給装置。
9. 前記整流用素子はダイオードである請求項４に記載の電源供給装置。
10. 前記整流用素子はトランジスタである請求項４に記載の電源供給装置。
11. 前記起動スロープ信号生成回路は定電流源，キャパシタ及びトランジスタで構成される請求項１及び４のいずれか１項に記載の電源供給装置。
12. 前記整流用素子は第１，第２の主電極、制御電極及び基板電極を有する第３のトランジスタを備え、前記第３のトランジスタの前記第１，第２の主電極の間には第１のダイオード及び第２のダイオードが直列に逆方向に接続されたダイオード直列接続体が並列に接続され、前記ダイオード直列接続体の共通接続点は前記第３のトランジスタの前記基板電極に接続される請求項４に記載の電源供給装置。
13. 前記第１のダイオードのアノード及びカソードには第４のトランジスタの第１及び第２の主電極が各別に接続され、前記第２のダイオードのアノード及びカソードには第５のトランジスタの第１及び第２の主電極が各別に接続される請求項１２に記載の電源供給装置。
14. 前記第４のトランジスタがオンされたときに前記第１のダイオードは電気的にショートされ、前記第５のトランジスタがオンされたときに前記第２のダイオードが電気的にショートされる請求項１３に記載の電源供給装置。
15. 前記第４及び第５のトランジスタをオン／オフさせるための制御信号が、前記第１の制御回路に同期して生成される請求項１４に記載の電源供給装置。
16. 前記第３，第４及び第５のトランジスタは同じ導電型の基板上に半導体集積回路で構成され、前記第３，第４及び第５のトランジスタの基板電位は等しく設定される請求項１４に記載の電源供給装置。