JP4310982B2 - 非絶縁型降圧コンバータおよびそれを用いた電子装置 - Google Patents

非絶縁型降圧コンバータおよびそれを用いた電子装置 Download PDF

Info

Publication number
JP4310982B2
JP4310982B2 JP2002261855A JP2002261855A JP4310982B2 JP 4310982 B2 JP4310982 B2 JP 4310982B2 JP 2002261855 A JP2002261855 A JP 2002261855A JP 2002261855 A JP2002261855 A JP 2002261855A JP 4310982 B2 JP4310982 B2 JP 4310982B2
Authority
JP
Japan
Prior art keywords
circuit
output
power supply
switching power
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002261855A
Other languages
English (en)
Other versions
JP2004104883A (ja
Inventor
博 徳山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2002261855A priority Critical patent/JP4310982B2/ja
Publication of JP2004104883A publication Critical patent/JP2004104883A/ja
Application granted granted Critical
Publication of JP4310982B2 publication Critical patent/JP4310982B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、スイッチング素子のスイッチング動作を制御するPWM制御回路を備えたスイッチング電源装置およびそれを用いた電子装置、例えばチョッパ方式のDC−DCコンバータのような非絶縁型で他励発振型の回路構成の簡単なスイッチング電源装置およびそれを用いた電子装置に関する。
【0002】
【従来の技術】
従来のスイッチング素子のPWM制御を行う他励発振型のスイッチング電源装置は、スイッチング素子を駆動するための信号のデューティを出力電圧に応じて変えるためのPWM制御回路を備えている。
PWM制御回路は、一定周波数の三角波信号を発生する発振回路と、出力電圧と基準電圧の差を検出する誤差増幅回路と、三角波信号と誤差増幅回路の出力を比較してHレベルまたはLレベルの信号を出力する比較回路を備えている。
その結果、比較回路からは誤差増幅回路の出力の大きさに応じてデューティの変化する矩形波信号が出力され、この矩形波信号を用いてスイッチング素子をPWM制御でオン・オフするように構成されている(例えば特許文献1、特許文献2参照)。
そして、このPWM制御回路としては、通常は専用の制御用ICが用いられる。
【0003】
【特許文献1】
特公平5−15152号公報(第1図〜第5図)
【0004】
【特許文献2】
特開平5−176528号公報(図1、図3)
【0005】
【発明が解決しようとする課題】
非絶縁型のチョッパ方式のDC−DCコンバータのような簡易的なスイッチング電源装置においては、コストの大幅な低下を求められることが多い。
しかしながら、専用の制御用ICは高価格であり、スイッチング電源装置の低価格化のネックになっている。
【0006】
特に、複数の出力が必要なスイッチング電源装置においては、出力電圧を安定化させるために各出力毎に制御用ICを備えた構成にしようとすると、全体の価格に対する制御用ICの価格の占有率が大きくなり、低価格化がより困難になっている。
【0007】
本発明は上記の問題点を解決することを目的とするもので、専用の制御用ICの不要な低価格で簡単な回路構成でPWM制御の実現できるスイッチング電源装置およびそれを用いた電子装置を提供する。
【0008】
【課題を解決するための手段】
上記目的を達成するために、本発明の非絶縁型降圧コンバータは、スイッチング素子のスイッチング動作を制御するPWM制御回路を備えたスイッチング電源回路を有する非絶縁型降圧コンバータであって、前記PWM制御回路は、出力電圧と基準電圧の差に応じた誤差信号を出力する誤差増幅回路と、三角波信号を発生する三角波発生回路と、前記誤差信号に応じて前記三角波信号の振幅を変化させて出力する振幅可変回路と、該振幅可変回路の出力を所定のしきい値を基準として矩形波に波形整形して前記スイッチング素子を駆動するためのPWM信号として出力する論理回路と、を備え、
前記三角波発生回路は、パルス状のオフ期間を有するパルス波を発生するパルス波発生回路と、前記パルス波発生回路の出力に一端が接続された第1のダイオードと、該第1のダイオードの他端と基準電位との間に接続された第1のコンデンサと、前記第1のダイオードの他端と前記誤差増幅回路の出力との間に接続された第1の抵抗からなり、前記誤差増幅回路の出力を前記第1の抵抗を介して前記第1のコンデンサに接続することによって前記振幅可変回路が実現されていることを特徴とする。
【0009】
さらに、前記論理回路はロジックICにて構成されていることを特徴とする。
【0010】
また、前記三角波発生回路が論理素子による無安定マルチバイブレータを含むことを特徴とする。
【0011】
また、本発明の電子装置は、上記の非絶縁型降圧コンバータを用いたことを特徴とする。
【0012】
このように構成することにより、本発明の非絶縁型降圧コンバータにおいては、PWM制御回路の低価格化、ひいてはスイッチング電源装置自身の低価格化を実現することができる。
特に多出力構成時に、各出力電圧の安定性を維持したまま低価格化を実現することができる。
【0013】
【発明の実施の形態】
図1に、本発明の非絶縁型降圧コンバータの一実施例の回路図を示す。
図1において、スイッチング電源装置10は他励発振型で降圧型のスイッチング電源装置であって、まず基本構成として、入力電圧が印加される入力端子Vi、入力電圧をスイッチングするスイッチング素子Q1、フライホイールダイオードD1、チョークコイルL1、平滑用のコンデンサC1、および出力端子Voを備えている。
ここで、入力端子Viはスイッチング素子Q1のドレインに接続され、スイッチング素子Q1のソースはチョークコイルL1を介して出力端子Voに接続されている。
また、スイッチング素子Q1のソースとチョークコイルL1の接続点はフライホイールダイオードD1を介して接地され、出力端子VoはコンデンサC1を介して接地されている。
【0014】
スイッチング電源装置10はさらに、出力電圧を安定化させる手段として、誤差増幅回路2、矩形波発生回路11、積分回路12、レベルシフト回路13、インバータ素子14、およびドライブ回路3を備えている。
これらは後述のようにスイッチング素子Q1のPWM制御を行うので、全体としてPWM制御回路とみなすことができる。
【0015】
誤差増幅回路2は出力端子Voに接続され、スイッチング電源装置10の出力電圧を例えば内蔵する基準電圧と比較してその差を増幅して出力する。
スイッチング電源装置10における誤差増幅回路2の出力電圧は、具体的にはスイッチング電源装置10の出力電圧が低いほど小さくスイッチング電源装置10の出力電圧が高いほど大きくなる。
【0016】
矩形波発生回路11は、論理素子の一種であるインバータ素子15および16と抵抗R4およびR5とコンデンサC2から構成された一般的な無安定マルチバイブレータである。
矩形波発生回路11は抵抗R4およびR5とコンデンサC2の値でほぼ決まる周波数の矩形波信号を出力する。
インバータ素子15や16としては、例えば6素子入りのCMOSロジックICが用いられる。
なお、矩形波発生回路11の構成についてはこの発明の主要部ではないために詳細な説明を省略する。
【0017】
積分回路12は、矩形波発生回路11と後述するインバータ素子14の入力との間に直列に接続された第1の抵抗である抵抗R1と、抵抗R1およびインバータ素子14の接続点と基準電位であるグランドとの間に接続された第1のコンデンサであるコンデンサC3からなる。
【0018】
レベルシフト回路13は、誤差増幅回路2と基準電位であるグランドとの間に互いに直列に設けられた2つの抵抗R2およびR3からなり、抵抗R2およびR3の接続点は抵抗R1およびインバータ素子14の接続点に接続されている。
すなわち、レベルシフト回路13は、誤差増幅回路2の出力を抵抗R1およびインバータ素子14の接続点に接続して構成されていることになる。
【0019】
インバータ素子14は、矩形波発生回路11に用いられたインバータ素子15や16と同様の論理素子で、その入力電圧がしきい値より高いか低いかによって、それを反転してLレベルあるいはHレベルの信号を出力する。
そして、インバータ素子14の出力はドライブ回路3を介してスイッチング素子Q1のゲートに接続されている。
【0020】
ここで、スイッチング電源装置10の出力電圧を安定化させる方法、すなわちPWM制御回路の動作について図2を参照して説明する。
図2はPWM制御回路の各部の電圧の時間変化を示すもので、横軸は時間である。
そして、v1〜v5はそれぞれ、矩形波発生回路11における抵抗R4とR5の接続点の電圧、同じくインバータ素子15の出力電圧、同じくインバータ素子16の出力電圧、インバータ素子14の入力電圧、およびインバータ素子14の出力電圧である。
なお、v4はレベルシフト回路13でレベルシフトされた積分回路12の出力電圧でもある。
また、v4'およびv5'については後述する。
【0021】
まず、矩形波発生回路11においてはv1、v2、v3はそれぞれ図2に示すようになる。
v2とv3は位相が反転している。
そして、ほぼ完全な矩形波であるv3が矩形波発生回路11の出力になる。
なお、図2においてはv3はデューティが50%であるように記載しているが、必ずしも50%に限るものではない。
また、無安定マルチバイブレータとしての詳細な動作についてはこの発明の主要部ではないので省略する。
【0022】
矩形波発生回路11から出力される矩形波信号は積分回路12に入力される。
積分回路12においては、周知のように矩形波信号の立ち上がりのタイミングを境に出力電圧がゆっくり上昇し、逆に矩形波信号の立ち下がりのタイミングを境に出力電圧がゆっくり下降する。
出力電圧の上昇や下降の傾きは抵抗R1とコンデンサC3によって決定される時定数に依存する。
そのため、この時定数を適当な値に設定することによって、積分回路12の出力電圧を図2のv4に示すような擬似的な三角波にすることができる。
すなわち、スイッチング電源装置10においては、矩形波発生回路11と積分回路12で三角波発生回路が構成されていることになる。
【0023】
積分回路12にはレベルシフト回路13が接続されている。
そのため、積分回路12の出力電圧の値は、レベルシフト回路13によって上下させられる。
具体的には、スイッチング電源装置10の出力電圧が高くなって誤差増幅回路2の出力電圧が大きくなると、レベルシフト回路13によって積分回路12の出力電圧は、ほぼ同じ波形のまま全体的に上昇する。
逆にスイッチング電源装置10の出力電圧が低くなって誤差増幅回路2の出力電圧が小さくなると、レベルシフト回路13によって積分回路12の出力電圧も、ほぼ同じ波形のまま全体的に下降する。
すなわち、積分回路12の出力電圧はスイッチング電源装置10の出力電圧に応じてほぼ同じ波形のままレベルが上下する三角波信号になる。
図2のv4は、スイッチング電源装置10の出力電圧が比較的高い場合の積分回路12の出力電圧を示している。
【0024】
インバータ素子14は、論理素子であるため所定のしきい値電圧を有している。
そして、入力電圧がしきい値電圧より高いときにはLレベルを出力し、入力電圧がしきい値電圧より低いときにはHレベルを出力する。
図2のv4の波形において、一点鎖線で表されているのがインバータ素子14のしきい値電圧である。
インバータ素子14には積分回路12の出力電圧が印加されるため、入力信号がしきい値電圧より高く三角波信号の最大点を含むときに出力はLレベル、入力信号がしきい値電圧より低く三角波信号の最小点を含むときに出力はHレベルになる。
図2においては、三角波信号v4のレベルが比較的高くなっているため、インバータ素子14の出力はHレベルの期間が比較的短くLレベルの期間が比較的長い、デューティの小さい信号になる。
【0025】
インバータ素子14の出力電圧は、そのままではスイッチング素子Q1を駆動できない。
そこで、ドライブ回路3でスイッチング素子Q1を駆動できる信号に変換された上でスイッチング素子Q1のゲートに印加され、スイッチング素子Q1をオン、オフ駆動する。
そして、インバータ素子14の出力電圧がv5の場合にはスイッチング素子Q1のオン時間が短くなるために、スイッチング電源装置10の出力電圧は低下する。
【0026】
ところで、図2のv4は、スイッチング電源装置10の出力電圧が所定の電圧よりも高い場合の積分回路12の出力電圧を示していたが、逆にスイッチング電源装置10の出力電圧が所定の電圧よりも低い場合には、図2のv4'に示すように積分回路12の出力電圧のレベルも下降する。
この場合はインバータ素子14の入力電圧がしきい値電圧より低くなる期間が長いため、図2のv5'に示すように、インバータ素子14の出力電圧はHレベルの期間が比較的長くLレベルの期間が比較的短い、デューティの大きい信号になる。
なお、v5'とv5で変化しているのは信号のデューティだけであり、周波数は変化しない。
そして、この場合にはスイッチング素子Q1のオン時間が長くなるために、スイッチング電源装置10の出力電圧は上昇する。
【0027】
このように、スイッチング電源装置10においては、誤差増幅回路2、矩形波発生回路11、積分回路12、レベルシフト回路13、インバータ素子14、およびドライブ回路3はPWM制御回路として動作する。
そして、レベルシフト回路13とインバータ素子14で実質的に従来の技術における2入力型の比較器(コンパレータ)と同じ機能を果たしているため、比較回路の大幅な低価格化が実現できる。
また、インバータ素子を用いた無安定マルチバイブレータである矩形波発生回路11と積分回路12とで擬似的な三角波発生回路を構成しているため、三角波発生回路についても大幅な低価格化が実現できる。
さらに、複数のインバータ素子の入ったロジックICは容易に低価格で用意することができるため、専用の制御用ICを必要とせず、PWM制御回路の全体としての低価格化も可能になっている。
【0028】
なお、積分回路の出力に接続される論理素子はインバータ素子に限られるものではなく、所定のしきい値電圧を有するものであれば、AND素子、OR素子、NAND素子、NOR素子、あるいは単なるバッファ(非反転)素子など、どのような論理素子でも構わないものである。
そして、複数の入力端子を有する論理素子の場合には、余った入力端子をPWM制御そのもののオン・オフなどに利用することも可能である。
また、実施例の説明においては論理素子と表現しているが、ロジックICのように1つの機能を果たすものとして構成されている素子に限るものではなく、個別のトランジスタなどを用いて構成された論理回路であっても何ら構わないものである。
【0029】
また、スイッチング電源装置10においては、誤差増幅回路2の出力は出力電圧が低いほど小さく出力電圧が高いほど大きくなるものとしたが、これについても最終的に出力電圧を安定化させる方向でPWM制御ができるのであれば逆であっても構わないものである。
【0030】
図3に、本発明のスイッチング電源装置の別の実施例の回路図を示す。
図3において、図1と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【0031】
図3に示したスイッチング電源装置20においては、スイッチング電源装置10の中のスイッチング電源回路およびPWM制御回路の部分の構成を2つ備え、矩形波発生回路11のみを共通に利用する構成となっている。
【0032】
具体的には、スイッチング電源装置10の構成に加えて、入力電圧をスイッチングするスイッチング素子Q2、フライホイールダイオードD2、チョークコイルL2、平滑用のコンデンサC2、および出力端子Vo2を備えている。
これに対応して、出力端子Voは出力端子Vo1としている。
ここで、スイッチング素子Q2のドレインは入力端子Viに接続され、スイッチング素子Q1のソースはチョークコイルL2を介して出力端子Vo2に接続されている。
また、スイッチング素子Q2のソースとチョークコイルL2の接続点はフライホイールダイオードD2を介して接地され、出力端子Vo2はコンデンサC2を介して接地されている。
【0033】
スイッチング電源装置20はさらに、出力端子Vo2の出力電圧を安定化させる手段として、誤差増幅回路4、積分回路21、レベルシフト回路22、インバータ素子23、およびドライブ回路5を備えている。
これらは後述のように矩形波発生回路11とともにスイッチング素子Q2をPWM制御するので、矩形波発生回路11を含めて全体としてPWM制御回路とみなすことができる。
【0034】
誤差増幅回路4は出力端子Vo2に接続され、出力端子Vo2の出力電圧を例えば内蔵する基準電圧と比較してその差を増幅して出力する。
スイッチング電源装置20における誤差増幅回路4の出力は、具体的には出力電圧が低いほど小さく出力電圧が高いほど大きくなる。
【0035】
積分回路21は、矩形波発生回路11と後述するインバータ素子23の入力との間に直列に接続された第1の抵抗である抵抗R6と、抵抗R6およびインバータ素子23の接続点と基準電位であるグランドとの間に接続された第1のコンデンサであるコンデンサC5からなる。
【0036】
レベルシフト回路22は、誤差増幅回路4と基準電位であるグランドとの間に互いに直列に設けられた2つの抵抗R7およびR8からなり、抵抗R7およびR8の接続点は抵抗R6およびインバータ素子23の接続点に接続されている。
すなわち、レベルシフト回路22は、誤差増幅回路4の出力を抵抗R6およびインバータ素子23の接続点に接続して構成されていることになる。
【0037】
インバータ素子23は、インバータ素子14や15、16と同様の論理素子で、その入力電圧がしきい値より高いか低いかによって、それを反転してLレベルあるいはHレベルの信号を出力する。
そして、インバータ素子23の出力はドライブ回路5を介してスイッチング素子Q2のゲートに接続されている。
【0038】
なお、出力端子Vo2の出力電圧を安定化させる方法、すなわち新しく追加された方のPWM制御回路の動作については、もう1つのPWM制御回路の動作と基本的に同じであるため、説明を省略する。
【0039】
このように構成されたスイッチング電源装置20においては、2つの出力を備えていて、各出力をそれぞれ独立にPWM制御しているにもかかわらず、PWM制御を実現するための構成としては、スイッチング電源装置10におけるPWM制御の構成に対して誤差増幅回路4と積分回路21とレベルシフト回路22とインバータ素子23を追加しただけである。
高価な制御用ICは全く必要としていない。
それどころか、インバータ素子23に至っては、他のインバータ素子のために用意したCMOSロジックICに余っているものを利用することもできるため、コストアップの原因にはならない。
したがって、2つの出力をともにPWM制御で安定化しているにもかかわらず、スイッチング電源装置を非常に簡単な回路構成で低コストに実現することができる。
【0040】
なお、スイッチング電源装置20においては出力を2つにしたが、3つ以上の出力が必要な場合でも矩形波発生回路を共通に利用することによって、簡単な回路構成と低コストを実現することができる。
【0041】
ところで、図2のスイッチング電源装置20においては、2つのPWM制御回路が単に同期して動作しているだけでなく、例えばスイッチング素子Q1とQ2のオン期間とオフ期間がほぼ一致している。
すなわち同相となっている。
そのため、図示は省略しているが、入力側の直流電源においては大きな電流の流れる期間と電流の流れない期間があり、入力電流のリップルが大きくなったり輻射ノイズが増大したりする可能性がある。
しかも、それらを改善するために、これも図示を省略している入力側の平滑用のコンデンサの静電容量を大きくする必要があり、これもコストの上昇の原因になる。
【0042】
そこで、この問題の生じにくいスイッチング電源装置として、図4に、本発明のスイッチング電源装置のさらに別の実施例の回路図を示す。
図4において、図3と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【0043】
図4に示したスイッチング電源装置30においては、矩形波発生回路11のインバータ素子15の出力を矩形波信号として取り出して積分回路21に印加している。
この点以外はスイッチング電源装置20と全く同じである。
【0044】
インバータ素子15の出力電圧は、図2よりわかるようにインバータ素子16の出力電圧とは反転している。
そのため、スイッチング電源装置30においては、スイッチング素子Q1のオン期間にはスイッチング素子Q2はオフ期間になり、逆にスイッチング素子Q1のオフ期間にスイッチング素子Q2がオン期間になる。
そのため、図示は省略した入力側の直流電源においては、一度に流れる電流の大きさはスイッチング電源装置20の場合より小さくなり、入力電流のリップルを小さくし、輻射ノイズを減少させることができる。
しかも、これも図示を省略している入力側の平滑用のコンデンサの静電容量は小さなものでも良くなり、コストの上昇を抑制することができる。
【0045】
また、スイッチング電源装置30においては、2つの出力を有する場合においてPWM制御回路のスイッチングの信号を反転、すなわち位相が180°(π)異なるようにした。
この構成は3つ以上の出力を有する場合においても同様にすることが可能で、汎用化して出力の数をn(nは2以上の自然数)とする場合、スイッチングのための信号の位相を互いに360/n(2π/n)だけ異なるようにしておけばよい。
【0046】
図5に、本発明のスイッチング電源装置のさらに別の実施例の回路図を示す。
図5において、図1と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【0047】
図5に示したスイッチング電源装置40においては、スイッチング電源装置10におけるPWM制御回路である矩形波発生回路11、積分回路12、レベルシフト回路13に代えて、パルス発生回路41、第1のダイオードであるダイオードD5、第1の抵抗である抵抗R12、および第1のコンデンサであるコンデンサC7を備えている。
このうち、パルス発生回路41は、論理素子の一種であるインバータ素子42および43と、抵抗R9、R10およびR11と、コンデンサC6と、ダイオードD3およびD4から構成された無安定マルチバイブレータで、短時間だけLレベルになるパルス状のオフ期間を有するパルス波を発生する。
そのデューティは抵抗R10とR11の比によって決まり、発振周波数はR10とR11とC6の時定数によって決まる。
なお、パルス発生回路41の構成および動作についてはこの発明の主要部ではないために詳細な説明を省略する。
【0048】
パルス発生回路41の出力、すなわちインバータ素子43の出力はダイオードD5のカソードに接続されている。
一方、誤差増幅回路2の出力は抵抗R12とコンデンサC7を直列に介して基準電位であるグランドに接続されている。
また、抵抗R12とコンデンサC7の接続点はインバータ素子14の入力に接続されている。
そして、ダイオードD5のアノードは、抵抗R12とコンデンサC7の接続点に接続されている。
【0049】
このように構成されたスイッチング電源装置40のPWM制御回路の動作について図6を参照して説明する。
図6はPWM制御回路の各部の電圧の時間変化を示すもので、横軸は時間である。
そして、v6〜v8はそれぞれ、パルス発生回路41におけるインバータ素子43の出力電圧、インバータ素子14の入力電圧、およびインバータ素子14の出力電圧である。
なお、v7は抵抗R12とコンデンサC7の接続点の電圧でもある。
また、v7'およびv8'については後述する。
【0050】
まず、パルス発生回路41においてはその出力電圧であるv6は図6に示すように、短時間のオフ期間すなわちLレベルが一定時間毎にパルス状に発生するパルス波になる。
【0051】
一方、抵抗R12とコンデンサC7の接続点の電圧は、仮にコンデンサC7が完全に放電されている状態からスタートしたとすると、誤差増幅回路2の出力電圧と抵抗R12およびコンデンサC7の時定数で決まる傾きでコンデンサC7が充電されることによって徐々に増加する。
ところが、コンデンサC7に電荷が充電されていても、パルス波発生回路41の出力電圧がLレベルになると、その電荷はダイオードD5を介して短時間で放電されてしまう。
そのため、抵抗R12およびコンデンサC7の接続点の電圧v7は、パルス波発生回路41の出力にパルスが発生した時点をスタートとして電圧が基準電圧レベル(グランドレベル)までリセットされたところから徐々に上昇するということを繰り返す三角波になる。
したがって、パルス発生回路41、ダイオードD5、抵抗R12、およびコンデンサC7にさらに誤差増幅回路2を加えて三角波発生回路を構成していることになる。
【0052】
また、抵抗R12とコンデンサC7の接続点の電圧の時間変化は、誤差増幅回路2の出力電圧によってその傾きが変わる。
具体的には誤差増幅回路2の出力電圧が大きければ傾きが大きくなるため、波形の振幅も大きくなる。
逆に、誤差増幅回路2の出力電圧が小さければ傾きが小さくなるため、波形の振幅も小さくなる。
図6のv7'は誤差増幅回路2の出力電圧が大きくなった場合の波形である。
これより、誤差増幅回路2は抵抗R12およびコンデンサC7とともに振幅可変回路をも構成していることがわかる。
【0053】
インバータ素子14は、論理素子であるため所定のしきい値電圧を有している。
そして、入力電圧がしきい値電圧より高いときにはLレベルを出力し、入力電圧がしきい値電圧より低いときにはHレベルを出力する。
図6のv7の波形において、一点鎖線で表されているのがインバータ素子14のしきい値電圧である。
インバータ素子14には抵抗R12とコンデンサC7の接続点の電圧が印加されるため、入力信号がしきい値電圧より高く三角波信号の最大点を含むときに出力はLレベル、入力信号がしきい値電圧より低く三角波信号の最小点を含むときに出力はHレベルになる。
図6においては、三角波信号v7の振幅が比較的小さいため、インバータ素子14の出力はHレベルの期間が比較的長くLレベルの期間が比較的短い、デューティの大きい信号になる。
【0054】
一方、誤差増幅回路2の出力電圧が高いときには、抵抗R12とコンデンサC7の接続点の電圧は図6にv7'で示すように振幅の大きい三角波になる。
インバータ素子14のしきい値は変化しないので、出力はHレベルの期間が比較的短くLレベルの期間が比較的長い、デューティの小さい信号になる。
【0055】
このようにして、スイッチング電源装置40においてはPWM制御が行われる。
そして、スイッチング電源装置10の場合と同様に、専用の制御用ICなどを必要としないため、低価格化を実現することができる。
なお、論理素子の種類は限定されるものではなく、また誤差増幅回路の出力の方向についても限定されるものではない。
【0056】
また、スイッチング電源装置20や30のような多出力化に関しても、パルス発生回路41を共通に使うことによって実現できる。
インバータ素子43のドライブ能力に余裕があれば、単純にダイオードD5以降の回路を並列に接続すればよい。
インバータ素子43のドライブ能力に余裕がなければ、例えばインバータ素子42の出力を取り出し、別の論理素子を介してパルス発生回路の出力としてもよい。
【0057】
図7に、本発明の電子装置の一実施例の斜視図を示す。
図7において、電子装置の1つであるプリンタ50は電源回路として本発明のスイッチング電源装置10を使用している。
【0058】
プリンタ50においては、本発明のスイッチング電源装置10を用いることによって低価格を実現することができる。
【0059】
なお、本発明の電子装置はプリンタに限られるものではなく、ノートパソコンや携帯情報機器など、DC−DCコンバータの必要なあらゆる電子装置を含むものである。
【0060】
【発明の効果】
本発明の非絶縁型降圧コンバータによれば、PWM制御回路が、出力電圧と基準電圧の差に応じた誤差信号を出力する誤差増幅回路と、三角波信号を発生する三角波発生回路と、誤差信号に応じて三角波信号の中心電位レベルをシフトさせて出力するレベルシフト回路と、レベルシフト回路の出力を所定のしきい値を基準として矩形波に波形整形してスイッチング素子を駆動するためのPWM信号として出力する論理回路とを備えることによって、PWM制御回路の低コスト化、ひいてはスイッチング電源装置の低コスト化を図ることができる。
【0061】
また、PWM制御回路が、出力電圧と基準電圧の差に応じた誤差信号を出力する誤差増幅回路と、三角波信号を発生する三角波発生回路と、誤差信号に応じて三角波信号の振幅を変化させて出力する振幅可変回路と、振幅可変回路の出力を所定のしきい値を基準として矩形波に波形整形して前記スイッチング素子を駆動するためのPWM信号として出力する論理回路とを備えることによっても、PWM制御回路の低コスト化、ひいてはスイッチング電源装置の低コスト化を図ることができる。
【図面の簡単な説明】
【図1】本発明の非絶縁型降圧コンバータの一実施例を示す回路図である。
【図2】図1の非絶縁型降圧コンバータにおける各点の信号波形を示す波形図である。
【図3】本発明の非絶縁型降圧コンバータの別の実施例を示す回路図である。
【図4】本発明の非絶縁型降圧コンバータのさらに別の実施例を示す回路図である。
【図5】本発明の非絶縁型降圧コンバータのさらに別の実施例を示す回路図である。
【図6】図5の非絶縁型降圧コンバータにおける各点の信号波形を示す波形図である。
【図7】本発明の電子装置の一実施例を示す斜視図である。
【符号の説明】
2、4…誤差増幅回路3、5…ドライブ回路10、20、30、40…スイッチング電源装置11…矩形波発生回路12、21…積分回路13、22…レベルシフト回路14、23…インバータ素子(論理素子)41…パルス波発生回路Q1、Q2…スイッチング素子L1、L2…チョークコイルD1、D2…フライホイールダイオードC1、C2…コンデンサD5…ダイオード(第1のダイオード)R1、R6、R12…抵抗(第1の抵抗)C3、C5、C7…コンデンサ(第1のコンデンサ)70…プリンタ
以上

Claims (4)

  1. スイッチング素子のスイッチング動作を御するPWM制御回路を備えたスイッチング電源回路を有する非絶縁型降圧コンバータであって、
    前記PWM制御回路は、出力電圧と基準電圧の差に応じた誤差信号を出力する誤差増幅回路と、三角波信号を発生する三角波発生回路と、前記誤差信号に応じて前記三角波信号の振幅を変化させて出力する振幅可変回路と、該振幅可変回路の出力を所定のしきい値を基準として矩形波に波形整形して前記スイッチング素子を駆動するためのPWM信号として出力する論理回路と、を備え
    前記三角波発生回路は、パルス状のオフ期間を有するパルス波を発生するパルス波発生回路と、前記パルス波発生回路の出力に一端が接続された第1のダイオードと、該第1のダイオードの他端と基準電位との間に接続された第1のコンデンサと、前記第1のダイオードの他端と前記誤差増幅回路の出力との間に接続された第1の抵抗からなり、
    前記誤差増幅回路の出力を前記第1の抵抗を介して前記第1のコンデンサに接続することによって前記振幅可変回路が実現されていることを特徴とする非絶縁型降圧コンバータ。
  2. 前記論理回路はロジックICにて構成されていることを特徴とする、請求項1に記載の非絶縁型降圧コンバータ。
  3. 前記三角波発生回路が論理素子による無安定マルチバイブレータを含むことを特徴とする、請求項1または2のいずれかに記載の非絶縁型降圧コンバータ。
  4. 請求項1ないし3のいずれかに記載の非絶縁型降圧コンバータを用いたことを特徴とする電子装置。
JP2002261855A 2002-09-06 2002-09-06 非絶縁型降圧コンバータおよびそれを用いた電子装置 Expired - Fee Related JP4310982B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002261855A JP4310982B2 (ja) 2002-09-06 2002-09-06 非絶縁型降圧コンバータおよびそれを用いた電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002261855A JP4310982B2 (ja) 2002-09-06 2002-09-06 非絶縁型降圧コンバータおよびそれを用いた電子装置

Publications (2)

Publication Number Publication Date
JP2004104883A JP2004104883A (ja) 2004-04-02
JP4310982B2 true JP4310982B2 (ja) 2009-08-12

Family

ID=32262107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002261855A Expired - Fee Related JP4310982B2 (ja) 2002-09-06 2002-09-06 非絶縁型降圧コンバータおよびそれを用いた電子装置

Country Status (1)

Country Link
JP (1) JP4310982B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4810132B2 (ja) * 2005-06-15 2011-11-09 三洋電機株式会社 遅延回路およびリップルコンバータ
KR100977464B1 (ko) * 2008-02-13 2010-08-23 한국전기연구원 가스 방전 램프용 전자식 안정기의 안정화 제어 회로
CN101741355B (zh) * 2008-11-06 2011-12-21 鸿富锦精密工业(深圳)有限公司 波形转换装置
WO2019159580A1 (ja) * 2018-02-15 2019-08-22 日立オートモティブシステムズ株式会社 電力変換装置
CN108964460A (zh) * 2018-08-30 2018-12-07 成都锐成芯微科技股份有限公司 一种降压型dc_dc变换器电路

Also Published As

Publication number Publication date
JP2004104883A (ja) 2004-04-02

Similar Documents

Publication Publication Date Title
JP4997891B2 (ja) Dc−dcコンバータ及びdc−dcコンバータの制御方法
US7898233B2 (en) Multiphase voltage regulators and methods for voltage regulation
KR101243595B1 (ko) 다출력 전원 장치
JP4781744B2 (ja) 電源装置及びこれを用いた電気機器
US7304463B2 (en) DC-DC converter
JP5504685B2 (ja) スイッチングレギュレータ及びその動作制御方法
TWI442687B (zh) Comparator mode DC-to-DC converter
JP4347249B2 (ja) Dc−dcコンバータ、dc−dcコンバータの制御回路、及びdc−dcコンバータの制御方法
JP5039371B2 (ja) スイッチングレギュレータの制御回路および電源装置、電子機器
JP2004173460A (ja) Dc−dcコンバータの制御方法、dc−dcコンバータ、半導体集積回路装置、及び電子機器
JP2009148111A (ja) Dc−dcコンバータ
TWI540818B (zh) 控制電路、直流轉直流(dcdc)轉換器及驅動方法
US20080129265A1 (en) Pulse width modulator with systematic frequency shifting and controlling method thereof
JPH06311736A (ja) Dc/dcコンバータ
JP2003319645A (ja) Dc−dcコンバータ
US11569742B2 (en) Power supply control device
JP4487649B2 (ja) 昇降圧型dc−dcコンバータの制御装置
JP2010154706A (ja) スイッチングレギュレータの制御回路、方法、およびそれらを用いたスイッチングレギュレータ
JP2005160224A (ja) 電力変換装置
JP2004096816A (ja) 多出力dc−dcコンバータ
JP4310982B2 (ja) 非絶縁型降圧コンバータおよびそれを用いた電子装置
JP2011030391A (ja) 電源供給装置
JP2005020922A (ja) チャージポンプ回路
KR100426606B1 (ko) Dc ―dc 컨버터 및 이를 사용한 전자장치
KR19990000642A (ko) 펄스폭 변조 제어기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090421

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090504

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4310982

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130522

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130522

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140522

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees