JP4310982B2 - 非絶縁型降圧コンバータおよびそれを用いた電子装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、スイッチング素子のスイッチング動作を制御するＰＷＭ制御回路を備えたスイッチング電源装置およびそれを用いた電子装置、例えばチョッパ方式のＤＣ−ＤＣコンバータのような非絶縁型で他励発振型の回路構成の簡単なスイッチング電源装置およびそれを用いた電子装置に関する。
【０００２】
【従来の技術】
従来のスイッチング素子のＰＷＭ制御を行う他励発振型のスイッチング電源装置は、スイッチング素子を駆動するための信号のデューティを出力電圧に応じて変えるためのＰＷＭ制御回路を備えている。
ＰＷＭ制御回路は、一定周波数の三角波信号を発生する発振回路と、出力電圧と基準電圧の差を検出する誤差増幅回路と、三角波信号と誤差増幅回路の出力を比較してＨレベルまたはＬレベルの信号を出力する比較回路を備えている。
その結果、比較回路からは誤差増幅回路の出力の大きさに応じてデューティの変化する矩形波信号が出力され、この矩形波信号を用いてスイッチング素子をＰＷＭ制御でオン・オフするように構成されている（例えば特許文献１、特許文献２参照）。
そして、このＰＷＭ制御回路としては、通常は専用の制御用ＩＣが用いられる。
【０００３】
【特許文献１】
特公平５−１５１５２号公報（第１図〜第５図）
【０００４】
【特許文献２】
特開平５−１７６５２８号公報（図１、図３）
【０００５】
【発明が解決しようとする課題】
非絶縁型のチョッパ方式のＤＣ−ＤＣコンバータのような簡易的なスイッチング電源装置においては、コストの大幅な低下を求められることが多い。
しかしながら、専用の制御用ＩＣは高価格であり、スイッチング電源装置の低価格化のネックになっている。
【０００６】
特に、複数の出力が必要なスイッチング電源装置においては、出力電圧を安定化させるために各出力毎に制御用ＩＣを備えた構成にしようとすると、全体の価格に対する制御用ＩＣの価格の占有率が大きくなり、低価格化がより困難になっている。
【０００７】
本発明は上記の問題点を解決することを目的とするもので、専用の制御用ＩＣの不要な低価格で簡単な回路構成でＰＷＭ制御の実現できるスイッチング電源装置およびそれを用いた電子装置を提供する。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明の非絶縁型降圧コンバータは、スイッチング素子のスイッチング動作を制御するＰＷＭ制御回路を備えたスイッチング電源回路を有する非絶縁型降圧コンバータであって、前記ＰＷＭ制御回路は、出力電圧と基準電圧の差に応じた誤差信号を出力する誤差増幅回路と、三角波信号を発生する三角波発生回路と、前記誤差信号に応じて前記三角波信号の振幅を変化させて出力する振幅可変回路と、該振幅可変回路の出力を所定のしきい値を基準として矩形波に波形整形して前記スイッチング素子を駆動するためのＰＷＭ信号として出力する論理回路と、を備え、
前記三角波発生回路は、パルス状のオフ期間を有するパルス波を発生するパルス波発生回路と、前記パルス波発生回路の出力に一端が接続された第１のダイオードと、該第１のダイオードの他端と基準電位との間に接続された第１のコンデンサと、前記第１のダイオードの他端と前記誤差増幅回路の出力との間に接続された第１の抵抗からなり、前記誤差増幅回路の出力を前記第１の抵抗を介して前記第１のコンデンサに接続することによって前記振幅可変回路が実現されていることを特徴とする。
【０００９】
さらに、前記論理回路はロジックＩＣにて構成されていることを特徴とする。
【００１０】
また、前記三角波発生回路が論理素子による無安定マルチバイブレータを含むことを特徴とする。
【００１１】
また、本発明の電子装置は、上記の非絶縁型降圧コンバータを用いたことを特徴とする。
【００１２】
このように構成することにより、本発明の非絶縁型降圧コンバータにおいては、ＰＷＭ制御回路の低価格化、ひいてはスイッチング電源装置自身の低価格化を実現することができる。
特に多出力構成時に、各出力電圧の安定性を維持したまま低価格化を実現することができる。
【００１３】
【発明の実施の形態】
図１に、本発明の非絶縁型降圧コンバータの一実施例の回路図を示す。
図１において、スイッチング電源装置１０は他励発振型で降圧型のスイッチング電源装置であって、まず基本構成として、入力電圧が印加される入力端子Ｖｉ、入力電圧をスイッチングするスイッチング素子Ｑ１、フライホイールダイオードＤ１、チョークコイルＬ１、平滑用のコンデンサＣ１、および出力端子Ｖｏを備えている。
ここで、入力端子Ｖｉはスイッチング素子Ｑ１のドレインに接続され、スイッチング素子Ｑ１のソースはチョークコイルＬ１を介して出力端子Ｖｏに接続されている。
また、スイッチング素子Ｑ１のソースとチョークコイルＬ１の接続点はフライホイールダイオードＤ１を介して接地され、出力端子ＶｏはコンデンサＣ１を介して接地されている。
【００１４】
スイッチング電源装置１０はさらに、出力電圧を安定化させる手段として、誤差増幅回路２、矩形波発生回路１１、積分回路１２、レベルシフト回路１３、インバータ素子１４、およびドライブ回路３を備えている。
これらは後述のようにスイッチング素子Ｑ１のＰＷＭ制御を行うので、全体としてＰＷＭ制御回路とみなすことができる。
【００１５】
誤差増幅回路２は出力端子Ｖｏに接続され、スイッチング電源装置１０の出力電圧を例えば内蔵する基準電圧と比較してその差を増幅して出力する。
スイッチング電源装置１０における誤差増幅回路２の出力電圧は、具体的にはスイッチング電源装置１０の出力電圧が低いほど小さくスイッチング電源装置１０の出力電圧が高いほど大きくなる。
【００１６】
矩形波発生回路１１は、論理素子の一種であるインバータ素子１５および１６と抵抗Ｒ４およびＲ５とコンデンサＣ２から構成された一般的な無安定マルチバイブレータである。
矩形波発生回路１１は抵抗Ｒ４およびＲ５とコンデンサＣ２の値でほぼ決まる周波数の矩形波信号を出力する。
インバータ素子１５や１６としては、例えば６素子入りのＣＭＯＳロジックＩＣが用いられる。
なお、矩形波発生回路１１の構成についてはこの発明の主要部ではないために詳細な説明を省略する。
【００１７】
積分回路１２は、矩形波発生回路１１と後述するインバータ素子１４の入力との間に直列に接続された第１の抵抗である抵抗Ｒ１と、抵抗Ｒ１およびインバータ素子１４の接続点と基準電位であるグランドとの間に接続された第１のコンデンサであるコンデンサＣ３からなる。
【００１８】
レベルシフト回路１３は、誤差増幅回路２と基準電位であるグランドとの間に互いに直列に設けられた２つの抵抗Ｒ２およびＲ３からなり、抵抗Ｒ２およびＲ３の接続点は抵抗Ｒ１およびインバータ素子１４の接続点に接続されている。
すなわち、レベルシフト回路１３は、誤差増幅回路２の出力を抵抗Ｒ１およびインバータ素子１４の接続点に接続して構成されていることになる。
【００１９】
インバータ素子１４は、矩形波発生回路１１に用いられたインバータ素子１５や１６と同様の論理素子で、その入力電圧がしきい値より高いか低いかによって、それを反転してＬレベルあるいはＨレベルの信号を出力する。
そして、インバータ素子１４の出力はドライブ回路３を介してスイッチング素子Ｑ１のゲートに接続されている。
【００２０】
ここで、スイッチング電源装置１０の出力電圧を安定化させる方法、すなわちＰＷＭ制御回路の動作について図２を参照して説明する。
図２はＰＷＭ制御回路の各部の電圧の時間変化を示すもので、横軸は時間である。
そして、ｖ１〜ｖ５はそれぞれ、矩形波発生回路１１における抵抗Ｒ４とＲ５の接続点の電圧、同じくインバータ素子１５の出力電圧、同じくインバータ素子１６の出力電圧、インバータ素子１４の入力電圧、およびインバータ素子１４の出力電圧である。
なお、ｖ４はレベルシフト回路１３でレベルシフトされた積分回路１２の出力電圧でもある。
また、ｖ４'およびｖ５'については後述する。
【００２１】
まず、矩形波発生回路１１においてはｖ１、ｖ２、ｖ３はそれぞれ図２に示すようになる。
ｖ２とｖ３は位相が反転している。
そして、ほぼ完全な矩形波であるｖ３が矩形波発生回路１１の出力になる。
なお、図２においてはｖ３はデューティが５０％であるように記載しているが、必ずしも５０％に限るものではない。
また、無安定マルチバイブレータとしての詳細な動作についてはこの発明の主要部ではないので省略する。
【００２２】
矩形波発生回路１１から出力される矩形波信号は積分回路１２に入力される。
積分回路１２においては、周知のように矩形波信号の立ち上がりのタイミングを境に出力電圧がゆっくり上昇し、逆に矩形波信号の立ち下がりのタイミングを境に出力電圧がゆっくり下降する。
出力電圧の上昇や下降の傾きは抵抗Ｒ１とコンデンサＣ３によって決定される時定数に依存する。
そのため、この時定数を適当な値に設定することによって、積分回路１２の出力電圧を図２のｖ４に示すような擬似的な三角波にすることができる。
すなわち、スイッチング電源装置１０においては、矩形波発生回路１１と積分回路１２で三角波発生回路が構成されていることになる。
【００２３】
積分回路１２にはレベルシフト回路１３が接続されている。
そのため、積分回路１２の出力電圧の値は、レベルシフト回路１３によって上下させられる。
具体的には、スイッチング電源装置１０の出力電圧が高くなって誤差増幅回路２の出力電圧が大きくなると、レベルシフト回路１３によって積分回路１２の出力電圧は、ほぼ同じ波形のまま全体的に上昇する。
逆にスイッチング電源装置１０の出力電圧が低くなって誤差増幅回路２の出力電圧が小さくなると、レベルシフト回路１３によって積分回路１２の出力電圧も、ほぼ同じ波形のまま全体的に下降する。
すなわち、積分回路１２の出力電圧はスイッチング電源装置１０の出力電圧に応じてほぼ同じ波形のままレベルが上下する三角波信号になる。
図２のｖ４は、スイッチング電源装置１０の出力電圧が比較的高い場合の積分回路１２の出力電圧を示している。
【００２４】
インバータ素子１４は、論理素子であるため所定のしきい値電圧を有している。
そして、入力電圧がしきい値電圧より高いときにはＬレベルを出力し、入力電圧がしきい値電圧より低いときにはＨレベルを出力する。
図２のｖ４の波形において、一点鎖線で表されているのがインバータ素子１４のしきい値電圧である。
インバータ素子１４には積分回路１２の出力電圧が印加されるため、入力信号がしきい値電圧より高く三角波信号の最大点を含むときに出力はＬレベル、入力信号がしきい値電圧より低く三角波信号の最小点を含むときに出力はＨレベルになる。
図２においては、三角波信号ｖ４のレベルが比較的高くなっているため、インバータ素子１４の出力はＨレベルの期間が比較的短くＬレベルの期間が比較的長い、デューティの小さい信号になる。
【００２５】
インバータ素子１４の出力電圧は、そのままではスイッチング素子Ｑ１を駆動できない。
そこで、ドライブ回路３でスイッチング素子Ｑ１を駆動できる信号に変換された上でスイッチング素子Ｑ１のゲートに印加され、スイッチング素子Ｑ１をオン、オフ駆動する。
そして、インバータ素子１４の出力電圧がｖ５の場合にはスイッチング素子Ｑ１のオン時間が短くなるために、スイッチング電源装置１０の出力電圧は低下する。
【００２６】
ところで、図２のｖ４は、スイッチング電源装置１０の出力電圧が所定の電圧よりも高い場合の積分回路１２の出力電圧を示していたが、逆にスイッチング電源装置１０の出力電圧が所定の電圧よりも低い場合には、図２のｖ４'に示すように積分回路１２の出力電圧のレベルも下降する。
この場合はインバータ素子１４の入力電圧がしきい値電圧より低くなる期間が長いため、図２のｖ５'に示すように、インバータ素子１４の出力電圧はＨレベルの期間が比較的長くＬレベルの期間が比較的短い、デューティの大きい信号になる。
なお、ｖ５'とｖ５で変化しているのは信号のデューティだけであり、周波数は変化しない。
そして、この場合にはスイッチング素子Ｑ１のオン時間が長くなるために、スイッチング電源装置１０の出力電圧は上昇する。
【００２７】
このように、スイッチング電源装置１０においては、誤差増幅回路２、矩形波発生回路１１、積分回路１２、レベルシフト回路１３、インバータ素子１４、およびドライブ回路３はＰＷＭ制御回路として動作する。
そして、レベルシフト回路１３とインバータ素子１４で実質的に従来の技術における２入力型の比較器（コンパレータ）と同じ機能を果たしているため、比較回路の大幅な低価格化が実現できる。
また、インバータ素子を用いた無安定マルチバイブレータである矩形波発生回路１１と積分回路１２とで擬似的な三角波発生回路を構成しているため、三角波発生回路についても大幅な低価格化が実現できる。
さらに、複数のインバータ素子の入ったロジックＩＣは容易に低価格で用意することができるため、専用の制御用ＩＣを必要とせず、ＰＷＭ制御回路の全体としての低価格化も可能になっている。
【００２８】
なお、積分回路の出力に接続される論理素子はインバータ素子に限られるものではなく、所定のしきい値電圧を有するものであれば、ＡＮＤ素子、ＯＲ素子、ＮＡＮＤ素子、ＮＯＲ素子、あるいは単なるバッファ（非反転）素子など、どのような論理素子でも構わないものである。
そして、複数の入力端子を有する論理素子の場合には、余った入力端子をＰＷＭ制御そのもののオン・オフなどに利用することも可能である。
また、実施例の説明においては論理素子と表現しているが、ロジックＩＣのように１つの機能を果たすものとして構成されている素子に限るものではなく、個別のトランジスタなどを用いて構成された論理回路であっても何ら構わないものである。
【００２９】
また、スイッチング電源装置１０においては、誤差増幅回路２の出力は出力電圧が低いほど小さく出力電圧が高いほど大きくなるものとしたが、これについても最終的に出力電圧を安定化させる方向でＰＷＭ制御ができるのであれば逆であっても構わないものである。
【００３０】
図３に、本発明のスイッチング電源装置の別の実施例の回路図を示す。
図３において、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００３１】
図３に示したスイッチング電源装置２０においては、スイッチング電源装置１０の中のスイッチング電源回路およびＰＷＭ制御回路の部分の構成を２つ備え、矩形波発生回路１１のみを共通に利用する構成となっている。
【００３２】
具体的には、スイッチング電源装置１０の構成に加えて、入力電圧をスイッチングするスイッチング素子Ｑ２、フライホイールダイオードＤ２、チョークコイルＬ２、平滑用のコンデンサＣ２、および出力端子Ｖｏ２を備えている。
これに対応して、出力端子Ｖｏは出力端子Ｖｏ１としている。
ここで、スイッチング素子Ｑ２のドレインは入力端子Ｖｉに接続され、スイッチング素子Ｑ１のソースはチョークコイルＬ２を介して出力端子Ｖｏ２に接続されている。
また、スイッチング素子Ｑ２のソースとチョークコイルＬ２の接続点はフライホイールダイオードＤ２を介して接地され、出力端子Ｖｏ２はコンデンサＣ２を介して接地されている。
【００３３】
スイッチング電源装置２０はさらに、出力端子Ｖｏ２の出力電圧を安定化させる手段として、誤差増幅回路４、積分回路２１、レベルシフト回路２２、インバータ素子２３、およびドライブ回路５を備えている。
これらは後述のように矩形波発生回路１１とともにスイッチング素子Ｑ２をＰＷＭ制御するので、矩形波発生回路１１を含めて全体としてＰＷＭ制御回路とみなすことができる。
【００３４】
誤差増幅回路４は出力端子Ｖｏ２に接続され、出力端子Ｖｏ２の出力電圧を例えば内蔵する基準電圧と比較してその差を増幅して出力する。
スイッチング電源装置２０における誤差増幅回路４の出力は、具体的には出力電圧が低いほど小さく出力電圧が高いほど大きくなる。
【００３５】
積分回路２１は、矩形波発生回路１１と後述するインバータ素子２３の入力との間に直列に接続された第１の抵抗である抵抗Ｒ６と、抵抗Ｒ６およびインバータ素子２３の接続点と基準電位であるグランドとの間に接続された第１のコンデンサであるコンデンサＣ５からなる。
【００３６】
レベルシフト回路２２は、誤差増幅回路４と基準電位であるグランドとの間に互いに直列に設けられた２つの抵抗Ｒ７およびＲ８からなり、抵抗Ｒ７およびＲ８の接続点は抵抗Ｒ６およびインバータ素子２３の接続点に接続されている。
すなわち、レベルシフト回路２２は、誤差増幅回路４の出力を抵抗Ｒ６およびインバータ素子２３の接続点に接続して構成されていることになる。
【００３７】
インバータ素子２３は、インバータ素子１４や１５、１６と同様の論理素子で、その入力電圧がしきい値より高いか低いかによって、それを反転してＬレベルあるいはＨレベルの信号を出力する。
そして、インバータ素子２３の出力はドライブ回路５を介してスイッチング素子Ｑ２のゲートに接続されている。
【００３８】
なお、出力端子Ｖｏ２の出力電圧を安定化させる方法、すなわち新しく追加された方のＰＷＭ制御回路の動作については、もう１つのＰＷＭ制御回路の動作と基本的に同じであるため、説明を省略する。
【００３９】
このように構成されたスイッチング電源装置２０においては、２つの出力を備えていて、各出力をそれぞれ独立にＰＷＭ制御しているにもかかわらず、ＰＷＭ制御を実現するための構成としては、スイッチング電源装置１０におけるＰＷＭ制御の構成に対して誤差増幅回路４と積分回路２１とレベルシフト回路２２とインバータ素子２３を追加しただけである。
高価な制御用ＩＣは全く必要としていない。
それどころか、インバータ素子２３に至っては、他のインバータ素子のために用意したＣＭＯＳロジックＩＣに余っているものを利用することもできるため、コストアップの原因にはならない。
したがって、２つの出力をともにＰＷＭ制御で安定化しているにもかかわらず、スイッチング電源装置を非常に簡単な回路構成で低コストに実現することができる。
【００４０】
なお、スイッチング電源装置２０においては出力を２つにしたが、３つ以上の出力が必要な場合でも矩形波発生回路を共通に利用することによって、簡単な回路構成と低コストを実現することができる。
【００４１】
ところで、図２のスイッチング電源装置２０においては、２つのＰＷＭ制御回路が単に同期して動作しているだけでなく、例えばスイッチング素子Ｑ１とＱ２のオン期間とオフ期間がほぼ一致している。
すなわち同相となっている。
そのため、図示は省略しているが、入力側の直流電源においては大きな電流の流れる期間と電流の流れない期間があり、入力電流のリップルが大きくなったり輻射ノイズが増大したりする可能性がある。
しかも、それらを改善するために、これも図示を省略している入力側の平滑用のコンデンサの静電容量を大きくする必要があり、これもコストの上昇の原因になる。
【００４２】
そこで、この問題の生じにくいスイッチング電源装置として、図４に、本発明のスイッチング電源装置のさらに別の実施例の回路図を示す。
図４において、図３と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００４３】
図４に示したスイッチング電源装置３０においては、矩形波発生回路１１のインバータ素子１５の出力を矩形波信号として取り出して積分回路２１に印加している。
この点以外はスイッチング電源装置２０と全く同じである。
【００４４】
インバータ素子１５の出力電圧は、図２よりわかるようにインバータ素子１６の出力電圧とは反転している。
そのため、スイッチング電源装置３０においては、スイッチング素子Ｑ１のオン期間にはスイッチング素子Ｑ２はオフ期間になり、逆にスイッチング素子Ｑ１のオフ期間にスイッチング素子Ｑ２がオン期間になる。
そのため、図示は省略した入力側の直流電源においては、一度に流れる電流の大きさはスイッチング電源装置２０の場合より小さくなり、入力電流のリップルを小さくし、輻射ノイズを減少させることができる。
しかも、これも図示を省略している入力側の平滑用のコンデンサの静電容量は小さなものでも良くなり、コストの上昇を抑制することができる。
【００４５】
また、スイッチング電源装置３０においては、２つの出力を有する場合においてＰＷＭ制御回路のスイッチングの信号を反転、すなわち位相が１８０°（π）異なるようにした。
この構成は３つ以上の出力を有する場合においても同様にすることが可能で、汎用化して出力の数をｎ（ｎは２以上の自然数）とする場合、スイッチングのための信号の位相を互いに３６０／ｎ（２π／ｎ）だけ異なるようにしておけばよい。
【００４６】
図５に、本発明のスイッチング電源装置のさらに別の実施例の回路図を示す。
図５において、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００４７】
図５に示したスイッチング電源装置４０においては、スイッチング電源装置１０におけるＰＷＭ制御回路である矩形波発生回路１１、積分回路１２、レベルシフト回路１３に代えて、パルス発生回路４１、第１のダイオードであるダイオードＤ５、第１の抵抗である抵抗Ｒ１２、および第１のコンデンサであるコンデンサＣ７を備えている。
このうち、パルス発生回路４１は、論理素子の一種であるインバータ素子４２および４３と、抵抗Ｒ９、Ｒ１０およびＲ１１と、コンデンサＣ６と、ダイオードＤ３およびＤ４から構成された無安定マルチバイブレータで、短時間だけＬレベルになるパルス状のオフ期間を有するパルス波を発生する。
そのデューティは抵抗Ｒ１０とＲ１１の比によって決まり、発振周波数はＲ１０とＲ１１とＣ６の時定数によって決まる。
なお、パルス発生回路４１の構成および動作についてはこの発明の主要部ではないために詳細な説明を省略する。
【００４８】
パルス発生回路４１の出力、すなわちインバータ素子４３の出力はダイオードＤ５のカソードに接続されている。
一方、誤差増幅回路２の出力は抵抗Ｒ１２とコンデンサＣ７を直列に介して基準電位であるグランドに接続されている。
また、抵抗Ｒ１２とコンデンサＣ７の接続点はインバータ素子１４の入力に接続されている。
そして、ダイオードＤ５のアノードは、抵抗Ｒ１２とコンデンサＣ７の接続点に接続されている。
【００４９】
このように構成されたスイッチング電源装置４０のＰＷＭ制御回路の動作について図６を参照して説明する。
図６はＰＷＭ制御回路の各部の電圧の時間変化を示すもので、横軸は時間である。
そして、ｖ６〜ｖ８はそれぞれ、パルス発生回路４１におけるインバータ素子４３の出力電圧、インバータ素子１４の入力電圧、およびインバータ素子１４の出力電圧である。
なお、ｖ７は抵抗Ｒ１２とコンデンサＣ７の接続点の電圧でもある。
また、ｖ７'およびｖ８'については後述する。
【００５０】
まず、パルス発生回路４１においてはその出力電圧であるｖ６は図６に示すように、短時間のオフ期間すなわちＬレベルが一定時間毎にパルス状に発生するパルス波になる。
【００５１】
一方、抵抗Ｒ１２とコンデンサＣ７の接続点の電圧は、仮にコンデンサＣ７が完全に放電されている状態からスタートしたとすると、誤差増幅回路２の出力電圧と抵抗Ｒ１２およびコンデンサＣ７の時定数で決まる傾きでコンデンサＣ７が充電されることによって徐々に増加する。
ところが、コンデンサＣ７に電荷が充電されていても、パルス波発生回路４１の出力電圧がＬレベルになると、その電荷はダイオードＤ５を介して短時間で放電されてしまう。
そのため、抵抗Ｒ１２およびコンデンサＣ７の接続点の電圧ｖ７は、パルス波発生回路４１の出力にパルスが発生した時点をスタートとして電圧が基準電圧レベル（グランドレベル）までリセットされたところから徐々に上昇するということを繰り返す三角波になる。
したがって、パルス発生回路４１、ダイオードＤ５、抵抗Ｒ１２、およびコンデンサＣ７にさらに誤差増幅回路２を加えて三角波発生回路を構成していることになる。
【００５２】
また、抵抗Ｒ１２とコンデンサＣ７の接続点の電圧の時間変化は、誤差増幅回路２の出力電圧によってその傾きが変わる。
具体的には誤差増幅回路２の出力電圧が大きければ傾きが大きくなるため、波形の振幅も大きくなる。
逆に、誤差増幅回路２の出力電圧が小さければ傾きが小さくなるため、波形の振幅も小さくなる。
図６のｖ７'は誤差増幅回路２の出力電圧が大きくなった場合の波形である。
これより、誤差増幅回路２は抵抗Ｒ１２およびコンデンサＣ７とともに振幅可変回路をも構成していることがわかる。
【００５３】
インバータ素子１４は、論理素子であるため所定のしきい値電圧を有している。
そして、入力電圧がしきい値電圧より高いときにはＬレベルを出力し、入力電圧がしきい値電圧より低いときにはＨレベルを出力する。
図６のｖ７の波形において、一点鎖線で表されているのがインバータ素子１４のしきい値電圧である。
インバータ素子１４には抵抗Ｒ１２とコンデンサＣ７の接続点の電圧が印加されるため、入力信号がしきい値電圧より高く三角波信号の最大点を含むときに出力はＬレベル、入力信号がしきい値電圧より低く三角波信号の最小点を含むときに出力はＨレベルになる。
図６においては、三角波信号ｖ７の振幅が比較的小さいため、インバータ素子１４の出力はＨレベルの期間が比較的長くＬレベルの期間が比較的短い、デューティの大きい信号になる。
【００５４】
一方、誤差増幅回路２の出力電圧が高いときには、抵抗Ｒ１２とコンデンサＣ７の接続点の電圧は図６にｖ７'で示すように振幅の大きい三角波になる。
インバータ素子１４のしきい値は変化しないので、出力はＨレベルの期間が比較的短くＬレベルの期間が比較的長い、デューティの小さい信号になる。
【００５５】
このようにして、スイッチング電源装置４０においてはＰＷＭ制御が行われる。
そして、スイッチング電源装置１０の場合と同様に、専用の制御用ＩＣなどを必要としないため、低価格化を実現することができる。
なお、論理素子の種類は限定されるものではなく、また誤差増幅回路の出力の方向についても限定されるものではない。
【００５６】
また、スイッチング電源装置２０や３０のような多出力化に関しても、パルス発生回路４１を共通に使うことによって実現できる。
インバータ素子４３のドライブ能力に余裕があれば、単純にダイオードＤ５以降の回路を並列に接続すればよい。
インバータ素子４３のドライブ能力に余裕がなければ、例えばインバータ素子４２の出力を取り出し、別の論理素子を介してパルス発生回路の出力としてもよい。
【００５７】
図７に、本発明の電子装置の一実施例の斜視図を示す。
図７において、電子装置の１つであるプリンタ５０は電源回路として本発明のスイッチング電源装置１０を使用している。
【００５８】
プリンタ５０においては、本発明のスイッチング電源装置１０を用いることによって低価格を実現することができる。
【００５９】
なお、本発明の電子装置はプリンタに限られるものではなく、ノートパソコンや携帯情報機器など、ＤＣ−ＤＣコンバータの必要なあらゆる電子装置を含むものである。
【００６０】
【発明の効果】
本発明の非絶縁型降圧コンバータによれば、ＰＷＭ制御回路が、出力電圧と基準電圧の差に応じた誤差信号を出力する誤差増幅回路と、三角波信号を発生する三角波発生回路と、誤差信号に応じて三角波信号の中心電位レベルをシフトさせて出力するレベルシフト回路と、レベルシフト回路の出力を所定のしきい値を基準として矩形波に波形整形してスイッチング素子を駆動するためのＰＷＭ信号として出力する論理回路とを備えることによって、ＰＷＭ制御回路の低コスト化、ひいてはスイッチング電源装置の低コスト化を図ることができる。
【００６１】
また、ＰＷＭ制御回路が、出力電圧と基準電圧の差に応じた誤差信号を出力する誤差増幅回路と、三角波信号を発生する三角波発生回路と、誤差信号に応じて三角波信号の振幅を変化させて出力する振幅可変回路と、振幅可変回路の出力を所定のしきい値を基準として矩形波に波形整形して前記スイッチング素子を駆動するためのＰＷＭ信号として出力する論理回路とを備えることによっても、ＰＷＭ制御回路の低コスト化、ひいてはスイッチング電源装置の低コスト化を図ることができる。
【図面の簡単な説明】
【図１】本発明の非絶縁型降圧コンバータの一実施例を示す回路図である。
【図２】図１の非絶縁型降圧コンバータにおける各点の信号波形を示す波形図である。
【図３】本発明の非絶縁型降圧コンバータの別の実施例を示す回路図である。
【図４】本発明の非絶縁型降圧コンバータのさらに別の実施例を示す回路図である。
【図５】本発明の非絶縁型降圧コンバータのさらに別の実施例を示す回路図である。
【図６】図５の非絶縁型降圧コンバータにおける各点の信号波形を示す波形図である。
【図７】本発明の電子装置の一実施例を示す斜視図である。
【符号の説明】
２、４…誤差増幅回路３、５…ドライブ回路１０、２０、３０、４０…スイッチング電源装置１１…矩形波発生回路１２、２１…積分回路１３、２２…レベルシフト回路１４、２３…インバータ素子（論理素子）４１…パルス波発生回路Ｑ１、Ｑ２…スイッチング素子Ｌ１、Ｌ２…チョークコイルＤ１、Ｄ２…フライホイールダイオードＣ１、Ｃ２…コンデンサＤ５…ダイオード（第１のダイオード）Ｒ１、Ｒ６、Ｒ１２…抵抗（第１の抵抗）Ｃ３、Ｃ５、Ｃ７…コンデンサ（第１のコンデンサ）７０…プリンタ
以上

Claims (4)

1. スイッチング素子のスイッチング動作を制御するＰＷＭ制御回路を備えたスイッチング電源回路を有する非絶縁型降圧コンバータであって、
   前記ＰＷＭ制御回路は、出力電圧と基準電圧の差に応じた誤差信号を出力する誤差増幅回路と、三角波信号を発生する三角波発生回路と、前記誤差信号に応じて前記三角波信号の振幅を変化させて出力する振幅可変回路と、該振幅可変回路の出力を所定のしきい値を基準として矩形波に波形整形して前記スイッチング素子を駆動するためのＰＷＭ信号として出力する論理回路と、を備え、
   前記三角波発生回路は、パルス状のオフ期間を有するパルス波を発生するパルス波発生回路と、前記パルス波発生回路の出力に一端が接続された第１のダイオードと、該第１のダイオードの他端と基準電位との間に接続された第１のコンデンサと、前記第１のダイオードの他端と前記誤差増幅回路の出力との間に接続された第１の抵抗からなり、
   前記誤差増幅回路の出力を前記第１の抵抗を介して前記第１のコンデンサに接続することによって前記振幅可変回路が実現されていることを特徴とする非絶縁型降圧コンバータ。
2. 前記論理回路はロジックＩＣにて構成されていることを特徴とする、請求項１に記載の非絶縁型降圧コンバータ。
3. 前記三角波発生回路が論理素子による無安定マルチバイブレータを含むことを特徴とする、請求項１または２のいずれかに記載の非絶縁型降圧コンバータ。
4. 請求項１ないし３のいずれかに記載の非絶縁型降圧コンバータを用いたことを特徴とする電子装置。

Images