JP2001112241A - 同期整流式ｄｃ−ｄｃコンバータ - Google Patents
同期整流式ｄｃ−ｄｃコンバータInfo
- Publication number
- JP2001112241A JP2001112241A JP28769899A JP28769899A JP2001112241A JP 2001112241 A JP2001112241 A JP 2001112241A JP 28769899 A JP28769899 A JP 28769899A JP 28769899 A JP28769899 A JP 28769899A JP 2001112241 A JP2001112241 A JP 2001112241A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- rectification type
- circuit
- synchronous rectification
- synchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 デッドタイム設定を最適にできる同期整流式
ＤＣ−ＤＣコンバータを提供する。 【解決手段】 本発明になる同期整流式ＤＣ−ＤＣコン
バータは、直流入力端子間にスイッチング用トランジス
タと転流用トランジスタとが直列に接続されるととも
に、この転流用トランジスタの端子間にチョークコイル
と平滑コンデンサとが接続され、前記スイッチング用ト
ランジスタおよび前記転流用トランジスタを所定の制御
回路でもって相補的にオン／オフ駆動することで前記平
滑コンデンサ間から直流出力を得る同期整流式ＤＣ−Ｄ
Ｃコンバータにおいて、前記制御回路としてＰＷＭコン
トローラを用い、このＰＷＭコントローラのフィードバ
ック端子とデッドタイムコントロール端子間に電圧レベ
ルをシフトさせるレベルシフト回路を備え、電圧レベル
をシフトさせることによりデッドタイムを制御すること
を特徴とするものである。
ＤＣ−ＤＣコンバータを提供する。 【解決手段】 本発明になる同期整流式ＤＣ−ＤＣコン
バータは、直流入力端子間にスイッチング用トランジス
タと転流用トランジスタとが直列に接続されるととも
に、この転流用トランジスタの端子間にチョークコイル
と平滑コンデンサとが接続され、前記スイッチング用ト
ランジスタおよび前記転流用トランジスタを所定の制御
回路でもって相補的にオン／オフ駆動することで前記平
滑コンデンサ間から直流出力を得る同期整流式ＤＣ−Ｄ
Ｃコンバータにおいて、前記制御回路としてＰＷＭコン
トローラを用い、このＰＷＭコントローラのフィードバ
ック端子とデッドタイムコントロール端子間に電圧レベ
ルをシフトさせるレベルシフト回路を備え、電圧レベル
をシフトさせることによりデッドタイムを制御すること
を特徴とするものである。
Description
【０００１】
【発明の属する技術分野】本発明は、同期整流式ＤＣ−
ＤＣコンバータに係り、特にデッドタイムの設定に関す
るものである。
ＤＣコンバータに係り、特にデッドタイムの設定に関す
るものである。
【０００２】
【従来の技術】コンピュータなどの電源回路として、同
期整流式ＤＣ−ＤＣコンバータがよく知られている。図
４、図６に従来の同期整流式ＤＣ−ＤＣコンバータの概
略回路図を示す。第１に図４の概略回路図の構成、動作
について説明する。図４において、直流入力端子間にス
イッチング用トランジスタ１および転流用トランジスタ
２が直列に接続されている。このスイッチング用トラン
ジスタ１および転流用トランジスタ２としてはＦＥＴが
用いられる。ここではともにＮチャネルＦＥＴを用いて
いる。３はスイッチング用トランジスタ１をドライブす
る電圧を確保するためのブートストラップ回路である。
期整流式ＤＣ−ＤＣコンバータがよく知られている。図
４、図６に従来の同期整流式ＤＣ−ＤＣコンバータの概
略回路図を示す。第１に図４の概略回路図の構成、動作
について説明する。図４において、直流入力端子間にス
イッチング用トランジスタ１および転流用トランジスタ
２が直列に接続されている。このスイッチング用トラン
ジスタ１および転流用トランジスタ２としてはＦＥＴが
用いられる。ここではともにＮチャネルＦＥＴを用いて
いる。３はスイッチング用トランジスタ１をドライブす
る電圧を確保するためのブートストラップ回路である。
【０００３】スイッチング用トランジスタ１および転流
用トランジスタ２のゲートに同期整流専用ＩＣ２１の各
出力端子をそれぞれ接続し、転流用トランジスタ２のド
レインソース間にチョークコイル４と平滑コンデンサ５
とを直列に接続している。ここで平滑コンデンサ５の両
端が負荷に接続する出力端子となり、スイッチング用ト
ランジスタ１、転流用トランジスタ２およびチョークコ
イル４によって同期整流出力部が構成される。負荷接続
端子間に、直列に接続された抵抗６と抵抗７は出力電圧
の検出回路を構成し、検出電圧を同期整流専用ＩＣ２１
にフィードバックしている。
用トランジスタ２のゲートに同期整流専用ＩＣ２１の各
出力端子をそれぞれ接続し、転流用トランジスタ２のド
レインソース間にチョークコイル４と平滑コンデンサ５
とを直列に接続している。ここで平滑コンデンサ５の両
端が負荷に接続する出力端子となり、スイッチング用ト
ランジスタ１、転流用トランジスタ２およびチョークコ
イル４によって同期整流出力部が構成される。負荷接続
端子間に、直列に接続された抵抗６と抵抗７は出力電圧
の検出回路を構成し、検出電圧を同期整流専用ＩＣ２１
にフィードバックしている。
【０００４】このような構成のＤＣ−ＤＣコンバータの
動作は次のようになっている。出力電圧検出回路を構成
する抵抗６と抵抗７の接続点からの電圧は同期整流専用
ＩＣ２１にフィードバックされる。同期整流専用ＩＣ２
１はフィードバックされた出力電圧に応じて、出力電圧
を設定電圧にすべく、出力端子を介してスイッチング信
号をスイッチングトランジスタ１のゲートに出力する。
このスイッチング信号とブートストラップ回路３により
上乗せされた信号によりスイッチングトランジスタ１は
直流入力電圧を断続してパルス電圧を生成する。この出
力によってチョークコイル４に電流が流れ、平滑コンデ
ンサ５が充電される。この平滑コンデンサ５の端子間に
現れる電圧が負荷に印加される出力電圧となる。
動作は次のようになっている。出力電圧検出回路を構成
する抵抗６と抵抗７の接続点からの電圧は同期整流専用
ＩＣ２１にフィードバックされる。同期整流専用ＩＣ２
１はフィードバックされた出力電圧に応じて、出力電圧
を設定電圧にすべく、出力端子を介してスイッチング信
号をスイッチングトランジスタ１のゲートに出力する。
このスイッチング信号とブートストラップ回路３により
上乗せされた信号によりスイッチングトランジスタ１は
直流入力電圧を断続してパルス電圧を生成する。この出
力によってチョークコイル４に電流が流れ、平滑コンデ
ンサ５が充電される。この平滑コンデンサ５の端子間に
現れる電圧が負荷に印加される出力電圧となる。
【０００５】このとき、同期整流専用ＩＣ２１はスイッ
チングトランジスタ１、転流用トランジスタ２を相補的
にオンオフ駆動する。したがって転流用トランジスタ２
のオンオフ状態はスイッチングトランジスタのオンオフ
と反転したものとなる。このような同期整流動作を行う
ことにより効率を高くできる。ここで、この相補的なオ
ンオフが重ならないようにして電源変換効率を改善する
ために、同期整流専用ＩＣ２１はデッドタイムを設けて
いる。この様子を図５に示す。図５において、ｔ１、ｔ
２がデッドタイムを表わしている。
チングトランジスタ１、転流用トランジスタ２を相補的
にオンオフ駆動する。したがって転流用トランジスタ２
のオンオフ状態はスイッチングトランジスタのオンオフ
と反転したものとなる。このような同期整流動作を行う
ことにより効率を高くできる。ここで、この相補的なオ
ンオフが重ならないようにして電源変換効率を改善する
ために、同期整流専用ＩＣ２１はデッドタイムを設けて
いる。この様子を図５に示す。図５において、ｔ１、ｔ
２がデッドタイムを表わしている。
【０００６】次に、図６の概略回路図の構成、動作につ
いて説明する。図６において、図４と同一なものには同
一符号を付し、その説明を省略する。図６においては、
図４の同期整流専用ＩＣ２１に代えて汎用電源用ＩＣ３
１を使用する。スイッチング用トランジスタ１のゲート
には汎用電源用ＩＣの出力端子から抵抗３３とコンデン
サ３５とからなる第１積分回路を介した後インバータ３
４を介して接続する。なお、第１積分回路が充電時積分
回路として動作しないように抵抗３３とコンデンサ３５
の接続点側がカソードとなるようにダイオード３２が抵
抗３３と並列に接続されている。また、転流用トランジ
スタ２のゲートには汎用電源用ＩＣ３１の同じ出力端子
から抵抗３６とコンデンサ３８とからなる第2積分回路
を介した後バッファ３９を介して接続する。なお、第２
積分回路が放電時積分回路として動作しないように抵抗
３６とコンデンサ３８の接続点側がアノードとなるよう
にダイオード３７が抵抗３６と並列に接続されている。
いて説明する。図６において、図４と同一なものには同
一符号を付し、その説明を省略する。図６においては、
図４の同期整流専用ＩＣ２１に代えて汎用電源用ＩＣ３
１を使用する。スイッチング用トランジスタ１のゲート
には汎用電源用ＩＣの出力端子から抵抗３３とコンデン
サ３５とからなる第１積分回路を介した後インバータ３
４を介して接続する。なお、第１積分回路が充電時積分
回路として動作しないように抵抗３３とコンデンサ３５
の接続点側がカソードとなるようにダイオード３２が抵
抗３３と並列に接続されている。また、転流用トランジ
スタ２のゲートには汎用電源用ＩＣ３１の同じ出力端子
から抵抗３６とコンデンサ３８とからなる第2積分回路
を介した後バッファ３９を介して接続する。なお、第２
積分回路が放電時積分回路として動作しないように抵抗
３６とコンデンサ３８の接続点側がアノードとなるよう
にダイオード３７が抵抗３６と並列に接続されている。
【０００７】このような構成のＤＣ−ＤＣコンバータの
動作はデッドタイムの生成を除いて図４のＤＣ−ＤＣコ
ンバータと同様であるので、デッドタイムの生成につい
てのみ説明する。前述のように、第１積分回路は放電時
にのみ積分回路として動作し、第２積分回路は充電時に
のみ積分回路として動作する。第１積分回路の次にイン
バータ３４を介してスイッチング用トランジスタ１のゲ
ートをドライブしているので、このドライブ信号は汎用
電源ＩＣ３１の出力より第１積分回路で決定される時間
分立ち上がりが遅れる。また、第２積分回路の次にバッ
ファ３９を介して転流用トランジスタ２のゲートをドラ
イブしているので、このドライブ信号は汎用電源用ＩＣ
３１の出力より第２積分回路で決定される時間分立ち上
がりが遅れる。したがって、スイッチング用トランジス
タ１のゲートドライブ信号と比較して、デッドタイムが
前述の図５と同様に挿入される。
動作はデッドタイムの生成を除いて図４のＤＣ−ＤＣコ
ンバータと同様であるので、デッドタイムの生成につい
てのみ説明する。前述のように、第１積分回路は放電時
にのみ積分回路として動作し、第２積分回路は充電時に
のみ積分回路として動作する。第１積分回路の次にイン
バータ３４を介してスイッチング用トランジスタ１のゲ
ートをドライブしているので、このドライブ信号は汎用
電源ＩＣ３１の出力より第１積分回路で決定される時間
分立ち上がりが遅れる。また、第２積分回路の次にバッ
ファ３９を介して転流用トランジスタ２のゲートをドラ
イブしているので、このドライブ信号は汎用電源用ＩＣ
３１の出力より第２積分回路で決定される時間分立ち上
がりが遅れる。したがって、スイッチング用トランジス
タ１のゲートドライブ信号と比較して、デッドタイムが
前述の図５と同様に挿入される。
【０００８】
【発明が解決しようとする課題】従来の同期整流式ＤＣ
−ＤＣコンバータのデッドタイムの設定は前述のように
なっており、同期整流専用ＩＣを使用する方法では入力
電圧、出力電圧が決められているＩＣが多く、使い方が
限定され、また、発振周波数も低く電源の小型化にも限
界があるという問題点があり、汎用電源用ＩＣを使用す
る方法では部品点数が多く、また最適なデッドタイム設
定が困難であるという問題点があった。本発明は、上記
課題を解決するために、入出力電圧範囲が広く発振周波
数の高いＰＷＭコントローラとレベルシフト回路を用い
て同期整流回路を構成する同期整流式ＤＣ−ＤＣコンバ
ータを提供することを目的とする。
−ＤＣコンバータのデッドタイムの設定は前述のように
なっており、同期整流専用ＩＣを使用する方法では入力
電圧、出力電圧が決められているＩＣが多く、使い方が
限定され、また、発振周波数も低く電源の小型化にも限
界があるという問題点があり、汎用電源用ＩＣを使用す
る方法では部品点数が多く、また最適なデッドタイム設
定が困難であるという問題点があった。本発明は、上記
課題を解決するために、入出力電圧範囲が広く発振周波
数の高いＰＷＭコントローラとレベルシフト回路を用い
て同期整流回路を構成する同期整流式ＤＣ−ＤＣコンバ
ータを提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明になる同期整流式
ＤＣ−ＤＣコンバータは、直流入力端子間にスイッチン
グ用トランジスタと転流用トランジスタとが直列に接続
されるとともに、この転流用トランジスタの端子間にチ
ョークコイルと平滑コンデンサとが接続され、前記スイ
ッチング用トランジスタおよび前記転流用トランジスタ
を所定の制御回路でもって相補的にオン／オフ駆動する
ことで前記平滑コンデンサ間から直流出力を得る同期整
流式ＤＣ−ＤＣコンバータにおいて、前記制御回路とし
てＰＷＭコントローラを用い、このＰＷＭコントローラ
のフィードバック端子とデッドタイムコントロール端子
間に電圧レベルをシフトさせるレベルシフト回路を備
え、電圧レベルをシフトさせることによりデッドタイム
を制御することを特徴とするものである。
ＤＣ−ＤＣコンバータは、直流入力端子間にスイッチン
グ用トランジスタと転流用トランジスタとが直列に接続
されるとともに、この転流用トランジスタの端子間にチ
ョークコイルと平滑コンデンサとが接続され、前記スイ
ッチング用トランジスタおよび前記転流用トランジスタ
を所定の制御回路でもって相補的にオン／オフ駆動する
ことで前記平滑コンデンサ間から直流出力を得る同期整
流式ＤＣ−ＤＣコンバータにおいて、前記制御回路とし
てＰＷＭコントローラを用い、このＰＷＭコントローラ
のフィードバック端子とデッドタイムコントロール端子
間に電圧レベルをシフトさせるレベルシフト回路を備
え、電圧レベルをシフトさせることによりデッドタイム
を制御することを特徴とするものである。
【００１０】本発明によれば、レベルシフト回路を設
け、ここで電圧レベルを適宜シフトさせ、デッドタイム
を制御できるようにしたので、簡単な構成で最適なデッ
ドタイムを設定できる。
け、ここで電圧レベルを適宜シフトさせ、デッドタイム
を制御できるようにしたので、簡単な構成で最適なデッ
ドタイムを設定できる。
【００１１】
【発明の実施の形態】以下、本発明につき図を用いて詳
しく説明する。図１は本発明の１実施形態を示す同期整
流式ＤＣ−ＤＣコンバータの概略回路図、図２は図１の
一部をより詳しく示した概略回路図、図３は図１の同期
整流式ＤＣ−ＤＣコンバータにおけるスイッチング用ト
ランジスタ１と転流用トランジスタ２のドライブ信号の
生成の様子を示すタイミングチャート図である。図１に
おいて、従来例の図４と同じ構成には同一符号を付し、
その説明を省略する。図１においては、図４の同期整流
専用ＩＣ２１に代えてＰＷＭコントローラ８を使用す
る。ＰＷＭコントローラ８はその詳細を図２に示すよう
に基準電圧発生部８１、三角波発生部８２、エラーアン
プ８３、第１比較器８４、第2比較器８５、バッファ８
６、インバータ８７からなる。このＰＷＭコントローラ
８のフィードバック端子Ｄとデッドタイムコントロール
端子Ｅ間にはレベルシフト回路９が接続されている。
しく説明する。図１は本発明の１実施形態を示す同期整
流式ＤＣ−ＤＣコンバータの概略回路図、図２は図１の
一部をより詳しく示した概略回路図、図３は図１の同期
整流式ＤＣ−ＤＣコンバータにおけるスイッチング用ト
ランジスタ１と転流用トランジスタ２のドライブ信号の
生成の様子を示すタイミングチャート図である。図１に
おいて、従来例の図４と同じ構成には同一符号を付し、
その説明を省略する。図１においては、図４の同期整流
専用ＩＣ２１に代えてＰＷＭコントローラ８を使用す
る。ＰＷＭコントローラ８はその詳細を図２に示すよう
に基準電圧発生部８１、三角波発生部８２、エラーアン
プ８３、第１比較器８４、第2比較器８５、バッファ８
６、インバータ８７からなる。このＰＷＭコントローラ
８のフィードバック端子Ｄとデッドタイムコントロール
端子Ｅ間にはレベルシフト回路９が接続されている。
【００１２】このような構成のＤＣ−ＤＣコンバータの
動作について説明する。前述したように出力電圧検出回
路を構成する抵抗６と抵抗７の接続点からの電圧はＰＷ
Ｍコントローラ８の非反転入力端子Ａにフィードバック
され、エラーアンプ８３の非反転入力端子に入力され
る。エラーアンプ８３の反転入力端子には基準電圧発生
部８１の出力が接続されており、エラーアンプ８３は検
出電圧と基準電圧との差分を増幅してエラー電圧として
出力する。このエラー電圧を図３（Ａ）に示す。このエ
ラー電圧は第１比較器８４の反転入力端子に入力され、
またフィードバック端子Ｄを介してレベルシフト回路９
に入力され、ここで電圧レベルをシフトされ、デッドタ
イムコントロール端子Ｅを介して第２比較器８５の反転
入力端子に入力される。
動作について説明する。前述したように出力電圧検出回
路を構成する抵抗６と抵抗７の接続点からの電圧はＰＷ
Ｍコントローラ８の非反転入力端子Ａにフィードバック
され、エラーアンプ８３の非反転入力端子に入力され
る。エラーアンプ８３の反転入力端子には基準電圧発生
部８１の出力が接続されており、エラーアンプ８３は検
出電圧と基準電圧との差分を増幅してエラー電圧として
出力する。このエラー電圧を図３（Ａ）に示す。このエ
ラー電圧は第１比較器８４の反転入力端子に入力され、
またフィードバック端子Ｄを介してレベルシフト回路９
に入力され、ここで電圧レベルをシフトされ、デッドタ
イムコントロール端子Ｅを介して第２比較器８５の反転
入力端子に入力される。
【００１３】レベルシフト回路９を介したエラー電圧を
図３（Ｂ）に示す。この図３（Ａ）と（Ｂ）に示すよう
に、レベルシフト回路９で電圧レベルがシフトされ、レ
ベルシフト回路９の出力電圧の方が入力電圧より低くな
っている。三角波発生部８２からは図３（Ｃ）に示すよ
うな三角波が出力され、第1、第2比較器８４、８５の非
反転入力端子に入力される。第１、第2比較器８４，８
５はこれらの入力を受けて、大小を比較し、その結果を
出力する。
図３（Ｂ）に示す。この図３（Ａ）と（Ｂ）に示すよう
に、レベルシフト回路９で電圧レベルがシフトされ、レ
ベルシフト回路９の出力電圧の方が入力電圧より低くな
っている。三角波発生部８２からは図３（Ｃ）に示すよ
うな三角波が出力され、第1、第2比較器８４、８５の非
反転入力端子に入力される。第１、第2比較器８４，８
５はこれらの入力を受けて、大小を比較し、その結果を
出力する。
【００１４】第１比較器８４の出力は図３（Ｆ）に示す
とおりであり、また第2比較器８５の出力は図３（Ｄ）
に示すとおりである。第２比較器８５の出力はインバー
タ８７を介して、図３（Ｅ）に示すように反転されて、
スイッチング用トランジスタ１のドライブ信号となり、
第１比較器８４の出力はバッファ８６を介して転流用ト
ランジスタ２のドライブ信号となる。こうして、スイッ
チング用トランジスタ１と転流用トランジスタ２は相補
的にオンオフされて同期整流される。このときのデッド
タイムは図３に示すｔ１、ｔ２のようになる。すなわ
ち、デッドタイムはレベルシフト回路９の電圧降下分に
より決定され、常に、「第1比較器８４の反転入力電圧
＞第２比較器８５の反転入力電圧」の関係にある。つま
り、レベルシフト回路９での電圧降下分を変更すること
によりデッドタイムを最適に制御できる。
とおりであり、また第2比較器８５の出力は図３（Ｄ）
に示すとおりである。第２比較器８５の出力はインバー
タ８７を介して、図３（Ｅ）に示すように反転されて、
スイッチング用トランジスタ１のドライブ信号となり、
第１比較器８４の出力はバッファ８６を介して転流用ト
ランジスタ２のドライブ信号となる。こうして、スイッ
チング用トランジスタ１と転流用トランジスタ２は相補
的にオンオフされて同期整流される。このときのデッド
タイムは図３に示すｔ１、ｔ２のようになる。すなわ
ち、デッドタイムはレベルシフト回路９の電圧降下分に
より決定され、常に、「第1比較器８４の反転入力電圧
＞第２比較器８５の反転入力電圧」の関係にある。つま
り、レベルシフト回路９での電圧降下分を変更すること
によりデッドタイムを最適に制御できる。
【００１５】
【発明の効果】以上説明したように、本発明によれば、
ＰＷＭコントローラを用い、それにレベルシフト回路を
設け、ここで電圧レベルを適宜シフトさせ、デッドタイ
ムを制御できるようにして最適なデッドタイムを設定で
きるようにしたので簡単な構成で電源変換効率を最適に
設定できる同期整流式ＤＣ−ＤＣコンバータを提供でき
る。また、従来の同期整流専用ＩＣを用いる方法のよう
に使い方が限定されず、また、発振周波数も高くできる
から電源の小型化にも好適な同期整流式ＤＣ−ＤＣコン
バータを提供できる。
ＰＷＭコントローラを用い、それにレベルシフト回路を
設け、ここで電圧レベルを適宜シフトさせ、デッドタイ
ムを制御できるようにして最適なデッドタイムを設定で
きるようにしたので簡単な構成で電源変換効率を最適に
設定できる同期整流式ＤＣ−ＤＣコンバータを提供でき
る。また、従来の同期整流専用ＩＣを用いる方法のよう
に使い方が限定されず、また、発振周波数も高くできる
から電源の小型化にも好適な同期整流式ＤＣ−ＤＣコン
バータを提供できる。
【図１】本発明の１実施形態を示す同期整流式ＤＣ−Ｄ
Ｃコンバータの概略回路図である。
Ｃコンバータの概略回路図である。
【図２】図１の一部をより詳しく示した概略回路図であ
る。
る。
【図３】図１の同期整流式ＤＣ−ＤＣコンバータにおけ
るスイッチング用トランジスタ１と転流用トランジスタ
２のドライブ信号の生成の様子を示すタイミングチャー
ト図である。
るスイッチング用トランジスタ１と転流用トランジスタ
２のドライブ信号の生成の様子を示すタイミングチャー
ト図である。
【図４】従来の同期整流式ＤＣ−ＤＣコンバータの概略
回路図である。
回路図である。
【図５】従来の同期整流式ＤＣ−ＤＣコンバータのデッ
ドタイム挿入の様子を示す図である。
ドタイム挿入の様子を示す図である。
【図６】もう一つの従来の同期整流式ＤＣ−ＤＣコンバ
ータの概略回路図である。
ータの概略回路図である。
１ スイッチング用トランジスタ ２ 転流用トランジスタ ３ ブートストラップ回路 ４ チョークコイル ５ 平滑コンデンサ ６ 抵抗 ７ 抵抗 ８ ＰＷＭコントローラ ９ レベルシフト回路
Claims (1)
- 【請求項１】 直流入力端子間にスイッチング用トラン
ジスタと転流用トランジスタとが直列に接続されるとと
もに、この転流用トランジスタの端子間にチョークコイ
ルと平滑コンデンサとが接続され、前記スイッチング用
トランジスタおよび前記転流用トランジスタを所定の制
御回路でもって相補的にオン／オフ駆動することで前記
平滑コンデンサ間から直流出力を得る同期整流式ＤＣ−
ＤＣコンバータにおいて、 前記制御回路としてＰＷＭコントローラを用い、 このＰＷＭコントローラのフィードバック端子とデッド
タイムコントロール端子間に電圧レベルをシフトさせる
レベルシフト回路を備え、 電圧レベルをシフトさせることによりデッドタイムを制
御することを特徴とする同期整流式ＤＣ−ＤＣコンバー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28769899A JP2001112241A (ja) | 1999-10-08 | 1999-10-08 | 同期整流式ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28769899A JP2001112241A (ja) | 1999-10-08 | 1999-10-08 | 同期整流式ｄｃ−ｄｃコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001112241A true JP2001112241A (ja) | 2001-04-20 |
Family
ID=17720589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28769899A Pending JP2001112241A (ja) | 1999-10-08 | 1999-10-08 | 同期整流式ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001112241A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003079140A (ja) * | 2001-09-04 | 2003-03-14 | Fuji Electric Co Ltd | 同期整流型スイッチング電源装置 |
| KR100427686B1 (ko) * | 2002-07-03 | 2004-04-28 | 엘지이노텍 주식회사 | 출력 전압 시퀀스 제어회로를 구비한 2채널 피더블유엠 아이씨를 이용한 디씨-디씨 컨버터 시스템 |
| US7304463B2 (en) | 2004-06-29 | 2007-12-04 | Murata Manufacturing Co., Ltd. | DC-DC converter |
| US7348766B2 (en) | 2005-06-03 | 2008-03-25 | Matsushita Electric Industrial Co., Ltd. | Switching power supply device |
| CN100423437C (zh) * | 2004-08-05 | 2008-10-01 | 尼克森微电子股份有限公司 | 具有死区时间调整的桥式同步整流电路 |
| JP2008306824A (ja) * | 2007-06-06 | 2008-12-18 | New Japan Radio Co Ltd | スイッチング電源装置 |
| US8129975B2 (en) | 2008-03-19 | 2012-03-06 | Tdk Corporation | Synchronous rectifying DC-DC converter |
| WO2019111564A1 (ja) | 2017-12-07 | 2019-06-13 | Fdk株式会社 | スイッチング電源 |
-
1999
- 1999-10-08 JP JP28769899A patent/JP2001112241A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003079140A (ja) * | 2001-09-04 | 2003-03-14 | Fuji Electric Co Ltd | 同期整流型スイッチング電源装置 |
| JP4706152B2 (ja) * | 2001-09-04 | 2011-06-22 | 富士電機システムズ株式会社 | 同期整流型スイッチング電源装置 |
| KR100427686B1 (ko) * | 2002-07-03 | 2004-04-28 | 엘지이노텍 주식회사 | 출력 전압 시퀀스 제어회로를 구비한 2채널 피더블유엠 아이씨를 이용한 디씨-디씨 컨버터 시스템 |
| US7304463B2 (en) | 2004-06-29 | 2007-12-04 | Murata Manufacturing Co., Ltd. | DC-DC converter |
| CN100423437C (zh) * | 2004-08-05 | 2008-10-01 | 尼克森微电子股份有限公司 | 具有死区时间调整的桥式同步整流电路 |
| US7348766B2 (en) | 2005-06-03 | 2008-03-25 | Matsushita Electric Industrial Co., Ltd. | Switching power supply device |
| JP2008306824A (ja) * | 2007-06-06 | 2008-12-18 | New Japan Radio Co Ltd | スイッチング電源装置 |
| US8129975B2 (en) | 2008-03-19 | 2012-03-06 | Tdk Corporation | Synchronous rectifying DC-DC converter |
| WO2019111564A1 (ja) | 2017-12-07 | 2019-06-13 | Fdk株式会社 | スイッチング電源 |
| US11183920B2 (en) | 2017-12-07 | 2021-11-23 | Fdk Corporation | Switching power supply with delay for dead time adjustment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7411316B2 (en) | Dual-input power converter and control methods thereof | |
| US10250145B2 (en) | Device for avoiding hard switching in resonant converter and related method | |
| US9094006B2 (en) | Control device for a resonant apparatus | |
| US9537400B2 (en) | Switching converter with dead time between switching of switches | |
| JP2007097326A (ja) | Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータの制御方法 | |
| JP2009278713A (ja) | スイッチングレギュレータ | |
| JP2016019455A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4252269B2 (ja) | 多出力ｄｃ−ｄｃコンバータ | |
| JP2006014559A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2001112241A (ja) | 同期整流式ｄｃ−ｄｃコンバータ | |
| US7400519B2 (en) | Switching power supply | |
| JP3480441B2 (ja) | Ｄｃ−ｄｃコンバータおよびそれを用いた電子装置 | |
| JP4311117B2 (ja) | スイッチング電源装置 | |
| CN111800014A (zh) | 开关转换器 | |
| JP3525436B2 (ja) | スイッチング電源装置 | |
| KR20100037923A (ko) | 비대칭 펄스폭변조 방식의 하프브리지 직류-직류 컨버터 | |
| JP2001309646A (ja) | スイッチング電源装置 | |
| JP4325413B2 (ja) | 同期整流式ｄｃ／ｄｃコンバータ | |
| JP4310982B2 (ja) | 非絶縁型降圧コンバータおよびそれを用いた電子装置 | |
| JP4487419B2 (ja) | 昇降圧ｄｃ−ｄｃコンバータ | |
| WO2023067775A1 (ja) | Ｄｃ－ｄｃコンバータ | |
| KR100426606B1 (ko) | Ｄｃ ―ｄｃ 컨버터 및 이를 사용한 전자장치 | |
| JP3699011B2 (ja) | スイッチングレギュレータ | |
| JPH0727831Y2 (ja) | 昇降圧ｄｃ―ｄｃコンバータ | |
| JP2003199333A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040622 |