JPH0727831Y2 - 昇降圧ｄｃ―ｄｃコンバータ - Google Patents
昇降圧ｄｃ―ｄｃコンバータInfo
- Publication number
- JPH0727831Y2 JPH0727831Y2 JP1989124667U JP12466789U JPH0727831Y2 JP H0727831 Y2 JPH0727831 Y2 JP H0727831Y2 JP 1989124667 U JP1989124667 U JP 1989124667U JP 12466789 U JP12466789 U JP 12466789U JP H0727831 Y2 JPH0727831 Y2 JP H0727831Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- transistor
- side connected
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1582—Buck-boost converters
Landscapes
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案はスイッチング電源回路としてのDC−DCコンバー
タに関し、更に詳しくは、入力直流電圧を昇圧および降
圧させることの可能となった昇降圧DC−DCコンバータに
関するものである。
タに関し、更に詳しくは、入力直流電圧を昇圧および降
圧させることの可能となった昇降圧DC−DCコンバータに
関するものである。
直流入力電圧を昇圧および降圧させて直流出力電圧を発
生するDC−DCコンバータとしては、降圧用のスイッチン
グトランジスタと、昇圧用のスイッチングトランジスタ
と、リアクトルとを備えた回路構成のものが知られてい
る。第４図にはこの構成の昇降圧DC−DCコンバータを示
してある。図に示すように、直流入力電圧は入力端子１
からまず降圧用のスイッチングトランジスタ３に供給さ
れる。このトランジスタ３は、一定のデューティ比の駆
動パルス信号によって繰り返しオンオフされ、このオン
オフ動作とこれに伴って生ずるリアクトル４の作用とに
よって、入力電圧は所定の電圧値に降圧される。このト
ランジスタ３を介して入力電圧は、昇圧用のスイッチン
グトランジスタ５の側に供給される。このスイッチング
トランジスタ５は、上記の駆動パルス信号の反転信号に
よって繰り返しオンオフされ、このオンオフ動作とこれ
に伴って生ずるリアクトルの作用とによって入力電圧は
昇圧される。昇圧された電圧は整流ダイオード７を介し
て整流化され、さらに平滑コンデンサ８によって平滑化
された後に、出力端子２から直流出力電圧として負荷側
に向けて出力される。この構成の昇降圧DC−DCコンバー
タは、トランスを電圧変換用素子として含む回路構成の
ものに比べて、回路を小型化できるという利点がある。
生するDC−DCコンバータとしては、降圧用のスイッチン
グトランジスタと、昇圧用のスイッチングトランジスタ
と、リアクトルとを備えた回路構成のものが知られてい
る。第４図にはこの構成の昇降圧DC−DCコンバータを示
してある。図に示すように、直流入力電圧は入力端子１
からまず降圧用のスイッチングトランジスタ３に供給さ
れる。このトランジスタ３は、一定のデューティ比の駆
動パルス信号によって繰り返しオンオフされ、このオン
オフ動作とこれに伴って生ずるリアクトル４の作用とに
よって、入力電圧は所定の電圧値に降圧される。このト
ランジスタ３を介して入力電圧は、昇圧用のスイッチン
グトランジスタ５の側に供給される。このスイッチング
トランジスタ５は、上記の駆動パルス信号の反転信号に
よって繰り返しオンオフされ、このオンオフ動作とこれ
に伴って生ずるリアクトルの作用とによって入力電圧は
昇圧される。昇圧された電圧は整流ダイオード７を介し
て整流化され、さらに平滑コンデンサ８によって平滑化
された後に、出力端子２から直流出力電圧として負荷側
に向けて出力される。この構成の昇降圧DC−DCコンバー
タは、トランスを電圧変換用素子として含む回路構成の
ものに比べて、回路を小型化できるという利点がある。
しかし、このように降圧用および昇圧用の２個のスイッ
チングトランジスタを備えた従来の昇降圧DC−DCコンバ
ータにおいては、これら２個のトランジスタは常に同一
のタイミングで繰り返しオンオフ駆動される。この結
果、スイッチング駆動ロスは、常にこれらの駆動パルス
２個分発生している。このために、この分だけ電圧の変
換効率が悪いという解決すべき課題がある。
チングトランジスタを備えた従来の昇降圧DC−DCコンバ
ータにおいては、これら２個のトランジスタは常に同一
のタイミングで繰り返しオンオフ駆動される。この結
果、スイッチング駆動ロスは、常にこれらの駆動パルス
２個分発生している。このために、この分だけ電圧の変
換効率が悪いという解決すべき課題がある。
本考案の課題は、このようなスイッチング駆動ロスを少
なくすることの可能となった回路構成を有する昇降圧DC
−DCコンバータを実現することにある。
なくすることの可能となった回路構成を有する昇降圧DC
−DCコンバータを実現することにある。
本考案は、上述の課題を解決するため、直流入力端子に
一側が接続された降圧用トランジスタと、該降圧用トラ
ンジスタの他側に一側が接続されたリアクトルと、該リ
アクトルと降圧用トランジスタの接続点に一側が接続さ
れ、他側が基準電位点に接続された第１の整流ダイオー
ドと、前記リアクトルの他側に一側が接続され、他側が
基準電位点に接続された昇圧用トランジスタと、該昇圧
用トランジスタとリアクトルの接続点に一側が接続さ
れ、他側が直流出力端子に接続された第２の整流ダイオ
ードと、該直流出力端子に一側が接続され、他側が基準
電位点に接続された平滑コンデンサとを備えた昇降圧DC
−DCコンバータにおいて、パルス幅変調のための三角波
信号を発振する発振器と、非反転入力に前記三角波信号
が入力され、パルス幅変調信号を出力して前記降圧用ト
ランジスタをスイッチング制御する第１のコンパレータ
と、反転入力に前記三角波信号が入力され、パルス幅変
調信号を出力して前記昇圧用トランジスタをスイッチン
グ制御する第２のコンパレータと、前記直流出力端子に
出力される出力電圧の制御目標電圧からの誤差電圧を検
出し、その検出出力を前記第１のコンパレータの反転入
力に入力するエラーアンプと、該エラーアンプの検出出
力を前記三角波信号の波高差電圧だけレベルシフトして
前記第２のコンパレータの非反転入力に入力するレベル
シフト回路とを備えることを特徴としている。
一側が接続された降圧用トランジスタと、該降圧用トラ
ンジスタの他側に一側が接続されたリアクトルと、該リ
アクトルと降圧用トランジスタの接続点に一側が接続さ
れ、他側が基準電位点に接続された第１の整流ダイオー
ドと、前記リアクトルの他側に一側が接続され、他側が
基準電位点に接続された昇圧用トランジスタと、該昇圧
用トランジスタとリアクトルの接続点に一側が接続さ
れ、他側が直流出力端子に接続された第２の整流ダイオ
ードと、該直流出力端子に一側が接続され、他側が基準
電位点に接続された平滑コンデンサとを備えた昇降圧DC
−DCコンバータにおいて、パルス幅変調のための三角波
信号を発振する発振器と、非反転入力に前記三角波信号
が入力され、パルス幅変調信号を出力して前記降圧用ト
ランジスタをスイッチング制御する第１のコンパレータ
と、反転入力に前記三角波信号が入力され、パルス幅変
調信号を出力して前記昇圧用トランジスタをスイッチン
グ制御する第２のコンパレータと、前記直流出力端子に
出力される出力電圧の制御目標電圧からの誤差電圧を検
出し、その検出出力を前記第１のコンパレータの反転入
力に入力するエラーアンプと、該エラーアンプの検出出
力を前記三角波信号の波高差電圧だけレベルシフトして
前記第２のコンパレータの非反転入力に入力するレベル
シフト回路とを備えることを特徴としている。
本考案においては、レベルシフト回路を設けたので、第
１のコンパレータの反転入力に入力されるエラーアンプ
の検出出力と第２のコンパレータの非反転入力に入力さ
れるエラーアンプの検出出力とでは、その電圧レベルが
三角波信号の波高差電圧だけ相互にシフトされたものと
なり、一方の電圧レベルが三角波信号の上・下端レベル
の範囲内にあるときに他方はその範囲外となる。
１のコンパレータの反転入力に入力されるエラーアンプ
の検出出力と第２のコンパレータの非反転入力に入力さ
れるエラーアンプの検出出力とでは、その電圧レベルが
三角波信号の波高差電圧だけ相互にシフトされたものと
なり、一方の電圧レベルが三角波信号の上・下端レベル
の範囲内にあるときに他方はその範囲外となる。
従って、一方の入力に三角波信号が入力される第１及び
第２のコンパレータのうち、他方の入力に入力されるエ
ラーアンプの検出出力の電圧レベルが三角波信号の上・
下端レベルの範囲内にあるいずれか一方のみが、エラー
アンプの検出出力と三角波信号の比較出力としてのパル
ス幅変調信号を出力して降圧用トランジスタ及び昇圧用
トランジスタの一方のみをスイッチング制御する。
第２のコンパレータのうち、他方の入力に入力されるエ
ラーアンプの検出出力の電圧レベルが三角波信号の上・
下端レベルの範囲内にあるいずれか一方のみが、エラー
アンプの検出出力と三角波信号の比較出力としてのパル
ス幅変調信号を出力して降圧用トランジスタ及び昇圧用
トランジスタの一方のみをスイッチング制御する。
以下に、図面を参照して本考案の実施例を説明する。
第１図には本考案の一実施例に係るDC−DCコンバータの
ブロック図を示してある。本例の回路における電力変換
部分の構成は従来の構成と同様である。すなわち、図に
おいて、11は直流入力端子であり、ここを介して本例の
回路に直流入力電圧Vinが入力される。12は降圧用のpnp
型トランジスタであり、そのエミッタの側が直流入力端
子11に接続され、そのコレクタの側が整流ダイオード13
を介して接地（基準電位点に接続）されている。このト
ランジスタ12のベースには、直流入力電圧の降圧時に駆
動パルス信号21Sが供給される。14はリアクトルであ
り、このリアクトルの一方の端は、上記のトランジスタ
12のコレクタと整流ダイオード13との間に接続され、他
方の端は、整流ダイオード15を介して、直流出力電圧端
子16に接続されている。17は昇圧用のnpn型トランジス
タであり、このコレクタが、上記のリアクトル14と整流
ダイオード15との間に接続され、そのエミッタの側が接
地されている。また、このベースには、直流入力電圧の
昇圧時に駆動パルス信号22Sが供給される。18は平滑コ
ンデンサであり、その一端側が整流ダイオード15と出力
端子16との間に接続され、他端が接地されている。
ブロック図を示してある。本例の回路における電力変換
部分の構成は従来の構成と同様である。すなわち、図に
おいて、11は直流入力端子であり、ここを介して本例の
回路に直流入力電圧Vinが入力される。12は降圧用のpnp
型トランジスタであり、そのエミッタの側が直流入力端
子11に接続され、そのコレクタの側が整流ダイオード13
を介して接地（基準電位点に接続）されている。このト
ランジスタ12のベースには、直流入力電圧の降圧時に駆
動パルス信号21Sが供給される。14はリアクトルであ
り、このリアクトルの一方の端は、上記のトランジスタ
12のコレクタと整流ダイオード13との間に接続され、他
方の端は、整流ダイオード15を介して、直流出力電圧端
子16に接続されている。17は昇圧用のnpn型トランジス
タであり、このコレクタが、上記のリアクトル14と整流
ダイオード15との間に接続され、そのエミッタの側が接
地されている。また、このベースには、直流入力電圧の
昇圧時に駆動パルス信号22Sが供給される。18は平滑コ
ンデンサであり、その一端側が整流ダイオード15と出力
端子16との間に接続され、他端が接地されている。
次に、上記の降圧用のトランジスタ12および昇圧用のト
ランジスタ17の駆動制御部分の構成を説明する。この駆
動制御部分は、パルス幅変調（PWM）コンパレータ21お
よび22を備えている。コンパレータ21は降圧用のトラン
ジスタ12を駆動するための駆動パルス信号21Sを発生す
るものであり、その出力はトランジスタ12のベースに接
続されている。他方のコンパレータ22は昇圧用のトラン
ジスタ17を駆動するためのものあり、その出力はトラン
ジスタ17のベースに接続されている。23はPWM用三角波
発振器であり、波高差Epの三角波信号Ｅを出力する。こ
の発振器23の出力Ｅは、上記のコンパレータ21の＋入
力、およびコンパレータ22の−入力にそれぞれ接続され
ている。
ランジスタ17の駆動制御部分の構成を説明する。この駆
動制御部分は、パルス幅変調（PWM）コンパレータ21お
よび22を備えている。コンパレータ21は降圧用のトラン
ジスタ12を駆動するための駆動パルス信号21Sを発生す
るものであり、その出力はトランジスタ12のベースに接
続されている。他方のコンパレータ22は昇圧用のトラン
ジスタ17を駆動するためのものあり、その出力はトラン
ジスタ17のベースに接続されている。23はPWM用三角波
発振器であり、波高差Epの三角波信号Ｅを出力する。こ
の発振器23の出力Ｅは、上記のコンパレータ21の＋入
力、およびコンパレータ22の−入力にそれぞれ接続され
ている。
一方、24はエラーアンプであり、実際の出力電圧Voutと
制御目標電圧Voとの誤差電圧を検出するためのものであ
る。このエラーアンプ24の＋入力は、制御目標電圧値に
相当する制御入力信号Ｓ（Vo）の入力端子25に接続され
ている。また、その−入力は、分圧抵抗器26、27の接続
点28に接続されており、これらの抵抗器によって分圧さ
れた出力電圧の分圧Vdが入力される。エラーアンプ24の
出力は、コンパレータ21の−入力に接続されていると共
に、レベルシフト回路29を介して、コンパレータ22の＋
入力に接続されている。このレベルシフト回路29は、エ
ラーアンプ24の出力を、負側へ上記の三角波の波高差Ep
だけシフトさせるためのものである。
制御目標電圧Voとの誤差電圧を検出するためのものであ
る。このエラーアンプ24の＋入力は、制御目標電圧値に
相当する制御入力信号Ｓ（Vo）の入力端子25に接続され
ている。また、その−入力は、分圧抵抗器26、27の接続
点28に接続されており、これらの抵抗器によって分圧さ
れた出力電圧の分圧Vdが入力される。エラーアンプ24の
出力は、コンパレータ21の−入力に接続されていると共
に、レベルシフト回路29を介して、コンパレータ22の＋
入力に接続されている。このレベルシフト回路29は、エ
ラーアンプ24の出力を、負側へ上記の三角波の波高差Ep
だけシフトさせるためのものである。
次に、第２図および第３図に示すタイミング図を参照し
て、上記構成の制御回路部分を備えた本例のDC−DCコン
バータの動作を説明する。
て、上記構成の制御回路部分を備えた本例のDC−DCコン
バータの動作を説明する。
まず、第２図を参照して、出力電圧Voutが制御目標電圧
Voよりも高い場合を説明する。この場合には、発振器23
の出力波形の上端電圧および下端電圧をそれぞれEL、EU
とすると、第２図（Ａ）に示すように、エラーアンプ出
力24Sのレベルは EL＜24S＜EU となっている。この結果、コンパレータ21の出力21S
は、第２図（Ｂ）に示すように、エラーアンプ出力24S
が三角波信号Ｅのレベルよりも低い領域で高論理レベル
となる。この駆動パルス信号のデューティ比（出力が低
論理の期間／パルス周期）は、実際の出力電圧Voutと目
標制御出力電圧Voとの差に応じて変動する。この駆動パ
ルス信号21Sによって、降圧用のトランジスタ12は繰り
返しオンオフ駆動され（第２図（Ｃ））、かかる駆動に
よって、実際の出力電圧Voutが制御目標電圧Voとなるよ
うに制御される。
Voよりも高い場合を説明する。この場合には、発振器23
の出力波形の上端電圧および下端電圧をそれぞれEL、EU
とすると、第２図（Ａ）に示すように、エラーアンプ出
力24Sのレベルは EL＜24S＜EU となっている。この結果、コンパレータ21の出力21S
は、第２図（Ｂ）に示すように、エラーアンプ出力24S
が三角波信号Ｅのレベルよりも低い領域で高論理レベル
となる。この駆動パルス信号のデューティ比（出力が低
論理の期間／パルス周期）は、実際の出力電圧Voutと目
標制御出力電圧Voとの差に応じて変動する。この駆動パ
ルス信号21Sによって、降圧用のトランジスタ12は繰り
返しオンオフ駆動され（第２図（Ｃ））、かかる駆動に
よって、実際の出力電圧Voutが制御目標電圧Voとなるよ
うに制御される。
ここに、この降圧動作時においては、エラーアンプ24の
出力24Sは、レベルシフト回路29において値Epだけ負の
側にシフトされ、シフトされた後の信号29Sがコンパレ
ータ22の＋入力に供給されている。上述したようにエラ
ーアンプ出力24SのレベルはEu未満となっているので、
この信号29Sの電圧レベルが三角波信号Ｅの下端電圧EL
を越えることはない。従って、第２図（Ｄ）に示すよう
に、コンパレータ22の出力は低論理レベルに保持され
る。すなわち、昇圧用のトランジスタ17は遮断状態に保
持され（第２図（Ｅ））、昇圧動作は行われない。
出力24Sは、レベルシフト回路29において値Epだけ負の
側にシフトされ、シフトされた後の信号29Sがコンパレ
ータ22の＋入力に供給されている。上述したようにエラ
ーアンプ出力24SのレベルはEu未満となっているので、
この信号29Sの電圧レベルが三角波信号Ｅの下端電圧EL
を越えることはない。従って、第２図（Ｄ）に示すよう
に、コンパレータ22の出力は低論理レベルに保持され
る。すなわち、昇圧用のトランジスタ17は遮断状態に保
持され（第２図（Ｅ））、昇圧動作は行われない。
次に、第３図を参照して、実際の出力電圧Voutが制御目
標出力電圧Vo以下の場合を説明する。第３図（Ａ）に示
すように、この場合には、エラーアンプ出力24Sの電圧
レベルが上昇して、三角波信号の上端レベルEuを越えた
レベルとなる。従って、このエラーアンプ出力信号24S
が供給されるコンパレータ21の出力は低論理レベルに保
持され（第３図（Ｂ））、降圧用のトランジスタ12は導
通状態に保持されて（第３図（Ｃ））、降圧動作は行わ
れない。
標出力電圧Vo以下の場合を説明する。第３図（Ａ）に示
すように、この場合には、エラーアンプ出力24Sの電圧
レベルが上昇して、三角波信号の上端レベルEuを越えた
レベルとなる。従って、このエラーアンプ出力信号24S
が供給されるコンパレータ21の出力は低論理レベルに保
持され（第３図（Ｂ））、降圧用のトランジスタ12は導
通状態に保持されて（第３図（Ｃ））、降圧動作は行わ
れない。
これに対して、コンパレータ22の側においては、値Epだ
け負の側へシフトした信号29Sが供給される。従って、
第３図（Ｄ）に示すように、この信号29Sのレベルが三
角波信号のレベルを越える領域において高論理となる駆
動パルス信号22Sが出力される。この駆動パルス信号22S
のデューティ比（出力が高論理の期間／パルス周期）
は、実際の出力電圧Voutと制御目標電圧Voとの差に応じ
て変動する。この駆動パルス信号22Sによって、昇圧用
のトランジスタ17は繰り返しオンオフ駆動されて（第３
図（Ｅ））、入力電圧Vinの昇圧動作が行われる。
け負の側へシフトした信号29Sが供給される。従って、
第３図（Ｄ）に示すように、この信号29Sのレベルが三
角波信号のレベルを越える領域において高論理となる駆
動パルス信号22Sが出力される。この駆動パルス信号22S
のデューティ比（出力が高論理の期間／パルス周期）
は、実際の出力電圧Voutと制御目標電圧Voとの差に応じ
て変動する。この駆動パルス信号22Sによって、昇圧用
のトランジスタ17は繰り返しオンオフ駆動されて（第３
図（Ｅ））、入力電圧Vinの昇圧動作が行われる。
なお、上記のコンパレータ21の出力である駆動パルス信
号21Sのデューティ比は最大100％までに設定可能である
が、コンパレータ22の出力である駆動パルス信号22Sの
デューティ比は、昇圧動作が適正に行われるように、通
常は最大約70％に制限される。また、上記のレベルシフ
ト回路29では、Epだけ負の側に電圧レベルをシフトさせ
ているが、シフト量はこの値Epよりも大きな値に設定す
ることも可能である。
号21Sのデューティ比は最大100％までに設定可能である
が、コンパレータ22の出力である駆動パルス信号22Sの
デューティ比は、昇圧動作が適正に行われるように、通
常は最大約70％に制限される。また、上記のレベルシフ
ト回路29では、Epだけ負の側に電圧レベルをシフトさせ
ているが、シフト量はこの値Epよりも大きな値に設定す
ることも可能である。
このように本例のDC−DCコンバータにおいては、エラー
アンプ24によって、実際の出力電圧と制御目標電圧との
大小関係を判別し、また、三角波発振器23、レベルシフ
ト回路29および二個のコンパレータ21、22からなる駆動
パルス幅変調手段によって、降圧動作時には、降圧用の
トランジスタ12のみを繰り返しオンオフし、昇圧時に
は、昇圧用のトランジスタ17のみを繰り返しオンオフす
るようにしている。従って、常に降圧用および昇圧用の
トランジスタがオンオフ駆動される従来の回路構成に比
べて、スイッチングロスを低減することができる。本考
案者の実験によれば、上述の回路を使用して、数ワット
の出力、2000kHz程度の動作周波数とした場合には、従
来の回路構成に比べて約10％程度の効率の改善が確認さ
れた。
アンプ24によって、実際の出力電圧と制御目標電圧との
大小関係を判別し、また、三角波発振器23、レベルシフ
ト回路29および二個のコンパレータ21、22からなる駆動
パルス幅変調手段によって、降圧動作時には、降圧用の
トランジスタ12のみを繰り返しオンオフし、昇圧時に
は、昇圧用のトランジスタ17のみを繰り返しオンオフす
るようにしている。従って、常に降圧用および昇圧用の
トランジスタがオンオフ駆動される従来の回路構成に比
べて、スイッチングロスを低減することができる。本考
案者の実験によれば、上述の回路を使用して、数ワット
の出力、2000kHz程度の動作周波数とした場合には、従
来の回路構成に比べて約10％程度の効率の改善が確認さ
れた。
以上のような本考案によれば、エラーアンプの検出出力
を三角波信号の波高差電圧だけレベルシフトして第２の
コンパレータの非反転入力に入力するレベルシフト回路
を設け、一方の入力に三角波信号が入力される第１及び
第２のコンパレータのうち、他方の入力に入力されるエ
ラーアンプの検出出力の電圧レベルが三角波信号の上・
下端レベルの範囲内にあるいずれか一方のみが、エラー
アンプの検出出力と三角波信号の比較出力としてのパル
ス幅変調信号を出力し、そのパルス幅変調信号により降
圧用トランジスタ及び昇圧用トランジスタの一方のみが
スイッチング制御されるようにしたので、双方がスイッ
チング制御されるものと比較してスイッチングロスを減
らすことができると共に、１つのエラーアンプの出力を
レベルシフト回路を介して２つのコンパレータに入力す
るという簡素化した制御回路により降圧及び昇圧を切り
換えて制御することができる。
を三角波信号の波高差電圧だけレベルシフトして第２の
コンパレータの非反転入力に入力するレベルシフト回路
を設け、一方の入力に三角波信号が入力される第１及び
第２のコンパレータのうち、他方の入力に入力されるエ
ラーアンプの検出出力の電圧レベルが三角波信号の上・
下端レベルの範囲内にあるいずれか一方のみが、エラー
アンプの検出出力と三角波信号の比較出力としてのパル
ス幅変調信号を出力し、そのパルス幅変調信号により降
圧用トランジスタ及び昇圧用トランジスタの一方のみが
スイッチング制御されるようにしたので、双方がスイッ
チング制御されるものと比較してスイッチングロスを減
らすことができると共に、１つのエラーアンプの出力を
レベルシフト回路を介して２つのコンパレータに入力す
るという簡素化した制御回路により降圧及び昇圧を切り
換えて制御することができる。
第１図は本考案の一実施例に係るDC−DCコンバータを示
すブロック図、第２図は第１図のコンバータの降圧動作
を示すタイミング図、第３図は第１図のコンバータの昇
圧動作を示すタイミング図、第４図は従来の昇降圧DC−
DCコンバータを示すブロック図である。 〔符号の説明〕 12……トランジスタ（降圧用のスイッチング素子） 14……リアクトル 17……トランジスタ（昇圧用のスイッチング素子） 21、22……コンパレータ 21S、22S……駆動パルス信号 23……発振器 24……エラーアンプ 29……レベルシフト回路 Vin……直流入力電圧 Vout……直流出力電圧 Ｓ（Vo）……制御信号。
すブロック図、第２図は第１図のコンバータの降圧動作
を示すタイミング図、第３図は第１図のコンバータの昇
圧動作を示すタイミング図、第４図は従来の昇降圧DC−
DCコンバータを示すブロック図である。 〔符号の説明〕 12……トランジスタ（降圧用のスイッチング素子） 14……リアクトル 17……トランジスタ（昇圧用のスイッチング素子） 21、22……コンパレータ 21S、22S……駆動パルス信号 23……発振器 24……エラーアンプ 29……レベルシフト回路 Vin……直流入力電圧 Vout……直流出力電圧 Ｓ（Vo）……制御信号。
Claims (1)
- 【請求項１】直流入力端子に一側が接続された降圧用ト
ランジスタと、該降圧用トランジスタの他側に一側が接
続されたリアクトルと、該リアクトルと降圧用トランジ
スタの接続点に一側が接続され、他側が基準電位点に接
続された第１の整流ダイオードと、前記リアクトルの他
側に一側が接続され、他側が基準電位点に接続された昇
圧用トランジスタと、該昇圧用トランジスタとリアクト
ルの接続点に一側が接続され、他側が直流出力端子に接
続された第２の整流ダイオードと、該直流出力端子に一
側が接続され、他側が基準電位点に接続された平滑コン
デンサとを備えた昇降圧DC−DCコンバータにおいて、パ
ルス幅変調のための三角波信号を発振する発振器と、非
反転入力に前記三角波信号が入力され、パルス幅変調信
号を出力して前記降圧用トランジスタをスイッチング制
御する第１のコンパレータと、反転入力に前記三角波信
号が入力され、パルス幅変調信号を出力して前記昇圧用
トランジスタをスイッチング制御する第２のコンパレー
タと、前記直流出力端子に出力される出力電圧の制御目
標電圧からの誤差電圧を検出し、その検出出力を前記第
１のコンパレータの反転入力に入力するエラーアンプ
と、該エラーアンプの検出出力を前記三角波信号の波高
差電圧だけレベルシフトして前記第２のコンパレータの
非反転入力に入力するレベルシフト回路とを備えること
を特徴とする昇降圧DC−DCコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989124667U JPH0727831Y2 (ja) | 1989-10-25 | 1989-10-25 | 昇降圧ｄｃ―ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989124667U JPH0727831Y2 (ja) | 1989-10-25 | 1989-10-25 | 昇降圧ｄｃ―ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0363078U JPH0363078U (ja) | 1991-06-20 |
| JPH0727831Y2 true JPH0727831Y2 (ja) | 1995-06-21 |
Family
ID=31672574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989124667U Expired - Fee Related JPH0727831Y2 (ja) | 1989-10-25 | 1989-10-25 | 昇降圧ｄｃ―ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727831Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100917976B1 (ko) * | 2007-12-13 | 2009-09-18 | 주식회사 에이디텍 | 다중출력전압을 생성하는 전원공급장치 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4282673B2 (ja) * | 2005-02-09 | 2009-06-24 | パナソニック株式会社 | スイッチング電源装置 |
| JP4701968B2 (ja) * | 2005-09-28 | 2011-06-15 | 富士電機システムズ株式会社 | 過電圧保護回路 |
| JP5235526B2 (ja) * | 2007-06-26 | 2013-07-10 | ルネサスエレクトロニクス株式会社 | チョッパ型ｄｃ−ｄｃコンバータ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63157669A (ja) * | 1986-12-18 | 1988-06-30 | Meidensha Electric Mfg Co Ltd | 直流電力変換装置 |
| JPS6464558A (en) * | 1987-09-03 | 1989-03-10 | Seiko Epson Corp | Constant voltage type switching power source circuit |
| JPH01146791U (ja) * | 1988-03-17 | 1989-10-11 |
-
1989
- 1989-10-25 JP JP1989124667U patent/JPH0727831Y2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100917976B1 (ko) * | 2007-12-13 | 2009-09-18 | 주식회사 에이디텍 | 다중출력전압을 생성하는 전원공급장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0363078U (ja) | 1991-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10158289B2 (en) | DC/DC converter | |
| US6069807A (en) | Compensation circuit method of operations thereof and converter employing the same | |
| US4742535A (en) | Inverter type X-ray apparatus | |
| EP1012953A1 (en) | Adaptative slope compensator for current mode power converter | |
| JP2000165210A (ja) | 逆のこぎり波を利用した力率補正回路 | |
| EP2101400A2 (en) | Method and apparatus for AC to DC power conversion with reduced harmonic current | |
| JP4247048B2 (ja) | 直流電圧変換回路 | |
| JP2003259641A (ja) | 直流電圧変換回路 | |
| JP2006014559A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2006049127A (ja) | 照明用光源の点灯装置 | |
| JP3429417B2 (ja) | フォワ−ド型ｄｃ−ｄｃコンバ−タ | |
| JPH0727831Y2 (ja) | 昇降圧ｄｃ―ｄｃコンバータ | |
| JPH08130871A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2001086740A (ja) | Ｄｃ−ｄｃコンバータ装置 | |
| JP4039362B2 (ja) | 直流変換装置 | |
| JP3677505B2 (ja) | スイッチングレギュレータの駆動方法 | |
| JP2003299356A (ja) | Ｄｃ／ｄｃコンバータの制御方法 | |
| JP4487419B2 (ja) | 昇降圧ｄｃ−ｄｃコンバータ | |
| JP2001309646A (ja) | スイッチング電源装置 | |
| JP2001112241A (ja) | 同期整流式ｄｃ−ｄｃコンバータ | |
| JP3214687B2 (ja) | 降圧形高力率コンバータ | |
| JPH0951672A (ja) | 自励式の降圧型ｄｃ−ｄｃコンバータ | |
| JP2003125582A (ja) | 電源装置 | |
| JP4370844B2 (ja) | 直流変換装置 | |
| JPH1118437A (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |