JP4487419B2

JP4487419B2 - 昇降圧ｄｃ−ｄｃコンバータ

Info

Publication number: JP4487419B2
Application number: JP2000380732A
Authority: JP
Inventors: 正年露木
Original assignee: Fuji Electric Systems Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2000-12-14
Filing date: 2000-12-14
Publication date: 2010-06-23
Anticipated expiration: 2020-12-14
Also published as: JP2002186249A

Description

【０００１】
【発明の属する技術分野】
この発明は、スイッチング電源回路としてのＤＣ−ＤＣコンバータに関し、詳しくは、入力直流電圧を昇圧及び降圧させる昇降圧ＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】
直流入力電圧を昇圧させ、或いは降圧させて制御目標電圧値に一致する直流出力を発生するＤＣ−ＤＣコンバータには、降圧用のスイッチング素子と、昇圧用のスイッチング素子と、リアクトルとを備えた回路構成のものが知られている。
【０００３】
図４は、従来の昇降圧ＤＣ−ＤＣコンバータの一例を示すブロック図である。図に示すように、直流入力電圧Ｖｉｎは入力端子１からまず降圧用のスイッチング素子３に供給される。このスイッチング素子３は、一定のデューティ比の駆動パルス信号によって繰り返しオンオフされるので、このオンオフ動作とこれに伴って生ずるコイル４のリアクトル作用によって、入力電圧Ｖｉｎは所定の電圧値に降圧される。つぎに、入力電圧はスイッチング素子３を介して昇圧用のスイッチング素子５の一方側に供給される。このスイッチング素子５は、上記の駆動パルス信号によって同一のタイミングで繰り返しオンオフされ、このオンオフ動作とこれに伴って生ずるリアクトルの作用とによって入力電圧は昇圧される。６，７は整流ダイオードである。
【０００４】
昇圧された電圧は整流ダイオード７を介して整流化され、さらに平滑コンデンサ８によって平滑化された後に、出力端子２から直流出力電圧Ｖｏｕｔとして負荷側に出力される。駆動制御部分はコンパレータ９、エラーアンプ１０、三角波発生回路１１、及び基準電圧回路１２から構成されている。このように構成された昇降圧ＤＣ−ＤＣコンバータは、トランスを電圧変換用素子として含む回路構成のものに比べて、回路を小型化できるという利点がある。
【０００５】
しかし、降圧用及び昇圧用の２個のスイッチング素子３，５を備えた従来の昇降圧ＤＣ−ＤＣコンバータにおいては、これら２個のスイッチング素子３，５が常に同一のタイミングで繰り返しオンオフ駆動される。この結果、スイッチング損失が大きくなり、電圧の変換効率が悪い。
【０００６】
そこで、図５に示すように、降圧用のコンパレータ１３と昇圧用のコンパレータ１４を別に設けるとともに、エラーアンプ１０の検出出力を三角波信号の波高差電圧だけレベルシフトして昇圧用のコンパレータ１４の非反転入力に入力するレベルシフト回路１５を設け、一方の入力に三角波信号が入力されるコンパレータ１３，１４のうち、他方の入力に入力されるエラーアンプ１０の検出出力の電圧レベルが三角波信号の上・下端レベルの範囲内にあるいずれか一方のみが、エラーアンプ１０の検出出力と三角波信号の比較出力としてのパルス幅変調信号を出力し、そのパルス幅変調信号により降圧用スイッチング素子、及び昇圧用スイッチング素子の一方のみがスイッチング制御されるようにした昇降圧ＤＣ−ＤＣコンバータが開発された（実開平３−６３０７８号公報参照）。
【０００７】
この昇降圧ＤＣ−ＤＣコンバータでは、１つのエラーアンプ１０の出力をレベルシフト回路１５を介して２つのコンパレータ１３，１４に入力するという簡素化した制御回路により、降圧及び昇圧を切り換えて制御することができる。また、入力電圧と出力目標電圧との差が大きい場合には、昇圧，降圧どちらか一方のみのスイッチング素子がオンオフするだけであるから、双方が同一のタイミングでスイッチング制御されるものと比較してスイッチングロスを減らすことができ、電圧変換効率が改善される。
【０００８】
【発明が解決しようとする課題】
しかし、昇降圧の切替付近の直流電圧が入力されると、コンパレータ１３，１４に入力される誤差検出信号の信号レベルが三角波の頂点レベルに達する。このため、三角波の振幅とレベルシフト量とが精度良く一致していなかったり、動作条件により変動する場合には、昇圧，降圧のスイッチング素子が同時にオンオフ動作することになって、電圧変換効率は必ずしも改善されないという問題があった。
【０００９】
この発明の目的は、三角波の振幅に影響されることなく、常に昇圧、降圧どちらか一方のみをオンオフする制御信号を発生させることができるＤＣ−ＤＣコンバータを提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、入力直流電圧を降圧及び昇圧させる降圧用及び昇圧用のスイッチング回路を備え、出力電圧を制御目標電圧に一致させる昇降圧ＤＣ−ＤＣコンバータが提供される。この昇降圧ＤＣ−ＤＣコンバータは、前記出力電圧の制御目標電圧からの誤差電圧を検出するエラーアンプと、等しい周波数で互いに半周期位相のずれた一対の三角波信号を発生する三角波発生回路と、前記エラーアンプの誤差電圧検出値と前記一方の三角波信号が入力され、第１のパルス幅変調信号を出力する第１のコンパレータと、前記エラーアンプの誤差電圧検出値と前記他方の三角波信号が入力され、第２のパルス幅変調信号を出力する第２のコンパレータと、前記第１及び第２のパルス幅変調信号から昇圧用及び降圧用の制御信号を形成する論理回路とから構成される。
【００１１】
この発明の昇降圧ＤＣ−ＤＣコンバータでは、電池を電源とする電子機器の電源として使用する場合に、入力電圧が出力電圧より高くても、低くても、安定した出力電圧を供給できる。
【００１２】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照して説明する。
図１は、この発明の実施の形態を示すブロック図である。図中の点線で囲んであるブロック１６は、電力変換回路である。電力変換回路１６は従来から周知のものであって、ここでは従来例のコンバータ（図４、図５）で使用した符号と共通のものを使用している。すなわち、電力変換回路１６は降圧用のスイッチング素子３、コイル４、及び整流ダイオード６からなる降圧回路と、昇圧用のスイッチング素子５、整流ダイオード７、及び降圧回路と共用のコイル４からなる昇圧回路と、平滑コンデンサ８とから構成されている。
【００１３】
なお、実際の回路では、スイッチング素子３，５にはＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）が一般的に使われる。また、整流ダイオード６，７の代わりにＭＯＳＦＥＴのようなスイッチング素子を用いた同期整流型の電力変換回路であってもよい。
【００１４】
つぎに、降圧用及び昇圧用のスイッチング素子３，５の駆動制御部分の構成を説明する。この駆動制御部分は、エラーアンプ２１、三角波発生回路２２，２３、パルス幅変調（PWM）用のコンパレータ２４，２５、オア回路２６とアンド回路２７からなる論理回路２８、及び基準電圧源２９を備えている。
【００１５】
エラーアンプ２１には、その反転入力端子に電力変換回路１６からの出力信号Ｖｏｕｔが入力され、その非反転入力端子に基準電圧源２９からの制御目標信号とが入力され、誤差信号Ｓ２１がそれぞれコンパレータ２４，２５に出力されている。コンパレータ２４には、誤差信号Ｓ２１とともに三角波発生回路２２からの三角波信号Ｓ２２が入力され、コンパレータ２４でパルス幅変調された制御信号Ｓ２４は、それぞれオア回路２６とアンド回路２７に供給されている。他方のコンパレータ２５には、同様に誤差信号Ｓ２１とともに三角波発生回路２３から半周期だけ位相のずれた三角波信号Ｓ２３が入力されている。このコンパレータ２５でパルス幅変調された制御信号Ｓ２５もまた、それぞれオア回路２６とアンド回路２７に供給されている。
【００１６】
オア回路２６では別個にパルス幅変調された制御信号Ｓ２４，Ｓ２５の論理和信号が形成され、降圧用のスイッチング素子３を駆動するためのパルス信号Ｓ２６として電力変換回路１６に出力されている。アンド回路２７では同じ制御信号Ｓ２４，Ｓ２５の論理積信号が形成され、昇圧用のスイッチング素子５を駆動するためのパルス信号Ｓ２７として電力変換回路１６に出力されている。
【００１７】
降圧用のスイッチング素子３では、パルス信号Ｓ２６のオンオフ状態に従ってオンオフを繰り返すことによって、入力端子１への直流入力電圧を降圧する。また、昇圧回路を構成するスイッチング素子５では、パルス信号Ｓ２７のオンオフ状態に従ってオンオフを繰り返すことによって直流入力電圧を昇圧して、出力端子２からの出力信号電圧Ｖｏｕｔが制御目標電圧に等しくなるように制御されている。
【００１８】
つぎに、図２、図３に示すタイミング図を参照しながら、上記構成の制御回路部分を備えたＤＣ−ＤＣコンバータの動作について説明する。
図２は、直流入力電圧Ｖｉｎが制御目標電圧より高い場合の各信号を示すタイミング図である。同図（Ａ）では、三角波発生回路２２の三角波信号Ｓ２２とエラーアンプ２１からの誤差信号Ｓ２１を重ね合わせている。また、同図（Ｂ）では、三角波発生回路２３の三角波信号Ｓ２３とエラーアンプ２１からの誤差信号Ｓ２１を重ね合わせている。直流入力電圧Ｖｉｎが制御目標電圧より高いと、エラーアンプ２１の反転入力端子に加わる出力信号電圧Ｖｏｕｔも高くなるため、エラーアンプ２１の誤差信号Ｓ２１は負方向に低くなる。
【００１９】
図２（Ａ）、（Ｂ）に示すように、三角波信号Ｓ２２とＳ２３とは半周期分だけ位相がずれている。また、直流入力電圧Ｖｉｎが制御目標電圧より高い場合には、誤差信号Ｓ２１は、それぞれコンパレータ２４，２５に低いレベルで供給されるから、三角波信号Ｓ２２，Ｓ２３の谷の近傍部分と交差する。その結果、コンパレータ２４，２５の制御信号Ｓ２４，Ｓ２５は、図２（Ｃ），（Ｄ）に示すように、オン状態の重なり合いを全く含まない一対のパルス信号として論理回路２８に出力される。
【００２０】
図２（Ｅ）は、論理回路２８のオア回路２６から降圧用のスイッチング素子３に出力されるパルス信号Ｓ２６を示している。オア回路２６からのパルス信号Ｓ２６は、三角波信号Ｓ２２，Ｓ２３の周波数に対して、２倍の周波数でオンオフしている。したがって、降圧用のスイッチング素子３はパルス信号Ｓ２６によって高速にオンオフ動作を繰り返す。図２（Ｆ）は、アンド回路２７から昇圧用のスイッチング素子５に出力されるパルス信号Ｓ２７を示している。アンド回路２７からのパルス信号Ｓ２７は、三角波信号Ｓ２２，Ｓ２３の周波数とは無関係にロウレベルが出力されて、昇圧用のスイッチング素子５が常にオフとなっている。
【００２１】
このように、降圧用のスイッチング素子３はパルス信号Ｓ２６によって高速にオンオフ動作を繰り返すが、昇圧用のスイッチング素子５は常にオフとなる。そのため、電力変換回路１６は出力信号電圧Ｖｏｕｔを急速に制御目標電圧値に近づけるように降圧動作することになる。
【００２２】
図３は、直流入力電圧Ｖｉｎが制御目標電圧より低い場合の各信号を示すタイミング図である。同図（Ａ）では、三角波発生回路２２の三角波信号Ｓ２２とエラーアンプ２１からの誤差信号Ｓ２１を重ね合わせている。また、同図（Ｂ）では、三角波発生回路２３の三角波信号Ｓ２３とエラーアンプ２１からの誤差信号Ｓ２１を重ね合わせている。直流入力電圧Ｖｉｎが制御目標電圧より低いと、エラーアンプ２１の反転入力端子に加わる出力信号電圧Ｖｏｕｔが低くなるため、エラーアンプ２１の誤差信号Ｓ２１は正方向に高くなる。
【００２３】
図３（Ａ）、（Ｂ）に示すように、三角波信号Ｓ２２とＳ２３とは半周期分だけ位相がずれている。また、直流入力電圧Ｖｉｎが制御目標電圧より低い場合には、誤差信号Ｓ２１は、それぞれコンパレータ２４，２５に高いレベルで供給されるから、三角波信号Ｓ２２，Ｓ２３の山の近傍部分と交差する。その結果、コンパレータ２４，２５の制御信号Ｓ２４，Ｓ２５は、図３（Ｃ），（Ｄ）に示すように、オン状態の幅が広くなって、互いに重なり合う部分を含む一対のパルス信号として論理回路２８に出力される。ただし、通常の電力変換回路１６では、昇圧動作が制限されているので、この誤差信号Ｓ２１が三角波信号Ｓ２２，Ｓ２３の山の頂点にまで達することはない。
【００２４】
図３（Ｅ）は、論理回路２８のオア回路２６から降圧用のスイッチング素子３に出力されるパルス信号Ｓ２６を示している。オア回路２６からのパルス信号Ｓ２６は、三角波信号Ｓ２２，Ｓ２３の周波数とは無関係にハイレベルが出力されて、降圧用のスイッチング素子３が常にオンとなっている。図３（Ｆ）は、アンド回路２７から昇圧用のスイッチング素子５に出力されるパルス信号Ｓ２７を示している。アンド回路２７からのパルス信号Ｓ２７は、三角波信号Ｓ２２，Ｓ２３の周波数に対して、２倍の周波数でオンオフしている。したがって、昇圧用のスイッチング素子５はパルス信号Ｓ２７によって高速にオンオフ動作を繰り返す。
【００２５】
このように、昇圧用のスイッチング素子５はパルス信号Ｓ２７によって高速にオンオフ動作を繰り返すが、降圧用のスイッチング素子３は常にオンとなる。そのため、電力変換回路１６は出力信号電圧Ｖｏｕｔを急速に制御目標電圧値に近づけるように昇圧動作することになる。
【００２６】
【発明の効果】
以上に説明したように、この発明のＤＣ−ＤＣコンバータによれば、互いに位相が半周期だけずれた２つの三角波信号を用いて、２つのパルス幅変調信号を発生させ、それを元に昇圧、降圧用のスイッチング素子に対するオンオフ信号を発生させることで、三角波信号の頂点に誤差検出信号が達することなく、昇圧用、降圧用の制御信号を得ることができる。したがって、三角波信号の振幅に影響されることなく、常に昇圧、降圧どちらか一方のスイッチング素子のみをオンオフすることができる。
【００２７】
また、電力変換回路におけるスイッチング動作を高速化するために三角波発生回路の速度特性を厳しくしなくても、スイッチング周波数が三角波信号の２倍の周波数となるから、スイッチング動作の高速化がより容易に実現できる。
【図面の簡単な説明】
【図１】この発明の実施の形態を示すブロック図である。
【図２】直流入力電圧が制御目標電圧より高い場合の各信号を示すタイミング図である。
【図３】直流入力電圧が制御目標電圧より低い場合の各信号を示すタイミング図である。
【図４】従来の昇降圧ＤＣ−ＤＣコンバータの一例を示すブロック図である。
【図５】従来の昇降圧ＤＣ−ＤＣコンバータの他の例を示すブロック図である。
【符号の説明】
１入力端子
２出力端子
３降圧用のスイッチング素子
４コイル
５昇圧用のスイッチング素子
６，７整流ダイオード
８平滑コンデンサ
１６電力変換回路
２１エラーアンプ
２２，２３三角波発生回路
２４，２５コンパレータ
２６オア回路
２７アンド回路
２８論理回路
２９基準電圧源

Claims

入力直流電圧を降圧及び昇圧させる降圧用及び昇圧用のスイッチング回路を備え、出力電圧を制御目標電圧に一致させる昇降圧ＤＣ−ＤＣコンバータにおいて、
前記出力電圧の制御目標電圧からの誤差電圧を検出するエラーアンプと、
等しい周波数で互いに半周期位相のずれた一対の三角波信号を発生する三角波発生回路と、
前記エラーアンプの誤差電圧検出値と前記一方の三角波信号が入力され、第１のパルス幅変調信号を出力する第１のコンパレータと、
前記エラーアンプの誤差電圧検出値と前記他方の三角波信号が入力され、第２のパルス幅変調信号を出力する第２のコンパレータと、
前記第１及び第２のパルス幅変調信号から昇圧用及び降圧用の制御信号を形成する論理回路と
を備えることを特徴とする昇降圧ＤＣ−ＤＣコンバータ。
前記論理回路では、前記第１及び第２のパルス幅変調信号の論理和信号を降圧用の制御信号とし、前記第１及び第２のパルス幅変調信号の論理積信号を昇圧用の制御信号としたことを特徴とする請求項１記載の昇降圧ＤＣ−ＤＣコンバータ。