JP2740495B2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP2740495B2 JP2740495B2 JP8007986A JP798696A JP2740495B2 JP 2740495 B2 JP2740495 B2 JP 2740495B2 JP 8007986 A JP8007986 A JP 8007986A JP 798696 A JP798696 A JP 798696A JP 2740495 B2 JP2740495 B2 JP 2740495B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- voltage
- driving pulse
- input voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は電源回路に関し、特
に商用交流電源を入力し直流出力を得るスイッチング方
式の電源回路に関する。
に商用交流電源を入力し直流出力を得るスイッチング方
式の電源回路に関する。
【０００２】
【従来の技術】従来、この種の電源回路は交流入力電圧
をブリッジダイオードなどにより全波整流し、直流化し
てからＤＣ／ＤＣコンバータ回路により所定の直流出力
電圧を得ている。ＤＣ／ＤＣコンバータは一般にフォワ
ード方式のものが多く用いられ、また出力側の整流ダイ
オードは損失を減ずるためにＭＯＳＦＥＴにより同期整
流方式が用いられるものがある。
をブリッジダイオードなどにより全波整流し、直流化し
てからＤＣ／ＤＣコンバータ回路により所定の直流出力
電圧を得ている。ＤＣ／ＤＣコンバータは一般にフォワ
ード方式のものが多く用いられ、また出力側の整流ダイ
オードは損失を減ずるためにＭＯＳＦＥＴにより同期整
流方式が用いられるものがある。
【０００３】
【発明が解決しようとする課題】このように従来の電源
回路は交流入力電圧を全波整流し直流化しているので、
整流ダイオードなどによる電力損失が発生し、電源回路
全体の効率が低下するという問題がある。
回路は交流入力電圧を全波整流し直流化しているので、
整流ダイオードなどによる電力損失が発生し、電源回路
全体の効率が低下するという問題がある。
【０００４】
【課題を解決するための手段】本発明の電源回路は、１
次側にある第１の巻線と２次側にある第２および第３の
巻線とを有する電圧変換用のトランスと、前記第１の巻
線に入力される交流入力電圧の正負両サイクルをそれぞ
れスイッチングするための第１の駆動用パルスで動作す
る第１および第２のＦＥＴと、前記第２の巻線に発生す
るスイッチングパルスを同期整流するための第２の駆動
用パルスで動作する第３のＦＥＴと、前記第３の巻線に
発生するスイッチングパルスを同期整流するための第３
の駆動用パルスで動作する第４のＦＥＴと、前記第３お
よび第４のＦＥＴの出力するパルスを加算した後に接続
されたフライホールダイオードと平滑用線輪とコンデン
サとから成る出力回路と、前記交流入力電圧の正負サイ
クルを検出して前記交流入力電圧の周波数より高い周波
数の前記第１の駆動用パルスと前記第１の駆動用パルス
に同期し前記交流入力電圧の正サイクルの期間のみ出力
する前記第２の駆動用パルスと前記第１の駆動用パルス
に同期し前記交流入力電圧の負サイクルの期間のみ出力
する前記第３の駆動用パルスとを出力するパルス発生回
路とを備えている。
次側にある第１の巻線と２次側にある第２および第３の
巻線とを有する電圧変換用のトランスと、前記第１の巻
線に入力される交流入力電圧の正負両サイクルをそれぞ
れスイッチングするための第１の駆動用パルスで動作す
る第１および第２のＦＥＴと、前記第２の巻線に発生す
るスイッチングパルスを同期整流するための第２の駆動
用パルスで動作する第３のＦＥＴと、前記第３の巻線に
発生するスイッチングパルスを同期整流するための第３
の駆動用パルスで動作する第４のＦＥＴと、前記第３お
よび第４のＦＥＴの出力するパルスを加算した後に接続
されたフライホールダイオードと平滑用線輪とコンデン
サとから成る出力回路と、前記交流入力電圧の正負サイ
クルを検出して前記交流入力電圧の周波数より高い周波
数の前記第１の駆動用パルスと前記第１の駆動用パルス
に同期し前記交流入力電圧の正サイクルの期間のみ出力
する前記第２の駆動用パルスと前記第１の駆動用パルス
に同期し前記交流入力電圧の負サイクルの期間のみ出力
する前記第３の駆動用パルスとを出力するパルス発生回
路とを備えている。
【０００５】また、前記直流出力電圧の所定基準値から
の差電圧を検出し前記第１の駆動用パルスのデューティ
を可変し前記直流出力電圧を安定化する制御回路を備え
ても良い。
の差電圧を検出し前記第１の駆動用パルスのデューティ
を可変し前記直流出力電圧を安定化する制御回路を備え
ても良い。
【０００６】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。図１は実施の形態例を示す回
路図である。
図面を参照して説明する。図１は実施の形態例を示す回
路図である。
【０００７】入力端子１０，１０′からの交流入力電圧
１０４を正負両サイクルに対しスイッチングするＭＯＳ
ＦＥＴ１，２と、パルス化された交流入力電圧を電圧変
換するトランス１１と、正サイクルの時のパルスを同期
整流するＭＯＳＦＥＴ３と、負サイクルの時のパルスを
同期整流するＭＯＳＦＥＴ４と、フライホール用のダイ
オード５と、平滑用のコイル６と、平滑用のコンデンサ
７と直流出力電圧を出力する出力端子９，９′と、ＭＯ
ＳＦＴ１，２へ供給する駆動パルス１０１とＭＯＳＦＥ
Ｔ３へ供給する駆動パルス１０２とＭＯＳＦＥＴ４へ供
給する駆動パルス１０３とを発生するパルス発生回路８
と、直流出力電圧を入力し基準値との差電圧を検出し各
駆動パルスのパルス巾を変化させ直流出力電圧を安定化
させる制御回路１２とから構成されている。
１０４を正負両サイクルに対しスイッチングするＭＯＳ
ＦＥＴ１，２と、パルス化された交流入力電圧を電圧変
換するトランス１１と、正サイクルの時のパルスを同期
整流するＭＯＳＦＥＴ３と、負サイクルの時のパルスを
同期整流するＭＯＳＦＥＴ４と、フライホール用のダイ
オード５と、平滑用のコイル６と、平滑用のコンデンサ
７と直流出力電圧を出力する出力端子９，９′と、ＭＯ
ＳＦＴ１，２へ供給する駆動パルス１０１とＭＯＳＦＥ
Ｔ３へ供給する駆動パルス１０２とＭＯＳＦＥＴ４へ供
給する駆動パルス１０３とを発生するパルス発生回路８
と、直流出力電圧を入力し基準値との差電圧を検出し各
駆動パルスのパルス巾を変化させ直流出力電圧を安定化
させる制御回路１２とから構成されている。
【０００８】図２はパルス発生回路８の内部回路を示す
回路図である。端子ｅの制御信号によりパルス巾が変化
する駆動パルスを発生するパルス発振器８１と、交流入
力電圧の正負サイクルを判別する極性判別回路８１と正
負各サイクル周期別に駆動パルスを出力する出力スイッ
チ８２，８３と不平衡／平衡の変換用のパルストランス
８５〜８７とから構成されている。
回路図である。端子ｅの制御信号によりパルス巾が変化
する駆動パルスを発生するパルス発振器８１と、交流入
力電圧の正負サイクルを判別する極性判別回路８１と正
負各サイクル周期別に駆動パルスを出力する出力スイッ
チ８２，８３と不平衡／平衡の変換用のパルストランス
８５〜８７とから構成されている。
【０００９】次に動作について説明する。図３は各駆動
パルスの波形図である。入力端子１０，１０′には交流
入力電圧１０４が入力されるが、その周期を図３に示す
ようにＴとする。お互いのソース（Ｓ）同士を接続した
一組のＭＯＳＦＥＴ１，２はゲート（Ｇ）に図３に示す
駆動パルス１０１が加えられ、交流入力電圧１０４を交
流のまま周波数１／Ｔ′の高周波でスイッチングする。
このスイッチングにより高周波パルス化された交流入力
電圧はトランス１１の一次巻線に加わる。
パルスの波形図である。入力端子１０，１０′には交流
入力電圧１０４が入力されるが、その周期を図３に示す
ようにＴとする。お互いのソース（Ｓ）同士を接続した
一組のＭＯＳＦＥＴ１，２はゲート（Ｇ）に図３に示す
駆動パルス１０１が加えられ、交流入力電圧１０４を交
流のまま周波数１／Ｔ′の高周波でスイッチングする。
このスイッチングにより高周波パルス化された交流入力
電圧はトランス１１の一次巻線に加わる。
【００１０】トランス１１の両二次巻線には変圧された
高周波パルス電圧が発生し、一方の二次巻線に接続され
たＭＯＳＦＥＴ３のソース（Ｓ）側には交流入力電圧の
正サイクルの時に正方向のパルス電圧があらわれ、この
パルス電圧と同期した図３に示す駆動パルス１０２がＭ
ＯＳＦＥＴ３のゲート（Ｇ）に与えられ、正サイクル時
のパルス電圧を同期整流する。
高周波パルス電圧が発生し、一方の二次巻線に接続され
たＭＯＳＦＥＴ３のソース（Ｓ）側には交流入力電圧の
正サイクルの時に正方向のパルス電圧があらわれ、この
パルス電圧と同期した図３に示す駆動パルス１０２がＭ
ＯＳＦＥＴ３のゲート（Ｇ）に与えられ、正サイクル時
のパルス電圧を同期整流する。
【００１１】一方トランス１１の他方の二次巻線に接続
されたＭＯＳＦＥＴ４のソースに対しては、交流入力電
圧の負サイクル時に正方向のパルス電圧があらわれ、こ
のパルス電圧に同期した駆動パルス１０３がＭＯＳＦＥ
Ｔ４のゲートに与えられ、負サイクル時のパルス電圧を
同期整流する。
されたＭＯＳＦＥＴ４のソースに対しては、交流入力電
圧の負サイクル時に正方向のパルス電圧があらわれ、こ
のパルス電圧に同期した駆動パルス１０３がＭＯＳＦＥ
Ｔ４のゲートに与えられ、負サイクル時のパルス電圧を
同期整流する。
【００１２】ＦＥＴ３，４の正負両サイクルの整流出力
は加算にされ、平滑用のコイル６とコンデンサおよびフ
ライホール用ダイオード５とにより直流出力電圧となり
出力端子９，９′から負荷に供給される。尚、コイル６
とコンデンサ７とはスイッチング周波数と交流入力電圧
の周波数とに対し直流出力のリップル成分を充分除去で
きる定数のものが使用される。
は加算にされ、平滑用のコイル６とコンデンサおよびフ
ライホール用ダイオード５とにより直流出力電圧となり
出力端子９，９′から負荷に供給される。尚、コイル６
とコンデンサ７とはスイッチング周波数と交流入力電圧
の周波数とに対し直流出力のリップル成分を充分除去で
きる定数のものが使用される。
【００１３】次に、パルス発生回路８の内部回路につい
て図２を用いて説明する。パルス発振器８４からの高周
波パルスはパルストランス８５を介し端子ａに駆動パル
ス１０１として出力する。またこの高周波パルスは出力
スイッチ８２、８３とパルストランス８６，８７とを各
々に介し端子ｂ，ｃから駆動パルス１０２，１０３とし
て出力される。出力スイッチ８２はＡＮＤ回路で極性判
別回路１４からの交流入力電圧が正サイクルの時にＨＩ
ＧＨとなる信号と高周波パルスとのＡＮＤ信号を出力
し、入力スイッチ８３はＮＡＮＤ回路で交流入力電圧が
負サイクル時にＬＯＷとなる信号をＮＡＮＤ入力に高周
波パルスとのＮＡＮＤ信号を出力する。極性判別回路８
１は交流入力電圧を入力し正負サイクルに応じてＨＩＧ
Ｈ，ＬＯＷをくり返すパルス信号を出力する。
て図２を用いて説明する。パルス発振器８４からの高周
波パルスはパルストランス８５を介し端子ａに駆動パル
ス１０１として出力する。またこの高周波パルスは出力
スイッチ８２、８３とパルストランス８６，８７とを各
々に介し端子ｂ，ｃから駆動パルス１０２，１０３とし
て出力される。出力スイッチ８２はＡＮＤ回路で極性判
別回路１４からの交流入力電圧が正サイクルの時にＨＩ
ＧＨとなる信号と高周波パルスとのＡＮＤ信号を出力
し、入力スイッチ８３はＮＡＮＤ回路で交流入力電圧が
負サイクル時にＬＯＷとなる信号をＮＡＮＤ入力に高周
波パルスとのＮＡＮＤ信号を出力する。極性判別回路８
１は交流入力電圧を入力し正負サイクルに応じてＨＩＧ
Ｈ，ＬＯＷをくり返すパルス信号を出力する。
【００１４】
【発明の効果】以上説明したように本発明の電源回路は
一次側の交流入力電圧に対する整流回路を省き直接スイ
ッチングしているので、この一次側整流回路の電力損失
が発生せず、従って電源回路全体の効率が向上する効果
がある。
一次側の交流入力電圧に対する整流回路を省き直接スイ
ッチングしているので、この一次側整流回路の電力損失
が発生せず、従って電源回路全体の効率が向上する効果
がある。
【図１】本発明の実施の形態例を示す。
【図２】図１におけるパルス発生回路の回路図である。
【図３】図１における駆動パルスの波形図である。
１ ＭＯＳＦＥＴ ２ ＭＯＳＦＥＴ ３ ＭＯＳＦＥＴ ４ ＭＯＳＦＥＴ ５ ダイオード ６ コイル ７ コンデンサー ８ パルス発生回路 ９，９′ 出力端子 １０，１０′ 入力端子 １１ トランス ８１ 極性判別回路 ８２，８３ 出力スイッチ ８４ パルス発振器 ８５〜８７ パルストランス
Claims (2)
- 【請求項１】 １次側にある第１の巻線と２次側にある
第２および第３の巻線とを有する電圧変換用のトランス
と、前記第１の巻線に入力される交流入力電圧の正負両
サイクルをそれぞれスイッチングするための第１の駆動
用パルスで動作する第１および第２のＦＥＴと、前記第
２の巻線に発生するスイッチングパルスを同期整流する
ための第２の駆動用パルスで動作する第３のＦＥＴと、
前記第３の巻線に発生するスイッチングパルスを同期整
流するための第３の駆動用パルスで動作する第４のＦＥ
Ｔと、前記第３および第４のＦＥＴの出力するパルスを
加算した後に接続されたフライホールダイオードと平滑
用線輪とコンデンサとから成る出力回路と、前記交流入
力電圧の正負サイクルを検出して前記交流入力電圧の周
波数より高い周波数の前記第１の駆動用パルスと前記第
１の駆動用パルスに同期し前記交流入力電圧の正サイク
ルの期間のみ出力する前記第２の駆動用パルスと前記第
１の駆動用パルスに同期し前記交流入力電圧の負サイク
ルの期間のみ出力する前記第３の駆動用パルスとを出力
するパルス発生回路とを備えることを特徴とする電源回
路。 - 【請求項２】 前記直流出力電圧の所定基準値からの差
電圧を検出し前記第１の駆動用パルスのデューティを可
変し前記直流出力電圧を安定化する制御回路を備えるこ
とを特徴とする請求項１記載の電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8007986A JP2740495B2 (ja) | 1996-01-22 | 1996-01-22 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8007986A JP2740495B2 (ja) | 1996-01-22 | 1996-01-22 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09201057A JPH09201057A (ja) | 1997-07-31 |
| JP2740495B2 true JP2740495B2 (ja) | 1998-04-15 |
Family
ID=11680758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8007986A Expired - Fee Related JP2740495B2 (ja) | 1996-01-22 | 1996-01-22 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2740495B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020088301A (ko) * | 2001-05-21 | 2002-11-27 | 현대중공업 주식회사 | 트랜스포머 분리형 교류-직류 변환기 |
| JP5007966B2 (ja) * | 2005-05-30 | 2012-08-22 | 大平電子株式会社 | Ａｃ−ｄｃコンバータ |
| WO2013005405A1 (ja) * | 2011-07-04 | 2013-01-10 | パナソニック株式会社 | スイッチング電源装置 |
| GB2619757A (en) * | 2022-06-16 | 2023-12-20 | Dyson Technology Ltd | AC-to-AC converter |
-
1996
- 1996-01-22 JP JP8007986A patent/JP2740495B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09201057A (ja) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4262886B2 (ja) | ダブルエンデッド絶縁ｄ．ｃ．−ｄ．ｃ．コンバータ | |
| JPH09131075A (ja) | インバータ装置 | |
| JPH05252737A (ja) | フォワードコンバータのｍｏｓｆｅｔ整流回路 | |
| JP2006345641A (ja) | Ｄｃ／ａｃ変換回路およびｄｃ／ａｃ変換方法 | |
| JPH11356044A (ja) | 共振型スイッチング電源 | |
| JP2740495B2 (ja) | 電源回路 | |
| JP3346543B2 (ja) | スイッチング電源装置 | |
| EP1511173B1 (en) | Power conversion apparatus and dead time generator | |
| JPH08111975A (ja) | 直流電源装置 | |
| JP2001211644A (ja) | 電源装置とそれを用いた電子機器 | |
| JP2000253663A (ja) | 直流電源装置 | |
| JP4487419B2 (ja) | 昇降圧ｄｃ−ｄｃコンバータ | |
| JP2002112555A (ja) | インバータ装置 | |
| JPH11308862A (ja) | スイッチング電源回路 | |
| US20050088857A1 (en) | Switch power supply apparatus | |
| JP2003018834A (ja) | スイッチング電源回路 | |
| JPH08275508A (ja) | 昇圧型ｄｃ−ｄｃコンバータ | |
| JP2002151978A (ja) | 絶縁型ｐｗｍ電力増幅器 | |
| JP4811720B2 (ja) | 電子トランス | |
| JPH0564451A (ja) | 電源装置 | |
| JP2768813B2 (ja) | インバータ電子レンジの駆動回路 | |
| JP2001298330A (ja) | 絶縁型ｐｗｍ電力増幅器 | |
| JPWO2004001937A1 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2000037076A (ja) | 整流回路 | |
| JPH05268762A (ja) | 昇圧型アクティブフィルタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971216 |
|
| LAPS | Cancellation because of no payment of annual fees |