JP2002186249A - 昇降圧ｄｃ−ｄｃコンバータ - Google Patents
昇降圧ｄｃ−ｄｃコンバータInfo
- Publication number
- JP2002186249A JP2002186249A JP2000380732A JP2000380732A JP2002186249A JP 2002186249 A JP2002186249 A JP 2002186249A JP 2000380732 A JP2000380732 A JP 2000380732A JP 2000380732 A JP2000380732 A JP 2000380732A JP 2002186249 A JP2002186249 A JP 2002186249A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- triangular wave
- error
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1582—Buck-boost converters
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 三角波の振幅に影響されることなく、常に昇
圧、降圧どちらか一方のみをオンオフする制御信号を発
生させることができるＤＣ−ＤＣコンバータを提供す
る。 【解決手段】 昇降圧ＤＣ−ＤＣコンバータは、出力電
圧Ｖｏｕｔの制御目標電圧からの誤差電圧を検出するエ
ラーアンプ２１と、等しい周波数で互いに半周期位相の
ずれた一対の三角波信号を発生する三角波発生回路２
２，２３と、エラーアンプ２１の誤差信号Ｓ２１と一方
の三角波信号Ｓ２２が入力され、第１のパルス幅変調信
号Ｓ２４を出力する第１のコンパレータ２４と、エラー
アンプ２１の誤差電圧検出値Ｓ２１と他方の三角波信号
Ｓ２３が入力され、第２のパルス幅変調信号Ｓ２５を出
力する第２のコンパレータ２５と、第１及び第２のパル
ス幅変調信号Ｓ２４，Ｓ２５から昇圧用及び降圧用の制
御信号を形成する論理回路２８を備えている。
圧、降圧どちらか一方のみをオンオフする制御信号を発
生させることができるＤＣ−ＤＣコンバータを提供す
る。 【解決手段】 昇降圧ＤＣ−ＤＣコンバータは、出力電
圧Ｖｏｕｔの制御目標電圧からの誤差電圧を検出するエ
ラーアンプ２１と、等しい周波数で互いに半周期位相の
ずれた一対の三角波信号を発生する三角波発生回路２
２，２３と、エラーアンプ２１の誤差信号Ｓ２１と一方
の三角波信号Ｓ２２が入力され、第１のパルス幅変調信
号Ｓ２４を出力する第１のコンパレータ２４と、エラー
アンプ２１の誤差電圧検出値Ｓ２１と他方の三角波信号
Ｓ２３が入力され、第２のパルス幅変調信号Ｓ２５を出
力する第２のコンパレータ２５と、第１及び第２のパル
ス幅変調信号Ｓ２４，Ｓ２５から昇圧用及び降圧用の制
御信号を形成する論理回路２８を備えている。
Description
【０００１】
【発明の属する技術分野】この発明は、スイッチング電
源回路としてのＤＣ−ＤＣコンバータに関し、詳しく
は、入力直流電圧を昇圧及び降圧させる昇降圧ＤＣ−Ｄ
Ｃコンバータに関する。
源回路としてのＤＣ−ＤＣコンバータに関し、詳しく
は、入力直流電圧を昇圧及び降圧させる昇降圧ＤＣ−Ｄ
Ｃコンバータに関する。
【０００２】
【従来の技術】直流入力電圧を昇圧させ、或いは降圧さ
せて制御目標電圧値に一致する直流出力を発生するＤＣ
−ＤＣコンバータには、降圧用のスイッチング素子と、
昇圧用のスイッチング素子と、リアクトルとを備えた回
路構成のものが知られている。
せて制御目標電圧値に一致する直流出力を発生するＤＣ
−ＤＣコンバータには、降圧用のスイッチング素子と、
昇圧用のスイッチング素子と、リアクトルとを備えた回
路構成のものが知られている。
【０００３】図４は、従来の昇降圧ＤＣ−ＤＣコンバー
タの一例を示すブロック図である。図に示すように、直
流入力電圧Ｖｉｎは入力端子１からまず降圧用のスイッ
チング素子３に供給される。このスイッチング素子３
は、一定のデューティ比の駆動パルス信号によって繰り
返しオンオフされるので、このオンオフ動作とこれに伴
って生ずるコイル４のリアクトル作用によって、入力電
圧Ｖｉｎは所定の電圧値に降圧される。つぎに、入力電
圧はスイッチング素子３を介して昇圧用のスイッチング
素子５の一方側に供給される。このスイッチング素子５
は、上記の駆動パルス信号によって同一のタイミングで
繰り返しオンオフされ、このオンオフ動作とこれに伴っ
て生ずるリアクトルの作用とによって入力電圧は昇圧さ
れる。６，７は整流ダイオードである。
タの一例を示すブロック図である。図に示すように、直
流入力電圧Ｖｉｎは入力端子１からまず降圧用のスイッ
チング素子３に供給される。このスイッチング素子３
は、一定のデューティ比の駆動パルス信号によって繰り
返しオンオフされるので、このオンオフ動作とこれに伴
って生ずるコイル４のリアクトル作用によって、入力電
圧Ｖｉｎは所定の電圧値に降圧される。つぎに、入力電
圧はスイッチング素子３を介して昇圧用のスイッチング
素子５の一方側に供給される。このスイッチング素子５
は、上記の駆動パルス信号によって同一のタイミングで
繰り返しオンオフされ、このオンオフ動作とこれに伴っ
て生ずるリアクトルの作用とによって入力電圧は昇圧さ
れる。６，７は整流ダイオードである。
【０００４】昇圧された電圧は整流ダイオード７を介し
て整流化され、さらに平滑コンデンサ８によって平滑化
された後に、出力端子２から直流出力電圧Ｖｏｕｔとし
て負荷側に出力される。駆動制御部分はコンパレータ
９、エラーアンプ１０、三角波発生回路１１、及び基準
電圧回路１２から構成されている。このように構成され
た昇降圧ＤＣ−ＤＣコンバータは、トランスを電圧変換
用素子として含む回路構成のものに比べて、回路を小型
化できるという利点がある。
て整流化され、さらに平滑コンデンサ８によって平滑化
された後に、出力端子２から直流出力電圧Ｖｏｕｔとし
て負荷側に出力される。駆動制御部分はコンパレータ
９、エラーアンプ１０、三角波発生回路１１、及び基準
電圧回路１２から構成されている。このように構成され
た昇降圧ＤＣ−ＤＣコンバータは、トランスを電圧変換
用素子として含む回路構成のものに比べて、回路を小型
化できるという利点がある。
【０００５】しかし、降圧用及び昇圧用の２個のスイッ
チング素子３，５を備えた従来の昇降圧ＤＣ−ＤＣコン
バータにおいては、これら２個のスイッチング素子３，
５が常に同一のタイミングで繰り返しオンオフ駆動され
る。この結果、スイッチング損失が大きくなり、電圧の
変換効率が悪い。
チング素子３，５を備えた従来の昇降圧ＤＣ−ＤＣコン
バータにおいては、これら２個のスイッチング素子３，
５が常に同一のタイミングで繰り返しオンオフ駆動され
る。この結果、スイッチング損失が大きくなり、電圧の
変換効率が悪い。
【０００６】そこで、図５に示すように、降圧用のコン
パレータ１３と昇圧用のコンパレータ１４を別に設ける
とともに、エラーアンプ１０の検出出力を三角波信号の
波高差電圧だけレベルシフトして昇圧用のコンパレータ
１４の非反転入力に入力するレベルシフト回路１５を設
け、一方の入力に三角波信号が入力されるコンパレータ
１３，１４のうち、他方の入力に入力されるエラーアン
プ１０の検出出力の電圧レベルが三角波信号の上・下端
レベルの範囲内にあるいずれか一方のみが、エラーアン
プ１０の検出出力と三角波信号の比較出力としてのパル
ス幅変調信号を出力し、そのパルス幅変調信号により降
圧用スイッチング素子、及び昇圧用スイッチング素子の
一方のみがスイッチング制御されるようにした昇降圧Ｄ
Ｃ−ＤＣコンバータが開発された（実開平３−６３０７
８号公報参照）。
パレータ１３と昇圧用のコンパレータ１４を別に設ける
とともに、エラーアンプ１０の検出出力を三角波信号の
波高差電圧だけレベルシフトして昇圧用のコンパレータ
１４の非反転入力に入力するレベルシフト回路１５を設
け、一方の入力に三角波信号が入力されるコンパレータ
１３，１４のうち、他方の入力に入力されるエラーアン
プ１０の検出出力の電圧レベルが三角波信号の上・下端
レベルの範囲内にあるいずれか一方のみが、エラーアン
プ１０の検出出力と三角波信号の比較出力としてのパル
ス幅変調信号を出力し、そのパルス幅変調信号により降
圧用スイッチング素子、及び昇圧用スイッチング素子の
一方のみがスイッチング制御されるようにした昇降圧Ｄ
Ｃ−ＤＣコンバータが開発された（実開平３−６３０７
８号公報参照）。
【０００７】この昇降圧ＤＣ−ＤＣコンバータでは、１
つのエラーアンプ１０の出力をレベルシフト回路１５を
介して２つのコンパレータ１３，１４に入力するという
簡素化した制御回路により、降圧及び昇圧を切り換えて
制御することができる。また、入力電圧と出力目標電圧
との差が大きい場合には、昇圧，降圧どちらか一方のみ
のスイッチング素子がオンオフするだけであるから、双
方が同一のタイミングでスイッチング制御されるものと
比較してスイッチングロスを減らすことができ、電圧変
換効率が改善される。
つのエラーアンプ１０の出力をレベルシフト回路１５を
介して２つのコンパレータ１３，１４に入力するという
簡素化した制御回路により、降圧及び昇圧を切り換えて
制御することができる。また、入力電圧と出力目標電圧
との差が大きい場合には、昇圧，降圧どちらか一方のみ
のスイッチング素子がオンオフするだけであるから、双
方が同一のタイミングでスイッチング制御されるものと
比較してスイッチングロスを減らすことができ、電圧変
換効率が改善される。
【０００８】
【発明が解決しようとする課題】しかし、昇降圧の切替
付近の直流電圧が入力されると、コンパレータ１３，１
４に入力される誤差検出信号の信号レベルが三角波の頂
点レベルに達する。このため、三角波の振幅とレベルシ
フト量とが精度良く一致していなかったり、動作条件に
より変動する場合には、昇圧，降圧のスイッチング素子
が同時にオンオフ動作することになって、電圧変換効率
は必ずしも改善されないという問題があった。
付近の直流電圧が入力されると、コンパレータ１３，１
４に入力される誤差検出信号の信号レベルが三角波の頂
点レベルに達する。このため、三角波の振幅とレベルシ
フト量とが精度良く一致していなかったり、動作条件に
より変動する場合には、昇圧，降圧のスイッチング素子
が同時にオンオフ動作することになって、電圧変換効率
は必ずしも改善されないという問題があった。
【０００９】この発明の目的は、三角波の振幅に影響さ
れることなく、常に昇圧、降圧どちらか一方のみをオン
オフする制御信号を発生させることができるＤＣ−ＤＣ
コンバータを提供することにある。
れることなく、常に昇圧、降圧どちらか一方のみをオン
オフする制御信号を発生させることができるＤＣ−ＤＣ
コンバータを提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、入力直流電圧を降圧及び昇圧させる降圧用及び昇圧
用のスイッチング回路を備え、出力電圧を制御目標電圧
に一致させる昇降圧ＤＣ−ＤＣコンバータが提供され
る。この昇降圧ＤＣ−ＤＣコンバータは、前記出力電圧
の制御目標電圧からの誤差電圧を検出するエラーアンプ
と、等しい周波数で互いに半周期位相のずれた一対の三
角波信号を発生する三角波発生回路と、前記エラーアン
プの誤差電圧検出値と前記一方の三角波信号が入力さ
れ、第１のパルス幅変調信号を出力する第１のコンパレ
ータと、前記エラーアンプの誤差電圧検出値と前記他方
の三角波信号が入力され、第２のパルス幅変調信号を出
力する第２のコンパレータと、前記第１及び第２のパル
ス幅変調信号から昇圧用及び降圧用の制御信号を形成す
る論理回路とから構成される。
に、入力直流電圧を降圧及び昇圧させる降圧用及び昇圧
用のスイッチング回路を備え、出力電圧を制御目標電圧
に一致させる昇降圧ＤＣ−ＤＣコンバータが提供され
る。この昇降圧ＤＣ−ＤＣコンバータは、前記出力電圧
の制御目標電圧からの誤差電圧を検出するエラーアンプ
と、等しい周波数で互いに半周期位相のずれた一対の三
角波信号を発生する三角波発生回路と、前記エラーアン
プの誤差電圧検出値と前記一方の三角波信号が入力さ
れ、第１のパルス幅変調信号を出力する第１のコンパレ
ータと、前記エラーアンプの誤差電圧検出値と前記他方
の三角波信号が入力され、第２のパルス幅変調信号を出
力する第２のコンパレータと、前記第１及び第２のパル
ス幅変調信号から昇圧用及び降圧用の制御信号を形成す
る論理回路とから構成される。
【００１１】この発明の昇降圧ＤＣ−ＤＣコンバータで
は、電池を電源とする電子機器の電源として使用する場
合に、入力電圧が出力電圧より高くても、低くても、安
定した出力電圧を供給できる。
は、電池を電源とする電子機器の電源として使用する場
合に、入力電圧が出力電圧より高くても、低くても、安
定した出力電圧を供給できる。
【００１２】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照して説明する。図１は、この発明の実
施の形態を示すブロック図である。図中の点線で囲んで
あるブロック１６は、電力変換回路である。電力変換回
路１６は従来から周知のものであって、ここでは従来例
のコンバータ（図４、図５）で使用した符号と共通のも
のを使用している。すなわち、電力変換回路１６は降圧
用のスイッチング素子３、コイル４、及び整流ダイオー
ド６からなる降圧回路と、昇圧用のスイッチング素子
５、整流ダイオード７、及び降圧回路と共用のコイル４
からなる昇圧回路と、平滑コンデンサ８とから構成され
ている。
いて、図面を参照して説明する。図１は、この発明の実
施の形態を示すブロック図である。図中の点線で囲んで
あるブロック１６は、電力変換回路である。電力変換回
路１６は従来から周知のものであって、ここでは従来例
のコンバータ（図４、図５）で使用した符号と共通のも
のを使用している。すなわち、電力変換回路１６は降圧
用のスイッチング素子３、コイル４、及び整流ダイオー
ド６からなる降圧回路と、昇圧用のスイッチング素子
５、整流ダイオード７、及び降圧回路と共用のコイル４
からなる昇圧回路と、平滑コンデンサ８とから構成され
ている。
【００１３】なお、実際の回路では、スイッチング素子
３，５にはＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥ
Ｔ）が一般的に使われる。また、整流ダイオード６，７
の代わりにＭＯＳＦＥＴのようなスイッチング素子を用
いた同期整流型の電力変換回路であってもよい。
３，５にはＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥ
Ｔ）が一般的に使われる。また、整流ダイオード６，７
の代わりにＭＯＳＦＥＴのようなスイッチング素子を用
いた同期整流型の電力変換回路であってもよい。
【００１４】つぎに、降圧用及び昇圧用のスイッチング
素子３，５の駆動制御部分の構成を説明する。この駆動
制御部分は、エラーアンプ２１、三角波発生回路２２，
２３、パルス幅変調（PWM）用のコンパレータ２４，２
５、オア回路２６とアンド回路２７からなる論理回路２
８、及び基準電圧源２９を備えている。
素子３，５の駆動制御部分の構成を説明する。この駆動
制御部分は、エラーアンプ２１、三角波発生回路２２，
２３、パルス幅変調（PWM）用のコンパレータ２４，２
５、オア回路２６とアンド回路２７からなる論理回路２
８、及び基準電圧源２９を備えている。
【００１５】エラーアンプ２１には、その反転入力端子
に電力変換回路１６からの出力信号Ｖｏｕｔが入力さ
れ、その非反転入力端子に基準電圧源２９からの制御目
標信号とが入力され、誤差信号Ｓ２１がそれぞれコンパ
レータ２４，２５に出力されている。コンパレータ２４
には、誤差信号Ｓ２１とともに三角波発生回路２２から
の三角波信号Ｓ２２が入力され、コンパレータ２４でパ
ルス幅変調された制御信号Ｓ２４は、それぞれオア回路
２６とアンド回路２７に供給されている。他方のコンパ
レータ２５には、同様に誤差信号Ｓ２１とともに三角波
発生回路２３から半周期だけ位相のずれた三角波信号Ｓ
２３が入力されている。このコンパレータ２５でパルス
幅変調された制御信号Ｓ２５もまた、それぞれオア回路
２６とアンド回路２７に供給されている。
に電力変換回路１６からの出力信号Ｖｏｕｔが入力さ
れ、その非反転入力端子に基準電圧源２９からの制御目
標信号とが入力され、誤差信号Ｓ２１がそれぞれコンパ
レータ２４，２５に出力されている。コンパレータ２４
には、誤差信号Ｓ２１とともに三角波発生回路２２から
の三角波信号Ｓ２２が入力され、コンパレータ２４でパ
ルス幅変調された制御信号Ｓ２４は、それぞれオア回路
２６とアンド回路２７に供給されている。他方のコンパ
レータ２５には、同様に誤差信号Ｓ２１とともに三角波
発生回路２３から半周期だけ位相のずれた三角波信号Ｓ
２３が入力されている。このコンパレータ２５でパルス
幅変調された制御信号Ｓ２５もまた、それぞれオア回路
２６とアンド回路２７に供給されている。
【００１６】オア回路２６では別個にパルス幅変調され
た制御信号Ｓ２４，Ｓ２５の論理積信号が形成され、降
圧用のスイッチング素子３を駆動するためのパルス信号
Ｓ２６として電力変換回路１６に出力されている。アン
ド回路２７では同じ制御信号Ｓ２４，Ｓ２５の論理和信
号が形成され、昇圧用のスイッチング素子５を駆動する
ためのパルス信号Ｓ２７として電力変換回路１６に出力
されている。
た制御信号Ｓ２４，Ｓ２５の論理積信号が形成され、降
圧用のスイッチング素子３を駆動するためのパルス信号
Ｓ２６として電力変換回路１６に出力されている。アン
ド回路２７では同じ制御信号Ｓ２４，Ｓ２５の論理和信
号が形成され、昇圧用のスイッチング素子５を駆動する
ためのパルス信号Ｓ２７として電力変換回路１６に出力
されている。
【００１７】降圧用のスイッチング素子３では、パルス
信号Ｓ２６のオンオフ状態に従ってオンオフを繰り返す
ことによって、入力端子１への直流入力電圧を降圧す
る。また、昇圧回路を構成するスイッチング素子５で
は、パルス信号Ｓ２７のオンオフ状態に従ってオンオフ
を繰り返すことによって直流入力電圧を昇圧して、出力
端子２からの出力信号電圧Ｖｏｕｔが制御目標電圧に等
しくなるように制御されている。
信号Ｓ２６のオンオフ状態に従ってオンオフを繰り返す
ことによって、入力端子１への直流入力電圧を降圧す
る。また、昇圧回路を構成するスイッチング素子５で
は、パルス信号Ｓ２７のオンオフ状態に従ってオンオフ
を繰り返すことによって直流入力電圧を昇圧して、出力
端子２からの出力信号電圧Ｖｏｕｔが制御目標電圧に等
しくなるように制御されている。
【００１８】つぎに、図２、図３に示すタイミング図を
参照しながら、上記構成の制御回路部分を備えたＤＣ−
ＤＣコンバータの動作について説明する。図２は、直流
入力電圧Ｖｉｎが制御目標電圧より高い場合の各信号を
示すタイミング図である。同図（Ａ）では、三角波発生
回路２２の三角波信号Ｓ２２とエラーアンプ２１からの
誤差信号Ｓ２１を重ね合わせている。また、同図（Ｂ）
では、三角波発生回路２３の三角波信号Ｓ２３とエラー
アンプ２１からの誤差信号Ｓ２１を重ね合わせている。
直流入力電圧Ｖｉｎが制御目標電圧より高いと、エラー
アンプ２１の反転入力端子に加わる出力信号電圧Ｖｏｕ
ｔも高くなるため、エラーアンプ２１の誤差信号Ｓ２１
は負方向に低くなる。
参照しながら、上記構成の制御回路部分を備えたＤＣ−
ＤＣコンバータの動作について説明する。図２は、直流
入力電圧Ｖｉｎが制御目標電圧より高い場合の各信号を
示すタイミング図である。同図（Ａ）では、三角波発生
回路２２の三角波信号Ｓ２２とエラーアンプ２１からの
誤差信号Ｓ２１を重ね合わせている。また、同図（Ｂ）
では、三角波発生回路２３の三角波信号Ｓ２３とエラー
アンプ２１からの誤差信号Ｓ２１を重ね合わせている。
直流入力電圧Ｖｉｎが制御目標電圧より高いと、エラー
アンプ２１の反転入力端子に加わる出力信号電圧Ｖｏｕ
ｔも高くなるため、エラーアンプ２１の誤差信号Ｓ２１
は負方向に低くなる。
【００１９】図２（Ａ）、（Ｂ）に示すように、三角波
信号Ｓ２２とＳ２３とは半周期分だけ位相がずれてい
る。また、直流入力電圧Ｖｉｎが制御目標電圧より高い
場合には、誤差信号Ｓ２１は、それぞれコンパレータ２
４，２５に低いレベルで供給されるから、三角波信号Ｓ
２２，Ｓ２３の谷の近傍部分と交差する。その結果、コ
ンパレータ２４，２５の制御信号Ｓ２４，Ｓ２５は、図
２（Ｃ），（Ｄ）に示すように、オン状態の重なり合い
を全く含まない一対のパルス信号として論理回路２８に
出力される。
信号Ｓ２２とＳ２３とは半周期分だけ位相がずれてい
る。また、直流入力電圧Ｖｉｎが制御目標電圧より高い
場合には、誤差信号Ｓ２１は、それぞれコンパレータ２
４，２５に低いレベルで供給されるから、三角波信号Ｓ
２２，Ｓ２３の谷の近傍部分と交差する。その結果、コ
ンパレータ２４，２５の制御信号Ｓ２４，Ｓ２５は、図
２（Ｃ），（Ｄ）に示すように、オン状態の重なり合い
を全く含まない一対のパルス信号として論理回路２８に
出力される。
【００２０】図２（Ｅ）は、論理回路２８のオア回路２
６から降圧用のスイッチング素子３に出力されるパルス
信号Ｓ２６を示している。オア回路２６からのパルス信
号Ｓ２６は、三角波信号Ｓ２２，Ｓ２３の周波数に対し
て、２倍の周波数でオンオフしている。したがって、降
圧用のスイッチング素子３はパルス信号Ｓ２６によって
高速にオンオフ動作を繰り返す。図２（Ｆ）は、アンド
回路２７から昇圧用のスイッチング素子５に出力される
パルス信号Ｓ２７を示している。アンド回路２７からの
パルス信号Ｓ２７は、三角波信号Ｓ２２，Ｓ２３の周波
数とは無関係に、常にオフとなっている。
６から降圧用のスイッチング素子３に出力されるパルス
信号Ｓ２６を示している。オア回路２６からのパルス信
号Ｓ２６は、三角波信号Ｓ２２，Ｓ２３の周波数に対し
て、２倍の周波数でオンオフしている。したがって、降
圧用のスイッチング素子３はパルス信号Ｓ２６によって
高速にオンオフ動作を繰り返す。図２（Ｆ）は、アンド
回路２７から昇圧用のスイッチング素子５に出力される
パルス信号Ｓ２７を示している。アンド回路２７からの
パルス信号Ｓ２７は、三角波信号Ｓ２２，Ｓ２３の周波
数とは無関係に、常にオフとなっている。
【００２１】このように、降圧用のスイッチング素子３
はパルス信号Ｓ２６によって高速にオンオフ動作を繰り
返すが、昇圧用のスイッチング素子５は全く動作しな
い。そのため、電力変換回路１６は出力信号電圧Ｖｏｕ
ｔを急速に制御目標電圧値に近づけるように降圧動作す
ることになる。
はパルス信号Ｓ２６によって高速にオンオフ動作を繰り
返すが、昇圧用のスイッチング素子５は全く動作しな
い。そのため、電力変換回路１６は出力信号電圧Ｖｏｕ
ｔを急速に制御目標電圧値に近づけるように降圧動作す
ることになる。
【００２２】図３は、直流入力電圧Ｖｉｎが制御目標電
圧より低い場合の各信号を示すタイミング図である。同
図（Ａ）では、三角波発生回路２２の三角波信号Ｓ２２
とエラーアンプ２１からの誤差信号Ｓ２１を重ね合わせ
ている。また、同図（Ｂ）では、三角波発生回路２３の
三角波信号Ｓ２３とエラーアンプ２１からの誤差信号Ｓ
２１を重ね合わせている。直流入力電圧Ｖｉｎが制御目
標電圧より低いと、エラーアンプ２１の反転入力端子に
加わる出力信号電圧Ｖｏｕｔが低くなるため、エラーア
ンプ２１の誤差信号Ｓ２１は正方向に高くなる。
圧より低い場合の各信号を示すタイミング図である。同
図（Ａ）では、三角波発生回路２２の三角波信号Ｓ２２
とエラーアンプ２１からの誤差信号Ｓ２１を重ね合わせ
ている。また、同図（Ｂ）では、三角波発生回路２３の
三角波信号Ｓ２３とエラーアンプ２１からの誤差信号Ｓ
２１を重ね合わせている。直流入力電圧Ｖｉｎが制御目
標電圧より低いと、エラーアンプ２１の反転入力端子に
加わる出力信号電圧Ｖｏｕｔが低くなるため、エラーア
ンプ２１の誤差信号Ｓ２１は正方向に高くなる。
【００２３】図３（Ａ）、（Ｂ）に示すように、三角波
信号Ｓ２２とＳ２３とは半周期分だけ位相がずれてい
る。また、直流入力電圧Ｖｉｎが制御目標電圧より低い
場合には、誤差信号Ｓ２１は、それぞれコンパレータ２
４，２５に高いレベルで供給されるから、三角波信号Ｓ
２２，Ｓ２３の山の近傍部分と交差する。その結果、コ
ンパレータ２４，２５の制御信号Ｓ２４，Ｓ２５は、図
３（Ｃ），（Ｄ）に示すように、オン状態の幅が広くな
って、互いに重なり合う部分を含む一対のパルス信号と
して論理回路２８に出力される。ただし、通常の電力変
換回路１６では、昇圧動作が制限されているので、この
誤差信号Ｓ２１が三角波信号Ｓ２２，Ｓ２３の山の頂点
にまで達することはない。
信号Ｓ２２とＳ２３とは半周期分だけ位相がずれてい
る。また、直流入力電圧Ｖｉｎが制御目標電圧より低い
場合には、誤差信号Ｓ２１は、それぞれコンパレータ２
４，２５に高いレベルで供給されるから、三角波信号Ｓ
２２，Ｓ２３の山の近傍部分と交差する。その結果、コ
ンパレータ２４，２５の制御信号Ｓ２４，Ｓ２５は、図
３（Ｃ），（Ｄ）に示すように、オン状態の幅が広くな
って、互いに重なり合う部分を含む一対のパルス信号と
して論理回路２８に出力される。ただし、通常の電力変
換回路１６では、昇圧動作が制限されているので、この
誤差信号Ｓ２１が三角波信号Ｓ２２，Ｓ２３の山の頂点
にまで達することはない。
【００２４】図３（Ｅ）は、論理回路２８のオア回路２
６から降圧用のスイッチング素子３に出力されるパルス
信号Ｓ２６を示している。オア回路２６からのパルス信
号Ｓ２６は、三角波信号Ｓ２２，Ｓ２３の周波数とは無
関係に、常にオフとなっている。図３（Ｆ）は、アンド
回路２７から昇圧用のスイッチング素子５に出力される
パルス信号Ｓ２７を示している。アンド回路２７からの
パルス信号Ｓ２７は、三角波信号Ｓ２２，Ｓ２３の周波
数に対して、２倍の周波数でオンオフしている。したが
って、昇圧用のスイッチング素子５はパルス信号Ｓ２７
によって高速にオンオフ動作を繰り返す。
６から降圧用のスイッチング素子３に出力されるパルス
信号Ｓ２６を示している。オア回路２６からのパルス信
号Ｓ２６は、三角波信号Ｓ２２，Ｓ２３の周波数とは無
関係に、常にオフとなっている。図３（Ｆ）は、アンド
回路２７から昇圧用のスイッチング素子５に出力される
パルス信号Ｓ２７を示している。アンド回路２７からの
パルス信号Ｓ２７は、三角波信号Ｓ２２，Ｓ２３の周波
数に対して、２倍の周波数でオンオフしている。したが
って、昇圧用のスイッチング素子５はパルス信号Ｓ２７
によって高速にオンオフ動作を繰り返す。
【００２５】このように、昇圧用のスイッチング素子５
はパルス信号Ｓ２７によって高速にオンオフ動作を繰り
返すが、降圧用のスイッチング素子３は全く動作しな
い。そのため、電力変換回路１６は出力信号電圧Ｖｏｕ
ｔを急速に制御目標電圧値に近づけるように昇圧動作す
ることになる。
はパルス信号Ｓ２７によって高速にオンオフ動作を繰り
返すが、降圧用のスイッチング素子３は全く動作しな
い。そのため、電力変換回路１６は出力信号電圧Ｖｏｕ
ｔを急速に制御目標電圧値に近づけるように昇圧動作す
ることになる。
【００２６】
【発明の効果】以上に説明したように、この発明のＤＣ
−ＤＣコンバータによれば、互いに位相が半周期だけず
れた２つの三角波信号を用いて、２つのパルス幅変調信
号を発生させ、それを元に昇圧、降圧用のスイッチング
素子に対するオンオフ信号を発生させることで、三角波
信号の頂点に誤差検出信号が達することなく、昇圧用、
降圧用の制御信号を得ることができる。したがって、三
角波信号の振幅に影響されることなく、常に昇圧、降圧
どちらか一方のスイッチング素子のみをオンオフするこ
とができる。
−ＤＣコンバータによれば、互いに位相が半周期だけず
れた２つの三角波信号を用いて、２つのパルス幅変調信
号を発生させ、それを元に昇圧、降圧用のスイッチング
素子に対するオンオフ信号を発生させることで、三角波
信号の頂点に誤差検出信号が達することなく、昇圧用、
降圧用の制御信号を得ることができる。したがって、三
角波信号の振幅に影響されることなく、常に昇圧、降圧
どちらか一方のスイッチング素子のみをオンオフするこ
とができる。
【００２７】また、電力変換回路におけるスイッチング
動作を高速化するために三角波発生回路の速度特性を厳
しくしなくても、スイッチング周波数が三角波信号の２
倍の周波数となるから、スイッチング動作の高速化がよ
り容易に実現できる。
動作を高速化するために三角波発生回路の速度特性を厳
しくしなくても、スイッチング周波数が三角波信号の２
倍の周波数となるから、スイッチング動作の高速化がよ
り容易に実現できる。
【図１】この発明の実施の形態を示すブロック図であ
る。
る。
【図２】直流入力電圧が制御目標電圧より高い場合の各
信号を示すタイミング図である。
信号を示すタイミング図である。
【図３】直流入力電圧が制御目標電圧より低い場合の各
信号を示すタイミング図である。
信号を示すタイミング図である。
【図４】従来の昇降圧ＤＣ−ＤＣコンバータの一例を示
すブロック図である。
すブロック図である。
【図５】従来の昇降圧ＤＣ−ＤＣコンバータの他の例を
示すブロック図である。
示すブロック図である。
１ 入力端子 ２ 出力端子 ３ 降圧用のスイッチング素子 ４ コイル ５ 昇圧用のスイッチング素子 ６，７ 整流ダイオード ８ 平滑コンデンサ １６ 電力変換回路 ２１ エラーアンプ ２２，２３ 三角波発生回路 ２４，２５ コンパレータ ２６ オア回路 ２７ アンド回路 ２８ 論理回路 ２９ 基準電圧源
Claims (2)
- 【請求項１】 入力直流電圧を降圧及び昇圧させる降圧
用及び昇圧用のスイッチング回路を備え、出力電圧を制
御目標電圧に一致させる昇降圧ＤＣ−ＤＣコンバータに
おいて、 前記出力電圧の制御目標電圧からの誤差電圧を検出する
エラーアンプと、 等しい周波数で互いに半周期位相のずれた一対の三角波
信号を発生する三角波発生回路と、 前記エラーアンプの誤差電圧検出値と前記一方の三角波
信号が入力され、第１のパルス幅変調信号を出力する第
１のコンパレータと、 前記エラーアンプの誤差電圧検出値と前記他方の三角波
信号が入力され、第２のパルス幅変調信号を出力する第
２のコンパレータと、 前記第１及び第２のパルス幅変調信号から昇圧用及び降
圧用の制御信号を形成する論理回路とを備えることを特
徴とする昇降圧ＤＣ−ＤＣコンバータ。 - 【請求項２】 前記論理回路では、前記第１及び第２の
パルス幅変調信号の論理積信号を降圧用の制御信号と
し、前記第１及び第２のパルス幅変調信号の論理和信号
を昇圧用の制御信号としたことを特徴とする請求項１記
載の昇降圧ＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000380732A JP4487419B2 (ja) | 2000-12-14 | 2000-12-14 | 昇降圧ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000380732A JP4487419B2 (ja) | 2000-12-14 | 2000-12-14 | 昇降圧ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002186249A true JP2002186249A (ja) | 2002-06-28 |
| JP4487419B2 JP4487419B2 (ja) | 2010-06-23 |
Family
ID=18848861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000380732A Expired - Lifetime JP4487419B2 (ja) | 2000-12-14 | 2000-12-14 | 昇降圧ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4487419B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007097361A (ja) * | 2005-09-30 | 2007-04-12 | Matsushita Electric Ind Co Ltd | 昇降圧コンバータ |
| JP2007104741A (ja) * | 2005-09-30 | 2007-04-19 | Matsushita Electric Ind Co Ltd | 昇降圧コンバータ用制御回路 |
| JP2015177613A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社日立情報通信エンジニアリング | 昇降圧コンバータ装置 |
| WO2017019093A1 (en) * | 2015-07-30 | 2017-02-02 | Halliburton Energy Services, Inc. | Non-synchronous buck converter with software-based bootstrap |
| EP3312982B1 (en) * | 2015-06-16 | 2021-07-28 | Rohm Co., Ltd. | Step-up/step-down dc/dc converter |
-
2000
- 2000-12-14 JP JP2000380732A patent/JP4487419B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007097361A (ja) * | 2005-09-30 | 2007-04-12 | Matsushita Electric Ind Co Ltd | 昇降圧コンバータ |
| JP2007104741A (ja) * | 2005-09-30 | 2007-04-19 | Matsushita Electric Ind Co Ltd | 昇降圧コンバータ用制御回路 |
| JP2015177613A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社日立情報通信エンジニアリング | 昇降圧コンバータ装置 |
| EP3312982B1 (en) * | 2015-06-16 | 2021-07-28 | Rohm Co., Ltd. | Step-up/step-down dc/dc converter |
| WO2017019093A1 (en) * | 2015-07-30 | 2017-02-02 | Halliburton Energy Services, Inc. | Non-synchronous buck converter with software-based bootstrap |
| US9800146B2 (en) | 2015-07-30 | 2017-10-24 | Halliburton Energy Services, Inc. | Non-synchronous buck converter with software-based bootstrap |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4487419B2 (ja) | 2010-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10158289B2 (en) | DC/DC converter | |
| US8456868B2 (en) | Controller for a resonant switched-mode power converter | |
| TWI587611B (zh) | 雙固定時間之升降壓切換式電源電路及其控制電路及其方法 | |
| US20090174384A1 (en) | Switching regulator and method of controlling the same | |
| EP2101400A2 (en) | Method and apparatus for AC to DC power conversion with reduced harmonic current | |
| JP2008312355A (ja) | Ａｃ−ｄｃコンバータ | |
| US20100194371A1 (en) | Dc-dc converter and switching control circuit | |
| EP1693948B1 (en) | Secondary side post regulator with PWM | |
| JP2012100376A (ja) | スイッチング電源装置 | |
| US20070053210A1 (en) | DC-DC converter | |
| JP2010154706A (ja) | スイッチングレギュレータの制御回路、方法、およびそれらを用いたスイッチングレギュレータ | |
| JP2004096816A (ja) | 多出力ｄｃ−ｄｃコンバータ | |
| TWI467900B (zh) | 降壓調整器 | |
| JP2000217340A (ja) | 最大デュ―ティ比の矩形波信号生成方法、デュ―ティ比設定回路及びｄｃ―ｄｃコンバ―タ | |
| JP2009225642A (ja) | 電源装置および半導体集積回路装置 | |
| WO2005048439A1 (ja) | 直流変換装置 | |
| JP2012029415A (ja) | Ｄｃ−ｄｃコンバータおよびスイッチング制御回路 | |
| JP2002186249A (ja) | 昇降圧ｄｃ−ｄｃコンバータ | |
| JPH1132481A (ja) | スイッチングレギュレータ | |
| JP2001086740A (ja) | Ｄｃ−ｄｃコンバータ装置 | |
| JP4039362B2 (ja) | 直流変換装置 | |
| JP6654548B2 (ja) | スイッチング電源装置 | |
| JP2001112241A (ja) | 同期整流式ｄｃ−ｄｃコンバータ | |
| JPH0727831Y2 (ja) | 昇降圧ｄｃ―ｄｃコンバータ | |
| US11637489B2 (en) | Isolated DC/DC converter and AC/DC converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040205 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040209 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070515 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100322 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |