JP2003111396A - スイッチング電源 - Google Patents
スイッチング電源Info
- Publication number
- JP2003111396A JP2003111396A JP2001300991A JP2001300991A JP2003111396A JP 2003111396 A JP2003111396 A JP 2003111396A JP 2001300991 A JP2001300991 A JP 2001300991A JP 2001300991 A JP2001300991 A JP 2001300991A JP 2003111396 A JP2003111396 A JP 2003111396A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- switching power
- power supply
- output
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 スイッチング電源の負荷変動に対する応答速
度の高速化を図る新規なスイッチング電源を提供する。 【解決手段】 降圧型ＤＣ−ＤＣコンバータ１を備えた
スイッチング電源であって、この降圧型ＤＣ−ＤＣコン
バータ１の正側の入力端子５に昇圧型ＤＣ−ＤＣコンバ
ータ３の正側の出力端子を接続し、前記降圧型ＤＣ−Ｄ
Ｃコンバータ１の正側の出力端子６に前記昇圧型ＤＣ−
ＤＣコンバータ３の正側の入力端子を接続し、前記スイ
ッチング電源内に負電圧を発生する手段を有し、この負
電圧を前記昇圧型ＤＣ−ＤＣコンバータ３のコモン電位
になるように構成してあることを特徴とするスイッチン
グ電源。
度の高速化を図る新規なスイッチング電源を提供する。 【解決手段】 降圧型ＤＣ−ＤＣコンバータ１を備えた
スイッチング電源であって、この降圧型ＤＣ−ＤＣコン
バータ１の正側の入力端子５に昇圧型ＤＣ−ＤＣコンバ
ータ３の正側の出力端子を接続し、前記降圧型ＤＣ−Ｄ
Ｃコンバータ１の正側の出力端子６に前記昇圧型ＤＣ−
ＤＣコンバータ３の正側の入力端子を接続し、前記スイ
ッチング電源内に負電圧を発生する手段を有し、この負
電圧を前記昇圧型ＤＣ−ＤＣコンバータ３のコモン電位
になるように構成してあることを特徴とするスイッチン
グ電源。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
の負荷変動に対する応答速度の高速化を図る新規なスイ
ッチング電源に関するものである。
の負荷変動に対する応答速度の高速化を図る新規なスイ
ッチング電源に関するものである。
【０００２】
【従来の技術】従来の降圧型ＤＣ−ＤＣコンバータを備
えたスイッチング電源を図６及び図７に示す。また、こ
れら従来例の動作波形図を図８に示す。図６に示すスイ
ッチング電源は、降圧型ＤＣ−ＤＣコンバータ１を備
え、入力側に外部入力電源４を接続し、同じく出力側に
負荷７を接続してある、同期整流方式の降圧型ＤＣ−Ｄ
Ｃコンバータ１を備えたスイッチング電源の基本形であ
る。
えたスイッチング電源を図６及び図７に示す。また、こ
れら従来例の動作波形図を図８に示す。図６に示すスイ
ッチング電源は、降圧型ＤＣ−ＤＣコンバータ１を備
え、入力側に外部入力電源４を接続し、同じく出力側に
負荷７を接続してある、同期整流方式の降圧型ＤＣ−Ｄ
Ｃコンバータ１を備えたスイッチング電源の基本形であ
る。
【０００３】図６のスイッチング電源の主スイッチ素子
９には、誤差増幅器１６とパルス幅変調回路（以下「Ｐ
ＷＭ回路」という。）１５とを備えた制御回路１２ｅを
接続し、出力電圧信号１９を誤差増幅器１６に入力し、
この誤差増幅器１６で基準電圧と比較増幅して、ＰＷＭ
回路１５に入力して、ＰＷＭ回路１５でパルス幅変調し
た主スイッチ用ゲート信号１８を出力するように構成し
てある。同期整流用スイッチ３０には主スイッチ用ゲー
ト信号１８を反転させた信号から作られた同期整流スイ
ッチ用ゲート信号２８を送出する。
９には、誤差増幅器１６とパルス幅変調回路（以下「Ｐ
ＷＭ回路」という。）１５とを備えた制御回路１２ｅを
接続し、出力電圧信号１９を誤差増幅器１６に入力し、
この誤差増幅器１６で基準電圧と比較増幅して、ＰＷＭ
回路１５に入力して、ＰＷＭ回路１５でパルス幅変調し
た主スイッチ用ゲート信号１８を出力するように構成し
てある。同期整流用スイッチ３０には主スイッチ用ゲー
ト信号１８を反転させた信号から作られた同期整流スイ
ッチ用ゲート信号２８を送出する。
【０００４】このようなスイッチング電源では、スイッ
チング電源の負荷急変に対する応答速度が遅く、スイッ
チング電源の出力側に多くの出力コンデンサ８を設けな
ればならないという問題点が生じた。また、入力電圧が
出力電圧に比べて大きく、例えばＣＰＵ用電源では入力
電圧５Ｖ〜１２Ｖ、出力電圧０．８Ｖ〜３．５Ｖと言う
例がある。この様に入出力電圧の比は３倍以上になるこ
とが一般的であり、負荷急増時の出力電圧のアンダーシ
ュートはそれほど大きくならないが、負荷急減時には、
図８に示すように、出力電圧の跳ね上がりが発生し、こ
れによるオーバーシュートは大きくなるという問題点が
あった。
チング電源の負荷急変に対する応答速度が遅く、スイッ
チング電源の出力側に多くの出力コンデンサ８を設けな
ればならないという問題点が生じた。また、入力電圧が
出力電圧に比べて大きく、例えばＣＰＵ用電源では入力
電圧５Ｖ〜１２Ｖ、出力電圧０．８Ｖ〜３．５Ｖと言う
例がある。この様に入出力電圧の比は３倍以上になるこ
とが一般的であり、負荷急増時の出力電圧のアンダーシ
ュートはそれほど大きくならないが、負荷急減時には、
図８に示すように、出力電圧の跳ね上がりが発生し、こ
れによるオーバーシュートは大きくなるという問題点が
あった。
【０００５】図７に示すスイッチング電源は２つの降圧
型ＤＣ−ＤＣコンバータを並列に接続してマルチフェイ
ズコンバータ２６を構成し、この２つの降圧型ＤＣ−Ｄ
Ｃコンバータの位相を１８０°にすることにより、同じ
スイッチング周波数のターンオン時期をずらして、応答
の高速化と低出力電圧リップルの実現化を可能にした。
しかし、この場合も入出力電圧の比は３倍以上になるこ
とが一般的である。その為このスイッチング電源におい
ても、負荷急減時に、図８に示すような出力電圧の跳ね
上がりが発生する点については解決することはできなか
った。
型ＤＣ−ＤＣコンバータを並列に接続してマルチフェイ
ズコンバータ２６を構成し、この２つの降圧型ＤＣ−Ｄ
Ｃコンバータの位相を１８０°にすることにより、同じ
スイッチング周波数のターンオン時期をずらして、応答
の高速化と低出力電圧リップルの実現化を可能にした。
しかし、この場合も入出力電圧の比は３倍以上になるこ
とが一般的である。その為このスイッチング電源におい
ても、負荷急減時に、図８に示すような出力電圧の跳ね
上がりが発生する点については解決することはできなか
った。
【０００６】
【発明が解決しようとする課題】本発明は、上記問題に
鑑みてなされたものであり、スイッチング電源の負荷変
動に対する応答速度の高速化を図る新規なスイッチング
電源を提供する。
鑑みてなされたものであり、スイッチング電源の負荷変
動に対する応答速度の高速化を図る新規なスイッチング
電源を提供する。
【０００７】
【課題を解決しようとする手段】上記目的を達成するた
めになされた発明は、負荷急減が発生した時のみ、昇圧
型ＤＣ−ＤＣコンバータのスイッチがオンし、又はオン
とオフを繰り返して降圧型ＤＣ−ＤＣコンバータの遅れ
による過剰出力電流分を吸収して出力電圧の跳ね上がり
を抑えることを可能にした。また、この効果に伴いスイ
ッチング電源の負荷変動に対する応答速度の高速化を可
能にした。
めになされた発明は、負荷急減が発生した時のみ、昇圧
型ＤＣ−ＤＣコンバータのスイッチがオンし、又はオン
とオフを繰り返して降圧型ＤＣ−ＤＣコンバータの遅れ
による過剰出力電流分を吸収して出力電圧の跳ね上がり
を抑えることを可能にした。また、この効果に伴いスイ
ッチング電源の負荷変動に対する応答速度の高速化を可
能にした。
【０００８】
【発明の実施の形態】以下、添付図面を用いて本発明に
係るスイッチング電源の実施例を説明する。図１及び図
２は本発明に係る実施例の回路図を示してある。また、
図３にはこれら実施例の動作波形を示し、図４及び図５
は本発明の要部の回路図を示してある。
係るスイッチング電源の実施例を説明する。図１及び図
２は本発明に係る実施例の回路図を示してある。また、
図３にはこれら実施例の動作波形を示し、図４及び図５
は本発明の要部の回路図を示してある。
【０００９】図１に示す実施例に係るスイッチング電源
は、降圧型ＤＣ−ＤＣコンバータ１を備え、この降圧型
ＤＣ−ＤＣコンバータ１の入力端子５に外部入力電源４
を接続し、同じく出力端子６に負荷７を接続してある。
また、本実施例に係るスイッチング電源は、昇圧型ＤＣ
−ＤＣコンバータ３を備え、この降圧型ＤＣ−ＤＣコン
バータ１の正の入力部に昇圧型ＤＣ−ＤＣコンバータ３
の正の出力部を接続し、同じく降圧型ＤＣ−ＤＣコンバ
ータ１の正の出力部に昇圧型ＤＣ−ＤＣコンバータ３の
正の入力部を接続してある。
は、降圧型ＤＣ−ＤＣコンバータ１を備え、この降圧型
ＤＣ−ＤＣコンバータ１の入力端子５に外部入力電源４
を接続し、同じく出力端子６に負荷７を接続してある。
また、本実施例に係るスイッチング電源は、昇圧型ＤＣ
−ＤＣコンバータ３を備え、この降圧型ＤＣ−ＤＣコン
バータ１の正の入力部に昇圧型ＤＣ−ＤＣコンバータ３
の正の出力部を接続し、同じく降圧型ＤＣ−ＤＣコンバ
ータ１の正の出力部に昇圧型ＤＣ−ＤＣコンバータ３の
正の入力部を接続してある。
【００１０】降圧型ＤＣ−ＤＣコンバータ１に制御回路
１２ａを設け、この制御回路１２ａの入力部を降圧型Ｄ
Ｃ−ＤＣコンバータ１の正の出力部に接続し、同じく出
力部を降圧型ＤＣ−ＤＣコンバータ１の主スイッチ素子
９と同期整流用スイッチ素子３０のゲートに接続してあ
る。この制御回路１２ａについては図４に示してある。
この制御回路１２ａは、誤差増幅器１６とＰＷＭ回路１
５とインバータ回路２９を備えている。また、この制御
回路１２ａは基準電圧発生回路部を備え、基準電圧源１
７に抵抗素子２０を接続してあるとともに、小信号用ス
イッチ素子３１を備え、この小信号用スイッチ素子３１
のゲートから誤動作防止信号を入力するようにしてある
とともに、ドレインに抵抗素子２０を接続して、基準電
圧を誤差増幅器１６に入力するように構成してある。
１２ａを設け、この制御回路１２ａの入力部を降圧型Ｄ
Ｃ−ＤＣコンバータ１の正の出力部に接続し、同じく出
力部を降圧型ＤＣ−ＤＣコンバータ１の主スイッチ素子
９と同期整流用スイッチ素子３０のゲートに接続してあ
る。この制御回路１２ａについては図４に示してある。
この制御回路１２ａは、誤差増幅器１６とＰＷＭ回路１
５とインバータ回路２９を備えている。また、この制御
回路１２ａは基準電圧発生回路部を備え、基準電圧源１
７に抵抗素子２０を接続してあるとともに、小信号用ス
イッチ素子３１を備え、この小信号用スイッチ素子３１
のゲートから誤動作防止信号を入力するようにしてある
とともに、ドレインに抵抗素子２０を接続して、基準電
圧を誤差増幅器１６に入力するように構成してある。
【００１１】昇圧型ＤＣ−ＤＣコンバータ３に制御回路
１２ｂを設け、この制御回路１２ｂの入力部を昇圧型Ｄ
Ｃ−ＤＣコンバータ３の正の入力部に接続し、同じく出
力部を昇圧型ＤＣ−ＤＣコンバータ３の主スイッチ素子
９のゲートに接続してあるとともに、降圧型ＤＣ−ＤＣ
コンバータ１の制御回路１２ａに接続してあり、昇圧型
ＤＣ−ＤＣコンバータ３の動作に降圧型ＤＣ−ＤＣコン
バータ１が連係動作するように構成してある。
１２ｂを設け、この制御回路１２ｂの入力部を昇圧型Ｄ
Ｃ−ＤＣコンバータ３の正の入力部に接続し、同じく出
力部を昇圧型ＤＣ−ＤＣコンバータ３の主スイッチ素子
９のゲートに接続してあるとともに、降圧型ＤＣ−ＤＣ
コンバータ１の制御回路１２ａに接続してあり、昇圧型
ＤＣ−ＤＣコンバータ３の動作に降圧型ＤＣ−ＤＣコン
バータ１が連係動作するように構成してある。
【００１２】具体的には、昇圧型ＤＣ−ＤＣコンバータ
３が昇圧動作をしている場合には、降圧型ＤＣ−ＤＣコ
ンバータ１の制御回路１２ａ内の小信号用スイッチ素子
３１が導通し降圧型ＤＣ−ＤＣコンバータ１の主スイッ
チ素子９をオフし、同期整流スイッチ素子３０のオフさ
せる事を維持する。昇圧型ＤＣ−ＤＣコンバータ３が停
止している場合には、降圧型ＤＣ−ＤＣコンバータ１が
降圧動作を行うように構成してある。
３が昇圧動作をしている場合には、降圧型ＤＣ−ＤＣコ
ンバータ１の制御回路１２ａ内の小信号用スイッチ素子
３１が導通し降圧型ＤＣ−ＤＣコンバータ１の主スイッ
チ素子９をオフし、同期整流スイッチ素子３０のオフさ
せる事を維持する。昇圧型ＤＣ−ＤＣコンバータ３が停
止している場合には、降圧型ＤＣ−ＤＣコンバータ１が
降圧動作を行うように構成してある。
【００１３】昇圧型ＤＣ−ＤＣコンバータ３に備えた制
御回路１２ｂについては図５に示してある。この制御回
路１２ｂは、２個の演算増幅器２２とＰＷＭ回路１５と
を備えている。これら２個の演算増幅器２２は直列に接
続してあり、入力側の演算増幅器２２は出力電圧信号１
９を受けて出力電圧の跳ね上がりを検出するためのもの
であり、出力側の演算増幅器２２は比較器でも良く、こ
れは昇圧型ＤＣ−ＤＣコンバータ３の動作を一定期間維
持させるためのものである。また、この制御回路１２ｂ
は、入力側の演算増幅器２２の出力側にピーク電流検出
回路２３を接続し、このピーク電流検出回路２３の出力
側にＰＷＭ回路１５を接続してある。
御回路１２ｂについては図５に示してある。この制御回
路１２ｂは、２個の演算増幅器２２とＰＷＭ回路１５と
を備えている。これら２個の演算増幅器２２は直列に接
続してあり、入力側の演算増幅器２２は出力電圧信号１
９を受けて出力電圧の跳ね上がりを検出するためのもの
であり、出力側の演算増幅器２２は比較器でも良く、こ
れは昇圧型ＤＣ−ＤＣコンバータ３の動作を一定期間維
持させるためのものである。また、この制御回路１２ｂ
は、入力側の演算増幅器２２の出力側にピーク電流検出
回路２３を接続し、このピーク電流検出回路２３の出力
側にＰＷＭ回路１５を接続してある。
【００１４】本実施例に係るスイッチング電源は、反転
型ＤＣ−ＤＣコンバータ２を設けてあり、この反転型Ｄ
Ｃ−ＤＣコンバータ２の入力部を降圧型ＤＣ−ＤＣコン
バータ１の入力部に接続し、この反転型ＤＣ−ＤＣコン
バータ２の負の出力部を昇圧型ＤＣ−ＤＣコンバータ３
の負の入力部に接続し、この反転型ＤＣ−ＤＣコンバー
タ２の正の出力部を降圧型ＤＣ−ＤＣコンバータ１の負
の出力部に接続してある。
型ＤＣ−ＤＣコンバータ２を設けてあり、この反転型Ｄ
Ｃ−ＤＣコンバータ２の入力部を降圧型ＤＣ−ＤＣコン
バータ１の入力部に接続し、この反転型ＤＣ−ＤＣコン
バータ２の負の出力部を昇圧型ＤＣ−ＤＣコンバータ３
の負の入力部に接続し、この反転型ＤＣ−ＤＣコンバー
タ２の正の出力部を降圧型ＤＣ−ＤＣコンバータ１の負
の出力部に接続してある。
【００１５】また、反転型ＤＣ−ＤＣコンバータ２に制
御回路１２ｃを設け、この制御回路１２の入力部を反転
型ＤＣ−ＤＣコンバータ２の負の出力部に接続し、同じ
く出力部を反転型ＤＣ−ＤＣコンバータ２の主スイッチ
素子９のゲートに接続してある。制御回路１２ｃは安定
化された負電圧を反転型ＤＣ−ＤＣコンバータ２の出力
部に発生させる定電圧制御回路である。
御回路１２ｃを設け、この制御回路１２の入力部を反転
型ＤＣ−ＤＣコンバータ２の負の出力部に接続し、同じ
く出力部を反転型ＤＣ−ＤＣコンバータ２の主スイッチ
素子９のゲートに接続してある。制御回路１２ｃは安定
化された負電圧を反転型ＤＣ−ＤＣコンバータ２の出力
部に発生させる定電圧制御回路である。
【００１６】以上のように降圧型ＤＣ−ＤＣコンバータ
１に昇圧型ＤＣ−ＤＣコンバータ３と反転型ＤＣ−ＤＣ
コンバータ２を接続することにより、反転型ＤＣ−ＤＣ
コンバータ２で負電圧を発生して、この負電圧を昇圧型
ＤＣ−ＤＣコンバータ３のコモン電位になるようにして
ある。
１に昇圧型ＤＣ−ＤＣコンバータ３と反転型ＤＣ−ＤＣ
コンバータ２を接続することにより、反転型ＤＣ−ＤＣ
コンバータ２で負電圧を発生して、この負電圧を昇圧型
ＤＣ−ＤＣコンバータ３のコモン電位になるようにして
ある。
【００１７】以上のように構成してあるスイッチング電
源は以下のように作用する。負荷急減が発生するまで
は、降圧型ＤＣ−ＤＣコンバータ１の主スイッチ素子９
及び同期整流スイッチ素子３０はスイッチングし降圧動
作を維持する。昇圧型ＤＣ−ＤＣコンバータ３の主スイ
ッチ素子９はオフを維持している。負荷急減が発生する
と、昇圧型ＤＣ−ＤＣコンバータ３が動作するととも
に、降圧型ＤＣ−ＤＣコンバータ１の制御回路１２ａ内
の小信号用スイッチ素子３１が導通して強制的に基準電
圧を下げ、降圧型ＤＣ−ＤＣコンバータ１が出力停止動
作に入る。
源は以下のように作用する。負荷急減が発生するまで
は、降圧型ＤＣ−ＤＣコンバータ１の主スイッチ素子９
及び同期整流スイッチ素子３０はスイッチングし降圧動
作を維持する。昇圧型ＤＣ−ＤＣコンバータ３の主スイ
ッチ素子９はオフを維持している。負荷急減が発生する
と、昇圧型ＤＣ−ＤＣコンバータ３が動作するととも
に、降圧型ＤＣ−ＤＣコンバータ１の制御回路１２ａ内
の小信号用スイッチ素子３１が導通して強制的に基準電
圧を下げ、降圧型ＤＣ−ＤＣコンバータ１が出力停止動
作に入る。
【００１８】また、昇圧型ＤＣ−ＤＣコンバータ３の主
インダクタ電流ＩＬ２が図３に示す設定値ＩＬ２Ｐに達
すると、昇圧型ＤＣ−ＤＣコンバータ３の制御回路１２
ｂに設けたピーク電流検出回路２３が昇圧型ＤＣ‐ＤＣ
コンバータ３の主スイッチ素子９のゲート信号をオフさ
せる信号を発生させる。一定期間後にまた昇圧型ＤＣ‐
ＤＣコンバータ３の主スイッチ素子９をオンし、図３の
ＩＬ２の波形が示すように昇圧型ＤＣ−ＤＣコンバータ
３の主スイッチ素子９はオンとオフを繰り返す。
インダクタ電流ＩＬ２が図３に示す設定値ＩＬ２Ｐに達
すると、昇圧型ＤＣ−ＤＣコンバータ３の制御回路１２
ｂに設けたピーク電流検出回路２３が昇圧型ＤＣ‐ＤＣ
コンバータ３の主スイッチ素子９のゲート信号をオフさ
せる信号を発生させる。一定期間後にまた昇圧型ＤＣ‐
ＤＣコンバータ３の主スイッチ素子９をオンし、図３の
ＩＬ２の波形が示すように昇圧型ＤＣ−ＤＣコンバータ
３の主スイッチ素子９はオンとオフを繰り返す。
【００１９】ピーク電流検出回路２３は、昇圧型ＤＣ‐
ＤＣコンバータ３の主スイッチ電流又はインダクタ電流
を入力信号とする事を前提としている。しかし図３の様
にインダクタ電流が不連続モード動作の場合、降圧型Ｄ
Ｃ−ＤＣコンバータ１の出力電圧と負電圧の和を電圧源
とする、ＣＲ充放電回路が電流検出回路の代わりとな
る。コンデンサ電圧波形を主スイッチ電流波形信号の代
わりとして使える。
ＤＣコンバータ３の主スイッチ電流又はインダクタ電流
を入力信号とする事を前提としている。しかし図３の様
にインダクタ電流が不連続モード動作の場合、降圧型Ｄ
Ｃ−ＤＣコンバータ１の出力電圧と負電圧の和を電圧源
とする、ＣＲ充放電回路が電流検出回路の代わりとな
る。コンデンサ電圧波形を主スイッチ電流波形信号の代
わりとして使える。
【００２０】昇圧型ＤＣ−ＤＣコンバータ３の主スイッ
チ素子９が昇圧動作を開始すると、降圧型ＤＣ−ＤＣコ
ンバータ１の主スイッチ素子９はオフし、同期整流スイ
ッチ素子３０は導通し続ける。降圧型ＤＣ−ＤＣコンバ
ータ１の遅れによる過剰出力電流分、例えば、制御回路
１２の遅れによる過剰な出力電流分やインダクタ１１の
回生電流分、を昇圧型ＤＣ−ＤＣコンバータ３が吸収し
て降圧型ＤＣ−ＤＣコンバータ１の出力電圧の跳ね上が
りを抑える。また、反転型コンバータ２により負電圧が
発生し、この負電圧を用いた昇圧型ＤＣ−ＤＣコンバー
タ３のスイッチング動作により出力電圧変動ΔＶｏが小
さく抑えれられる。なお、負荷急減時の出力電圧変動の
式は以下のように示される。
チ素子９が昇圧動作を開始すると、降圧型ＤＣ−ＤＣコ
ンバータ１の主スイッチ素子９はオフし、同期整流スイ
ッチ素子３０は導通し続ける。降圧型ＤＣ−ＤＣコンバ
ータ１の遅れによる過剰出力電流分、例えば、制御回路
１２の遅れによる過剰な出力電流分やインダクタ１１の
回生電流分、を昇圧型ＤＣ−ＤＣコンバータ３が吸収し
て降圧型ＤＣ−ＤＣコンバータ１の出力電圧の跳ね上が
りを抑える。また、反転型コンバータ２により負電圧が
発生し、この負電圧を用いた昇圧型ＤＣ−ＤＣコンバー
タ３のスイッチング動作により出力電圧変動ΔＶｏが小
さく抑えれられる。なお、負荷急減時の出力電圧変動の
式は以下のように示される。
【００２１】
【数１】
なお、Ｌは降圧型ＤＣ−ＤＣコンバータ1のインダクタ
ンス、Ｃは降圧型ＤＣ−ＤＣコンバータ１のキャパシタ
ンス、ＩＯＨ−ＩＯＬは負荷電流の変化量、Ｖ０は出力
電圧である。昇圧コンバータ３を動作させる事は、（数
１）に於いてＬを小さくし、Ｖｏを大きくする事にな
る。
ンス、Ｃは降圧型ＤＣ−ＤＣコンバータ１のキャパシタ
ンス、ＩＯＨ−ＩＯＬは負荷電流の変化量、Ｖ０は出力
電圧である。昇圧コンバータ３を動作させる事は、（数
１）に於いてＬを小さくし、Ｖｏを大きくする事にな
る。
【００２２】図２に示す実施例に係るスイッチング電源
は、絶縁型ＤＣ−ＤＣコンバータ１４を備え、この絶縁
型ＤＣ−ＤＣコンバータ１４の正の出力とコモン電位に
降圧型ＤＣ−ＤＣコンバータ１の入力部を接続してあ
り、この降圧型ＤＣ−ＤＣコンバータ１の出力部はこの
スイッチング電源の出力端子６になっており、負荷７と
接続してある。
は、絶縁型ＤＣ−ＤＣコンバータ１４を備え、この絶縁
型ＤＣ−ＤＣコンバータ１４の正の出力とコモン電位に
降圧型ＤＣ−ＤＣコンバータ１の入力部を接続してあ
り、この降圧型ＤＣ−ＤＣコンバータ１の出力部はこの
スイッチング電源の出力端子６になっており、負荷７と
接続してある。
【００２３】絶縁型ＤＣ−ＤＣコンバータ１４の負の出
力を昇圧型ＤＣ−ＤＣコンバータ３のコモン電位になる
ように、絶縁型ＤＣ−ＤＣコンバータ１４に昇圧型ＤＣ
−ＤＣコンバータ３を接続してある。また、この絶縁型
ＤＣ−ＤＣコンバータ１４のトランス１３の二次巻線に
センタータップを設け、このセンタータップを降圧型Ｄ
Ｃ−ＤＣコンバータ１の負の入力部を接続してある。
力を昇圧型ＤＣ−ＤＣコンバータ３のコモン電位になる
ように、絶縁型ＤＣ−ＤＣコンバータ１４に昇圧型ＤＣ
−ＤＣコンバータ３を接続してある。また、この絶縁型
ＤＣ−ＤＣコンバータ１４のトランス１３の二次巻線に
センタータップを設け、このセンタータップを降圧型Ｄ
Ｃ−ＤＣコンバータ１の負の入力部を接続してある。
【００２４】また、降圧型ＤＣ−ＤＣコンバータ１の正
の出力部に昇圧型ＤＣ−ＤＣコンバータ３の正の入力部
を接続してある。降圧型ＤＣ−ＤＣコンバータ１に図４
に示す制御回路１２ａを設け、この制御回路１２ａの入
力部を降圧型ＤＣ−ＤＣコンバータ１の正の出力部に接
続し、同じく出力部を降圧型ＤＣ−ＤＣコンバータ１の
主スイッチ素子９及び同期整流用スイッチ素子３０のゲ
ートに接続してある。
の出力部に昇圧型ＤＣ−ＤＣコンバータ３の正の入力部
を接続してある。降圧型ＤＣ−ＤＣコンバータ１に図４
に示す制御回路１２ａを設け、この制御回路１２ａの入
力部を降圧型ＤＣ−ＤＣコンバータ１の正の出力部に接
続し、同じく出力部を降圧型ＤＣ−ＤＣコンバータ１の
主スイッチ素子９及び同期整流用スイッチ素子３０のゲ
ートに接続してある。
【００２５】また、昇圧型ＤＣ−ＤＣコンバータ３に図
５に示す制御回路１２ｂを設け、この制御回路１２ｂの
入力部を昇圧型ＤＣ−ＤＣコンバータ３の正の入力部に
接続し、同じく出力部を昇圧型ＤＣ−ＤＣコンバータ３
の主スイッチ素子９のゲートに接続してあるとともに、
降圧型ＤＣ−ＤＣコンバータ１の制御回路１２ａに接続
してあり、昇圧型ＤＣ−ＤＣコンバータ３の動作に降圧
型ＤＣ−ＤＣコンバータ１が連係動作するように構成し
てある。
５に示す制御回路１２ｂを設け、この制御回路１２ｂの
入力部を昇圧型ＤＣ−ＤＣコンバータ３の正の入力部に
接続し、同じく出力部を昇圧型ＤＣ−ＤＣコンバータ３
の主スイッチ素子９のゲートに接続してあるとともに、
降圧型ＤＣ−ＤＣコンバータ１の制御回路１２ａに接続
してあり、昇圧型ＤＣ−ＤＣコンバータ３の動作に降圧
型ＤＣ−ＤＣコンバータ１が連係動作するように構成し
てある。
【００２６】具体的には、昇圧型ＤＣ−ＤＣコンバータ
３が昇圧動作している場合には、降圧型ＤＣ−ＤＣコン
バータ１の制御回路１２ａ内の小信号用スイッチ素子３
１が導通し、降圧型ＤＣ−ＤＣコンバータ１の主スイッ
チ素子９オフさせ、同期整流用スイッチ素子３０をオン
させる。昇圧型ＤＣ−ＤＣコンバータ３が停止している
場合には、降圧型ＤＣ−ＤＣコンバータ１の主スイッチ
素子９と同期整流用スイッチ素子３０が交互にスイッチ
ングし降圧動作をするように構成してある。
３が昇圧動作している場合には、降圧型ＤＣ−ＤＣコン
バータ１の制御回路１２ａ内の小信号用スイッチ素子３
１が導通し、降圧型ＤＣ−ＤＣコンバータ１の主スイッ
チ素子９オフさせ、同期整流用スイッチ素子３０をオン
させる。昇圧型ＤＣ−ＤＣコンバータ３が停止している
場合には、降圧型ＤＣ−ＤＣコンバータ１の主スイッチ
素子９と同期整流用スイッチ素子３０が交互にスイッチ
ングし降圧動作をするように構成してある。
【００２７】絶縁型ＤＣ−ＤＣコンバータ１４の正側の
出力部に図９に示すものと略同様の制御回路１２ｄを接
続し、この制御回路１２ｄの出力部を絶縁型ＤＣ−ＤＣ
コンバータ１４の主スイッチ素子９のゲートに接続し、
絶縁型ＤＣ−ＤＣコンバータ１４の正の出力電圧を安定
化させるように主スイッチ素子９を制御するようにして
ある。ただし制御回路１２ｄでは図９の同期整流用信号
２８は不要であり、フォトカプラを用いてＰＷＭ回路１
５と誤差増幅器１６の間を絶縁している。この２点が、
制御回路１２ｅと異なる。さらに、絶縁型ＤＣ−ＤＣコ
ンバータ１４の正の出力部にコンデンサ８を設けてあ
り、このコンデンサ８は降圧型ＤＣ−ＤＣコンバータ１
の入力コンデンサと昇圧型ＤＣ−ＤＣコンバータ３の出
力コンデンサの役割を果たす。
出力部に図９に示すものと略同様の制御回路１２ｄを接
続し、この制御回路１２ｄの出力部を絶縁型ＤＣ−ＤＣ
コンバータ１４の主スイッチ素子９のゲートに接続し、
絶縁型ＤＣ−ＤＣコンバータ１４の正の出力電圧を安定
化させるように主スイッチ素子９を制御するようにして
ある。ただし制御回路１２ｄでは図９の同期整流用信号
２８は不要であり、フォトカプラを用いてＰＷＭ回路１
５と誤差増幅器１６の間を絶縁している。この２点が、
制御回路１２ｅと異なる。さらに、絶縁型ＤＣ−ＤＣコ
ンバータ１４の正の出力部にコンデンサ８を設けてあ
り、このコンデンサ８は降圧型ＤＣ−ＤＣコンバータ１
の入力コンデンサと昇圧型ＤＣ−ＤＣコンバータ３の出
力コンデンサの役割を果たす。
【００２８】以上のように構成してあるスイッチング電
源は以下のように作用する。通常動作時は、負荷電流を
降圧型ＤＣ−ＤＣコンバータ１が供給する。負荷急減が
発生するまでは、降圧型ＤＣ−ＤＣコンバータ１の主ス
イッチ素子９、同期整流用スイッチ素子３０は交互にス
イッチングし、降圧動作を行っている。昇圧型ＤＣ−Ｄ
Ｃコンバータ３の主スイッチ素子９はオフし昇圧動作を
停止している。負荷急減が発生すると、昇圧型ＤＣ−Ｄ
Ｃコンバータ３が動作するとともに、降圧型ＤＣ−ＤＣ
コンバータ１の制御回路１２ａ内の小信号用スイッチ素
子３１が導通して強制的に基準電圧を下げ、降圧型ＤＣ
−ＤＣコンバータ１が出力停止動作に入る。
源は以下のように作用する。通常動作時は、負荷電流を
降圧型ＤＣ−ＤＣコンバータ１が供給する。負荷急減が
発生するまでは、降圧型ＤＣ−ＤＣコンバータ１の主ス
イッチ素子９、同期整流用スイッチ素子３０は交互にス
イッチングし、降圧動作を行っている。昇圧型ＤＣ−Ｄ
Ｃコンバータ３の主スイッチ素子９はオフし昇圧動作を
停止している。負荷急減が発生すると、昇圧型ＤＣ−Ｄ
Ｃコンバータ３が動作するとともに、降圧型ＤＣ−ＤＣ
コンバータ１の制御回路１２ａ内の小信号用スイッチ素
子３１が導通して強制的に基準電圧を下げ、降圧型ＤＣ
−ＤＣコンバータ１が出力停止動作に入る。
【００２９】また、昇圧型ＤＣ−ＤＣコンバータ３の主
インダクタ電流ＩＬ２が図３に示す設定値ＩＬ２Ｐに達
すると、昇圧型ＤＣ−ＤＣコンバータ３の制御回路１２
ｂに設けたピーク電流検出回路２３が昇圧型ＤＣ‐ＤＣ
コンバータ３の主スイッチ素子９のゲート信号をオフさ
せる信号を発生させる。一定期間後にまた昇圧型ＤＣ‐
ＤＣコンバータ３の主スイッチ素子９をオンし、図３の
ＩＬ２の波形が示すように昇圧型ＤＣ−ＤＣコンバータ
３の主スイッチ素子９はオンとオフを繰り返す。
インダクタ電流ＩＬ２が図３に示す設定値ＩＬ２Ｐに達
すると、昇圧型ＤＣ−ＤＣコンバータ３の制御回路１２
ｂに設けたピーク電流検出回路２３が昇圧型ＤＣ‐ＤＣ
コンバータ３の主スイッチ素子９のゲート信号をオフさ
せる信号を発生させる。一定期間後にまた昇圧型ＤＣ‐
ＤＣコンバータ３の主スイッチ素子９をオンし、図３の
ＩＬ２の波形が示すように昇圧型ＤＣ−ＤＣコンバータ
３の主スイッチ素子９はオンとオフを繰り返す。
【００３０】昇圧型ＤＣ−ＤＣコンバータ３の主スイッ
チ素子９が昇圧動作を開始すると、降圧型ＤＣ−ＤＣコ
ンバータ１の主スイッチ素子９はオフし、同期整流スイ
ッチ素子３０は導通し続ける。降圧型ＤＣ−ＤＣコンバ
ータ１の遅れによる過剰出力電流分、例えば、制御回路
１２の遅れによる過剰な出力電流分やインダクタ１１の
回生電流分、を昇圧型ＤＣ−ＤＣコンバータ３が吸収し
て出力電圧の跳ね上がりを抑える。また、昇圧型ＤＣ−
ＤＣコンバータ３の主スイッチ素子９がオンすると負荷
急増時の出力電圧変動が小さく抑えられる。
チ素子９が昇圧動作を開始すると、降圧型ＤＣ−ＤＣコ
ンバータ１の主スイッチ素子９はオフし、同期整流スイ
ッチ素子３０は導通し続ける。降圧型ＤＣ−ＤＣコンバ
ータ１の遅れによる過剰出力電流分、例えば、制御回路
１２の遅れによる過剰な出力電流分やインダクタ１１の
回生電流分、を昇圧型ＤＣ−ＤＣコンバータ３が吸収し
て出力電圧の跳ね上がりを抑える。また、昇圧型ＤＣ−
ＤＣコンバータ３の主スイッチ素子９がオンすると負荷
急増時の出力電圧変動が小さく抑えられる。
【００３１】なお、上記実施例は、一例に過ぎず、降圧
型ＤＣ−ＤＣコンバータ１の出力電圧の負側の電位をゼ
ロ電位として共有する負電圧を発生する手段を有するも
のであれば、必ずしも反転型ＤＣ−ＤＣコンバータ２や
絶縁型ＤＣ−ＤＣコンバータ１４を用いる必要はない。
また、上記実施例では基本的な降圧型ＤＣ−ＤＣコンバ
ータ１を用いたが、２つの降圧型ＤＣ−ＤＣコンバータ
を並列に接続してなるマルチフェイズコンバータを用い
ても同様の作用をする。
型ＤＣ−ＤＣコンバータ１の出力電圧の負側の電位をゼ
ロ電位として共有する負電圧を発生する手段を有するも
のであれば、必ずしも反転型ＤＣ−ＤＣコンバータ２や
絶縁型ＤＣ−ＤＣコンバータ１４を用いる必要はない。
また、上記実施例では基本的な降圧型ＤＣ−ＤＣコンバ
ータ１を用いたが、２つの降圧型ＤＣ−ＤＣコンバータ
を並列に接続してなるマルチフェイズコンバータを用い
ても同様の作用をする。
【００３２】又、図４に示すＰＷＭ方式は、従来のどの
制御方式でも可能で、電圧モード制御方式に限らず、電
流モード制御方式やリップルモード制御方式でも良い事
は言うまでもない。
制御方式でも可能で、電圧モード制御方式に限らず、電
流モード制御方式やリップルモード制御方式でも良い事
は言うまでもない。
【００３３】更に、出力電圧可変の用途の場合も、図
４、図５に於いて基準電圧１７をＤＣ−ＡＣコンバータ
とすれば問題無く、高速応答な作用を示す。
４、図５に於いて基準電圧１７をＤＣ−ＡＣコンバータ
とすれば問題無く、高速応答な作用を示す。
【００３４】
【発明の効果】本願発明は、負荷急減が発生した時の
み、昇圧型ＤＣ−ＤＣコンバータのスイッチがオンし、
又はオンとオフを繰り返して降圧型ＤＣ−ＤＣコンバー
タの遅れによる過剰出力電流分を吸収して出力電圧の跳
ね上がりを抑える効果がある。また、この効果に伴いス
イッチング電源の負荷変動に対する応答速度の高速化を
可能にする効果がある。
み、昇圧型ＤＣ−ＤＣコンバータのスイッチがオンし、
又はオンとオフを繰り返して降圧型ＤＣ−ＤＣコンバー
タの遅れによる過剰出力電流分を吸収して出力電圧の跳
ね上がりを抑える効果がある。また、この効果に伴いス
イッチング電源の負荷変動に対する応答速度の高速化を
可能にする効果がある。
【図１】 本発明に係る一実施例を示すブロック図であ
る。
る。
【図２】 図１図示とは別の実施例を示すブロック図で
ある。
ある。
【図３】 実施例の動作波形図である。
【図４】 実施例に係る降圧型ＤＣ−ＤＣコンバータの
制御回路を示すブロック図である。
制御回路を示すブロック図である。
【図５】 実施例に係る昇圧型ＤＣ−ＤＣコンバータの
制御回路を示すブロック図である。
制御回路を示すブロック図である。
【図６】 従来例を示すブロック図である。
【図７】 図６図示とは別の従来例を示すブロック図で
ある。
ある。
【図８】 従来例の動作波形図である。
【図９】 従来例に係る制御回路のブロック図である。
１ 降圧型ＤＣ−ＤＣコンバータ
２ 反転型ＤＣ−ＤＣコンバータ
３ 昇圧型ＤＣ−ＤＣコンバータ
４ 外部入力電源
５ 入力端子
６ 出力端子
７ 負荷
８ コンデンサ
９ スイッチ素子
１０ ダイオード
１１ インダクタ
１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ 制御回路
１３ トランス
１４ 絶縁型ＤＣ−ＤＣコンバータ
１５ ＰＷＭ回路
１６ 誤差増幅器
１７ 基準電圧
１８ 主スイッチ用ゲート信号
１９ 出力電圧信号
２０ 抵抗素子
２１ 誤動作防止信号
２２ 演算増幅器
２３ ピーク電流検出回路
２４ 誤動作防止信号
２５ 電流信号
２６ マルチフェイズコンバータ
２７ 電流検出回路
２８ 同期整流スイッチ用ゲート信号
２９ インバータ
３０ 同期整流用スイッチ素子
３１ 小信号用スイッチ素子
Claims (7)
- 【請求項１】 降圧型ＤＣ−ＤＣコンバータを備えたス
イッチング電源であって、この降圧型ＤＣ−ＤＣコンバ
ータの正の入力端子に昇圧型ＤＣ−ＤＣコンバータの正
の出力端子を接続し、前記降圧型ＤＣ−ＤＣコンバータ
の正の出力端子に前記昇圧型ＤＣ−ＤＣコンバータの正
の入力端子を接続し、前記降圧型ＤＣ−ＤＣコンバータ
の出力電圧の負側の電位をゼロ電位として共有する負電
圧を発生する手段を有し、この負電圧を前記昇圧型ＤＣ
−ＤＣコンバータのコモン電位になるように構成してあ
ることを特徴とするスイッチング電源。 - 【請求項２】 前記請求項１記載のスイッチング電源に
おいて、負電圧を発生する手段が前記降圧型ＤＣ−ＤＣ
コンバータに入力端子が共通な反転型ＤＣ−ＤＣコンバ
ータであることを特徴とするスイッチング電源。 - 【請求項３】 前記請求項１記載のスイッチング電源に
おいて、２出力の絶縁型ＤＣ−ＤＣコンバータを備え、
この絶縁型ＤＣ−ＤＣコンバータの第１の出力に前記降
圧型ＤＣ−ＤＣコンバータの入力部を接続し、この絶縁
型ＤＣ−ＤＣコンバータの第２の出力が負電圧を発生す
る手段であることを特徴とするスイッチング電源。 - 【請求項４】 前記請求項３記載のスイッチング電源に
おいて、前記絶縁型ＤＣ−ＤＣコンバータのトランスの
二次巻線にセンタータップを設け、このセンタータップ
を前記降圧型ＤＣ−ＤＣコンバータの負の入力部に接続
してあることを特徴とするスイッチング電源。 - 【請求項５】 前記請求項１乃至４のいずれかに記載の
スイッチング電源において、前記降圧型ＤＣ−ＤＣコン
バータがマルチフェイズコンバータであることを特徴と
するスイッチング電源。 - 【請求項６】 前記請求項１乃至５のいずれかに記載の
スイッチング電源において、前記降圧型ＤＣ−ＤＣコン
バータのスイッチ素子に制御回路を接続し、この制御回
路は、誤差増幅器とパルス幅変調回路を有し、基準電圧
源、比較抵抗及びスイッチ素子とからなる基準電圧発生
回路部を備えていることを特徴とするスイッチング電
源。 - 【請求項７】 前記請求項１乃至６のいずれかに記載の
スイッチング電源において、前記昇圧型ＤＣ−ＤＣコン
バータのスイッチ素子に制御回路を接続し、この制御回
路は、２個の演算増幅器又は比較器とパルス幅変調回路
を有し、入力側の前記演算増幅器で負荷急減を検出し、
ピーク電流検出回路またはＣＲ充放電回路を有し、この
ピーク電流検出回路またはＣＲ充放電回路の出力側に前
記パルス幅変調器を接続してあることを特徴とするスイ
ッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001300991A JP2003111396A (ja) | 2001-09-28 | 2001-09-28 | スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001300991A JP2003111396A (ja) | 2001-09-28 | 2001-09-28 | スイッチング電源 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003111396A true JP2003111396A (ja) | 2003-04-11 |
Family
ID=19121474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001300991A Pending JP2003111396A (ja) | 2001-09-28 | 2001-09-28 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003111396A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005064322A (ja) * | 2003-08-18 | 2005-03-10 | Matsushita Electric Ind Co Ltd | マルチフェーズ回路およびそれを搭載した電子機器 |
| WO2006059585A1 (ja) * | 2004-11-30 | 2006-06-08 | Advantest Corporation | 試験装置、及び電源回路 |
| CN101953059A (zh) * | 2007-11-20 | 2011-01-19 | 法雷奥电机控制系统公司 | 电压升压电路 |
| JP2019216577A (ja) * | 2018-06-13 | 2019-12-19 | 朋程科技股▲ふん▼有限公司 | 交流電源装置およびその電圧コンバータ |
| JP2020102336A (ja) * | 2018-12-21 | 2020-07-02 | シーシーエス株式会社 | 光照射システム及び電源装置 |
-
2001
- 2001-09-28 JP JP2001300991A patent/JP2003111396A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005064322A (ja) * | 2003-08-18 | 2005-03-10 | Matsushita Electric Ind Co Ltd | マルチフェーズ回路およびそれを搭載した電子機器 |
| WO2006059585A1 (ja) * | 2004-11-30 | 2006-06-08 | Advantest Corporation | 試験装置、及び電源回路 |
| JP2006155419A (ja) * | 2004-11-30 | 2006-06-15 | Advantest Corp | 試験装置、及び電源回路 |
| US7236905B2 (en) | 2004-11-30 | 2007-06-26 | Advantest Corporation | Test apparatus and power supply circuit |
| JP4599146B2 (ja) * | 2004-11-30 | 2010-12-15 | 株式会社アドバンテスト | 試験装置、及び電源回路 |
| CN101953059A (zh) * | 2007-11-20 | 2011-01-19 | 法雷奥电机控制系统公司 | 电压升压电路 |
| JP2019216577A (ja) * | 2018-06-13 | 2019-12-19 | 朋程科技股▲ふん▼有限公司 | 交流電源装置およびその電圧コンバータ |
| JP2020102336A (ja) * | 2018-12-21 | 2020-07-02 | シーシーエス株式会社 | 光照射システム及び電源装置 |
| JP7086830B2 (ja) | 2018-12-21 | 2022-06-20 | シーシーエス株式会社 | 光照射システム及び電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10050559B2 (en) | Control architecture with improved transient response | |
| JP5739832B2 (ja) | 昇降圧型ｄｃ−ｄｃコンバータの制御回路、昇降圧型ｄｃ−ｄｃコンバータの制御方法、および昇降圧型ｄｃ−ｄｃコンバータ | |
| US7773392B2 (en) | Isolated switching power supply apparatus | |
| US8837175B2 (en) | Systems and methods for adaptive switching frequency control in switching-mode power conversion systems | |
| US7872458B2 (en) | DC-to-DC converter | |
| US8866450B2 (en) | Electronic device and method for DC-DC conversion | |
| US8149601B2 (en) | Adaptive slope compensation method for stabilizing a continuous conduction mode converter | |
| JP3300683B2 (ja) | スイッチング電源 | |
| JP2007523587A (ja) | スイッチング周波数が負荷に応答自在なｄｃ−ｄｃ電圧レギュレータ | |
| US6778412B2 (en) | Synchronous converter with reverse current protection through variable inductance | |
| US11779826B2 (en) | Multi-phase switched-mode power supplies | |
| JP3451419B2 (ja) | スイッチング電源装置 | |
| JP4252269B2 (ja) | 多出力ｄｃ−ｄｃコンバータ | |
| JP6794250B2 (ja) | 位相補償回路及びこれを用いたｄｃ／ｄｃコンバータ | |
| US7193867B2 (en) | DC converter | |
| JP2003111396A (ja) | スイッチング電源 | |
| JP6794249B2 (ja) | 位相補償回路及びこれを用いたｄｃ／ｄｃコンバータ | |
| JP2001309646A (ja) | スイッチング電源装置 | |
| JP2000116134A (ja) | 電源装置 | |
| JP3214687B2 (ja) | 降圧形高力率コンバータ | |
| JP2008079488A (ja) | 直流変換装置 | |
| US11637489B2 (en) | Isolated DC/DC converter and AC/DC converter | |
| JP2002186249A (ja) | 昇降圧ｄｃ−ｄｃコンバータ | |
| KR101292590B1 (ko) | 스위칭 전원장치 및 전원시스템 | |
| JP4383946B2 (ja) | 電源装置 |