JP2005064322A - マルチフェーズ回路およびそれを搭載した電子機器 - Google Patents

Abstract

【課題】部品点数を削減して実装面積を低減し、小型化を図ることのできるマルチフェーズ回路およびそれを搭載した電子機器を提供することを目的としている。
【解決手段】ＣＰＵを動作させる電力を供給するための、ＤＣ−ＤＣ回路１５を有するマルチフェーズ回路１６であって、各々のＤＣ-ＤＣ回路１５はチョークコイル１７用としてコイル部品を有し、このコイル部品は、磁性材料を粉末にして表面を絶縁皮膜で覆い、結合剤を混ぜて加圧成形した磁心と、この磁心に複数埋設したコイル１２と、このコイル１２に接続または延設し、磁心１１より突出させた端子部とを備え、各々のコイル１２を互いに並列接続させて、共同でＤＣ−ＤＣ回路における電圧変換用部品として機能させた構成である。
【選択図】図５

Description

本発明は、各種電子機器等に用いるマルチフェーズ回路およびそれを搭載した電子機器に関するものである。

以下、従来のマルチフェーズ回路およびそれを搭載した電子機器について図面を参照しながら説明する。

図１３は従来のマルチフェーズ回路に用いるコイル部品の断面図、図１４は同マルチフェーズ回路を搭載した電子機器のブロック図、図１５は同マルチフェーズ回路の等価回路図である。

図１３において、従来のマルチフェーズ回路に用いるコイル部品は、磁性材料を粉末にして表面を絶縁皮膜で覆い、結合剤を混ぜて加圧成形した磁心１と、この磁心１に埋設した１つのコイル２と、このコイル２の両端を延設し、磁心１より突出させて形成した端子部３とを備えている。

上記のコイル部品は、例えば、図１４に示すように、情報端末装置に用いるＣＰＵ４の駆動電源回路に用いる。この駆動電源回路は、ＣＰＵ４を動作させる電力を供給するためのＤＣ−ＤＣ回路５を有するマルチフェーズ回路６であって、ＤＣ−ＤＣ回路５にはチョークコイル７用として上記のコイル部品を用いている。ＣＰＵ４の消費電流には数十アンペア程度の大電流が必要なので、磁心１に単体でコイル２を埋設した上記のコイル部品は複数用いており、各々のコイル２を互いに並列接続することにより大電流を得ている。

この際、各々の磁心１に単体で埋設した各々のコイル２は共同でＤＣ−ＤＣ回路５における電圧変換用部品として機能している。

マルチフェーズ回路６の等価回路は図１５に示す通りである。

なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
特開２００２−２５２１２０号公報

上記構成では、１個のＣＰＵ４の駆動のために、ＤＣ−ＤＣ回路５にチョークコイル７用として複数のコイル部品を並列接続し共同させて大電流を得ている。複数のコイル部品を用いるので、コイル部品の総数の実装面積はそれだけ多く必要となり、上記構成では、実装面積を低減することができず、小型化を図れないという問題点を有していた。

本発明は上記問題点を解決し、部品点数を削減して実装面積を低減し、小型化を図ることのできるマルチフェーズ回路およびそれを搭載した電子機器を提供することを目的としている。

上記目的を達成するために本発明は、以下の構成を有する。

本発明の請求項１記載の発明は、特に、コイルは、磁心に複数埋設するとともに、互いに並列接続させ、各々の前記コイルが共同でＤＣ−ＤＣ回路における電圧変換用部品として機能するとともに、温度特性および回路効率は、複数の前記磁心に単体で埋設した各々の前記コイルが共同で前記ＤＣ−ＤＣ回路における電圧変換用部品として機能する場合の温度特性および回路効率と略同等とした構成である。

上記構成により、コイルは磁心に複数埋設するとともに、互いに並列接続させているので、ＤＣ−ＤＣ回路において、一つの磁心に一つのコイルを埋設して複数のコイル部品を使用していた従来に比べ、一つのコイル部品で複数のコイル部品の機能を得ることができ、コイル部品の使用員数を減らして、実装面積を低減できる。

本発明の請求項２記載の発明は、請求項１記載の発明において、特に、複数の前記コイルは、隣接する前記コイルの結合係数が０．７以上になる位置に配置した構成である。

上記構成により、容易に、各々のコイルを共同でＤＣ−ＤＣ回路における電圧変換用部品として機能させることができ、温度特性および回路効率も、複数の磁心に単体で埋設した各々のコイルが共同でＤＣ−ＤＣ回路における電圧変換用部品として機能する場合の温度特性および回路効率と略同等にすることができる。

本発明の請求項３記載の発明は、請求項１記載の発明において、特に、前記磁心は、複数の前記コイルを各々単体で埋設する単体磁心を組み合わせて形成した構成である。

上記構成により、容易で的確に、コイルを磁心に複数埋設し、互いに並列接続させて共同させることができる。

本発明の請求項４記載の発明は、請求項１記載の発明において、特に、複数の前記コイルは、巻軸方向を同方向にして配置した構成である。

上記構成により、各々のコイルから生じる磁束の向きを同一方向にそろえることができ、発生する磁束のバランスをとりやすい。互いのコイルに相互作用する磁束の量も均等に減少させやすくなって、各々のコイルを共同でＤＣ−ＤＣ回路における電圧変換用部品として機能させることができる。

本発明の請求項５記載の発明は、請求項４記載の発明において、特に、複数の前記コイルは、積層した構成である。

上記構成により、互いのコイルに相互作用する磁束の量を減少させつつ、各々のコイルを積層するので実装面積も小さくし、各々のコイルを共同で各々のＤＣ−ＤＣ回路における電圧変換用部品として機能させることができる。

本発明の請求項６記載の発明は、請求項５記載の発明において、特に、複数の前記コイルは、巻軸が同一直線状に位置するようにした構成である。

上記構成により、互いのコイルに相互作用する磁束の量を減少させつつ、巻軸が同一直線状に位置するように各々のコイルを積層するので、より実装面積も小さくし、各々のコイルを共同で各々のＤＣ-ＤＣ回路における電圧変換用部品として機能させることができる。

本発明の請求項７記載の発明は、請求項６記載の発明において、特に、前記コイル間には、前記磁心の透磁率よりも小さい透磁率であって、前記コイルの対向面に貫通孔を有するとともに、前記磁心の両端と接触させず、前記磁心の端部との間にギャップ部を有するスペーサを介在させた構成である。

上記構成により、容易で的確に、コイルを磁心に複数埋設し、互いに並列接続させて共同させることができる。特に、コイルから発生した磁束は各々のコイルに相互に作用させやすくなる。

本発明の請求項８記載の発明は、請求項６記載の発明において、前記コイル間には、前記磁心の透磁率よりも大きい透磁率であって、前記コイルの対向面にスペーサを介在させた構成である。

上記構成により、容易で的確に、コイルを磁心に複数埋設し、互いに並列接続させて共同させることができる。特に、コイルから発生した磁束は各々のコイルに相互に作用させやすくなる。

本発明の請求項９記載の発明は、請求項４記載の発明において、特に、前記コイルの端子部は、相対する方向に接続または延設して前記磁心より突出させるとともに、隣接する前記コイルの端子部とは千鳥状になるように配置した構成である。

上記構成により、端子部が隣接する上下のコイル間において、互いに邪魔になることが少なく端子部の加工や実装性を向上できる。

本発明の請求項１０記載の発明は、請求項４記載の発明において、特に、隣接する前記コイルの極性は、同極性になるようにした構成である。

上記構成により、各々のコイルから生じる磁束は互いに強め合うように働くので、互いのコイルに相互作用する磁束の量も増加させやすくなって、各々のコイルを共同でＤＣ−ＤＣ回路における電圧変換用部品として機能させることができる。

本発明の請求項１１記載の発明は、請求項１記載の発明において、特に、前記マルチフェーズ回路は、情報端末装置に用いる中央演算処理装置の電圧供給用回路とした構成である。

上記構成により、情報端末装置に用いる中央演算処理装置の電圧供給用回路も、請求項１記載の効果を生じることができる。

本発明の請求項１２記載の発明は、電子機器に請求項１記載のマルチフェーズ回路を搭載した構成である。

上記構成により、コイル部品の実装面積を低減でき、低減された実装面積分だけ少なくとも電子機器の小型化を図れる。

以上のように本発明によれば、コイルは磁心に複数埋設するとともに、互いに並列接続させ共同で機能させているので、ＤＣ−ＤＣ回路において、一つの磁心に一つのコイルを埋設して複数のコイル部品を使用していた従来に比べ、一つのコイル部品で複数のコイル部品の機能を得ることができ、コイル部品の使用員数を減らして、実装面積を低減できる。また、低減されたコイル部品の実装面積分だけ少なくとも電子機器の小型化を図れる。

以下、本発明の実施の形態を用いて、全請求項に記載の発明について図面を参照しながら説明する。

図１は本発明の一実施の形態のマルチフェーズ回路に用いるコイル部品の断面図、図２は同コイル部品の透視斜視図、図３は同コイル部品に用いる端子部を延設したコイルの斜視図、図４は同マルチフェーズ回路を搭載した電子機器のブロック図、図５は同マルチフェーズ回路の等価回路図、図６は同マルチフェーズ回路における温度特性を示す特性波形図、図７は同マルチフェーズ回路における回路効率を示す特性波形図、図８は同コイル部品における磁束の流れの状態を示す説明図である。

図１〜図３において、本発明の一実施の形態のマルチフェーズ回路に用いるコイル部品は、磁性材料を粉末にして表面を絶縁皮膜で覆い、結合剤を混ぜて加圧成形した磁心１１と、この磁心１１に埋設したコイル１２と、このコイル１２に接続または延設し、磁心１１より突出させた端子部１３とを備えている。

上記のコイル部品は、例えば、図４に示すように、情報端末装置に用いるＣＰＵ１４の駆動電源回路に用いて電子機器に搭載される。この駆動電源回路は、ＣＰＵ１４を動作させる電力を供給するための、ＤＣ−ＤＣ回路１５を有するマルチフェーズ回路１６であって、ＤＣ−ＤＣ回路１５にチョークコイル１７用として上記のコイル部品を用いている。ＣＰＵ１４の消費電流には数十アンペア程度の大電流が必要なので、複数のＤＣ−ＤＣ回路１５に入力する入力信号の位相をずらす等、調整して大電流を得ている。

ＤＣ−ＤＣ回路１５を有するマルチフェーズ回路１６において、上記のコイル部品は、コイル１２を磁心１１に複数埋設するとともに、互いに並列接続させて、各々のコイル１２が共同でＤＣ−ＤＣ回路１５における電圧変換用部品として機能している。マルチフェーズ回路１６の等価回路は図５に示す通りである。

この際、温度特性および回路効率は、複数の磁心１１に単体で埋設した各々のコイル１２がＤＣ−ＤＣ回路１５における電圧変換用部品として機能する場合の温度特性および回路効率と略同等である。

このコイル部品の外形寸法は、縦、横が１０ｍｍ角以下で高さが７．５ｍｍ以下であり、ＤＣ−ＤＣ回路１５における電圧変換用部品として機能させた場合、その温度特性および回路効率は、それぞれ図６および図７に示した通りとなる。

図６の温度特性を示す特性波形２１は、出力電流の増加に伴い上昇している。

図７の効率を示す特性波形２２は、出力電流の増加に伴い特定の電流域において最大を示し、その後、出力が増大するに伴い低下しており、入力電圧が１５Ｖのときは、上側の特性波形となり、入力電圧が１９Ｖのときは、下側の特性波形となる。この効率は（出力電圧）×（出力電流）／（入力電圧）×（入力電流）の式により算出される。

また、磁心１１に埋設した複数のコイル１２は、隣接するコイル１２の結合係数が０．７以上になる位置に配置している。一般に、結合係数は、下記の式により求められる。

特に、上記の結合係数の範囲では、各々のコイル１２間において、非常に結合が大きい状態となるが、この結合係数の範囲を容易に得るために、磁心１１に埋設した複数のコイル１２間には、磁心１１の透磁率よりも小さい透磁率であって、コイル１２の対向面に貫通孔を有するとともに、磁心１１の両端と接触させず、磁心１１の端部との間にギャップ部２４を有するスペーサ１８を介在させている。

また、複数のコイル１２は、図２、図３に示すように、巻軸２０方向（Ａ）を垂直方向等の同方向にして積層配置し、巻軸２０が同一直線状に位置するようにしている。この際、これらのコイル１２の端子部１３は、各々相対する方向に接続または延設して磁心１１より突出させるとともに、隣接する上下のコイル１２の端子部１３とは千鳥状になるように配置して互いに上下で重ならないようにしている。

さらに、上下の隣接するコイル１２の極性は、同極性になるようにしている。

このような電子機器に搭載されたコイル部品の磁束１９の流れは図８に示すようになる。すなわち、複数のコイル１２より生じる磁束１９は、互いに強め合うようにスペーサ１８の回りを周回し、各々のコイル１２によって生じた磁束１９は隣接する上下のコイル１２に相互作用しやすくなり、コイル１２間における結合係数が大きくなる。

上記構成により、コイル１２は磁心１１に複数埋設するとともに、互いに並列接続させているので、ＤＣ−ＤＣ回路１５において、一つの磁心１１に一つのコイル１２を埋設して複数のコイル部品を使用していた従来に比べ、一つのコイル部品で複数のコイル部品の機能を得ることができ、コイル部品の使用員数を減らして、実装面積を低減できる。

特に、隣接するコイル１２の結合係数が０．７以上になる位置に、各々のコイル１２を配置するので、容易に、各々のコイル１２を共同でＤＣ−ＤＣ回路１５における電圧変換用部品として機能させることができる。温度特性および回路効率も、複数の磁心１１に単体で埋設した各々のコイル１２がＤＣ−ＤＣ回路１５における電圧変換用部品として機能する場合の温度特性および回路効率と略同等にすることができる。

この際、磁心１１に埋設した複数のコイル１２間には、磁心１１の透磁率よりも小さい透磁率であって、コイル１２の対向面に貫通孔を有するとともに、磁心１１の両端と接触させず、磁心１１の端部との間にギャップ部２４を有するスペーサ１８を介在させているので、各々のコイル１２から発生した磁束１９は互いにスペーサ１８の回りを周回し、隣接する上下のコイル１２に相互作用しやすくなり、コイル１２間における結合係数が大きくなる。そのため、容易で的確に、上記効果を得ることができる。

また、複数のコイル１２は、巻軸２０方向（Ａ）を垂直方向等の同方向にして配置しているので、各々のコイル１２から生じる磁束１９の向きを同一方向にそろえることができる。コイル１２間に上記のスペーサ１８を介在させれば、各々のコイル１２に相互作用する磁束１９の量も均等かつ簡単に増大させられ、容易に、各々のコイル１２を共同でＤＣ−ＤＣ回路１５における電圧変換用部品として機能させることができる。

特に、複数のコイル１２を積層し、巻軸２０を同一直線状に位置するようにすれば、実装面積を小さくできるとともに、コイル１２の極性を同極性にすれば、各々のコイル１２から生じる磁束１９は強め合うように働くので、より一層上記効果を得ることができる。

さらに、コイル１２の端子部１３は、相対する方向に接続または延設して磁心１１より突出させるとともに、隣接するコイル１２の端子部１３とは千鳥状になるように配置しているので、端子部１３が隣接する上下のコイル１２間において、互いに邪魔になることが少なく端子部１３の加工や実装性を向上できる。このような構成は、例えば、図９や図１０に示すようなものもあり、要は、隣接する上下のコイル１２間において、互いに端子部１３が重なり合わなければよい。

そして、このようなコイル部品を用いれば、コイル部品の実装面積を低減でき、低減された実装面積分だけ電子機器の小型化も図れる。

また、マルチフェーズ回路１６は、情報端末装置に用いる中央演算処理装置の電圧供給用回路として同様の効果を生じることもできる。

このように本発明の一実施の形態によれば、コイル１２は磁心１１に複数埋設するとともに、互いに並列接続させて共同で機能させているので、ＤＣ−ＤＣ回路１５において、一つの磁心１１に一つのコイル１２を埋設して複数のコイル部品を使用していた従来に比べ、一つのコイル部品で複数のコイル部品の機能を得ることができ、コイル部品の使用員数を減らして、実装面積を低減できる。

また、低減されたコイル部品の実装面積分だけ少なくとも電子機器の小型化を図れる。

なお、本実施の形態のスペーサ１８は、磁心１１の透磁率よりも小さい透磁率であって、コイル１２の対向面に貫通孔を有するとともに、磁心１１の両端と接触させず、磁心１１の端部との間にギャップ部２４を有するものとしたが、図１１に示すように、磁心１１の透磁率よりも大きい透磁率であって、コイル１２の対向面に配置したものでもよい。

さらに、磁心１１は、図１２に示すように、複数のコイル１２を各々単体で埋設する単体磁心１１を組み合わせて形成してもよい。この場合、上記と同様に、単体磁心１１間には、単体磁心１１の透磁率よりも小さい透磁率を有するスペーサ１８を介在させたり、単体磁心１１の透磁率よりも大きい透磁率を有するスペーサ１８を介在させてもよい。

上記に示すスペーサ１８の材料等については言及していないが、各種接着材料、樹脂材料、導電材料等、その趣旨を逸脱しない範囲の材料であればよい。

本発明によれば、実装面積を低減できるという効果を有し、各種電子機器等に用いるマルチフェーズ回路およびそれを搭載した電子機器に適用することができる。

本発明の一実施の形態のマルチフェーズ回路に用いるコイル部品の断面図 同コイル部品の透視斜視図 同コイル部品に用いる端子部を延設したコイルの斜視図 同マルチフェーズ回路を搭載した電子機器のブロック図 同マルチフェーズ回路の等価回路図 同マルチフェーズ回路における温度特性を示す特性波形図 同マルチフェーズ回路における回路効率を示す特性波形図 同コイル部品における磁束の流れの状態を示す説明図 本発明の端子部を改良した他の実施の形態のコイル部品の透視斜視図 同他の実施の形態のコイル部品の端子部の斜視図 本発明のスペーサを改良した他の実施の形態のコイル部品の断面図 本発明の磁心を改良した他の実施の形態のコイル部品の断面図 従来のマルチフェーズ回路に用いるチョークコイル用のコイル部品の断面図 同マルチフェーズ回路を搭載した電子機器のブロック図 同マルチフェーズ回路の等価回路図

符号の説明

１１ 磁心
１２ コイル
１３ 端子部
１４ ＣＰＵ
１５ ＤＣ−ＤＣ回路
１６ マルチフェーズ回路
１７ チョークコイル
１８ スペーサ
１９ 磁束
２０ 巻軸
２１ 温度特性を示す特性波形
２２ 効率を示す特性波形
２４ ギャップ部

Claims (12)

1. コイル部品を接続したＤＣ―ＤＣ回路を有するマルチフェーズ回路であって、前記コイル部品は、磁性材料を粉末にして表面を絶縁皮膜で覆い、結合剤を混ぜて加圧成形した磁心と、前記磁心に埋設したコイルと、前記コイルに接続または延設し、前記磁心より突出させた端子部とを備え、前記コイルは、前記磁心に複数埋設するとともに、互いに並列接続させ、各々の前記コイルが共同で前記ＤＣ−ＤＣ回路における電圧変換用部品として機能するとともに、温度特性および回路効率は、複数の前記磁心に単体で埋設した各々の前記コイルが共同で前記ＤＣ−ＤＣ回路における電圧変換用部品として機能する場合の温度特性および回路効率と略同等であるマルチフェーズ回路。
2. 複数の前記コイルは、隣接する前記コイルの結合係数が０．７以上になる位置に配置した請求項１記載のマルチフェーズ回路。
3. 前記磁心は、複数の前記コイルを各々単体で埋設する単体磁心を組み合わせて形成した請求項１記載のマルチフェーズ回路。
4. 複数の前記コイルは、巻軸方向を同方向にして配置した請求項１記載のマルチフェーズ回路。
5. 複数の前記コイルは、積層した請求項４記載のマルチフェーズ回路。
6. 複数の前記コイルは、巻軸が同一直線状に位置するようにした請求項５記載のマルチフェーズ回路。
7. 前記コイル間には、前記磁心の透磁率よりも小さい透磁率であって、前記コイルの対向面に貫通孔を有するとともに、前記磁心の両端と接触させず、前記磁心の端部との間にギャップ部を有するスペーサを介在させた請求項６記載のマルチフェーズ回路。
8. 前記コイル間には、前記磁心の透磁率よりも大きい透磁率であって、前記コイルの対向面にスペーサを介在させた請求項６記載のマルチフェーズ回路。
9. 前記コイルの端子部は、相対する方向に接続または延設して前記磁心より突出させるとともに、隣接する前記コイルの端子部とは千鳥状になるように配置した請求項４記載のマルチフェーズ回路。
10. 隣接する前記コイルの極性は、同極性になるようにした請求項４記載のマルチフェーズ回路。
11. 前記マルチフェーズ回路は、情報端末装置に用いる中央演算処理装置の電圧供給用回路とした請求項１記載のマルチフェーズ回路。
12. 請求項１記載のマルチフェーズ回路を搭載した電子機器。

Images