JP2004096816A

JP2004096816A - 多出力ｄｃ−ｄｃコンバータ

Info

Publication number: JP2004096816A
Application number: JP2002251231A
Authority: JP
Inventors: Takuya Ishii; 石井　卓也; Hiroki Akashi; 明石　裕樹; Masaharu Ikeda; 池田　雅春
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-08-29
Filing date: 2002-08-29
Publication date: 2004-03-25
Anticipated expiration: 2022-08-29
Also published as: JP4252269B2

Abstract

【課題】少ない部品点数で複数の出力を高効率に制御することができ、信頼性の高い多出力ＤＣ−ＤＣコンバータの提供を目的とする。
【解決手段】本発明の多出力ＤＣ−ＤＣコンバータは、インダクタ２１と主スイッチ３１を共有し、第１の整流手段１０１と第１の平滑手段１０２から第１の出力電圧を、第１の補助スイッチ２００と第２の整流手段２０１と第２の平滑手段２０２から第２の出力電圧を、第２の補助スイッチ３００と第３の整流手段３０１と第３の平滑手段３０２から第３の出力電圧Ｖｏ３を出力するよう構成されており、制御回路５０が検出回路５１と、発振回路５２と、分周回路５３と、補助スイッチ駆動回路５４と、パルス幅制御回路５５と、インダクタ検出回路５６と、主スイッチ駆動回路５７を有して複数の出力を高効率且つ高信頼に制御する。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は各種電子機器に用いられ、バッテリ等の直流電圧が入力されて複数の負荷に制御された直流電圧を供給する多出力ＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】
従来、多出力ＤＣ−ＤＣコンバータとしては、図１６に示すような回路構成の装置が用いられていた。図１６に示した従来の多出力ＤＣ−ＤＣコンバータには入力直流電圧源の入力直流電圧Ｅｉが入力されており、ＮチャネルＭＯＳＦＥＴからなる主スイッチ３、インダクタ２、ダイオード４及び第１の出力コンデンサ５が設けられている。この多出力ＤＣ−ＤＣコンバータは入力直流電圧Ｅｉが入力されて第１の出力コンデンサ５から負荷６へ入力直流電圧Ｅｉを昇圧した第１の出力電圧Ｖｏ１が出力されるよう構成されており、昇圧コンバータが構成されている。制御回路７は第１の出力電圧Ｖｏ１を制御するように、主スイッチ３のオンオフ比を調整している。第１の出力電圧Ｖｏ１はシリーズレギュレータ８により降圧されて、第２の出力コンデンサ９から負荷１０へ第２の出力電圧Ｖｏ２として出力される。また、第１の出力電圧Ｖｏ１はシリーズレギュレータ１１により降圧されて、第３の出力コンデンサ１２から負荷１３へ第３の出力電圧Ｖｏ３として出力される。ここで、入出力電圧の大小関係は、Ｖｏ１＞Ｖｏ２，Ｖｏ３＞Ｅｉであるものとする。
【０００３】
以下に図１６に示した従来の多出力ＤＣ−ＤＣコンバータの動作を簡単に説明する。
まず、主スイッチ３がオン状態の時、入力直流電圧Ｅｉはインダクタ２に印加される。この時、インダクタ２に電流が流れ、磁気エネルギーが蓄えられる。次に、主スイッチ３がオフ状態になると、インダクタ２に蓄えられた磁気エネルギーは、ダイオード４を介して第１の出力コンデンサ５を充電する電流として放出される。主スイッチ３が一定の周期でオンオフ動作しているものとすると、１周期ごとにインダクタ２を介して出力されるエネルギーは、主スイッチ３のオン期間が長いほど大きくなる。従って、第１の出力電圧Ｖｏ１は主スイッチ３のオン期間が長いほど高くなる。即ち、第１の出力電圧Ｖｏ１は、制御回路７が主スイッチ３のオンオフ期間比を調整することにより制御される。一方、第２の出力電圧Ｖｏ２は、第１の出力電圧Ｖｏ１からシリーズレギュレータ８を介して出力され、第３の出力電圧Ｖｏ３は、第１の出力電圧Ｖｏ１からシリーズレギュレータ１１を介して出力される。
さて、上記のような構成の多出力ＤＣ−ＤＣコンバータでは、シリーズレギュレータによる損失が発生して、変換効率が悪化する。また、多出力の目的で昇圧コンバータのようなスイッチングコンバータを複数構成することは部品点数の増大となり、装置の大型化、高価格化に繋がる。
【０００４】
複数の出力を少ない部品点数で制御する手段として、例えば特公平７−４０７８５号公報に示された技術がある。図１７は特公平７−４０７８５号公報の第１図に開示された３つの出力を有する昇圧コンバータの回路図である。図１７において、インダクタＬはスイッチＳ１が接点１に接する期間に入力Ｖ１１から磁気エネルギーが蓄積され、スイッチＳ１が接点２に接する期間に出力へ磁気エネルギーを放出する。その際、スイッチＳ２によって磁気エネルギーが各出力に分配できる。特公平７−４０７８５号公報では、スイッチＳ２が各接点に接するオン期間を制御して各出力電圧を安定化するとともに、スイッチＳ１を全負荷に過不足なく給電するように制御する方法が示されている。
【０００５】
同様の技術思想に基づく構成で、異なる制御方法の発明もある。
例えば米国特許第５，４００，２３９号明細書には、出力数Ｎの絶縁型フライバックコンバータが開示されており、トランスの１つの出力巻線に図１７のスイッチＳ２に相当するスイッチを介してＮ個の整流平滑回路が接続される。そして主スイッチのスイッチング周波数をＮ分割して、各出力の制御に割当てるものである。即ち、スイッチＳ２はＮ分の１のスイッチング周波数で切換わり、各スイッチング周期ごとにスイッチＳ１のオン期間が調整されて各出力電圧が制御される。
以上のような技術を図１６の従来の多出力コンバータに適用すれば、３つの昇圧コンバータが、インダクタを共用した構成が可能となる。
【０００６】
【発明が解決しようとする課題】
上記のような図１６に示した従来の多出力ＤＣ−ＤＣコンバータにおいては、シリーズレギュレータによる損失が発生して、変換効率が悪化するという問題があった。また、多出力の目的で昇圧コンバータのようなスイッチングコンバータを複数構成することは部品点数の増大となり、装置の大型化、高価格化に繋がっていた。
【０００７】
これに対し、図１７に示した従来の多出力ＤＣ−ＤＣコンバータのような構成とすることにより、インダクタを共用して部品点数の増加を抑えて、複数の出力を制御することが可能となる。図１７に示した従来の多出力ＤＣ−ＤＣコンバータのような構成においては、特公平７−４０７８５号公報で開示された制御方法の場合、スイッチＳ１が接点２に接する期間にスイッチＳ２によってインダクタに蓄積された磁気エネルギーを各出力に分配する。しかしながら、例えば３つの出力がある場合、そのような制御方法では、スイッチＳ１の１スイッチング周期において、スイッチＳ１が接点１に接する期間、スイッチＳ１が接点２に接しスイッチＳ２が第１の出力にエネルギーを分配する期間、スイッチＳ１が接点２に接しスイッチＳ２が第２の出力にエネルギーを分配する期間、及びスイッチＳ１が接点２に接しスイッチＳ２が第３の出力にエネルギーを分配する期間の４つの期間を制御しなくてはならない。スイッチングコンバータはスイッチング周波数を高周波化することで小型化が可能となるが、前期のような制御方法ではスイッチング周波数の高周波化が困難である。また、スイッチＳ２が各接点に切り換る際のスイッチング損失やスイッチングノイズの発生も問題となる。
【０００８】
米国特許第５，４００，２３９号明細書で開示されているように、スイッチング周波数を分割して各出力の制御に割当てる制御方法を適用すれば、上記問題は解決できる。この場合、インダクタを流れる電流は、スイッチＳ１が接点２に接する期間にゼロになることが望ましい。例えば第３の出力へ流れる電流が前記期間内にゼロにならなかったとすると、インダクタに残された磁気エネルギーは、次の周期で他の出力、例えば第１の出力へ放出される。この結果、第１の出力電圧は上昇し、制御不能となってしまうからである。しかし、いずれかの出力が過負荷になるといった異常状態では該出力電圧が低下するため、インダクタを流れる電流は、スイッチＳ１が接点２に接する期間にゼロにならなくなるといった前記現象が避けられなくなるという問題があった。
【０００９】
本発明は、スイッチング周波数を分割して複数の出力を制御することにより、高効率なスイッチングコンバータをインダクタを共有した少ない部品点数で構成するとともに、過負荷状態のような異常状態においても、インダクタに流れる電流をゼロにすることができる、信頼性の高い多出力ＤＣ−ＤＣコンバータの提供を目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る多出力ＤＣ−ＤＣコンバータは、入力直流電圧源と、主スイッチと、前記主スイッチのオン状態に前記入力直流電圧源からの入力直流電圧を印加されるインダクタと、前記主スイッチのオフ状態に前記インダクタに発生する電圧を整流平滑するＮ（Ｎは２以上の整数）個の整流平滑回路と、制御回路とを具備し、
前記各整流平滑回路は、直列に接続された整流手段と平滑手段とを有するとともに、少なくとも（Ｎ−２）個の前記整流平滑回路が前記整流手段と直列に接続された補助スイッチを有し、前記平滑手段の電圧を出力電圧として負荷へ供給する構成を有し、
前記制御回路は、所定のスイッチング周期で前記主スイッチをオンオフする駆動パルスを出力するとともに、前記駆動パルスの１スイッチング周期に渡って補助スイッチを選択的にオフ状態とし、オン状態の補助スイッチを有する整流平滑回路からの出力電圧が所定電圧となるように前記駆動パルスのパルス幅を制御し、いずれの補助スイッチもオフ状態である場合は、補助スイッチを有さない整流平滑回路からの出力電圧が所定電圧となるように前記駆動パルスのパルス幅を制御するとともに、前記１スイッチング周期内において前記インダクタに流れる電流がゼロに至らない場合は、少なくとも前記インダクタに流れる電流がゼロになるまで前記主スイッチをオンしないよう構成されている。
【００１１】
本発明の多出力ＤＣ−ＤＣコンバータは、前記主スイッチと前記インダクタと前記整流平滑回路の全て又は一部が昇圧コンバータもしくは反転コンバータを構成してもよい。
本発明の多出力ＤＣ−ＤＣコンバータは、前記主スイッチは、前記インダクタを挟んで配置された入力側主スイッチと出力側主スイッチとから構成され、前記インダクタと前記入力側主スイッチの接続点と入力直流電源との間に主整流手段を有し、前記主スイッチと前記インダクタと前記主整流手段と前記整流平滑回路の全て又は一部とにより２石式昇降圧コンバータを構成してもよい。
【００１２】
本発明の多出力ＤＣ−ＤＣコンバータは、前記主整流手段と直列に接続した入力側補助スイッチを有し、前記主整流手段と前記入力側補助スイッチとの直列回路と並列に、整流手段と平滑手段の直列回路を有して負電圧を出力するように構成してもよい。
本発明の多出力ＤＣ−ＤＣコンバータは、前記主整流手段と前記入力側補助スイッチの直列回路と並列に、補助スイッチと整流手段と平滑手段との直列回路を有して負電圧を出力する構成してもよい。
【００１３】
本発明の多出力ＤＣ−ＤＣコンバータは、前記制御回路は、前記各出力電圧を検出して、それぞれの出力電圧に対応する誤差信号を出力する出力検出回路と、
所定の周波数のクロック信号を出力する発振回路と、
前記インダクタの電圧または前記インダクタに流れる電流を検出して、インダクタ検出信号を出力するインダクタ検出回路と、
前記インダクタ検出信号と前記クロック信号が入力されて、前記インダクタに流れる電流がゼロの場合の前記クロック信号を分周した分周信号を出力する分周回路と、
前記分周信号に従って前記各補助スイッチをオンオフ駆動する補助スイッチ駆動回路と、
前記クロック信号と前記分周信号と前記各誤差信号が入力されて、前記分周信号がオン状態とする補助スイッチに対応する出力電圧を制御するようにパルス幅制御した主パルス信号を出力するパルス幅制御回路とを有するよう構成してもよい。
【００１４】
本発明の多出力ＤＣ−ＤＣコンバータにおいて、前記インダクタ検出回路は、前記主スイッチがターンオフするタイミングでハイ（Ｈ）若しくはロー（Ｌ）になり、前記インダクタに発生するフライバック電圧が所定電圧値を下回るタイミングでロー（Ｌ）もしくはハイ（Ｈ）になるインダクタ検出信号を出力するよう構成してもよい。
本発明の多出力ＤＣ−ＤＣコンバータにおいて、前記制御回路は、前記主スイッチ若しくは前記インダクタに流れる電流を検出し、前記電流値が所定値に至ると前記主スイッチをターンオフするようするよう構成してもよい。
【００１５】
【発明の実施の形態】
以下、本発明の多出力ＤＣ−ＤＣコンバータに係る好適な実施の形態について添付の図面を参照しつつ説明する。
【００１６】
《実施の形態１》
図１は本発明に係る実施の形態１の多出力ＤＣ−ＤＣコンバータの構成を示す回路図である。図１に示すように、本発明に係る実施の形態１の多出力ＤＣ−ＤＣコンバータには入力直流電源１から入力直流電圧Ｅｉが入力されている。入力直流電源１と並列に、インダクタ２１とＮチャネルＭＯＳＦＥＴからなる主スイッチ３１との直列回路が接続されている。主スイッチ３１と並列に、ダイオードからなる第１の整流手段１０１とコンデンサからなる第１の平滑手段１０２との直列回路が接続されており、第１の平滑手段１０２から第１の出力電圧Ｖｏ１が第１の負荷１０３へ出力されている。また、主スイッチ３１と並列に、ＮチャネルＭＯＳＦＥＴからなる第１の補助スイッチ２００とダイオードからなる第２の整流手段２０１とコンデンサからなる第２の平滑手段２０２との直列回路が接続されており、第２の平滑手段２０２から第２の出力電圧Ｖｏ２が第２の負荷２０３へ出力されている。また、主スイッチ３１と並列に、ＮチャネルＭＯＳＦＥＴからなる第２の補助スイッチ３００とダイオードからなる第３の整流手段３０１とコンデンサからなる第３の平滑手段３０２との直列回路が接続されており、第３の平滑手段３０２から第３の出力電圧Ｖｏ３が第３の負荷３０３へ出力されている。
【００１７】
制御回路５０は、検出回路５１と発振回路５２と分周回路５３と補助スイッチ駆動回路５４とパルス幅制御回路５５とインダクタ検出回路５６と主スイッチ駆動回路５７を有している。
検出回路５１は、第１の出力電圧Ｖｏ１と第２の出力電圧Ｖｏ２と第３の出力電圧Ｖｏ３の各電圧を検出して第１の誤差信号Ｖｅ１と第２の誤差信号Ｖｅ２と第３の誤差信号Ｖｅ３を出力する。発振回路５２はクロック信号Ｖｃｋを出力し、分周回路５３はクロック信号Ｖｃｋを分周する。補助スイッチ駆動回路５４は、分周回路５３の出力に従って第１の補助スイッチ２００を駆動する駆動電圧Ｖｇｓ２０を出力する増幅器５４１と、第２の補助スイッチ３００を駆動する駆動電圧Ｖｇｓ３０を出力する増幅器５４２とを有している。パルス幅制御回路５５は、クロック信号Ｖｃｋと分周回路５３の出力を入力されて第１〜第３の誤差信号Ｖｅ１〜Ｖｅ３を基に主スイッチ３１のオンオフ期間を設定した主パルス信号Ｖｄ１を出力する。インダクタ検出回路５６は、インダクタ２１の両端電圧を検出してインダクタ検出信号Ｖｌを分周回路５３へ出力する。主スイッチ駆動回路５７は、主パルス信号Ｖｄ１が入力されて、主スイッチ３１を駆動する駆動電圧Ｖｇｓ１を出力する増幅器５７０を有している。
【００１８】
図２は実施の形態１における制御回路５０の構成をより詳細に示した回路図である。図２において、検出回路５１は、基準電圧源５１０、抵抗５１１〜５１６、誤差増幅器５１７〜５１９から構成される。抵抗５１１と抵抗５１２は第１の出力電圧Ｖｏ１を検出し、抵抗５１３と抵抗５１４は第２の出力電圧Ｖｏ２を検出し、抵抗５１５と抵抗５１６は第３の出力電圧Ｖｏ３を検出する。検出された各検出電圧はそれぞれ誤差増幅器５１７と誤差増幅器５１８と誤差増幅器５１９によって基準電圧源５１０の基準電圧と比較される。この比較の結果、誤差増幅器５１７から誤差信号Ｖｅ１が出力され、誤差増幅器５１８から誤差信号Ｖｅ２が出力され、誤差増幅器５１９から誤差信号Ｖｅ３が出力される。このように出力された各誤差信号は、それぞれ対応する出力電圧が所望の電圧より高いと低下し、低いと上昇する電圧となる。
【００１９】
発振回路５２は、所定の周波数ｆのクロック信号Ｖｃｋを出力する。分周回路５３は、クロック信号ＶｃｋをＡＮＤ回路５３０を介して入力し、ＡＮＤ回路５３０の出力を周波数ｆ／２の第１のパルス信号Ｖｔ１を出力する第１の分周器５３１と、この第１のパルス信号Ｖｔ１が入力されてさらに１／２になる周波数ｆ／４の第２のパルス信号Ｖｔ２を出力する第２の分周器５３２と、第１のパルス信号Ｖｔ１と第２のパルス信号Ｖｔ２とのＮＯＲである第１の駆動信号Ｖｄ２０を出力するＮＯＲ回路５３３と、第１のパルス信号Ｖｔ１と第２のパルス信号Ｖｔ２の反転信号とのＮＯＲである第２の駆動信号Ｖｄ３０を出力するＮＯＲ回路５３４とから構成される。ＡＮＤ回路５３０のもう一方の入力は後述するインダクタ検出回路５６の出力するインダクタ検出信号Ｖｌである。
尚、説明の便宜上、分周回路５３の各出力を第１のパルス信号Ｖｔ１、第２のパルス信号Ｖｔ２、第１の駆動信号Ｖｄ２０、第２の駆動信号Ｖｄ３０と命名したが、これらは分周信号のことである。
【００２０】
補助スイッチ駆動回路５４は、第１の駆動信号Ｖｄ２０を電力増幅して駆動電圧Ｖｇｓ２０を出力する第１の駆動回路５４１と、第２の駆動信号Ｖｄ３０を電力増幅して駆動電圧Ｖｇｓ３０を出力する第２の駆動回路５４２とから構成される。パルス幅制御回路５５は、クロック信号Ｖｃｋに同期して電位が増減する鋸波電圧Ｖｔを出力する鋸波電圧発生器５５０と、第１の誤差信号Ｖｅ１と鋸波電圧Ｖｔを比較する比較器５５１と、第２の誤差信号Ｖｅ２と鋸波電圧Ｖｔを比較する比較器５５２と、第３の誤差信号Ｖｅ３と鋸波電圧Ｖｔを比較する比較器５５３と、比較器５５１の出力と第１のパルス信号Ｖｔ１とのＡＮＤを出力するＡＮＤ回路５５４と、比較器５５２の出力と第１の駆動信号Ｖｄ２０とのＡＮＤを出力するＡＮＤ回路５５５と、比較器５５３の出力と第２の駆動信号Ｖｄ３０とのＡＮＤを出力するＡＮＤ回路５５６と、ＡＮＤ回路５５４とＡＮＤ回路５５５とＡＮＤ回路５５６の各出力を入力されて主パルス信号Ｖｄ１を出力するＯＲ回路５５７とから構成される。
【００２１】
インダクタ検出回路５６は、インダクタ２１の両端電圧を検出する比較器５６０と、主パルス信号Ｖｄ１の立下りエッジを検出してワンショットパルスにして出力するインバータ５６１とＮＯＲ回路５６２のワンショットパルス回路と、比較器５６０の出力とＮＯＲ回路５６２の出力がそれぞれ入力されてフリップフロップを構成するＮＯＲ回路５６３とＮＯＲ回路５６４から構成される。ＮＯＲ回路５６４からはインダクタ検出信号Ｖｌが出力される。
主スイッチ駆動回路５７は、主パルス信号Ｖｄ１を電力増幅して駆動電圧Ｖｇｓ１を出力する増幅器５７０から構成される。
【００２２】
図３の（ａ）は、実施の形態１の多出力ＤＣ−ＤＣコンバータにおける各信号や電圧及び主スイッチ３１の両端電圧Ｖｑとインダクタ２１を流れる電流Ｉ２１の通常動作時における波形図である。ここで通常動作とは、主スイッチ３１に流れる電流が所定値以下であって、入出力電圧が安定な状態をいう。まず、図１から図３（ａ）を用いて、本発明に係る実施の形態１の多出力ＤＣ−ＤＣコンバータの通常動作を説明する。
【００２３】
まず、時刻ｔ１０と時刻ｔ３０において、鋸波信号Ｖｔが上昇を開始するとともに第１のパルス信号Ｖｔ１が“Ｈ”になるとする。この時、分周回路５３のＮＯＲ回路５３３とＮＯＲ回路５３４の出力である第１の駆動信号Ｖｄ２０１と第２の駆動信号Ｖｄ２０２はともに“Ｌ”であるので、補助スイッチ駆動回路５４から出力される駆動電圧Ｖｇｓ２０及びＶｇｓ３０が“Ｌ”となって、第１及び第２の補助スイッチ２００，３００はともにオフ状態となる。
一方、第１から第３の誤差信号Ｖｅ１〜Ｖｅ３を鋸波信号Ｖｔと比較するパルス幅制御回路５５の比較器５５１〜５５３の出力の内、“Ｈ”である第１のパルス信号Ｖｔ１との論理積であるＡＮＤ回路５５４の出力が、ＯＲ回路５５７を介して主パルス信号Ｖｄ１として主スイッチ駆動回路５７に出力される。この結果、主スイッチ駆動回路５７は駆動電圧Ｖｇｓ１として“Ｈ”を出力し、主スイッチ３１はオン状態となる。この時、インダクタ２１には入力直流電圧Ｅｉが印加され、磁気エネルギーが蓄えられていく。また、主スイッチ３１がオン状態であるので、主スイッチ３１の両端電圧Ｖｑは短絡状態にあり、インダクタ検出回路５６の比較器５６０の出力は“Ｈ”である。このためＮＯＲ回路５６４の出力、即ちインダクタ検出信号Ｖｌは“Ｈ”になっている。
【００２４】
時刻ｔ１１及びｔ３１において、鋸波信号Ｖｔが第１の誤差信号Ｖｅ１と交差すると、パルス幅制御回路５５の比較器５５１の出力は“Ｌ”に反転し、主パルス信号Ｖｄ１も“Ｌ”となる。このため駆動電圧Ｖｇｓ１は“Ｌ”となり、主スイッチ３１はオフ状態となる。同時に、主パルス信号Ｖｄ１の立下りによってインダクタ検出回路５６のＮＯＲ回路５６２から出力されたワンショットパルスは、ＮＯＲ回路５６４に入力されてフリップフロップをリセットし、インダクタ検出信号Ｖｌを“Ｌ”にする。
主スイッチ３１のターンオフにより、主スイッチ３１の電圧Ｖｑは上昇して入力直流電圧Ｅｉを越え、インダクタ検出回路５６の比較器５６０の出力は“Ｌ”となるのでフリップフロップの状態は変わらず、インダクタ検出信号Ｖｌは“Ｌ”を維持する。インダクタ２１に蓄えられた磁気エネルギーは、第１及び第２の補助スイッチ２００，３００がともにオフ状態であるので、第１の整流手段１０１を介して第１の平滑手段１０２のコンデンサを充電する電流として放出される。
【００２５】
時刻ｔ１２及びｔ３２において、第１の整流手段１０１を流れるインダクタ２１の電流Ｉ２１がゼロとなると、インダクタ２１の電圧は自身のインダクタンスと寄生容量との共振によって振動を始める。この振動によってインダクタ検出回路５６の比較器５６０の出力は“Ｈ”と“Ｌ”を交互に繰返すようになる。比較器５６０の出力が最初に“Ｈ”となった時にフリップフロップはセットされ、ＮＯＲ回路５６４はインダクタ検出信号Ｖｌを“Ｈ”にする。
【００２６】
時刻ｔ２０において、鋸波信号Ｖｔが急減して上昇を開始するとともに、第１のパルス信号Ｖｔ１は“Ｌ”になる。第２のパルス信号Ｖｔ２は“Ｈ”のままであるとする。分周回路５３のＮＯＲ回路５３３からの第１の駆動信号Ｖｄ２０は“Ｌ”になり、ＮＯＲ回路５３４からの第２の駆動信号Ｖｄ３０は“Ｈ”になる。従って、補助スイッチ駆動回路５４からの駆動電圧Ｖｇｓ２０は“Ｌ”となり、駆動電圧Ｖｇｓ３０は“Ｈ”となる。この結果、第１の補助スイッチ２００がオフ状態となり、第２の補助スイッチ３００がオン状態となる。
一方、パルス幅制御回路５５の比較器５５１〜５５３の出力の内、“Ｈ”である第２の駆動信号Ｖｄ３０との論理積であるＡＮＤ回路５５６の出力が、ＯＲ回路５５７を介して主パルス信号Ｖｄ１として主スイッチ駆動回路５７に出力される。この結果、主スイッチ駆動回路５７は駆動電圧Ｖｇｓ１として“Ｈ”を出力し、主スイッチ３１はオン状態となる。このときインダクタ２１には入力直流電圧Ｅｉが印加され、磁気エネルギーが蓄えられていく。
【００２７】
時刻ｔ２１において、鋸波信号Ｖｔが第３の誤差信号Ｖｅ３と交差すると、パルス幅制御回路５５の比較器５５３の出力は“Ｌ”に反転し、主パルス信号Ｖｄ１も“Ｌ”となる。このため主スイッチ駆動回路５７からの駆動電圧Ｖｇｓ１は“Ｌ”となり、主スイッチ３１はオフ状態となる。同時に、主パルス信号Ｖｄ１の立下りによってフリップフロップはリセットされ、インダクタ検出回路５６のインダクタ検出信号Ｖｌを“Ｌ”にする。この結果、インダクタ２１に蓄えられた磁気エネルギーは、第２の補助スイッチ３００がオン状態であるので、第３の整流手段３０１を介して第３の平滑手段３０２のコンデンサを充電する電流として放出される。
【００２８】
時刻ｔ２２において、インダクタ２１の電流Ｉ２１がゼロとなると、インダクタ２１の電圧は振動を始め、この振動によって、比較器５６０の出力は“Ｈ”と“Ｌ”を交互に繰返すようになる。比較器５６０の出力が最初に“Ｈ”となった時にフリップフロップはセットされ、ＮＯＲか色５６４はインダクタ検出信号Ｖｌを“Ｈ”にする。
時刻ｔ３０〜ｔ４０の動作は、既に説明した時刻ｔ１０〜ｔ２０の動作と実質的に同じである。
【００２９】
時刻ｔ４０において、鋸波信号Ｖｔが急減した後、上昇を開始するとともに、第１のパルス信号Ｖｔ１は“Ｌ”になる。第２のパルス信号Ｖｔ２は“Ｌ”であるため、ＮＯＲ回路５３３からの第１の駆動信号Ｖｄ２０は“Ｈ”、ＮＯＲ回路５３４からの第２の駆動信号Ｖｄ３０は“Ｌ”になる。従って、駆動電圧Ｖｇｓ２０は“Ｈ”、駆動電圧Ｖｇｓ３０は“Ｌ”になり、第１の補助スイッチ２００がオン状態、第２の補助スイッチ３００がオフ状態となる。
一方、比較器５５１〜５５３の出力の内、“Ｈ”である第１の駆動信号Ｖｄ２０との論理積であるＡＮＤ回路５５５の出力が、ＯＲ回路５５７を介して主パルス信号Ｖｄ１として主スイッチ駆動回路５７に出力される。この結果、主スイッチ駆動回路５７は駆動電圧Ｖｇｓ１として“Ｈ”を出力し、主スイッチ３１はオン状態となる。このときインダクタ２１には入力直流電圧Ｅｉが印加され、磁気エネルギーが蓄えられていく。
【００３０】
時刻ｔ４１において、鋸波信号Ｖｔが第２の誤差信号Ｖｅ２と交差すると、比較器５５２の出力は“Ｌ”に反転し、主パルス信号Ｖｄ１も“Ｌ”となる。このため駆動電圧Ｖｇｓ１は“Ｌ”となり、主スイッチ３１はオフ状態となる。同時に、主パルス信号Ｖｄ１の立下りによってフリップフロップはリセットされ、インダクタ検出信号Ｖｌを“Ｌ”にする。このときインダクタ２１に蓄えられた磁気エネルギーは、第１の補助スイッチ２００がオン状態であるので、第２の整流手段２０１を介して第２の平滑手段２０２のコンデンサを充電する電流として放出される。
【００３１】
時刻ｔ４２において、インダクタ２１の電流Ｉ２１がゼロとなると、インダクタ２１の電圧が振動を始め、この振動によって、比較器５６０の出力は“Ｈ”と“Ｌ”を交互に繰返すようになる。比較器５６０の出力が最初に“Ｈ”となった時にフリップフロップはセットされ、ＮＯＲか色５６４はインダクタ検出信号Ｖｌを“Ｈ”にする。
【００３２】
以上のようなインダクタ検出回路５６の動作から分かるように、インダクタ検出信号Ｖｌはインダクタ２１に第１の整流手段１０１若しくは第２の整流手段２０１を介して電流が流れている時に“Ｌ”となり、電流が流れなくなると“Ｈ”となる。そして、上記の説明において発振回路５２のクロック信号Ｖｃｋが“Ｈ”を出力する時には、インダクタ検出信号Ｖｌは“Ｈ”であるので、分周回路５３の第１の分周器５３１にはクロック信号Ｖｃｋが入力される。第１の分周器５３１から出力された第１のパルス信号Ｖｔ１はＶｃｋの周波数ｆの１／２となる。
【００３３】
以上のように、実施の形態１の多出力ＤＣ−ＤＣコンバータにおいては、発振回路５２のクロック信号Ｖｃｋの周波数ｆで、インダクタ２１の磁気エネルギーの蓄積と放出を繰返すことにより、入力直流電源１から第１から第３の負荷４３，５３，６３のそれぞれに電力が供給される。
時刻ｔ１０〜ｔ２０及び時刻ｔ３０〜ｔ４０の期間、即ち周波数ｆの１／２の期間においては、第１の誤差信号Ｖｅ１に基づいて設定されたオン期間で主スイッチ３１はオン状態とされ、オフ期間にインダクタ２１の磁気エネルギーは第１の平滑手段１０２へ放出される。
時刻ｔ２０〜ｔ３０の期間、即ち周波数ｆの１／４の期間においては、第３の誤差信号Ｖｅ３に基づいて設定されたオン期間で主スイッチ３１はオン状態とされ、オフ期間にインダクタ２１の磁気エネルギーは第３の平滑手段３０２へ放出される。
時刻ｔ４０〜ｔ５０の期間、即ち周波数ｆの１／４の期間においては、第２の誤差信号Ｖｅ２に基づいて設定されたオン期間で主スイッチ３１はオン状態とされ、オフ期間にインダクタ２１の磁気エネルギーは第２の平滑手段２０２へ放出される。
【００３４】
インダクタ２１のインダクタンスをＬ、発振器５２の発振周期をＴ、第１及び第２の補助スイッチ２００と３００がともにオフ状態における主スイッチ３１のオン期間をＴｏｎ１、第１の補助スイッチ２００がオン状態における主スイッチ３１のオン期間をＴｏｎ２、第２の補助スイッチ３００がオン状態における主スイッチ３１のオン期間をＴｏｎ３、第１の負荷１０３への出力電流をＩｏ１、第２の負荷２０３への出力電流をＩｏ２、第３の負荷３０３への出力電流をＩｏ３とすると、次の式（１），（２）及び（３）の関係が成り立つ。
【００３５】
Ｖｏ１＝Ｅｉ＋（Ｅｉ・Ｔｏｎ１）^２／（４Ｌ・Ｔ・Ｉｏ１）　　　−−−　（１）
【００３６】
Ｖｏ２＝Ｅｉ＋（Ｅｉ・Ｔｏｎ２）^２／（８Ｌ・Ｔ・Ｉｏ２）　　　−−−　（２）
【００３７】
Ｖｏ３＝Ｅｉ＋（Ｅｉ・Ｔｏｎ３）^２／（８Ｌ・Ｔ・Ｉｏ３）　　　−−−　（３）
【００３８】
第１から第３の誤差信号Ｖｅ１，Ｖｅ２，Ｖｅ３はそれぞれ第１から第３の出力電圧Ｖｏ１，Ｖｏ２，Ｖｏ３を所望の電圧に安定化するように増減し、主スイッチ３１のオン期間Ｔｏｎ１，Ｔｏｎ２，Ｔｏｎ３が調整される。即ち、主スイッチ３１とインダクタ２１を共有する３つの昇圧コンバータが、時分割制御されて第１から第３の出力電圧Ｖｏ１，Ｖｏ２，Ｖｏ３がそれぞれ所望の電圧に安定化される。
【００３９】
少なくとも通常の動作においては、インダクタ２１を流れる電流は、主スイッチ３１のオフ期間中にゼロになるように設計することが望ましい。例えば第３の負荷３０３が重く、第３の整流手段３０１に流れる電流が主スイッチ３１のオフ期間内にゼロにならなかったとする。この場合、直流励磁されたインダクタ２１の磁気エネルギーは、次の周期では第１の整流手段１０１を介して放出され、第１の出力電圧Ｖｏ１は上昇する。第１の負荷１０３が軽負荷であると、Ｔｏｎ１＝０であっても第１の出力電圧Ｖｏ１は上昇して制御不能となってしまう。
【００４０】
上記において、図３の（ａ）の波形図を用いて、インダクタ２１を流れる電流は、主スイッチ３１のオフ期間中にゼロになる通常の動作を説明した。図３の（ｂ）の波形図は第３の負荷３０３が異常に重くなり、第３の整流手段３０１に流れる電流が主スイッチ３１のオフ期間内にゼロにならなかった場合の動作を示す。図３の（ｂ）の波形図において、図３の（ａ）の波形図と異なる動作を行うのは時刻ｔ２０以降である。
図３の（ｂ）に示すように、図３の（ａ）の時刻ｔ２１より遅れて、時刻ｔ２３において、主スイッチ３１はオフ状態となり、インダクタ２１は磁気エネルギーの放出を開始するとともにインダクタ検出信号Ｖｌは“Ｌ”となる。
【００４１】
時刻ｔ３０になってクロック信号Ｖｃｋにパルスが発生する。しかし、インダクタ２１の磁気エネルギーの放出は続いており、即ちインダクタ２１の両端電圧に変化はなく、インダクタ検出信号Ｖｌは“Ｌ”のままである。このため、クロック信号Ｖｃｋとインダクタ検出信号Ｖｌを入力される分周回路５３のＡＮＤ回路５３０は、クロック信号Ｖｃｋが“Ｈ”となっても“Ｌ”を出力しており、第１の分周器５３１は状態を変えない。
【００４２】
時刻ｔ３３において、インダクタ２１の電流Ｉ２１がゼロとなると、インダクタ検出信号Ｖｌは“Ｈ”になる。時刻ｔ４０に至ってクロック信号Ｖｃｋにパルスが発生すると、第１の分周器５３１は出力を反転し、次のスイッチング周期が開始される。時刻ｔ４０以降は第１の出力電圧Ｖｏ１を制御するように、主スイッチ３１の駆動電圧Ｖｇｓ１のパルス幅が設定されて出力される。
尚、インダクタ検出回路５６において比較器５６０は、インダクタ２１の両端電圧を直接比較するような構成としたが、これはもちろん抵抗等で分圧した電圧を入力して比較してもよい。特に起動直前時ではインダクタ２１の両端電圧がゼロであっても主スイッチ３１を駆動しなくてはならないので、単純にインダクタ２１の両端電圧を比較するのではなく、例えば０．１Ｖ程度の微小電圧を比較器５６０の正入力側に加えるように分割抵抗の比を調整しておけばよい。
【００４３】
以上のように、本発明に係る実施の形態１によれば、主スイッチ３１とインダクタ２１を共有することによる少ない部品点数で、高効率に３つの昇圧出力が安定化できるという効果が得られる。もちろん、実施の形態１の多出力ＤＣ−ＤＣコンバータの出力数は３つに限定されるものではなく、補助スイッチと整流手段と平滑手段を追加し、スイッチング周波数の分割数を増やすことにより、理論上は任意の出力数に対応できる。
また、本実施の形態１の多出力ＤＣ−ＤＣコンバータにおいて、１周期内でインダクタ２１に流れる電流はゼロになることが望ましい。しかし、過負荷等の異常事態によって１周期内で電流がゼロに至らない場合においても、次のクロック信号Ｖｃｋを無視することによってインダクタ２１に流れる電流がゼロになる周期まで動作を延期させることができる。
【００４４】
《実施の形態２》
次に本発明に係る実施の形態２の多出力ＤＣ−ＤＣコンバータを添付の図面を参照しつつ説明する。図４は本発明に係る実施の形態２の多出力ＤＣ−ＤＣコンバータの構成を示す回路図である。実施の形態２の多出力ＤＣ−ＤＣコンバータにおいて、前述の実施の形態１の多出力ＤＣ−ＤＣコンバータと主スイッチ３１の周辺及び制御回路５０の一部を除き、基本的な構成及び動作は同じである。図４において、実施の形態１と同じ機能、構成を有する要素には同じ符号を付与し、その説明は省略する。
【００４５】
前述の実施の形態１の多出力ＤＣ−ＤＣコンバータは、過負荷等の異常事態によって１周期内でインダクタ２１に流れる電流がゼロに至らない場合においても、クロック信号Ｖｃｋを無視することによって電流がゼロになる周期まで動作を延期させることができる。このことによって実施の形態１の多出力ＤＣ−ＤＣコンバータは、インダクタ２１に流れる電流が常にゼロに至る動作をさせることができるとともに、過電流保護回路との組合わせにより、その垂下特性を改善することができる。図４に示した実施の形態２の多出力ＤＣ−ＤＣコンバータが、図１及び図２に示した実施の形態１の多出力ＤＣ−ＤＣコンバータの構成と異なるところは、主スイッチ３１の電流を検出する抵抗５８０を含む電流検出回路５８を追加した点である。また、インダクタ検出回路５６に電流検出回路５８の出力である電流検出信号Ｖｉｐと、主パルス信号Ｖｄ１の立下り検出ワンショットパルスであるＮＯＲ回路５６２の出力を入力され、フリップフロップを構成するＮＯＲ回路５６４にそれらの論理和を入力するＯＲ回路５６５が追加されている。さらに、主スイッチ駆動回路５７にはインダクタ検出信号Ｖｌと主パルス信号Ｖｄ１とを入力されるＡＮＤ回路５７１が追加されている。このＡＮＤ回路５７１の出力は、増幅器５７０を介して駆動電圧Ｖｇｓ１として主スイッチ３１に出力され、主スイッチ３１が駆動される。
【００４６】
電流検出回路５８は、正入力端子に抵抗５８０の電圧が入力され、負入力端子に基準電圧源５８１の電圧を抵抗５８２を介して入力される比較器５８３と、駆動信号Ｖｄ２０が抵抗５８４を介してベース端子に入力されるＮＰＮトランジスタ５８５と、ＮＰＮトランジスタ５８５のコレクタ端子と比較器５８３の負入力端子の間に接続される抵抗５８６と、駆動信号Ｖｄ３０を抵抗５８７を介してベース端子に入力されるＮＰＮトランジスタ５８８と、ＮＰＮトランジスタ５８８のコレクタ端子と比較器５８３の負入力端子の間に接続される抵抗５８９とから構成される。
【００４７】
以下に、図４に示した実施の形態２の多出力ＤＣ−ＤＣコンバータが、図１及び図２に示した実施の形態１の多出力ＤＣ−ＤＣコンバータの動作と異なる点である過電流保護動作について説明する。
抵抗５８０に発生する電圧は主スイッチ３１に流れる電流に比例している。第１の駆動信号Ｖｄ２０が“Ｈ”の場合、即ち、主スイッチ３１が第２の出力電圧Ｖｏ２を制御するように割当てられた期間においては、ＮＰＮトランジスタ５８５がオン状態となっているので、比較器５８３の負入力端子には基準電圧源５８１の電圧が抵抗５８２と抵抗５８６で分圧された電圧が入力される。同様に第２の駆動信号Ｖｄ３０が“Ｈ”の場合、即ち、主スイッチ３１が第３の出力電圧Ｖｏ３を制御するように割当てられた期間においては、比較器５８３の負入力端子には基準電圧源５８１の電圧が抵抗５８２と抵抗５８９で分圧された電圧が入力される。第１の駆動信号Ｖｄ２０と第２の駆動信号Ｖｄ３０がともに“Ｌ”の場合、即ち、主スイッチ３１が第１の出力電圧Ｖｏ１を制御するように割当てられた期間においては、比較器５８３の負入力端子には基準電圧源５８１の電圧が抵抗５８２を介して入力される。つまり、比較器５８３においては、各出力に応じて異なる所定値が適宜設定されて入力され、抵抗５８０に発生する電圧、即ち主スイッチ３１に流れる電流が比較される。
【００４８】
主スイッチ３１に流れる電流が、設定された所定値に達すると比較器５８３の出力は“Ｈ”となり、主パルス信号Ｖｄ１が“Ｈ”であっても、インダクタ検出回路５６内のＯＲ回路５６５を介してフリップフロップをリセットし、インダクタ検出信号Ｖｌを“Ｌ”にする。インダクタ検出信号Ｖｌが“Ｌ”になると、主スイッチ駆動回路５７内のＡＮＤ回路５７１の出力も“Ｌ”となるので、駆動電圧Ｖｇｓ１も“Ｌ”となって主スイッチ３１はオフ状態となる。
次に主スイッチ３１がオン状態となるのは、インダクタ検出信号Ｖｌが“Ｈ”、即ちインダクタ２１に流れる電流がゼロになって且つ、主パルス信号Ｖｄ１が“Ｈ”になる時である。
【００４９】
図５に実施の形態２の多出力ＤＣ−ＤＣコンバータの第１の出力電圧Ｖｏ１の過電流垂下特性（図中の実線）を示す。入力直流電圧Ｅｉ＝５Ｖ、クロック信号Ｖｃｋの周波数ｆ＝１００ｋＨｚ、通常時出力電圧をＶｏ１＝１０Ｖとし、インダクタ２１のインダクタンスＬ＝５０μＨ、主スイッチ３１に流れる電流の過電流設定値を０．４Ａとした場合の垂下特性である。図５中の破線は、従来の過電流垂下特性として、単出力ＤＣ−ＤＣコンバータにおいて、インダクタに流れる電流が連続状態になる場合の過電流垂下特性を示す。この従来の過電流垂下特性を示した単出力ＤＣ−ＤＣコンバータは、第２の出力電圧Ｖｏ２も第３の出力電圧Ｖｏ３も無く、クロック信号Ｖｃｋの全周波数を第１の出力電圧Ｖｏ１の制御に使用できるので、インダクタンスＬ＝１００μＨ、主スイッチに流れる電流の過電流設定値を０．２Ａとしている。従来の過電流垂下特性に比べ、インダクタに流れる電流が連続になろうとすると周期が延長されるために、出力電流が減少する。図５の中の実線のＡ部のように出力電流が急減する。
【００５０】
以上のように実施の形態２の多出力ＤＣ−ＤＣコンバータによれば、主スイッチ３１とインダクタ２１を共有することによる少ない部品点数で、高効率に３つの昇圧出力が安定化できるという効果に加え、過負荷時における出力電流が抑制されるので構成要素への電流ストレスを低減できるという効果が得られる。
尚、実施の形態１及び実施の形態２の多出力ＤＣ−ＤＣコンバータは昇圧コンバータを構成していたが、本発明の多出力ＤＣ−ＤＣコンバータはこの構成に限定されるものではない。図６に３つの反転コンバータの主スイッチ３２とインダクタ２２を共有した多出力ＤＣ−ＤＣコンバータの構成を示す。図６に示した多出力ＤＣ−ＤＣコンバータが、図４に示した多出力ＤＣ−ＤＣコンバータの構成と異なるところは以下の通りである。
【００５１】
図６に示した多出力ＤＣ−ＤＣコンバータは、前述のように反転コンバータが構成されているので、主スイッチ３２がＰチャネルＭＯＳＦＥＴからなる。また、この多出力ＤＣ−ＤＣコンバータにおいては、第４の整流手段１１１と第４の平滑手段１１２から第４の負荷１１３に供給される第４の出力電圧Ｖｏ４と、第３の補助スイッチ２１０を介して第５の整流手段２１１と第５の平滑手段２１２から第２の負荷２１３に供給される第５の出力電圧Ｖｏ５と、第４の補助スイッチ３１０を介して第６の整流手段３１１と第６の平滑手段３１２から第６の負荷３１３に供給される第６の出力電圧Ｖｏ６がそれぞれ負電圧になる。図６に示した制御回路６０においては、図４に示した制御回路との違いに応じてレベルシフト等による電位調整や一部論理の“Ｈ”と“Ｌ”の変更がなされている。しかし、基本となる動作はほとんど同様であり、以下の各部に関する簡単な説明にとどめ、詳細な説明は省略する。
【００５２】
まず負電圧を検出する出力検出回路６１は基準電圧源を有し、この基準電圧源と各出力端子の間の電圧を抵抗で分割して、それぞれ正電圧の検出電圧を生成する。出力検出回路６１はさらに出力数に応じた比較器を有し、各比較器は前記各検出電圧を基準電圧源の電圧をさらに分圧した基準電圧と比較することにより、誤差電圧Ｖｅ４〜Ｖｅ６を出力する。誤差電圧Ｖｅ４は第４の出力電圧Ｖｏ４が所定の電圧値より低いと上昇し、第４の出力電圧Ｖｏ４が所定の電圧値より高いと下降する。他の誤差電圧Ｖｅ５及びＶｅ６も同様である。発振回路６２と分周回路６３は、図２の発振回路５２と分周回路５３と同じである。
補助スイッチ駆動回路６４は、負電圧側にある補助スイッチ２１０及び３１０を駆動するように、分周回路６３からの出力を電力増幅するとともにレベルシフトし、駆動電圧Ｖｇｓ２１及びＶｇｓ３１を出力する。パルス幅制御回路６５は図２のパルス幅制御回路５５と同じである。
【００５３】
インダクタ検出回路６６は、インダクタ２２の一端が接地されるので主スイッチ３２とインダクタ２２の接続点電圧Ｖｑ２を検出し、その検出電圧値からインダクタ検出信号Ｖｌの“Ｈ”と“Ｌ”を決定する。インダクタ検出信号Ｖｌが分周回路６３と主スイッチ駆動回路６７へ出力される構成は図４の構成と同様である。
主スイッチ駆動回路６７は、ＡＮＤ回路６７１と反転増幅器６７０から構成される。主スイッチ３２がＰチャネルＭＯＳＦＥＴであるので、ＡＮＤ回路６７１の出力が反転増幅器６７０によって反転増幅されて駆動電圧Ｖｇｓ２として出力されることを除き、その機能と構成は図４の主スイッチ駆動回路５７と同様である。
電流検出回路６８は主スイッチ３２に流れる電流を検出し、電流検出信号Ｖｉｐをインダクタ検出回路６６へ出力する。その機能は図４の電流検出回路５８と同様であり、各出力に応じて異なる所定値が適宜設定され、主スイッチ３２に流れる電流との比較結果が電流検出信号Ｖｉｐとして出力される。
【００５４】
図６に示した多出力ＤＣ−ＤＣコンバータによれば、主スイッチ３２とインダクタ２２を共有することによる少ない部品点数で、高効率に３つの負電圧の出力が安定化できるという効果に加え、過負荷時における出力電流が抑制されるので構成要素への電流ストレスを低減できるという効果が得られる。
本発明において、スイッチングコンバータとは、主スイッチのオンオフ動作によってインダクタに磁気エネルギーの蓄積と放出を繰返させ、インダクタに発生する電圧を用いて整流平滑して出力電圧を得るＤＣ−ＤＣコンバータのことである。本発明の要旨は、そのような複数のスイッチングコンバータの主スイッチとインダクタを共有して、補助スイッチを用いて整流平滑回路を適宜切換えることによって複数の各出力電圧を制御しようというものであり、さらには１スイッチング周期においてインダクタを流れる電流がゼロとなるような機能を設けることにより、信頼性を向上するものである。
【００５５】
《実施の形態３》
次に、本発明に係る実施の形態３の多出力ＤＣ−ＤＣコンバータを添付の図面を参照しつつ説明する。図７は本発明に係る実施の形態３の多出力ＤＣ−ＤＣコンバータの構成を示す回路図である。
図７に示すように、本発明に係る実施の形態３の多出力ＤＣ−ＤＣコンバータには入力直流電源１から入力直流電圧Ｅｉが入力されている。入力直流電源１と並列に、ＰチャネルＭＯＳＦＥＴからなる入力側主スイッチ３３とダイオードからなる主整流手段４１との直列回路が接続されている。主整流手段４１と並列に、インダクタ２３とＮチャネルＭＯＳＦＥＴからなる出力側主スイッチ３４との直列回路が接続され、出力側主スイッチ３４と並列にダイオードからなる第７の整流手段１２１とコンデンサからなる第７の平滑手段１２２との直列回路が接続され、第７の平滑手段１２２から第７の出力電圧Ｖｏ７を第７の負荷１２３へ出力する。また、出力側主スイッチ３４と並列に、ＮチャネルＭＯＳＦＥＴからなる補助スイッチ２２０とダイオードからなる第８の整流手段２２１とコンデンサからなる第８の平滑手段２２２との直列回路が接続され、第８の平滑手段２２２から第８の出力電圧Ｖｏ８を第２の負荷２２３へ出力する。
【００５６】
制御回路７０においては、検出回路７１が第７の出力電圧Ｖｏ７と第８の出力電圧Ｖｏ８の各電圧を検出して第７の誤差信号Ｖｅ７と第８の誤差信号Ｖｅ８を出力し、発振回路７２がクロック信号Ｖｃｋを出力する。分周回路７３はクロック信号Ｖｃｋを分周し、補助スイッチ駆動回路７４は分周回路７３の出力に従って補助スイッチ２２０を駆動する駆動電圧Ｖｇｓ３１を出力する増幅器により構成されている。パルス幅制御回路７５はクロック信号Ｖｃｋと分周回路７３の出力が入力されて第７と第８の誤差信号Ｖｅ７，Ｖｅ８を基に、入力側主スイッチ３３のオンオフ期間を設定した主パルス信号Ｖｄ３と出力側主スイッチ３４のオンオフ期間を設定した主パルス信号Ｖｄ４とを出力する。インダクタ検出回路７６はインダクタ２３の両端電圧を検出してインダクタ検出信号Ｖｌを分周回路７３へ出力する。主スイッチ駆動回路７７は、主パルス信号Ｖｄ３が入力されて入力側主スイッチ３３を駆動する駆動電圧Ｖｇｓ３を出力し、主パルス信号Ｖｄ４が入力されて出力側主スイッチ３４を駆動する駆動電圧Ｖｇｓ４を出力する。
【００５７】
図８は制御回路７０の構成をより詳細に示した回路図である。図８において、検出回路７１は、基準電圧源７１０、抵抗７１１，７１２，７１３，７１４、誤差増幅器７１７，７１８から構成される。抵抗７１１と抵抗７１２は第７の出力電圧Ｖｏ７を検出し、抵抗７１３と抵抗７１４は第８の出力電圧Ｖｏ８を検出する。検出された各検出電圧はそれぞれ誤差増幅器７１７及び誤差増幅器７１８によって基準電圧源７１０の基準電圧と比較され、誤差増幅器７１７から誤差信号Ｖｅ７が出力され、誤差増幅器７１８から誤差信号Ｖｅ８が出力される。即ち、各誤差信号はそれぞれ対応する出力電圧が所望の電圧より高いと低下し、低いと上昇する。
発振回路７２は、所定の周波数ｆのクロック信号Ｖｃｋを出力する。分周回路７３は、クロック信号ＶｃｋがＡＮＤ回路７３０を介して入力され、周波数ｆ／２の第１のパルス信号Ｖｔ１を出力する分周器７３１を有している。ＡＮＤ回路７３０へのもう一方の入力は後述するインダクタ検出回路７６が出力するインダクタ検出信号Ｖｌである。尚、説明の便宜上、分周回路７３の出力を第１のパルス信号Ｖｔ１と命名したが、これは分周信号のことである。
補助スイッチ駆動回路７４は、第１のパルス信号Ｖｔ１を電力増幅して駆動電圧Ｖｇｓ３１を出力する。
【００５８】
パルス幅制御回路７５において、鋸波電圧発生器７５０はクロック信号Ｖｃｋに同期して電位が増減する鋸波電圧Ｖｔを出力し、比較器７５１は第７の誤差信号Ｖｅ７と鋸波電圧Ｖｔを比較し、比較器７５２は第８の誤差信号Ｖｅ８と鋸波電圧Ｖｔを比較する。減算回路７５３は第７の誤差信号Ｖｅ７から所定の電圧を減算して（Ｖｅ７−Ｖｏｓ）を出力する。減算回路７５４は第８の誤差信号Ｖｅ８から所定の電圧Ｖｏｓを減算して（Ｖｅ８−Ｖｏｓ）を出力する。比較器７５５は（Ｖｅ７−Ｖｏｓ）と鋸波電圧Ｖｔを比較し、比較器７５６は（Ｖｅ８−Ｖｏｓ）と鋸波電圧Ｖｔとを比較する。ＡＮＤ回路７５７は比較器７５１の出力と第１のパルス信号Ｖｔ１の反転信号とのＡＮＤを出力し、ＡＮＤ回路７５８は比較器７５２の出力と第１のパルス信号Ｖｔ１とのＡＮＤを出力し、ＡＮＤ回路７５９は比較器７５５の出力と第１のパルス信号Ｖｔ１の反転信号とのＡＮＤを出力する。ＡＮＤ回路７５Ａは比較器７５６の出力と第１のパルス信号Ｖｔ１とのＡＮＤを出力し、ＯＲ回路７５ＢはＡＮＤ回路７５７とＡＮＤ回路７５８との各出力が入力されて主パルス信号Ｖｄ３を出力し、そして、ＯＲ回路７５ＣはＡＮＤ回路７５９とＡＮＤ回路７５Ａとの各出力を入力されて主パルス信号Ｖｄ４を出力する。
【００５９】
インダクタ検出回路７６はインダクタ２３の両端電圧を検出する比較器７６０と、比較器７６０の出力の立上がりエッジを検出してワンショットパルスを出力するインバータ７６１とＡＮＤ回路７６２と、主パルス信号Ｖｄ３の立下りエッジを検出してワンショットパルスを出力するインバータ７６３とＮＯＲ回路７６４と、主パルス信号Ｖｄ４の立下りエッジを検出してワンショットパルスを出力するインバータ７６５とＮＯＲ回路７６６と、ＮＯＲ回路７６４とＮＯＲ回路７６６との出力を入力されるＯＲ回路７６７と、ＮＯＲ回路７６２の出力とＯＲ回路７６７の出力をそれぞれ入力してフリップフロップを構成するＮＯＲ回路７６８とＮＯＲ回路７６９から構成される。ＮＯＲ回路７６９からはインダクタ検出信号Ｖｌが出力される。主スイッチ駆動回路７７は、主パルス信号Ｖｄ３を反転して電力増幅して駆動電圧Ｖｇｓ３を出力する増幅器７７３と主パルス信号Ｖｄ４を電力増幅して駆動電圧Ｖｇｓ４を出力する増幅器７７４とから構成される。
【００６０】
図９は、上記のように構成された実施の形態３の多出力ＤＣ−ＤＣコンバータにおける各信号や電圧及びインダクタ２３の両端電圧（Ｖｑ３−Ｖｑ４）とインダクタ２３を流れる電流Ｉ２３の通常動作時における波形図である。ここで通常動作とは、入力側主スイッチ３３に流れる電流が所定値以下であって、入出力電圧が安定な状態をいう。まず、図７から図９を用いて、本発明に係る実施の形態３の多出力ＤＣ−ＤＣコンバータの通常動作を説明する。
【００６１】
まず、図９の時刻ｔ１０において、鋸波信号Ｖｔが上昇を開始するとともに第１のパルス信号Ｖｔ１が“Ｈ”になるとする。この時、駆動電圧Ｖｇｓ２２も“Ｈ”となって、補助スイッチ２２０はオン状態となる。
一方、パルス幅制御回路７５の比較器７５１、７５２，７５５，７５６の出力の内、“Ｈ”である第１のパルス信号Ｖｔ１との論理積であるＡＮＤ回路７５８及びＡＮＤ回路７５Ａの出力が、それぞれＯＲ回路７５Ｂ及びＯＲ回路７５Ｃを介して主パルス信号Ｖｄ３及び主パルス信号Ｖｄ４として出力される。主スイッチ駆動回路７７は駆動電圧Ｖｇｓ３として“Ｌ”を出力し、入力側主スイッチ３３をオン状態にするとともに、駆動電圧Ｖｇｓ４として“Ｈ”を出力し、出力側主スイッチ３４をオン状態にする。この時、インダクタ２３には入力直流電圧Ｅｉが印加され、磁気エネルギーが蓄えられていく。また、インダクタ検出回路７６のＮＯＲ回路７６９の出力、即ちインダクタ検出信号Ｖｌは“Ｈ”になっているものとする。
【００６２】
図９の時刻ｔ１１において、鋸波信号Ｖｔと電圧（Ｖｅ８−Ｖｏｓ）が交差すると、比較器７５６の出力は“Ｌ”に反転し、主パルス信号Ｖｄ４も“Ｌ”となる。このため駆動電圧Ｖｇｓ４は“Ｌ”となり、出力側主スイッチ３４はオフ状態となる。同時に、主パルス信号Ｖｄ４の立下りによってＮＯＲ回路７６６から出力されたワンショットパルスは、ＮＯＲ回路７６９に入力されてフリップフロップをリセットし、インダクタ検出信号Ｖｌを“Ｌ”にする。出力側主スイッチ３４のターンオフにより、出力側主スイッチ３４の電圧Ｖｑ４は上昇する。この時、第８の出力電圧Ｖｏ８は入力直流電圧Ｅｉよりも低いものとすると、補助スイッチ２２０がオン状態であるので、インダクタ２３には入力直流電圧Ｅｉと第８の出力電圧Ｖｏ８との電圧差が印加される。インダクタ２３には第８の整流手段２２１を介して第８の平滑手段２２２のコンデンサを充電する電流が流れ、磁気エネルギーはさらに蓄積される。
【００６３】
図９の時刻ｔ１２において、鋸波信号Ｖｔと第８の誤差信号Ｖｅ８が交差すると、比較器７５２の出力は“Ｌ”に反転し、主パルス信号Ｖｄ３も“Ｌ”となる。このため駆動電圧Ｖｇｓ３は“Ｈ”となり、入力側主スイッチ３３はオフ状態となる。同時に、主パルス信号Ｖｄ３の立下りによってＮＯＲ回路７６４から出力されたワンショットパルスは、ＮＯＲ回路７６９に入力されるが、フリップフロップは既にリセットしており、インダクタ検出信号Ｖｌを“Ｌ”のままである。入力側主スイッチ３３のターンオフにより、入力側主スイッチ３３の電圧Ｖｑ３は低下し、主整流手段４１が導通するようになる。インダクタ２３には第８の出力電圧Ｖｏ８が印加され、第８の整流手段２２１を介して第８の平滑手段２２２のコンデンサを充電する電流が流れ、磁気エネルギーは放出される。
【００６４】
図９の時刻ｔ１３において、第８の整流手段２２１を流れるインダクタ２３の電流Ｉ２３がゼロとなると、インダクタ２３の電圧は自身のインダクタンスと寄生容量との共振によって振動を始める。この振動によって比較器７６０の出力は“Ｈ”と“Ｌ”を交互に繰返すようになる。比較器７６０の出力が最初に“Ｈ”となった時に、その立上がりエッジを検出したワンショットパルスがＡＮＤ回路７６２から出力される。この時フリップフロップはセットされ、ＮＯＲ回路７６９はインダクタ検出信号Ｖｌを“Ｈ”にする。
【００６５】
図９の時刻ｔ２０において、鋸波信号Ｖｔが急減して上昇を開始するとともに、第１のパルス信号Ｖｔ１は“Ｌ”になる。従って、駆動電圧Ｖｇｓ２２は“Ｌ”になり、補助スイッチ２２０がオフ状態となる。一方、比較器７５１，７５２，７５５，７５６の出力の内、“Ｈ”である第１のパルス信号Ｖｔ１の反転信号との論理積であるＡＮＤ回路７５７及びＡＮＤ回路７５９の出力が、それぞれＯＲ回路７５Ｂ及びＯＲ回路７５Ｃを介して主パルス信号Ｖｄ３及び主パルス信号Ｖｄ４として出力される。主スイッチ駆動回路７７は駆動電圧Ｖｇｓ３として“Ｌ”を出力し、駆動電圧Ｖｇｓ４として“Ｈ”を出力し、入力側主スイッチ３３と出力側主スイッチ３４はともにオン状態となる。このため、インダクタ２３には入力直流電圧Ｅｉが印加され、磁気エネルギーが蓄えられていく。
【００６６】
図９の時刻ｔ２１において、鋸波信号Ｖｔが電圧（Ｖｅ７−Ｖｏｓ）と交差すると、比較器７５５の出力は“Ｌ”に反転し、主パルス信号Ｖｄ４も“Ｌ”となる。このため駆動電圧Ｖｇｓ４は“Ｌ”となり、出力側主スイッチ３４はオフ状態となる。同時に、主パルス信号Ｖｄ４の立下りによってフリップフロップはリセットされ、インダクタ検出信号Ｖｌを“Ｌ”にする。この時、第７の出力電圧Ｖｏ７は入力直流電圧Ｅｉよりも高いものとすると、インダクタ２３に蓄えられた磁気エネルギーは、第２の補助スイッチ２２０がオフ状態であるので、第７の整流手段１２１を介して第７の平滑手段１２２のコンデンサを充電する電流として放出される。
【００６７】
図９の時刻ｔ２２において、鋸波信号Ｖｔが第７の誤差信号Ｖｅ７と交差すると、比較器７５１の出力は“Ｌ”に反転し、主パルス信号Ｖｄ３も“Ｌ”となる。このため駆動電圧Ｖｇｓ３は“Ｈ”となり、入力側主スイッチ３３はオフ状態となる。入力側主スイッチ３３の電圧Ｖｑ３は低下し、主整流手段４１が導通するようになり、インダクタ２１に蓄えられた磁気エネルギーは、第７の整流手段１２１を介して第７の平滑手段１２２のコンデンサを充電する電流としてさらに放出される。
【００６８】
図９の時刻ｔ２３において、インダクタ２３の電流Ｉ２３がゼロとなると、インダクタ２３の電圧が振動を始め、この振動によって、比較器７６０の出力は“Ｈ”と“Ｌ”を交互に繰返すようになる。比較器７６０の出力が最初に“Ｈ”となった時にフリップフロップはセットされ、インダクタ検出信号Ｖｌは“Ｈ”になる。
以上のように、本実施の形態３の多出力ＤＣ−ＤＣコンバータは、２つの２石式の昇降圧コンバータが、入力側主スイッチ３３と出力側主スイッチ３４とインダクタ２３を共有した構成となっていることが分かる。
【００６９】
図１０は第７の出力電圧Ｖｏ７がさらに高く、第７の誤差信号Ｖｅ７が鋸波電圧Ｖｔと交差せず、また、第８の出力電圧Ｖｏ８がさらに低く、電圧（Ｖｅ８−Ｖｏｓ）が鋸波電圧Ｖｔと交差しない場合の各部の動作波形図である。
図１０に示した動作の場合、パルス幅制御回路７５において、比較器７５１の出力は常時“Ｈ”であるので、第１のパルス信号Ｖｔ１が“Ｌ”の場合、ＡＮＤ回路７５７の出力は“Ｈ”となる。このため、ＯＲ回路７５Ｂを介して出力される主パルス信号Ｖｄ３も“Ｈ”となり、駆動電圧Ｖｇｓ３は“Ｌ”となる。第７の出力電圧Ｖｏ７は、入力側主スイッチ３３が１周期にわたってオン状態となり、出力側主スイッチ３４のオンオフ動作によって制御される。即ち、第７の出力電圧Ｖｏ７を出力する２石式昇降圧コンバータは、昇圧コンバータとして動作する。
一方、比較器７５６の出力は常時“Ｌ”であるので、ＡＮＤ回路７５Ａの出力も“Ｌ”となる。第１のパルス信号Ｖｔ１が“Ｈ”の場合、ＡＮＤ回路７５９の出力も“Ｌ”となるので、ＯＲ回路７５Ｃを介して出力される主パルス信号Ｖｄ４も“Ｌ”となり、駆動電圧Ｖｇｓ４は“Ｌ”となる。第８の出力電圧Ｖｏ８は、出力側主スイッチ３４が１周期にわたってオフ状態となり、入力側主スイッチ３３のオンオフ動作によって制御される。即ち、第８の出力電圧Ｖｏ８を出力する２石式昇降圧コンバータは、降圧コンバータとして動作する。
【００７０】
インダクタ検出回路７６は、主パルス信号Ｖｄ３若しくは主パルス信号Ｖｄ４の立下りエッジを検出して出力されるワンショットパルスによってフリップフロップをリセットし、インダクタ検出信号Ｖｌとして“Ｌ”　を出力する。そして、インダクタ２３の電圧の立上がりエッジを検出して出力されるワンショットパルスによってフリップフロップをセットし、インダクタ検出信号Ｖｌとして“Ｈ”　を出力する。
図１０においては、第１のパルス信号Ｖｔ１が“Ｈ”となっている時刻ｔ１０〜ｔ２０、即ち、第８の出力電圧Ｖｏ８を制御する降圧コンバータとして動作している期間では、入力側主スイッチ３３がオフする時刻ｔ１１でインダクタ検出信号Ｖｌは“Ｌ”となり、インダクタ２３に流れる電流がゼロとなってインダクタ２３の電圧が反転する時刻ｔ１２で“Ｈ”となる。
次に、第１のパルス信号Ｖｔ１が“Ｌ”となっている時刻ｔ２０〜ｔ３０の期間、即ち、第７の出力電圧Ｖｏ７を制御する昇圧コンバータとして動作している期間では、出力側主スイッチ３４がオフする時刻ｔ２１でインダクタ検出信号Ｖｌは“Ｌ”となり、インダクタ２３に流れる電流がゼロとなってインダクタ２３の電圧が反転する時刻ｔ２２で“Ｈ”となる。
【００７１】
以上のようなインダクタ検出回路７６の動作から分かるように、インダクタ検出信号Ｖｌはインダクタ２３に第７の整流手段１２１若しくは第８の整流手段２２１を介して電流が流れている時に“Ｌ”となり、電流が流れなくなると“Ｈ”となる。そして、上記の説明において発振回路７２のクロック信号Ｖｃｋが“Ｈ”を出力する時には、インダクタ検出信号Ｖｌは“Ｈ”であるので、分周回路７３の第１の分周器７３１にはクロック信号Ｖｃｋが入力され、第１の分周器７３１から出力される第１のパルス信号Ｖｔ１はＶｃｋの周波数ｆの１／２となる。
【００７２】
実施の形態３の多出力ＤＣ−ＤＣコンバータにおいても、前述の実施の形態１の多出力ＤＣ−ＤＣコンバータと同様に、通常動作においては、インダクタ２３を流れる電流が１周期の間にゼロになるように設計することが望ましい。しかし、インダクタ２３を流れる電流が１周期の間にゼロにならない場合がある。図１１は第７の負荷１２３が異常に重くなり、第７の整流手段１２１に流れる電流が１周期の間にゼロにならなかった場合の動作を示す。
【００７３】
図１１の時刻ｔ２０において、図１０の時刻ｔ２０と同様に、第１のパルス信号Ｖｔ１が“Ｌ”になり、駆動電圧Ｖｇｓ３が“Ｌ”、駆動電圧Ｖｇｓ４が“Ｈ”となって入力側主スイッチ３３と出力側主スイッチ３４がともにオン状態になる。図１１の動作においては、第７の負荷１２３が異常に重いので、この状態が図１０のｔ２１より遅れてｔ２３まで続く。時刻ｔ２３で出力側主スイッチ３４がターンオフし、インダクタ２３に蓄えられた磁気エネルギーが第７の整流手段１２１を介して第７の平滑手段１２２を充電する電流として放出される。同時に、インダクタ検出信号Ｖｌは“Ｌ”にリセットされる。
【００７４】
図１１の時刻ｔ３０において、クロック信号Ｖｃｋにパルスが発生するが、インダクタ２３の磁気エネルギーの放出は続いており、即ちインダクタ２３の両端電圧に変化はなく、インダクタ検出信号Ｖｌは“Ｌ”のままである。このため、クロック信号Ｖｃｋとインダクタ検出信号Ｖｌを入力されるＡＮＤ回路７３０は、クロック信号Ｖｃｋが“Ｈ”となっても“Ｌ”を出力しており、第１の分周器７３１は状態を変えない。
【００７５】
図１１の時刻ｔ３１において、インダクタ２３の電流Ｉ２３がゼロとなると、インダクタ検出信号Ｖｌは“Ｈ”になる。時刻ｔ４０に至ってクロック信号Ｖｃｋにパルスが発生すると、第１の分周器７３１は出力を反転し、次のスイッチング周期が開始される。時刻ｔ４０以降は第８の出力電圧Ｖｏ８を制御するように、駆動電圧Ｖｇｓ３及び駆動電圧Ｖｇｓ４のパルス幅が設定されて出力される。
【００７６】
以上のように、実施の形態３によれば、入力側主スイッチ３３と出力側主スイッチ３４と主整流手段４１とインダクタ２３を共有することによる少ない部品点数で、高効率に２つの昇降圧出力が安定化させることができるという効果が得られる。もちろん本実施形態における出力数は２つに限定されるものではなく、補助スイッチと整流手段と平滑手段を追加し、スイッチング周波数の分割数を増やすことにより、理論上は任意の出力数に対応できる。
また、実施の形態３によれば、１周期内でインダクタ２３に流れる電流はゼロになることが望ましい。しかし、過負荷等の異常事態によって１周期内で電流がゼロに至らない場合においても、次のクロック信号Ｖｃｋを無視することによって電流がゼロになる周期まで動作を延期させることができる。このようなインダクタ２３を常に電流不連続で動作させることができるという機能は、過電流保護回路との組合わせにより、その垂下特性を改善することができ、前述の実施の形態１の多出力ＤＣ−ＤＣコンバータに対する実施の形態２の多出力ＤＣ−ＤＣコンバータと同様の効果を有する。
【００７７】
《実施の形態４》
次に、本発明に係る実施の形態４の多出力ＤＣ−ＤＣコンバータを添付の図面を参照しつつ説明する。前述の実施の形態１及び実施の形態２では複数の昇圧出力または反転出力を制御し、実施の形態３では複数の昇降圧出力を制御する本発明の多出力ＤＣ−ＤＣコンバータを説明した。さらに本発明によれば、これら種類の異なる複数の出力を制御することも可能である。
図１２は本発明に係る実施の形態４の多出力ＤＣ−ＤＣコンバータの構成を示す回路図である。図１２において、前述の実施の形態１〜３において説明したものと同じ機能構成を有するものには同じ符号を付してその説明は省略する。
【００７８】
図１２に示すように、本発明に係る実施の形態４の多出力ＤＣ−ＤＣコンバータには入力直流電源１から入力直流電圧Ｅｉが入力されている。入力直流電源１と並列に、ＰチャネルＭＯＳＦＥＴからなる入力側主スイッチ３３とダイオードからなる主整流手段４１と入力側補助スイッチ４０とからなるの直列回路が接続されている。主整流手段４１と入力側補助スイッチ４０との直列回路と並列に、インダクタ２４とＮチャネルＭＯＳＦＥＴからなる出力側主スイッチ３４との直列回路が接続されている。また、主整流手段４１と入力側補助スイッチ４０との直列回路と並列に、ダイオードからなる第４の整流手段１１１とコンデンサからなる第４の平滑手段１１２との直列回路が接続され、第４の平滑手段１１２から第４の出力電圧Ｖｏ４を第４の負荷１１３へ出力する。また、主整流手段４１と入力側補助スイッチ４０との直列回路と並列に、ＮチャネルＭＯＳＦＥＴからなる補助スイッチ２１０とダイオードからなる第５の整流手段２１１とコンデンサからなる第５の平滑手段２１２との直列回路が接続され、第５の平滑手段２１２から第５の出力電圧Ｖｏ５を第５の負荷２１３へ出力する。また、出力側主スイッチ３４と並列に、ダイオードからなる第７の整流手段１２１とコンデンサからなる第７の平滑手段１２２との直列回路が接続され、第７の平滑手段１２２から第７の出力電圧Ｖｏ７を第７の負荷１２３へ出力する。また、出力側主スイッチ３４と並列に、ＮチャネルＭＯＳＦＥＴからなる補助スイッチ２２０とダイオードからなる第８の整流手段２２１とコンデンサからなる第８の平滑手段２２２との直列回路が接続され、第８の平滑手段２２２から第８の出力電圧Ｖｏ８を第２の負荷２２３へ出力する。
【００７９】
制御回路８０において、検出回路８１は第４の出力電圧Ｖｏ４と第５の出力電圧Ｖｏ５と第７の出力電圧Ｖｏ７と第８の出力電圧Ｖｏ８の各電圧を検出してそれぞれ第４の誤差信号Ｖｅ４と第５の誤差信号Ｖｅ５と第７の誤差信号Ｖｅ７と第８の誤差信号Ｖｅ８を出力する。発振回路８２はクロック信号Ｖｃｋを出力し、分周回路８３はクロック信号Ｖｃｋを分周する。補助スイッチ駆動回路８４は分周回路８３の出力に従って入力側補助スイッチ４０、補助スイッチ２１０及び補助スイッチ２２０を駆動する駆動電圧Ｖｇｓ４０、駆動電圧Ｖｇｓ４１及び駆動電圧Ｖｇｓ４２をそれぞれ出力する。パルス幅制御回路８５は、クロック信号Ｖｃｋと分周回路８３の出力を入力されて、第４の誤差信号Ｖｅ４と第５の誤差信号Ｖｅ５と第７の誤差信号Ｖｅ７と第８の誤差信号Ｖｅ８を基に、入力側主スイッチ３３のオンオフ期間を設定した主パルス信号Ｖｄ３と出力側主スイッチ３４のオンオフ期間を設定した主パルス信号Ｖｄ４とをそれぞれ出力する。インダクタ検出回路８６はインダクタ２４の両端電圧を検出してインダクタ検出信号Ｖｌを分周回路８３へ出力する。主スイッチ駆動回路８７は、主パルス信号Ｖｄ３が入力されて入力側主スイッチ３３を駆動する駆動電圧Ｖｇｓ３を出力し、主パルス信号Ｖｄ４が入力されて出力側主スイッチ３４を駆動する駆動電圧Ｖｇｓ４をそれぞれ出力する。
【００８０】
図１３は制御回路８０の構成をより詳細に示した回路図である。図１３において、検出回路８１は、各出力電圧Ｖｏ４，Ｖｏ５，Ｖｏ７，Ｖｏ８を抵抗等で分割して基準電圧と比較増幅し、各出力電圧Ｖｏ４，Ｖｏ５，Ｖｏ７，Ｖｏ８に応じた各誤差信号Ｖｅ４，Ｖｅ５，Ｖｅ７，Ｖｅ８を出力する。従ってその構成は前述の図２や図８で既に説明してきたものと同様なので詳細な説明は省略する。各誤差信号Ｖｅ４，Ｖｅ５，Ｖｅ７，Ｖｅ８はそれぞれ対応する出力電圧Ｖｏ４，Ｖｏ５，Ｖｏ７，Ｖｏ８が所望の電圧より高いと低下し、低いと上昇する。分周回路８３は、クロック信号ＶｃｋがＡＮＤ回路８３０に入力され、第１の分周器８３１はＡＮＤ回路８３０からの出力を周波数ｆ／２として第１のパルス信号Ｖｔ１を出力し、第２の分周器８３２は第１のパルス信号Ｖｔ１が入力されてさらに１／２の周波数ｆ／４の第２のパルス信号Ｖｔ２を出力する。また、分周回路８３は、第１のパルス信号Ｖｔ１と第２のパルス信号Ｖｔ２とが入力されるＡＮＤ回路８３３と、第１のパルス信号Ｖｔ１と第２のパルス信号Ｖｔ２の反転信号とが入力されるＮＯＲ回路８３４と、第１のパルス信号Ｖｔ１と第２のパルス信号Ｖｔ２の反転信号とが入力されるＡＮＤ回路８３５と、第１のパルス信号Ｖｔ１と第２のパルス信号Ｖｔ２とが入力されるＮＯＲ回路８３６とを有している。
【００８１】
実施の形態４において、ＡＮＤ回路８３３の出力は第３のパルス信号Ｖｔ３、ＮＯＲ回路８３４の出力は駆動信号Ｖｄ２１、ＡＮＤ回路８３５の出力は第４のパルス信号Ｖｔ４、そしてＮＯＲ回路８３６の出力は駆動信号Ｖｄ２２とする。ＡＮＤ回路８３０のもう一方の入力は後述するインダクタ検出回路８６の出力するインダクタ検出信号Ｖｌである。
尚、説明の便宜上、分周回路８３の各出力を第１のパルス信号Ｖｔ１、第２のパルス信号Ｖｔ２、第３のパルス信号Ｖｔ３、第４のパルス信号Ｖｔ４、駆動信号Ｖｄ２１、駆動信号Ｖｄ２２と命名したが、これらは分周信号のことである。
【００８２】
補助スイッチ駆動回路８４は、分周回路８３の第２のパルス信号Ｖｔ２を反転して電力増幅して駆動電圧Ｖｇｓ４０を出力する増幅器８４０と、分周回路８３の駆動信号Ｖｄ２１を電力増幅して駆動電圧Ｖｇｓ２１を出力する増幅器８４１と、分周回路８３の駆動信号Ｖｄ２２を電力増幅して駆動電圧Ｖｇｓ２２を出力する増幅器８４２とから構成される。
【００８３】
パルス幅制御回路８５において、鋸波電圧発生器８５０はクロック信号Ｖｃｋに同期して電位が増減する鋸波電圧Ｖｔを出力する。また、比較器８５１は第４の誤差信号Ｖｅ４と鋸波電圧Ｖｔを比較し、比較器８５２は第５の誤差信号Ｖｅ５と鋸波電圧Ｖｔを比較し、比較器８５３は第７の誤差信号Ｖｅ７と鋸波電圧Ｖｔを比較し、そして比較器８５４は第８の誤差信号Ｖｅ８と鋸波電圧Ｖｔを比較する。減算回路８５５は第７の誤差信号Ｖｅ７から所定の電圧を減算して電圧（Ｖｅ７−Ｖｏｓ）を出力し、減算回路８５６は第８の誤差信号Ｖｅ８から所定の電圧Ｖｏｓを減算して電圧（Ｖｅ８−Ｖｏｓ）を出力する。比較器８５７は減算された電圧（Ｖｅ７−Ｖｏｓ）と鋸波電圧Ｖｔを比較し、比較器８５８は減算された電圧（Ｖｅ８−Ｖｏｓ）と鋸波電圧Ｖｔを比較する。パルス幅制御回路８５において、ＡＮＤ回路８５９には比較器８５１の出力と第３のパルス信号Ｖｔ３とが入力され、ＡＮＤ回路８５Ａには比較器８５２の出力と駆動信号Ｖｄ２１とが入力され、ＡＮＤ回路８５Ｂには比較器８５３の出力と第４のパルス信号Ｖｔ４とが入力され、ＡＮＤ回路８５Ｃには比較器８５４の出力と駆動信号Ｖｄ２２とが入力され、ＡＮＤ回路８５Ｄには比較器８５７の出力と第４のパルス信号Ｖｔ４とが入力され、そしてＡＮＤ回路８５Ｅには比較器８５８の出力と駆動信号Ｖｄ２２とが入力される。ＯＲ回路８５ＦはＡＮＤ回路８５９とＡＮＤ回路８５ＡとＡＮＤ回路８５ＢとＡＮＤ回路８５Ｃとの各出力が入力されて主パルス信号Ｖｄ３を出力する。ＯＲ回路８５Ｇは第２のパルス信号Ｖｔ２とＡＮＤ回路８５ＤとＡＮＤ回路８５Ｅとの各出力が入力されて主パルス信号Ｖｄ４を出力する。
【００８４】
インダクタ検出回路８６は、前述の図８に示した実施の形態３の多出力ＤＣ−ＤＣコンバータのインダクタ検出回路７６とその構成、動作が同様であり、その説明は省略する。
主スイッチ駆動回路８７は、主パルス信号Ｖｄ３を反転して電力増幅して駆動電圧Ｖｇｓ３を出力する増幅器８７３と主パルス信号Ｖｄ４を電力増幅して駆動電圧Ｖｇｓ４を出力する増幅器８７４とから構成される。
【００８５】
図１４は、以上の各信号や電圧及びインダクタ２４の両端電圧（Ｖｑ３−Ｖｑ４）とインダクタ２４を流れる電流Ｉ２４の通常動作時における波形図である。ここで通常動作とは、入力側主スイッチ３３に流れる電流が所定値以下であって、入出力電圧が安定な状態をいう。
まず、図１２から図１４を用いて、本発明に係る実施の形態４の多出力ＤＣ−ＤＣコンバータの通常動作を説明する。
【００８６】
図１４の時刻ｔ１０において、鋸波信号Ｖｔが上昇を開始するとともに第１のパルス信号Ｖｔ１と第２のパルス信号Ｖｔ２とがともに“Ｈ”になるものとする。この時、分周回路８３からの他の出力では第３のパルス信号Ｖｔ３のみが“Ｈ”となり、駆動信号Ｖｄ２１と第４のパルス信号Ｖｔ４と駆動信号Ｖｄ２２は“Ｌ”となる。従って、駆動電圧Ｖｇｓ４０と駆動電圧Ｖｇｓ２１と駆動電圧Ｖｇｓ２２はいずれも“Ｌ”となって、入力側補助スイッチ４０と補助スイッチ２１０と補助スイッチ２２０はオフ状態となる。駆動電圧Ｖｇｓ４は“Ｈ”であるので、出力側主スイッチ３４はオン状態となる。一方、比較器８５１〜８５４の出力の内、“Ｈ”である第３のパルス信号Ｖｔ３との論理積を取る比較器８５１の出力のみが、ＯＲ回路８５Ｆを介して主パルス信号Ｖｄ３として出力される。主スイッチ駆動回路８７は駆動電圧Ｖｇｓ３として“Ｌ”を出力し、入力側主スイッチ３３をオン状態にする。この時、インダクタ２４には入力直流電圧Ｅｉが印加され、磁気エネルギーが蓄えられていく。またこの時、インダクタ検出回路８６のインダクタ検出信号Ｖｌは“Ｈ”になっているものとする。
【００８７】
図１４の時刻ｔ１１において、鋸波信号Ｖｔと第４の誤差信号Ｖｅ４が交差すると、比較器８５１の出力は“Ｌ”に反転し、主パルス信号Ｖｄ３も“Ｌ”となる。このため駆動電圧Ｖｇｓ３は“Ｈ”となり、入力側主スイッチ３３はオフ状態となる。同時に、主パルス信号Ｖｄ３の立下りによって、インダクタ検出信号Ｖｌは“Ｌ”になる。入力側主スイッチ３３のターンオフにより、入力側主スイッチ３３の電圧Ｖｑ３は下降し、第４の整流手段１１１が導通する。インダクタ２４には負電圧である第４の出力電圧Ｖｏ４が印加され、インダクタ２４には第４の整流手段１１１を介して第４の平滑手段１１２のコンデンサを充電する電流が流れ、磁気エネルギーは放出される。
【００８８】
図１４の時刻ｔ１２において、第４の整流手段１１１を流れるインダクタ２４の電流Ｉ２４がゼロとなると、インダクタ２４の電圧（Ｖｑ３−Ｖｑ４）は自身のインダクタンスと寄生容量との共振によって振動を始める。このインダクタ２４の電圧の最初の立上がりによってインダクタ検出信号Ｖｌは“Ｈ”になる。
【００８９】
図１４の時刻ｔ２０において、鋸波信号Ｖｔが急減した後、上昇を開始するとともに、第１のパルス信号Ｖｔ１は“Ｌ”になり、第２のパルス信号Ｖｔ２は“Ｈ”のままである。この時、分周回路８３からの他の出力では駆動信号Ｖｄ２１のみが“Ｈ”となり、第３のパルス信号Ｖｔ３と第４のパルス信号Ｖｔ４と駆動信号Ｖｄ２２は“Ｌ”となる。従って、駆動電圧Ｖｇｓ４０と駆動電圧Ｖｇｓ２２はいずれも“Ｌ”となって、入力側補助スイッチ４０と補助スイッチ２２０はオフ状態となる。駆動電圧Ｖｇｓ２１と駆動電圧Ｖｇｓ４は“Ｈ”であるので、補助スイッチ２１０と出力側主スイッチ３４はオン状態となる。一方、比較器８５１〜８５４の出力の内、“Ｈ”である駆動信号Ｖｄ２１との論理積を取られる比較器８５２の出力のみが、ＯＲ回路８５Ｆを介して主パルス信号Ｖｄ３として出力される。入力側主スイッチ３３はオン状態になり、インダクタ２４には入力直流電圧Ｅｉが印加され、磁気エネルギーが蓄えられていく。
【００９０】
図１４の時刻ｔ２１において、鋸波信号Ｖｔと第５の誤差信号Ｖｅ５が交差すると、比較器８５２の出力は“Ｌ”に反転し、主パルス信号Ｖｄ３も“Ｌ”となる。このため駆動電圧Ｖｇｓ３は“Ｈ”となり、入力側主スイッチ３３はオフ状態となる。同時に、主パルス信号Ｖｄ３の立下りによって、インダクタ検出信号Ｖｌは“Ｌ”になる。入力側主スイッチ３３のターンオフにより、入力側主スイッチ３３の電圧Ｖｑ３は下降し、補助スイッチ２１０がオン状態であるので、第５の整流手段２１１が導通する。インダクタ２４には負電圧である第５の出力電圧Ｖｏ５が印加され、インダクタ２４には第５の整流手段２１１を介して第５の平滑手段２１２のコンデンサを充電する電流が流れ、磁気エネルギーは放出される。
【００９１】
図１４の時刻ｔ２２において、第５の整流手段２１１を流れるインダクタ２４の電流Ｉ２４がゼロとなると、インダクタ２４の電圧（Ｖｑ３−Ｖｑ４）は自身のインダクタンスと寄生容量との共振によって振動を始める。このインダクタ２４の電圧の最初の立上がりによってインダクタ検出信号Ｖｌは“Ｈ”になる。
【００９２】
図１４の時刻ｔ３０において、鋸波信号Ｖｔが急減した後、上昇を開始するとともに、第１のパルス信号Ｖｔ１は“Ｈ”になり、第２のパルス信号Ｖｔ２は“Ｌ”になる。この時、分周回路８３からの他の出力では第４のパルス信号Ｖｔ４のみが“Ｈ”となり、第３のパルス信号Ｖｔ３と駆動信号Ｖｄ２１と駆動信号Ｖｄ２２は“Ｌ”となる。従って、駆動信号Ｖｄ２１と駆動電圧Ｖｇｓ２２はいずれも“Ｌ”となって、補助スイッチ２１０と補助スイッチ２２０はオフ状態となる。駆動電圧Ｖｇｓ４０は“Ｈ”なので、入力側補助スイッチ４０はオン状態になる。一方、比較器８５１〜８５４の出力の内、“Ｈ”である第４のパルス信号Ｖｔ４との論理積を取られる比較器８５３の出力のみが、ＯＲ回路８５Ｆを介して主パルス信号Ｖｄ３として出力される。また、比較器８５７〜８５８の出力の内、“Ｈ”である第４のパルス信号Ｖｔ４との論理積を取られる比較器８５７の出力が、ＯＲ回路８５Ｇを介して主パルス信号Ｖｄ４として出力される。入力側主スイッチ３３と出力側スイッチ３４はともにオン状態になり、インダクタ２４には入力直流電圧Ｅｉが印加され、磁気エネルギーが蓄えられていく。
【００９３】
図１４の時刻ｔ３１において、鋸波信号Ｖｔが電圧（Ｖｅ７−Ｖｏｓ）と交差すると、比較器８５７の出力は“Ｌ”に反転し、主パルス信号Ｖｄ４も“Ｌ”となる。このため駆動電圧Ｖｇｓ４は“Ｌ”となり、出力側主スイッチ３４はオフ状態となる。同時に、主パルス信号Ｖｄ４の立下りによって、インダクタ検出信号Ｖｌは“Ｌ”になる。この時、第７の出力電圧Ｖｏ７は入力直流電圧Ｅｉよりも高いものとすると、インダクタ２４に蓄えられた磁気エネルギーは、第７の整流手段１２１を介して第７の平滑手段１２２のコンデンサを充電する電流として放出される。
【００９４】
図１４の時刻ｔ３２において、鋸波信号Ｖｔが第７の誤差信号Ｖｅ７と交差すると、比較器８５３の出力は“Ｌ”に反転し、主パルス信号Ｖｄ３も“Ｌ”となる。このため駆動電圧Ｖｇｓ３は“Ｈ”となり、入力側主スイッチ３３はオフ状態となる。入力側主スイッチ３３の電圧Ｖｑ３は低下し、主整流手段４１が導通するようになり、インダクタ２４に蓄えられた磁気エネルギーは、第７の整流手段１２１を介して第７の平滑手段１２２のコンデンサを充電する電流としてさらに放出される。
図１４の時刻ｔ３３において、インダクタ２４の電流Ｉ２４がゼロとなると、インダクタ検出信号Ｖｌは“Ｈ”になる。
【００９５】
図１４の時刻ｔ４０において、鋸波信号Ｖｔが急減した後、上昇を開始するとともに、第１のパルス信号Ｖｔ１は“Ｌ”になり、第２のパルス信号Ｖｔ２は“Ｌ”のままである。この時、分周回路８３からの他の出力では駆動信号Ｖｄ２２のみが“Ｈ”となり、第３のパルス信号Ｖｔ３と駆動信号Ｖｄ２１と第４のパルス信号Ｖｔ４は“Ｌ”となる。従って、駆動信号Ｖｄ２１は　“Ｌ”となって、補助スイッチ２１０はオフ状態、駆動電圧Ｖｇｓ２２は“Ｈ”となって補助スイッチ２２０はオン状態となる。駆動電圧Ｖｇｓ４０は“Ｈ”なので、入力側補助スイッチ４０はオン状態になる。一方、比較器８５１〜８５４の出力の内、“Ｈ”である駆動信号Ｖｄ２２との論理積を取られる比較器８５４の出力のみが、ＯＲ回路８５Ｆを介して主パルス信号Ｖｄ３として出力される。また、比較器８５７〜８５８の出力の内、“Ｈ”である駆動信号Ｖｄ２２との論理積を取られる比較器８５８の出力が、ＯＲ回路８５Ｇを介して主パルス信号Ｖｄ４として出力される。入力側主スイッチ３３と出力側スイッチ３４はともにオン状態になり、インダクタ２４には入力直流電圧Ｅｉが印加され、磁気エネルギーが蓄えられていく。
【００９６】
図１４のｔ４１において、鋸波信号Ｖｔと電圧（Ｖｅ８−Ｖｏｓ）が交差すると、比較器８５８の出力は“Ｌ”に反転し、主パルス信号Ｖｄ４も“Ｌ”となる。このため駆動電圧Ｖｇｓ４は“Ｌ”となり、出力側主スイッチ３４はオフ状態となる。同時に、主パルス信号Ｖｄ４の立下りによって、インダクタ検出信号Ｖｌは“Ｌ”になる。出力側主スイッチ３４のターンオフにより、出力側主スイッチ３４の電圧Ｖｑ４は上昇する。この時、第８の出力電圧Ｖｏ８は入力直流電圧Ｅｉよりも低いものとすると、補助スイッチ２２０がオン状態であるので、インダクタ２４には入力直流電圧Ｅｉと第８の出力電圧Ｖｏ８との電圧差が印加される。インダクタ２４には第８の整流手段２２１を介して第８の平滑手段２２２のコンデンサを充電する電流が流れ、磁気エネルギーはさらに蓄積される。
【００９７】
図１４の時刻ｔ４２において、鋸波信号Ｖｔと第８の誤差信号Ｖｅ８が交差すると、比較器８５４の出力は“Ｌ”に反転し、主パルス信号Ｖｄ３も“Ｌ”となる。このため駆動電圧Ｖｇｓ３は“Ｈ”となり、入力側主スイッチ３３はオフ状態となる。入力側主スイッチ３３のターンオフにより、入力側主スイッチ３３の電圧Ｖｑ３は低下し、主整流手段４１が導通するようになる。インダクタ２４には第８の出力電圧Ｖｏ８が印加され、第８の整流手段２２１を介して第８の平滑手段２２２のコンデンサを充電する電流が流れ、磁気エネルギーは放出される。図１４の時刻ｔ４３において、第８の整流手段２２１を流れるインダクタ２４の電流Ｉ２４がゼロとなると、インダクタ検出信号Ｖｌは“Ｈ”になる。
【００９８】
以上のように、実施の形態４の多出力ＤＣ−ＤＣコンバータは、２つの反転コンバータと２つの２石式の昇降圧コンバータが、入力側主スイッチ３３と出力側主スイッチ３４とインダクタ２４を共有した構成となっていることが分かる。
実施の形態４の多出力ＤＣ−ＤＣコンバータにおいても、前述の他の実施の形態の多出力ＤＣ−ＤＣコンバータと同様に、通常動作においては、インダクタ２４を流れる電流は、１周期の間にゼロになるように設計することが望ましい。しかし、インダクタ２４を流れる電流が１周期の終わりまでにゼロにならない場合がある。図１５は第４の負荷１１３が異常に重くなり、第４の整流手段１１１に流れる電流が１周期の間にゼロにならなかった場合の動作を示す波形図である。
【００９９】
図１５の時刻ｔ１０において、駆動電圧Ｖｇｓ３が“Ｌ”、駆動電圧Ｖｇｓ４が“Ｈ”となって入力側主スイッチ３３と出力側主スイッチ３４がともにオン状態になる。第４の負荷１１３が異常に重いので、この状態は図１４のｔ１１より遅れてｔ１３まで続く。時刻ｔ１３で入力側主スイッチ３３がターンオフし、インダクタ２４に蓄えられた磁気エネルギーを第４の整流手段１１１を介して第４の平滑手段１１２を充電する電流として放出する。同時に、インダクタ検出信号Ｖｌは“Ｌ”にリセットされる。
【０１００】
図１５の時刻ｔ２０において、クロック信号Ｖｃｋにパルスが発生する。しかし、インダクタ２４の磁気エネルギーの放出は続いており、即ちインダクタ２４の両端電圧に変化はなく、インダクタ検出信号Ｖｌは“Ｌ”のままである。このため、クロック信号Ｖｃｋとインダクタ検出信号Ｖｌを入力されるＡＮＤ回路８３０は、クロック信号Ｖｃｋが“Ｈ”となっても“Ｌ”を出力しており、第１の分周器８３１は状態を変えない。
【０１０１】
図１５の時刻ｔ２３において、インダクタ２４の電流Ｉ２４がゼロとなると、インダクタ検出信号Ｖｌは“Ｈ”になる。時刻ｔ３０に至ってクロック信号Ｖｃｋにパルスが発生すると、第１の分周器８３１は出力を反転し、次のスイッチング周期が開始される。時刻ｔ３０以降は第５の出力電圧Ｖｏ５を制御するように、駆動電圧Ｖｇｓ３及び駆動電圧Ｖｇｓ４のパルス幅が設定されて出力される。
【０１０２】
以上のように、実施の形態４によれば、入力側主スイッチ３３と出力側主スイッチ３４とインダクタ２４を共有することによる少ない部品点数で、高効率に２つの反転出力と２つの昇降圧出力が安定化できるという効果が得られる。もちろん本実施形態の多出力ＤＣ−ＤＣコンバータの出力数は２つずつに限定されるものではなく、補助スイッチと整流手段と平滑手段を追加し、スイッチング周波数の分割数を増やすことにより、理論上は任意の出力数に対応できる。
また、実施の形態４によれば、１周期内でインダクタ２４に流れる電流はゼロになることが望ましいが、過負荷等の異常事態によって１周期内で電流がゼロに至らない場合においても、次のクロック信号Ｖｃｋを無視することによって電流がゼロになる周期まで動作を延期させることができる。このようなインダクタ２４を常に電流不連続で動作させることができるという機能は、過電流保護回路との組合わせにより、その垂下特性を改善することができ、実施の形態１の多出力ＤＣ−ＤＣコンバータに対する実施の形態２の多出力ＤＣ−ＤＣコンバータと同様の効果を有する。
【０１０３】
【発明の効果】
以上、実施の形態について詳細に説明したところから明らかなように、本発明の多出力ＤＣ−ＤＣコンバータは、主スイッチとインダクタを共有することによる少ない部品点数で、高効率に複数且つ任意の出力が制御できるという優れた効果を有する。また、１周期内でインダクタに流れる電流がゼロになることが望ましいが、過負荷等の異常事態によって１周期内で電流がゼロに至らない場合においても、本発明の多出力ＤＣ−ＤＣコンバータは電流がゼロになる周期まで動作を延期させることができる。このような本発明の機能は、過電流保護回路との組合わせにより、その垂下特性を改善することができ、信頼性が大幅に向上するという優れた効果を奏する。
【図面の簡単な説明】
【図１】本発明に係る実施の形態１の多出力ＤＣ−ＤＣコンバータを示す回路構成図である。
【図２】本発明の実施の形態１における多出力ＤＣ−ＤＣコンバータの制御回路の構成を示す回路図である。
【図３】本発明の実施の形態１における多出力ＤＣ−ＤＣコンバータの動作を示す動作波形図である。
【図４】本発明の実施の形態２における多出力ＤＣ−ＤＣコンバータを示す回路構成図である。
【図５】本発明の実施の形態２における多出力ＤＣ−ＤＣコンバータの過電流垂下特性を示す特性図である。
【図６】本発明の実施の形態２における多出力ＤＣ−ＤＣコンバータの他の適用例を示す回路構成図である。
【図７】本発明の実施の形態３における多出力ＤＣ−ＤＣコンバータを示す回路構成図である。
【図８】本発明の実施の形態３における多出力ＤＣ−ＤＣコンバータの制御回路の構成を示す回路図である。
【図９】本発明の実施の形態３における多出力ＤＣ−ＤＣコンバータの動作を示す動作波形図である。
【図１０】本発明の実施の形態３における多出力ＤＣ−ＤＣコンバータの動作を示す動作波形図である。
【図１１】本発明の実施の形態３における多出力ＤＣ−ＤＣコンバータの動作を示す動作波形図である。
【図１２】本発明の実施の形態４における多出力ＤＣ−ＤＣコンバータを示す回路構成図である。
【図１３】本発明の実施の形態３における多出力ＤＣ−ＤＣコンバータの制御回路の構成を示す回路図である。
【図１４】本発明の実施の形態４における多出力ＤＣ−ＤＣコンバータの動作を示す動作波形図である。
【図１５】本発明の実施の形態４における多出力ＤＣ−ＤＣコンバータの動作を示す動作波形図である。
【図１６】従来の多出力ＤＣ−ＤＣコンバータを示す回路構成図である。
【図１７】従来の多出力ＤＣ−ＤＣコンバータを示す回路構成図である。
【符号の説明】
１　入力直流電源
２１　インダクタ
３１　主スイッチ
５０　制御回路
５１　出力検出回路
５２　発振回路
５３　分周回路
５４　補助スイッチ駆動回路
５５　パルス幅制御回路
５６　インダクタ検出回路
５７　主スイッチ駆動回路
１０１　第１の整流手段
１０２　第１の平滑手段
２００　第１の補助スイッチ
２０１　第２の整流手段
２０２　第２の平滑手段
３００　第２の補助スイッチ
３０１　第３の整流手段
３０２　第３の平滑手段

Claims

入力直流電圧源と、主スイッチと、前記主スイッチのオン状態に前記入力直流電圧源からの入力直流電圧を印加されるインダクタと、前記主スイッチのオフ状態に前記インダクタに発生する電圧を整流平滑するＮ（Ｎは２以上の整数）個の整流平滑回路と、制御回路とを具備し、
前記各整流平滑回路は、直列に接続された整流手段と平滑手段とを有するとともに、少なくとも（Ｎ−２）個の前記整流平滑回路が前記整流手段と直列に接続された補助スイッチを有し、前記平滑手段の電圧を出力電圧として負荷へ供給する構成を有し、
前記制御回路は、所定のスイッチング周期で前記主スイッチをオンオフする駆動パルスを出力するとともに、前記駆動パルスの１スイッチング周期に渡って補助スイッチを選択的にオフ状態とし、オン状態の補助スイッチを有する整流平滑回路からの出力電圧が所定電圧となるように前記駆動パルスのパルス幅を制御し、いずれの補助スイッチもオフ状態である場合は、補助スイッチを有さない整流平滑回路からの出力電圧が所定電圧となるように前記駆動パルスのパルス幅を制御するとともに、前記１スイッチング周期内において前記インダクタに流れる電流がゼロに至らない場合は、少なくとも前記インダクタに流れる電流がゼロになるまで前記主スイッチをオンしないよう構成したことを特徴とする多出力ＤＣ−ＤＣコンバータ。
前記主スイッチと前記インダクタと前記整流平滑回路の全て又は一部が昇圧コンバータもしくは反転コンバータを構成する請求項１記載の多出力ＤＣ−ＤＣコンバータ。
前記主スイッチは、前記インダクタを挟んで配置された入力側主スイッチと出力側主スイッチとから構成され、前記インダクタと前記入力側主スイッチの接続点と入力直流電源との間に主整流手段を有し、前記主スイッチと前記インダクタと前記主整流手段と前記整流平滑回路の全て又は一部とにより２石式昇降圧コンバータを構成する請求項１記載の多出力ＤＣ−ＤＣコンバータ。
前記主整流手段と直列に接続した入力側補助スイッチを有し、前記主整流手段と前記入力側補助スイッチとの直列回路と並列に、整流手段と平滑手段の直列回路を有して負電圧を出力するように構成された請求項３記載の多出力ＤＣ−ＤＣコンバータ。
前記主整流手段と前記入力側補助スイッチの直列回路と並列に、補助スイッチと整流手段と平滑手段との直列回路を有して負電圧を出力する構成を有する請求項４記載の多出力ＤＣ−ＤＣコンバータ。
前記制御回路は、
前記各出力電圧を検出して、それぞれの出力電圧に対応する誤差信号を出力する出力検出回路と、
所定の周波数のクロック信号を出力する発振回路と、
前記インダクタの電圧または前記インダクタに流れる電流を検出して、インダクタ検出信号を出力するインダクタ検出回路と、
前記インダクタ検出信号と前記クロック信号が入力されて、前記インダクタに流れる電流がゼロの場合の前記クロック信号を分周した分周信号を出力する分周回路と、
前記分周信号に従って前記各補助スイッチをオンオフ駆動する補助スイッチ駆動回路と、
前記クロック信号と前記分周信号と前記各誤差信号が入力されて、前記分周信号がオン状態とする補助スイッチに対応する出力電圧を制御するようにパルス幅制御した主パルス信号を出力するパルス幅制御回路と、を有する請求項１記載の多出力ＤＣ−ＤＣコンバータ。
前記インダクタ検出回路は、前記主スイッチがターンオフするタイミングでハイ（Ｈ）若しくはロー（Ｌ）になり、前記インダクタに発生するフライバック電圧が所定電圧値を下回るタイミングでロー（Ｌ）もしくはハイ（Ｈ）になるインダクタ検出信号を出力する請求項６記載の多出力ＤＣ−ＤＣコンバータ。
前記制御回路は、前記主スイッチ若しくは前記インダクタに流れる電流を検出し、前記電流値が所定値に至ると前記主スイッチをターンオフするよう構成された請求項１または請求項６記載の多出力ＤＣ−ＤＣコンバータ。