従来から知られている力率改善コンバータの回路図を図4に示す。この回路構成は、例えば特許文献1などにも開示される。同図において、1は力率改善コンバータに交流入力電圧Vinを供給する入力電源、2は前記入力電圧Vinを全波整流して直流に変換する整流器としてのブリッジダイオードであり、当該ブリッジダイオード2の整流出力が昇圧コンバータ3に印加される。昇圧コンバータ3は周知のように、インダクタ4と、スイッチング素子5と、ダイオード6および平滑コンデンサ7とを備えており、スイッチング素子5のオン期間中に、ブリッジダイオード2からの整流電圧がインダクタ4に印加され、これによりインダクタ4にエネルギーが蓄えられ、スイッチング素子5のオフ期間中に、入力電源2からのエネルギーにインダクタ4のエネルギーが重畳し、これによりダイオード6を通して平滑コンデンサ7が充電され、平滑コンデンサ7の両端間に入力電圧Vinよりも高い昇圧電圧V1が発生する構成となっている。
11は、前記昇圧電圧V1を所望の直流出力電圧VOに変換するDC−DCコンバータである。このDC−DCコンバータ11は、フルブリッジ型インバータをなす4個のスイッチング素子12〜15およびトランス16の他に、トランス16の出力側すなわち二次側回路としてそれぞれ設けられるダイオード17,18と、インダクタ19と、平滑コンデンサ20とを備えており、平滑コンデンサ20の両端間に発生した出力電圧VOを負荷抵抗21に供給する構成となっている。なお、各スイッチング素子5,12〜15の両端(ここではソースとドレイン)間に各々接続するダイオードは、スイッチング素子5,12〜15としてMOS型FET内に存在するボディダイオードである。
ここでは、昇圧コンバータ3を構成するスイッチング素子5にパルス駆動信号を供給する第1の制御回路22と、DC−DCコンバータ11を構成する各スイッチング素子12〜15に別なパルス駆動信号を供給する第2の制御回路23がそれぞれ設けられる。第1の制御回路22は、前記ブリッジダイオード2からの整流電圧と整流電流を各々監視して、入力電源2からの入力電流Iinを入力電圧Vinの波形と比例させ、且つ、昇圧コンバータ3の出力電圧である昇圧電圧Vcapを監視して、この昇圧電圧V1の値が所望の値となるように、前記スイッチング素子5に与えるパルス駆動信号の時比率(デューティサイクル)を可変制御する。また第2の制御回路23は、DC−DCコンバータ11の出力電圧Voを監視して、この出力電圧VOの値が所望の値となるように、前記スイッチング素子12〜15に与えるパルス駆動信号の時比率を可変制御するようになっている。
前記第2の制御回路23は、対をなすスイッチング素子13,15とスイッチング素子12,14を、全てのスイッチング素子12〜15がオフになる期間を持たせつつ交互にオン・オフさせるパルス駆動信号を、これらのスイッチング素子12〜15に供給する。その結果、トランス16の一次巻線16Aに正負交互の昇圧電圧Vcapが印加され、これに比例した電圧がトランス16の二次巻線16Bに誘起される。当該二次巻線16Bに誘起した電圧は、ダイオード17,18と、インダクタ19と、平滑コンデンサ20を通して整流平滑され、所望の出力電圧VOが負荷抵抗21に供給される。
このように、図4に示す従来の力率改善コンバータは、力率改善を行なうための昇圧コンバータ3と、トランス16により絶縁した出力電圧Voを得るDC−DCコンバータ11とを備えている。しかし、こうした2段構成のコンバータでは、電力変換効率の低下を招く上に、昇圧コンバータ3とDC−DCコンバータ11のそれぞれに電圧調整用の制御回路22,23が必要となり、構成が複雑となる。
そこで、図4に代わる力率改善コンバータとして、既に図5に示すような回路構成が、本願出願人によって提案されている(特許文献2参照)。同図からも明らかなように、ここでは前述した入力電源1やブリッジダイオード2の他に、ブリッジダイオード2からの整流電圧を所望の出力電圧VOに変換する単独のスイッチングコンバータ31が設けられる。当該スイッチングコンバータ31は、4個のスイッチング素子12〜15と、トランス16と、ダイオード17,18と、インダクタ19と、平滑コンデンサ20の他に、2個の昇圧インダクタ32,33と、2個のコンデンサ34,35を備えて構成される。なお、36はトランス16の漏れインダクタンスを等価的に示したものである。
図5に示す力率改善コンバータは、力率を改善し、且つ安定した出力電圧VOを負荷抵抗21に送り出すことができる高効率な方式であり、その構成も一段だけのスイッチングコンバータ31に簡素化されている。ここで図示しない制御回路は、力率改善を行なうために入力電流Iinを入力電圧Vinの波形と比例させ、且つ出力電圧VOが所望の値となるように、各スイッチング素子12〜15にそれぞれパルス駆動信号を供給し、力率改善コンバータとしての電力を調整する。
上記従来技術において、図5に示す回路構成では、図示しない制御回路によって、前記各スイッチング素子12〜15を同じ周期で、且つスイッチング素子13,15が同じ時比率となり、スイッチング素子12,14が同じ時比率となるように動作させ、さらにはスイッチング素子12,15がオンになり、スイッチング素子13,14がオフになる第1の期間と、スイッチング素子13,15がオンになり、スイッチング素子12,14がオフになる第2の期間と、スイッチング素子13,14がオンになり、スイッチング素子12,15がオフになる第3の期間と、スイッチング素子13,15がオンになり、スイッチング素子12,14がオフになる第4の期間が順に現れるように、スイッチング素子12,13を同時に且つオン・オフが逆の状態でスイッチング動作させ、このスイッチング素子12,13に対し位相差をもたせつつ、スイッチング素子14,15を同時に且つオン・オフが逆の状態でスイッチング動作させている。そして、上記力率改善コンバータとしての電力の調整は、各スイッチング素子12〜15の時比率Dを可変制御することで行なわれる。
ここで、時比率Dに対するトランス16の入力側すなわち一次側にあるコンデンサ34の両端間電圧V1およびコンデンサ35の両端間電圧V2は、次の式で表わせる。
一方、トランス16の一次巻線16Aと二次巻線16Bとの巻数比をn(但し、ここでは二次巻線16Bのセンタータップで二分割された各分割巻線を1とし、そのときの一次巻線16Aの巻数比をnとする)とし、トランス16の二次側にある出力インダクタ19のインダクタンス値をLOとし、トランス16の励磁インダクタンスをLPとし、トランス16の一次巻線16Aに直列接続された漏れインダクタンス36の値をLLとし、負荷抵抗21の抵抗値をROとし、各スイッチング素子12〜15のスイッチング周期をTとすると、出力電圧VOは次の式で表わせる。
上式において、K,k1およびk2は、それぞれ次の式で表わせる。
前記コンデンサ34の両端間電圧V1は、昇圧インダクタ32と、スイッチング素子12,13と、コンデンサ34とからなる第1の昇圧コンバータ回路41の出力電圧に相当する。同様に、コンデンサ35の両端間電圧V2は、昇圧インダクタ33と、スイッチング素子14,15と、コンデンサ35とからなる第2の昇圧コンバータ回路42の出力電圧に相当する。各昇圧コンバータ回路41,42の入力力率を1近くに改善するためには、V1>VinおよびV2>Vin、すなわち各両端間電圧V1,V2が入力電圧Vinよりも高くなければならず、例えば入力電圧Vinを85VAC〜265VACのような範囲にする場合は、各両端間電圧V1,V2を1.4×265=371V以上にしなければならない。一般には、両端間電圧V1,V2が380〜400V程度となるように設定される。
ところが、力率改善コンバータとしての出力電圧VOは、負荷装置(負荷抵抗21)を安定に動作させるために一定でなければならない。しかし、上記数1および数2の各式から明らかなように、両式は比例関係にはないため、時比率Dを制御して一方の電圧値を一定になるようにすると、他方の電圧値は所望の電圧範囲を大きく外れてしまう。図6は、時比率Dを変化させたときのコンデンサ34,35の両端間電圧V1,V2と、負荷抵抗21に供給される出力電圧VOの各値を示している。また別な図7は、コンデンサ34,35の両端間電圧V1,V2が390Vになるように時比率Dを制御したときの、入力電圧Vinに対する出力電圧VOの変動範囲を、スイッチング周波数f(=1/T)毎に示したものである。
本発明は上記問題点に着目してなされたもので、力率の改善を図りつつも、トランスの入力側電圧を安定化させると共に、出力電圧の安定化も同時に達成できる力率改善コンバータおよび力率改善コンバータ制御器を提供することを、その目的とする。
本発明の力率改善コンバータは、上記目的を達成するために、入力電源からの入力電流を入力電圧の波形と近似させるために、第1の昇圧インダクタ,第1のスイッチ回路および第1のコンデンサを備えてなる第1の昇圧コンバータと、第2の昇圧インダクタ,第2のスイッチ回路および第2のコンデンサを備えてなる第2の昇圧コンバータとを有し、前記第1の昇圧コンバータおよび前記第2の昇圧コンバータで各々昇圧した電圧を、トランスによって出力側に絶縁伝送して出力電圧を得ると共に、前記第1のスイッチ回路および前記第2のスイッチ回路を構成する複数のスイッチング素子をスイッチング制御する制御手段を備えた力率改善コンバータにおいて、前記制御手段は、前記トランスの入力側電圧である前記第1のコンデンサの両端間電圧または前記第2のコンデンサの両端間電圧が一定値となるように、前記スイッチング素子の時比率を調整する第1のフィードバック手段と、前記出力電圧が一定値となるように、前記スイッチング素子のスイッチング周波数を調整する第2のフィードバック手段とを備えている。
こうすると第1のフィードバック手段は、入力電源からの入力電流を入力電圧の波形と近似させつつ、トランスの入力側電圧が一定値となるように、各スイッチング素子の時比率を調整する一方で、第2のフィードバック手段は、出力電圧が一定値となるように各スイッチング素子のスイッチング周波数を調整する。トランスの入力側電圧と出力電圧はそもそも比例関係にはないが、第1のフィードバック手段で時比率変調制御を行なう一方で、第2のフィードバック手段で周波数変調制御を行なうことで、トランスの入力側電圧と出力電圧をそれぞれ所望の値に安定化することができる。
そしてこれは、入力電源からの入力電流を入力電圧の波形と近似させるために、第1の昇圧インダクタ,第1のスイッチ回路および第1のコンデンサを備えてなる第1の昇圧コンバータと、第2の昇圧インダクタ,第2のスイッチ回路および第2のコンデンサを備えてなる第2の昇圧コンバータとを有し、前記第1の昇圧コンバータおよび前記第2の昇圧コンバータで各々昇圧した電圧を、トランスによって出力側に絶縁伝送して出力電圧を得るスイッチングコンバータに接続され、前記第1のスイッチ回路および前記第2のスイッチ回路を構成する複数のスイッチング素子をスイッチング制御する力率改善コンバータ制御器において、前記トランスの入力側電圧である前記第1のコンデンサの両端間電圧または前記第2のコンデンサの両端間電圧が一定値となるように、前記スイッチング素子の時比率を調整する第1のフィードバック手段と、前記出力電圧が一定値となるように、前記スイッチング素子のスイッチング周波数を調整する第2のフィードバック手段とを備えた力率改善コンバータ制御器にも、同じことがいえる。
また上記力率改善コンバータにおいて、前記第1のスイッチ回路は、第1のスイッチング素子と第2のスイッチング素子とにより構成され、前記第2のスイッチ回路は、第3のスイッチング素子と第4のスイッチング素子とにより構成され、前記第1のスイッチング素子がオンし、前記第2のスイッチング素子がオフする期間に、前記第1の昇圧インダクタにエネルギーを蓄え、前記第1のスイッチング素子がオフし、前記第2のスイッチング素子がオンする期間に、前記第1の昇圧インダクタに蓄えられたエネルギーを利用して、前記入力電圧よりも高い電圧で前記第1のコンデンサを充電するように前記第1の昇圧コンバータを構成し、前記第3のスイッチング素子がオンし、前記第4のスイッチング素子がオフする期間に、前記第2の昇圧インダクタにエネルギーを蓄え、前記第3のスイッチング素子がオフし、前記第4のスイッチング素子がオンする期間に、前記第2の昇圧インダクタに蓄えられたエネルギーを利用して、前記入力電圧よりも高い電圧で前記第2のコンデンサを充電するように前記第2の昇圧コンバータを構成し、前記第1のスイッチング素子がオフし、前記第2のスイッチング素子がオンする期間に、前記第3のスイッチング素子がオンすると、前記入力電源,前記第1の昇圧インダクタおよび前記第1のコンデンサのエネルギーが、前記トランスの入力側巻線の一端から他端に伝送され、前記第3のスイッチング素子がオフし、前記第4のスイッチング素子がオンする期間に、前記第1のスイッチング素子がオンすると、前記入力電源,前記第2の昇圧インダクタおよび前記第2のコンデンサのエネルギーが、前記トランスの入力側巻線の他端から一端に伝送されるように構成するのが好ましい。
こうすると、第1の昇圧コンバータおよび第2の昇圧コンバータにおいて、各々入力電圧よりも高い電圧を生成できると共に、トランスの入力側巻線の一端および他端から、それぞれエネルギーを伝送することができる。
さらに上記構成の力率改善コンバータでは、前記第1のスイッチング素子と前記第3のスイッチング素子とを、位相差を持たせつつ等しい時比率でオン・オフ駆動させると共に、前記第1のスイッチング素子と反転して前記第2のスイッチング素子をオン・オフ駆動させ、前記第3のスイッチング素子と反転して前記第4のスイッチング素子をオン・オフ駆動させるパルス駆動信号を、前記第1〜第4の各スイッチング素子に供給する駆動信号生成手段を、前記制御手段に備えるのが好ましい。
このような駆動信号生成手段を制御手段に組み込むことで、第1のスイッチング素子と第3のスイッチング素子には、お互いに所定の位相差を有して、等しい時比率で当該第1のスイッチング素子と第3のスイッチング素子とをオン・オフ駆動させるパルス駆動信号を与えることができると共に、第2のスイッチング素子には第1のスイッチング素子と反転したパルス駆動信号を与え、さらに第4のスイッチング素子には第3のスイッチング素子と反転したパルス駆動信号を与えることが可能になる。
本発明の力率改善コンバータおよび力率改善コンバータ制御器によれば、力率の改善を図りつつも、トランスの入力側電圧を安定化させると共に、出力電圧の安定化も同時に達成することが可能になる。
また、第1の昇圧コンバータおよび第2の昇圧コンバータにおいて、各々入力電圧よりも高い電圧を生成し、トランスの入力側巻線の一端および他端に、それぞれエネルギーを伝送することで、力率改善コンバータとして効率の良い電力伝送を達成できる。
さらに、駆動信号生成手段を制御手段に組み込むことで、トランスの入力側電圧と出力電圧をそれぞれ所望の値に安定化できるようなパルス駆動信号を、各スイッチング素子に対して適切なタイミングで供給することが可能になる。
以下、添付図面を参照して、本発明の好適な実施例について説明する。図1は、本発明で提案する力率改善コンバータの一例を示すもので、図中の制御回路43を除く回路構成は、前記図5で示したものと共通している。制御回路43内の構成については、別な図2を参照しながら後程詳しく説明するが、この制御回路43は、スイッチングコンバータ31と共に力率改善コンバータの主要な構成として設けられていても、或いはスイッチングコンバータ31を備えた力率改善コンバータに接続可能な、独立した制御器として設けられていてもよい。
図1において、ここでのスイッチングコンバータ31は前述したように、2つの昇圧コンバータすなわち第1の昇圧コンバータ回路41と第2の昇圧コンバータ回路42を備えており、各昇圧コンバータ回路41,42からの出力エネルギーが、一次巻線16Aと二次巻線16Bとを絶縁するトランス16を通して伝送され、当該伝送出力をダイオード17,18と、インダクタ19と、平滑コンデンサ20とからなる二次側回路によって整流平滑することで、負荷抵抗21に出力電圧VOとして供給する構成となっている。
第1の昇圧コンバータ回路41は、入力電源1からの入力電圧Vinを整流するブリッジダイオード2の出力端間に、昇圧インダクタ32とスイッチング素子12との直列回路を接続し、このスイッチング素子12の両端間に別なスイッチング素子13とコンデンサ34との直列回路を接続して構成される。同様に、第2の昇圧コンバータ回路41は、ブリッジダイオード2の出力端間に昇圧インダクタ33とスイッチング素子14との直列回路を接続し、このスイッチング素子14の両端間に別なスイッチング素子15とコンデンサ35との直列回路を接続して構成される。そして、一方のスイッチング素子12,13の直列回路はコンデンサ34の両端間に接続され、他方のスイッチング素子14,15の直列回路はコンデンサ35の両端間に接続され、さらにスイッチング素子12,13の接続点と、スイッチング素子14,15の接続点との間に、トランス16の一次巻線16Aが接続される。なお、本図ではコンデンサ34,35が別々に設けられているが、共通する単独コンデンサにスイッチング素子12,13およびスイッチング素子14,15の各直列回路を接続してもよい。
ここでの第1の昇圧コンバータ回路41は、スイッチング素子12がオンし、スイッチング素子13がオフする期間に、昇圧インダクタ32にエネルギーを蓄え、スイッチング素子12がオフし、スイッチング素子13がオンする期間に、入力電圧Vinよりも高い電圧V1でコンデンサ34を充電する。そして、このスイッチング素子12がオフし、スイッチング素子13がオンする期間に、別のスイッチング素子14がオンすれば、入力電源1からのエネルギーに昇圧インダクタ32およびコンデンサ34のエネルギーを重畳させたものを、トランス16の一次巻線16Aに伝送することができる。また同様に、第2の昇圧コンバータ回路42は、スイッチング素子14がオンし、スイッチング素子15がオフする期間に、昇圧インダクタ33にエネルギーを蓄え、スイッチング素子14がオフし、スイッチング素子15がオンする期間に、入力電圧Vinよりも高い電圧V2でコンデンサ35を充電する。そして、このスイッチング素子14がオフし、スイッチング素子15がオンする期間に、別のスイッチ素子12がオンすれば、入力電源1からのエネルギーに昇圧インダクタ33およびコンデンサ35のエネルギーを重畳させたものを、トランス16の一次巻線16Aに伝送することができる。
一方、トランス16の二次側において、当該トランス16の二次巻線16Bはセンタータップを有しており、二次巻線16Bの各端にはそれぞれダイオード17,18のアノードが接続されると共に、このダイオード17,18のカソードどうしがインダクタ19の一端に接続される。また、インダクタ19の他端と二次巻線16Bのセンタータップとの間には平滑コンデンサ20が接続され、この平滑コンデンサ20の両端間に負荷装置である負荷抵抗21が接続される。なお、ここでの出力側回路は、いわゆる二次巻線16Bにセンタータップを備えたセンタータップ型で、且つダイオード17,18と平滑コンデンサ20との間にインダクタ19を介在させたチョークコイルインプット型の整流平滑回路であるが、代わりにブリッジ構成のダイオードにより二次巻線16Bの誘起電圧を全波整流するフルブリッジ型や、インダクタ19が存在しないコンデンサインプット型のものを採用してもよい。
43は、後述する各出力端子83,85,87,89から、対応するスイッチング素子12〜15に適切なパルス駆動信号を供給する制御回路である。図2は、制御回路43の内部構成を示したものであるが、ここでの制御回路43は、入力電圧Vinや負荷抵抗21への負荷電流に変動が生じた場合であっても、トランス16の一次側電圧であるコンデンサ34,35の両端間電圧V1,V2が所望の電圧値となるように、各スイッチング素子12〜15の時比率Dを調整する第1のフィードバック回路51と、出力電圧Voを一定にするために、各スイッチング素子12〜15のスイッチング周波数fを調整する第2のフィードバック回路52とをそれぞれ備えている点が注目される。
制御回路43の各部の構成を詳しく説明すると、第1のフィードバック回路51は、前記入力電圧Vinを監視するために、ブリッジダイオード2の整流電圧が印加される第1のモニター端子52と、前記トランス16の一次側電圧を監視するために、コンデンサ34の両端間電圧V1が印加される第2のモニター端子53と、前記負荷電流を監視するために、ブリッジダイオード2からスイッチングコンバータ31への入力電流Iinに応じた検出信号が印加される第3のモニター端子54とを備えている。なお変形例として、例えば第1のモニター端子52には入力電圧Vinを直接印加してもよく、第2のモニター端子52にはコンデンサ35の両端間電圧V2を印加してもよく、第3のモニター端子54には負荷電流に応じた検出信号を直接印加してもよい。
その他に第1のフィードバック回路51は、前記第1のモニター端子52への印加電圧を分圧する分圧抵抗55,56と、第2のモニター端子53への印加電圧を分圧する別な分圧抵抗57,58と、第3のモニター端子54への検出信号を電圧値に変換する抵抗59と、抵抗57,58で分圧した電圧値と基準電源60からの基準電圧値VREF1との差を増幅して出力する誤差増幅器61と、前記抵抗55,56で分圧した電圧値と誤差増幅器60で得られた出力電圧値とを乗算する乗算器62と、前記抵抗59で得られた検出信号の電圧値と乗算器62からの出力電圧値との比較結果を出力する電流アンプ63とを備えている。なお、64,65は誤差増幅器61の帰還ループを形成する抵抗およびコンデンサであり、66,67は電流アンプ63の帰還ループを形成する抵抗およびコンデンサである。
第2のフィードバック回路52は、前記出力電圧VOを監視するために、当該出力電圧VOが直接印加される第4のモニター端子71を備えている。その他に第2のフィードバック回路52は、第4のモニター端子71への印加電圧を分圧する分圧抵抗72,73と、この抵抗72,73で分圧した電圧値と基準電源74からの基準電圧値VREF2との差を増幅して出力する誤差増幅器75と、誤差増幅器60からの出力電圧値に応じて変化する周波数の発振信号を出力する電圧制御発振器76と、電圧制御発振器76からの発振信号を180°位相シフトさせる位相シフト器77とを備えている。なお、78,79は誤差増幅器61の帰還ループを形成する抵抗およびコンデンサである。
さらに、前記第1および第2のフィードバック回路51,52に共通して、各スイッチング素子12〜15の制御端子であるゲートに所望のタイミングでパルス駆動信号を供給する駆動信号生成回路53が設けられる。当該駆動信号生成回路53は、電流アンプ63からの出力信号と電圧制御発振器76からの発振信号との比較結果に基づくパルス信号を生成し出力する第1の比較器81と、電流アンプ63からの出力信号と位相シフト器77で得られた位相シフト発振信号との比較結果に基づくパルス信号を生成し出力する第2の比較器82と、第1の比較器81からの出力信号を反転せずに増幅して、第1の出力端子83からスイッチング素子12に第1のパルス駆動信号Drive1を供給する第1の増幅器84と、第1の比較器81からの出力信号を反転増幅して、第2の出力端子85からスイッチング素子13に第2のパルス駆動信号Drive2を供給する第1の反転増幅器86と、第2の比較器82からの出力信号を反転せずに増幅して、第3の出力端子87からスイッチング素子14に第3のパルス駆動信号Drive3を供給する第2の増幅器88と、第2の比較器82からの出力信号を反転増幅して、第4の出力端子89からスイッチング素子15に第2のパルス駆動信号Drive4を供給する第2の反転増幅器90とを備えて構成される。
このように、電流アンプ63からの出力信号と電圧制御発振器76からの発振信号を第1の比較器81の各入力端子に供給すると共に、電流アンプ63からの出力信号と位相シフト器77からの位相シフト発振信号とを第2の比較器82の各入力端子に供給することで、第1の比較器81と第2の比較器82の各出力端子からは、同じ周期および時比率を有するものの、お互いに位相が180°シフトしたパルス出力信号が生成される。そして、第1の比較器81の出力端子に第1の増幅器84と第1の反転増幅器86を接続することで、第1の昇圧コンバータ回路41を構成するスイッチング素子12,13を同時に、且つオン・オフが逆の状態でスイッチング動作させるようなパルス駆動信号Drive1,Drive2が生成される。同様に、共通する第2の比較器82の出力端子に第2の増幅器88と第2の反転増幅器90を接続することで、前記スイッチング素子12,13に対して180°の位相差をもたせつつ、第2の昇圧コンバータ回路42を構成するスイッチング素子14,15を同時に、且つオン・オフが逆の状態でスイッチング動作させるパルス駆動信号Drive3,Drive4が生成される。
さらには、第1の増幅器84と第2の増幅器88がスイッチング素子12,14にそれぞれ接続され、また第2の反転増幅器86と第2の反転増幅器90がスイッチング素子13,15にそれぞれ接続されている関係で、全てのスイッチング素子12〜15は同じ周期で、且つスイッチング素子12,14が同じ時比率(例えばD)となる一方で、スイッチング素子13,15が同じ時比率(例えば1−D)となるように動作すると共に、スイッチング素子12,15がオンになり、スイッチング素子13,14がオフになる第1の期間と、スイッチング素子13,15がオンになり、スイッチング素子12,14がオフになる第2の期間と、スイッチング素子13,14がオンになり、スイッチング素子12,15がオフになる第3の期間と、スイッチング素子13,15がオンになり、スイッチング素子12,14がオフになる第4の期間が順に現れるようになる。
前述のように制御回路43は、第1の昇圧コンバータ回路41を構成するスイッチング素子12,13と、第2の昇圧コンバータ回路42を構成するスイッチング素子14,15を、位相差をもたせてスイッチング動作させるが、とりわけ実施例のように80°の位相差をもたせると、各昇圧インダクタ32,33の電流位相が180°異なって、昇圧インダクタ32,33の各電流を合計した入力電流のリップル成分を、効果的に低減することができる。また、スイッチング素子12,13とスイッチング素子14,15は独立して制御されるため、既存の力率改善コンバータに対して、本実施例における制御回路43をそのまま使用することができる。
次に、上記構成についてその作用を図3の波形図を参照しながら説明する。なおこの図3において、Vgs13はスイッチング素子13のゲート・ソース間電圧、Vgs15はスイッチング素子15のゲート・ソース間電圧、Vgs12はスイッチング素子12のゲート・ソース間電圧、Vgs14はスイッチング素子14のゲート・ソース間電圧、i32,i33は昇圧インダクタ32,33を流れる電流(但し、実線が電流i32、破線が電流i33)、i12はスイッチング素子12のドレイン・ソース間電流、i13はスイッチング素子13のドレイン・ソース間電流、V12はスイッチング素子12のドレイン・ソース間電圧、i17,i18はダイオード17,18を流れる電流(但し、実線が電流i17、破線が電流i18)である。
本実施例では、各スイッチング素子12〜15の動作状態を、各周期T毎に4つの期間A〜Dに分けて考える。なお、スイッチング素子12,13、あるいはスイッチング素子14,15が同時にオンすることを避けるために、この図ではスイッチング素子12,13、あるいはスイッチング素子14,15のオン・オフ切換わり時にデッドタイムtdを設けている。これは制御回路43において、図示しない遅延手段を設けることで実現できるが、以下の動作説明では無視する。
先ず、t0からt1の期間Aにおいて、ここでは制御回路43からの各パルス駆動信号Drive1〜Drive4によって、スイッチング素子12,13のオン・オフが切換わり、スイッチング素子12,15がオンし、スイッチング素子13,14がオフする。第1の昇圧コンバータ回路41側では、スイッチング素子12がオンしている関係で、昇圧インダクタ32にブリッジダイオード2ひいては入力電源1からのエネルギーが蓄えられ、昇圧インダクタ32を流れる電流i32は傾斜上昇する。これに対して、第2の昇圧コンバータ回路42側では、スイッチング素子15がオンしている関係で、それまでコンデンサ35に蓄えられていたエネルギーと、その他に昇圧インダクタ33に蓄えられていたエネルギーと、入力電源1からのエネルギーが、トランス16の一次巻線16Aからスイッチング素子12を通過する一次側電流として流れ、トランス16の二次巻線16Bはドット側に正極性の電圧が誘起される。したがって、トランス16の二次側において一方のダイオード17がオンし、このダイオード17を介してインダクタ19と平滑コンデンサ20と負荷抵抗21にエネルギーが送り出される。
なお、この期間Aにおけるトランス16の一次巻線16Aの両端間電圧は、コンデンサ35の両端間電圧によってクランプされ、それ以上に跳ね上がることはない。また昇圧インダクタ33を流れる電流i33は、そこからエネルギーが放出しているため傾斜減少し続ける。
次のt1からt2の期間Bになると、制御回路43からの各パルス駆動信号Drive1〜Drive4によって、第1の昇圧コンバータ回路41を構成するスイッチング素子12,13のオン・オフが再び切換わり、結果的にスイッチング素子13,15がオンし、スイッチング素子12,14がオフする。この場合、昇圧インダクタ32に蓄えられていたエネルギーが、スイッチング素子13を通してコンデンサ34に移動すると共に、昇圧インダクタ33に蓄えられていたエネルギーも、別のスイッチング素子15を通してコンデンサ35に移動して、このコンデンサ35が充電される。したがって、昇圧インダクタ32を流れる電流i32および昇圧インダクタ33を流れる電流i33は、いずれも傾斜減少する。
t2からt3の期間Cになると、制御回路43からの各パルス駆動信号Drive1〜Drive4によって、今度は第2の昇圧コンバータ回路42を構成するスイッチング素子14,15のオン・オフが切換わり、スイッチング素子13,14がオンし、スイッチング素子12,15がオフする。第2の昇圧コンバータ回路42側では、スイッチング素子14がオンしている関係で、昇圧インダクタ33にブリッジダイオード2ひいては入力電源1からのエネルギーが蓄えられ、昇圧インダクタ33を流れる電流i33は傾斜上昇する。これに対して、第1の昇圧コンバータ回路41側では、スイッチング素子13がオンしている関係で、それまでコンデンサ34に蓄えられていたエネルギーと、その他に昇圧インダクタ32に蓄えられていたエネルギーと、入力電源1からのエネルギーが、トランス16の一次巻線16Aからスイッチング素子14を通過する一次側電流として流れ、トランス16の二次巻線16Bは非ドット側に正極性の電圧が誘起される。したがって、トランス16の二次側において他方のダイオード18がオンし、このダイオード18を介してインダクタ19と平滑コンデンサ20と負荷抵抗21にエネルギーが送り出される。
この期間Cにおけるトランス16の一次巻線16Aの両端間電圧も、コンデンサ34の両端間電圧によってクランプされ、それ以上に跳ね上がることはない。また昇圧インダクタ32を流れる電流i32は、そこからエネルギーが放出しているため傾斜減少し続ける。
最後のt3からt4の期間Dでは、制御回路43からの各パルス駆動信号Drive1〜Drive4によって、第2の昇圧コンバータ回路42を構成するスイッチング素子14,15のオン・オフが再び切換わり、期間Bと同じくスイッチング素子13,15がオンし、スイッチング素子12,14がオフする。この場合、昇圧インダクタ32に蓄えられていたエネルギーが、スイッチング素子13を通してコンデンサ34に移動すると共に、昇圧インダクタ33に蓄えられていたエネルギーも、別のスイッチング素子15を通してコンデンサ35に移動して、このコンデンサ35が充電される。したがって、昇圧インダクタ32を流れる電流i32および昇圧インダクタ33を流れる電流i33は、いずれも傾斜減少する。
因みに、この期間Dにおいて、スイッチング素子13がターンオフする前に、昇圧インダクタ32を流れる電流i32の向きが逆(負)方向になるように、昇圧インダクタ32のインダクタンス値を設定すると、昇圧インダクタ32からのエネルギーがコンデンサ34に放出した後に、スイッチング素子12の寄生容量に充電されていた電荷が、昇圧インダクタ32を流れる逆向きの電流i32として流れ、スイッチング素子12のドレイン・ソース間電圧V12を零にするので、スイッチング素子12がターンオンする際にゼロボルトスイッチングが達成される。同様に、スイッチング素子15がターンオフする前に、昇圧インダクタ33を流れる電流i33の向きが逆(負)方向になるように、昇圧インダクタ33のインダクタンス値を設定すれば、スイッチング素子14がターンオンする際にゼロボルトスイッチングを達成することができる。
また、上記一連の動作中に、制御回路43を構成する第1のフィードバック回路51は、トランス16の一次側電圧を監視するために、コンデンサ34の両端間電圧V1を第2のモニター端子53から取り込んで、その分圧した電圧と基準電圧値VREF1との差を、誤差増幅器61から乗算器62に出力する。乗算器62では、第1のモニター端子52から取り込んだブリッジダイオード2の整流電圧と、誤差増幅器61からの出力電圧が乗算され、それにより前記コンデンサ34の両端間電圧V1の変動に応じた脈動波形が生成される。一方、別な第3のモニター端子54には、負荷電流に比例した検出信号が取り込まれ、その検出信号と乗算器62からの出力電圧との比較結果に応じたオン時間幅を有する出力信号が、第1の比較器81および第2の比較器82にそれぞれ送り出される。このようにして得られた出力信号に基づいて、駆動信号生成回路53から各スイッチング素子12〜15に供給するパルス駆動信号Drive1〜Drive4のオン時間幅を規定することで、スイッチングコンバータ31に取り込まれる入力電流Iinを概略正弦波状に成形して、入力電源1からの入力電圧Vinの波形と近似させると共に、コンデンサ34の両端間電圧V1およびコンデンサ35の両端間電圧V2を、所望の値に安定化させることが可能になる。
また、別な第1のフィードバック回路51は、出力電圧VOを第4のモニター端子71から取り込んで、その分圧した電圧と基準電圧値VREF2との差を、誤差増幅器75から電圧制御発振器76に出力する。電圧制御発振器76は、出力電圧VOに応じてその周波数が変動するような発振信号を、そのまま第1の比較器81に出力すると共に、位相シフト器77で例えば180°位相シフトさせて、別な第2の比較器82に出力する。このようにして得られた発振信号に基づいて、駆動信号生成回路53から各スイッチング素子12〜15に供給するパルス駆動信号Drive1〜Drive4のパルス周波数を規定することで、力率改善コンバータの出力電圧VOを、所望の値に安定化させることが可能になる。
本発明は、トランス16の一次側電圧に相当するコンデンサ34の両端間電圧V1やコンデンサ35の両端間電圧V2が、上記数1によって何れもスイッチング素子12〜15のスイッチング周期Tに対するオン時間tonの比、すなわち時比率Dの関数で表わされるのに対して、出力電圧VOが別な数2によって、時比率Dおよびスイッチング周期Tの関数であることに着目してなされている。
つまり、トランス16の一次側電圧はスイッチング周期Tに依存しないことから、コンデンサ34の両端間電圧V1を時比率Dで制御する一方で、出力電圧VOはスイッチング周期Tで制御すれば、力率改善コンバータとしてスイッチングコンバータ31を一段だけに簡素化した高効率な方式の構成でありながら、トランス16の一次側電圧のみならず出力電圧VOをも目的の値に安定化させることが可能になる。
このように、本実施例の力率改善コンバータは、入力電源1からの入力電流Iinを入力電圧Vinの波形と近似させるために、第1の昇圧インダクタ32,第1のスイッチ回路であるスイッチング素子12,13および第1のコンデンサ34を備えてなる第1の昇圧コンバータとしての昇圧コンバータ回路41と、第2の昇圧インダクタ33,第2のスイッチ回路であるスイッチング素子14,15および第2のコンデンサ35を備えてなる第2の昇圧コンバータとしての昇圧コンバータ回路42とを有し、第1の昇圧コンバータ回路41と第2の昇圧コンバータ回路42で各々昇圧した電圧V1,V2を、トランス16によって出力側に絶縁伝送して出力電圧VOを得るスイッチングコンバータ31を備えると共に、第1のスイッチ回路および第2のスイッチ回路を構成する複数のスイッチング素子12〜15をスイッチング制御する制御手段としての制御回路43を備えた力率改善コンバータにおいて、特にここでの制御回路43は、トランス16の一次側電圧である第1のコンデンサ34の両端間電圧V1または第2のコンデンサ35の両端間電圧V2が一定値となるように、スイッチング素子12〜15の時比率Dを調整する第1のフィードバック手段としてのフィードバック回路51と、出力電圧VOが一定値となるように、スイッチング素子12〜15のスイッチング周波数fを調整する第2のフィードバック手段としてのフィードバック回路52とをそれぞれ備えている。
こうすると第1のフィードバック回路51は、入力電源1からの入力電流Iinを入力電圧Vinの波形と近似させつつ、トランス16の一次側電圧が一定値となるように、各スイッチング素子12〜15の時比率Dを調整する一方で、第2のフィードバック回路52は、出力電圧VOが一定値となるように各スイッチング素子12〜15のスイッチング周波数fを調整する。ここで、トランス16の一次側電圧である第1のコンデンサ34の両端間電圧V1や第2のコンデンサV2の両端間電圧V2と、力率改善コンバータの出力電圧VOは、上記数1や数2で示したようにそもそも比例関係にはないが、制御回路43の第1のフィードバック回路51で時比率変調制御を行なう一方で、第2のフィードバック回路52で周波数変調制御を行なうことで、トランス16の一次側電圧と出力電圧VOをそれぞれ所望の値に安定化することができる。その結果、本実施例では力率の改善を図りつつも、トランス16の一次側電圧を安定化させると共に、出力電圧VOの安定化も同時に達成できる。
そしてこれは、上記スイッチングコンバータ31に接続され、複数のスイッチング素子12〜15をスイッチング制御する力率改善コンバータ制御器としての制御回路43において、上述した第1のフィードバック回路51や第2のフィードバック回路52を備えた制御回路43であっても、同じことがいえる。
また、上記制御回路43を備えた力率改善コンバータにおいて、本実施例では第1のスイッチ回が第1のスイッチング素子12と第2のスイッチング素子13とにより構成され、第2のスイッチ回路が第3のスイッチング素子14と第4のスイッチング素子15とにより構成され、スイッチング素子12がオンし、スイッチング素子13がオフする期間に、第1の昇圧インダクタ32にエネルギーを蓄え、スイッチング素子12がオフし、スイッチング素子13がオンする期間に、第1の昇圧インダクタ32に蓄えられたエネルギーを利用して、入力電圧Vinよりも高い電圧で第1のコンデンサ34を充電するように第1の昇圧コンバータ回路41を構成し、スイッチング素子14がオンし、スイッチング素子15がオフする期間に、第2の昇圧インダクタ33にエネルギーを蓄え、スイッチング素子14がオフし、スイッチング素子15がオンする期間に、第2の昇圧インダクタ33に蓄えられたエネルギーを利用して、入力電圧Vinよりも高い電圧で第2のコンデンサ35を充電するように第2の昇圧コンバータ回路42を構成している。さらにここでは、スイッチング素子12がオフし、スイッチング素子13がオンする期間に、別なスイッチング素子14がオンすると、入力電源1,第1の昇圧インダクタ32および第1のコンデンサ34のエネルギーが、トランス16の入力側巻線である一次巻線16Aの一端から他端に伝送され、スイッチング素子14がオフし、スイッチング素子15がオンする期間に、別なスイッチング素子12がオンすると、今度は入力電源1,第2の昇圧インダクタ33および第2のコンデンサ35のエネルギーが、トランス16の一次巻線16Aの他端から一端に伝送されるように、スイッチングコンバータ31を構成している。
こうすると、第1の昇圧コンバータ回路41と第2の昇圧コンバータ42のそれぞれにおいて、入力電圧Vinよりも高い電圧V1,V2を生成できると共に、トランス16の一次巻線16Aの一端および他端から、それぞれ交互にエネルギーを伝送することができるので、力率改善コンバータとして効率の良い電力伝送を達成できる。
さらに、本実施例の制御回路43は、スイッチング素子12,14を、位相差を持たせつつ等しい時比率Dでオン・オフ駆動させると共に、スイッチング素子12と反転してスイッチング素子13をオン・オフ駆動させ、スイッチング素子14と反転してスイッチング素子15をオン・オフ駆動させるパルス駆動信号Drive1〜Drive4を、各スイッチング素子12〜15に供給する駆動信号生成手段としての駆動信号生成回路53を備えている。
このような駆動信号生成回路53を制御回路43に組み込むことで、スイッチング素子12,14に対しては、お互いに所定の位相差を有して、等しい時比率Dで当該スイッチング素子12,14をオン・オフ駆動させるパルス駆動信号Drive1,Drive3をそれぞれ与えることができると共に、スイッチング素子13にはスイッチング素子12と反転したパルス駆動信号Drive2を与え、さらにスイッチング素子15にはスイッチング素子14と反転したパルス駆動信号Drive4を与えることが可能になる。その結果、トランス16の一次側電圧と出力電圧Vinをそれぞれ所望の値に安定化できるようなパルス駆動信号Drive1〜Drive4を、各スイッチング素子12〜15に対して適切なタイミングで供給することが可能になる。
なお本発明は、本実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、制御回路43の内部構成については、図2に示すものに限定されず、本発明の主旨を逸脱しない範囲で適宜変形が可能である。またスイッチングコンバータ31に関しても、本発明の主旨を逸脱しない範囲でその回路構成を適宜変形することが可能である。