JPH0951672A - 自励式の降圧型ｄｃ−ｄｃコンバータ - Google Patents
自励式の降圧型ｄｃ−ｄｃコンバータInfo
- Publication number
- JPH0951672A JPH0951672A JP20212695A JP20212695A JPH0951672A JP H0951672 A JPH0951672 A JP H0951672A JP 20212695 A JP20212695 A JP 20212695A JP 20212695 A JP20212695 A JP 20212695A JP H0951672 A JPH0951672 A JP H0951672A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- converter
- comparator
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 安価で小型な降圧型ＤＣ−ＤＣコンバータを
得ること。 【構成】 入力端子ＴINと接地電位部との間に入力用コ
ンデンサＣ1が、出力端子ＴOUTと接地電位部との間に出
力用コンデンサＣ2が接続される。入力端子ＴINと出力
端子ＶOUTとの間にはスイッチング素子Ｑとチョークコ
イルＬとの直列回路が接続され、スイッチング素子Ｑと
チョークコイルＬとの接続点と接地電位部との間にダイ
オードＤが接続される。コンパレータＩＣ2の非反転入
力には基準電圧ＶREFが供給され、反転入力には出力端
子ＶOUTの電圧に比例した電圧が供給される。コンパレ
ータＩＣ2の出力電圧は駆動回路ＩＣ1に与えられ、スイ
ッチング素子Ｑを所定の時間間隔でオンさせる。
得ること。 【構成】 入力端子ＴINと接地電位部との間に入力用コ
ンデンサＣ1が、出力端子ＴOUTと接地電位部との間に出
力用コンデンサＣ2が接続される。入力端子ＴINと出力
端子ＶOUTとの間にはスイッチング素子Ｑとチョークコ
イルＬとの直列回路が接続され、スイッチング素子Ｑと
チョークコイルＬとの接続点と接地電位部との間にダイ
オードＤが接続される。コンパレータＩＣ2の非反転入
力には基準電圧ＶREFが供給され、反転入力には出力端
子ＶOUTの電圧に比例した電圧が供給される。コンパレ
ータＩＣ2の出力電圧は駆動回路ＩＣ1に与えられ、スイ
ッチング素子Ｑを所定の時間間隔でオンさせる。
Description
【０００１】
【産業上の利用分野】この発明は、入力電圧を効率良く
所望の出力電圧に変換することができる自励式の降圧型
ＤＣ−ＤＣコンバータに関する。
所望の出力電圧に変換することができる自励式の降圧型
ＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】従来のＤＣ−ＤＣコンバータとして、ト
ランスを使用したＲＣＣ（Ｒｉｎｇｉｎｇ Ｃｈｏｋｅ
Ｃｏｎｖｅｒｔｏｒ）回路方式と、スイッチング・ト
ランジスタや電圧安定化のための制御回路その他の回路
要素を含む専用の集積回路（専用ＩＣ）に入力用コンデ
ンサ、出力用コンデンサ、チョークコイル及びダイオー
ドを外付けした専用ＩＣを用いる方法とが知られてい
る。
ランスを使用したＲＣＣ（Ｒｉｎｇｉｎｇ Ｃｈｏｋｅ
Ｃｏｎｖｅｒｔｏｒ）回路方式と、スイッチング・ト
ランジスタや電圧安定化のための制御回路その他の回路
要素を含む専用の集積回路（専用ＩＣ）に入力用コンデ
ンサ、出力用コンデンサ、チョークコイル及びダイオー
ドを外付けした専用ＩＣを用いる方法とが知られてい
る。
【０００３】図４の（Ａ）は、ＲＣＣ回路方式によるＤ
Ｃ−ＤＣコンバータの一例を示す回路図である。同図に
おいて、入力電圧は入力端子ＴINに印加される。入力端
子ＴINは入力用コンデンサＣ1を介して接地（接地電位
部に接続）され、起動抵抗ＲGを介してスイッチング・
トランジスタＴRのベースに接続され、かつトランスの
第１の一次巻線ＮPの一端に接続される。第１の一次巻
線ＮPの他端はスイッチング・トランジスタＴRのコレク
タに接続され、スイッチング・トランジスタＴRのエミ
ッタは接地される。スイッチング・トランジスタＴRの
ベースはベース帰還抵抗ＲBを介してダイオードＤ2のカ
ソードに接続され、ダイオードＤ2に並列にコンデンサ
Ｃ4が接続される。ダイオードＤ2のアノードは第２の一
次巻線ＮBの一端及びダイオードＤ3のカソードに接続さ
れる。ダイオードＤ3のアノードはコンデンサＣ3を介し
て接地され、第２の一次巻線ＮBの他端も接地される。
スイッチング・トランジスタＴRのベースはツェナーダ
イオードＺＤのカソードに接続され、ツェナーダイオー
ドＺＤのアノードはダイオードＤ3のアノードに接続さ
れる。トランスの二次巻線ＮSの一端にはダイオードＤ1
のアノードが接続され、ダイオードＤ1のカソードは出
力用コンデンサＣ2を介してトランスの二次巻線ＮSの他
端に接続され、出力用コンデンサＣ2の両端は出力端子
ＴOUTに接続される。
Ｃ−ＤＣコンバータの一例を示す回路図である。同図に
おいて、入力電圧は入力端子ＴINに印加される。入力端
子ＴINは入力用コンデンサＣ1を介して接地（接地電位
部に接続）され、起動抵抗ＲGを介してスイッチング・
トランジスタＴRのベースに接続され、かつトランスの
第１の一次巻線ＮPの一端に接続される。第１の一次巻
線ＮPの他端はスイッチング・トランジスタＴRのコレク
タに接続され、スイッチング・トランジスタＴRのエミ
ッタは接地される。スイッチング・トランジスタＴRの
ベースはベース帰還抵抗ＲBを介してダイオードＤ2のカ
ソードに接続され、ダイオードＤ2に並列にコンデンサ
Ｃ4が接続される。ダイオードＤ2のアノードは第２の一
次巻線ＮBの一端及びダイオードＤ3のカソードに接続さ
れる。ダイオードＤ3のアノードはコンデンサＣ3を介し
て接地され、第２の一次巻線ＮBの他端も接地される。
スイッチング・トランジスタＴRのベースはツェナーダ
イオードＺＤのカソードに接続され、ツェナーダイオー
ドＺＤのアノードはダイオードＤ3のアノードに接続さ
れる。トランスの二次巻線ＮSの一端にはダイオードＤ1
のアノードが接続され、ダイオードＤ1のカソードは出
力用コンデンサＣ2を介してトランスの二次巻線ＮSの他
端に接続され、出力用コンデンサＣ2の両端は出力端子
ＴOUTに接続される。
【０００４】いま、入力電圧が入力端子ＴINに印加され
ると、起動抵抗ＲGを介してスイッチング・トランジス
タＴRのベースに電流が流れるので、スイッチング・ト
ランジスタＴRはオンになり、第１の一次巻線ＮPの両端
間に入力電圧が印加される。これによって、第１の一次
巻線ＮPと電磁的に結合する第２の一次巻線ＮBにも電圧
が誘起され、この電圧によりダイオードＤ2、ベース帰
還抵抗ＲBを介してスイッチング・トランジスタＴRのベ
ースに電流が流れるので、スイッチング・トランジスタ
ＴRのオン状態が維持される。時間の経過と共にスイッ
チング・トランジスタＴRのエミッタ‐コレクタ間に流
れる電流は増大していくが、スイッチング・トランジス
タＴRが飽和状態を維持できなくなると、第１の一次巻
線ＮPに印加される電圧が減少し、それに比例して、第
２の一次巻線ＮBに誘起される電圧も低下するので、ス
イッチング・トランジスタＴRのベース電流が減少し、
スイッチング・トランジスタＴRはオフとなる。
ると、起動抵抗ＲGを介してスイッチング・トランジス
タＴRのベースに電流が流れるので、スイッチング・ト
ランジスタＴRはオンになり、第１の一次巻線ＮPの両端
間に入力電圧が印加される。これによって、第１の一次
巻線ＮPと電磁的に結合する第２の一次巻線ＮBにも電圧
が誘起され、この電圧によりダイオードＤ2、ベース帰
還抵抗ＲBを介してスイッチング・トランジスタＴRのベ
ースに電流が流れるので、スイッチング・トランジスタ
ＴRのオン状態が維持される。時間の経過と共にスイッ
チング・トランジスタＴRのエミッタ‐コレクタ間に流
れる電流は増大していくが、スイッチング・トランジス
タＴRが飽和状態を維持できなくなると、第１の一次巻
線ＮPに印加される電圧が減少し、それに比例して、第
２の一次巻線ＮBに誘起される電圧も低下するので、ス
イッチング・トランジスタＴRのベース電流が減少し、
スイッチング・トランジスタＴRはオフとなる。
【０００５】スイッチング・トランジスタＴRは以上説
明したオン、オフ動作を反復するので、二次巻線ＮSに
もオン、オフを反復する電圧が発生される。この電圧を
ダイオードＤ1とコンデンサＣ2によって平滑することに
より、出力端子ＴOUTから直流電圧を取り出すことがで
きる。
明したオン、オフ動作を反復するので、二次巻線ＮSに
もオン、オフを反復する電圧が発生される。この電圧を
ダイオードＤ1とコンデンサＣ2によって平滑することに
より、出力端子ＴOUTから直流電圧を取り出すことがで
きる。
【０００６】次に、図４の（Ｂ）は、専用の集積回路を
使用した降圧型ＤＣ−ＤＣコンバータの回路構成を示す
図である。なお、図４の（Ａ）に示す構成要素と同様の
構成要素には同一の符号が付されている。図４の（Ｂ）
に示すＤＣ−ＤＣコンバータにおいて、専用の集積回路
ＩＣには、ＤＣ−ＤＣコンバータに必要なスイッチング
・トランジスタ及び出力電圧を安定化するのに必要な制
御回路が内蔵されており、入力端子ＴINは専用の集積回
路ＩＣの入力側端子ＩＮに接続されると共に入力用コン
デンサＣ1を介して接地される。集積回路ＩＣの出力側
端子ＯＵＴはチョークコイルＬを介して出力端子ＴOUT
に接続され、スイッチング素子であるダイオードＤを介
して接地される。出力端子ＴOUTは出力用コンデンサＣ2
を介して接地され、また集積回路ＩＣの帰還端子ＦＢに
接続される。
使用した降圧型ＤＣ−ＤＣコンバータの回路構成を示す
図である。なお、図４の（Ａ）に示す構成要素と同様の
構成要素には同一の符号が付されている。図４の（Ｂ）
に示すＤＣ−ＤＣコンバータにおいて、専用の集積回路
ＩＣには、ＤＣ−ＤＣコンバータに必要なスイッチング
・トランジスタ及び出力電圧を安定化するのに必要な制
御回路が内蔵されており、入力端子ＴINは専用の集積回
路ＩＣの入力側端子ＩＮに接続されると共に入力用コン
デンサＣ1を介して接地される。集積回路ＩＣの出力側
端子ＯＵＴはチョークコイルＬを介して出力端子ＴOUT
に接続され、スイッチング素子であるダイオードＤを介
して接地される。出力端子ＴOUTは出力用コンデンサＣ2
を介して接地され、また集積回路ＩＣの帰還端子ＦＢに
接続される。
【０００７】
【発明が解決しようとする課題】ところで、図４の
（Ａ）に示すＲＣＣ回路方式はトランスを使用するの
で、ＤＣ−ＤＣコンバータを小型化、低背化（部品の高
さを低くすること）することが困難であり、また、スイ
ッチング周波数が１００ｋＨｚ以下と低いために出力ノ
イズが大きく、しかも、トランスによって損失が生じる
ために変換効率を高めることができないという欠点があ
る。
（Ａ）に示すＲＣＣ回路方式はトランスを使用するの
で、ＤＣ−ＤＣコンバータを小型化、低背化（部品の高
さを低くすること）することが困難であり、また、スイ
ッチング周波数が１００ｋＨｚ以下と低いために出力ノ
イズが大きく、しかも、トランスによって損失が生じる
ために変換効率を高めることができないという欠点があ
る。
【０００８】また、図４の（Ｂ）に示す専用ＩＣを用い
る方法は出力ノイズが大きく、使用する集積回路自体が
高価であるという欠点がある。この集積回路には、ＤＣ
−ＤＣコンバータの出力電圧を安定化するための制御回
路が内蔵されており、この制御回路には、スイッチング
周波数は一定にしてスイッチング・トランジスタをオ
ン、オフする時間の比を制御するパルス幅変調（ＰＷ
Ｍ）方式、又は、スイッチング・トランジスタのオン時
間またはオフ時間を固定してスイッチング周波数を制御
するパルス周波数変調（ＰＦＭ）方式が主に採用されて
いる。このスイッチング周波数は通常は１００ｋＨＺ以
下であるため、出力ノイズを小さくするためにはチョー
クコイル及び出力用コンデンサを大容量化しなければな
らないが、これによってＤＣ−ＤＣコンバータの価格は
更に高くなり、また小型化しようにも限度がある。
る方法は出力ノイズが大きく、使用する集積回路自体が
高価であるという欠点がある。この集積回路には、ＤＣ
−ＤＣコンバータの出力電圧を安定化するための制御回
路が内蔵されており、この制御回路には、スイッチング
周波数は一定にしてスイッチング・トランジスタをオ
ン、オフする時間の比を制御するパルス幅変調（ＰＷ
Ｍ）方式、又は、スイッチング・トランジスタのオン時
間またはオフ時間を固定してスイッチング周波数を制御
するパルス周波数変調（ＰＦＭ）方式が主に採用されて
いる。このスイッチング周波数は通常は１００ｋＨＺ以
下であるため、出力ノイズを小さくするためにはチョー
クコイル及び出力用コンデンサを大容量化しなければな
らないが、これによってＤＣ−ＤＣコンバータの価格は
更に高くなり、また小型化しようにも限度がある。
【０００９】この発明は、以上の欠点を解消するために
提案されたものであり、専用の集積回路を使用したのと
同等の特性を得ることができ、安価で小型の自励式の降
圧型ＤＣ−ＤＣコンバータを提供することを目的とす
る。
提案されたものであり、専用の集積回路を使用したのと
同等の特性を得ることができ、安価で小型の自励式の降
圧型ＤＣ−ＤＣコンバータを提供することを目的とす
る。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに、この出願の請求項１に記載された発明にあって
は、入力端子と接地電位部との間に接続された入力用コ
ンデンサと、出力端子と接地電位部との間に接続された
出力用コンデンサと、前記入力端子と前記出力端子との
間に接続されたスイッチング素子とチョークコイルとの
直列回路と、前記スイッチング素子と前記チョークコイ
ルとの接続点と接地電位部との間に接続されたダイオー
ドと、を備えた降圧型ＤＣ−ＤＣコンバータにおいて、
非反転入力に基準電圧が供給され、反転入力に前記出力
端子での電圧に比例した電圧が供給されるコンパレータ
と、前記コンパレータの出力電圧を受け取って前記スイ
ッチング素子を所定の時間間隔でオンさせる駆動回路
と、が設けられる。
めに、この出願の請求項１に記載された発明にあって
は、入力端子と接地電位部との間に接続された入力用コ
ンデンサと、出力端子と接地電位部との間に接続された
出力用コンデンサと、前記入力端子と前記出力端子との
間に接続されたスイッチング素子とチョークコイルとの
直列回路と、前記スイッチング素子と前記チョークコイ
ルとの接続点と接地電位部との間に接続されたダイオー
ドと、を備えた降圧型ＤＣ−ＤＣコンバータにおいて、
非反転入力に基準電圧が供給され、反転入力に前記出力
端子での電圧に比例した電圧が供給されるコンパレータ
と、前記コンパレータの出力電圧を受け取って前記スイ
ッチング素子を所定の時間間隔でオンさせる駆動回路
と、が設けられる。
【００１１】この出願の請求項２記載の発明にあって
は、前記駆動回路をインバータとし、発振回路を内蔵し
ないようにしたものである。
は、前記駆動回路をインバータとし、発振回路を内蔵し
ないようにしたものである。
【００１２】この出願の請求項３記載の発明にあって
は、前記入力端子と前記接地電位部との間に接続された
ツェナーダイオードと、前記出力端子と前記接地電位部
との間に接続された抵抗分圧器と、が更に設けられ、前
記コンパレータの前記非反転入力には前記ツェナーダイ
オードの出力を前記基準電圧として供給し、前記コンパ
レータの前記反転入力には前記抵抗分圧器から電圧を供
給するようにしている。
は、前記入力端子と前記接地電位部との間に接続された
ツェナーダイオードと、前記出力端子と前記接地電位部
との間に接続された抵抗分圧器と、が更に設けられ、前
記コンパレータの前記非反転入力には前記ツェナーダイ
オードの出力を前記基準電圧として供給し、前記コンパ
レータの前記反転入力には前記抵抗分圧器から電圧を供
給するようにしている。
【００１３】
【作用】この出願の請求項１記載の発明においては、コ
ンパレータの非反転入力には基準電圧が供給され、反転
入力には出力端子での電圧に比例した電圧が供給され
る。このコンパレータの出力電圧が駆動回路に入力さ
れ、第１のスイッチング素子が所定の時間間隔でオンす
る。
ンパレータの非反転入力には基準電圧が供給され、反転
入力には出力端子での電圧に比例した電圧が供給され
る。このコンパレータの出力電圧が駆動回路に入力さ
れ、第１のスイッチング素子が所定の時間間隔でオンす
る。
【００１４】この出願の請求項２記載の発明において
は、駆動回路はインバータであり、コンパレータの出力
が反転されてスイチング素子に与えられる。
は、駆動回路はインバータであり、コンパレータの出力
が反転されてスイチング素子に与えられる。
【００１５】この出願の請求項３記載の発明において
は、コンパレータの非反転入力にツェナーダイオードの
出力が供給され、該コンパレータの反転入力には抵抗分
圧器から電圧が供給される。
は、コンパレータの非反転入力にツェナーダイオードの
出力が供給され、該コンパレータの反転入力には抵抗分
圧器から電圧が供給される。
【００１６】
【発明の実施の形態】以下、図面を参照しながら若干の
実施形態について説明する。図１は、この発明に係る自
励式の降圧型ＤＣ−ＤＣコンバータの基本構成を示す回
路図である。図において、入力電圧ＶINが印加される入
力端子ＴINは入力用コンデンサＣ1を介して接地され、
また、スイッチング素子であるＰチャンネルＭＯＳトラ
ンジスタＱとチョークコイルＬとの直列回路を介して出
力端子ＴOUTに接続される。ＰチャンネルＭＯＳトラン
ジスタＱのドレインとチョークコイルＬとの接続点はダ
イオードＤのカソードに接続され、ダイオードＤのアノ
ードは接地される。ＰチャンネルＭＯＳトランジスタＱ
のゲートには例えばインバータである駆動回路ＩＣ1の
出力が接続され、駆動回路ＩＣ1の入力は抵抗Ｒを介し
て入力端子ＴINに接続され、またコンパレータＩＣ2の
出力にも接続される。コンパレータＩＣ2の非反転入力
は基準電圧ＶREFが印加され、コンパレータＩＣ2の反転
入力は出力端子ＴOUTと接続される。出力端子ＴOUTは出
力用コンデンサＣ2を介して接地され、また負荷抵抗に
接続される。
実施形態について説明する。図１は、この発明に係る自
励式の降圧型ＤＣ−ＤＣコンバータの基本構成を示す回
路図である。図において、入力電圧ＶINが印加される入
力端子ＴINは入力用コンデンサＣ1を介して接地され、
また、スイッチング素子であるＰチャンネルＭＯＳトラ
ンジスタＱとチョークコイルＬとの直列回路を介して出
力端子ＴOUTに接続される。ＰチャンネルＭＯＳトラン
ジスタＱのドレインとチョークコイルＬとの接続点はダ
イオードＤのカソードに接続され、ダイオードＤのアノ
ードは接地される。ＰチャンネルＭＯＳトランジスタＱ
のゲートには例えばインバータである駆動回路ＩＣ1の
出力が接続され、駆動回路ＩＣ1の入力は抵抗Ｒを介し
て入力端子ＴINに接続され、またコンパレータＩＣ2の
出力にも接続される。コンパレータＩＣ2の非反転入力
は基準電圧ＶREFが印加され、コンパレータＩＣ2の反転
入力は出力端子ＴOUTと接続される。出力端子ＴOUTは出
力用コンデンサＣ2を介して接地され、また負荷抵抗に
接続される。
【００１７】こうして、入力用コンデンサＣ1、Ｐチャ
ンネルＭＯＳトランジスタＱ、チョークコイルＬ、ダイ
オードＤ及び出力用コンデンサＣ2によって降圧型ＤＣ
−ＤＣコンバータが構成され、駆動回路ＩＣ1、コンバ
ータＩＣ2、抵抗Ｒ及び基準電圧ＶREFによって、Ｐチャ
ンネルＭＯＳトランジスタＱのオン、オフを制御して出
力電圧を安定化する制御回路が構成される。
ンネルＭＯＳトランジスタＱ、チョークコイルＬ、ダイ
オードＤ及び出力用コンデンサＣ2によって降圧型ＤＣ
−ＤＣコンバータが構成され、駆動回路ＩＣ1、コンバ
ータＩＣ2、抵抗Ｒ及び基準電圧ＶREFによって、Ｐチャ
ンネルＭＯＳトランジスタＱのオン、オフを制御して出
力電圧を安定化する制御回路が構成される。
【００１８】いま、入力端子ＴINに入力電圧ＶINが加え
られ、コンパレータＩＣ2の非反転入力に基準電圧ＶREF
が加えられたとき、コンパレータＩＣ2の反転入力はゼ
ロ電位にあるため、コンパレータＩＣ2の出力はハイレ
ベルとなる。そこで、駆動回路ＩＣ1はＰチャンネルＭ
ＯＳトランジスタＱをオンにする。
られ、コンパレータＩＣ2の非反転入力に基準電圧ＶREF
が加えられたとき、コンパレータＩＣ2の反転入力はゼ
ロ電位にあるため、コンパレータＩＣ2の出力はハイレ
ベルとなる。そこで、駆動回路ＩＣ1はＰチャンネルＭ
ＯＳトランジスタＱをオンにする。
【００１９】ＰチャンネルＭＯＳトランジスタＱがオン
になると、出力電圧ＶOUT、したがってコンパレータＩ
Ｃ2の反転入力での電圧が上昇する。更に出力電圧ＶOUT
が上昇して基準電圧ＶREFに達すると、コンパレータＩ
Ｃ2の出力電圧は反転してローレベルになるので、Ｐチ
ャンネルＭＯＳトランジスタＱは駆動回路ＩＣ1によっ
てオフにされる。
になると、出力電圧ＶOUT、したがってコンパレータＩ
Ｃ2の反転入力での電圧が上昇する。更に出力電圧ＶOUT
が上昇して基準電圧ＶREFに達すると、コンパレータＩ
Ｃ2の出力電圧は反転してローレベルになるので、Ｐチ
ャンネルＭＯＳトランジスタＱは駆動回路ＩＣ1によっ
てオフにされる。
【００２０】ＰチャンネルＭＯＳトランジスタＱがオフ
になると、出力電圧ＶOUTは低下し始める。出力電圧Ｖ
OUTが基準電圧ＶREFに達すると、コンパレータＩＣ2の
出力は反転してハイレベルとなり、ＰチャンネルＭＯＳ
トランジスタＱは再びオンになる。
になると、出力電圧ＶOUTは低下し始める。出力電圧Ｖ
OUTが基準電圧ＶREFに達すると、コンパレータＩＣ2の
出力は反転してハイレベルとなり、ＰチャンネルＭＯＳ
トランジスタＱは再びオンになる。
【００２１】ＰチャンネルＭＯＳトランジスタＱは以上
の一連のオン、オフ動作を反復する。いま、Ｐチャンネ
ルＭＯＳトランジスタＱがオンしている期間をＴON、オ
フしている期間をＴOFF、ＴONとＴOFFとの和即ちスイッ
チング時間をＴSとし、時比率をｄ（＝ＴON／ＴS）とす
ると、入力電圧ＶINと出力電圧ＶOUTとの間には
の一連のオン、オフ動作を反復する。いま、Ｐチャンネ
ルＭＯＳトランジスタＱがオンしている期間をＴON、オ
フしている期間をＴOFF、ＴONとＴOFFとの和即ちスイッ
チング時間をＴSとし、時比率をｄ（＝ＴON／ＴS）とす
ると、入力電圧ＶINと出力電圧ＶOUTとの間には
【数１】ＶOUT ＝ ｄ・ＶIN なる関係が成り立つ。こうして、出力電圧ＶOUTは予め
設定された値に維持される。
設定された値に維持される。
【００２２】図２は、図１の［イ］、［ロ］、［ハ］及
び［ニ］の点における電圧波形を示している。なお、図
２において、ＨＩはハイレベルを、ＬＯはローレベル
を、ＧＮＤは接地レベルをそれぞれ表している。
び［ニ］の点における電圧波形を示している。なお、図
２において、ＨＩはハイレベルを、ＬＯはローレベル
を、ＧＮＤは接地レベルをそれぞれ表している。
【００２３】
【実施例】図３は、この発明に係る降圧型ＤＣ−ＤＣコ
ンバータの一実施例を概略的に示す回路図である。図３
において、図１に示す構成要素と同様の機能を奏する構
成要素には、図１と同じ参照符号が付されており、これ
らについての説明は重複を避けるため省略する。なお、
抵抗Ｒ1は図１の抵抗Ｒに相当するものであり、Ｒ2〜Ｒ
5は抵抗、ＺＤはコンパレータＩＣ2の非反転入力に基準
電圧ＶREFを与えるためのツェナーダイオード、Ｃ3はコ
ンデンサである。
ンバータの一実施例を概略的に示す回路図である。図３
において、図１に示す構成要素と同様の機能を奏する構
成要素には、図１と同じ参照符号が付されており、これ
らについての説明は重複を避けるため省略する。なお、
抵抗Ｒ1は図１の抵抗Ｒに相当するものであり、Ｒ2〜Ｒ
5は抵抗、ＺＤはコンパレータＩＣ2の非反転入力に基準
電圧ＶREFを与えるためのツェナーダイオード、Ｃ3はコ
ンデンサである。
【００２４】次に、図３の降圧型ＤＣ−ＤＣコンバータ
の動作について説明する。入力端子ＴINに入力電圧ＶIN
が印加されると、抵抗Ｒ2を介してツェナーダイオード
ＺＤに電圧が加えられてツェナーダイオードＺＤが導通
し、これによってコンパレータＩＣ2の非反転入力に基
準電圧ＶREFが加えられる。一方、コンパレータＩＣ2の
反転入力は、ＰチャンネルＭＯＳトランジスタＱがオフ
状態にあるため接地レベルにある。したがって、コンパ
レータＩＣ2の出力はハイレベル、駆動回路ＩＣ1の出力
はローレベルとなるので、ＰチャンネルＭＯＳトランジ
スタＱはオンとなる。
の動作について説明する。入力端子ＴINに入力電圧ＶIN
が印加されると、抵抗Ｒ2を介してツェナーダイオード
ＺＤに電圧が加えられてツェナーダイオードＺＤが導通
し、これによってコンパレータＩＣ2の非反転入力に基
準電圧ＶREFが加えられる。一方、コンパレータＩＣ2の
反転入力は、ＰチャンネルＭＯＳトランジスタＱがオフ
状態にあるため接地レベルにある。したがって、コンパ
レータＩＣ2の出力はハイレベル、駆動回路ＩＣ1の出力
はローレベルとなるので、ＰチャンネルＭＯＳトランジ
スタＱはオンとなる。
【００２５】ＰチャンネルＭＯＳトランジスタＱがオン
になると、チョークコイルＬを流れる電流は時間と共に
増加し、出力電圧ＶOUTも上昇する。出力電圧ＶOUTの上
昇と共にコンパレータＩＣ2の反転入力での電圧も上昇
していき、基準電圧ＶREFを越えると、コンパレータＩ
Ｃ2の出力は反転してローレベルになるので、Ｐチャン
ネルＭＯＳトランジスタＱのゲートにハイレベルの電圧
が印加され、ＰチャンネルＭＯＳトランジスタＱはオフ
となる。この時点でチョークコイルＬを流れる電流は減
少し始め、出力電圧ＶOUTも低下する。出力電圧ＶOUTの
低下に伴ってコンパレータＩＣ2の反転入力での電圧も
低下し、基準電圧ＶREFより低くなると、コンパレータ
ＩＣ2の出力は再びハイレベルとなり、ＰチャンネルＭ
ＯＳトランジスタＱはオンになる。
になると、チョークコイルＬを流れる電流は時間と共に
増加し、出力電圧ＶOUTも上昇する。出力電圧ＶOUTの上
昇と共にコンパレータＩＣ2の反転入力での電圧も上昇
していき、基準電圧ＶREFを越えると、コンパレータＩ
Ｃ2の出力は反転してローレベルになるので、Ｐチャン
ネルＭＯＳトランジスタＱのゲートにハイレベルの電圧
が印加され、ＰチャンネルＭＯＳトランジスタＱはオフ
となる。この時点でチョークコイルＬを流れる電流は減
少し始め、出力電圧ＶOUTも低下する。出力電圧ＶOUTの
低下に伴ってコンパレータＩＣ2の反転入力での電圧も
低下し、基準電圧ＶREFより低くなると、コンパレータ
ＩＣ2の出力は再びハイレベルとなり、ＰチャンネルＭ
ＯＳトランジスタＱはオンになる。
【００２６】以上の一連の動作を繰り返すことにより、
出力電圧ＶOUTは基準電圧ＶREFにより予め設定された電
圧に安定化される。
出力電圧ＶOUTは基準電圧ＶREFにより予め設定された電
圧に安定化される。
【００２７】実際、入力電圧ＶINを５Ｖ、出力電圧Ｖ
OUTを３．３Ｖ、出力電流を１００ｍＡとしたとき、図
３のＤＣ−ＤＣコンバータ（前者）と図４の（Ｂ）に示
す専用ＩＣ回路方式のＤＣ−ＤＣコンバータ（後者）と
を比較すると、前者の効率は８５〜８８％であるのに対
して後者の効率は８５％である。また、ノイズは前者は
１０ｍＶPPであるのに対して後者は２５０ｍＶPPと２５
倍も高い。更に、コストに関しては、後者のコストを１
００とすると、前者のコストは、使用するエレメントに
依存するが、４５〜７０である。
OUTを３．３Ｖ、出力電流を１００ｍＡとしたとき、図
３のＤＣ−ＤＣコンバータ（前者）と図４の（Ｂ）に示
す専用ＩＣ回路方式のＤＣ−ＤＣコンバータ（後者）と
を比較すると、前者の効率は８５〜８８％であるのに対
して後者の効率は８５％である。また、ノイズは前者は
１０ｍＶPPであるのに対して後者は２５０ｍＶPPと２５
倍も高い。更に、コストに関しては、後者のコストを１
００とすると、前者のコストは、使用するエレメントに
依存するが、４５〜７０である。
【００２８】ここでスイッチング素子であるＰチャンネ
ルＭＯＳトランジスタＱのスイッチング周波数とノイズ
との関係について付言する。図３において、チョークコ
イルＬのインダクタンスをＬ0、出力用コンデンサＣ2の
容量をＣ0、スイッチング周波数をｆS（＝１／ＴS）、
スイッチング素子のオフ時間比をｄ′（＝ＴOFF／ＴS）
とすると、出力電圧ＶOUTに対するリップル率γは
ルＭＯＳトランジスタＱのスイッチング周波数とノイズ
との関係について付言する。図３において、チョークコ
イルＬのインダクタンスをＬ0、出力用コンデンサＣ2の
容量をＣ0、スイッチング周波数をｆS（＝１／ＴS）、
スイッチング素子のオフ時間比をｄ′（＝ＴOFF／ＴS）
とすると、出力電圧ＶOUTに対するリップル率γは
【数２】γ＝（ｄ′ＴS 2）／（８Ｌ0ＣO）＝ｄ′／（８
Ｌ0Ｃ0ｆS 2） で表される。具体的には、図３のＤＣ−ＤＣコンバータ
においてはｆSは８００ｋＨｚ前後であり、図４の
（Ｂ）に示すＤＣ−ＤＣコンバータにおいてはｆSは１
００ｋＨｚ以下であるから、同じチョークコイルやコン
デンサを用いたとすると、図３のＤＣ−ＤＣコンバータ
の方が格段にリップル率が小さくなり、したがってノイ
ズが小さいことになる。また、図４の（Ｂ）に示すＤＣ
−ＤＣコンバータのノイズを同等に低く抑えるには、よ
り大容量のコイル、コンデンサが必要になり、小型、低
背化に不利になる。
Ｌ0Ｃ0ｆS 2） で表される。具体的には、図３のＤＣ−ＤＣコンバータ
においてはｆSは８００ｋＨｚ前後であり、図４の
（Ｂ）に示すＤＣ−ＤＣコンバータにおいてはｆSは１
００ｋＨｚ以下であるから、同じチョークコイルやコン
デンサを用いたとすると、図３のＤＣ−ＤＣコンバータ
の方が格段にリップル率が小さくなり、したがってノイ
ズが小さいことになる。また、図４の（Ｂ）に示すＤＣ
−ＤＣコンバータのノイズを同等に低く抑えるには、よ
り大容量のコイル、コンデンサが必要になり、小型、低
背化に不利になる。
【００２９】
【発明の効果】以上、この発明の実施の形態及び実施例
を参照しながら説明したところから明らかなように、こ
の発明は、ＲＣＣ回路方式の降圧型ＤＣ−ＤＣコンバー
タと比較して、出力トランスを必要としないために小型
化、低背化することができ、出力ノイズが低く、しかも
効率が高い降圧型ＤＣ−ＤＣコンバータを提供すること
ができる。また、専用集積回路方式の降圧型ＤＣ−ＤＣ
コンバータと比較しても、効率の点ではほぼ同等である
が、出力ノイズが１／１０以下と低く、コストが約１／
２で済む降圧型ＤＣ−ＤＣコンバータを提供することが
できる。
を参照しながら説明したところから明らかなように、こ
の発明は、ＲＣＣ回路方式の降圧型ＤＣ−ＤＣコンバー
タと比較して、出力トランスを必要としないために小型
化、低背化することができ、出力ノイズが低く、しかも
効率が高い降圧型ＤＣ−ＤＣコンバータを提供すること
ができる。また、専用集積回路方式の降圧型ＤＣ−ＤＣ
コンバータと比較しても、効率の点ではほぼ同等である
が、出力ノイズが１／１０以下と低く、コストが約１／
２で済む降圧型ＤＣ−ＤＣコンバータを提供することが
できる。
【図１】この発明に係る降圧型ＤＣ−ＤＣコンバータの
基本構成を示す回路図。
基本構成を示す回路図。
【図２】図１の［イ］、［ロ］、［ハ］及び［ニ］にお
ける電圧波形を示す図。
ける電圧波形を示す図。
【図３】この発明に係る降圧型ＤＣ−ＤＣコンバータの
一実施例の構成を概略的に示す回路図。
一実施例の構成を概略的に示す回路図。
【図４】（Ａ）及び（Ｂ）はそれぞれ従来の降圧型ＤＣ
−ＤＣコンバータの構成を概略的に示す回路図。
−ＤＣコンバータの構成を概略的に示す回路図。
ＴIN：入力端子、 ＴOUT：出力端子、 ＶIN：入力電
圧、 Ｃ1：入力用コンデンサ、 Ｑ：ＰチャンネルＭ
ＯＳトランジスタ、 Ｄ：ダイオード、 ＩＣ1：駆動
回路、 ＩＣ2：コンパレータ、 ＶREF：基準電圧、
Ｌ：チョークコイル、 Ｃ2：出力用コンデンサ、 Ｖ
OUT：出力電圧
圧、 Ｃ1：入力用コンデンサ、 Ｑ：ＰチャンネルＭ
ＯＳトランジスタ、 Ｄ：ダイオード、 ＩＣ1：駆動
回路、 ＩＣ2：コンパレータ、 ＶREF：基準電圧、
Ｌ：チョークコイル、 Ｃ2：出力用コンデンサ、 Ｖ
OUT：出力電圧
Claims (3)
- 【請求項１】 入力端子と接地電位部との間に接続され
た入力用コンデンサと、 出力端子と接地電位部との間に接続された出力用コンデ
ンサと、 前記入力端子と前記出力端子との間に接続されたスイッ
チング素子とチョークコイルとの直列回路と、 前記スイッチング素子と前記チョークコイルとの接続点
と接地電位部との間に接続されたダイオードと、を備え
た降圧型ＤＣ−ＤＣコンバータにおいて、 非反転入力に基準電圧が供給され、反転入力に前記出力
端子での電圧に比例した電圧が供給されるコンパレータ
と、 前記コンパレータの出力電圧を受け取って前記スイッチ
ング素子を所定の時間間隔でオンさせる駆動回路と、を
具備することを特徴とする自励式の降圧型ＤＣ−ＤＣコ
ンバータ。 - 【請求項２】 請求項１記載の降圧型ＤＣ−ＤＣコンバ
ータであって、前記駆動回路がインバータであり、発振
回路を内蔵しないことを特徴とする降圧型ＤＣ−ＤＣコ
ンバータ。 - 【請求項３】 前記入力端子と前記接地電位部との間に
接続されたツェナーダイオードと、 前記出力端子と前記接地電位部との間に接続された抵抗
分圧器と、を更に備え、前記コンバータの前記非反転入
力には前記ツェナーダイオードの出力が前記基準電圧と
して供給され、前記コンバータの前記反転入力には前記
抵抗分圧器から電圧が供給されることを特徴とする降圧
型ＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20212695A JPH0951672A (ja) | 1995-08-08 | 1995-08-08 | 自励式の降圧型ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20212695A JPH0951672A (ja) | 1995-08-08 | 1995-08-08 | 自励式の降圧型ｄｃ−ｄｃコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0951672A true JPH0951672A (ja) | 1997-02-18 |
Family
ID=16452401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20212695A Pending JPH0951672A (ja) | 1995-08-08 | 1995-08-08 | 自励式の降圧型ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0951672A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004025730A1 (ja) * | 2002-08-09 | 2004-03-25 | Renesas Technology Corp. | 半導体装置およびそれを用いたメモリカード |
| KR100483396B1 (ko) * | 1997-02-28 | 2005-06-16 | 산요덴키가부시키가이샤 | 강압형dc-dc변환기 |
| US7199561B2 (en) | 2004-07-01 | 2007-04-03 | Murata Manufacturing Co., Ltd. | DC-DC converter and converter device |
| DE102006015339A1 (de) * | 2006-04-03 | 2007-10-11 | Texas Instruments Deutschland Gmbh | Selbstoszlillierender DC-DC-Abwärtswandler mit Null Hysterese |
| US7304463B2 (en) | 2004-06-29 | 2007-12-04 | Murata Manufacturing Co., Ltd. | DC-DC converter |
| US7902805B2 (en) | 2006-04-03 | 2011-03-08 | Texas Instruments Deutschland Gmbh | Self-oscillating DC-DC buck converter with zero hysteresis |
| US9893508B2 (en) | 2014-07-22 | 2018-02-13 | Johnson Electric S.A. | Step-down circuit |
-
1995
- 1995-08-08 JP JP20212695A patent/JPH0951672A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483396B1 (ko) * | 1997-02-28 | 2005-06-16 | 산요덴키가부시키가이샤 | 강압형dc-dc변환기 |
| WO2004025730A1 (ja) * | 2002-08-09 | 2004-03-25 | Renesas Technology Corp. | 半導体装置およびそれを用いたメモリカード |
| US7268611B2 (en) | 2002-08-09 | 2007-09-11 | Renesas Technology Corporation | Semiconductor device and memory card using same |
| US7304463B2 (en) | 2004-06-29 | 2007-12-04 | Murata Manufacturing Co., Ltd. | DC-DC converter |
| US7199561B2 (en) | 2004-07-01 | 2007-04-03 | Murata Manufacturing Co., Ltd. | DC-DC converter and converter device |
| CN100438290C (zh) * | 2004-07-01 | 2008-11-26 | 株式会社村田制作所 | 直流-直流变换器及变换装置 |
| DE102006015339A1 (de) * | 2006-04-03 | 2007-10-11 | Texas Instruments Deutschland Gmbh | Selbstoszlillierender DC-DC-Abwärtswandler mit Null Hysterese |
| US7902805B2 (en) | 2006-04-03 | 2011-03-08 | Texas Instruments Deutschland Gmbh | Self-oscillating DC-DC buck converter with zero hysteresis |
| DE102006015339B4 (de) * | 2006-04-03 | 2013-03-21 | Texas Instruments Deutschland Gmbh | Selbstoszillierender DC-DC-Abwärtswandler mit Null Hysterese |
| US9893508B2 (en) | 2014-07-22 | 2018-02-13 | Johnson Electric S.A. | Step-down circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10075073B2 (en) | DC/DC converter and switching power supply having overcurrent protection | |
| US11563378B2 (en) | Seamless DCM-PFM transition for single pulse operation in DC-DC converters | |
| JP2793435B2 (ja) | 多出力コンバータ | |
| US7564228B2 (en) | Switching regulator | |
| US11038423B2 (en) | Frequency control circuit, control method and switching converter | |
| JPH0357713B2 (ja) | ||
| US10742120B1 (en) | Pulse frequency modulation control of a power converter | |
| JPH0442771A (ja) | 高効率型ｄｃ／ｄｃコンバータ | |
| US6972974B2 (en) | Compensator to achieve constant bandwidth in a switching regulator | |
| JPH0951672A (ja) | 自励式の降圧型ｄｃ−ｄｃコンバータ | |
| US6166925A (en) | High voltage step down DC converter | |
| US6614131B2 (en) | Power supply with magnetic reset of saturable amplifier | |
| JPH0727831Y2 (ja) | 昇降圧ｄｃ―ｄｃコンバータ | |
| JPH049616Y2 (ja) | ||
| JPH07264866A (ja) | Ａｃ−ｄｃコンバータ | |
| JP2003088105A (ja) | スイッチングレギュレータ | |
| JP2976043B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2004173381A (ja) | スイッチング電源装置 | |
| JP2976044B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2000197351A (ja) | 力率改善型電源装置 | |
| JP2767783B2 (ja) | スイッチング電源装置 | |
| JPH073832Y2 (ja) | スイッチング電源の突入電流防止回路 | |
| JPH0537664Y2 (ja) | ||
| JP2982930B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH0619329Y2 (ja) | リンギングチョークコンバータ |