JP2793435B2 - 多出力コンバータ - Google Patents
多出力コンバータInfo
- Publication number
- JP2793435B2 JP2793435B2 JP4142529A JP14252992A JP2793435B2 JP 2793435 B2 JP2793435 B2 JP 2793435B2 JP 4142529 A JP4142529 A JP 4142529A JP 14252992 A JP14252992 A JP 14252992A JP 2793435 B2 JP2793435 B2 JP 2793435B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- switch
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33561—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having more than one ouput with independent control
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は複数の出力回路を有する
多出力コンバータに関し、特にスイッチ素子のスイッチ
ング周波数および導通デューティおよび特定の出力回路
の共振周波数をそれぞれ変化させて各出力電圧を安定化
する多出力コンバータに関する。
多出力コンバータに関し、特にスイッチ素子のスイッチ
ング周波数および導通デューティおよび特定の出力回路
の共振周波数をそれぞれ変化させて各出力電圧を安定化
する多出力コンバータに関する。
【０００２】
【従来の技術】従来のこの種の多出力コンバータについ
て図面を参照して説明する。
て図面を参照して説明する。
【０００３】図６は第１の従来例の回路図である。この
多出力コンバータは、直流電圧源６から直流電圧Ｖｉを
生じ、コンデンサ７により直流電圧源６出力端の交流成
分をバイパスする。この直流電圧ＶｉからはＦＥＴ６３
のスイッチング動作により交流成分が生じ、この交流成
分はトランス６４によって第１ないし第３出力回路２０
０ｂ，３００ｃおよび４００ｃに供給される。なお、こ
れら出力回路２００ｂ，３００ｃおよび４００ｃが、フ
ォワードコンバータまたはフライバックコンバータ等，
直流電圧Ｖｉを別の直流電圧に変換する電圧変換回路に
置き換えられてよい。また、ＦＥＴ６３の代りにＩＧＢ
Ｔ（絶縁ゲート・バイポーラ・トランジスタ）等のスイ
ッチ素子を使用してよい。
多出力コンバータは、直流電圧源６から直流電圧Ｖｉを
生じ、コンデンサ７により直流電圧源６出力端の交流成
分をバイパスする。この直流電圧ＶｉからはＦＥＴ６３
のスイッチング動作により交流成分が生じ、この交流成
分はトランス６４によって第１ないし第３出力回路２０
０ｂ，３００ｃおよび４００ｃに供給される。なお、こ
れら出力回路２００ｂ，３００ｃおよび４００ｃが、フ
ォワードコンバータまたはフライバックコンバータ等，
直流電圧Ｖｉを別の直流電圧に変換する電圧変換回路に
置き換えられてよい。また、ＦＥＴ６３の代りにＩＧＢ
Ｔ（絶縁ゲート・バイポーラ・トランジスタ）等のスイ
ッチ素子を使用してよい。
【０００４】第１出力回路２００ｃは、トランス６４の
出力する交流成分を一方向素子の一種であるダイオード
９，１０により整流し、この整流出力をインダクタ１
１，コンデンサ１２およびフィルタ（ＦＩＬ）１３で平
滑し、端子２０１と２０２間に出力電圧Ｖｏ１を出力す
る。インダクタ１１の出力端電圧（出力電圧Ｖｏ１にほ
ぼ等しい）は、誤差電圧検出回路６００ａの抵抗器３５
と３６で分圧され、この分圧電圧が基準電圧Ｖｒ１を入
力端の一つに接続した誤差増幅器４０の別の入力端に供
給される。誤差増幅器４０は、上記分圧電圧と基準電圧
Ｖｒ１とを差動増幅し、差動出力をパルス幅変調器６５
に供給する。パルス幅変調器６５は、上記差動出力に対
応するパルス幅でＦＥＴ６３の導通期間を制御する。即
ち、パルス幅変調回路６５は、第１出力回路２００ｂの
出力電圧Ｖｏ１が高いときにはＦＥＴ６３の導通期間が
短かくなるようなパルス幅の制御電圧をＦＥＴ６３のゲ
ート電極に供給し、上述のようなＦＥＴ６３の導通期間
制御により出力電圧Ｖｏ１が安定化される。
出力する交流成分を一方向素子の一種であるダイオード
９，１０により整流し、この整流出力をインダクタ１
１，コンデンサ１２およびフィルタ（ＦＩＬ）１３で平
滑し、端子２０１と２０２間に出力電圧Ｖｏ１を出力す
る。インダクタ１１の出力端電圧（出力電圧Ｖｏ１にほ
ぼ等しい）は、誤差電圧検出回路６００ａの抵抗器３５
と３６で分圧され、この分圧電圧が基準電圧Ｖｒ１を入
力端の一つに接続した誤差増幅器４０の別の入力端に供
給される。誤差増幅器４０は、上記分圧電圧と基準電圧
Ｖｒ１とを差動増幅し、差動出力をパルス幅変調器６５
に供給する。パルス幅変調器６５は、上記差動出力に対
応するパルス幅でＦＥＴ６３の導通期間を制御する。即
ち、パルス幅変調回路６５は、第１出力回路２００ｂの
出力電圧Ｖｏ１が高いときにはＦＥＴ６３の導通期間が
短かくなるようなパルス幅の制御電圧をＦＥＴ６３のゲ
ート電極に供給し、上述のようなＦＥＴ６３の導通期間
制御により出力電圧Ｖｏ１が安定化される。
【０００５】第２出力回路３００ｃは、トランス６４の
出力する交流成分をダイオード１６および１７により整
流し、この整流出力をインダクタ１８，コンデンサ１９
およびフィルタ（ＦＩＬ）２０で平滑し、端子３０１と
３０２間に出力電圧Ｖｏ２を出力する。なお、インダク
タ１８の出力端電圧は非安定電圧であり、この電圧はイ
ンダクタ１８とフィルタ２０の間に挿入された３端子レ
ギュレータ６２により予め定められた電圧（出力電圧Ｖ
ｏ２にほぼ等しい）に安定化される。
出力する交流成分をダイオード１６および１７により整
流し、この整流出力をインダクタ１８，コンデンサ１９
およびフィルタ（ＦＩＬ）２０で平滑し、端子３０１と
３０２間に出力電圧Ｖｏ２を出力する。なお、インダク
タ１８の出力端電圧は非安定電圧であり、この電圧はイ
ンダクタ１８とフィルタ２０の間に挿入された３端子レ
ギュレータ６２により予め定められた電圧（出力電圧Ｖ
ｏ２にほぼ等しい）に安定化される。
【０００６】第３出力回路４００ｃは、トランス６４の
出力する交流成分をダイオード２６および２７により整
流し、この整流出力をインダクタ２８，コンデンサ２９
およびフィルタ（ＦＩＬ）３０で平滑し、端子４０１と
４０２間に出力電圧Ｖｏ３を出力する。なお、インダク
タ２８の出力端電圧も非安定電圧であり、この電圧もイ
ンダクタ２８とフィルタ３０の間に挿入された３端子レ
ギュレータ６１により予め定められた電圧（出力電圧Ｖ
ｏ３にほぼ等しい）に安定化される。
出力する交流成分をダイオード２６および２７により整
流し、この整流出力をインダクタ２８，コンデンサ２９
およびフィルタ（ＦＩＬ）３０で平滑し、端子４０１と
４０２間に出力電圧Ｖｏ３を出力する。なお、インダク
タ２８の出力端電圧も非安定電圧であり、この電圧もイ
ンダクタ２８とフィルタ３０の間に挿入された３端子レ
ギュレータ６１により予め定められた電圧（出力電圧Ｖ
ｏ３にほぼ等しい）に安定化される。
【０００７】図７は第２の従来例の回路図である。この
多出力コンバータは、図１の従来例における第２および
第３出力回路３００ｃおよび４００ｃを、多少変形し、
第２および第３出力回路３００ｄおよび４００ｄにして
いる。
多出力コンバータは、図１の従来例における第２および
第３出力回路３００ｃおよび４００ｃを、多少変形し、
第２および第３出力回路３００ｄおよび４００ｄにして
いる。
【０００８】第２出力回路３００ｄは、第２出力回路３
００ｃから３端子レギュレータ６２を取り去り、代りに
制御回路７０ｂ，ダイオード８０および可飽和リアクト
ル７９を備えている。制御回路７０ｂは、インダクタ１
８の出力端電圧に応じ、トランス６４の二次巻線とダイ
オード１６の入力端との間に接続された可飽和リアクト
ル７９のリセット電流をダイオード８０を介して制御
し、リセット電流期間に対応する可飽和リアクトル７９
の電圧阻止期間を変化させることで出力電圧Ｖｏ２を安
定化させる。なお、制御回路７０ｂは、インダクタ１８
の出力端電圧を分圧する抵抗器７５および７６と、この
分圧電圧と基準電圧源７４ｂからの基準電圧Ｖｒ２とか
ら誤差出力を生じる誤差増幅器７３と、この誤差出力を
増幅してダイオード８０に供給するトランジスタ７１お
よび抵抗器７２とを含んでいる。
００ｃから３端子レギュレータ６２を取り去り、代りに
制御回路７０ｂ，ダイオード８０および可飽和リアクト
ル７９を備えている。制御回路７０ｂは、インダクタ１
８の出力端電圧に応じ、トランス６４の二次巻線とダイ
オード１６の入力端との間に接続された可飽和リアクト
ル７９のリセット電流をダイオード８０を介して制御
し、リセット電流期間に対応する可飽和リアクトル７９
の電圧阻止期間を変化させることで出力電圧Ｖｏ２を安
定化させる。なお、制御回路７０ｂは、インダクタ１８
の出力端電圧を分圧する抵抗器７５および７６と、この
分圧電圧と基準電圧源７４ｂからの基準電圧Ｖｒ２とか
ら誤差出力を生じる誤差増幅器７３と、この誤差出力を
増幅してダイオード８０に供給するトランジスタ７１お
よび抵抗器７２とを含んでいる。
【０００９】第３出力回路４００ｄは、第２出力回路４
００ｃから３端子レギュレータ６１を取り去り、代りに
制御回路７０ａ，ダイオード７８および可飽和リアクト
ル７７を備えている。制御回路７０ａは、インダクタｄ
８の出力端電圧に応じ、トランス６４の二次巻線とダイ
オード２６の入力端との間に接続された可飽和リアクト
ル７７のリセット電流をダイオード７８を介して制御
し、リセット電流期間に対応する可飽和リアクトル７７
の電圧阻止期間を変化させることで出力電圧Ｖｏ３を安
定化させる。なお、制御回路７０ａは、インダクタ２８
の出力端電圧を分圧する抵抗器７５および７６と、この
分圧電圧と基準電圧源７４ａからの基準電圧Ｖｒ３とか
ら誤差出力を生じる誤差増幅器７３と、この誤差出力を
増幅してダイオード７８に供給するトランジスタ７１お
よび抵抗器７２とを含んでいる。
００ｃから３端子レギュレータ６１を取り去り、代りに
制御回路７０ａ，ダイオード７８および可飽和リアクト
ル７７を備えている。制御回路７０ａは、インダクタｄ
８の出力端電圧に応じ、トランス６４の二次巻線とダイ
オード２６の入力端との間に接続された可飽和リアクト
ル７７のリセット電流をダイオード７８を介して制御
し、リセット電流期間に対応する可飽和リアクトル７７
の電圧阻止期間を変化させることで出力電圧Ｖｏ３を安
定化させる。なお、制御回路７０ａは、インダクタ２８
の出力端電圧を分圧する抵抗器７５および７６と、この
分圧電圧と基準電圧源７４ａからの基準電圧Ｖｒ３とか
ら誤差出力を生じる誤差増幅器７３と、この誤差出力を
増幅してダイオード７８に供給するトランジスタ７１お
よび抵抗器７２とを含んでいる。
【００１０】図８は第３の従来例の回路図である。この
多出力コンバータは、直流電圧源６およびコンデンサ７
の両端に交流成分がバイパスされた直流電圧Ｖｉを生
じ、この直流電圧Ｖｉからはこの直流電圧Ｖｉの導通を
オンオフするＦＥＴ１およびこのＦＥＴ１に阻止される
逆電流を流すダイオード３を含むスイッチ素子１１０ａ
のスイッチング動作により交流成分が生じる。この交流
成分は直列接続のインダクタ４およびコンデンサ５を含
む共振回路１２０によってＦＥＴ１のドレインとインダ
クタ４との接続点において正弦波状にされる。なお、ス
イッチ素子１１０ａと共振回路１２０とが共振スイッチ
回路１００ａを構成する。コンデンサ５の両端子は第１
出力回路２００のトランス８の一次巻線に接続される。
また直列接続されたインダクタ４とコンデンサ５の両端
が第２出力回路３００ｅのトランス１５の一次巻線に接
続される。なお、共振スイッチ回路１００ａおよび第１
出力回路２００とのペア，および第２出力回路３００ｅ
が、それぞれフォワードコンバータまたはフライバック
コンバータ等，直流電圧Ｖｉを別の直流電圧に変換する
電圧変換回路に置き換えられてよい。また、ＦＥＴ１の
代りにＩＧＢＴ等のスイッチ素子を使用してよい。
多出力コンバータは、直流電圧源６およびコンデンサ７
の両端に交流成分がバイパスされた直流電圧Ｖｉを生
じ、この直流電圧Ｖｉからはこの直流電圧Ｖｉの導通を
オンオフするＦＥＴ１およびこのＦＥＴ１に阻止される
逆電流を流すダイオード３を含むスイッチ素子１１０ａ
のスイッチング動作により交流成分が生じる。この交流
成分は直列接続のインダクタ４およびコンデンサ５を含
む共振回路１２０によってＦＥＴ１のドレインとインダ
クタ４との接続点において正弦波状にされる。なお、ス
イッチ素子１１０ａと共振回路１２０とが共振スイッチ
回路１００ａを構成する。コンデンサ５の両端子は第１
出力回路２００のトランス８の一次巻線に接続される。
また直列接続されたインダクタ４とコンデンサ５の両端
が第２出力回路３００ｅのトランス１５の一次巻線に接
続される。なお、共振スイッチ回路１００ａおよび第１
出力回路２００とのペア，および第２出力回路３００ｅ
が、それぞれフォワードコンバータまたはフライバック
コンバータ等，直流電圧Ｖｉを別の直流電圧に変換する
電圧変換回路に置き換えられてよい。また、ＦＥＴ１の
代りにＩＧＢＴ等のスイッチ素子を使用してよい。
【００１１】第１出力回路２００は、トランス８の二次
巻線からの交流成分をダイオード９，１０により整流
し、この整流出力をインダクタ１１，コンデンサ１２お
よびフィルタ１３で平滑し、端子２０１と２０２間に出
力電圧Ｖｏ１を出力する。インダクタ１１の出力端電圧
は、誤差電圧検出回路６００の抵抗器３５と３６で分圧
され、この分圧電圧が基準電圧Ｖｒ１を入力端の一つに
接続した誤差増幅器４０の別の入力端に供給される。誤
差増幅器４０は、上記分圧電圧と基準電圧Ｖｒ１とを差
動増幅し、差動出力を変調回路５００に供給する。変調
回路５００は、上記差動出力に対応する変調（スイッチ
ング）周波数でＦＥＴ１の導通をオンオフスイッチす
る。ここで、上記変調周波数が共振スイッチ回路１００
ａの固定共振周波数より低く設定されているものとす
る。出力電圧Ｖｏ１が所望電圧より低いと、変調回路５
００は、上記変調周波数を高くしてＦＥＴ１の導通デュ
ーティを増加させ、出力電圧Ｖｏ１が高くなるように制
御する。逆に出力電圧Ｖｏ１が高いと、変調回路５００
は、上記変調周波数を低くしてＦＥＴ１の導通デューテ
ィを減少させ、出力電圧Ｖｏ１が低くなるように制御す
る。
巻線からの交流成分をダイオード９，１０により整流
し、この整流出力をインダクタ１１，コンデンサ１２お
よびフィルタ１３で平滑し、端子２０１と２０２間に出
力電圧Ｖｏ１を出力する。インダクタ１１の出力端電圧
は、誤差電圧検出回路６００の抵抗器３５と３６で分圧
され、この分圧電圧が基準電圧Ｖｒ１を入力端の一つに
接続した誤差増幅器４０の別の入力端に供給される。誤
差増幅器４０は、上記分圧電圧と基準電圧Ｖｒ１とを差
動増幅し、差動出力を変調回路５００に供給する。変調
回路５００は、上記差動出力に対応する変調（スイッチ
ング）周波数でＦＥＴ１の導通をオンオフスイッチす
る。ここで、上記変調周波数が共振スイッチ回路１００
ａの固定共振周波数より低く設定されているものとす
る。出力電圧Ｖｏ１が所望電圧より低いと、変調回路５
００は、上記変調周波数を高くしてＦＥＴ１の導通デュ
ーティを増加させ、出力電圧Ｖｏ１が高くなるように制
御する。逆に出力電圧Ｖｏ１が高いと、変調回路５００
は、上記変調周波数を低くしてＦＥＴ１の導通デューテ
ィを減少させ、出力電圧Ｖｏ１が低くなるように制御す
る。
【００１２】なお、誤差電圧検出回路６００ａ内蔵の抵
抗器３５，３６，基準電圧源３９および誤差増幅器４０
は、図６および図７の従来例においては、第１出力回路
２００ｂの出力電圧Ｖｏ１を安定化するためのＦＥＴ６
３の導通期間制御用に用いられていたが、この第３の従
来例では、同様に第１出力回路２００の出力電圧Ｖｏ１
の安定化制御のために用いられてはいるが、上述のとお
りＦＥＴ１の変調周波数制御のために用いられている。
抗器３５，３６，基準電圧源３９および誤差増幅器４０
は、図６および図７の従来例においては、第１出力回路
２００ｂの出力電圧Ｖｏ１を安定化するためのＦＥＴ６
３の導通期間制御用に用いられていたが、この第３の従
来例では、同様に第１出力回路２００の出力電圧Ｖｏ１
の安定化制御のために用いられてはいるが、上述のとお
りＦＥＴ１の変調周波数制御のために用いられている。
【００１３】第２出力回路３００ｅは、トランス１５の
出力する交流成分をダイオード１６および１７により整
流し、この整流出力をインダクタ１８，コンデンサ１９
およびフィルタ２０で平滑し、端子３０１と３０２間に
出力電圧Ｖｏ２を出力する。インダクタ１８の出力端電
圧は、誤差電圧検出回路６００の抵抗器３７と３８で分
圧され、この分圧電圧が基準電圧Ｖｒ１を入力端の一つ
に接続した誤差増幅器４１の別の入力端に供給される。
誤差増幅器４１は、上記分圧電圧と基準電圧Ｖｒ１とを
差動増幅し、差動出力を変調回路５００に供給する。変
調回路５００は、上記差動出力に対応するパルス幅でＦ
ＥＴ１の導通（オン）期間を制御する。即ち、変調回路
５００は、第２出力回路３００ｅの出力電圧Ｖｏ２が所
望電圧より高いときにはＦＥＴ１の導通期間が短かくな
るようなパルス幅の制御電圧をＦＥＴ１のゲート電極に
供給し、出力電圧Ｖｏ２が安定化される。
出力する交流成分をダイオード１６および１７により整
流し、この整流出力をインダクタ１８，コンデンサ１９
およびフィルタ２０で平滑し、端子３０１と３０２間に
出力電圧Ｖｏ２を出力する。インダクタ１８の出力端電
圧は、誤差電圧検出回路６００の抵抗器３７と３８で分
圧され、この分圧電圧が基準電圧Ｖｒ１を入力端の一つ
に接続した誤差増幅器４１の別の入力端に供給される。
誤差増幅器４１は、上記分圧電圧と基準電圧Ｖｒ１とを
差動増幅し、差動出力を変調回路５００に供給する。変
調回路５００は、上記差動出力に対応するパルス幅でＦ
ＥＴ１の導通（オン）期間を制御する。即ち、変調回路
５００は、第２出力回路３００ｅの出力電圧Ｖｏ２が所
望電圧より高いときにはＦＥＴ１の導通期間が短かくな
るようなパルス幅の制御電圧をＦＥＴ１のゲート電極に
供給し、出力電圧Ｖｏ２が安定化される。
【００１４】
【発明が解決しようとする課題】上述した従来技術によ
る第１の多出力コンバータは、第２および第３出力回路
の出力電圧を安定化させるために３端子レギュレータを
用いているが、この３端子レギュレータの損失が大きい
ため、電力変換効率が低下するばかりでなく、通常コン
バータに付属する回路であるラジエータ等の冷却部品が
大きくなり、形状の増加を招くという欠点があった。ま
た、３端子レギュレータによって出力電圧および安定度
が決定され、コンバータの出力電圧値および安定度の精
度を任意に設定することができなかった。
る第１の多出力コンバータは、第２および第３出力回路
の出力電圧を安定化させるために３端子レギュレータを
用いているが、この３端子レギュレータの損失が大きい
ため、電力変換効率が低下するばかりでなく、通常コン
バータに付属する回路であるラジエータ等の冷却部品が
大きくなり、形状の増加を招くという欠点があった。ま
た、３端子レギュレータによって出力電圧および安定度
が決定され、コンバータの出力電圧値および安定度の精
度を任意に設定することができなかった。
【００１５】従来の第２の多出力コンバータでは、可飽
和リアクトルを駆動するためにトランジスタおよび抵抗
器等の部品をさらに必要とし、また可飽和リアクトルを
含むこれらの部品によって損失が生じるため電力変換効
率が低下するだけでなく、コンバータのスイッチング周
波数上昇につれて上記可飽和リアクトルの損失が増大す
るので、スイッチング周波数を高周波化ができず、小型
化ができないという問題があった。さらに、可飽和リア
クトルがトランス一次側に及ぼす影響のため、このコン
バータ回路に発振を起すことがある等の問題があった。
和リアクトルを駆動するためにトランジスタおよび抵抗
器等の部品をさらに必要とし、また可飽和リアクトルを
含むこれらの部品によって損失が生じるため電力変換効
率が低下するだけでなく、コンバータのスイッチング周
波数上昇につれて上記可飽和リアクトルの損失が増大す
るので、スイッチング周波数を高周波化ができず、小型
化ができないという問題があった。さらに、可飽和リア
クトルがトランス一次側に及ぼす影響のため、このコン
バータ回路に発振を起すことがある等の問題があった。
【００１６】従来の第３の多出力コンバータでは、一つ
のスイッチ素子に周波数変調およびパルス幅変調をかけ
ることにより、２つの出力回路の出力電圧を安定化する
ことができるが、これら以外の出力回路を設けてもその
出力電圧を安定化できないという問題があった。この多
出力コンバータの３番目以降の出力回路に３端子レギュ
レータや可飽和リアクトルによる出力電圧安定化回路を
併用すると第１および第２の多出力コンバータと同様の
問題が生じる。
のスイッチ素子に周波数変調およびパルス幅変調をかけ
ることにより、２つの出力回路の出力電圧を安定化する
ことができるが、これら以外の出力回路を設けてもその
出力電圧を安定化できないという問題があった。この多
出力コンバータの３番目以降の出力回路に３端子レギュ
レータや可飽和リアクトルによる出力電圧安定化回路を
併用すると第１および第２の多出力コンバータと同様の
問題が生じる。
【００１７】従って本発明の第１の目的は、上述した従
来技術による多出力コンバータの欠点を解消することに
あり、損失少なく、従って電力変換効率のよい３以上の
出力回路の出力電圧を安定化できる多出力コンバータを
提供することにある。
来技術による多出力コンバータの欠点を解消することに
あり、損失少なく、従って電力変換効率のよい３以上の
出力回路の出力電圧を安定化できる多出力コンバータを
提供することにある。
【００１８】本発明の第２の目的は、部品点数が少なく
小型化，高信頼化および低価格化に適した多出力コンバ
ータを提供することにある。
小型化，高信頼化および低価格化に適した多出力コンバ
ータを提供することにある。
【００１９】本発明の第３の目的は、スイッチング雑音
の少ない出力が得られる多出力コンバータを提供するこ
とにある。
の少ない出力が得られる多出力コンバータを提供するこ
とにある。
【００２０】
【課題を解決するための手段】本発明の多出力コンバー
タは、直流電圧源に直列に接続され導通期間が周波数変
調およびパルス幅変調されるスイッチ回路と、前記直流
電圧源と前記スイッチ回路の直列回路の両端に接続され
前記スイッチ回路の導通期間に流れる入力電流を第１の
正弦波状電流にする固定共振回路と、前記第１の正弦波
状電流の正方向電流のみを入力電流として第１出力電圧
を生じる第１の出力回路と、前記第１出力電圧に応答し
前記スイッチ回路の導通期間を周波数変調することによ
り前記第１出力電圧を安定化制御する周波数変調回路
と、前記直流電圧源と前記スイッチ回路の直列回路の両
端に接続され前記スイッチ回路の導通期間のみを入力電
流として第２出力電圧を生じる第２の出力回路と、前記
第２出力電圧に応答し前記スイッチ回路の導通期間をパ
ルス幅変調することにより前記第２出力電圧を安定化制
御するパルス幅変調回路とを備える多出力コンバータに
おいて、前記多出力コンバータが、さらに少なくとも一
組の、前記直流電圧源と前記スイッチ回路の直列回路の
両端に接続され前記スイッチ回路の導通期間に流れる入
力電流を第２の正弦波状電流にするとともにこの正弦波
電流の正方向電流期間が制御電圧により制御される可変
共振回路と、この可変共振器の正方向電流を入力電流と
して第３出力電圧を生じる第３の出力回路と、前記第３
出力電圧に応答し前記可変共振回路の共振周波数を変化
させることで前記正方向電流期間を変化させて前記第３
出力電圧を安定化制御する共振周波数変調回路とを備え
ている。
タは、直流電圧源に直列に接続され導通期間が周波数変
調およびパルス幅変調されるスイッチ回路と、前記直流
電圧源と前記スイッチ回路の直列回路の両端に接続され
前記スイッチ回路の導通期間に流れる入力電流を第１の
正弦波状電流にする固定共振回路と、前記第１の正弦波
状電流の正方向電流のみを入力電流として第１出力電圧
を生じる第１の出力回路と、前記第１出力電圧に応答し
前記スイッチ回路の導通期間を周波数変調することによ
り前記第１出力電圧を安定化制御する周波数変調回路
と、前記直流電圧源と前記スイッチ回路の直列回路の両
端に接続され前記スイッチ回路の導通期間のみを入力電
流として第２出力電圧を生じる第２の出力回路と、前記
第２出力電圧に応答し前記スイッチ回路の導通期間をパ
ルス幅変調することにより前記第２出力電圧を安定化制
御するパルス幅変調回路とを備える多出力コンバータに
おいて、前記多出力コンバータが、さらに少なくとも一
組の、前記直流電圧源と前記スイッチ回路の直列回路の
両端に接続され前記スイッチ回路の導通期間に流れる入
力電流を第２の正弦波状電流にするとともにこの正弦波
電流の正方向電流期間が制御電圧により制御される可変
共振回路と、この可変共振器の正方向電流を入力電流と
して第３出力電圧を生じる第３の出力回路と、前記第３
出力電圧に応答し前記可変共振回路の共振周波数を変化
させることで前記正方向電流期間を変化させて前記第３
出力電圧を安定化制御する共振周波数変調回路とを備え
ている。
【００２１】この発明による多出力コンバータは、前記
スイッチ回路が、電界効果トランジスタあるいはＩＧＢ
Ｔのいずれか一方を含んでよく、また、前記第１の出力
回路および第２の出力回路および可変共振回路を含む第
３の出力回路が、フォワードコンバータまたはフライバ
ックコンバータのいずれかであってよい。
スイッチ回路が、電界効果トランジスタあるいはＩＧＢ
Ｔのいずれか一方を含んでよく、また、前記第１の出力
回路および第２の出力回路および可変共振回路を含む第
３の出力回路が、フォワードコンバータまたはフライバ
ックコンバータのいずれかであってよい。
【００２２】また、この発明による多出力コンバータ
は、第２および第３の出力回路の入力トランスを一つに
纏めることができる。
は、第２および第３の出力回路の入力トランスを一つに
纏めることができる。
【００２３】さらに、この発明による多出力コンバータ
を降圧型コンバータとして使用する場合には、トランス
および整流回路を省くことができる。
を降圧型コンバータとして使用する場合には、トランス
および整流回路を省くことができる。
【００２４】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００２５】図１は本発明による第１の実施例の回路
図、図２はこの実施例に使用する可変容量コンデンサ
（ＣＶ）２５の特性図、図３はこの実施例の各部波形図
である。
図、図２はこの実施例に使用する可変容量コンデンサ
（ＣＶ）２５の特性図、図３はこの実施例の各部波形図
である。
【００２６】まず、図１を参照すると、この多出力コン
バータは、図８の従来技術の多出力コンバータと同じ直
流電圧源６，コンデンサ７，第１出力回路２００，変調
回路５００および誤差電圧検出回路６００を備えてい
る。また、この多出力コンバータは、図８の多出力コン
バータの共振スイッチ回路１００ａおよび第２出力回路
３００ｅをそれぞれ多少変形した共振スイッチ回路１０
０および第２出力回路３００を備えている。さらに、こ
の多出力コンバータは直流電圧源６の電圧ＶｉをＦＥＴ
１によってオンオフした電圧から安定化された出力電圧
Ｖｏ３を生じる第３出力回路４００を備えている。
バータは、図８の従来技術の多出力コンバータと同じ直
流電圧源６，コンデンサ７，第１出力回路２００，変調
回路５００および誤差電圧検出回路６００を備えてい
る。また、この多出力コンバータは、図８の多出力コン
バータの共振スイッチ回路１００ａおよび第２出力回路
３００ｅをそれぞれ多少変形した共振スイッチ回路１０
０および第２出力回路３００を備えている。さらに、こ
の多出力コンバータは直流電圧源６の電圧ＶｉをＦＥＴ
１によってオンオフした電圧から安定化された出力電圧
Ｖｏ３を生じる第３出力回路４００を備えている。
【００２７】共振スイッチ回路１００は、図８のスイッ
チ素子１１０ａにダイオード２を付加したスイッチ素子
１１０を備えている。即ち、ダイオード２は、カソード
がＦＥＴ１のドレインに接続され、アノードがダイオー
ド３のカソードおよびインダクタ４の入力端に共通接続
されている。
チ素子１１０ａにダイオード２を付加したスイッチ素子
１１０を備えている。即ち、ダイオード２は、カソード
がＦＥＴ１のドレインに接続され、アノードがダイオー
ド３のカソードおよびインダクタ４の入力端に共通接続
されている。
【００２８】第２出力回路３００は、直流電圧源６の正
端子とＦＥＴ１のドレインから直流および交流成分を含
む入力電力を供給されるが、図８の第２出力回路３００
ｅに加え、トランス１５の一次巻線の入力端に逆電流の
導通を防止するダイオード１４を備えている。
端子とＦＥＴ１のドレインから直流および交流成分を含
む入力電力を供給されるが、図８の第２出力回路３００
ｅに加え、トランス１５の一次巻線の入力端に逆電流の
導通を防止するダイオード１４を備えている。
【００２９】本発明の特徴をなす第３出力回路４００
は、第２出力回路３００と同様に直流電圧源６の正端子
とＦＥＴ１のドレインから入力電力を供給される。可変
共振回路４１０は、共振周波数変調回路４３０から制御
電圧Ｖｃにより共振周波数Ｆｒを制御され、この共振周
波数Ｆｒの変化によって導通デューティを制御する。可
変共振回路４１０からの導通デューティが制御された交
流成分を含む出力は出力回路４２０に供給され、この出
力回路４２０は直流の安定化された出力電圧Ｖｏ３を生
じる。共振周波数変調回路４３０は、出力回路４２０の
出力電圧Ｖｏ３対応の誤差電圧を検出して可変共振回路
４１０に制御電圧Ｖｃを伝達し、第３出力回路４００の
出力電圧の安定化制御ループが完成する。
は、第２出力回路３００と同様に直流電圧源６の正端子
とＦＥＴ１のドレインから入力電力を供給される。可変
共振回路４１０は、共振周波数変調回路４３０から制御
電圧Ｖｃにより共振周波数Ｆｒを制御され、この共振周
波数Ｆｒの変化によって導通デューティを制御する。可
変共振回路４１０からの導通デューティが制御された交
流成分を含む出力は出力回路４２０に供給され、この出
力回路４２０は直流の安定化された出力電圧Ｖｏ３を生
じる。共振周波数変調回路４３０は、出力回路４２０の
出力電圧Ｖｏ３対応の誤差電圧を検出して可変共振回路
４１０に制御電圧Ｖｃを伝達し、第３出力回路４００の
出力電圧の安定化制御ループが完成する。
【００３０】次に、図１をさらに参照して第３出力回路
４００の詳細な構成を説明する。
４００の詳細な構成を説明する。
【００３１】可変共振回路４１０は、上記入力電力を逆
電流阻止用のダイオード２１を介してトランス２２の一
次巻線に受ける。トランス２２の二次巻線両端にはダイ
オード２３，インダクタ２４および可変容量コンデンサ
２５の直列回路が接続され、インダクタ２４と可変容量
コンデンサ２５とが可変共振定数回路を構成する。即
ち、可変容量コンデンサ２５の端子２５１と２５３間の
電気容量Ｃ０が制御端子２５２に加えられる制御電圧Ｖ
ｃの増加につれてΔＣ０だけ減少する方向に変化するの
で（図２参照）、共振回路１２０の共振周波数Ｆｒが共
振周波数変調回路４３０からの制御電圧Ｖｃによって変
化する。上記可変共振定数回路はダイオード２３に流れ
る電流を正弦波状にする。
電流阻止用のダイオード２１を介してトランス２２の一
次巻線に受ける。トランス２２の二次巻線両端にはダイ
オード２３，インダクタ２４および可変容量コンデンサ
２５の直列回路が接続され、インダクタ２４と可変容量
コンデンサ２５とが可変共振定数回路を構成する。即
ち、可変容量コンデンサ２５の端子２５１と２５３間の
電気容量Ｃ０が制御端子２５２に加えられる制御電圧Ｖ
ｃの増加につれてΔＣ０だけ減少する方向に変化するの
で（図２参照）、共振回路１２０の共振周波数Ｆｒが共
振周波数変調回路４３０からの制御電圧Ｖｃによって変
化する。上記可変共振定数回路はダイオード２３に流れ
る電流を正弦波状にする。
【００３２】出力回路４２０は、図６の従来例における
第３出力回路４００ｃからトランス６４を除いた回路で
あり、重複する説明を省略する。
第３出力回路４００ｃからトランス６４を除いた回路で
あり、重複する説明を省略する。
【００３３】共振周波数変調回路４３０は、インダクタ
２８の出力端電圧（出力電圧Ｖｏ３に対応する）を抵抗
器３１と３２で分圧し、この分圧電圧を基準電圧源３３
の基準電圧Ｖｒ４を入力端の一つに接続した誤差増幅器
３４の別の入力端に供給する。誤差増幅器３４は、上記
分圧電圧と基準電圧Ｖｒ１とを差動増幅し、増幅結果の
制御電圧Ｖｃを可変容量コンデサ２５の制御端２５２に
供給する。
２８の出力端電圧（出力電圧Ｖｏ３に対応する）を抵抗
器３１と３２で分圧し、この分圧電圧を基準電圧源３３
の基準電圧Ｖｒ４を入力端の一つに接続した誤差増幅器
３４の別の入力端に供給する。誤差増幅器３４は、上記
分圧電圧と基準電圧Ｖｒ１とを差動増幅し、増幅結果の
制御電圧Ｖｃを可変容量コンデサ２５の制御端２５２に
供給する。
【００３４】次に図１ないし図３を併せ参照してこの多
出力コンバータの動作の詳細を説明する。
出力コンバータの動作の詳細を説明する。
【００３５】まず、周波数変調技術による第１出力回路
２００の出力電圧Ｖｏ１の安定化動作について説明す
る。
２００の出力電圧Ｖｏ１の安定化動作について説明す
る。
【００３６】時間Ｔ０からＴ１の期間では、スイッチ素
子１１０はオフであり、スイッチ素子１１０，具体的に
はＦＥＴ１の両端にドレイン・ソース間電圧ＶDSとして
基準電圧源６の直流電圧Ｖｉが印加されている。なお、
説明を簡単にするため、スイッチ素子１１０のＦＥＴ１
およびダイオード２は、理想素子であり、オン電圧およ
び順電圧降下が生じないものとする。時間Ｔ１において
スイッチ素子１１０がオンになると、共振回路１２０の
入力電流Ｉ１（第１出力回路２００の入力電流Ｉ３も同
じ）とダイオード２に流れる電流Ｉ２は、インダクタ４
の作用により時間Ｔ２まで直線的に増加する。時間Ｔ２
から電流Ｉ１（およびＩ３），Ｉ２は、共振回路１２０
の作用により正弦波状の電流とされる。この電流Ｉ１，
Ｉ２は、時間Ｔ１からＴ３まではスイッチ素子１１０の
正方向（ＦＥＴ１のドレインからソース方向）に流れ、
時間Ｔ３からＴ５までの間は、インダクタＬ４に蓄積さ
れたエネルギを放出するため、逆方向に流れようとす
る。この逆方向電流（Ｉ１，Ｉ３）は、ダイオード２に
よって阻止されるため（電流Ｉ２は零になり）、ＦＥＴ
１のドレイン・ソース間には流れず、ダイオード３を通
って逆方向に流れる。
子１１０はオフであり、スイッチ素子１１０，具体的に
はＦＥＴ１の両端にドレイン・ソース間電圧ＶDSとして
基準電圧源６の直流電圧Ｖｉが印加されている。なお、
説明を簡単にするため、スイッチ素子１１０のＦＥＴ１
およびダイオード２は、理想素子であり、オン電圧およ
び順電圧降下が生じないものとする。時間Ｔ１において
スイッチ素子１１０がオンになると、共振回路１２０の
入力電流Ｉ１（第１出力回路２００の入力電流Ｉ３も同
じ）とダイオード２に流れる電流Ｉ２は、インダクタ４
の作用により時間Ｔ２まで直線的に増加する。時間Ｔ２
から電流Ｉ１（およびＩ３），Ｉ２は、共振回路１２０
の作用により正弦波状の電流とされる。この電流Ｉ１，
Ｉ２は、時間Ｔ１からＴ３まではスイッチ素子１１０の
正方向（ＦＥＴ１のドレインからソース方向）に流れ、
時間Ｔ３からＴ５までの間は、インダクタＬ４に蓄積さ
れたエネルギを放出するため、逆方向に流れようとす
る。この逆方向電流（Ｉ１，Ｉ３）は、ダイオード２に
よって阻止されるため（電流Ｉ２は零になり）、ＦＥＴ
１のドレイン・ソース間には流れず、ダイオード３を通
って逆方向に流れる。
【００３７】スイッチ素子１１０は、変調回路５００か
らのスイッチング周波数の変化する制御電圧ＶGSによっ
てスイッチング周期Ｔを制御される。時間Ｔ１からＴ３
までの時間は、主としてインダクタ４およびコンデンサ
５によって決定される共振回路１２０の共振定数により
ほぼ決まる。従って周期Ｔが変化すると、周期Ｔに対す
るスイッチ素子１１０の相対的な導通パルス幅であるデ
ューティＤ１は、Ｄ１＝（Ｔ３−Ｔ１）／Ｔになる。つ
まり、第１出力回路２００の出力電圧Ｖｏ１が低下する
と、スイッチング周波数を上昇させて周期Ｔの幅を減少
させ、デューティＤ１を増加させることで、出力電圧Ｖ
ｏ１の上昇を図る。逆に出力電圧Ｖｏ１が上昇すると、
スイッチング周波数を低下させて出力電圧Ｖｏ２を低下
させ、電圧Ｖｏ２の安定化を図る。
らのスイッチング周波数の変化する制御電圧ＶGSによっ
てスイッチング周期Ｔを制御される。時間Ｔ１からＴ３
までの時間は、主としてインダクタ４およびコンデンサ
５によって決定される共振回路１２０の共振定数により
ほぼ決まる。従って周期Ｔが変化すると、周期Ｔに対す
るスイッチ素子１１０の相対的な導通パルス幅であるデ
ューティＤ１は、Ｄ１＝（Ｔ３−Ｔ１）／Ｔになる。つ
まり、第１出力回路２００の出力電圧Ｖｏ１が低下する
と、スイッチング周波数を上昇させて周期Ｔの幅を減少
させ、デューティＤ１を増加させることで、出力電圧Ｖ
ｏ１の上昇を図る。逆に出力電圧Ｖｏ１が上昇すると、
スイッチング周波数を低下させて出力電圧Ｖｏ２を低下
させ、電圧Ｖｏ２の安定化を図る。
【００３８】次に、パルス幅変調技術による第２出力回
路３００の出力電圧Ｖｏ２の安定化動作について説明す
る。
路３００の出力電圧Ｖｏ２の安定化動作について説明す
る。
【００３９】スイッチ素子１００は、電流Ｉ１が逆方向
に流れている時間Ｔ３からＴ５の間であればいつでもタ
ーンオフすることが可能であリ、この期間を利用してス
イッチ素子１００の導通期間Ｔｏｎ（導通パルス幅）を
制御する。スイッチ素子１００の導通デューティＤ２
は、Ｄ２＝Ｔｏｎ／Ｔになる。Ｔｏｎ期間は、時間Ｔ１
から始まり、ターンオフは時間Ｔ３とＴ５の間である。
従って、第２出力回路３００の入力電流Ｉ４も、この導
通期間Ｔｏｎ期間だけ流れる。スイッチ素子１００は、
第２出力回路３００の出力電圧Ｖｏ２が高くなると時間
Ｔ３寄りでターンオフし、出力電圧Ｖｏ２が低くなると
時間Ｔ５寄りでターンオフするように制御電圧ＶGSでオ
ンオフ制御される。
に流れている時間Ｔ３からＴ５の間であればいつでもタ
ーンオフすることが可能であリ、この期間を利用してス
イッチ素子１００の導通期間Ｔｏｎ（導通パルス幅）を
制御する。スイッチ素子１００の導通デューティＤ２
は、Ｄ２＝Ｔｏｎ／Ｔになる。Ｔｏｎ期間は、時間Ｔ１
から始まり、ターンオフは時間Ｔ３とＴ５の間である。
従って、第２出力回路３００の入力電流Ｉ４も、この導
通期間Ｔｏｎ期間だけ流れる。スイッチ素子１００は、
第２出力回路３００の出力電圧Ｖｏ２が高くなると時間
Ｔ３寄りでターンオフし、出力電圧Ｖｏ２が低くなると
時間Ｔ５寄りでターンオフするように制御電圧ＶGSでオ
ンオフ制御される。
【００４０】次に、共振周波数変調技術による第３出力
回路４００の出力電圧Ｖｏ３の安定化動作について説明
する。
回路４００の出力電圧Ｖｏ３の安定化動作について説明
する。
【００４１】第３出力回路４００の可変共振回路４１０
にも、第２出力回路３００の入力電流Ｉ４と同じ入力電
流Ｉ５が供給される。可変共振回路４１０において、こ
の電流Ｉ５は、ダイオード２１，トランス２２およびダ
イオード２５を通ったあと、主としてインダクタ２４と
可変容量コンデンサ２５を共振定数とする共振回路に加
えられ、ダイオード２３のカソードにおいて正弦波状の
ダイオード電流Ｉ６を生じる。この電流Ｉ６の導通期間
Ｔｒは、共振周波数変調回路４３０からの制御電圧Ｖｃ
によって可変容量コンデンサ２５の容量Ｃ０を変化さ
せ、上記共振回路の共振周波数Ｆｒを変えることによっ
て、上記導通期間Ｔｏｎ内で変えられる。即ち、可変容
量コンデンサ２５の容量Ｃ０が減少すると上記共振周波
数Ｆｒが上昇するので導通期間ＴｒはＴ１からＴａまで
の期間に短かくなり、出力電圧Ｖｏ３が低下する。逆に
可変容量コンデンサ２５の容量Ｃ０が増加すると上記共
振周波数Ｆｒが下降するので導通期間ＴｒはＴ１からＴ
ｃまでの期間に増加し、出力電圧Ｖｏ３が上昇する。上
記スイッチング周期Ｔに対するダイオード２３の相対的
な導通期間幅（パルス幅）であるデューティＤ３は、Ｄ
３＝Ｔｒ／Ｔとなる。つまり、第３出力回路４００の出
力電圧Ｖｏ３が低下するとダイオード２３の導通期間Ｔ
ｒを長くするように制御電圧Ｖｃを低くし、逆に出力電
圧Ｖｏ３が上昇するとダイオード２３の導通期間Ｔｒを
短かくするように制御電圧Ｖｃを高くする。
にも、第２出力回路３００の入力電流Ｉ４と同じ入力電
流Ｉ５が供給される。可変共振回路４１０において、こ
の電流Ｉ５は、ダイオード２１，トランス２２およびダ
イオード２５を通ったあと、主としてインダクタ２４と
可変容量コンデンサ２５を共振定数とする共振回路に加
えられ、ダイオード２３のカソードにおいて正弦波状の
ダイオード電流Ｉ６を生じる。この電流Ｉ６の導通期間
Ｔｒは、共振周波数変調回路４３０からの制御電圧Ｖｃ
によって可変容量コンデンサ２５の容量Ｃ０を変化さ
せ、上記共振回路の共振周波数Ｆｒを変えることによっ
て、上記導通期間Ｔｏｎ内で変えられる。即ち、可変容
量コンデンサ２５の容量Ｃ０が減少すると上記共振周波
数Ｆｒが上昇するので導通期間ＴｒはＴ１からＴａまで
の期間に短かくなり、出力電圧Ｖｏ３が低下する。逆に
可変容量コンデンサ２５の容量Ｃ０が増加すると上記共
振周波数Ｆｒが下降するので導通期間ＴｒはＴ１からＴ
ｃまでの期間に増加し、出力電圧Ｖｏ３が上昇する。上
記スイッチング周期Ｔに対するダイオード２３の相対的
な導通期間幅（パルス幅）であるデューティＤ３は、Ｄ
３＝Ｔｒ／Ｔとなる。つまり、第３出力回路４００の出
力電圧Ｖｏ３が低下するとダイオード２３の導通期間Ｔ
ｒを長くするように制御電圧Ｖｃを低くし、逆に出力電
圧Ｖｏ３が上昇するとダイオード２３の導通期間Ｔｒを
短かくするように制御電圧Ｖｃを高くする。
【００４２】なお、図１をさらに参照すると、ダイオー
ド１４，２１および２３は、ＦＥＴ１を駆動する制御電
圧ＶGSがオフするとすぐにこのＦＥＴ１のドレイン・ソ
ース間をターンオフするための逆電流阻止用の一方向素
子であり、逆回復時間（リバースリカバリー時間）Ｔｒ
ｒの速い素子を使用する必要がある。同様に、ダイオー
ド３も、スイッチ素子１１０の逆電流を流す働きをする
が、インダクタ４に流れる電流Ｉ１にはね返り電流を生
じさせないために、逆回復時間Ｔｒｒの速い素子を使用
する必要がある。
ド１４，２１および２３は、ＦＥＴ１を駆動する制御電
圧ＶGSがオフするとすぐにこのＦＥＴ１のドレイン・ソ
ース間をターンオフするための逆電流阻止用の一方向素
子であり、逆回復時間（リバースリカバリー時間）Ｔｒ
ｒの速い素子を使用する必要がある。同様に、ダイオー
ド３も、スイッチ素子１１０の逆電流を流す働きをする
が、インダクタ４に流れる電流Ｉ１にはね返り電流を生
じさせないために、逆回復時間Ｔｒｒの速い素子を使用
する必要がある。
【００４３】図１の実施例においては上述のとおり、第
１出力回路２００ではスイッチング素子１１０のスイッ
チング周波数の制御によって出力電圧Ｖｏ１を安定化
し、第２出力回路３００ではスイッチングのヂューティ
Ｄ２を制御することで出力電圧Ｖｏ２を安定化し、第３
出力回路３００では可変共振回路４１０の共振周波数を
制御することによって出力電圧Ｖｏ３を安定化してい
る。この共振周波数制御による出力電圧安定化技術は何
回路あっても適用可能であり、従って３以上の多出力コ
ンバータが必要な場合においても、従来技術のように３
端子レギューレータや可飽和リアクトルを用いる必要が
ない。さらに、スイッチ素子１１０には、正弦波状の電
流Ｉ１が流れるので零カーレントスイッチィングがで
き、ＦＥＴ１のスイッチに伴なうスイッチングノイズを
減少させている。
１出力回路２００ではスイッチング素子１１０のスイッ
チング周波数の制御によって出力電圧Ｖｏ１を安定化
し、第２出力回路３００ではスイッチングのヂューティ
Ｄ２を制御することで出力電圧Ｖｏ２を安定化し、第３
出力回路３００では可変共振回路４１０の共振周波数を
制御することによって出力電圧Ｖｏ３を安定化してい
る。この共振周波数制御による出力電圧安定化技術は何
回路あっても適用可能であり、従って３以上の多出力コ
ンバータが必要な場合においても、従来技術のように３
端子レギューレータや可飽和リアクトルを用いる必要が
ない。さらに、スイッチ素子１１０には、正弦波状の電
流Ｉ１が流れるので零カーレントスイッチィングがで
き、ＦＥＴ１のスイッチに伴なうスイッチングノイズを
減少させている。
【００４４】上述した各出力回路２００，３００および
４００の出力電圧Ｖｏ１ないしＶｏ３の安定化技術は、
直流電圧源６の電圧Ｖｉが変化した場合にも、また上記
各出力回路２００，３００および４００の出力電流値が
変化した場合にも対応できるのは勿論であり、それぞれ
の出力電圧Ｖｏ１〜Ｖｏ３を安定に制御することができ
る。
４００の出力電圧Ｖｏ１ないしＶｏ３の安定化技術は、
直流電圧源６の電圧Ｖｉが変化した場合にも、また上記
各出力回路２００，３００および４００の出力電流値が
変化した場合にも対応できるのは勿論であり、それぞれ
の出力電圧Ｖｏ１〜Ｖｏ３を安定に制御することができ
る。
【００４５】図４は本発明の第２の実施例の回路図であ
る。この多出力コンバータは、図１の実施例の第２出力
回路３００および第３出力回路４００（詳細には可変共
振回路４１０）をそれぞれ第２出力回路３００ａおよび
第３出力回路４００ａ（詳細には可変共振回路４１０
ａ）に変形している。
る。この多出力コンバータは、図１の実施例の第２出力
回路３００および第３出力回路４００（詳細には可変共
振回路４１０）をそれぞれ第２出力回路３００ａおよび
第３出力回路４００ａ（詳細には可変共振回路４１０
ａ）に変形している。
【００４６】第２出力回路３００ａは、第２出力回路３
００のトランス１５を第２の二次巻線を有するトランス
４５に変更している。そして第１の二次巻線をダイオー
ド１６および１７に接続している。
００のトランス１５を第２の二次巻線を有するトランス
４５に変更している。そして第１の二次巻線をダイオー
ド１６および１７に接続している。
【００４７】第３出力回路４００ａは、トランス４５の
第２の二次巻線を入力端子とし、この二次巻線を可変共
振回路４１０ａのダイオード２３のアノードと可変容量
コンデンサ２５の端子２５３間に接続している。従っ
て、可変共振回路４１０ａには可変共振回路４１０の一
次巻線に接続されていたダイオード２１も省かれてい
る。
第２の二次巻線を入力端子とし、この二次巻線を可変共
振回路４１０ａのダイオード２３のアノードと可変容量
コンデンサ２５の端子２５３間に接続している。従っ
て、可変共振回路４１０ａには可変共振回路４１０の一
次巻線に接続されていたダイオード２１も省かれてい
る。
【００４８】この多出力コンバータは、第２および第３
出力回路の入力回路（ダイオード１４とトランス１５お
よびダイオード２１とトランス２２）を一つのダイオー
ド１４とトランス４５で兼用したものである。つまり、
図１の実施例におけるトランス１５およ２２の二次巻線
におけるデューティＤ２が同じであるので、上記二つの
入力回路を一つの入力回路に纏めることができている。
出力回路の入力回路（ダイオード１４とトランス１５お
よびダイオード２１とトランス２２）を一つのダイオー
ド１４とトランス４５で兼用したものである。つまり、
図１の実施例におけるトランス１５およ２２の二次巻線
におけるデューティＤ２が同じであるので、上記二つの
入力回路を一つの入力回路に纏めることができている。
【００４９】図５は本発明の第３の実施例の回路図であ
る。この多出力コンバータは、降圧型コンバータであ
り、従って図１および図４の実施例における昇圧用のト
ランスおよび付随する整流用ダイオードとを省いている
ことを特徴としている。
る。この多出力コンバータは、降圧型コンバータであ
り、従って図１および図４の実施例における昇圧用のト
ランスおよび付随する整流用ダイオードとを省いている
ことを特徴としている。
【００５０】第１出力回路２００ａは、図１の実施例に
おける第１出力回路２００からトランス８およびダイオ
ード９を省いており、共振スイッチ回路１００のコンデ
ンサ５の両端電圧を直接ダイオード１０の両端に受けて
いる。なお、第１出力回路２００ではインダクタ１１を
ダイオード１０のカソードとコンデンサ１２の正端子と
の間に接続しており、この第１出力回路２００ａではイ
ンダクタ１８の代りにインダクタ５１をダイオード１０
のアノードとコンデンサ１２の負端子との間に接続して
いるが、これらインダクタ１１と５１の作用は同じであ
る。この第１出力回路２００ａにおける出力電圧Ｖｏ１
の安定化動作は、図１の実施例における第１出力回路２
００の安定化動作と同じである。
おける第１出力回路２００からトランス８およびダイオ
ード９を省いており、共振スイッチ回路１００のコンデ
ンサ５の両端電圧を直接ダイオード１０の両端に受けて
いる。なお、第１出力回路２００ではインダクタ１１を
ダイオード１０のカソードとコンデンサ１２の正端子と
の間に接続しており、この第１出力回路２００ａではイ
ンダクタ１８の代りにインダクタ５１をダイオード１０
のアノードとコンデンサ１２の負端子との間に接続して
いるが、これらインダクタ１１と５１の作用は同じであ
る。この第１出力回路２００ａにおける出力電圧Ｖｏ１
の安定化動作は、図１の実施例における第１出力回路２
００の安定化動作と同じである。
【００５１】第２出力回路３００ｂも、図１の実施例に
おける第２出力回路３００からトランス１５およびダイ
オード１６を省いており、直流電圧源６の正端子とダイ
オード１４のアノードとの間の電圧を直接ダイオード１
０の両端に受けている。なお、第２出力回路３００では
インダクタ１８をダイオード１７のカソードとコンデン
サ１９の正端子との間に接続しており、この第２出力回
路３００ｂではインダクタ１８の代りにインダクタ５２
をダイオード１７のアノードとコンデンサ１９の負端子
との間に接続しているが、これらインダクタ１８と５２
の作用は同じである。この第２出力回路３００ｂにおけ
る出力電圧Ｖｏ２の安定化動作は、図１の実施例におけ
る第２出力回路３００の安定化動作と同じである。
おける第２出力回路３００からトランス１５およびダイ
オード１６を省いており、直流電圧源６の正端子とダイ
オード１４のアノードとの間の電圧を直接ダイオード１
０の両端に受けている。なお、第２出力回路３００では
インダクタ１８をダイオード１７のカソードとコンデン
サ１９の正端子との間に接続しており、この第２出力回
路３００ｂではインダクタ１８の代りにインダクタ５２
をダイオード１７のアノードとコンデンサ１９の負端子
との間に接続しているが、これらインダクタ１８と５２
の作用は同じである。この第２出力回路３００ｂにおけ
る出力電圧Ｖｏ２の安定化動作は、図１の実施例におけ
る第２出力回路３００の安定化動作と同じである。
【００５２】第３出力回路４００ｂも、図１の実施例に
おける第３出力回路４００からトランス２２およびダイ
オード２３を省いており、直流電圧源６の正端子とダイ
オード２１のアノードとの間の電圧をインダクタ５３を
介してダイオード１０の両端に受けている。なお、イン
ダクタ５３は第３出力回路４００のインダクタ２４と同
じ動作を行うものである。また、この第３出力回路４０
０ｂの出力回路４２０ａでは、図１の出力回路４２０ａ
のインダクタ２８の代りに同じ作用を行うインダクタ５
４をダイオード２７のアノードとコンデンサ２９の負端
子との間に接続している。この第３出力回路４００ｂに
おける出力電圧Ｖｏ３の安定化動作は、図１の実施例に
おける第３出力回路４００の安定化動作と同じである。
おける第３出力回路４００からトランス２２およびダイ
オード２３を省いており、直流電圧源６の正端子とダイ
オード２１のアノードとの間の電圧をインダクタ５３を
介してダイオード１０の両端に受けている。なお、イン
ダクタ５３は第３出力回路４００のインダクタ２４と同
じ動作を行うものである。また、この第３出力回路４０
０ｂの出力回路４２０ａでは、図１の出力回路４２０ａ
のインダクタ２８の代りに同じ作用を行うインダクタ５
４をダイオード２７のアノードとコンデンサ２９の負端
子との間に接続している。この第３出力回路４００ｂに
おける出力電圧Ｖｏ３の安定化動作は、図１の実施例に
おける第３出力回路４００の安定化動作と同じである。
【００５３】
【発明の効果】以上説明したように本発明は、３以上の
出力回路を必要とする多出力コンバータにおいて、第１
出力回路ではスイッチ素子のスイッチング周波数の制御
によって出力電圧を安定化し、第２出力回路ではスイッ
チングのヂューティを制御することで出力電圧を安定化
し、第１および第２出力回路以外の出力回路では可変共
振回路の共振周波数を制御することによって、広範囲の
入力電圧に対しても各出力とも安定した出力電圧を得る
ことができる。
出力回路を必要とする多出力コンバータにおいて、第１
出力回路ではスイッチ素子のスイッチング周波数の制御
によって出力電圧を安定化し、第２出力回路ではスイッ
チングのヂューティを制御することで出力電圧を安定化
し、第１および第２出力回路以外の出力回路では可変共
振回路の共振周波数を制御することによって、広範囲の
入力電圧に対しても各出力とも安定した出力電圧を得る
ことができる。
【００５４】従って、３以上の出力回路が必要な場合に
おいても、従来技術のように３端子レギューレータや可
飽和リアクトルを用いる必要がなく、スイッチング周波
数を高周波することも可能であり、またスイッチング損
失や部品点数を少なくできるので、小型化，高信頼性
化，高効率化および低価格化を実現できる効果がある。
さらに、上記スイッチ素子には正弦波状の電流が流れる
ので零カーレントスイッチングを実現でき、スイッチン
グ損失のさらなる減少だけでなく、スイッチングノイズ
の減少を図ることができる効果がある。
おいても、従来技術のように３端子レギューレータや可
飽和リアクトルを用いる必要がなく、スイッチング周波
数を高周波することも可能であり、またスイッチング損
失や部品点数を少なくできるので、小型化，高信頼性
化，高効率化および低価格化を実現できる効果がある。
さらに、上記スイッチ素子には正弦波状の電流が流れる
ので零カーレントスイッチングを実現でき、スイッチン
グ損失のさらなる減少だけでなく、スイッチングノイズ
の減少を図ることができる効果がある。
【図１】本発明の第１の実施例の回路図である。
【図２】図１の実施例で使用した可変容量コンデンサ２
５の特性図である。
５の特性図である。
【図３】図１の実施例における各部の波形図である。
【図４】本発明の第２の実施例の回路図である。
【図５】本発明の第３の実施例の回路図である。
【図６】従来技術による多出力コンバータの第１の例の
回路図である。
回路図である。
【図７】従来技術による多出力コンバータの第２の例の
回路図である。
回路図である。
【図８】従来技術による多出力コンバータの第３の例の
回路図である。
回路図である。
【符号の説明】 １，６３ ＦＥＴ ２，３，９，１０，１４，１６，１７，２１，２３，２
６，２７，７８，８０ダイオード ４，１１，１８，２４，２８，５１〜５４ インダク
タ ５，７，１２，１９，２９ コンデンサ ６ 直流電圧源 ８，１５，２２，４５，６４ トランス １３，２０，３０ フィルタ（ＦＩＬ） ２５ 可変容量コンデンサ ３１，３２，３５〜３８，７５，７６ 抵抗器 ３３，３９，７４ａ，７４ｂ 基準電圧源 ３４，４０，４１，７３ 誤差増幅器 ６５ パルス幅変調器 ７０ａ，７０ｂ 制御回路 ７１ トランジスタ ７７，７９ 可飽和リアクトル １００，１００ａ 共振スイッチ回路 １１０，１１０ａ スイッチ素子 １２０ 共振回路 ２００，２００ａ，２００ｂ 第１出力回路 ２０１，２０２，３０１，３０２，４０１，４０２
出力端子 ２５１〜２５３ 可変容量コンデンサ２５の端子 ３００，３００ａ〜３００ｅ 第２出力回路 ４００，４００ａ〜４００ｄ 第３出力回路 ４１０，４１０ａ，４１０ｂ 可変共振回路 ４２０，４２０ａ 出力回路 ４３０ 共振周波数変調回路
６，２７，７８，８０ダイオード ４，１１，１８，２４，２８，５１〜５４ インダク
タ ５，７，１２，１９，２９ コンデンサ ６ 直流電圧源 ８，１５，２２，４５，６４ トランス １３，２０，３０ フィルタ（ＦＩＬ） ２５ 可変容量コンデンサ ３１，３２，３５〜３８，７５，７６ 抵抗器 ３３，３９，７４ａ，７４ｂ 基準電圧源 ３４，４０，４１，７３ 誤差増幅器 ６５ パルス幅変調器 ７０ａ，７０ｂ 制御回路 ７１ トランジスタ ７７，７９ 可飽和リアクトル １００，１００ａ 共振スイッチ回路 １１０，１１０ａ スイッチ素子 １２０ 共振回路 ２００，２００ａ，２００ｂ 第１出力回路 ２０１，２０２，３０１，３０２，４０１，４０２
出力端子 ２５１〜２５３ 可変容量コンデンサ２５の端子 ３００，３００ａ〜３００ｅ 第２出力回路 ４００，４００ａ〜４００ｄ 第３出力回路 ４１０，４１０ａ，４１０ｂ 可変共振回路 ４２０，４２０ａ 出力回路 ４３０ 共振周波数変調回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H02M 3/00 - 3/44
Claims (15)
- 【請求項１】 直流電圧源に直列に接続され導通期間が
周波数変調およびパルス幅変調されるスイッチ回路と、
前記直流電圧源と前記スイッチ回路の直列回路の両端に
接続され前記スイッチ回路の導通期間に流れる入力電流
を第１の正弦波状電流にする固定共振回路と、前記第１
の正弦波状電流の正方向電流のみを入力電流として第１
出力電圧を生じる第１の出力回路と、前記第１出力電圧
に応答し前記スイッチ回路の導通期間を周波数変調する
ことにより前記第１出力電圧を安定化制御する周波数変
調回路と、前記直流電圧源と前記スイッチ回路の直列回
路の両端に接続され前記スイッチ回路の導通期間のみを
入力電流として第２出力電圧を生じる第２の出力回路
と、前記第２出力電圧に応答し前記スイッチ回路の導通
期間をパルス幅変調することにより前記第２出力電圧を
安定化制御するパルス幅変調回路とを備える多出力コン
バータにおいて、 前記多出力コンバータが、さらに少なくとも一組の、前
記直流電圧源と前記スイッチ回路の直列回路の両端に接
続され前記スイッチ回路の導通期間に流れる入力電流を
第２の正弦波状電流にするとともにこの正弦波電流の正
方向電流期間が制御電圧により制御される可変共振回路
と、この可変共振器の正方向電流を入力電流として第３
出力電圧を生じる第３の出力回路と、前記第３出力電圧
に応答し前記可変共振回路の共振周波数を変化させるこ
とで前記正方向電流期間を変化させて前記第３出力電圧
を安定化制御する共振周波数変調回路とを備えることを
特徴とする多出力コンバータ。 - 【請求項２】 前記スイッチ回路が、電界効果トランジ
スタあるいはＩＧＢＴのいずれか一方を含むことを特徴
とする請求項１記載の多出力コンバータ。 - 【請求項３】 前記第１の出力回路および第２の出力回
路および可変共振回路を含む第３の出力回路が、フォワ
ードコンバータまたはフライバックコンバータのいずれ
かであることを特徴とする請求項２記載の多出力コンバ
ータ。 - 【請求項４】 前記スイッチ回路が、前記直流電圧源に
直列に接続したスイッチ素子と、このスイッチ素子と直
列にしかも同一導通方向に接続した第１方向性素子と、
これらスイッチ素子と第１方向性素子の直列回路に並列
にしかも逆方向に接続した第２方向性素子を含み、 前記固定共振回路が、前記直流電圧源と前記スイッチ回
路の直列回路の両端に接続したインダクタとコンデンサ
の直列回路を含み、前記コンデンサの両端をこの固定共
振回路の出力端とし、 前記第１の出力回路が、一次巻線を前記固定共振回路の
出力端に接続した第１のトランスと、この第１のトラン
スの二次巻線に接続した第１の整流平滑回路とを含み、 前記周波数変調回路が、あらかじめ定めた第１基準電圧
に対する前記第１出力電圧の誤差を小さくする変調周波
数信号を前記スイッチ回路に供給してこのスイッチング
回路のスイッチング周期を制御する回路であり、 前記第２の出力回路が、一次巻線を前記直流電圧源と前
記スイッチ回路の直列回路の両端に一端は第３一方向性
素子を介して接続した第２のトランスと、この第２のト
ランスの二次巻線に接続した第２の整流平滑回路とを含
み、 前記パルス幅変調回路が、あらかじめ定めた第２基準電
圧に対する前記第２出力電圧の誤差を小さくするパルス
信号を前記スイッチ回路に供給してこのスイッチング回
路の導通期間を制御する回路であり、 前記可変共振回路が、一次巻線を前記直流電圧源と前記
スイッチ回路の直列回路の両端に一端は第４一方向性素
子を介して接続した第３のトランスと、前記第３のトラ
ンスの二次巻線に直列接続した第５一方向素子およびイ
ンダクタおよび制御電圧によって容量が変化する可変容
量コンデンサとを含み、前記可変容量コンデンサの両端
をこの可変共振回路の出力端とし、 前記第３の出力回路が、前記可変共振回路の出力端に接
続した第３の整流平滑回路であり、 前記共振周波数変調回路が、あらかじめ定めた第３基準
電圧に対する前記第３出力電圧の誤差を小さくする前記
制御電圧を前記可変容量コンデンサに供給して前記可変
共振回路の共振周波数を制御する回路であることを特徴
とする請求項１記載の多出力コンバータ。 - 【請求項５】 前記スイッチ回路が、電界効果トランジ
スタあるいはＩＧＢＴのいずれか一方を含むことを特徴
とする請求項４記載の多出力コンバータ。 - 【請求項６】 前記第１の出力回路および第２の出力回
路および可変共振回路を含む第３の出力回路が、フォワ
ードコンバータまたはフライバックコンバータのいずれ
かであることを特徴とする請求項５記載の多出力コンバ
ータ。 - 【請求項７】 前記スイッチ回路が、前記直流電圧源に
直列に接続したスイッチ素子と、このスイッチ素子と直
列にしかも同一導通方向に接続した第１方向性素子と、
これらスイッチ素子と第１方向性素子の直列回路に並列
にしかも逆方向に接続した第２方向性素子を含み、 前記固定共振回路が、前記直流電圧源と前記スイッチ回
路の直列回路の両端に接続したインダクタとコンデンサ
の直列回路を含み、前記コンデンサの両端をこの固定共
振回路の出力端とし、 前記第１の出力回路が、一次巻線を前記固定回路の出力
端に接続した第１のトランスと、この第１のトランスの
二次巻線に接続した第１の整流平滑回路とを含み、 前記周波数変調回路が、あらかじめ定めた第１基準電圧
に対する前記第１出力電圧の誤差を小さくする変調周波
数信号を前記スイッチ回路に供給してこのスイッチング
回路のスイッチング周期を制御する回路であり、 前記第２の出力回路が、一次巻線を前記直流電圧源と前
記スイッチ回路の直列回路の両端に一端は第３一方向性
素子を介して接続した第２のトランスと、この第２のト
ランスの第１の二次巻線に接続した第２の整流平滑回路
とを含み、 前記パルス幅変調回路が、あらかじめ定めた第２基準電
圧に対する前記第２出力電圧の誤差を小さくするパルス
信号を前記スイッチ回路に供給してこのスイッチング回
路の導通期間を制御する回路であり、 前記可変共振回路が、前記第２のトランスの第２の二次
巻線に直列接続した第４一方向素子およびインダクタお
よび制御電圧によって容量が変化する可変容量コンデン
サとを含み、前記可変容量コンデンサの両端をこの可変
共振回路の出力端とし、 前記第３の出力回路が、前記可変共振回路の出力端に接
続した第３の整流平滑回路であり、 前記共振周波数変調回路が、あらかじめ定めた第３基準
電圧に対する前記第３出力電圧の誤差を小さくする前記
制御電圧を前記可変容量コンデンサに供給して前記可変
共振回路の共振周波数を制御する回路であることを特徴
とする請求項１記載の多出力コンバータ。 - 【請求項８】 前記スイッチ回路が、電界効果トランジ
スタあるいはＩＧＢＴのいずれか一方を含むことを特徴
とする請求項７記載の多出力コンバータ。 - 【請求項９】 前記第１の出力回路および第２の出力回
路および可変共振回路を含む第３の出力回路が、フォワ
ードコンバータまたはフライバックコンバータのいずれ
かであることを特徴とする請求項８記載の多出力コンバ
ータ。 - 【請求項１０】 前記スイッチ回路が、前記直流電圧源
に直列に接続したスイッチ素子と、このスイッチ素子と
直列にしかも同一導通方向に接続した第１方向性素子
と、これらスイッチ素子と第１方向性素子の直列回路に
並列にしかも逆方向に接続した第２方向性素子を含み、 前記固定共振回路が、前記直流電圧源と前記スイッチ回
路の直列回路の両端に接続したインダクタとコンデンサ
の直列回路を含み、前記コンデンサの両端をこの固定共
振回路の出力端とし、 前記第１の出力回路が、前記固定共振回路の出力端に接
続した第１の平滑回路であり、 前記周波数変調回路が、あらかじめ定めた第１基準電圧
に対する前記第１出力電圧の誤差を小さくする変調周波
数信号を前記スイッチ回路に供給してこのスイッチング
回路のスイッチング周期を制御する回路であり、 前記第２の出力回路が、前記直流電圧源と前記スイッチ
回路の直列回路の両端に一端は第３一方向性素子を介し
て接続した第２の平滑回路であり、 前記パルス幅変調回路が、あらかじめ定めた第２基準電
圧に対する前記第２出力電圧の誤差を小さくするパルス
信号を前記スイッチ回路に供給してこのスイッチング回
路の導通期間を制御する回路であり、 前記可変共振回路が、前記直流電圧源と前記スイッチ回
路の直列回路の両端に一端は第４一方向性素子を介して
直列接続した第４一方向素子およびインダクタおよび制
御電圧によって容量が変化する可変容量コンデンサを含
み、前記可変容量コンデンサの両端をこの可変共振回路
の出力端とし、 前記第３の出力回路が、前記可変共振回路の出力端に接
続した平滑回路であり、 前記共振周波数変調回路が、あらかじめ定めた第３基準
電圧に対する前記第３出力電圧の誤差を小さくする前記
制御電圧を前記可変容量コンデンサに供給して前記可変
共振回路の共振周波数を制御する回路であることを特徴
とする請求項１記載の多出力コンバータ。 - 【請求項１１】 前記スイッチ回路が、電界効果トラン
ジスタあるいはＩＧＢＴのいずれか一方を含むことを特
徴とする請求項１０記載の多出力コンバータ。 - 【請求項１２】 直流電圧源に直列に接続され導通期間
をオンオフされるスイッチ回路と、少なくとも一組の、
前記直流電圧源と前記スイッチ回路の直列回路の両端に
接続され前記スイッチ回路の導通期間に流れる入力電流
を正弦波状電流にするとともにこの正弦波電流の正方向
電流期間が制御電圧により制御される可変共振回路と、
この可変共振器の正方向電流を入力電流として出力電圧
を生じる出力回路と、前記出力電圧に応答し前記可変共
振回路の共振周波数を変化させることで前記正方向電流
期間を変化させて前記出力電圧を安定化制御する共振周
波数変調回路とを備えることを特徴とする多出力コンバ
ータ。 - 【請求項１３】 前記スイッチ回路が、電界効果トラン
ジスタあるいはＩＧＢＴのいずれか一方を含むことを特
徴とする請求項１２記載の多出力コンバータ。 - 【請求項１４】 前記出力回路が、フォワードコンバー
タまたはフライバックコンバータのいずれかであること
を特徴とする請求項１３記載の多出力コンバータ。 - 【請求項１５】 前記スイッチ回路が、前記直流電圧源
に直列に接続したスイッチ素子と、このスイッチ素子と
直列にしかも同一導通方向に接続した第１方向性素子
と、これらスイッチ素子と第１方向性素子の直列回路に
並列にしかも逆方向に接続した第２方向性素子を含み、 前記可変共振回路が、一次巻線を前記直流電圧源と前記
スイッチ回路の直列回路の両端に一端は第３一方向性素
子を介して接続したトランスと、前記トランスの二次巻
線に直列接続した第４一方向素子およびインダクタおよ
び制御電圧によって容量が変化する可変容量コンデンサ
とを含み、前記可変容量コンデンサの両端をこの可変共
振回路の出力端とし、 前記出力回路が、前記可変共振回路の出力端に接続した
整流平滑回路であり、 前記共振周波数変調回路が、あらかじめ定めた基準電圧
に対する前記出力電圧の誤差を小さくする前記制御電圧
を前記可変容量コンデンサに供給して前記可変共振回路
の共振周波数を制御する回路であることを特徴とする請
求項１２記載の多出力コンバータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4142529A JP2793435B2 (ja) | 1992-06-03 | 1992-06-03 | 多出力コンバータ |
| US08/072,315 US5386359A (en) | 1992-06-03 | 1993-06-03 | Multi-output DC-DC converter using a resonance circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4142529A JP2793435B2 (ja) | 1992-06-03 | 1992-06-03 | 多出力コンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06319261A JPH06319261A (ja) | 1994-11-15 |
| JP2793435B2 true JP2793435B2 (ja) | 1998-09-03 |
Family
ID=15317484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4142529A Expired - Lifetime JP2793435B2 (ja) | 1992-06-03 | 1992-06-03 | 多出力コンバータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5386359A (ja) |
| JP (1) | JP2793435B2 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5532577A (en) * | 1994-04-01 | 1996-07-02 | Maxim Integrated Products, Inc. | Method and apparatus for multiple output regulation in a step-down switching regulator |
| US5637991A (en) * | 1995-04-21 | 1997-06-10 | Dell Usa, L.P. | Power supply including a detection and switch system for uni-plane and split-plane devices |
| US5834854A (en) * | 1995-09-21 | 1998-11-10 | Ford Motor Company | Motor vehicle electrical system |
| JP2874093B2 (ja) * | 1995-10-30 | 1999-03-24 | 日本電気株式会社 | 静電式インクジェット記録装置 |
| US5694303A (en) * | 1995-11-07 | 1997-12-02 | Interpoint Corporation | Semi-regulated power supply using forward converter leakage energy |
| US5708573A (en) * | 1996-02-01 | 1998-01-13 | Hughes Electronics | Varactor controlled fixed frequency VHF DC-DC converter |
| US7272021B2 (en) * | 1997-01-24 | 2007-09-18 | Synqor, Inc. | Power converter with isolated and regulated stages |
| US7269034B2 (en) | 1997-01-24 | 2007-09-11 | Synqor, Inc. | High efficiency power converter |
| US5949671A (en) * | 1997-07-15 | 1999-09-07 | Lucent Technologies Inc. | Power supply with re-configurable outputs for different output voltages and method of operation thereof |
| US6141228A (en) * | 1999-06-02 | 2000-10-31 | Electric Boat Corporation | Parallel resonant DC linked inverter arrangement and method utilizing antiferroelectric dielectric material |
| SG122734A1 (en) * | 1999-07-23 | 2006-06-29 | Walter Roland Chen | AC/DC adapter 110/230 volts, with multiple dc outputs |
| US6487093B1 (en) * | 2000-06-26 | 2002-11-26 | Intel Corporation | Voltage regulator |
| DE20019056U1 (de) * | 2000-11-09 | 2001-02-15 | Power One Ag Uster | Dc-dc-wandler |
| US6621718B1 (en) | 2000-11-22 | 2003-09-16 | International Business Machines Corporation | Resonant converter circuit |
| JP3680747B2 (ja) * | 2001-03-09 | 2005-08-10 | ソニー株式会社 | スイッチング電源回路 |
| DE10122534A1 (de) | 2001-05-09 | 2002-11-21 | Philips Corp Intellectual Pty | Resonanter Konverter |
| US6522110B1 (en) * | 2001-10-23 | 2003-02-18 | Texas Instruments Incorporated | Multiple output switching regulator |
| US20040109826A1 (en) * | 2002-12-06 | 2004-06-10 | Dey, L.P. | Stabilized albuterol compositions and method of preparation thereof |
| KR20050121275A (ko) * | 2003-05-21 | 2005-12-26 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 다중 정격 출력들 및 단일 피드백 루프를 갖는 스위치 모드전원 장치 |
| JP4671020B2 (ja) * | 2005-01-28 | 2011-04-13 | サンケン電気株式会社 | 多出力共振型ｄｃ−ｄｃコンバータ |
| CN101278468B (zh) * | 2005-10-03 | 2010-09-29 | 三垦电气株式会社 | 多输出开关电源装置 |
| WO2007143610A2 (en) * | 2006-06-05 | 2007-12-13 | Aurisma, Llc | Device for converting ac power to multiple dc outputs with retractable cords and multiple adapter tips |
| EP2274823A2 (en) * | 2008-03-26 | 2011-01-19 | Enphase Energy, Inc. | Method and apparatus for extending zero-voltage switching range in a dc to dc converter |
| EP2777142A4 (en) * | 2011-11-10 | 2016-07-27 | Powerbyproxi Ltd | METHOD FOR CONTROLLING A TRANSDUCER |
| CN103105956B (zh) * | 2011-11-11 | 2015-05-06 | 汉王科技股份有限公司 | 位置指示装置及方法 |
| US9562519B1 (en) * | 2013-04-16 | 2017-02-07 | Amazon Technologies, Inc. | Energy capture from electrical power distribution lines |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| WO2018048312A1 (en) | 2016-09-06 | 2018-03-15 | Powerbyproxi Limited | An inductive power transmitter |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3671853A (en) * | 1970-12-24 | 1972-06-20 | Bell Telephone Labor Inc | Dual-output regulated switching power supply |
| US4521725A (en) * | 1983-12-02 | 1985-06-04 | United Technologies Corporation | Series switching regulator |
| JP2716234B2 (ja) * | 1990-01-19 | 1998-02-18 | 福島日本電気株式会社 | 多出力コンバータ及びその変調回路 |
-
1992
- 1992-06-03 JP JP4142529A patent/JP2793435B2/ja not_active Expired - Lifetime
-
1993
- 1993-06-03 US US08/072,315 patent/US5386359A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5386359A (en) | 1995-01-31 |
| JPH06319261A (ja) | 1994-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2793435B2 (ja) | 多出力コンバータ | |
| US5510974A (en) | High frequency push-pull converter with input power factor correction | |
| US4628426A (en) | Dual output DC-DC converter with independently controllable output voltages | |
| US7830684B2 (en) | Reverse biasing active snubber | |
| US6909268B2 (en) | Current-mode switching regulator | |
| JPH0357713B2 (ja) | ||
| CN110601537B (zh) | 初级侧恒定电流调节 | |
| JPS6013469A (ja) | Ｄｃ−ｄｃ変換器 | |
| JP2716234B2 (ja) | 多出力コンバータ及びその変調回路 | |
| EP0534422B1 (en) | A power supply device | |
| US6229717B1 (en) | Switched power supply converter operable in a natural zero-voltage switching mode | |
| JP3127979B2 (ja) | 直流電源装置 | |
| JPH0746903B2 (ja) | 共振型スイッチング電源回路 | |
| JPH0951672A (ja) | 自励式の降圧型ｄｃ−ｄｃコンバータ | |
| JP3428008B2 (ja) | スイッチング電源装置の出力電圧検出回路 | |
| CN114825975A (zh) | 电源供应器及驱动方法 | |
| JP2604302Y2 (ja) | 共振形ｄｃ−ｄｃコンバータ | |
| JP2605664Y2 (ja) | プッシュプル型ｄｃ−ｄｃコンバータ | |
| US20230170810A1 (en) | Selectable three-level, half-bridge circuit | |
| JP4284772B2 (ja) | スイッチング電源回路 | |
| JPS6236464B2 (ja) | ||
| JP2993635B2 (ja) | トランス接続型ｄｃ−ｄｃコンバータ | |
| JPH01126164A (ja) | 多出力直流電源 | |
| JP2767783B2 (ja) | スイッチング電源装置 | |
| JPH02151266A (ja) | 並列共振コンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980526 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080619 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090619 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100619 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100619 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110619 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 14 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |