JP2716234B2 - 多出力コンバータ及びその変調回路 - Google Patents
多出力コンバータ及びその変調回路Info
- Publication number
- JP2716234B2 JP2716234B2 JP2009718A JP971890A JP2716234B2 JP 2716234 B2 JP2716234 B2 JP 2716234B2 JP 2009718 A JP2009718 A JP 2009718A JP 971890 A JP971890 A JP 971890A JP 2716234 B2 JP2716234 B2 JP 2716234B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- voltage
- pulse
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33561—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having more than one ouput with independent control
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多出力コンバータ及びその変調回路に関し、
特にスイッチング方式の多出力コンバータ及びその変調
回路に関する。
特にスイッチング方式の多出力コンバータ及びその変調
回路に関する。
〔従来の技術〕 従来、この種の多出力コンバータは、第11図あるいは
第12図に示すように、１つの入力電圧源51に対する２つ
の出力のうち、一方の出力電圧をスイッチ素子49の開閉
のデューティの変化により安定化し、他方の非安定出力
側は、第11図の従来例では３端子レギュレータ62にて、
又、第12図に示す従来例では、主トランス50の２次側巻
線と直列に接続された可飽和リアクトル69に流すリセッ
ト電流を誤差増幅器80の出力にて駆動されるトランジス
タ79のバイアス電圧を変化させることにより変化し、可
飽和リアクトル69の電圧阻止期間を変化させることにて
出力電圧を安定化させていた。
第12図に示すように、１つの入力電圧源51に対する２つ
の出力のうち、一方の出力電圧をスイッチ素子49の開閉
のデューティの変化により安定化し、他方の非安定出力
側は、第11図の従来例では３端子レギュレータ62にて、
又、第12図に示す従来例では、主トランス50の２次側巻
線と直列に接続された可飽和リアクトル69に流すリセッ
ト電流を誤差増幅器80の出力にて駆動されるトランジス
タ79のバイアス電圧を変化させることにより変化し、可
飽和リアクトル69の電圧阻止期間を変化させることにて
出力電圧を安定化させていた。
又、出力回路にトランスを用いない降圧コンバータ等
を用いる場合には、非安定出力側は第11図の従来例と同
じように３端子レギュレータにて出力電圧を安定化させ
ていた。
を用いる場合には、非安定出力側は第11図の従来例と同
じように３端子レギュレータにて出力電圧を安定化させ
ていた。
上述した従来の多出力コンバータは、出力電圧を安定
化させるために３端子レギュレータを用いる場合、この
３端子にレギュレータの損失が大きく、効率が低下した
り、又、効率の低下による損失が大きくなるためコンバ
ータに付属のラジエータ等の冷却部品が大きくなり、コ
ンバータ自体の形状が大きくなるという問題があった。
又、３端子レギュレータによって出力電圧及び安定度が
決定され、出力電圧及び定電圧精度を任意に設定するこ
とができないという問題点があった。
化させるために３端子レギュレータを用いる場合、この
３端子にレギュレータの損失が大きく、効率が低下した
り、又、効率の低下による損失が大きくなるためコンバ
ータに付属のラジエータ等の冷却部品が大きくなり、コ
ンバータ自体の形状が大きくなるという問題があった。
又、３端子レギュレータによって出力電圧及び安定度が
決定され、出力電圧及び定電圧精度を任意に設定するこ
とができないという問題点があった。
一方、可飽和リアクトルを用いた場合、可飽和リアク
トルを駆動するためのトランジスタおよび抵抗等の部品
が必要となり、かつ、これらトランジスタおよび抵抗に
よって生ずる損失にて効率が低下するという問題点があ
った。また、可飽和リアクトルによって出力電圧の安定
化時に可飽和リアクトルの損失による効率の低下、及
び、可飽和リアクトルが主トランスの１次側に及ぼす影
響による回路の発振の問題があった。特にスイッチング
周波数を上げた時には、可飽和リアクトルの損失が増大
し、スイッチング周波数を上げられず、小型化できない
という問題があった。
トルを駆動するためのトランジスタおよび抵抗等の部品
が必要となり、かつ、これらトランジスタおよび抵抗に
よって生ずる損失にて効率が低下するという問題点があ
った。また、可飽和リアクトルによって出力電圧の安定
化時に可飽和リアクトルの損失による効率の低下、及
び、可飽和リアクトルが主トランスの１次側に及ぼす影
響による回路の発振の問題があった。特にスイッチング
周波数を上げた時には、可飽和リアクトルの損失が増大
し、スイッチング周波数を上げられず、小型化できない
という問題があった。
本発明の第１の目的は、３端子レギュレータや可飽和
リアクトルを用いることなく、スイッチ素子の開閉の制
御だけで２つの出力回路の出力電圧を安定化できる多出
力コンバータを提供することにある。
リアクトルを用いることなく、スイッチ素子の開閉の制
御だけで２つの出力回路の出力電圧を安定化できる多出
力コンバータを提供することにある。
この第１の目的を達成するため、本発明の多出力コン
バータはスイッチ素子の開閉のデューティのみならずス
イッチング周波数をも変化させる。ところが、従来のス
イッチング方式のコンバータは、コントロールICを固定
周波数で用いており、スイッチングのパルス幅を変化さ
せるのみであった。そのため、パルス幅だけでなくスイ
ッチング周波数をも変化させようとすればコントロール
ICを用いずに個別のトランジスタ、演算増幅等を組み合
わせて回路を構成するしかなく、したがって、非常に大
規模な回路を構成して制御を行なうしかなかった。
バータはスイッチ素子の開閉のデューティのみならずス
イッチング周波数をも変化させる。ところが、従来のス
イッチング方式のコンバータは、コントロールICを固定
周波数で用いており、スイッチングのパルス幅を変化さ
せるのみであった。そのため、パルス幅だけでなくスイ
ッチング周波数をも変化させようとすればコントロール
ICを用いずに個別のトランジスタ、演算増幅等を組み合
わせて回路を構成するしかなく、したがって、非常に大
規模な回路を構成して制御を行なうしかなかった。
本発明の第２の目的は、スイッチング方式のコンバー
タ用のコントロールICに簡単な回路を付加し、スイッチ
素子のスイッチング周波数及びパルス幅を同時に変化で
きるようにした変調回路を提供することにある。
タ用のコントロールICに簡単な回路を付加し、スイッチ
素子のスイッチング周波数及びパルス幅を同時に変化で
きるようにした変調回路を提供することにある。
本発明の多出力コンバータは、入力電圧源に接続した
スイッチ素子、前記入力電圧源からみて逆方向に電流を
流すように前記スイッチ素子に並列に内蔵されるか又は
外付けされた第１の一方向性素子、ならびに、インダク
タ及びキャパシタからなり前記スイッチ素子に流れる電
流を正弦波状ににするように前記スイッチ素子に接続し
た共振回路を有する共振スイッチ回路と、 この共振スイッチ回路に接続した第１のトランスの２
次側に構成された第１のフォワードコンバータを含む第
１の出力回路と、 前記入力電圧源と前記スイッチ素子との直列接続回路
に接続した第２のトランスの２次側に構成された第２の
フォワードコンバータを含む第２の出力回路と、 あらかじめ定めた第１の電圧に対する前記第１の出力
回路の出力電圧の誤差である第１の誤差信号が小さくな
るように周波数が変化しあらかじめ定めた第２の電圧に
対する前記第２の出力回路の出力電圧の誤差である第２
の誤差信号が小さくなるようにパルス幅が変化するパル
ス信号を発生して前記スイッチ素子の開閉を制御する変
調回路とを備えている。
スイッチ素子、前記入力電圧源からみて逆方向に電流を
流すように前記スイッチ素子に並列に内蔵されるか又は
外付けされた第１の一方向性素子、ならびに、インダク
タ及びキャパシタからなり前記スイッチ素子に流れる電
流を正弦波状ににするように前記スイッチ素子に接続し
た共振回路を有する共振スイッチ回路と、 この共振スイッチ回路に接続した第１のトランスの２
次側に構成された第１のフォワードコンバータを含む第
１の出力回路と、 前記入力電圧源と前記スイッチ素子との直列接続回路
に接続した第２のトランスの２次側に構成された第２の
フォワードコンバータを含む第２の出力回路と、 あらかじめ定めた第１の電圧に対する前記第１の出力
回路の出力電圧の誤差である第１の誤差信号が小さくな
るように周波数が変化しあらかじめ定めた第２の電圧に
対する前記第２の出力回路の出力電圧の誤差である第２
の誤差信号が小さくなるようにパルス幅が変化するパル
ス信号を発生して前記スイッチ素子の開閉を制御する変
調回路とを備えている。
本発明の多出力コンバータが備える前記スイッチ素子
が電界効果トランジスタであってもよい。
が電界効果トランジスタであってもよい。
又、本発明の多出力コンバータが備える前記第２の出
力回路の入力側に逆電流阻止用の第２の一方向性素子を
含んでいてもよい。
力回路の入力側に逆電流阻止用の第２の一方向性素子を
含んでいてもよい。
更に、本発明の多出力コンバータは、前記スイッチ素
子と前記共振回路との間に接続した逆電流阻止用の第３
の一方向性素子を含み、この第３の一方向性素子と前記
スイッチ素子との直列接続回路に並列に前記第１の一方
向性素子を接続するように構成してもよい。
子と前記共振回路との間に接続した逆電流阻止用の第３
の一方向性素子を含み、この第３の一方向性素子と前記
スイッチ素子との直列接続回路に並列に前記第１の一方
向性素子を接続するように構成してもよい。
更に又、本発明の多出力コンバータが備える前記第１
の出力回路は、トランスと、このトランスの２次側に接
続したフォワードコンバータとを含んでいてもよく、あ
るいは、前記第１の出力回路は、降圧型コンバータ、昇
圧型コンバータ又は昇降圧型コンバータであってもよ
い。
の出力回路は、トランスと、このトランスの２次側に接
続したフォワードコンバータとを含んでいてもよく、あ
るいは、前記第１の出力回路は、降圧型コンバータ、昇
圧型コンバータ又は昇降圧型コンバータであってもよ
い。
更に又、本発明の多出力コンバータが備える前記第２
の出力回路は、トランスと、このトランスの２次側に接
続したフォワードコンバータとを含んでいてもよく、あ
るいは、前記第２の出力回路は、降圧型コンバータ、昇
圧型コンバータ又は昇降圧型コンバータであってもよ
い。
の出力回路は、トランスと、このトランスの２次側に接
続したフォワードコンバータとを含んでいてもよく、あ
るいは、前記第２の出力回路は、降圧型コンバータ、昇
圧型コンバータ又は昇降圧型コンバータであってもよ
い。
更に又、本発明の多出力コンバータが備える前記変調
回路は、第１の端子に接続する素子の抵抗値によって周
波数が制御され第２の端子から入力するパルスのパルス
幅によってパルス幅が制御される前記パルス信号を発生
する制御集積回路と、この制御集積回路が出力する前記
パルス信号に同期し第３の端子に接続する素子の抵抗値
によってパルス幅が制御される前記パルスを発生して前
記第２の端子へ出力するパルス発生器と、前記第１の端
子に接続した第１の抵抗と、この第１の抵抗と並列又は
直列に接続され前記第１の誤差信号に応じて抵抗値が変
化する第１の可変抵抗素子と、前記第３の端子に接続し
た第２の抵抗と、この第２の抵抗と並列又は直列に接続
され前記第２の誤差信号に応じて抵抗値が変化する第２
の可変抵抗素子とを含んでいてもよい。
回路は、第１の端子に接続する素子の抵抗値によって周
波数が制御され第２の端子から入力するパルスのパルス
幅によってパルス幅が制御される前記パルス信号を発生
する制御集積回路と、この制御集積回路が出力する前記
パルス信号に同期し第３の端子に接続する素子の抵抗値
によってパルス幅が制御される前記パルスを発生して前
記第２の端子へ出力するパルス発生器と、前記第１の端
子に接続した第１の抵抗と、この第１の抵抗と並列又は
直列に接続され前記第１の誤差信号に応じて抵抗値が変
化する第１の可変抵抗素子と、前記第３の端子に接続し
た第２の抵抗と、この第２の抵抗と並列又は直列に接続
され前記第２の誤差信号に応じて抵抗値が変化する第２
の可変抵抗素子とを含んでいてもよい。
更に又、前記変調回路が含む前記第１の可変抵抗素子
はトランジスタであってもよい。
はトランジスタであってもよい。
更に又、前記変調回路が含む前記第２の可変抵抗素子
はトランジスタであってもよい。
はトランジスタであってもよい。
本発明の変調回路は、入力電圧源に接続したスイッチ
素子と第１及び第２の出力回路とを有し、前記スイッチ
素子の開閉を制御するパルス信号を周波数変調すること
により前記第１の出力回路の出力電圧をあらかじめ定め
た第１の電圧に安定化させ、前記パルス信号をパルス幅
変調することにより前記第２の出力回路の出力電圧をあ
らかじめ定めた第２の電圧に安定化させる多出力コンバ
ータの前記パルス信号を発生する変調回路であって、第
１の端子に接続する素子の抵抗値によって周波数が制御
され第２の端子から入力するパルスのパルス幅によって
パルス幅が制御される前記パルス信号を発生する制御集
積回路と、この制御集積回路が出力する前記パルス信号
に同期し第３の端子に接続する素子の抵抗値によってパ
ルス幅が制御される前記パルスを発生して前記第２の端
子へ出力するパルス発生器と、前記第１の端子に接続し
た第１の抵抗と、この第１の抵抗と並列又は直列に接続
され前記第１の出力回路の出力電圧の前記第１の電圧に
対する誤差信号に応じて抵抗値が変化する第１の可変抵
抗素子と、前記第３の端子に接続した第２の抵抗と、こ
の第２の抵抗と並列又は直列に接続され前記第２の出力
回路の出力電圧の前記第２の電圧に対する誤差信号に応
じて抵抗値が変化する第２の可変抵抗素子とを備えてい
る。
素子と第１及び第２の出力回路とを有し、前記スイッチ
素子の開閉を制御するパルス信号を周波数変調すること
により前記第１の出力回路の出力電圧をあらかじめ定め
た第１の電圧に安定化させ、前記パルス信号をパルス幅
変調することにより前記第２の出力回路の出力電圧をあ
らかじめ定めた第２の電圧に安定化させる多出力コンバ
ータの前記パルス信号を発生する変調回路であって、第
１の端子に接続する素子の抵抗値によって周波数が制御
され第２の端子から入力するパルスのパルス幅によって
パルス幅が制御される前記パルス信号を発生する制御集
積回路と、この制御集積回路が出力する前記パルス信号
に同期し第３の端子に接続する素子の抵抗値によってパ
ルス幅が制御される前記パルスを発生して前記第２の端
子へ出力するパルス発生器と、前記第１の端子に接続し
た第１の抵抗と、この第１の抵抗と並列又は直列に接続
され前記第１の出力回路の出力電圧の前記第１の電圧に
対する誤差信号に応じて抵抗値が変化する第１の可変抵
抗素子と、前記第３の端子に接続した第２の抵抗と、こ
の第２の抵抗と並列又は直列に接続され前記第２の出力
回路の出力電圧の前記第２の電圧に対する誤差信号に応
じて抵抗値が変化する第２の可変抵抗素子とを備えてい
る。
次に、本発明について図面を参照して説明する。
第１図は本発明の多出力コンバータの第１の実施例を
示す回路図である。
示す回路図である。
第１図において、スイッチ素子１は電界効果トランジ
スタによって実現されており、この電界効果トランジス
タに内蔵される寄生ダイオード２が並列に接続されてい
る。この並列回路に入力電圧源６と平滑用コンデンサ５
とが接続されている。スイッチ素子１と寄生ダイオード
２との並列回路は共振用インダクタ３と共振用キャパシ
タ４とから成る共振回路とも接続され、これら共振回路
と並列回路とで共振スイッチ回路100を構成している。
スタによって実現されており、この電界効果トランジス
タに内蔵される寄生ダイオード２が並列に接続されてい
る。この並列回路に入力電圧源６と平滑用コンデンサ５
とが接続されている。スイッチ素子１と寄生ダイオード
２との並列回路は共振用インダクタ３と共振用キャパシ
タ４とから成る共振回路とも接続され、これら共振回路
と並列回路とで共振スイッチ回路100を構成している。
共振スイッチ回路100の共振用キャパシタ４と並列に
第１の出力回路200のトランス７の１次側が接続されて
いる。トランス７の２次側はフォワードコンバータで構
成され、スイッチ素子１のスイッチング周波数を変化さ
せることで出力電圧を安定化する。第１の出力回路100
の出力電圧を電圧検出用抵抗19,20で検出し、この検出
した値と基準電圧25の値との誤差電圧を誤差電圧増幅器
23が検出し、誤差電圧を変調回路400に送ることでスイ
ッチ素子１のスイッチング周波数を制御して出力電圧を
安定化する。
第１の出力回路200のトランス７の１次側が接続されて
いる。トランス７の２次側はフォワードコンバータで構
成され、スイッチ素子１のスイッチング周波数を変化さ
せることで出力電圧を安定化する。第１の出力回路100
の出力電圧を電圧検出用抵抗19,20で検出し、この検出
した値と基準電圧25の値との誤差電圧を誤差電圧増幅器
23が検出し、誤差電圧を変調回路400に送ることでスイ
ッチ素子１のスイッチング周波数を制御して出力電圧を
安定化する。
第２の入力回路300のトランス28の一次側は、スイッ
チ素子1,寄生ダイオード２の並列回路と前述した共振回
路との接続点と入力電圧源６との間に接続されている。
トランス８の２次側はフォーワードコンバータで構成さ
れ、スイッチ素子１のパルス幅を変化させることで出力
電圧を安定化する。第２の出力回路300の出力電圧を電
圧検出用抵抗21,22で検出し、この検出した値と基準電
圧25の値との誤差電圧を誤差電圧増幅器24が検出し、誤
差電圧を変調回路400に送り、スイッチ素子１のオン時
間幅を変化することでパルス幅制御を行ない、出力電圧
を安定化する。
チ素子1,寄生ダイオード２の並列回路と前述した共振回
路との接続点と入力電圧源６との間に接続されている。
トランス８の２次側はフォーワードコンバータで構成さ
れ、スイッチ素子１のパルス幅を変化させることで出力
電圧を安定化する。第２の出力回路300の出力電圧を電
圧検出用抵抗21,22で検出し、この検出した値と基準電
圧25の値との誤差電圧を誤差電圧増幅器24が検出し、誤
差電圧を変調回路400に送り、スイッチ素子１のオン時
間幅を変化することでパルス幅制御を行ない、出力電圧
を安定化する。
以下、第２図を参照し、スイッチ素子１を制御する信
号Vg、スイッチ素子１の両端電圧Vd、スイッチ素子１に
流れる電圧ID、共振用インダクタ３に流れる電流ILを中
心に、第１図の実施例の動作について詳細に説明する。
号Vg、スイッチ素子１の両端電圧Vd、スイッチ素子１に
流れる電圧ID、共振用インダクタ３に流れる電流ILを中
心に、第１図の実施例の動作について詳細に説明する。
時間t1からt2の期間はスイッチ素子１はオフ状態であ
り、両端には電圧Vi（入力電圧源６の電圧）が印加され
ている。時間t2においてスイッチ素子１がオンになる
と、共振用インダクタ３と共振用キャパシタ４から構成
される共振回路によりスイッチ素子１及び共振用インダ
クタ３に流れる電流ID及びILが正弦波状になる。これら
の電流は、時間t2からt3の間スイッチ素子１のドレイン
からソースに流れる。
り、両端には電圧Vi（入力電圧源６の電圧）が印加され
ている。時間t2においてスイッチ素子１がオンになる
と、共振用インダクタ３と共振用キャパシタ４から構成
される共振回路によりスイッチ素子１及び共振用インダ
クタ３に流れる電流ID及びILが正弦波状になる。これら
の電流は、時間t2からt3の間スイッチ素子１のドレイン
からソースに流れる。
時間t3からt4の間には、共振用インダクタ３に蓄積さ
れたエネルギーを放出するため、共振用インダクタ３に
流れる電流は逆方向に流れようとする。このため、寄生
ダイオード２を通し、（スイッチ素子１がオンであれば
スイッチ素子１を通しても）時間t3からt4の間に逆方向
電流が流れる。この間も、スイッチ素子１がオンであれ
ばトランス８の一次側にはほぼ一定の順方向の電流が流
れる（第２図（ｃ）参照）。
れたエネルギーを放出するため、共振用インダクタ３に
流れる電流は逆方向に流れようとする。このため、寄生
ダイオード２を通し、（スイッチ素子１がオンであれば
スイッチ素子１を通しても）時間t3からt4の間に逆方向
電流が流れる。この間も、スイッチ素子１がオンであれ
ばトランス８の一次側にはほぼ一定の順方向の電流が流
れる（第２図（ｃ）参照）。
第２の出力回路300の出力電圧は、パルス幅変調によ
り制御されており、共振用インダクタ３に逆電流が流れ
ている時間t3からt4の間にスイッチ素子１をターンオフ
すれば、第２図（ａ），（ｃ）からわかるように電圧波
形と電流波形とのクロスする部分がなく、スイッチング
損失の少ないパルス幅制御が可能となる。パルス幅制御
におけるデューティＤは、スイッチ素子１のオンの期間
をton、スイッチング周期をＴとすると、Ｄ＝ton/Tで表
わされる。tonの期間は時間t2からはじまり、ターンオ
フするのが時間t3とt4との間となる。第２の出力回路30
0の電圧が高くなった場合はt3寄りでスイッチ素子１は
ターンオフし、逆に出力電圧が低くなった場合はt4寄り
でターンオフするように制御される。
り制御されており、共振用インダクタ３に逆電流が流れ
ている時間t3からt4の間にスイッチ素子１をターンオフ
すれば、第２図（ａ），（ｃ）からわかるように電圧波
形と電流波形とのクロスする部分がなく、スイッチング
損失の少ないパルス幅制御が可能となる。パルス幅制御
におけるデューティＤは、スイッチ素子１のオンの期間
をton、スイッチング周期をＴとすると、Ｄ＝ton/Tで表
わされる。tonの期間は時間t2からはじまり、ターンオ
フするのが時間t3とt4との間となる。第２の出力回路30
0の電圧が高くなった場合はt3寄りでスイッチ素子１は
ターンオフし、逆に出力電圧が低くなった場合はt4寄り
でターンオフするように制御される。
第１の出力回路200はスイッチ素子１のスイッチング
周波数を変化することで出力電圧を制御するため、周期
Ｔが変化する。このとき、時間t2〜t3のオン期間は固定
しているので、周期Ｔが変化すれば周期Ｔに対する相対
的なパルス幅であるデューティは（t3−t2）/Tとなる。
つまり、第１の出力回路200の出力電圧が低下した場合
はスイッチング周波数が増加し、この結果、周期Ｔの幅
が狭くなるのでパルス幅が等価的に増加したのと同等と
なり、出力電圧を上昇させる。出力電圧が高くなった場
合は、前記の場合と逆の制御を行ない出力電圧を安定さ
せる。
周波数を変化することで出力電圧を制御するため、周期
Ｔが変化する。このとき、時間t2〜t3のオン期間は固定
しているので、周期Ｔが変化すれば周期Ｔに対する相対
的なパルス幅であるデューティは（t3−t2）/Tとなる。
つまり、第１の出力回路200の出力電圧が低下した場合
はスイッチング周波数が増加し、この結果、周期Ｔの幅
が狭くなるのでパルス幅が等価的に増加したのと同等と
なり、出力電圧を上昇させる。出力電圧が高くなった場
合は、前記の場合と逆の制御を行ない出力電圧を安定さ
せる。
上述した制御は、入力電圧源６の電圧が変化した場合
にも、又、各出力の電流値が変化した場合にも対応で
き、出力電圧を安定に制御することができる。なお、変
調回路400については後述する。
にも、又、各出力の電流値が変化した場合にも対応で
き、出力電圧を安定に制御することができる。なお、変
調回路400については後述する。
第１図に示す実施例は、スイッチング周波数及びデュ
ーティの両方を変化することで、一方の出力回路の出力
電圧をスイッチング周波数の変化にて安定化し、他方の
出力回路の出力電圧はパルス幅を変化することで安定化
するため、３端子レギュレータを使用したり、可飽和コ
イルを使用し独自に制御するものと比較し、損失を少な
く部品点数も低減できることから、高信頼性、高効率、
低価格の多出力コンバータが構成でき、又、スイッチン
グ損失も少ないため、スイッチン周波数を高周波化する
ことにより、小型の多出力コンバータを構成できる。
ーティの両方を変化することで、一方の出力回路の出力
電圧をスイッチング周波数の変化にて安定化し、他方の
出力回路の出力電圧はパルス幅を変化することで安定化
するため、３端子レギュレータを使用したり、可飽和コ
イルを使用し独自に制御するものと比較し、損失を少な
く部品点数も低減できることから、高信頼性、高効率、
低価格の多出力コンバータが構成でき、又、スイッチン
グ損失も少ないため、スイッチン周波数を高周波化する
ことにより、小型の多出力コンバータを構成できる。
ところで、スイッチ素子１を制御する信号Vgを０にし
ても、寄生ダイオード２に逆電流が流れてスイッチ素子
１のドレイン・ソース間がすぐにはターンオフせず、第
２の出力回路300のパルス幅変調の可変範囲は小さくな
る。そのため、第１図に示す実施例では第２の出力回路
300の出力電圧の制御範囲は時間t3〜t4の幅に相当する
制御範囲より小さくなる。
ても、寄生ダイオード２に逆電流が流れてスイッチ素子
１のドレイン・ソース間がすぐにはターンオフせず、第
２の出力回路300のパルス幅変調の可変範囲は小さくな
る。そのため、第１図に示す実施例では第２の出力回路
300の出力電圧の制御範囲は時間t3〜t4の幅に相当する
制御範囲より小さくなる。
この点を改善した本発明の多出力コンバータの第２の
実施例の回路図を第３図に示す。
実施例の回路図を第３図に示す。
第３図に示す実施例は、第１図における第２の出力回
路300の入力側に逆電流阻止用の一方向性素子26を付加
した第２の出力回路500によって第１図に示す実施例の
第２の出力回路300を置換えて構成されている。
路300の入力側に逆電流阻止用の一方向性素子26を付加
した第２の出力回路500によって第１図に示す実施例の
第２の出力回路300を置換えて構成されている。
第３図に示す実施例では、トランス８の一次側に流れ
る電流が０になった後トランス８に蓄積されたエネルギ
ーを放出するために流れる逆電流が一方向性素子26によ
って阻止されるので、寄生ダイオード２を流れる逆電流
が小さくなり、その結果、信号Vgのターンオフからスイ
ッチ素子１のドレイン・ソース間のターンオフまでの期
間が短くなり、従って、第２の出力回路500の出力電圧
の制御範囲は第１図に示す実施例における第２の出力回
路300の出力電圧の制御範囲より広くなる。このほか、
第３図に示す実施例は第１図に示す実施例について述べ
た効果と同じ効果を有している。
る電流が０になった後トランス８に蓄積されたエネルギ
ーを放出するために流れる逆電流が一方向性素子26によ
って阻止されるので、寄生ダイオード２を流れる逆電流
が小さくなり、その結果、信号Vgのターンオフからスイ
ッチ素子１のドレイン・ソース間のターンオフまでの期
間が短くなり、従って、第２の出力回路500の出力電圧
の制御範囲は第１図に示す実施例における第２の出力回
路300の出力電圧の制御範囲より広くなる。このほか、
第３図に示す実施例は第１図に示す実施例について述べ
た効果と同じ効果を有している。
さて、以上説明した２つの実施例では共振用インダク
タ３に逆電流を流すのに寄生ダイオード２を用いてい
る。寄生ダイオード２の逆回復時間がスイッチング周期
Ｔに対して無視できれば、時間t4で逆電流は０になり、
この時スイッチ素子１は既にターンオフされているので
期間t4〜t5ではインダクタ３に電流は流れない。しか
し、逆回復時間が無視できないと、時間t4以降寄生ダイ
オード２を逆方向に通ってインダクタ３に順方向電流が
流れる。この様子を第２図（ｂ）に破線の曲線で示す。
この破線で示した電流が無視できないと理想的な零クロ
ススイッチングができなくなり、スイッチング損失が発
生する。
タ３に逆電流を流すのに寄生ダイオード２を用いてい
る。寄生ダイオード２の逆回復時間がスイッチング周期
Ｔに対して無視できれば、時間t4で逆電流は０になり、
この時スイッチ素子１は既にターンオフされているので
期間t4〜t5ではインダクタ３に電流は流れない。しか
し、逆回復時間が無視できないと、時間t4以降寄生ダイ
オード２を逆方向に通ってインダクタ３に順方向電流が
流れる。この様子を第２図（ｂ）に破線の曲線で示す。
この破線で示した電流が無視できないと理想的な零クロ
ススイッチングができなくなり、スイッチング損失が発
生する。
この点を改善した本発明の多出力コンバータの第３の
実施例の回路図を第４図に示す。
実施例の回路図を第４図に示す。
第４図に示す実施例は、第３図に示す実施例の共振ス
イッチ回路100を共振スイッチ回路600で置換えて構成さ
れている。共振スイッチ回路6000は共振スイッチ回路10
0に一方向性素子27,28を付加して構成されている。一方
向性素子27は、スイッチ素子１の寄生ダイオード（図示
せず）に逆電流が流れるのを阻止するものであり、スイ
ッチ素子１と共振用インダクタ３との間に接続する。一
方向性素子28は逆電流を流すためのもであり、逆回復時
間がスイッチ素子１の寄生ダイオードの逆回復時間より
十分速いダイオードを用い、スイッチ素子１と一方向性
素子27との直列接続回路に並列に接続する。第２の出力
回路500はスイッチ素子１と一方向性素子27との接続点
に接続する。
イッチ回路100を共振スイッチ回路600で置換えて構成さ
れている。共振スイッチ回路6000は共振スイッチ回路10
0に一方向性素子27,28を付加して構成されている。一方
向性素子27は、スイッチ素子１の寄生ダイオード（図示
せず）に逆電流が流れるのを阻止するものであり、スイ
ッチ素子１と共振用インダクタ３との間に接続する。一
方向性素子28は逆電流を流すためのもであり、逆回復時
間がスイッチ素子１の寄生ダイオードの逆回復時間より
十分速いダイオードを用い、スイッチ素子１と一方向性
素子27との直列接続回路に並列に接続する。第２の出力
回路500はスイッチ素子１と一方向性素子27との接続点
に接続する。
このような構成をとることにより、スイッチ素子１の
寄生ダイオードに逆電流は流れず、一方向性素子28とし
ては逆回復時間の十分短いものを選定できるので、スイ
ッチ素子１がターンオフした後共振用インダクタ３に順
方向に流れる電流を十分小さくでき、スイッチング損失
を小さくできる。又、一方向性素子26,27によって寄生
ダイオードに流れる電流が阻止されるので、スイッチ素
子１は制御信号Vgを０にするとすぐにターンオフし、第
２の出力回路500の出力電圧の制御範囲は第３図に示す
実施例におけるより更に広くなる。そのほか、第４図に
示す実施例は第１図に示す実施例が有するのと同じ効果
を有している。
寄生ダイオードに逆電流は流れず、一方向性素子28とし
ては逆回復時間の十分短いものを選定できるので、スイ
ッチ素子１がターンオフした後共振用インダクタ３に順
方向に流れる電流を十分小さくでき、スイッチング損失
を小さくできる。又、一方向性素子26,27によって寄生
ダイオードに流れる電流が阻止されるので、スイッチ素
子１は制御信号Vgを０にするとすぐにターンオフし、第
２の出力回路500の出力電圧の制御範囲は第３図に示す
実施例におけるより更に広くなる。そのほか、第４図に
示す実施例は第１図に示す実施例が有するのと同じ効果
を有している。
第５図は本発明の多出力コンバータの第４の実施例を
示す回路図である。
示す回路図である。
第５図に示す実施例は、第１図に示す実施例の第１の
出力回路200及び第２の出力回路300をそれぞれ降圧型コ
ンバータである第１の出力回路700及び第２の出力回路8
00で置換えて構成されている。
出力回路200及び第２の出力回路300をそれぞれ降圧型コ
ンバータである第１の出力回路700及び第２の出力回路8
00で置換えて構成されている。
これら出力回路の置換えは別として、第５図に示す実
施例は第１図に示す実施例とほぼ同様に動作し、その各
部の電圧，電流波形も第２図に示したのとほぼ同じであ
る。
施例は第１図に示す実施例とほぼ同様に動作し、その各
部の電圧，電流波形も第２図に示したのとほぼ同じであ
る。
第２図を参照して、時間t1からt2の期間、スイッチ素
子１はオフ状態であり、この期間、降圧型コンバータの
還流ダイオードであるダイオード29,32を介して第1,第
２の出力回路700,800の負荷に電流が供給される。時間t
2にスイッチ素子１がオンになると、共振用インダクタ
３及び共振用キャパシタ４から構成される共振回路によ
り、スイッチ素子１及び共振用インダクタ３に流れる電
流ID及びILは正弦波状になる。
子１はオフ状態であり、この期間、降圧型コンバータの
還流ダイオードであるダイオード29,32を介して第1,第
２の出力回路700,800の負荷に電流が供給される。時間t
2にスイッチ素子１がオンになると、共振用インダクタ
３及び共振用キャパシタ４から構成される共振回路によ
り、スイッチ素子１及び共振用インダクタ３に流れる電
流ID及びILは正弦波状になる。
時間t2直後にダイオード32はオフになり、第２の出力
回路800に電流が流入し、この電流はスイッチ素子１が
オフになるまで継続する。
回路800に電流が流入し、この電流はスイッチ素子１が
オフになるまで継続する。
一方、共振用インダクタ３に流れる電流が第１の出力
回路700の負荷に流れる電流と等しくなるまで立上る
と、ダイオード29もオフになり共振用キャパシタ４は充
電される。時間t3〜t4の期間、寄生ダイオード２を通っ
て、逆電流が流れ、この間にスイッチ素子１をターンオ
フすれば時間t4以降共振用インダクタ３に流れる電流は
０になる。時間t3以降、共振用キャパシタ４が放電して
第１の出力回路700に電流の供給を続け、時間t4の後、
この放電が終了するとダイオード29がオンになり、以
降、ダイオード29を介して第１の出力回路700の負荷に
電流が供給される。
回路700の負荷に流れる電流と等しくなるまで立上る
と、ダイオード29もオフになり共振用キャパシタ４は充
電される。時間t3〜t4の期間、寄生ダイオード２を通っ
て、逆電流が流れ、この間にスイッチ素子１をターンオ
フすれば時間t4以降共振用インダクタ３に流れる電流は
０になる。時間t3以降、共振用キャパシタ４が放電して
第１の出力回路700に電流の供給を続け、時間t4の後、
この放電が終了するとダイオード29がオンになり、以
降、ダイオード29を介して第１の出力回路700の負荷に
電流が供給される。
従って、スイッチ素子１のスイッチング周波数を制御
して第１の出力回路700の出力電圧が安定化でき、デュ
ーティを制御して第２の出力回路800の出力電圧の安定
化ができる。これら制御は第１図に示す実施例における
とまったく同様に行なわれる。
して第１の出力回路700の出力電圧が安定化でき、デュ
ーティを制御して第２の出力回路800の出力電圧の安定
化ができる。これら制御は第１図に示す実施例における
とまったく同様に行なわれる。
第５図に示す実施例は第１図に示す実施例が有するの
と同じ効果を有している。
と同じ効果を有している。
ところで、第５図に示す実施例において、スイッチ素
子１がオンからオフになるとダイオード32を介して第２
の出力回路800の負荷に電流が供給されるが、ダイオー
ド32を流れる電流の一部が寄生ダイオード２を通って逆
流し、損失をもたらす。
子１がオンからオフになるとダイオード32を介して第２
の出力回路800の負荷に電流が供給されるが、ダイオー
ド32を流れる電流の一部が寄生ダイオード２を通って逆
流し、損失をもたらす。
この点を改善した本発明の多出力コンバータの第５の
実施例の回路図を第６図に示す。
実施例の回路図を第６図に示す。
第６図に示す実施例は、第５図における第２の出力回
路800の入力側に逆電流阻止用の一方向性素子35を付加
した第２の出力回路900によって第５図に示す実施例の
第２の出力回路800を置換えて構成されている。
路800の入力側に逆電流阻止用の一方向性素子35を付加
した第２の出力回路900によって第５図に示す実施例の
第２の出力回路800を置換えて構成されている。
第６図に示す実施例では、ダイオード32に流れる電流
は、一方向性素子35に阻止されて寄生ダイオード２の方
向に逆流することはなく、すべて第２の出力回路900の
負荷の方に流れるので、第５図に示す実施例におけるよ
り損失が小さい。このほか、第６図に示す実施例は第５
図に示す実施例が有するのと同じ効果を有する。
は、一方向性素子35に阻止されて寄生ダイオード２の方
向に逆流することはなく、すべて第２の出力回路900の
負荷の方に流れるので、第５図に示す実施例におけるよ
り損失が小さい。このほか、第６図に示す実施例は第５
図に示す実施例が有するのと同じ効果を有する。
第７図は本発明の多出力コンバータの第６の実施例を
示す回路図である。
示す回路図である。
第７図に示す実施例は、第５図に示す実施例の共振ス
イッチ回路100を第４図における共振スイッチ回路600で
置換えて構成されている。
イッチ回路100を第４図における共振スイッチ回路600で
置換えて構成されている。
第１図に示す実施例の共振スイッチ回路100を共振ス
イッチ回路600で置換えることにより第４図にす実施例
ではスイッチング損失が第１図に示す実施例おけるより
小さくなったのとまったく同じ理由で、第７図に示す実
施例のスイッチ損失は第５図に示す実施例におけるより
小さい。このほか、第７図に示す実施例は第５図に示す
実施例が有するのと同じ効果を有する。
イッチ回路600で置換えることにより第４図にす実施例
ではスイッチング損失が第１図に示す実施例おけるより
小さくなったのとまったく同じ理由で、第７図に示す実
施例のスイッチ損失は第５図に示す実施例におけるより
小さい。このほか、第７図に示す実施例は第５図に示す
実施例が有するのと同じ効果を有する。
以上、第１及び第２の出力回路が共にトランスとフォ
ワードコンバータとからなる場合、ならびに、共に降圧
型コンバータからなる場合について本発明の多出力コン
バータのいくつかの実施例について説明したが、２つの
出力回路の一方がトンラスとフォワードコンバータとか
らなり他方が降圧型コンバータからなる場合、２つの出
力回路の一方もしくは両方が入力側に並列ダイオードで
なく直列ダイオードを有する昇圧型コンバータからなる
場合、又は、直流電圧源からエネルギー蓄積用インダク
タを介してスイッチ素子に接続される形の昇降圧型コン
バータを２つの出力回路の一方もしくは両方に用いる場
合にも、本発明を適用して第１図に示す実施例について
述べた効果と同じ効果を得ることができる。
ワードコンバータとからなる場合、ならびに、共に降圧
型コンバータからなる場合について本発明の多出力コン
バータのいくつかの実施例について説明したが、２つの
出力回路の一方がトンラスとフォワードコンバータとか
らなり他方が降圧型コンバータからなる場合、２つの出
力回路の一方もしくは両方が入力側に並列ダイオードで
なく直列ダイオードを有する昇圧型コンバータからなる
場合、又は、直流電圧源からエネルギー蓄積用インダク
タを介してスイッチ素子に接続される形の昇降圧型コン
バータを２つの出力回路の一方もしくは両方に用いる場
合にも、本発明を適用して第１図に示す実施例について
述べた効果と同じ効果を得ることができる。
又、第１図，第３図〜第７図に示した各実施例におけ
る共振用キャパシタ４を、第１の出力回路200又は700と
並列でなく、スイッチ素子１と共振用インダクタ３との
直列接続回路、又は、スイッチ素子１と一方向性素子27
と共振用インダクタ３との直列接続回路に並列に接続し
た共振スイッチ回路を用いる場合にも、本発明を適用し
て第１図に示す実施例について述べた効果と同じ効果を
得ることができる。
る共振用キャパシタ４を、第１の出力回路200又は700と
並列でなく、スイッチ素子１と共振用インダクタ３との
直列接続回路、又は、スイッチ素子１と一方向性素子27
と共振用インダクタ３との直列接続回路に並列に接続し
た共振スイッチ回路を用いる場合にも、本発明を適用し
て第１図に示す実施例について述べた効果と同じ効果を
得ることができる。
次に、本発明の変調回路について説明する。
第８図は本発明の変調回路の一実施例を示すブロック
図である。
図である。
この実施例である変調回路400は第１図，第３図〜第
７図に示した各多出力コンバータに変調回路400として
用いられている回路であり、第８図にはこれら多出力コ
ンバータから出力誤差電圧を検出する誤差増幅器23,24
及びそれらの入力側の回路をも付記した。
７図に示した各多出力コンバータに変調回路400として
用いられている回路であり、第８図にはこれら多出力コ
ンバータから出力誤差電圧を検出する誤差増幅器23,24
及びそれらの入力側の回路をも付記した。
多出力コンバータのスイッチ素子１を制御するスイッ
チング制御用IC38は通常パルス幅変調用に用いられてい
るものであり、例えば、米国ユニトロード社製のUC3825
である。スイッチング制御用IC38の発振周波数は外付け
される抵抗41,42とコンデンサ40とによって決定される
が、この抵抗42に対して並列に可変抵抗素子としての電
界効果トランジスタ（FET）36が接続してある。多出力
コンバータの第１の出力回路の出力電圧は抵抗19,20で
検出され、この検出電圧は基準電源電圧25と誤差増幅器
23により比較され、誤差電圧として抵抗43,44を通してF
ET36をバイアスする。FET36は、このバイアス電圧に応
じて抵抗値を変え、スイッチング制御用IC38のスイッチ
ング周波数を変化させる。
チング制御用IC38は通常パルス幅変調用に用いられてい
るものであり、例えば、米国ユニトロード社製のUC3825
である。スイッチング制御用IC38の発振周波数は外付け
される抵抗41,42とコンデンサ40とによって決定される
が、この抵抗42に対して並列に可変抵抗素子としての電
界効果トランジスタ（FET）36が接続してある。多出力
コンバータの第１の出力回路の出力電圧は抵抗19,20で
検出され、この検出電圧は基準電源電圧25と誤差増幅器
23により比較され、誤差電圧として抵抗43,44を通してF
ET36をバイアスする。FET36は、このバイアス電圧に応
じて抵抗値を変え、スイッチング制御用IC38のスイッチ
ング周波数を変化させる。
39はパルス発生器であり、例えば、日本電気製のμPC
74HC123ACである。パルス発生器39はスイッチング制御
用IC38と相互接続されて同期して発振し、発生するパル
ス幅は外付けの抵抗46,47とコンデンサ45とにより決定
されるが、この抵抗47に対して並列に可変抵抗素子とし
てのバイポーラトランジスタ37が接続してある。多出力
コンバータの第２の出力回路の出力電圧は、抵抗21,22
で検出され、この検出電圧と基準電圧25とは誤差増幅器
24により比較され、誤差電圧として抵抗48を通してバイ
ポーラトランジスタ37をバイアスする。バイポーラトラ
ンジスタ37はこのバイアス電圧に応じて抵抗値を変え、
パルス発生器39のパルス幅を変化させる。パルス発生器
39から入力するパルスによってスイッチング制御用IC38
の出力パルスのパルス幅も決定される。
74HC123ACである。パルス発生器39はスイッチング制御
用IC38と相互接続されて同期して発振し、発生するパル
ス幅は外付けの抵抗46,47とコンデンサ45とにより決定
されるが、この抵抗47に対して並列に可変抵抗素子とし
てのバイポーラトランジスタ37が接続してある。多出力
コンバータの第２の出力回路の出力電圧は、抵抗21,22
で検出され、この検出電圧と基準電圧25とは誤差増幅器
24により比較され、誤差電圧として抵抗48を通してバイ
ポーラトランジスタ37をバイアスする。バイポーラトラ
ンジスタ37はこのバイアス電圧に応じて抵抗値を変え、
パルス発生器39のパルス幅を変化させる。パルス発生器
39から入力するパルスによってスイッチング制御用IC38
の出力パルスのパルス幅も決定される。
第９図は、FET36のバイアス電圧又は電流によるスイ
ッチング周波数fsの変化を示した図である。第10図はバ
イポーラトランジスタ37のバイアス電圧又は電流による
パルス幅tonの変化を示した図である。
ッチング周波数fsの変化を示した図である。第10図はバ
イポーラトランジスタ37のバイアス電圧又は電流による
パルス幅tonの変化を示した図である。
第１の出力回路の出力電圧に応じてFET36はバイアス
されるが、第１の出力回路の出力電圧が高くなり、バイ
アス電圧が０となった場合は、FET36はオフしており、
この場合、スイッチング周波数fsminは、コンデンサ40
の値をC1とし、抵抗41,42の値をR1,R2とすると となる。但し、Ｋは定数である。
されるが、第１の出力回路の出力電圧が高くなり、バイ
アス電圧が０となった場合は、FET36はオフしており、
この場合、スイッチング周波数fsminは、コンデンサ40
の値をC1とし、抵抗41,42の値をR1,R2とすると となる。但し、Ｋは定数である。
逆に、第１の出力回路の出力電圧が低くなりFET36の
バイアス電圧が高くなった場合は、FET36が完全にオン
となり、抵抗42は短絡される。こときのスイッチング周
波数fsmanは となる。
バイアス電圧が高くなった場合は、FET36が完全にオン
となり、抵抗42は短絡される。こときのスイッチング周
波数fsmanは となる。
したがって、第１の出力回路の出力電圧に応じて、FE
T36のバイアス電圧を変化することでスイッチング周波
数が変化する。又、スイッチング周波数は第９図に示す
ようにfsminからfsmaxまで連続的に変化することがで
き、周波数の上限及び下限は式（１），（２）で決定さ
れる。
T36のバイアス電圧を変化することでスイッチング周波
数が変化する。又、スイッチング周波数は第９図に示す
ようにfsminからfsmaxまで連続的に変化することがで
き、周波数の上限及び下限は式（１），（２）で決定さ
れる。
第２の出力回路の出力電圧はパルス幅制御により制御
され、出力電圧に応じてバイポーラトランジスタ37がバ
イアスされる。第２の出力回路の出力電圧が低くなる
と、バイポーラトランジスタ37に印加されるバイアス電
圧は低くなり、バイアス電圧が０になるとバイポーラト
ランジスタ37はオフとなる。この場合のパルス幅tonmax
はコンデンサ45の値をC2、抵抗46,47の値をR3,R4とする
と tonmax＝α・C2・（R3＋R4） ……（３） となる。但し、αは定数である。
され、出力電圧に応じてバイポーラトランジスタ37がバ
イアスされる。第２の出力回路の出力電圧が低くなる
と、バイポーラトランジスタ37に印加されるバイアス電
圧は低くなり、バイアス電圧が０になるとバイポーラト
ランジスタ37はオフとなる。この場合のパルス幅tonmax
はコンデンサ45の値をC2、抵抗46,47の値をR3,R4とする
と tonmax＝α・C2・（R3＋R4） ……（３） となる。但し、αは定数である。
逆に、第２の出力回路に出力電圧が高くなると、トラ
ンジスタ37に印加されるバイアス電圧は高くなり、バイ
ポーラトランジスタ37は完全にオンになり、抵抗47は短
絡される。このとき、パルス幅tonminは tonmin＝α・C2・R3 ……（４） となる。
ンジスタ37に印加されるバイアス電圧は高くなり、バイ
ポーラトランジスタ37は完全にオンになり、抵抗47は短
絡される。このとき、パルス幅tonminは tonmin＝α・C2・R3 ……（４） となる。
したがって、第２の出力回路の出力電圧に応じてバイ
ポーラトランジスタ37のバイアス電圧及び電流を変化す
ることでパルス幅tonが変化し、パルス幅制御が行なえ
る。又、パルス幅は第10図に示すようにtonmaxからt
onminまで連続的に変化することができ、パルス幅の上
限及び下限は式（３），（４）で決定される。
ポーラトランジスタ37のバイアス電圧及び電流を変化す
ることでパルス幅tonが変化し、パルス幅制御が行なえ
る。又、パルス幅は第10図に示すようにtonmaxからt
onminまで連続的に変化することができ、パルス幅の上
限及び下限は式（３），（４）で決定される。
以上説明したようにスイッチング周波数fs及びパルス
幅tonが変化することにより、どちらか一方が変化して
もデューティＤ＝ton/T（Ｔはスイッチング周期）が等
価的に変化することになり、２つの出力を制御できるよ
うになる。このことから、周波数制御とパルス幅制御の
同時制御を行なうことができ多出力コンバータのスイッ
チング制御回路として利用できる。
幅tonが変化することにより、どちらか一方が変化して
もデューティＤ＝ton/T（Ｔはスイッチング周期）が等
価的に変化することになり、２つの出力を制御できるよ
うになる。このことから、周波数制御とパルス幅制御の
同時制御を行なうことができ多出力コンバータのスイッ
チング制御回路として利用できる。
以上説明したように第８図に示す実施例は、誤差増幅
器23から入力する誤差電圧により出力するパルス信号の
周波数を制御でき、誤差増幅器24から入力する誤差電圧
により出力するパルス信号のパルス幅を制御できるの
で、本発明の多出力コンバータの変調回路のみならず、
周波数制御及びパルス幅制御によって２つの出力電圧を
別々に制御する方式のすべての多出力コンバータの変調
回路として使用できる。
器23から入力する誤差電圧により出力するパルス信号の
周波数を制御でき、誤差増幅器24から入力する誤差電圧
により出力するパルス信号のパルス幅を制御できるの
で、本発明の多出力コンバータの変調回路のみならず、
周波数制御及びパルス幅制御によって２つの出力電圧を
別々に制御する方式のすべての多出力コンバータの変調
回路として使用できる。
以上説明したように本発明の多出力コンバータは、負
荷電流の変化および入力電圧の変化による第１の出力回
路の出力電圧の変動をスイッチング周波数を変えること
で安定化し、第２の出力回路の出力電圧の変動をスイッ
チングのデューティを変えることによって安定化するこ
とにより、３端子レギュレータや可飽和リアクトルを用
いることなく構成できる効果があり、又、スイッチ素子
に流れる電流が正弦波状のため零クロススイッチが実現
でき、スイッチング損失が少ないという効果があり、更
に、可飽和リアクトルを用いないのでスイッチング周波
数を高周波化することができ、かつ、少ない部品数で構
成できるので、小型化、高信頼性化、低価格化ができる
効果がある。
荷電流の変化および入力電圧の変化による第１の出力回
路の出力電圧の変動をスイッチング周波数を変えること
で安定化し、第２の出力回路の出力電圧の変動をスイッ
チングのデューティを変えることによって安定化するこ
とにより、３端子レギュレータや可飽和リアクトルを用
いることなく構成できる効果があり、又、スイッチ素子
に流れる電流が正弦波状のため零クロススイッチが実現
でき、スイッチング損失が少ないという効果があり、更
に、可飽和リアクトルを用いないのでスイッチング周波
数を高周波化することができ、かつ、少ない部品数で構
成できるので、小型化、高信頼性化、低価格化ができる
効果がある。
又、本発明の変調回路は、集積回路として容易に入手
できるスイッチングコンバータ用制御IC及びパルス発生
器の周波数決定用抵抗．パルス幅決定用抵抗にそれぞれ
可変抵抗素子を付加し、多出力コンバータの２つの出力
回路の出力電圧の変化に応じてそれぞれの可変抵抗素子
を制御することにより、少ない部品数でスイッチング周
波数とパルス幅の同時制御を行うことができる効果があ
る。
できるスイッチングコンバータ用制御IC及びパルス発生
器の周波数決定用抵抗．パルス幅決定用抵抗にそれぞれ
可変抵抗素子を付加し、多出力コンバータの２つの出力
回路の出力電圧の変化に応じてそれぞれの可変抵抗素子
を制御することにより、少ない部品数でスイッチング周
波数とパルス幅の同時制御を行うことができる効果があ
る。
第１図は本発明の多出力コンバータの第１の実施例を示
す回路図、第２図（ａ），（ｂ），（ｃ），（ｄ）は第
１図におけるスイッチ素子１の両端電圧Vdの波形，同じ
く共振用インダクタ３に流れる電流ILの波形，同じくス
イッチ素子１に流れる電流IDの波形，同じくスイッチ素
子１を制御する信号Vgの波形をそれぞれ示す図、第３
図，第４図，第５図，第６図，第７図は本発明の多出力
コンバータの第２の実施例，同じく第３の実施例，同じ
く第４の実施例，同じく第５の実施例，同じく第６の実
施例をそれぞれ示す回路図、第８図は本発明の変調回路
の一実施例を示すブロック図、第９図は第８図に示す実
施例のスイッチング周波数fsの変化を示す図、第10図は
同じくパルス幅の変化を示す図、第11図及び第12図は従
来の多出力コンバータの第１の例及び第２の例をそれぞ
れ示す回路図である。 １…スイッチ素子、２…寄生ダイオード、３…共振用イ
ンダクタ、４…共振用キャパシタ、５…入力平滑用コン
デンサ、６…入力電圧源、7,8…トランス、9,10,14,15
…ダイオード、11,16…チョークコイル、12,17…コンデ
ンサ、13,18…フィルタ、19〜22…電圧検出用抵抗、23,
24…誤差増幅器、25…基準電圧源、26〜28…一方向性素
子、29,32…還流ダイオード、30,33…チョークコイル、
31,34…コンデンサ、35…一方向性素子、36…電界効果
トランジスタ、37…バイポーラトランジスタ、38…スイ
ッチング制御用IC、39…パルス発生器、40,45…コンデ
ンサ、41〜44,46〜48…抵抗、100,600…共振スイッチ回
路、200,700…第１の出力回路、300,500,800,900…第２
の出力回路、400…変調回路。
す回路図、第２図（ａ），（ｂ），（ｃ），（ｄ）は第
１図におけるスイッチ素子１の両端電圧Vdの波形，同じ
く共振用インダクタ３に流れる電流ILの波形，同じくス
イッチ素子１に流れる電流IDの波形，同じくスイッチ素
子１を制御する信号Vgの波形をそれぞれ示す図、第３
図，第４図，第５図，第６図，第７図は本発明の多出力
コンバータの第２の実施例，同じく第３の実施例，同じ
く第４の実施例，同じく第５の実施例，同じく第６の実
施例をそれぞれ示す回路図、第８図は本発明の変調回路
の一実施例を示すブロック図、第９図は第８図に示す実
施例のスイッチング周波数fsの変化を示す図、第10図は
同じくパルス幅の変化を示す図、第11図及び第12図は従
来の多出力コンバータの第１の例及び第２の例をそれぞ
れ示す回路図である。 １…スイッチ素子、２…寄生ダイオード、３…共振用イ
ンダクタ、４…共振用キャパシタ、５…入力平滑用コン
デンサ、６…入力電圧源、7,8…トランス、9,10,14,15
…ダイオード、11,16…チョークコイル、12,17…コンデ
ンサ、13,18…フィルタ、19〜22…電圧検出用抵抗、23,
24…誤差増幅器、25…基準電圧源、26〜28…一方向性素
子、29,32…還流ダイオード、30,33…チョークコイル、
31,34…コンデンサ、35…一方向性素子、36…電界効果
トランジスタ、37…バイポーラトランジスタ、38…スイ
ッチング制御用IC、39…パルス発生器、40,45…コンデ
ンサ、41〜44,46〜48…抵抗、100,600…共振スイッチ回
路、200,700…第１の出力回路、300,500,800,900…第２
の出力回路、400…変調回路。
Claims (8)
- 【請求項１】入力電圧源に接続したスイッチ素子、前記
入力電圧源からみて逆方向に電流を流すように前記スイ
ッチ素子に並列に内蔵されるか又は外付けされた第１の
一方向性素子、ならびに、インダクタ及びキャパシタか
らなり前記スイッチ素子に流れる電流を正弦波状ににす
るように前記スイッチ素子に接続した共振回路を有する
共振スイッチ回路と、 この共振スイッチ回路に接続した第１のトランスの２次
側に構成された第１のフォワードコンバータを含む第１
の出力回路と、 前記入力電圧源と前記スイッチ素子との直列接続回路に
接続した第２のトランスの２次側に構成された第２のフ
ォワードコンバータを含む第２の出力回路と、 あらかじめ定めた第１の電圧に対する前記第１の出力回
路の出力電圧の誤差である第１の誤差信号が小さくなる
ように周波数が変化しあらかじめ定めた第２の電圧に対
する前記第２の出力回路の出力電圧の誤差である第２の
誤差信号が小さくなるようにパルス幅が変化するパルス
信号を発生して前記スイッチ素子の開閉を制御する変調
回路とを備えたことを特徴とする多出力コンバータ。 - 【請求項２】前記スイッチ素子が電解効果トランジスタ
であることを特徴とする請求項１記載の多出力コンバー
タ。 - 【請求項３】前記第２の出力回路の入力側に逆電流阻止
用の第２の一方向性素子を含むことを特徴とする請求項
２記載の多出力コンバータ。 - 【請求項４】前記スイッチ素子と前記共振回路との間に
接続した逆電流阻止用の第３の一方向性素子を含み、こ
の第３の一方向性素子と前記スイッチ素子との直列接続
回路に並列に前記第１の一方向性素子を接続したことを
特徴とする請求項２又は３記載の多出力コンバータ。 - 【請求項５】前記第１、２の出力回路は、降圧型コンバ
ータ、昇圧型コンバータ又は昇降圧型コンバータである
ことを特徴とする請求項１記載の多出力コンバータ。 - 【請求項６】前記変調回路は、第１の端子に接続する素
子の抵抗値によって周波数が制御され第２の端子から入
力するパルスのパルス幅によってパルス幅が制御される
前記パルス信号を発生する制御集積回路と、この制御集
積回路が出力する前記パルス信号に同期し第３の端子に
接続する素子の抵抗値によってパルス幅が制御される前
記パルスを発生して前記第２の端子へ出力するパルス発
生器と、前記第１の端子に接続した第１の抵抗と、この
第１の抵抗と並列又は直列に接続され前記第１の誤差信
号に応じて抵抗値が変化する第１の可変抵抗素子と、前
記第３の端子に接続した第２の抵抗と、この第２の抵抗
と並列又は直列に接続され前記第２の誤差信号に応じて
抵抗値が変化する第２の可変抵抗素子とを含むことを特
徴とする請求項１記載の多出力コンバータ。 - 【請求項７】前記第１、２の可変抵抗素子はトランジス
タであることを特徴とする請求項６記載の多出力コンバ
ータ。 - 【請求項８】入力電圧源に接続したスイッチ素子とそれ
ぞれフォワードコンバータ方式を用いる第１及び第２の
出力回路とを有し、前記スイッチ素子の開閉を制御する
パルス信号を周波数変調することにより前記第１の出力
回路の出力電圧をあらかじめ定めた第１の電圧に安定化
させ、前記パルス信号をパルス幅変調することにより前
記第２の出力回路の出力電圧をあらかじめ定めた第２の
電圧に安定化させる多出力コンバータの前記パルス信号
を発生する変調回路であって、 第１の端子に接続する素子の抵抗値によって周波数が制
御され第２の端子から入力するパルスのパルス幅によっ
てパルス幅が制御される前記パルス信号を発生する制御
集積回路と、この制御集積回路が出力する前記パルス信
号に同期し第３の端子に接続する素子の抵抗値によって
パルス幅が制御される前記パルスを発生して前記第２の
端子へ出力するパルス発生器と、前記第１の端子に接続
した第１の抵抗と、この第１の抵抗と並列又は直列に接
続され前記第１の誤差信号に応じて抵抗値が変化する第
１の可変抵抗素子と、前記第３の端子に接続した第２の
抵抗と、この第２の抵抗と並列又は直列に接続され前記
第２の誤差信号に応じて抵抗値が変化する第２の可変抵
抗素子とを備えたことを特徴とする変調回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009718A JP2716234B2 (ja) | 1990-01-19 | 1990-01-19 | 多出力コンバータ及びその変調回路 |
| CA002034531A CA2034531C (en) | 1990-01-19 | 1991-01-18 | Multi-output dc-dc converter using field-effect transistor switched at high frequency |
| DE69108573T DE69108573T2 (de) | 1990-01-19 | 1991-01-21 | Gleispannungswandler mit Mehrfachausgang. |
| EP91300437A EP0438323B1 (en) | 1990-01-19 | 1991-01-21 | Multi-output DC-DC converter |
| AU69864/91A AU627138B2 (en) | 1990-01-19 | 1991-01-21 | Multi-output dc-dc converter using field-effect transistor switched at high frequency |
| US07/643,792 US5070294A (en) | 1990-01-19 | 1991-01-22 | Multi-output dc-dc converter using field-effect transistor switched at high frequency |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009718A JP2716234B2 (ja) | 1990-01-19 | 1990-01-19 | 多出力コンバータ及びその変調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03215168A JPH03215168A (ja) | 1991-09-20 |
| JP2716234B2 true JP2716234B2 (ja) | 1998-02-18 |
Family
ID=11728065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009718A Expired - Lifetime JP2716234B2 (ja) | 1990-01-19 | 1990-01-19 | 多出力コンバータ及びその変調回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5070294A (ja) |
| EP (1) | EP0438323B1 (ja) |
| JP (1) | JP2716234B2 (ja) |
| AU (1) | AU627138B2 (ja) |
| CA (1) | CA2034531C (ja) |
| DE (1) | DE69108573T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2793435B2 (ja) * | 1992-06-03 | 1998-09-03 | 福島日本電気株式会社 | 多出力コンバータ |
| US5444356A (en) * | 1994-03-03 | 1995-08-22 | Miller Electric Mfg. Co. | Buck converter having a variable output and method for buck converting power with a variable output |
| US5532577A (en) * | 1994-04-01 | 1996-07-02 | Maxim Integrated Products, Inc. | Method and apparatus for multiple output regulation in a step-down switching regulator |
| US5945820A (en) * | 1997-02-06 | 1999-08-31 | The Board Of Trustees Of The Leland Stanford Junior University | DC-DC switching regulator with switching rate control |
| US5990668A (en) * | 1997-11-07 | 1999-11-23 | Sierra Applied Sciences, Inc. | A.C. power supply having combined regulator and pulsing circuits |
| US5889391A (en) * | 1997-11-07 | 1999-03-30 | Sierra Applied Sciences, Inc. | Power supply having combined regulator and pulsing circuits |
| US6268666B1 (en) | 1999-02-25 | 2001-07-31 | Southwest Research Institute | Bi-directional power conversion apparatus for combination of energy sources |
| JP3817446B2 (ja) * | 2001-02-15 | 2006-09-06 | 株式会社リコー | 電源回路及びｄｃ−ｄｃコンバータの出力電圧制御方法 |
| JP4397617B2 (ja) * | 2003-04-01 | 2010-01-13 | パナソニック株式会社 | 多出力ｄｃ−ｄｃコンバータ |
| ITMO20050081A1 (it) * | 2005-04-08 | 2006-10-09 | Meta System Spa | Cicuito per la generazione di due bus di tensione simmetrici rispetto al negativo della tensione di alimentazione. |
| US7948222B2 (en) | 2009-02-05 | 2011-05-24 | Advanced Micro Devices, Inc. | Asymmetric topology to boost low load efficiency in multi-phase switch-mode power conversion |
| GB2473598B (en) * | 2009-07-30 | 2013-03-06 | Pulse Electronics Avionics Ltd | Transient differential switching regulator |
| US9444331B2 (en) * | 2013-07-29 | 2016-09-13 | Infineon Technologies Ag | System and method for a converter circuit |
| US11108331B2 (en) * | 2019-03-29 | 2021-08-31 | Power Integrations, Inc. | Method and apparatus for continuous conduction mode operation of a multi-output power converter |
| CN113472208B (zh) * | 2021-06-21 | 2022-12-27 | 深圳欣锐科技股份有限公司 | 一种辅助电路及电源 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3671853A (en) * | 1970-12-24 | 1972-06-20 | Bell Telephone Labor Inc | Dual-output regulated switching power supply |
| US4521725A (en) * | 1983-12-02 | 1985-06-04 | United Technologies Corporation | Series switching regulator |
| JPS61185290U (ja) * | 1985-05-02 | 1986-11-19 | ||
| US4673865A (en) * | 1986-04-04 | 1987-06-16 | Motorola, Inc. | Charge coupled LED driver circuit |
| JPS63186558A (ja) * | 1987-01-26 | 1988-08-02 | Ricoh Co Ltd | スイツチング・レギユレ−タ |
| JPH01295672A (ja) * | 1988-05-23 | 1989-11-29 | Hitachi Metals Ltd | フライバックコンバータ |
| FI85633C (fi) * | 1989-05-08 | 1992-05-11 | Telenokia Oy | Spaenningsfoerhoejningsregulator. |
-
1990
- 1990-01-19 JP JP2009718A patent/JP2716234B2/ja not_active Expired - Lifetime
-
1991
- 1991-01-18 CA CA002034531A patent/CA2034531C/en not_active Expired - Lifetime
- 1991-01-21 EP EP91300437A patent/EP0438323B1/en not_active Expired - Lifetime
- 1991-01-21 DE DE69108573T patent/DE69108573T2/de not_active Expired - Lifetime
- 1991-01-21 AU AU69864/91A patent/AU627138B2/en not_active Expired
- 1991-01-22 US US07/643,792 patent/US5070294A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CA2034531C (en) | 1996-03-12 |
| JPH03215168A (ja) | 1991-09-20 |
| CA2034531A1 (en) | 1991-07-20 |
| DE69108573T2 (de) | 1995-08-17 |
| AU6986491A (en) | 1991-07-25 |
| EP0438323A1 (en) | 1991-07-24 |
| AU627138B2 (en) | 1992-08-13 |
| EP0438323B1 (en) | 1995-04-05 |
| DE69108573D1 (de) | 1995-05-11 |
| US5070294A (en) | 1991-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2793435B2 (ja) | 多出力コンバータ | |
| JP2716234B2 (ja) | 多出力コンバータ及びその変調回路 | |
| CN100481691C (zh) | 直流-直流转换器 | |
| US10263528B2 (en) | Resonant converter with adaptive switching frequency and the method thereof | |
| KR100632094B1 (ko) | 공진형 스위칭전원장치 | |
| JP3494223B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| US6545883B2 (en) | Integrated boost-asymmetrical half-bridge converter | |
| US20040145922A1 (en) | Buck regulator with adaptive auxiliary voltage flyback regulator | |
| US4763235A (en) | DC-DC converter | |
| US6160388A (en) | Sensing of current in a synchronous-buck power stage | |
| US6909268B2 (en) | Current-mode switching regulator | |
| JPS6359764A (ja) | 直流−直流変換器及び直流−直流変換方法 | |
| US4763236A (en) | DC-DC converter | |
| US6744647B2 (en) | Parallel connected converters apparatus and methods using switching cycle with energy holding state | |
| AU596863B2 (en) | Pwm inverter with a saturable core | |
| JP3341825B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| CN114389456A (zh) | 同步整流器驱动器电路、集成电路、谐振转换器及方法 | |
| US20070133232A1 (en) | Technique to improve dynamic response of two-stage converters | |
| US6449175B1 (en) | Switched magamp post regulator | |
| US20210313894A1 (en) | Hybrid control of switching power converters | |
| JPH0746903B2 (ja) | 共振型スイッチング電源回路 | |
| JP4210804B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JP3697974B2 (ja) | スイッチングｄｃ−ｄｃコンバータ用制御回路 | |
| JP2605664Y2 (ja) | プッシュプル型ｄｃ−ｄｃコンバータ | |
| JP2604302Y2 (ja) | 共振形ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 13 |