JP2605664Y2 - プッシュプル型ｄｃ−ｄｃコンバータ - Google Patents
プッシュプル型ｄｃ−ｄｃコンバータInfo
- Publication number
- JP2605664Y2 JP2605664Y2 JP1993043332U JP4333293U JP2605664Y2 JP 2605664 Y2 JP2605664 Y2 JP 2605664Y2 JP 1993043332 U JP1993043332 U JP 1993043332U JP 4333293 U JP4333293 U JP 4333293U JP 2605664 Y2 JP2605664 Y2 JP 2605664Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resonance
- mos
- load
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本考案はスイッチングレギュレー
タ、特にプッシュプル型ＤＣ−ＤＣコンバータに関する
ものである。
タ、特にプッシュプル型ＤＣ−ＤＣコンバータに関する
ものである。
【０００２】
【従来の技術】従来のプッシュプル型ＤＣ−ＤＣコンバ
ータの一例の回路図を図６に示す。図６において、１は
直流電源、２と３は第１及び第２のスイッチング素子と
してのＭＯＳ-ＦＥＴ、４と５は第１及び第２の共振用
コンデンサ、６はトランス、７は共振用リアクトル、８
と９は整流ダイオード、１０と１１は倍電圧用コンデン
サ、１２は平滑コンデンサ、１３は負荷、１４と１５は
分圧用抵抗、１６は基準電圧源、１７はオペアンプ、１
８と１９はそれぞれフォトカプラを構成する発光ダイオ
ードと受光トランジスタ、２０は制御回路である。整流
ダイオード８、９及び倍電圧用コンデンサ１０、１１は
倍電圧整流回路を構成する。また、分圧用抵抗１４、１
５は電圧検出回路を構成し、基準電圧源１６、オペアン
プ１７、発光ダイオード１８及び受光トランジスタ１９
は誤差増幅回路を構成する。制御回路２０は、負荷１３
の端子電圧に応じてパルス幅が変化する制御パルス信号
をある一定の休止期間（デッドタイム）を設けて第１及
び第２のＭＯＳ-ＦＥＴ２、３の各ゲート端子に交互に
付与し、第１及び第２のＭＯＳ-ＦＥＴ２、３を交互に
オン・オフ動作させるためのものである。
ータの一例の回路図を図６に示す。図６において、１は
直流電源、２と３は第１及び第２のスイッチング素子と
してのＭＯＳ-ＦＥＴ、４と５は第１及び第２の共振用
コンデンサ、６はトランス、７は共振用リアクトル、８
と９は整流ダイオード、１０と１１は倍電圧用コンデン
サ、１２は平滑コンデンサ、１３は負荷、１４と１５は
分圧用抵抗、１６は基準電圧源、１７はオペアンプ、１
８と１９はそれぞれフォトカプラを構成する発光ダイオ
ードと受光トランジスタ、２０は制御回路である。整流
ダイオード８、９及び倍電圧用コンデンサ１０、１１は
倍電圧整流回路を構成する。また、分圧用抵抗１４、１
５は電圧検出回路を構成し、基準電圧源１６、オペアン
プ１７、発光ダイオード１８及び受光トランジスタ１９
は誤差増幅回路を構成する。制御回路２０は、負荷１３
の端子電圧に応じてパルス幅が変化する制御パルス信号
をある一定の休止期間（デッドタイム）を設けて第１及
び第２のＭＯＳ-ＦＥＴ２、３の各ゲート端子に交互に
付与し、第１及び第２のＭＯＳ-ＦＥＴ２、３を交互に
オン・オフ動作させるためのものである。
【０００３】次に、図６に示す回路の動作について説明
する。制御回路２０から、図７(Ａ)及び(Ｂ)に示す制御
パルス信号ＶG1、ＶG2をある一定のデッドタイムｔDを
設けて各々第１及び第２のＭＯＳ-ＦＥＴ２、３のゲー
ト端子に付与し、第１及び第２のＭＯＳ-ＦＥＴ２、３
を交互にオン・オフ動作させる。第１のＭＯＳ-ＦＥＴ
２がオンになると、トランス６の第１の１次巻線６aに
直流電源１の電圧が印加されて、２次巻線６cに電圧が
誘起される。２次巻線６cに誘起された電圧により、共
振用リアクトル７、整流ダイオード８、倍電圧用コンデ
ンサ１０の経路に共振電流が流れる。このときに第１の
ＭＯＳ-ＦＥＴ２に流れる電流ＩQ1の波形を図７(Ｃ)に
示す。電流ＩQ1の向きが反転しないうちに第１のＭＯＳ
-ＦＥＴ２がオフになると、第１のＭＯＳ-ＦＥＴ２のオ
ン期間中に共振用リアクトル７に蓄積されたエネルギー
が放出される。このとき、共振用リアクトル７と第１及
び第２の共振用コンデンサ４、５により電圧共振が起こ
り、第１のＭＯＳ-ＦＥＴ２の両端の電圧ＶQ1が図７
(Ｅ)に示すように正弦波状に上昇して行く。この結果、
図７(Ｅ)に示す電圧ＶQ1の波形と図７(Ｃ)に示す電流Ｉ
Q1の波形との重なりが少なくなるから、第１のＭＯＳ-
ＦＥＴ２のオン・オフ転換期におけるゼロ電圧スイッチ
ング（ＺＶＳ）が可能となる。また、電圧共振により第
２のＭＯＳ-ＦＥＴ３の両端の電圧ＶQ2は図７(Ｆ)に示
すように正弦波状に降下して行く。
する。制御回路２０から、図７(Ａ)及び(Ｂ)に示す制御
パルス信号ＶG1、ＶG2をある一定のデッドタイムｔDを
設けて各々第１及び第２のＭＯＳ-ＦＥＴ２、３のゲー
ト端子に付与し、第１及び第２のＭＯＳ-ＦＥＴ２、３
を交互にオン・オフ動作させる。第１のＭＯＳ-ＦＥＴ
２がオンになると、トランス６の第１の１次巻線６aに
直流電源１の電圧が印加されて、２次巻線６cに電圧が
誘起される。２次巻線６cに誘起された電圧により、共
振用リアクトル７、整流ダイオード８、倍電圧用コンデ
ンサ１０の経路に共振電流が流れる。このときに第１の
ＭＯＳ-ＦＥＴ２に流れる電流ＩQ1の波形を図７(Ｃ)に
示す。電流ＩQ1の向きが反転しないうちに第１のＭＯＳ
-ＦＥＴ２がオフになると、第１のＭＯＳ-ＦＥＴ２のオ
ン期間中に共振用リアクトル７に蓄積されたエネルギー
が放出される。このとき、共振用リアクトル７と第１及
び第２の共振用コンデンサ４、５により電圧共振が起こ
り、第１のＭＯＳ-ＦＥＴ２の両端の電圧ＶQ1が図７
(Ｅ)に示すように正弦波状に上昇して行く。この結果、
図７(Ｅ)に示す電圧ＶQ1の波形と図７(Ｃ)に示す電流Ｉ
Q1の波形との重なりが少なくなるから、第１のＭＯＳ-
ＦＥＴ２のオン・オフ転換期におけるゼロ電圧スイッチ
ング（ＺＶＳ）が可能となる。また、電圧共振により第
２のＭＯＳ-ＦＥＴ３の両端の電圧ＶQ2は図７(Ｆ)に示
すように正弦波状に降下して行く。
【０００４】図７(Ｆ)に示す第２のＭＯＳ-ＦＥＴ３の
両端の電圧ＶQ2が０Ｖに達したときに第２のＭＯＳ-Ｆ
ＥＴ３がオンになると、トランス６の第２の１次巻線６
bに直流電源１の電圧が印加されて、２次巻線６cに電圧
が誘起される。２次巻線６cに誘起された電圧により、
共振用リアクトル７、整流ダイオード９、倍電圧用コン
デンサ１１の経路に共振電流が流れる。このときに第２
のＭＯＳ-ＦＥＴ３に流れる電流ＩQ2の波形を図７(Ｄ)
に示す。電流ＩQ2の向きが反転しないうちに第２のＭＯ
Ｓ-ＦＥＴ３がオフになると、第２のＭＯＳ-ＦＥＴ３の
オン期間中に共振用リアクトル７に蓄積されたエネルギ
ーが放出される。このとき、共振用リアクトル７と第１
及び第２の共振用コンデンサ４、５により電圧共振が起
こり、第２のＭＯＳ-ＦＥＴ３の両端の電圧ＶQ2が図７
(Ｆ)に示すように正弦波状に上昇して行く。この結果、
図７(Ｆ)に示す電圧ＶQ2の波形と図７(Ｄ)に示す電流Ｉ
Q2の波形との重なりが少なくなるから、第２のＭＯＳ-
ＦＥＴ３のオン・オフ転換期におけるゼロ電圧スイッチ
ング（ＺＶＳ）が可能となる。また、電圧共振により第
１のＭＯＳ-ＦＥＴ２の両端の電圧ＶQ1は図７(Ｅ)に示
すように正弦波状に降下して行く。そして、図７(Ｅ)に
示す電圧ＶQ1が０Ｖに達したときに第１のＭＯＳ-ＦＥ
Ｔ２が再びオンになる。
両端の電圧ＶQ2が０Ｖに達したときに第２のＭＯＳ-Ｆ
ＥＴ３がオンになると、トランス６の第２の１次巻線６
bに直流電源１の電圧が印加されて、２次巻線６cに電圧
が誘起される。２次巻線６cに誘起された電圧により、
共振用リアクトル７、整流ダイオード９、倍電圧用コン
デンサ１１の経路に共振電流が流れる。このときに第２
のＭＯＳ-ＦＥＴ３に流れる電流ＩQ2の波形を図７(Ｄ)
に示す。電流ＩQ2の向きが反転しないうちに第２のＭＯ
Ｓ-ＦＥＴ３がオフになると、第２のＭＯＳ-ＦＥＴ３の
オン期間中に共振用リアクトル７に蓄積されたエネルギ
ーが放出される。このとき、共振用リアクトル７と第１
及び第２の共振用コンデンサ４、５により電圧共振が起
こり、第２のＭＯＳ-ＦＥＴ３の両端の電圧ＶQ2が図７
(Ｆ)に示すように正弦波状に上昇して行く。この結果、
図７(Ｆ)に示す電圧ＶQ2の波形と図７(Ｄ)に示す電流Ｉ
Q2の波形との重なりが少なくなるから、第２のＭＯＳ-
ＦＥＴ３のオン・オフ転換期におけるゼロ電圧スイッチ
ング（ＺＶＳ）が可能となる。また、電圧共振により第
１のＭＯＳ-ＦＥＴ２の両端の電圧ＶQ1は図７(Ｅ)に示
すように正弦波状に降下して行く。そして、図７(Ｅ)に
示す電圧ＶQ1が０Ｖに達したときに第１のＭＯＳ-ＦＥ
Ｔ２が再びオンになる。
【０００５】上述の動作の繰り返しにより直流電源１の
電圧が他の直流電圧に変換される。この直流電圧は更に
平滑コンデンサ１２により平滑化され、負荷１３に供給
される。また、平滑化された直流電圧は分圧用抵抗１
４、１５により分圧され、分圧された電圧はオペアンプ
１７により基準電圧源１６の電圧と比較される。オペア
ンプ１７の比較出力はフォトカプラを構成する発光ダイ
オード１８を通じて受光トランジスタ１９を制御する。
受光トランジスタ１９の出力は制御回路２０に入力さ
れ、この入力信号に応じて制御回路２０は第１及び第２
のＭＯＳ-ＦＥＴ２、３の各ゲート端子に付与すべき制
御パルス信号のパルス幅を制御して負荷１３に供給され
る直流電圧を一定に保持することができる。
電圧が他の直流電圧に変換される。この直流電圧は更に
平滑コンデンサ１２により平滑化され、負荷１３に供給
される。また、平滑化された直流電圧は分圧用抵抗１
４、１５により分圧され、分圧された電圧はオペアンプ
１７により基準電圧源１６の電圧と比較される。オペア
ンプ１７の比較出力はフォトカプラを構成する発光ダイ
オード１８を通じて受光トランジスタ１９を制御する。
受光トランジスタ１９の出力は制御回路２０に入力さ
れ、この入力信号に応じて制御回路２０は第１及び第２
のＭＯＳ-ＦＥＴ２、３の各ゲート端子に付与すべき制
御パルス信号のパルス幅を制御して負荷１３に供給され
る直流電圧を一定に保持することができる。
【０００６】
【考案が解決しようとする課題】ところで、図６に示す
プッシュプル型ＤＣ−ＤＣコンバータでは、負荷１３に
流れる電流が減少したとき、共振用リアクトル７に流れ
る電流も減少して、電圧共振を起こすに充分なエネルギ
ーを共振用リアクトル７に蓄積できない。したがって、
軽負荷になると図７(Ａ)及び(Ｂ)に示すように制御パル
ス信号ＶG1、ＶG2のパルス幅が狭くなり、負荷１３に流
れる電流が減少するから、電圧共振ができなくなり、第
１及び第２のＭＯＳ-ＦＥＴ２、３の両端の電圧ＶQ1、
ＶQ2の波形の立上り及び立下りが図７(Ｅ)及び(Ｆ)に示
すように乱れる。そのため、軽負荷時において第１及び
第２のＭＯＳ-ＦＥＴ２、３のスイッチング損失が大き
くなると共にノイズが発生する欠点があった。また、図
７(Ａ)及び(Ｂ)に示すデッドタイムｔDは負荷の軽重に
関わらず一定に保持する必要があり、それゆえ軽負荷時
には制御パルス信号ＶG1、ＶG2の周波数が極めて高くな
るから、実際には制御パルス信号の周波数の制御範囲が
狭くなる問題点も発生した。
プッシュプル型ＤＣ−ＤＣコンバータでは、負荷１３に
流れる電流が減少したとき、共振用リアクトル７に流れ
る電流も減少して、電圧共振を起こすに充分なエネルギ
ーを共振用リアクトル７に蓄積できない。したがって、
軽負荷になると図７(Ａ)及び(Ｂ)に示すように制御パル
ス信号ＶG1、ＶG2のパルス幅が狭くなり、負荷１３に流
れる電流が減少するから、電圧共振ができなくなり、第
１及び第２のＭＯＳ-ＦＥＴ２、３の両端の電圧ＶQ1、
ＶQ2の波形の立上り及び立下りが図７(Ｅ)及び(Ｆ)に示
すように乱れる。そのため、軽負荷時において第１及び
第２のＭＯＳ-ＦＥＴ２、３のスイッチング損失が大き
くなると共にノイズが発生する欠点があった。また、図
７(Ａ)及び(Ｂ)に示すデッドタイムｔDは負荷の軽重に
関わらず一定に保持する必要があり、それゆえ軽負荷時
には制御パルス信号ＶG1、ＶG2の周波数が極めて高くな
るから、実際には制御パルス信号の周波数の制御範囲が
狭くなる問題点も発生した。
【０００７】そこで、本考案は軽負荷時でもスイッチン
グ損失やノイズの発生を低減できるプッシュプル型ＤＣ
−ＤＣコンバータを提供することを目的とする。
グ損失やノイズの発生を低減できるプッシュプル型ＤＣ
−ＤＣコンバータを提供することを目的とする。
【０００８】
【課題を解決するための手段】本考案によるプッシュプ
ル型ＤＣ−ＤＣコンバータでは、直流電源とトランスの
第１の１次巻線と共振用リアクトルの第１の巻線と第１
のスイッチング素子とを直列に接続する。
ル型ＤＣ−ＤＣコンバータでは、直流電源とトランスの
第１の１次巻線と共振用リアクトルの第１の巻線と第１
のスイッチング素子とを直列に接続する。
【０００９】また、直流電源とトランスの第２の１次巻
線と共振用リアクトルの第２の巻線と第２のスイッチン
グ素子とを直列に接続し、トランスの２次巻線から整流
回路を通じて直流電圧を取り出す。
線と共振用リアクトルの第２の巻線と第２のスイッチン
グ素子とを直列に接続し、トランスの２次巻線から整流
回路を通じて直流電圧を取り出す。
【００１０】更に、本考案では、トランスの第１の１次
巻線及び共振用リアクトルの第１の巻線の接続点とトラ
ンスの第２の１次巻線及び共振用リアクトルの第２の巻
線の接続点との間又は２次巻線の両端に第３の共振用コ
ンデンサを接続する。
巻線及び共振用リアクトルの第１の巻線の接続点とトラ
ンスの第２の１次巻線及び共振用リアクトルの第２の巻
線の接続点との間又は２次巻線の両端に第３の共振用コ
ンデンサを接続する。
【００１１】
【作用】第３の共振用コンデンサを通して一定の共振電
流を常時共振用リアクトルに流すことにより、軽負荷時
において電圧共振を起こすに充分なエネルギーを共振用
リアクトルに蓄積することができる。そのため、軽負荷
時においてもスイッチング素子のスイッチング損失やノ
イズの発生を低減することが可能となる。
流を常時共振用リアクトルに流すことにより、軽負荷時
において電圧共振を起こすに充分なエネルギーを共振用
リアクトルに蓄積することができる。そのため、軽負荷
時においてもスイッチング素子のスイッチング損失やノ
イズの発生を低減することが可能となる。
【００１２】
【実施例】以下、本考案によるプッシュプル型ＤＣ−Ｄ
Ｃコンバータの実施例を図１及び図２に基づいて説明す
る。但し、これらの図面では図６及び図７に示す箇所と
同一の部分には同一の符号を付し、その説明を省略す
る。本実施例のＤＣ−ＤＣコンバータにおいては、図１
に示すようにトランス６の２次巻線６c及び共振用リア
クトル７の直列回路の両端に第３の共振用コンデンサ２
１が接続されている。その他の構成は図６と同一であ
る。
Ｃコンバータの実施例を図１及び図２に基づいて説明す
る。但し、これらの図面では図６及び図７に示す箇所と
同一の部分には同一の符号を付し、その説明を省略す
る。本実施例のＤＣ−ＤＣコンバータにおいては、図１
に示すようにトランス６の２次巻線６c及び共振用リア
クトル７の直列回路の両端に第３の共振用コンデンサ２
１が接続されている。その他の構成は図６と同一であ
る。
【００１３】上記の構成における動作は次の通りであ
る。まず、制御回路２０から図２(Ａ)及び(Ｂ)に示す制
御パルス信号ＶG1、ＶG2がある一定のデッドタイムｔD
を設けて各々第１及び第２のＭＯＳ-ＦＥＴ２、３のゲ
ート端子に付与される。これにより、第１及び第２のＭ
ＯＳ-ＦＥＴ２、３を交互にオン・オフ動作させる。第
１のＭＯＳ-ＦＥＴ２がオンになると、トランス６の第
１の１次巻線６aに直流電源１の電圧が印加され、２次
巻線６cに電圧が誘起される。２次巻線６cに誘起された
電圧により共振用リアクトル７と倍電圧用コンデンサ１
０が共振し、共振用リアクトル７、整流ダイオード８及
び倍電圧用コンデンサ１０の経路に共振電流が流れる。
これと同時に、共振用リアクトル７と第３の共振用コン
デンサ２１も共振するから、共振用リアクトル７及び第
３の共振用コンデンサ２１の経路にも共振電流が流れ
る。このとき、共振用リアクトル７には充分大きなエネ
ルギーが蓄積される。このときに第１のＭＯＳ-ＦＥＴ
２に流れる電流ＩQ1の波形を図２(Ｃ)に示す。次に、電
流ＩQ1の向きが反転しないうちに第１のＭＯＳ-ＦＥＴ
２がオフになると、第１のＭＯＳ-ＦＥＴ２のオン期間
中に共振用リアクトル７に蓄積されたエネルギーが放出
される。このとき、共振用リアクトル７と第１及び第２
の共振用コンデンサ４、５により電圧共振が起こり、第
１のＭＯＳ-ＦＥＴ２の両端の電圧ＶQ1が図２(Ｅ)に示
すように正弦波状に上昇して行く。この結果、図２(Ｅ)
に示す電圧ＶQ1の波形と図２(Ｃ)に示す電流ＩQ1の波形
との重なりが少なくなるから、第１のＭＯＳ-ＦＥＴ２
のオン・オフ転換期におけるゼロ電圧スイッチング（Ｚ
ＶＳ）が可能となる。また、電圧共振により第２のＭＯ
Ｓ-ＦＥＴ３の両端の電圧ＶQ2は図２(Ｆ)に示すように
正弦波状に降下して行く。
る。まず、制御回路２０から図２(Ａ)及び(Ｂ)に示す制
御パルス信号ＶG1、ＶG2がある一定のデッドタイムｔD
を設けて各々第１及び第２のＭＯＳ-ＦＥＴ２、３のゲ
ート端子に付与される。これにより、第１及び第２のＭ
ＯＳ-ＦＥＴ２、３を交互にオン・オフ動作させる。第
１のＭＯＳ-ＦＥＴ２がオンになると、トランス６の第
１の１次巻線６aに直流電源１の電圧が印加され、２次
巻線６cに電圧が誘起される。２次巻線６cに誘起された
電圧により共振用リアクトル７と倍電圧用コンデンサ１
０が共振し、共振用リアクトル７、整流ダイオード８及
び倍電圧用コンデンサ１０の経路に共振電流が流れる。
これと同時に、共振用リアクトル７と第３の共振用コン
デンサ２１も共振するから、共振用リアクトル７及び第
３の共振用コンデンサ２１の経路にも共振電流が流れ
る。このとき、共振用リアクトル７には充分大きなエネ
ルギーが蓄積される。このときに第１のＭＯＳ-ＦＥＴ
２に流れる電流ＩQ1の波形を図２(Ｃ)に示す。次に、電
流ＩQ1の向きが反転しないうちに第１のＭＯＳ-ＦＥＴ
２がオフになると、第１のＭＯＳ-ＦＥＴ２のオン期間
中に共振用リアクトル７に蓄積されたエネルギーが放出
される。このとき、共振用リアクトル７と第１及び第２
の共振用コンデンサ４、５により電圧共振が起こり、第
１のＭＯＳ-ＦＥＴ２の両端の電圧ＶQ1が図２(Ｅ)に示
すように正弦波状に上昇して行く。この結果、図２(Ｅ)
に示す電圧ＶQ1の波形と図２(Ｃ)に示す電流ＩQ1の波形
との重なりが少なくなるから、第１のＭＯＳ-ＦＥＴ２
のオン・オフ転換期におけるゼロ電圧スイッチング（Ｚ
ＶＳ）が可能となる。また、電圧共振により第２のＭＯ
Ｓ-ＦＥＴ３の両端の電圧ＶQ2は図２(Ｆ)に示すように
正弦波状に降下して行く。
【００１４】続いて、図２(Ｆ)に示す第２のＭＯＳ-Ｆ
ＥＴ３の両端の電圧ＶQ2が０Ｖに達したときに第２のＭ
ＯＳ-ＦＥＴ３がオンになると、トランス６の第２の１
次巻線６bに直流電源１の電圧が印加されて、２次巻線
６cに電圧が誘起される。２次巻線６cに誘起された電圧
により共振用リアクトル７と倍電圧用コンデンサ１１が
共振し、共振用リアクトル７、整流ダイオード９、倍電
圧用コンデンサ１１の経路に共振電流が流れる。これと
同時に、共振用リアクトル７と第３の共振用コンデンサ
２１も共振するから、共振用リアクトル７及び第３の共
振用コンデンサ２１の経路にも共振電流が流れる。この
とき、共振用リアクトル７には充分大きなエネルギーが
蓄積される。このときに第２のＭＯＳ-ＦＥＴ３に流れ
る電流ＩQ2の波形を図２(Ｄ)に示す。次に、電流ＩQ2の
向きが反転しないうちに第２のＭＯＳ-ＦＥＴ３がオフ
になると、第２のＭＯＳ-ＦＥＴ３のオン期間中に共振
用リアクトル７に蓄積されたエネルギーが放出される。
このとき、共振用リアクトル７と第１及び第２の共振用
コンデンサ４、５により電圧共振が起こり、第２のＭＯ
Ｓ-ＦＥＴ３の両端の電圧ＶQ2が図２(Ｆ)に示すように
正弦波状に上昇して行く。この結果、図２(Ｆ)に示す電
圧ＶQ2の波形と図２(Ｄ)に示す電流ＩQ2の波形との重な
りが少なくなるから、第２のＭＯＳ-ＦＥＴ３のオン・
オフ転換期におけるゼロ電圧スイッチング（ＺＶＳ）が
可能となる。また、電圧共振により第１のＭＯＳ-ＦＥ
Ｔ２の両端の電圧ＶQ1は図２(Ｅ)に示すように正弦波状
に降下して行く。そして、図２(Ｅ)に示す電圧ＶQ1が０
Ｖに達したときに第１のＭＯＳ-ＦＥＴ２が再びオンに
なる。
ＥＴ３の両端の電圧ＶQ2が０Ｖに達したときに第２のＭ
ＯＳ-ＦＥＴ３がオンになると、トランス６の第２の１
次巻線６bに直流電源１の電圧が印加されて、２次巻線
６cに電圧が誘起される。２次巻線６cに誘起された電圧
により共振用リアクトル７と倍電圧用コンデンサ１１が
共振し、共振用リアクトル７、整流ダイオード９、倍電
圧用コンデンサ１１の経路に共振電流が流れる。これと
同時に、共振用リアクトル７と第３の共振用コンデンサ
２１も共振するから、共振用リアクトル７及び第３の共
振用コンデンサ２１の経路にも共振電流が流れる。この
とき、共振用リアクトル７には充分大きなエネルギーが
蓄積される。このときに第２のＭＯＳ-ＦＥＴ３に流れ
る電流ＩQ2の波形を図２(Ｄ)に示す。次に、電流ＩQ2の
向きが反転しないうちに第２のＭＯＳ-ＦＥＴ３がオフ
になると、第２のＭＯＳ-ＦＥＴ３のオン期間中に共振
用リアクトル７に蓄積されたエネルギーが放出される。
このとき、共振用リアクトル７と第１及び第２の共振用
コンデンサ４、５により電圧共振が起こり、第２のＭＯ
Ｓ-ＦＥＴ３の両端の電圧ＶQ2が図２(Ｆ)に示すように
正弦波状に上昇して行く。この結果、図２(Ｆ)に示す電
圧ＶQ2の波形と図２(Ｄ)に示す電流ＩQ2の波形との重な
りが少なくなるから、第２のＭＯＳ-ＦＥＴ３のオン・
オフ転換期におけるゼロ電圧スイッチング（ＺＶＳ）が
可能となる。また、電圧共振により第１のＭＯＳ-ＦＥ
Ｔ２の両端の電圧ＶQ1は図２(Ｅ)に示すように正弦波状
に降下して行く。そして、図２(Ｅ)に示す電圧ＶQ1が０
Ｖに達したときに第１のＭＯＳ-ＦＥＴ２が再びオンに
なる。
【００１５】上述の動作の繰り返しにより直流電源１の
電圧が他の直流電圧に変換される。この直流電圧は更に
平滑コンデンサ１２により平滑化され、負荷１３に供給
される。また、制御回路２０は、平滑コンデンサ１２に
て平滑化された直流電圧に応じて第１及び第２のＭＯＳ
-ＦＥＴ２、３の各ゲート端子に付与すべき制御パルス
信号のパルス幅を制御して負荷１３に供給される直流電
圧を一定に保持する。
電圧が他の直流電圧に変換される。この直流電圧は更に
平滑コンデンサ１２により平滑化され、負荷１３に供給
される。また、制御回路２０は、平滑コンデンサ１２に
て平滑化された直流電圧に応じて第１及び第２のＭＯＳ
-ＦＥＴ２、３の各ゲート端子に付与すべき制御パルス
信号のパルス幅を制御して負荷１３に供給される直流電
圧を一定に保持する。
【００１６】次に、図１の回路の負荷１３が軽負荷の場
合について説明する。負荷１３が軽負荷になると負荷１
３の両端の電圧が大きくなり、図２(Ａ)及び(Ｂ)に示す
ように制御回路２１から出力される制御信号パルス信号
ＶG1、ＶG2のパルス幅が絞られ狭くなる。このとき、負
荷１３に流れる電流が減少するが、この回路では負荷電
流の大きさに関係なく一定の共振電流が常に共振用リア
クトル７及び第３の共振用コンデンサ２１の経路に流れ
るため、軽負荷時においても共振用リアクトル７に充分
大きなエネルギーが蓄積される。そのため、軽負荷時に
おいて第１及び第２のＭＯＳ-ＦＥＴ２、３のオフ転換
時に電圧共振が起こり、図２(Ｅ)及び(Ｆ)に示すように
第１及び第２のＭＯＳ-ＦＥＴ２、３の両端の電圧
ＶQ1、ＶQ2の各波形の立上り及び立下りが正弦波状とな
る。
合について説明する。負荷１３が軽負荷になると負荷１
３の両端の電圧が大きくなり、図２(Ａ)及び(Ｂ)に示す
ように制御回路２１から出力される制御信号パルス信号
ＶG1、ＶG2のパルス幅が絞られ狭くなる。このとき、負
荷１３に流れる電流が減少するが、この回路では負荷電
流の大きさに関係なく一定の共振電流が常に共振用リア
クトル７及び第３の共振用コンデンサ２１の経路に流れ
るため、軽負荷時においても共振用リアクトル７に充分
大きなエネルギーが蓄積される。そのため、軽負荷時に
おいて第１及び第２のＭＯＳ-ＦＥＴ２、３のオフ転換
時に電圧共振が起こり、図２(Ｅ)及び(Ｆ)に示すように
第１及び第２のＭＯＳ-ＦＥＴ２、３の両端の電圧
ＶQ1、ＶQ2の各波形の立上り及び立下りが正弦波状とな
る。
【００１７】上記のように、本実施例では、負荷電流の
大きさに関係なく第３の共振用コンデンサ２１を通して
一定の共振電流を常に共振用リアクトル７に流すことが
可能である。この共振電流は、第３の共振用コンデンサ
２１の容量を任意に選ぶことにより自由に設定できる。
したがって、軽負荷時において電圧共振を起こすのに必
要なエネルギーを共振用リアクトル７に充分に蓄積する
ことができる。このため、図２(Ｅ)及び(Ｆ)に示すよう
に、軽負荷時において第１及び第２のＭＯＳ-ＦＥＴ
２、３の両端の電圧ＶQ1、ＶQ2の各波形の立上り及び立
下りの乱れがないから、全ての負荷範囲においてゼロ電
圧スイッチング（ＺＶＳ）が可能となる。よって、第１
及び第２のＭＯＳ-ＦＥＴ２、３のスイッチング損失の
増加やノイズの発生もない。また、共振電流により一定
の循環電流が形成されるため、比較的広い制御パルス信
号のパルス幅において軽負荷等に対応できるようにな
る。このため、負荷変動に対する著しい周波数上昇など
がなく、制御パルス信号の周波数制御範囲を極めて広く
することが可能となる。
大きさに関係なく第３の共振用コンデンサ２１を通して
一定の共振電流を常に共振用リアクトル７に流すことが
可能である。この共振電流は、第３の共振用コンデンサ
２１の容量を任意に選ぶことにより自由に設定できる。
したがって、軽負荷時において電圧共振を起こすのに必
要なエネルギーを共振用リアクトル７に充分に蓄積する
ことができる。このため、図２(Ｅ)及び(Ｆ)に示すよう
に、軽負荷時において第１及び第２のＭＯＳ-ＦＥＴ
２、３の両端の電圧ＶQ1、ＶQ2の各波形の立上り及び立
下りの乱れがないから、全ての負荷範囲においてゼロ電
圧スイッチング（ＺＶＳ）が可能となる。よって、第１
及び第２のＭＯＳ-ＦＥＴ２、３のスイッチング損失の
増加やノイズの発生もない。また、共振電流により一定
の循環電流が形成されるため、比較的広い制御パルス信
号のパルス幅において軽負荷等に対応できるようにな
る。このため、負荷変動に対する著しい周波数上昇など
がなく、制御パルス信号の周波数制御範囲を極めて広く
することが可能となる。
【００１８】本考案の実施態様は前記の実施例に限定さ
れず種々の変更が可能である。例えば、図１の回路にお
ける倍電圧整流回路を構成する倍電圧用コンデンサ１
０、１１の代わりに、図３の回路に示すように整流ダイ
オード２２、２３を接続してフルブリッジ整流回路を構
成してもよい。また、図４はセンタータップ形式の出力
整流回路を有するプッシュプル型ＤＣ−ＤＣコンバータ
に本考案を実施した例を示し、６cと６dはトランス６の
第１及び第２の２次巻線、７aと７bは共振用リアクトル
７の第１及び第２の巻線である。更に、図５は図４の回
路における共振用リアクトル７の第１及び第２の巻線７
a、７bと第３の共振用コンデンサ２１をトランス６の１
次側に設けた例を示す。なお、図５の回路における第３
の共振用コンデンサ２１はトランス６の２次巻線６c、
６dの両端に接続してもよい。また、何れの例において
も、出力整流回路をチョークコイルとコンデンサによる
ＬＣ平滑回路とすることも可能である。
れず種々の変更が可能である。例えば、図１の回路にお
ける倍電圧整流回路を構成する倍電圧用コンデンサ１
０、１１の代わりに、図３の回路に示すように整流ダイ
オード２２、２３を接続してフルブリッジ整流回路を構
成してもよい。また、図４はセンタータップ形式の出力
整流回路を有するプッシュプル型ＤＣ−ＤＣコンバータ
に本考案を実施した例を示し、６cと６dはトランス６の
第１及び第２の２次巻線、７aと７bは共振用リアクトル
７の第１及び第２の巻線である。更に、図５は図４の回
路における共振用リアクトル７の第１及び第２の巻線７
a、７bと第３の共振用コンデンサ２１をトランス６の１
次側に設けた例を示す。なお、図５の回路における第３
の共振用コンデンサ２１はトランス６の２次巻線６c、
６dの両端に接続してもよい。また、何れの例において
も、出力整流回路をチョークコイルとコンデンサによる
ＬＣ平滑回路とすることも可能である。
【００１９】
【考案の効果】以上のように、本考案では、負荷電流の
大きさに関係なく一定の共振電流を流せるため、全ての
負荷範囲においてゼロ電圧スイッチング（ＺＶＳ）が可
能となる。したがって、全ての負荷範囲においてスイッ
チング損失の低減及びノイズの発生を低減することがで
きる。また、この共振電流は一定の循環電流でもあるか
ら、比較的広い制御パルス信号の最小パルス幅を実現し
て、負荷変動に対する著しい周波数変動を抑制すること
が可能である。このため、制御パルス信号の周波数の制
御範囲を極めて広くすることが可能となる。
大きさに関係なく一定の共振電流を流せるため、全ての
負荷範囲においてゼロ電圧スイッチング（ＺＶＳ）が可
能となる。したがって、全ての負荷範囲においてスイッ
チング損失の低減及びノイズの発生を低減することがで
きる。また、この共振電流は一定の循環電流でもあるか
ら、比較的広い制御パルス信号の最小パルス幅を実現し
て、負荷変動に対する著しい周波数変動を抑制すること
が可能である。このため、制御パルス信号の周波数の制
御範囲を極めて広くすることが可能となる。
【図１】 本考案の実施例を示すプッシュプル型ＤＣ−
ＤＣコンバータの電気回路図
ＤＣコンバータの電気回路図
【図２】 図１の回路の通常負荷時及び軽負荷時におけ
る各部の電圧及び電流を示す波形図
る各部の電圧及び電流を示す波形図
【図３】 図１の回路の変形例を示す電気回路図
【図４】 本考案の他の実施例を示すプッシュプル型Ｄ
Ｃ−ＤＣコンバータの電気回路図
Ｃ−ＤＣコンバータの電気回路図
【図５】 本考案の別の他の実施例を示すプッシュプル
型ＤＣ−ＤＣコンバータの電気回路図
型ＤＣ−ＤＣコンバータの電気回路図
【図６】 従来のプッシュプル型ＤＣ−ＤＣコンバータ
の電気回路図
の電気回路図
【図７】 図６の回路の通常負荷時及び軽負荷時におけ
る各部の電圧及び電流を示す波形図
る各部の電圧及び電流を示す波形図
１．．．直流電源、２、３．．．第１及び第２のＭＯＳ
-ＦＥＴ（スイッチング素子）、４、５、２１．．．第
１〜第３の共振用コンデンサ、６．．．トランス、６
a、６b．．．第１及び第２の１次巻線、６c、６d．．．
第１及び第２の２次巻線、７．．．共振用リアクトル、
７a、７b．．．第１及び第２の巻線、８、９、２２、２
３．．．整流ダイオード、１０、１１．．．倍電圧用コ
ンデンサ、１２．．．平滑コンデンサ、１３．．．負
荷、１４、１５．．．分圧用抵抗、１６．．．基準電圧
源、１７．．．オペアンプ、１８．．．発光ダイオー
ド、１９．．．受光トランジスタ、２０．．．制御回路
-ＦＥＴ（スイッチング素子）、４、５、２１．．．第
１〜第３の共振用コンデンサ、６．．．トランス、６
a、６b．．．第１及び第２の１次巻線、６c、６d．．．
第１及び第２の２次巻線、７．．．共振用リアクトル、
７a、７b．．．第１及び第２の巻線、８、９、２２、２
３．．．整流ダイオード、１０、１１．．．倍電圧用コ
ンデンサ、１２．．．平滑コンデンサ、１３．．．負
荷、１４、１５．．．分圧用抵抗、１６．．．基準電圧
源、１７．．．オペアンプ、１８．．．発光ダイオー
ド、１９．．．受光トランジスタ、２０．．．制御回路
Claims (1)
- 【請求項１】 直流電源とトランスの第１の１次巻線と
共振用リアクトルの第１の巻線と第１のスイッチング素
子とを直列に接続し、前記直流電源と前記トランスの第
２の１次巻線と前記共振用リアクトルの第２の巻線と第
２のスイッチング素子とを直列に接続し、前記第１及び
第２のスイッチング素子の各々と並列に第１及び第２の
共振用コンデンサを接続し、前記トランスの２次巻線か
ら整流回路を通じて直流電圧を取り出すプッシュプル型
ＤＣ−ＤＣコンバータにおいて、 前記トランスの第１の１次巻線及び前記共振用リアクト
ルの第１の巻線の接続点と前記トランスの第２の１次巻
線及び前記共振用リアクトルの第２の巻線の接続点との
間又は前記２次巻線の両端に第３の共振用コンデンサを
接続したことを特徴とするプッシュプル型ＤＣ−ＤＣコ
ンバ−タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993043332U JP2605664Y2 (ja) | 1993-08-06 | 1993-08-06 | プッシュプル型ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993043332U JP2605664Y2 (ja) | 1993-08-06 | 1993-08-06 | プッシュプル型ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0716595U JPH0716595U (ja) | 1995-03-17 |
| JP2605664Y2 true JP2605664Y2 (ja) | 2000-07-31 |
Family
ID=12660886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1993043332U Expired - Fee Related JP2605664Y2 (ja) | 1993-08-06 | 1993-08-06 | プッシュプル型ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2605664Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012253968A (ja) * | 2011-06-06 | 2012-12-20 | Daihen Corp | 電力変換装置 |
| JP2012253967A (ja) * | 2011-06-06 | 2012-12-20 | Daihen Corp | 電力変換装置 |
-
1993
- 1993-08-06 JP JP1993043332U patent/JP2605664Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0716595U (ja) | 1995-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4671019B2 (ja) | 多出力型ｄｃ−ｄｃコンバータ | |
| JP5434371B2 (ja) | 共振型スイッチング電源装置 | |
| JP2793435B2 (ja) | 多出力コンバータ | |
| JP2004215469A (ja) | スイッチング電源装置および電源制御用半導体集積回路 | |
| JP4924659B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2001186764A (ja) | 電源コントローラおよびその操作方法 | |
| JPH0357713B2 (ja) | ||
| JPH03215168A (ja) | 多出力コンバータ及びその変調回路 | |
| US5801932A (en) | Interleaved current-fed forward converter | |
| JP3080128B2 (ja) | 共振型直流−直流変換器 | |
| JP2002142450A (ja) | 多出力ｄｃ−ｄｃコンバータおよびそれを用いた電子装置 | |
| JP2605664Y2 (ja) | プッシュプル型ｄｃ−ｄｃコンバータ | |
| JPH09322533A (ja) | 共振型スイッチング電源装置 | |
| JP4876530B2 (ja) | 直流変換装置 | |
| JP2604302Y2 (ja) | 共振形ｄｃ−ｄｃコンバータ | |
| US11799380B2 (en) | Hybrid control of switching power converters | |
| JPH0746903B2 (ja) | 共振型スイッチング電源回路 | |
| KR100359709B1 (ko) | 스위칭모드 전원공급기 | |
| JP2603646B2 (ja) | コンバータ | |
| JP3022620B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4210804B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JPH07288976A (ja) | 多出力コンバータ | |
| JPH11225474A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3498870B2 (ja) | 交流直流変換電源回路 | |
| JPS61277372A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |