JP4876530B2 - 直流変換装置 - Google Patents

直流変換装置 Download PDF

Info

Publication number
JP4876530B2
JP4876530B2 JP2005311269A JP2005311269A JP4876530B2 JP 4876530 B2 JP4876530 B2 JP 4876530B2 JP 2005311269 A JP2005311269 A JP 2005311269A JP 2005311269 A JP2005311269 A JP 2005311269A JP 4876530 B2 JP4876530 B2 JP 4876530B2
Authority
JP
Japan
Prior art keywords
switch
diode
transformer
synchronous rectifier
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005311269A
Other languages
English (en)
Other versions
JP2007124759A (ja
Inventor
守 鶴谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2005311269A priority Critical patent/JP4876530B2/ja
Publication of JP2007124759A publication Critical patent/JP2007124759A/ja
Application granted granted Critical
Publication of JP4876530B2 publication Critical patent/JP4876530B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、広い負荷範囲で高効率で、小型な直流変換装置に関する。
従来の直流変換装置の一例を図9に示す。図9に示す直流変換装置では、該直流変換装置の損失を低減するために同期整流回路が用いられている。
図9に示す直流変換装置において、直流電源Vdc1の両端にはトランスT1の1次巻線5a(巻数np)とMOSFET(電界効果トランジスタ)からなるスイッチQmとの直列回路が接続されている。スイッチQmの両端(ドレイン−ソース間)にはダイオードD1と共振用コンデンサC1とが並列に接続されている。
トランスT1の1次巻線5aの両端にはMOSFETからなるスイッチQsとクランプ用コンデンサC2との直列回路が接続されている。
スイッチQsの両端(ドレイン−ソース間)にはダイオードD2が並列に接続されている。なお、直列回路(C2,Qs,D2)はスイッチQmの両端に接続されていてもよい。スイッチQm,Qsは、共にオフとなる期間(デッドタイム)を有し、制御回路10のPWM制御により交互にオン/オフし、スイッチング回路を構成している。
トランスT1の2次巻線5bの両端にはMOSFETからなるスイッチQrとMOSFETからなるスイッチQfとが直列に接続されている。トランスT1の2次巻線5bの一端は、抵抗R1を介してスイッチQrのゲートに接続され、トランスT1の2次巻線5bの他端は、抵抗R2を介してスイッチQfのゲートに接続されている。スイッチQrとスイッチQfとで同期整流回路を構成している。スイッチQrの両端(ドレイン−ソース間)にはダイオードD3が並列に接続され、スイッチQfの両端(ドレイン−ソース間)にはダイオードD4が並列に接続されている。ダイオードD3とダイオードD4とで整流回路を構成している。
また、スイッチQfの両端にはリアクトルL1とコンデンサC3とが直列に接続され、平滑回路を構成している。整流回路、同期整流回路及び平滑回路は、トランスT1の2次巻線5bに誘起された電圧(オンオフ制御されたパルス電圧)を整流平滑して直流出力を負荷RLに出力する。
制御回路10は、スイッチQmとスイッチQsとを交互にオンオフ制御し、負荷RLへの出力電圧が基準電圧以上となったときに、スイッチQmのゲートに印加されるパルスのオン幅を狭くし、スイッチQsのゲートに印加されるパルスのオン幅を広くするように制御する。すなわち、負荷RLへの出力電圧が基準電圧以上となったときに、スイッチQmのゲートに印加されるパルスのオン幅を狭くすることで、出力電圧を一定電圧に制御するようになっている。
次に、このように構成された直流変換装置の動作を説明する。まず、スイッチQmがオフで、スイッチQsがオンであるとき、スイッチQsに電流が流れ、スイッチQmには電流は流れない。このとき、トランスT1の1次巻線5aには逆起電力が発生し、この逆起電力により2次巻線5bにも電圧が発生する。このため、スイッチQfのゲートには+電圧が印加されてオンし、スイッチQrのゲートには−電圧が印加されてオフする。そして、L1→C3→Qf→L1と電流が流れて、コンデンサC3及び負荷RLにリアクトルL1のエネルギーが供給される。
次に、スイッチQsがオン状態からオフ状態に変わり、スイッチQmがオフ状態からオン状態に変わる。このとき、トランスT1の1次2次巻線間のリーケージインダクタンスとコンデンサC1とにより共振を起こす。この共振によりスイッチQmの電圧が正弦波状に低下していく。そして、スイッチQmの電圧がゼロボルト近傍でスイッチQmをオンし、スイッチQmの電流が流れる。
次に、スイッチQmがオンで、スイッチQsがオフであるとき、直流電源Vdc1からトランスT1の1次巻線5aを介してスイッチQmに電流が流れて、1次巻線5aにエネルギーが蓄積される。このエネルギーにより2次巻線5bにも電圧が発生する。このため、スイッチQrのゲートには+電圧が印加されてオンし、スイッチQfのゲートには−電圧が印加されてオフする。そして、5b→L1→C3→Qr→5bと電流が流れて、コンデンサC3及び負荷RLに直流電力が供給される。
次に、スイッチQmは、オン状態からオフ状態に変わり、スイッチQsは、オフ状態からオン状態に変わる。このとき、トランスT1の1次2次巻線間のリーケージインダクタンスとコンデンサC1とにより共振を起こし、この共振によりスイッチQmの電圧が急激に上昇する。
次に、ダイオードD2がオンしてダイオードD2に電流が流れ、トランスT1の1次巻線5aに誘起されたエネルギーは、ダイオードD2を介してコンデンサC2に蓄えられる。次に、ダイオードD2のオン期間に、スイッチQsがオンする。
図9に示すように、トランスT1の2次側に同期整流素子(スイッチQr,Qf)からなる同期整流回路を適用した場合には、リアクトルL1の電流が連続する重負荷状態では、損失も少なく軽快に機能する。
特開平9−93917号公報
しかしながら、軽負荷状態では、リアクトルL1の電流は連続的とならず、帰還モード時には逆流して、循環電流が流れ、同期整流素子のオン/オフ時間が一定となるため、損失が増大し、効率が低下する。
本発明は、軽負荷時の損失を低減し、高効率を図ることができる直流変換装置を提供することにある。
前記課題を解決するために以下の手段を採用した。請求項1の発明は、直流電源の直流電圧をオン/オフさせてトランスの1次巻線に供給するスイッチング回路と、前記スイッチング回路のオン/オフ動作と同期してオン/オフする第1同期整流素子及び前記第1同期整流素子とは相補的にオン/オフする第2同期整流素子を有し、前記トランスの2次巻線からの電圧を整流する同期整流回路と、前記第1同期整流素子に並列に接続された第1整流素子及び前記第2同期整流素子に並列に接続された第2整流素子を有する整流回路と、前記同期整流回路及び前記整流回路で整流された出力を平滑する平滑回路と、軽負荷時に、前記第1同期整流素子と前記第2同期整流素子との両方をオフさせる同期整流素子制御回路とを有し、前記同期整流素子制御回路は、前記第1同期整流素子の制御端子に一端が接続された第1ダイオードと、前記第2同期整流素子の制御端子に一端が接続された第2ダイオードと、前記第1ダイオードの他端と前記第2ダイオードの他端とに第1端子が接続され、第2端子が前記平滑回路の出力端に接続された切替スイッチとを有し、前記切替スイッチは、軽負荷時に前記第1同期整流素子と前記第2同期整流素子との両方をオフさせるように切替動作することを特徴とする。
請求項の発明では、請求項1記載の直流変換装置において、前記トランスは、前記第1同期整流素子及び前記第2同期整流素子を駆動するために、一端が前記第1同期整流素子の制御端子に接続され、他端が前記第2同期整流素子の制御端子に接続された3次巻線を有し、前記同期整流素子制御回路は、前記第1同期整流素子の制御端子に一端が接続された第3ダイオードと、前記第2同期整流素子の制御端子に一端が接続された第4ダイオードと、前記第3ダイオードの他端と前記第4ダイオードの他端とに接続された前記切替スイッチの第3端子とを有し、前記切替スイッチは、軽負荷時に前記第1同期整流素子と前記第2同期整流素子との両方をオフさせるように、前記第1端子と前記第3端子とのいずれか一方の端子を前記第2端子に接続するように切替動作することを特徴とする。
請求項の発明は、請求項記載の直流変換装置において、前記トランスは、前記2次巻線に直列に接続された4次巻線を有し、前記同期整流回路は、前記トランスの前記2次巻線及び前記4次巻線からの電圧を整流することを特徴とする。
請求項の発明では、請求項記載の直流変換装置において、前記トランスは、磁気回路が形成され且つ中央脚と側脚とを有するコアを有し、前記中央脚には前記トランスの前記1次巻線と前記3次巻線及び前記4次巻線とが所定の間隙を隔てて巻回され、前記側脚には前記トランスの前記2次巻線が巻回されてなることを特徴とする。
請求項の発明では、請求項又は請求項又は請求項記載の直流変換装置において、負荷への出力電流又は出力電力を検出する検出手段を有し、前記切替スイッチは、前記検出手段で検出された出力電流又は出力電力に基づき、軽負荷時に前記第1同期整流素子と前記第2同期整流素子との両方をオフさせるように切替動作することを特徴とする。
本発明によれば、同期整流素子制御回路は、軽負荷時に、第1同期整流素子と第2同期整流素子との両方をオフさせるので、軽負荷時の損失を低減し、高効率を図ることができる。
また、本発明によれば、同期整流素子制御回路は、軽負荷時に、第1同期整流素子と第2同期整流素子との両方をオフさせるので、電流を流すことなく、損失を発生せずに、軽負荷時の損失を低減し、高効率を図ることができる。
以下、本発明の直流変換装置のいくつかの実施の形態を図面を参照しながら詳細に説明する。
実施例1の直流変換装置は、軽負荷時に、スイッチQrとスイッチQfとの両方をオフさせることにより、軽負荷時の損失を低減し、高効率を図ることを特徴とする。
図1は実施例1の直流変換装置の回路構成図である。図1に示す直流変換装置は、図9に示す直流変換装置に対して、トランスT1の2次側の構成が異なるのみであるので、トランスT1の2次側の構成のみ説明する。
トランスT1の2次巻線5bの両端にはMOSFETからなるスイッチQr(本発明の第1同期整流素子に対応)とMOSFETからなるスイッチQf(本発明の第2同期整流素子に対応)とが直列に接続されている。トランスT1の2次巻線5bの一端は、抵抗R1を介してスイッチQrのゲートに接続され、トランスT1の2次巻線5bの他端は、抵抗R2を介してスイッチQfのゲートに接続されている。スイッチQrとスイッチQfとで同期整流回路を構成している。スイッチQrの両端にはダイオードD3が並列に接続され、スイッチQfの両端にはダイオードD4が並列に接続されている。ダイオードD3とダイオードD4とで整流回路を構成している。
また、スイッチQfの両端にはリアクトルL1とコンデンサC3と電流検出回路12とが直列に接続され、リアクトルL1とコンデンサC3とで平滑回路を構成している。整流回路、同期整流回路及び平滑回路は、トランスT1の2次巻線5bに誘起された電圧(オンオフ制御されたパルス電圧)を整流平滑して直流出力を負荷RLに出力する。
また、スイッチQrのゲートにはダイオードD5(本発明の第1ダイオードに対応)のアノードが接続され、ダイオードD5のカソードはスイッチSW1の一端に接続される。スイッチQfのゲートにはダイオードD6(本発明の第2ダイオードに対応)のアノードが接続され、ダイオードD6のカソードはスイッチSW1の一端に接続される。スイッチSW1の他端は、ダイオードD3のアノードとスイッチQrのソースとダイオードD4のアノードとスイッチQfのソースとに接続されている。
電流検出回路12(本発明の検出手段に対応)は、コンデンサC3の一端とダイオードD4のアノードとスイッチQfのソースとの間に接続され、負荷RLに流れる出力電流を検出し、検出された出力電流の値が所定値以下の場合に負荷状態が軽負荷であると判定して、スイッチSW1をオンさせるための切替信号をスイッチSW1に出力する。スイッチSW1(本発明の切替スイッチに対応)は、軽負荷時に、電流検出回路12からの切替信号によりオンして、スイッチQrとスイッチQfとの両方をオフさせる。
ダイオードD5、ダイオードD6、及びスイッチSW1は、軽負荷時に、スイッチQrとスイッチQfとの両方をオフさせるもので、本発明の同期整流素子制御回路に対応する。
次に、このように構成された実施例1の直流変換装置の動作を図2及び図3を参照しながら説明する。図2は実施例1の直流変換装置におけるスイッチSW1がオフ時の各部の信号のタイミングチャートである。図3は実施例1の直流変換装置におけるスイッチSW1がオン時の各部の信号のタイミングチャートである。
まず、図2を参照して、負荷が重負荷状態である場合の動作を説明する。重負荷状態である場合には、電流検出回路12は、負荷RLに流れる出力電流が所定値以上であるので、スイッチSW1に切替信号を出力しない。このため、スイッチSW1はオフであるので、ダイオードD5、ダイオードD6もオフとなる。
従って、図9に示す従来の直流変換装置の重負荷時の動作と同様の動作となる。即ち、図2を参照して説明すると、時刻t1〜t2において、スイッチQmがオフで、スイッチQsがオンであるとき、スイッチQfのゲートには+電圧のゲート信号Qfgが印加されてオンし、スイッチQrのゲートには零電圧のゲート信号Qrgが印加されてオフする。そして、L1→C3→Qf→L1と電流が流れて、コンデンサC3及び負荷RLにリアクトルL1のエネルギーが供給される。
次に、時刻t2〜t3において、スイッチQmがオンで、スイッチQsがオフであるとき、スイッチQrのゲートには+電圧のゲート信号Qrgが印加されてオンし、スイッチQfのゲートには零電圧のゲート信号Qfgが印加されてオフする。そして、5b→L1→C3→Qr→5bと電流が流れて、コンデンサC3及び負荷RLに直流電力が供給される。
次に、軽負荷となった場合の動作を図3を参照して説明する。まず、軽負荷状態である場合には、電流検出回路12は、負荷RLに流れる出力電流が所定値以下であることを検出するので、スイッチSW1に切替信号が送られる。
このため、スイッチSW1はオンとなるので、ダイオードD5、ダイオードD6もオンとなり、スイッチQrのゲート電圧QrgとスイッチQfのゲート電圧Qfgとは零となる。即ち、スイッチQrとスイッチQfとのゲート−ソース間が短絡されて、スイッチQrとスイッチQfとが停止(オフ)される。このため、ダイオードD3とダイオードD4とによるダイオード整流が行われる。
即ち、時刻t1〜t2において、スイッチQmがオフで、スイッチQsがオンであるとき、L1→C3→D4→L1と電流が流れて、コンデンサC3及び負荷RLにリアクトルL1のエネルギーが供給される。
次に、時刻t2〜t3において、スイッチQmがオンで、スイッチQsがオフであるとき、5b→L1→C3→D3→5bと電流が流れて、コンデンサC3及び負荷RLに直流電力が供給される。
このように実施例1の直流変換装置によれば、軽負荷時に、スイッチQrとスイッチQfとの両方をオフさせることにより、帰還モード時に循環電流が流れなくなり、軽負荷時の損失を低減し、高効率を図ることができる。
次に実施例2の直流変換装置を説明する。図1に示す実施例1の直流変換装置では、スイッチSW1がオンしたとき、トランスT1の2次巻線5bに発生した電圧により、5b→R1(又はR2)→D5(又はD6)→SW1→D3(又はD4)→5bの経路で電流が流れて損失が増大する。この損失を低下させるためには、抵抗R1、抵抗R2の値を大きくする必要がある。
しかし、スイッチQr、スイッチQfのゲート容量のために、抵抗R1、抵抗R2の値を大きくすることはできない。抵抗R1、抵抗R2の値を例えば、100Ωとし、2次巻線5bの出力電圧を10Vとした場合でも、1Wの損失を生じる。
図4に示す実施例2の直流変換装置は、軽負荷時に、同期整流素子であるスイッチQr、スイッチQfのゲートに印加する電圧をマイナス(−)側にシフトさせて、スイッチQr、スイッチQfをオフすることにより、電流を流すことなく、損失を発生しないようにして、軽負荷時の損失を低減し、高効率を図ることを特徴とする。
また、実施例2では、ドライブ巻線(トランスT2の3次巻線5cに対応)を設け、出力電圧に依存しないで、ドライブ巻線からスイッチQr及びスイッチQfのゲートに最適なドライブ電圧を供給することにより、電圧分圧器等を不要とし、回路を簡単化して、重負荷から軽負荷まで高効率を図ることを特徴とする。
図4に示す実施例2の構成は、図1に示す実施例1の構成に対して、トランスT2の二次側の構成が異なるのみであるので、トランスT2の二次側の構成のみを説明する。
トランスT2は、1次巻線5a(巻数np)と同相に巻回される2次巻線5b(巻数ns)及び3次巻線5c(巻数nd)を有する。
トランスT2の2次巻線5bの両端にはMOSFETからなるスイッチQrとMOSFETからなるスイッチQfとが直列に接続されている。スイッチQrとスイッチQfとで同期整流回路を構成している。スイッチQrの両端にはダイオードD3が並列に接続され、スイッチQfの両端にはダイオードD4が並列に接続されている。ダイオードD3とダイオードD4とで整流回路を構成している。
トランスT2の3次巻線5cの一端にはスイッチQrのゲートが接続され、トランスT2の3次巻線5cの他端にはスイッチQfのゲートが接続されている。ダイオードD5〜D8はブリッジ接続され、ダイオードブリッジ回路を構成している。
ダイオードD5のアノードはトランスT2の3次巻線5cの一端とスイッチQrのゲートとダイオードD7のカソードに接続されている。ダイオードD5のアノードとダイオードD7のカソードとの接続点(本発明の第1交流入力端子に対応)には、トランスT2の3次巻線5cから交流が入力されるようになっている。
ダイオードD6のアノードはトランスT2の3次巻線5cの他端とスイッチQfのゲートとダイオードD8のカソードに接続されている。ダイオードD6のアノードとダイオードD8のカソードとの接続点(本発明の第2交流入力端子に対応)には、トランスT2の3次巻線5cから交流が入力されるようになっている。
ダイオードD5のカソードとダイオードD6のカソードとは、スイッチSW2の端子bに接続される。ダイオードD5のカソードとダイオードD6のカソードとの接続点は、本発明の第1直流出力端子に対応する。ダイオードD7のアノードとダイオードD8のアノードとは、スイッチSW2の端子cに接続される。ダイオードD7のアノードとダイオードD8のアノードとの接続点は、本発明の第2直流出力端子に対応する。
スイッチSW2の端子aは、ダイオードD3のアノードとスイッチQrのソースとダイオードD4のアノードとスイッチQfのソースとに接続されている。スイッチSW2は、電流検出回路12からの切替信号により重負荷状態である場合にはオンして端子cを選択し、軽負荷時にはオフして、スイッチQr、スイッチQfのゲートに印加する電圧をマイナス側にシフトさせて、スイッチQr、スイッチQfをオフするように、端子bを選択する。
ダイオードD5〜D8、及びスイッチSW2は、軽負荷時に、スイッチQr、スイッチQfのゲートに印加する電圧をマイナス側にシフトさせて、スイッチQr、スイッチQfをオフするもので、本発明の同期整流素子制御回路に対応する。
次に、このように構成された実施例2の直流変換装置の動作を図5及び図6を参照しながら説明する。図5は実施例2の直流変換装置におけるスイッチSW2がオン時の各部の信号のタイミングチャートである。図6は実施例2の直流変換装置におけるスイッチSW2がオフ時の各部の信号のタイミングチャートである。
なお、図4に示すその他の構成は、実施例1の構成と同一であるので、同一部分には同一部号を付し、その詳細な説明は省略する。
まず、図5を参照してスイッチSW2がオン時における直流変換装置の動作を説明する。重負荷状態である場合には、電流検出回路12は、負荷RLに流れる出力電流が所定値以上であるので、スイッチSW2に切替信号を送らない。このため、スイッチSW2はオンのままである。
時刻t0〜t1において、スイッチSW2をオンし、スイッチQmをオンさせる。このとき、Vdc1→5a→Qm→Vdc1の経路で電流が流れる。同時にトランスT2の2次巻線5bにも電圧が発生し、5b→L1→C3→D3→5bの経路で電流が流れてコンデンサC3及び負荷RLに電力が供給される。
このとき、トランスT2の3次巻線5cには、スイッチQrのゲート側にプラス(+)の電圧が発生し、スイッチSW2がオン方向に接続されているため、ダイオードブリッジ回路D5〜D8によりスイッチQfのゲートが零電位にクランプされる。このため、スイッチQrのゲートには+電圧Qrgが印加されるので、スイッチQrがオン状態となり、ダイオードD3の電流は、スイッチQrを流れて損失を低減させる。即ち、5b→L1→C3→Qr→5bの経路で電流が流れてコンデンサC3及び負荷RLに電力が供給される。
3次巻線5cに発生した電圧は、ダイオードブリッジ回路D5〜D8により、高インピーダンスとなるため、電流は流れない。従って、損失は発生しない。このとき、スイッチQfのゲート電圧Qfgは、ダイオードブリッジ回路D5〜D8により、短絡されるためゼロ電圧となり、スイッチQfはオフ状態である。
次に、時刻t1〜t2において、スイッチQmがオフし、スイッチQsがオンすると、トランスT2の2次巻線5bの電圧と3次巻線5cの電圧とは、逆転するため、スイッチQrのゲート電圧はゼロとなるため、スイッチQrはオフする。このため、L1→C3→D4→L1の経路で電流が流れて連続してコンデンサC3及び負荷RLに供給される。
この状態において、トランスT2の3次巻線5cの電圧は、スイッチQfのゲート側が+であり、ダイオードブリッジ回路D5〜D8により、スイッチQrのゲートがゼロ電圧にクランプされる。このため、スイッチQfのゲートに+電圧Qfgが印加されてスイッチQfがオン状態となり、ダイオードD4の電流は、スイッチQfを流れて損失を低減させる。即ち、L1→C3→Qf→L1の経路で電流が流れる。
このときにもダイオードブリッジ回路D5〜D8により、回路は高インピーダンスとなるため、電流は流れず損失は発生しない。
次に図6を参照してスイッチSW2がオフ時における直流変換装置の動作を説明する。軽負荷状態である場合には、電流検出回路12は、負荷RLに流れる出力電流が所定値以下であることを検出するので、スイッチSW2に切替信号が送られる。このため、スイッチSW2はオフとなる。
時刻t0〜t1において、スイッチSW2がオフ側で、スイッチQmがオンのときには、同様に、スイッチQrのゲートが+側になるようにトランスT2の3次巻線5cに電圧が発生する。
しかし、ダイオードD5により、スイッチQrのゲートがゼロ電位にクランプされるため、トランスT2の3次巻線5cの一端に接続されたスイッチQrのゲート電位はゼロとなる。従って、トランスT2の3次巻線5cの他端に接続されたスイッチQfのゲートの電位Qfgは−となる。このため、スイッチQrとスイッチQfとはともにオフ状態となる。この場合にも、ダイオードブリッジ回路D5〜D8により、高インピーダンスとなるため、電流は流れず電力は消費しない。このとき、ダイオード整流となる。即ち、5b→L1→C3→D3→5bの経路で電流が流れてコンデンサC3及び負荷RLに電力が供給される。
次に時刻t1〜t2において、スイッチSW2がオフ側で、スイッチQmがオフのときには、同様に、スイッチQfのゲートが+側になるようにトランスT2の3次巻線5cに電圧が発生する。
しかし、ダイオードD6により、スイッチQfのゲートがゼロ電位にクランプされるため、トランスT2の3次巻線5cの他端に接続されたスイッチQfのゲート電位はゼロとなる。従って、トランスT2の3次巻線5cの一端に接続されたスイッチQrのゲートの電位Qrgは−となる。このため、スイッチQrとスイッチQfとはともにオフ状態となる。この場合にも、ダイオードブリッジ回路D5〜D8により、高インピーダンスとなるため、電流は流れず電力は消費しない。このとき、ダイオード整流となる。即ち、L1→C3→D4→L1の経路で電流が流れてコンデンサC3及び負荷RLに電力が供給される。
このように実施例2の直流変換装置によれば、軽負荷時に、スイッチQr、スイッチQfのゲートに印加する電圧をマイナス側にシフトさせて、スイッチQr、スイッチQfをオフとしたので、電流を流すことなく、損失が発生せず、軽負荷時の損失を低減でき、高効率を図ることができる。
また、トランスT2の3次巻線5cからスイッチQr及びスイッチQfのゲートに最適なドライブ電圧を供給したので、電圧分圧器等を不要とし、回路を簡単化でき、重負荷から軽負荷まで高効率を図ることができる。
また、スイッチQr(又はスイッチQf)の電流が、並列に接続されているダイオードD3(又はダイオードD4)の方向に流れているとき、スイッチQr(又はスイッチQf)をオフすれば、スイッチQr(又はスイッチQf)の電流は、ダイオードD3(又はダイオードD4)に切り替わるため、異常電圧等が発生せずに切替可能となる。
また、スイッチQrとスイッチQfとの同期で、スイッチQmがオフする瞬間には、スイッチQr(又はスイッチQf)の電流は、必ずダイオード方向である。このことから、スイッチQmのオフと同期して、スイッチSW2をオフ方向に切り替えればよい。
次に実施例3の直流変換装置を説明する。実施例3の直流変換装置では、トランスの1次巻線に直列に接続されるリアクトルのインダクタンスの値を大きくし、スイッチQmがオン時にリアクトルに蓄えられるエネルギーをトランスの2次側に還流する補助トランスを設けたことを特徴とする。
図7は実施例3の直流変換装置を示す回路構成図である。図7に示す実施例3の直流変換装置は、図4に示す実施例2の直流変換装置に対して、トランスT3及びトランスT3の周辺回路が異なるので、その部分についてのみ説明する。
この例では、補助トランスをトランスT3に結合したもので、トランスT3には、1次巻線5a(巻数np、補助トランスの1次巻線を兼用)と2次巻線5b(巻数ns)と3次巻線5c(巻数nd)と4次巻線5d(巻数nf、補助トランスの2次巻線に対応)とが巻回されている。
トランスT3の2次巻線5bと4次巻線5dとの直列回路の両端には、スイッチQfとコンデンサC3と電流検出回路12との直列回路が接続されている。2次巻線5bと4次巻線5dとの接続点とスイッチQfと電流検出回路12との接続点とには、スイッチQrが接続されている。
1次巻線5aと2次巻線5bとは同相に巻回され、1次巻線5aと3次巻線5dとは逆相に巻回されている。トランスT3の2次巻線5bを1次巻線5bと疎結合させ、1次巻線5a及び2次巻線5b間のリーケージインダクタンスにより、トランスT3に直列に接続されるリアクトル(図示せず)を代用している。トランスT3の3次巻線5c及び4次巻線5dを1次巻線5aと密結合させている。
トランスT3の3次巻線5cのスイッチQrとスイッチQfとへのゲート接続、ダイオードブリッジ回路D5〜D8、スイッチSW2の構成は、図4に示す実施例2のそれらの構成と同一であるので、ここでは、その説明は省略する。
このように構成された実施例3の直流変換装置の動作を説明する。ここでは、トランスT3の2次側回路の動作を中心に説明する。
まず、重負荷状態では、スイッチSW2をオンし、スイッチQmをオンさせると、Vdc1→5a→Qm→Vdc1の経路で電流が流れる。また、トランスT3の2次巻線5bにも電圧が発生し、5b→C3→D3→5bの経路で電流が流れてコンデンサC3及び負荷RLに電力が供給される。
このとき、トランスT3の3次巻線5cには、スイッチQrのゲート側に+の電圧が発生し、スイッチSW2がオン方向に接続されているため、ダイオードブリッジ回路D5〜D8によりスイッチQfのゲートが零電位にクランプされる。このため、スイッチQrのゲートには+電圧Qrgが印加されるので、スイッチQrがオン状態となり、ダイオードD3の電流は、スイッチQrを流れて損失を低減させる。即ち、5b→C3→Qr→5bの経路で電流が流れてコンデンサC3及び負荷RLに電力が供給される。
3次巻線5cに発生した電圧は、ダイオードブリッジ回路D5〜D8により、高インピーダンスとなるため、電流は流れない。従って、損失は発生しない。このとき、スイッチQfのゲート電圧Qfgは、ダイオードブリッジ回路D5〜D8により、短絡されるためゼロ電圧となり、スイッチQfはオフ状態である。
次に、スイッチQmがオフすると、トランスT3のリーケージインダクタンスに蓄えられたエネルギーは、トランスT3を介して2次側に還流される。トランスT3の2次巻線5bの電圧と3次巻線5cの電圧と4次巻線5dの電圧とは、逆転するため、スイッチQrのゲート電圧はゼロとなるため、スイッチQrはオフする。このため、5d→5b→C3→D4→5dの経路で電流が流れて連続してコンデンサC3及び負荷RLに供給される。
この状態において、トランスT3の3次巻線5cの電圧は、スイッチQfのゲート側が+であり、ダイオードブリッジ回路D5〜D8により、スイッチQrのゲートがゼロ電圧にクランプされる。このため、スイッチQfのゲートに+電圧が印加されてスイッチQfがオン状態となり、ダイオードD4の電流は、スイッチQfを流れて損失を低減させる。即ち、5d→5b→C3→Qf→5dの経路で電流が流れる。
このときにもダイオードブリッジ回路D5〜D8により、回路は高インピーダンスとなるため、電流は流れず損失は発生しない。
次に軽負荷状態である場合には、スイッチSW2がオフ側で、スイッチQmがオンのときには、同様に、スイッチQrのゲートが+側になるようにトランスT3の3次巻線5cに電圧が発生する。
しかし、ダイオードD5により、スイッチQrのゲートがゼロ電位にクランプされるため、トランスT3の3次巻線5cの一端に接続されたスイッチQrのゲート電位はゼロとなる。従って、トランスT3の3次巻線5cの他端に接続されたスイッチQfのゲートの電位Qfgは−となる。このため、スイッチQrとスイッチQfとはともにオフ状態となる。この場合にも、ダイオードブリッジ回路D5〜D8により、高インピーダンスとなるため、電流は流れず電力は消費しない。このとき、ダイオード整流となる。即ち、5b→C3→D3→5bの経路で電流が流れてコンデンサC3及び負荷RLに電力が供給される。
次に、スイッチSW2がオフ側で、スイッチQmがオフのときには、同様に、スイッチQfのゲートが+側になるようにトランスT3の3次巻線5cに電圧が発生する。
しかし、ダイオードD6により、スイッチQfのゲートがゼロ電位にクランプされるため、トランスT3の3次巻線5cの他端に接続されたスイッチQfのゲート電位はゼロとなる。従って、トランスT3の3次巻線5cの一端に接続されたスイッチQrのゲートの電位Qrgは−となる。このため、スイッチQrとスイッチQfとはともにオフ状態となる。この場合にも、ダイオードブリッジ回路D5〜D8により、高インピーダンスとなるため、電流は流れず電力は消費しない。このとき、ダイオード整流となる。即ち、5d→5b→C3→D4→5dの経路で電流が流れてコンデンサC3及び負荷RLに電力が供給される。
このように、実施例3の直流変換装置によれば、実施例2の直流変換装置の効果が得られるとともに、さらに、トランスT3の1次巻線5aに直列に接続されるリアクトルのインダクタンスの値を大きくし、スイッチQmがオン時に蓄えられるエネルギーをトランスT3を介して2次側に還流するため、効率が良くなる。また、スイッチQr(ダイオードD3)及びスイッチQf(ダイオードD4)により、スイッチQmのオン、オフ期間に2次側電流が流れて連続的となる。このため、コンデンサC3のリップル電流も減少する。
次に、実施例3の直流変換装置に設けられたトランスの構造図を図8に示す。図8に示すトランスは、日の字型のコア30を有し、コア30のコア部30aには、1次巻線5aと3次巻線5c及び4次巻線5dとが近接して巻回されている。これにより、1次と3次巻線及び4次巻線との間にわずかなリーケージインダクタンスを持たせ、また、コア30にはパスコア30cとギャップ31が形成され、外周コアには2次巻線5bが巻回されている。即ち、パスコア30cにより、1次巻線5aと2次巻線5bを疎結合させることにより、リーケージインダクタンスを大きくしている。
また、外周コア上で且つ1次巻線5aと2次巻線5bとの間に、凹部30bが2箇所形成されている。この凹部30bにより、外周コアの磁路の一部の断面積が他の部分よりも狭くなり、その部分のみが飽和するので、コア損失を低減できる。
このように、トランスT3のコアの形状と巻線とを工夫すると共に、パスコア30cを設けることにより、大きなリーケージインダクタンスを得て、トランス部分とリアクトルとを結合したので、直流変換装置を小型化、低価格化することができる。
なお、実施例1〜実施例3の直流変換装置では、トランスの1次巻線5aとスイッチQmとからなる直列回路に、直流電源Vdc1を接続したが、例えば、この直列回路に、交流電源の交流電圧を整流して整流電圧を得る整流電圧部を接続しても良い。
また、実施例1〜実施例3の直流変換装置では、トランスの1次側に、スイッチQsとコンデンサC2とダイオードD2とを有するアクティブクランプ回路を用いたが、本発明は、トランスの1次側にアクティブクランプ回路を有せず、コンデンサC1とダイオードD1とが接続されたスイッチQmとトランスの1次巻線5aとの直列回路を直流電源Vdc1に接続するように構成してもよい。
また、実施例1乃至実施例3の直流変換装置では、電流検出回路12により負荷RLに流れる出力電流を検出し、検出された出力電流に基づいて負荷RLの状態が軽負荷かどうかを判定したが、例えば、負荷RLへの出力電流及び出力電圧に基づく出力電力に基づいて負荷RLの状態が軽負荷かどうかを判定しても良い。
本発明は、DC−DC変換型の電源回路やAC−DC変換型の電源回路に適用可能である。
実施例1の直流変換装置を示す回路構成図である。 実施例1の直流変換装置におけるスイッチSW1がオフ時の各部の信号のタイミングチャートである。 実施例1の直流変換装置におけるスイッチSW1がオン時の各部の信号のタイミングチャートである。 実施例2の直流変換装置を示す回路構成図である。 実施例2の直流変換装置におけるスイッチSW2がオン時の各部の信号のタイミングチャートである。 実施例2の直流変換装置におけるスイッチSW2がオフ時の各部の信号のタイミングチャートである。 実施例3の直流変換装置を示す回路構成図である。 実施例3の直流変換装置に設けられたトランスの構造図である。 従来の直流変換装置の一例を示す回路図である。
符号の説明
Vdc1 直流電源
L1 リアクトル
RL 負荷
Qm,Qs,Qr,Qf スイッチ
T1,T2,T3 トランス
5a 1次巻線
5b 2次巻線
5c 3次巻線
5d 4次巻線
10 制御回路
12 電流検出回路
D1〜D8 ダイオード
C1〜C3 コンデンサ
SW1,SW2 スイッチ
R1,R2 抵抗
30 コア
30b 凹部
30c パスコア
31 ギャップ

Claims (5)

  1. 直流電源の直流電圧をオン/オフさせてトランスの1次巻線に供給するスイッチング回路と、
    前記スイッチング回路のオン/オフ動作と同期してオン/オフする第1同期整流素子及び前記第1同期整流素子とは相補的にオン/オフする第2同期整流素子を有し、前記トランスの2次巻線からの電圧を整流する同期整流回路と、
    前記第1同期整流素子に並列に接続された第1整流素子及び前記第2同期整流素子に並列に接続された第2整流素子を有する整流回路と、
    前記同期整流回路及び前記整流回路で整流された出力を平滑する平滑回路と、
    軽負荷時に、前記第1同期整流素子と前記第2同期整流素子との両方をオフさせる同期整流素子制御回路と、
    を有し、
    前記同期整流素子制御回路は、
    前記第1同期整流素子の制御端子に一端が接続された第1ダイオードと、
    前記第2同期整流素子の制御端子に一端が接続された第2ダイオードと、
    前記第1ダイオードの他端と前記第2ダイオードの他端とに第1端子が接続され、第2端子が前記平滑回路の出力端に接続された切替スイッチとを有し、
    前記切替スイッチは、軽負荷時に前記第1同期整流素子と前記第2同期整流素子との両方をオフさせるように切替動作することを特徴とする直流変換装置。
  2. 前記トランスは、前記第1同期整流素子及び前記第2同期整流素子を駆動するために、一端が前記第1同期整流素子の制御端子に接続され、他端が前記第2同期整流素子の制御端子に接続された3次巻線を有し、
    前記同期整流素子制御回路は、
    前記第1同期整流素子の制御端子に一端が接続された第3ダイオードと、
    前記第2同期整流素子の制御端子に一端が接続された第4ダイオードと、
    前記第3ダイオードの他端と前記第4ダイオードの他端とに接続された前記切替スイッチの第3端子とを有し、
    前記切替スイッチは、軽負荷時に前記第1同期整流素子と前記第2同期整流素子との両方をオフさせるように、前記第1端子と前記第3端子とのいずれか一方の端子を前記第2端子に接続するように切替動作することを特徴とする請求項1記載の直流変換装置。
  3. 前記トランスは、前記2次巻線に直列に接続された4次巻線を有し、
    前記同期整流回路は、前記トランスの前記2次巻線及び前記4次巻線からの電圧を整流することを特徴とする請求項2記載の直流変換装置。
  4. 前記トランスは、磁気回路が形成され且つ中央脚と側脚とを有するコアを有し、前記中央脚には前記トランスの前記1次巻線と前記3次巻線及び前記4次巻線とが所定の間隙を隔てて巻回され、前記側脚には前記トランスの前記2次巻線が巻回されてなることを特徴とする請求項3記載の直流変換装置。
  5. 負荷への出力電流又は出力電力を検出する検出手段を有し、
    前記切替スイッチは、前記検出手段で検出された出力電流又は出力電力に基づき、軽負荷時に前記第1同期整流素子と前記第2同期整流素子との両方をオフさせるように切替動作することを特徴とする請求項1又は請求項2又は請求項3記載の直流変換装置。
JP2005311269A 2005-10-26 2005-10-26 直流変換装置 Expired - Fee Related JP4876530B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005311269A JP4876530B2 (ja) 2005-10-26 2005-10-26 直流変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005311269A JP4876530B2 (ja) 2005-10-26 2005-10-26 直流変換装置

Publications (2)

Publication Number Publication Date
JP2007124759A JP2007124759A (ja) 2007-05-17
JP4876530B2 true JP4876530B2 (ja) 2012-02-15

Family

ID=38147985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005311269A Expired - Fee Related JP4876530B2 (ja) 2005-10-26 2005-10-26 直流変換装置

Country Status (1)

Country Link
JP (1) JP4876530B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5417898B2 (ja) * 2009-02-27 2014-02-19 Tdk株式会社 スイッチング電源装置
KR101639809B1 (ko) * 2009-03-10 2016-07-14 로무 가부시키가이샤 스너버 회로를 포함한 전기 회로
JP4790826B2 (ja) * 2009-03-10 2011-10-12 株式会社日立製作所 電源装置およびハードディスク装置
CN102035394B (zh) * 2010-12-20 2013-04-17 北京新雷能科技股份有限公司 一种正激拓扑同步整流驱动电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045965A (ja) * 2003-07-24 2005-02-17 Sony Corp 電流共振型コンバータ装置
JP4449461B2 (ja) * 2004-01-08 2010-04-14 サンケン電気株式会社 スイッチング電源装置および電流共振型コンバータ

Also Published As

Publication number Publication date
JP2007124759A (ja) 2007-05-17

Similar Documents

Publication Publication Date Title
JP4671019B2 (ja) 多出力型dc−dcコンバータ
JP5434371B2 (ja) 共振型スイッチング電源装置
WO2005025043A1 (ja) 同期整流型dc−dcコンバータ
WO2005053141A1 (ja) スイッチング電源装置
US20060119281A1 (en) Power conversion device
US20080037290A1 (en) Ac-dc converter and method for driving for ac-dc converter
KR101449120B1 (ko) 전원 공급 장치
US20060279968A1 (en) DC/AC converter circuit and DC/AC conversion method
JP4579883B2 (ja) 自励式プッシュプル電源
JP4876530B2 (ja) 直流変換装置
JP4442226B2 (ja) 同期整流回路および電力変換器
WO2009157330A1 (ja) Dc-dcコンバータ
JP4110477B2 (ja) Dc−dcコンバータ
JP2006191711A (ja) 直流変換装置
JP4434010B2 (ja) 直流変換装置
KR100774145B1 (ko) 자기 구동 동기 정류기를 갖는 전력 컨버터
JP4013952B2 (ja) Dc−dcコンバータ
WO2005053140A1 (ja) スイッチング電源装置
JP5103671B2 (ja) トランスおよびこのトランスを備えたスイッチング電源装置
JP5500438B2 (ja) 負荷駆動装置
JP2002320385A (ja) スイッチングコンバータ
WO2017122579A1 (ja) 位相シフト方式フルブリッジ型電源回路
JP2007189835A (ja) スイッチング電源装置
JP7129927B2 (ja) 絶縁型スイッチング電源
JP7434713B2 (ja) スイッチング電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111114

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees