明 細 書
スイッチング電源装置
技術分野
[0001] 本発明は、高効率、小型、低ノイズなスイッチング電源装置に関する。
背景技術
[0002] 図 1に従来のこの種のスイッチング電源装置の回路構成図を示す (非特許文献 1、 非特許文献 2)。図 1に示すスイッチング電源装置において、直流電源 Vdclにトラン ス Tの 1次卷線 5a (卷数 nl)を介して MOSFET (以下、 FETと称する。)等カゝらなる 主スィッチ Q1が接続され、 1次卷線 5aの両端には、抵抗 R2及びコンデンサ C2から なる並列回路とこの並列回路に直列に接続されたダイオード D3とが接続されている 。主スィッチ Q1は、制御回路 100の PWM制御によりオン Zオフするようになってい る。
[0003] また、トランス Tの 1次卷線 5aとトランス Tの 2次卷線 5bとは互いに同相電圧が発生 するように卷回されており、トランス Tの 2次卷線 5b (卷数 n2)には、ダイオード Dl, D 2とリアタトル L1とコンデンサ C4とからなる整流平滑回路が接続されている。この整流 平滑回路は、トランス Tの 2次卷線 5bに誘起された電圧 (オン Zオフ制御されたノ ル ス電圧)を整流平滑して直流出力を負荷 RLに出力する。
[0004] 制御回路 100は、図示しない演算増幅器及びフォト力ブラを有し、演算増幅器は、 負荷 RLの出力電圧と基準電圧とを比較し、負荷 RLの出力電圧が基準電圧以上とな つたときに、主スィッチ Q1に印加されるノ ルスのオン幅を狭くするように制御する。す なわち、負荷 RLの出力電圧が基準電圧以上となったときに、主スィッチ Q1のパルス のオン幅を狭くすることで、出力電圧を一定電圧に制御するようになって 、る。
[0005] 次に、このように構成されたスイッチング電源装置の動作を図 2に示すタイミングチ ヤートを参照しながら説明する。なお、図 2では、主スィッチ Q1の両端間の電圧 Qlv 、主スィッチ Q1に流れる電流 Qli、主スィッチ Q1をオン Zオフ制御する Q1制御信 号を示している。
[0006] まず、時刻 t31において、 Q1制御信号により主スィッチ Q1がオンし、直流電源 Vdc
1からトランス Tの 1次卷線 5aを介して主スィッチ Qlに電流 Qliが流れる。この電流は 、時刻 t32まで時間の経過とともに直線的に増大していく。また、 1次卷線 5aを流れる 電流 nliも電流 Qliと同様に時刻 t32まで時間の経過とともに直線的に増大していく
[0007] なお、時刻 t31から時刻 t32では、 1次卷線 5aの主スィッチ Q1側が" f則になり、且 つ 1次卷線 5aと 2次卷線 5bとは同相になっているので、ダイオード D1のアノード側が +側になるため、 5b→Dl→Ll→C4→5bと電流が流れる。
[0008] 次に、時刻 t32において、主スィッチ Q1は、 Q1制御信号により、オン状態からオフ 状態に変わる。このとき、トランス Tの 1次卷線 5aの励磁エネルギーと、リーケージイン ダクタンス Lg (2次卷線 5bと結合して ヽな 、インダクタンス)のエネルギーは、 2次卷 線 5bに伝送されないため、ダイオード D3を介してコンデンサ C2に蓄えられる。
[0009] また、時刻 t32—時刻 t33では、主スィッチ Q1がオフであるため、電流 Qli及び 1次 卷線 5aを流れる電流 nliは零になる。なお、時刻 t32から時刻 t33では、 L1→C4→ D2→L1で電流が流れて、負荷 RLに電力が供給される。
[0010] このようなスイッチング電源装置によれば、スナバ回路(C2, R2)を挿入し、主スイツ チ Q1の電圧の時間的な変化を緩やかにすることで、スイッチングノイズを低減できる と共に、トランス Tのリーケージインダクタンス Lgによる主スィッチ Q1へのサージ電圧 を抑制することができる。
非特許文献 1 :原田耕介著「スイッチング電源 ノ、ンドブック」日刊工業新聞社出版、 第 2章スイッチング電源の基本回路と設計演習 p. 27 図 2. 2
非特許文献 2 :清水和男著「高速スイッチングレギユレータ」総合電子出版社、 2. 2. 1他励型コンバータ ρ30 図 2. 5
発明の開示
[0011] しかしながら、図 1に示すスイッチング電源装置にあっては、コンデンサ C2に充電さ れた電荷を抵抗 R2によって消費させるため、損失が増大した。この損失は、変換周 波数に比例するため、小型化を目的として変換周波数を上昇させた場合には、損失 が増大し、効率が低下する欠点があった。
[0012] また、トランス Tの 1次卷線 5aに流れるトランス励磁電流は、図 4に示すように、主ス
イッチ Qlがオン時には直線的に正の値で増加していき、主スィッチ Q1がオフ時には 直線的に減少してゼロになる。即ち、トランス Tの磁束は、図 3に示すように、 B-H力 一ブの第 1象限のみ使用するため、トランス Tのコアの利用率が低ぐトランス Tが大 型化していた。
[0013] 本発明は、トランスの小型化とスィッチのゼロ電圧スイッチングを可能とし、小型、高 効率、低ノイズィ匕することができるスイッチング電源装置を提供することにある。
[0014] 本発明は前記課題を解決するために以下の構成とした。請求項 1の発明は、直流 電源の両端に接続され、トランスの 1次卷線と主スィッチとが直列に接続された第 1直 列回路と、前記主スィッチがオンした時に前記トランスの 2次卷線に出力される電圧 を整流平滑する整流平滑回路と、前記主スィッチの両端又は前記トランスの 1次卷線 の両端に接続され、補助スィッチとクランプコンデンサとが直列に接続された第 2直列 回路と、前記トランスの 1次卷線の両端に接続され、補助リアタトルと第 1ダイオードと スナバコンデンサとが直列に接続された第 3直列回路と、前記補助スィッチの両端に 接続され、第 2ダイオードと前記スナバコンデンサとが直列に接続された第 4直列回 路と、前記主スィッチと前記補助スィッチとを交互にオン Zオフさせる制御回路とを備 え、前記主スィッチのオン時に前記スナバコンデンサに電荷を充電し、前記主スイツ チのオフ時に前記スナバコンデンサの電荷を前記クランプコンデンサに放電させ前 記主スィッチの電圧上昇の傾きを緩和させることを特徴とする。
[0015] 請求項 2の発明では、前記制御回路は、前記補助スィッチをオンさせて前記トラン スのコアを飽和させ励磁電流が増大した時に、前記補助スィッチをオフさせて前記主 スィッチをゼロ電圧スイッチングさせることを特徴とする。
[0016] 請求項 3の発明では、前記整流平滑回路は、前記トランスの 2次卷線と 3次卷線と の第 5直列回路と、この第 5直列回路の両端に接続された第 1整流ダイオードと平滑 コンデンサとの第 6直列回路と、前記第 2次卷線と前記 3次卷線との接続点と前記第 1整流ダイオードと前記平滑コンデンサとの接続点とに接続された第 2整流ダイォー ドとを有することを特徴とする。
[0017] 請求項 4の発明では、前記トランスのコアには前記トランスの 1次卷線と前記 2次卷 線とがリーケージインダクタンスをもつように卷回され、前記トランスの 1次卷線と前記
3次卷線とが前記 1次卷線と前記 2次卷線とのリーケージインダクタンスより小さなリー ケージインダクタンスをもつように卷回されてなることを特徴とする。
[0018] 請求項 5の発明では、前記トランスのコアの磁路の一部に断面積の少ない部分を 設けたことを特徴とする。
[0019] 請求項 6の発明では、直流電源の両端に接続され、トランスの 1次卷線と主スィッチ とが直列に接続された第 1直列回路と、前記主スィッチがオフした時に前記トランスの 2次卷線に出力される電圧を整流平滑する整流平滑回路と、前記主スィッチの両端 又は前記トランスの 1次卷線の両端に接続され、補助スィッチとクランプコンデンサと が直列に接続された第 2直列回路と、前記トランスの 1次卷線の両端に接続され、補 助リアタトルと第 1ダイオードとスナバコンデンサとが直列に接続された第 3直列回路 と、前記補助スィッチの両端に接続され、第 2ダイオードと前記スナバコンデンサとが 直列に接続された第 4直列回路と、前記第 1スィッチと前記第 2スィッチとを交互にォ ン Zオフさせる制御回路とを備え、前記主スィッチのオン時に前記スナバコンデンサ に電荷を充電し、前記補助スィッチのオン時に前記クランプコンデンサの電荷を、前 記 2次卷線を介して前記整流平滑回路に放電し、前記主スィッチのオフ時に前記ス ナパコンデンサの電荷を前記クランプコンデンサに放電させ前記主スィッチの電圧上 昇の傾きを緩和させることを特徴とする。
[0020] 請求項 7の発明では、前記整流平滑回路は、前記トランスの 2次卷線の両端に接続 された整流ダイオードと平滑コンデンサとの直列回路を有することを特徴とする。
[0021] 以上説明したように、本発明によれば、ゼロ電圧スイッチングを達成でき、共振作用 により電圧の立ち上がり、立下がりも緩やかとなり、低ノイズ、高効率なスイッチング電 源装置を提供することができる。
[0022] また、トランスのコアの磁束利用率が向上し、トランスを小型化することができる。ま た、スナバコンデンサの容量を調整することにより、主スィッチのオフ時の電圧上昇の 傾きを緩和でき、トランスのコアの磁束利用率も調整でき、スナバコンデンサのェネル ギ一は出力に放出されるため、低ノイズ、小型化及び高効率化できる。
図面の簡単な説明
[0023] [図 1]図 1は、従来のスイッチング電源装置を示す回路構成図である。
[図 2]図 2は、従来のスイッチング電源装置の各部における信号のタイミングチャート である。
[図 3]図 3は、従来のスイッチング電源装置に設けられたトランスの B— H特性を示す 図である。
[図 4]図 4は、従来のスイッチング電源装置に設けられたトランスの励磁電流のタイミン グチャートである。
[図 5]図 5は、実施例 1のスイッチング電源装置を示す回路構成図である。
[図 6]図 6は、実施例 1のスイッチング電源装置の各部における信号のタイミングチヤ ートである。
[図 7]図 7は、実施例 1のスイッチング電源装置のスィッチ Q1のターンオン時の各部 における信号の詳細を示すタイミングチャートである。
[図 8]図 8は、実施例 1のスイッチング電源装置のスィッチ Q1のターンオフ時の各部 における信号の詳細を示すタイミングチャートである。
[図 9]図 9は、実施例 1のスイッチング電源装置のスィッチ Q1のターンオフ時において スナバコンデンサ Cxの大きさに応じて立ち上がり時間が変化する様子を示す図であ る。
[図 10]図 10は、実施例 1のスイッチング電源装置のコア が低いトランスの B— H特性 を示す図である。
[図 11]図 11は、実施例 1のスイッチング電源装置のコア が高いトランスの B— H特性 を示す図である。
[図 12]図 12は、実施例 1のスイッチング電源装置に設けられたトランスに流れる電流 のタイミングチャートである。
[図 13]図 13は、実施例 2のスイッチング電源装置を示す回路構成図である。
[図 14]図 14は、実施例 2のスイッチング電源装置に設けられたトランスの構造図であ る。
[図 15]図 15は、実施例 3のスイッチング電源装置を示す回路構成図である。
[図 16]図 16は、実施例 3のスイッチング電源装置の各部における信号のタイミングチ ヤートである。
[図 17]図 17は、実施例 3のスイッチング電源装置のスィッチ Q 1のターンオン時の各 部における信号の詳細を示すタイミングチャートである。
[図 18]図 18は、実施例 3のスイッチング電源装置のスィッチ Q1のターンオフ時の各 部における信号の詳細を示すタイミングチャートである。
発明を実施するための最良の形態
[0024] 以下、本発明に係るスイッチング電源装置の実施の形態を、図面を参照して詳細 に説明する。
実施例 1
[0025] 実施例 1のスイッチング電源装置は、補助リアタトルを設け、主スィッチをオンした時 にダイオードを介して接続されたスナバコンデンサを充電して、主スィッチをオフした 時にクランプコンデンサに放電することにより、主スィッチのオフ時の電圧上昇の傾き を緩やかにすると共に、クランプコンデンサに直列に接続された補助スィッチをオン することにより、トランスの磁束をマイナス側に偏磁させ、磁束の変化範囲を拡大する とともに励磁電流が増大した時に、補助スィッチをオフさせて主スィッチをゼロ電圧ス イッチング (ZVS)させることにより、スィッチの ZVSを確立させ、高効率で低ノイズィ匕 すると共にトランスを小型化することを特徴とする。
[0026] 図 5は実施例 1のスイッチング電源装置の回路構成図である。図 5に示すスィッチン グ電源装置において、直流電源 Vdclの両端にはトランス T1の 1次卷線 5a (卷数 nl )と FETからなるスィッチ Q1 (主スィッチ)との直列回路が接続されている。スィッチ Q 1の両端にはダイオード D4が並列に接続されている。
[0027] トランス T1の 1次卷線 5aの一端とスィッチ Q1の一端との接続点には FETからなる スィッチ Q2 (補助スィッチ)の一端が接続され、スィッチ Q2の他端はクランプコンデン サ C1を介して直流電源 Vdclの正極に接続されている。なお、スィッチ Q2の他端は クランプコンデンサ C 1を介して直流電源 Vdc 1の負極に接続されて!ヽてもよ!/、。
[0028] スィッチ Q2の両端にはダイオード D3が並列に接続されている。また、ダイオード 4は、スィッチ Q1の寄生ダイオードであってもよぐダイオード D3はスィッチ Q2の寄 生ダイオードであってもよ 、。スィッチ Q2の両端にはダイオード Dx2とスナバコンデ ンサ Cxとの直列回路が接続されている。トランス T1の 1次卷線 5aの両端には、補助
リアタトル Lxとダイオード Dxlとスナバコンデンサ Cxとの直列回路が接続されている
[0029] コンデンサ Cxとダイオード Dxlとの接続点とクランプコンデンサ C1とスィッチ Q2と の接続点とにはダイオード Dx2が接続されて ヽる。コンデンサ Cxの容量を調整する ことにより、スィッチ Q1のオフ時にスィッチ Q1の電圧上昇の傾きを緩和させるように なっている。
[0030] スィッチ Ql, Q2は、共にオフとなる期間(デッドタイム)を有し、制御回路 10の PW M制御により交互にオン Zオフする。
[0031] トランス T1のコアには、 1次卷線 5aとこの卷線に対して同相の 2次卷線 5b (卷数 n2 )とが巻回されており、 2次卷線 5bの一端はダイオード D1のアノードに接続され、ダイ オード D1の力ソードと 2次卷線 5bの他端とはダイオード D2に接続されている。ダイォ ード D2の両端にはリアタトル L1とコンデンサ C4との直列回路が接続されている。ダ ィオード D1とダイオード D2とコンデンサ C4とリアタトル L1とで整流平滑回路を構成 する。このコンデンサ C4は直流出力を負荷 RLに出力する。
[0032] 制御回路 10は、スィッチ Q1とスィッチ Q2とを交互にオン Zオフ制御し、負荷 RLの 出力電圧が基準電圧以上となったときに、スィッチ Q1に印加されるパルスのオン幅 を狭くし、スィッチ Q2に印加されるパルスのオン幅を広くするように制御する。すなわ ち、負荷 RLの出力電圧が基準電圧以上となったときに、スィッチ Q1のノルスのオン 幅を狭くすることで、出力電圧を一定電圧に制御するようになって!/ヽる。
[0033] また、トランス T1の 1次卷線 5aには、通常大きさの等しい交流電流が流れるため、 磁束は、 B— Hカーブ上のゼロを中心にして、第 1象限と第 3象限とに等しく増減する 。しかし、回路には損失を伴うため、磁束は完全に対称とはならず、第 1象限が主体と なる。
[0034] このため、実施例 1のトランス T1は、コアの透磁率 を高くすること〖こより、図 11に 示すように一定の正磁界 Ηに対して磁束 Β (正確には Βは磁束密度であり、磁束 φ = B' Sで、 Sはコアの断面積である力 ここでは S = lとし、 φ =Bとした。)が Bmで飽和 し、一定の負磁界 Hに対して磁束 Bがー Bmで飽和するようになっている。磁界 Hは電 流 iの大きさに比例して発生する。このトランス T1では、 B— Hカーブ上を磁束 Bが Ba
→Bb→Bc→Bd→Be→Bf→Bgと移動し、磁束の動作範囲が広範囲となって 、る。 B— Hカーブ上の Ba— Bb間及び Bf— Bg間は飽和状態である。
[0035] なお、図 10では、コアの透磁率 が低い場合の B— Hカーブを示している力 コア の透磁率 が低い場合には、コアが飽和していない。
[0036] 次にこのように構成された実施例 1のスイッチング電源装置の動作を図 6乃至図 9、 図 12に示すタイミングチャートを参照しながら説明する。図 6は実施例 1のスィッチン グ電源装置の各部における信号のタイミングチャートである。図 7は実施例 1のスイツ チング電源装置のスィッチ Q 1のターンオン時の各部における信号の詳細を示すタイ ミングチャートである。図 8は実施例 1のスイッチング電源装置のスィッチ Q 1のターン オフ時の各部における信号の詳細を示すタイミングチャートである。
[0037] なお、図 6乃至図 8では、スィッチ Q1の両端間の電圧 Qlv、スィッチ Q1に流れる電 流 Qli、スィッチ Q2の両端間の電圧 Q2v、スィッチ Q2に流れる電流 Q2i、コンデン サ Cxの両端間の電圧 Cxvを示して!/、る。
[0038] まず、時刻 tl (時刻 ti l一 tl2に対応)において、スィッチ Q1をオンさせると、 Vdcl →5a→Ql→Vdclで電流が流れる。また、この時刻に、トランス T1の 2次卷線 5bに も電圧が発生し、 5b→Dl→Ll→C4→5bで電流が流れる。また、スィッチ Q1をオフ させた時に、 L 1→C4→D2→L 1で電流が流れて負荷 RLに電力を供給する。
[0039] また、スィッチ Q1がオンした時、トランス T1の 1次卷線 5aに電流 nliが流れて、トラ ンス T1の励磁インダクタンスにエネルギーが蓄えられる。この電流 nliは、図 12に示 すように、時刻 tlで電流値 a (負値)、時刻 tlbで電流値 b (負値)、時刻 tl 3で電流値 c (ゼロ)、時刻 t2で電流値 d (正値)へと変化していく。図 11に示す B— Hカーブ上で は、磁束は、 Ba→Bb→Bc→Bdへと変化していく。なお、図 11に示す Ba— Bgと図 1 2に示す a— gとは対応して 、る。
[0040] また、このとき、コンデンサ Cxには、 Vdcl→Lx→Dxl→Cx→Ql→Vdclで電流が 流れる。コンデンサ Cxは、補助リアタトル Lxとコンデンサ Cxとの共振作用により、直 流電源の電圧 Vdc 1とクランプコンデンサ C 1との電圧の和の電圧まで上昇する。
[0041] 次に、時刻 t2 (t21— 24)において、スィッチ Q1をオフさせると、トランス T1の励磁 インダクタンスに蓄えられたエネルギーによりコンデンサ Cxの電荷は、 5a→Cx→Dx
2→Cl→5aで放電し、クランプコンデンサ CIに移動する。このとき、コンデンサ Cxの 作用により、スィッチ Q1の電圧 Qlvは緩やかに立ち上がる。スィッチ Q1の電圧の立 ち上がりは、図 9に示すように、コンデンサ Cxの容量が大きいほど緩やかになる。
[0042] そして、コンデンサ Cxの電圧が減少して、ゼロ電圧となった時点で、スィッチ Q2を オンさせることにより、スィッチ Q2は、ゼロ電圧スィッチとなる。なお、電流 nliは、時 刻 t2から時刻 t20において、電流値 d (正値)から電流値 e (ゼロ)に変化する。図 11 に示す B— Hカーブ上では、磁束は、 Bd→Beへと変化する。
[0043] また、トランス T1の励磁インダクタンスのエネルギーの放出が完了すると、時刻 t20 一時刻 t3において、クランプコンデンサ C1に蓄えられた電荷は、 Cl→Q2→5a→C 1に流れて、トランス T1の磁束をリセットする。
[0044] 時刻 t20—時刻 t3にお!/、ては、クランプコンデンサ C1に蓄えられたエネルギーがト ランス T1の 1次卷線 5aに帰還されるので、電流 nliは、図 12に示すように負値となる 。電流 nliは、時刻 t20—時刻 t2aにおいては、電流値 e (ゼロ)力 電流値 f (負値)に 変化する。図 11に示す B— Hカーブ上では、磁束は、 Be→Bfへと変化していく。なお 、時刻 t2から時刻 t20における面積 Sと時刻 t20—時刻 t2aにおける面積 Sとは等し い。この面積 Sはクランプコンデンサ C1に蓄えられたトランス T1のエネルギーに相当 する。
[0045] 次に、電流 nliは、時刻 t2a—時刻 t3においては、電流値 f (負値)から電流値 g (負 値)に変化する。図 11に示す B— Hカーブ上では、磁束は、 Bf→Bgへと変化していく 。時刻 t2a—時刻 t3における面積 Eは、クランプコンデンサ C1に蓄えられたコンデン サ Cxのエネノレギーに相当する。
[0046] 即ち、クランプコンデンサ C1に蓄えられたエネルギーは、トランス T1のエネルギー とコンデンサ Cxのエネルギーとを合わせたものであるため、電流 nliは、リセット時に コンデンサ Cxから供給されるエネルギー分だけ多くなるので、磁束は第 3象限に移 動して、飽和領域 (Bf - Bg)に達し、電流 nliが増大し、時刻 t3 (時刻 tlも同様)で最 大となる。電流 nliは、スィッチ Q2のオン期間の終了間際で増大しており、トランス T 1の飽和時の電流である。
[0047] また、この時刻 t3には、スィッチ Q2の電流 Q2iも最大となる。この時刻に、スィッチ
Q2をオフさせることにより、スィッチ Qlの電圧 Qlvは急速に低下してゼロとなる。この とき、スィッチ Q1をオンさせることにより、スィッチ Q1の ZVSを達成できる。
[0048] また、スィッチ Q1の ZVSを達成するためのスィッチ Q2のオフ直前の電流は、スイツ チ Q1と並列に接続されるコンデンサの容量に依存し、容量が小さいほど電流は小さ くてよい。従って、コンデンサの容量を小さく選定する力 容量が小さい場合、スイツ チ Q1のオフ時の電圧の傾きが増大し、スィッチの損失及びノイズが増大する。このた め、スィッチ Q1のオン時の並列容量は小さぐスィッチ Q1のオフ時の並列容量は大 きいのが望ましい。そこで、実施例 1では、スィッチ Q1のオン時の容量は、小さく設定 し (スィッチ Q1のドレイン 'ソース間の寄生容量でもよい)、スィッチ Q1のオフ時には ダイオード Dx2を介してコンデンサ Cxを並列に付カ卩している。
[0049] また、図 9に示すように、コンデンサ Cxの容量を十分に大きくすることにより、スイツ チ Q1のオフ時のスィッチ Q1の電圧上昇の傾き(dvZdt)を緩和させるので、スィッチ Q1のノイズ及び損失を低減することができる。
[0050] また、コアの透磁率 を高くし、且つコンデンサ Cxを大きくすることにより、コンデン サ Cxのエネルギーをクランプコンデンサ C1に移動し、トランス T1の磁束を第 3象限 側にシフトするため、トランス T1の利用範囲が拡大して電流が増大し、スィッチ Q1の ZVSを容易に達成できる。特に、トランス T1のコアの飽和領域までいった場合より電 流が大きくなり、スィッチ Q1の ZVS動作が容易になる。
実施例 2
[0051] 次に本発明の実施例 2のスイッチング電源装置を説明する。図 13は実施例 2のスィ ツチング電源装置を示す回路構成図である。図 13に示す実施例 2のスイッチング電 源装置は、図 5に示す実施例 1のスイッチング電源装置に対して、トランス T2の 2次 側回路が異なるので、その部分についてのみ説明する。
[0052] トランス T2には、 1次卷線 5a (卷数 nl)と 2次卷線 5b (卷数 n2)と 3次卷線 5c (卷数 n3)が卷回されている。
[0053] トランス T2の 2次卷線 5bと 3次卷線 5cとの直列回路の両端には、ダイオード D6とコ ンデンサ C4との直列回路が接続されて 、る。 2次卷線 5bと 3次卷線 5cとの接続点と ダイオード D6とコンデンサ C4との接続点とには、ダイオード D5が接続されている。 1
次卷線 5aと 2次卷線 5bとは同相に卷回され、 1次卷線 5aと 3次卷線 5cとは逆相に卷 回されている。
[0054] トランス T2の 2次卷線 5bを 1次卷線 5aと疎結合させ、 1次卷線 5a及び 2次卷線 5b 間のリーケージインダクタンスにより、トランス T2に直列に接続されるリアタトル(図示 せず)を代用している。トランス T2の 3次卷線 5cを 1次卷線 5aとやや疎結合させてい る。
[0055] このように構成された実施例 2のスイッチング電源装置の動作を説明する。基本的 な動作は、実施例 1の動作と同様であり、ここでは、トランス T2の 2次側回路の動作を 中心に説明する。
[0056] まず、スィッチ Q1をオンさせると、 Vdcl→5a→Ql→Vdclで電流が流れる。また、 この時刻に、トランス T2の 2次卷線 5bにも電圧が発生し、 5b→D5→C4→5bで電流 が流れる。このため、ダイオード D5の電流が直線的に増大する。
[0057] 次に、スィッチ Q1をオフさせると、トランス T2の 1次卷線 5a及び 2次卷線 5b間のリ 一ケージインダクタンスに蓄えられたエネルギーは、トランス T2を介して 2次側に還流 される。 2次側では、トランス T2の 3次卷線 5cに電圧が誘起されるため、 5c→D6→C 4→5b→5cと電流が流れる。このため、ダイオード D6に電流が流れる。
[0058] このように、トランス T2の 1次卷線 5aに直列に接続されるインダクタンスの値を大きく し、スィッチ Q1がオン時に蓄えられるエネルギーを、トランス T2を介して 2次側に還 流するため、効率が良くなる。また、ダイオード D5及びダイオード D6により、スィッチ Q1のオン、オフ期間に 2次側電流が流れて連続的となる。このため、コンデンサ C4 のリップル電流も減少する。
[0059] 図 14は実施例 2のスイッチング電源装置に設けられたトランスの構造図である。図 1 4に示すトランス T2は、 日の字型のコア 30を有し、コア 30のコア部 30aには、 1次卷 線 5aと 3次卷線 5cとが近接して卷回されている。これにより、 1次及び 3次卷線間にわ ずかなリーケージインダクタンスを持たせている。また、コア 30にはパスコア 30cとギヤ ップ 31が形成され、外周コアには 2次卷線 5bが卷回されている。即ち、パスコア 30c により、 1次卷線 5aと 2次卷線 5bを疎結合させることにより、リーケージインダクタンス を大きくして ヽる。
[0060] トランス T2のコア 30にはトランス T2の 1次卷線 5aと 2次卷線 5bとがリーケージイン ダクタンスをもつように卷回され、トランス T2の 1次卷線 5aと 3次卷線 5cとが 1次卷線 5 aと 2次卷線 5bとのリーケージインダクタンスより小さなリーケージインダクタンスをもつ ように卷回されてなる。
[0061] また、外周コア上で且つ 1次卷線 5aと 2次卷線 5bとの間に、凹部 30bが 2箇所形成 されている。この凹部 30bにより、外周コアの磁路の一部の断面積が他の部分よりも 狭くなり、その部分のみが飽和するので、コア損失を低減できる。
[0062] このように、トランス T2のコアの形状と卷線の工夫により、スイッチング電源装置を小 型化、低価格ィ匕することができる。
実施例 3
[0063] 次に本発明の実施例 3のスイッチング電源装置を説明する。図 15は実施例 3のスィ ツチング電源装置を示す回路構成図である。図 15に示す実施例 3のスイッチング電 源装置は、図 5に示す実施例 1のスイッチング電源装置に対して、トランス T3の 2次 側回路が異なるので、その部分についてのみ説明する。
[0064] トランス T3のコアには、 1次卷線 5aとこの卷線に対して逆相の 2次卷線 5b (卷数 n2 )とが巻回されており、 2次卷線 5bの一端はダイオード D1のアノードに接続され、ダイ オード D1の力ソードと 2次卷線 5bの他端とはコンデンサ C4に接続されている。ダイ オード D1とコンデンサ C4とで整流平滑回路を構成する。このコンデンサ C4はダイォ ード D1の整流電圧を平滑して直流出力を負荷 RLに出力する。
[0065] 次にこのように構成された実施例 3のスイッチング電源装置の動作を図 16乃至図 1 8に示すタイミングチャートを参照しながら説明する。図 16は実施例 3のスイッチング 電源装置の各部における信号のタイミングチャートである。図 17は実施例 3のスイツ チング電源装置のスィッチ Q 1のターンオン時の各部における信号の詳細を示すタイ ミングチャートである。図 18は実施例 3のスイッチング電源装置のスィッチ Q1のター ンオフ時の各部における信号の詳細を示すタイミングチャートである。
[0066] なお、図 16乃至図 18では、スィッチ Q1の両端間の電圧 Qlv、スィッチ Q1に流れ る電流 Qli、スィッチ Q2の両端間の電圧 Q2v、スィッチ Q2に流れる電流 Q2i、コン デンサ Cxに流れる電流 Cxi、コンデンサ Cxの両端間の電圧 Cxv、ダイオード DI
流れる電流 Dliを示して!/、る。
[0067] 図 16乃至図 18のタイミングチャートは、図 6乃至図 8のタイミングチャートに略同様 であり、トランス T3の 2次側回路の動作のみが異なるので、この部分のみの動作を説 明する。
[0068] まず、時刻 tl (時刻 ti l一 tl2に対応)において、スィッチ Q1をオンさせると、 Vdcl →5a→Ql→Vdclで電流が流れる。このとき、ダイオード D1には電流は流れない。
[0069] 次に、時刻 t2 (t21— 24)において、スィッチ Q1をオフさせて、コンデンサ Cxによ りスィッチ Q1のオフ時の電圧上昇の傾きを緩和することができる。また、コンデンサ C Xに蓄えられたエネルギーは、ダイオード Dx2を介してクランプコンデンサ C1に蓄え られ、スィッチ Q2をオンした時にトランス T3の 2次卷線 5bに出力される。このため、ダ ィオード D1に電流 Dliが流れて負荷 RLに電力が供給される。
[0070] このように実施例 3のスイッチング電源装置においても、実施例 1のスイッチング電 源装置と効果と同様な得られる。
産業上の利用可能性
[0071] 本発明のスイッチング電源装置は、 DC— DC変換型の電源回路や AC— DC変換型 の電源回路に適用可能である。