JP4285133B2 - スイッチング電源 - Google Patents

スイッチング電源 Download PDF

Info

Publication number
JP4285133B2
JP4285133B2 JP2003270034A JP2003270034A JP4285133B2 JP 4285133 B2 JP4285133 B2 JP 4285133B2 JP 2003270034 A JP2003270034 A JP 2003270034A JP 2003270034 A JP2003270034 A JP 2003270034A JP 4285133 B2 JP4285133 B2 JP 4285133B2
Authority
JP
Japan
Prior art keywords
main switch
series
diode
input voltage
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003270034A
Other languages
English (en)
Other versions
JP2004248485A (ja
Inventor
耕司 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2003270034A priority Critical patent/JP4285133B2/ja
Priority to US10/751,641 priority patent/US6917527B2/en
Publication of JP2004248485A publication Critical patent/JP2004248485A/ja
Application granted granted Critical
Publication of JP4285133B2 publication Critical patent/JP4285133B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、第１主スイッチと第２主スイッチと複数個の磁性素子とを一次側で直列に接続するスイッチング電源に関するものである。
また、本発明は、第１コンバータと第２コンバータとを直列に接続するスイッチング電源に関するものである。
従来のスイッチング電源は、２台の１石式コンバータの一次側を直列接続し、二次側を並列接続している（例えば、特許文献１参照。）。このような構成は、大出力化および主スイッチの耐圧の軽減に好適である。
また、従来のスイッチング電源は、電圧を分割する第１主スイッチ及び第２主スイッチと、トランスの磁束をリセットするコンデンサと補助スイッチとの直列回路とを具備する（例えば、特許文献２及び特許文献３参照。）。このような構成は、主スイッチの電圧ストレスが小さく、かつデューティ比が広範囲に設定できる。
次に、具体的な例をあげて説明する。図２５は、従来のスイッチング電源の一実施例を示す構成図である。
同図において、入力電圧Ｖｉｎと、第２主スイッチＱ２と、インダクタＬ４と、トランスＴ２の一次巻線Ｎ１２と、インダクタＬ２と、トランスＴ１の一次巻線Ｎ１１と、第１主スイッチＱ１と、電流検出手段である抵抗Ｒｓｅｎと、は直列に接続する。
詳しくは、一端（ソース）に入力電圧Ｖｉｎの負極である共通電位ＣＯＭを、抵抗Ｒｓｅｎを介して、接続する第１主スイッチＱ１を備える。
また、一端（ドレイン）に入力電圧Ｖｉｎの正極を接続する第２主スイッチＱ２を備える。
さらに、インダクタＬ２及びトランスＴ１は第１磁性素子（インダクタＬ２及びトランスＴ１）を形成する。
また、第１磁性素子（インダクタＬ２及びトランスＴ１）の一端には、第１主スイッチＱ１の他端（ドレイン）を接続する。
さらに、第１磁性素子（インダクタＬ２及びトランスＴ１）は、第１主スイッチＱ１及び第２主スイッチＱ２のオンオフにより出力Ｖｏｕｔとなる電圧を誘起する。
さらに、インダクタＬ４及びトランスＴ２は第２磁性素子（インダクタＬ４及びトランスＴ２）を形成する。
また、第２磁性素子（インダクタＬ４及びトランスＴ２）の一端には、第２主スイッチＱ２の他端（ソース）を接続し、他端に第１磁性素子（インダクタＬ２及びトランスＴ１）の他端を接続する。
さらに、第２磁性素子（インダクタＬ４及びトランスＴ２）は、第１主スイッチＱ１及び第２主スイッチＱ２のオンオフにより出力Ｖｏｕｔとなる電圧を誘起する。
したがって、第１磁性素子（インダクタＬ２及びトランスＴ１）と第２磁性素子（インダクタＬ４及びトランスＴ２）とは、電位点Ｖｍを接続点として、直列接続する。
また、第１磁性素子（インダクタＬ２及びトランスＴ１）と第２磁性素子（インダクタＬ４及びトランスＴ２）との直列回路と並列に、コンデンサＣ８と補助スイッチＱ４との直列回路を接続する。
そしてまた、トランスＴ１の二次巻線Ｎ２１にはダイオードＤ１及びダイオードＤ２を接続し、さらにインダクタＬ１及びコンデンサＣ１を接続し、さらにまた負荷Ｌｏａｄを接続する。
また、トランスＴ２の二次巻線Ｎ２２にはダイオードＤ５及びダイオードＤ６を接続し、さらにインダクタＬ３及びコンデンサＣ１を接続し、さらにまた負荷Ｌｏａｄを接続する。
したがって、第１磁性素子（インダクタＬ２及びトランスＴ１）におけるトランスＴ１の二次巻線Ｎ２１の出力と、第２磁性素子（インダクタＬ４及びトランスＴ２）におけるトランスＴ２の二次巻線Ｎ２２の出力とを並列に接続する。
また、第１主スイッチＱ１と第２主スイッチＱ２とは同位相でオンオフし、第１主スイッチＱ１と補助スイッチＱ４とはそれぞれ相補的にオンオフすると共に、第２主スイッチＱ２と補助スイッチＱ４とはそれぞれ相補的にオンオフする。
ここで、インダクタＬ２はトランスＴ１の漏れインダクタンス成分または外付けのインダクタであり、インダクタＬ４はトランスＴ２の漏れインダクタンス成分または外付けのインダクタである。
また、インダクタＬ２とインダクタＬ４とは電気的特性がほぼ同一のものを配置し、トランスＴ１とトランスＴ２とは電気的特性がほぼ同一のものを配置する。
このような構成では、トランスＴ１とトランスＴ２とで負荷をほぼ均等に分担するため負荷が大きいアプリケーションに好適である。
また、トランスＴ１とトランスＴ２を薄型にし、スイッチング電源全体を薄型化するアプリケーションに好適である。
そしてまた、第１主スイッチＱ１、第２主スイッチＱ２及び補助スイッチＱ４はＭＯＳＦＥＴで形成する。ＭＯＳＦＥＴのドレイン・ソース間は寄生のボディーダイオードを有する。
また、第１主スイッチＱ１と並列にコンデンサＣ２を接続し、第２主スイッチＱ２と並列にコンデンサＣ３を接続する。コンデンサＣ２は第１主スイッチの寄生容量または外付けのコンデンサであり、コンデンサＣ３は第２主スイッチＱ２の寄生容量または外付けのコンデンサである。
そしてまた、第１主スイッチＱ１と第２主スイッチＱ２とは電気的特性がほぼ同一のものを配置し、コンデンサＣ２とコンデンサＣ３とは電気的特性がほぼ同一のものを配置する。
このような構成では、第１主スイッチと第２主スイッチとは電圧ストレスを分担するため、耐圧が低い素子を利用できる。耐圧が低い素子は、オン抵抗が低く、低コストである。
さらに、第１主スイッチＱ１と第２主スイッチＱ２とは同位相であるので、制御回路は簡便で低コストになる。
また、抵抗Ｒｓｅｎに発生する電圧は、電流フィードバック及び過電流抑制等の制御または保護に利用する。回路構成を簡便とするために、抵抗Ｒｓｅｎは、その一端を共通電位ＣＯＭに接続して配置する。
こうして、一般的には、抵抗Ｒｓｅｎの配置により、第１主スイッチと第２主スイッチと第１磁性素子と第２磁性素子との直列回路の配置には非対称性が生じる。
このような、図２５の従来例の動作を説明する。
まず、第１主スイッチＱ１はオン、第２主スイッチＱ２はオン及び補助スイッチＱ４はオフの動作状態のときを説明する。
このとき、第１磁性素子（インダクタＬ２及びトランスＴ１）と第２磁性素子（インダクタＬ４及びトランスＴ２）との直列回路は入力電圧Ｖｉｎにより励磁する。また、ダイオードＤ１及びダイオードＤ５はオンとなり、ダイオードＤ２及びダイオードＤ６はオフとなり、インダクタＬ１及びインダクタＬ３は励磁する。
そして、第１主スイッチＱ１と第２主スイッチＱ２とを共にオフとすることで後述の動作状態へ遷移する。
次に、第１主スイッチＱ１はオフ、第２主スイッチＱ２はオフ及び補助スイッチＱ４はオンの動作状態のときを説明する。
このとき、第１磁性素子（インダクタＬ２及びトランスＴ１）と第２磁性素子（インダクタＬ４及びトランスＴ２）との直列回路はコンデンサＣ８の電圧によりリセットする。また、ダイオードＤ１及びダイオードＤ５はオフとなり、ダイオードＤ２及びダイオードＤ６はオンとなり、インダクタＬ１及びインダクタＬ３はリセットする。
そして、補助スイッチＱ４をオフとすることで前述の動作状態へ遷移する。
このようにして、トランスＴ１、インダクタＬ２、トランスＴ２及びインダクタＬ４は磁気飽和することなく励磁とリセットを繰り返す。
また、コンデンサＣ８の充電電流と放電電流は、共に、第２磁性素子（インダクタＬ４及びトランスＴ２）、第１磁性素子（インダクタＬ２及びトランスＴ１）、補助スイッチＱ４及びコンデンサＣ８の回路に流れる。
そしてまた、第１磁性素子（インダクタＬ２及びトランスＴ１）におけるトランスＴ１の二次巻線Ｎ２１に誘起する電圧は、ダイオードＤ１及びダイオードＤ２で整流し、インダクタＬ１及びコンデンサＣ１で平滑し、負荷Ｌｏａｄへ電力を供給する。
同様に、第２磁性素子（インダクタＬ４及びトランスＴ２）におけるトランスＴ２の二次巻線Ｎ２２に誘起する電圧は、ダイオードＤ５及びダイオードＤ６で整流し、インダクタＬ３及びコンデンサＣ１で平滑し、負荷Ｌｏａｄへ電力を供給する。
そして、コンデンサＣ１には、共通電位ＧＮＤを基準として、出力電圧Ｖｏｕｔが発生する。
こうして、図２５の従来例は、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに変換する。また、オンとオフとの時間の割合（デューティ比）が増加すると、出力電圧Ｖｏｕｔは上昇し、オンとオフとの時間の割合（デューティ比）が減少すると、出力電圧Ｖｏｕｔは低下する。
また、図２５の従来例において、補助スイッチＱ４及びコンデンサＣ８は、第１磁性素子（インダクタＬ２及びトランスＴ１）及び第２磁性素子（インダクタＬ４及びトランスＴ２）を好適にリセットするため、第１主スイッチＱ１及び第２主スイッチＱ２のデューティ比は広範囲に設定できる。
さらにまた、インダクタＬ２及びインダクタＬ４並びにコンデンサＣ２及びコンデンサＣ３は、第１主スイッチＱ１及び第２主スイッチＱ２並びに補助スイッチＱ４のスイッチング時の損失を抑制するように作用する。特に、ターンオン時の損失を抑制する。
次に、図２６を用いて図２５の従来例の特性を説明する。図２６は、図２５の従来例における第１主スイッチＱ１のドレイン・ソース間の電圧（Ｖｄｓ＿Ｑ１）及び第２主スイッチＱ２ドレイン・ソース間の電圧（Ｖｄｓ＿Ｑ２）の動作波形である。
同図より、電圧（Ｖｄｓ＿Ｑ１）のストレスと電圧（Ｖｄｓ＿Ｑ２）のストレスとはバランスしていない。これは、トランスＴ１、インダクタＬ２、トランスＴ２、インダクタＬ４及びその他の寄生素子、あるいはオンオフのタイミングのばらつき等が影響する。
特に、図２５の従来例は、微小な抵抗Ｒｓｅｎでも、その対称性が大きく崩れ、電圧（Ｖｄｓ＿Ｑ１）と電圧（Ｖｄｓ＿Ｑ２）とは大きくずれるという特性がある。
電圧（Ｖｄｓ＿Ｑ１）のストレスと電圧（Ｖｄｓ＿Ｑ２）のストレスとのバランスが崩れると、効率の低下、信頼性の低下等の問題が発生する。
さらに、別の従来例を説明する。図２７は、第２の従来のスイッチング電源の一実施例を示す構成図である。なお、図２５の従来例と同じ要素には同一符号を付し、説明を省略する。
図２７の従来例は、第１磁性素子（インダクタＬ２及びトランスＴ１）と第２磁性素子（インダクタＬ４及びトランスＴ２）との接続点である電位点Ｖｍに関して、電位点Ｖｍと入力電圧Ｖｉｎの負極である共通電位ＣＯＭとの間にバルクコンデンサＣ６を配置し、電位点Ｖｍと入力電圧Ｖｉｎの正極との間にバルクコンデンサＣ７を配置する。
このような、図２７の従来例の概略の動作は、図２５の従来例の動作とほぼ同様に、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに変換する。
そして、バルクコンデンサＣ６及びバルクコンデンサＣ７は、電位点Ｖｍを平滑する。したがって、第１主スイッチＱ１のドレイン・ソース間の電圧（Ｖｄｓ＿Ｑ１）及び第２主スイッチＱ２ドレイン・ソース間の電圧（Ｖｄｓ＿Ｑ２）をバランスするように働く。
次に、図２８を用いて図２７の従来例の特性を説明する。図２８は、図２７の従来例における第１主スイッチＱ１のドレイン・ソース間の電圧（Ｖｄｓ＿Ｑ１）及び第２主スイッチＱ２ドレイン・ソース間の電圧（Ｖｄｓ＿Ｑ２）の動作波形である。
同図より、電圧（Ｖｄｓ＿Ｑ１）と電圧（Ｖｄｓ＿Ｑ２）とは全体としてはバランスするようになるが、リンギングが重畳する。
これは、バルクコンデンサＣ６及びバルクコンデンサＣ７の付加によって、リンギングの経路が生じたことによる。
そして、電圧（Ｖｄｓ＿Ｑ１）及び電圧（Ｖｄｓ＿Ｑ２）にリンギングが重畳すると、第１主スイッチＱ１及び第２主スイッチＱ２の損失が増加するだけでなく、スイッチング電源全体の信頼性が低くなる。
また、スイッチング電源のノイズ特性が悪化する。さらに、バルクコンデンサＣ６及びバルクコンデンサＣ７の容量を無闇に大きくすれば、スイッチング電源は大型となる。
このように、低損失化、低ノイズ化、トランスＴ１及びトランスＴ２並びに第１主スイッチＱ１及び第２主スイッチＱ２等の素子のストレスの抑制等には、トレードオフがあり、両立させることが難しい。
さらにまた、別の従来例を説明する。図２９は、第３の従来のスイッチング電源の一実施例を示す構成図である。なお、図２７の従来例と同じ要素には同一符号を付し、説明を省略する。
図２９の従来例は、２台のコンバータの一次側を直列接続し、二次側を並列接続したものである。
即ち、第１磁性素子（インダクタＬ２及びトランスＴ１）、第１主スイッチＱ１、コンデンサＣ２、抵抗Ｒｓｅｎ、第１補助スイッチＱ５、第１コンデンサＣ５、ダイオードＤ１、ダイオードＤ２、インダクタＬ１及びコンデンサＣ１は第１コンバータを形成する。
詳しくは、第１コンバータは、第１主スイッチＱ１に直列に接続し、第１主スイッチＱ１のオンオフにより出力となる電圧を誘起する第１磁性素子（インダクタＬ２及びトランスＴ１）を備える。
また、第２磁性素子（インダクタＬ４及びトランスＴ２）、第２主スイッチＱ２、コンデンサＣ３、第２補助スイッチＱ６、第２コンデンサＣ４，ダイオードＤ５、ダイオードＤ６、インダクタＬ３及びコンデンサＣ１は第２コンバータを形成する。
詳しくは、第２コンバータは、第２主スイッチＱ２に直列に接続し、第２主スイッチＱ２のオンオフにより出力となる電圧を誘起する第２磁性素子（インダクタＬ４及びトランスＴ２）を備える。
そして、入力電圧Ｖｉｎと、第１コンバータと、第２コンバータとを直列に接続する。
また、バルクコンデンサＣ６及び第１コンバータと、バルクコンデンサＣ７及び第２コンバータとは、電位点Ｖｍを接続点として、スイッチング電源の一次側で直列に接続する。
さらに、トランスＴ１からの出力とトランスＴ２からの出力は、スイッチング電源の二次側で並列に接続する。コンデンサＣ１は第１コンバータと第２コンバータとで共用する。
さらにまた、第１コンバータと第２コンバータとは電気的特性がほぼ同じものを配置する。
したがって、第１コンバータと第２コンバータとは、負荷をほぼ均等に分担する。
また、第１コンバータは、出力電圧Ｖｏｕｔからのフィードバックに基づき第１主スイッチＱ１と第１補助スイッチＱ５とは相補的にオンオフする。
さらにまた、第２コンバータは、出力電圧Ｖｏｕｔからのフィードバックに基づき第２主スイッチＱ２と第２補助スイッチＱ６とは相補的にオンオフする。
このような、図２９の従来例の第１コンバータの概略の動作は、図２５の従来例の動作とほぼ同様に、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに変換する。
また、図２９の従来例の第２コンバータの概略の動作も、図２５の従来例の動作とほぼ同様に、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに変換する。
そして、バルクコンデンサＣ６及びバルクコンデンサＣ７は、電位点Ｖｍを平滑し、電位点Ｖｍを安定にするように働く。
このように、図２９の従来例は、第１コンバータと第２コンバータとはそれぞれ独立しているため、設計が容易となる利点がある。
しかしながら、図２９の従来例は、第１主スイッチＱ１、第２主スイッチＱ２、第１補助スイッチＱ５及び第２補助スイッチＱ６の４つの能動スイッチが必要であり、複雑で高価で小型化が困難である。
米国特許第４６８５０３９号明細書 実開平６−５３９０号公報 実用新案登録第２５９１０５６号公報
したがって、このような従来のスイッチング電源は、第１主スイッチＱ１及び第２主スイッチＱ２の電圧ストレスが、微小な回路の寄生要素及び抵抗Ｒｓｅｎ等によって大きく変動するという課題がある。
また、低損失化、低ノイズ化、並びにトランスＴ１及びトランスＴ２並びに第１主スイッチＱ１及び第２主スイッチＱ２等の素子ストレスの抑制等には、トレードオフがあり、両立させることが難しいという課題がある。
さらにまた、高価で小型化が困難という課題がある。
本発明の目的は、以上説明した課題を解決するものであり、第１主スイッチＱ１及び第２主スイッチＱ２の電圧ストレスを好適に抑制し、低コストで小型化が容易なスイッチング電源を提供することにある。
また、本発明の目的は、損失が小さく、低ノイズで、デューティ比が広範囲に設定でき、薄型に好適なスイッチング電源を提供することにある。
このような目的を達成する本発明は、次の通りである。
（１）一端に入力電圧の負極を接続する第１主スイッチと、一端に前記入力電圧の正極を接続する第２主スイッチと、一端に前記第１主スイッチの他端を接続し、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第１磁性素子と、一端に前記第２主スイッチの他端を接続し、他端に前記第１磁性素子の他端を接続し、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第２磁性素子と、を備えるスイッチング電源において、アノードは第１コンデンサを介して前記第１主スイッチと前記第１磁性素子との接続点に接続し、カソードは前記第１磁性素子と前記第２磁性素子との接続点に接続する第１ダイオードと、アノードは前記第１ダイオードのカソードに接続し、カソードは第２コンデンサを介して前記第２主スイッチと前記第２磁性素子との接続点に接続する第２ダイオードと、前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、を設けることを特徴とするスイッチング電源。
（２）第１主スイッチ及び第２主スイッチの直列接続で形成する直列スイッチ回路と、一端に前記直列スイッチ回路の一端を接続し、他端に入力電圧の正極を接続し、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第１磁性素子と、一端に前記直列スイッチ回路の他端を接続し、他端に前記入力電圧の負極を接続し、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第２磁性素子と、を備えるスイッチング電源において、アノードは第１コンデンサを介して前記第１主スイッチと前記第１磁性素子との接続点に接続し、カソードは前記第１主スイッチと前記第２主スイッチとの接続点に接続する第１ダイオードと、アノードは前記第１ダイオードのカソードに接続し、カソードは第２コンデンサを介して前記第２主スイッチと前記第２磁性素子との接続点に接続する第２のダイオードと、前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、を設けることを特徴とするスイッチング電源。
（３）入力電圧と、第１主スイッチに直列に接続し、前記第１主スイッチのオンオフにより出力となる電圧を誘起する第１磁性素子を備える第１コンバータと、第２主スイッチに直列に接続し、前記第２主スイッチのオンオフにより出力となる電圧を誘起する第２磁性素子を備える第２コンバータと、を直列に接続するスイッチング電源において、アノードは第１コンデンサを介して前記第１主スイッチと前記第１磁性素子との接続点に接続し、カソードは前記第１コンバータと前記第２コンバータとの接続点に接続する第１ダイオードと、アノードは前記第１ダイオードのカソードに接続し、カソードは第２コンデンサを介して前記第２主スイッチと前記第２磁性素子との接続点に接続する第２ダイオードと、前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、を設けることを特徴とするスイッチング電源。
（４）一端に入力電圧の負極を接続する第１主スイッチと、一端に前記入力電圧の正極を接続する第２主スイッチと、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第１磁性素子並びに第１コンデンサの直列接続で形成し、一端に前記第１主スイッチの他端を接続する第１直列回路と、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第２磁性素子並びに第２コンデンサの直列接続で形成し、一端に前記第２主スイッチの他端を接続し、他端に前記第１直列回路の他端を接続する第２直列回路と、を備えるスイッチング電源において、アノードは前記第１主スイッチと前記第１直列回路との接続点に接続し、カソードは前記第１直列回路と前記第２直列回路との接続点に接続する第１ダイオードと、アノードは前記第１ダイオードのカソードに接続し、カソードは前記第２主スイッチと前記第２直列回路との接続点に接続する第２ダイオードと、前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、を備えることを特徴とするスイッチング電源。
（５）第１主スイッチ及び第２主スイッチの直列接続で形成する直列スイッチ回路と、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第１磁性素子並びに第1コンデンサの直列接続で形成し、一端に前記直列スイッチ回路の一端を接続し、他端に入力電圧の正極を接続する第１直列回路と、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第２磁性素子並びに第２コンデンサの直列接続で形成し、一端に前記直列スイッチ回路の他端を接続し、他端に前記入力電圧の負極を接続する第２直列回路と、を備えるスイッチング電源において、アノードは前記第１主スイッチと前記第１直列回路との接続点に接続し、カソードは前記第１主スイッチと前記第２主スイッチとの接続点に接続する第１ダイオードと、アノードは前記第１ダイオードのカソードに接続し、カソードは前記第２主スイッチと前記第２直列回路との接続点に接続する第２のダイオードと、前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、を備えることを特徴とするスイッチング電源。
（６）入力電圧と、第１主スイッチに直列に接続し、前記第１主スイッチのオンオフにより出力となる電圧を誘起する第１磁性素子並びに第１コンデンサの直列接続で形成する第１直列回路を備える第１コンバータと、第２主スイッチに直列に接続し、前記第２主スイッチのオンオフにより出力となる電圧を誘起する第２磁性素子並びに第２コンデンサの直列接続で形成する第２直列回路を備える第２コンバータと、を直列に接続するスイッチング電源において、アノードは前記第１主スイッチと前記第１直列回路との接続点に接続し、カソードは前記第１コンバータと前記第２コンバータとの接続点に接続する第１ダイオードと、アノードは前記第１ダイオードのカソードに接続し、カソードは前記第２主スイッチと前記第２直列回路との接続点に接続する第２ダイオードと、前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、を備えることを特徴とするスイッチング電源。
（７）第１入力電圧及び第２入力電圧の直列接続で形成する直列電圧回路と、一端に前記直列電圧回路の一端を接続する第１主スイッチと、一端に前記直列電圧回路の他端を接続する第２主スイッチと、一端に前記第１主スイッチの他端を接続し、他端に前記第１入力電圧と前記第２入力電圧との接続点を接続し、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第１磁性素子と、一端に前記第２主スイッチの他端を接続し、他端に前記第１入力電圧と前記第２入力電圧との接続点を接続し、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第２磁性素子と、を備えるスイッチング電源において、アノードは第１コンデンサを介して前記第１磁性素子と前記第１主スイッチとの接続点に接続し、カソードは前記第１入力電圧と前記第２入力電圧との接続点に接続する第１ダイオードと、アノードは前記第１ダイオードのカソードに接続し、カソードは第２コンデンサを介して前記第２主スイッチと前記第２磁性素子との接続点に接続する第２ダイオードと、前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、を設けることを特徴とするスイッチング電源。
（８）第１入力電圧及び第２入力電圧の直列接続で形成する直列電圧回路と、一端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第１主スイッチと、一端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第２主スイッチと、一端に前記第１主スイッチの他端を接続し、他端に前記直列電圧回路の一端を接続し、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第１磁性素子と、一端に前記第２主スイッチの他端を接続し、他端に前記直列電圧回路の他端を接続し、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第２磁性素子と、を備えるスイッチング電源において、アノードは第１コンデンサを介して前記第１磁性素子と前記第１主スイッチとの接続点に接続し、カソードは前記第１入力電圧と前記第２入力電圧との接続点に接続する第１ダイオードと、アノードは前記第１ダイオードのカソードに接続し、カソードは第２コンデンサを介して前記第２主スイッチと前記第２磁性素子との接続点に接続する第２ダイオードと、前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、を設けることを特徴とするスイッチング電源。
（９）第１主スイッチに直列に接続し前記第１主スイッチのオンオフにより出力となる電圧を誘起する第１磁性素子を備え、第１入力電圧に接続する第１コンバータと、第２主スイッチに直列に接続し前記第２主スイッチのオンオフにより出力となる電圧を誘起する第２磁性素子を備え、第２入力電圧に接続する第２コンバータと、を直列に接続するスイッチング電源において、アノードは第１コンデンサを介して前記第１磁性素子と前記第１主スイッチとの接続点に接続し、カソードは前記第１コンバータと前記第２コンバータとの接続点に接続する第１ダイオードと、アノードは前記第１ダイオードのカソードに接続し、カソードは第２コンデンサを介して前記第２主スイッチと前記第２磁性素子との接続点に接続する第２ダイオードと、前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、を設けることを特徴とするスイッチング電源。
（１０）第１入力電圧及び第２入力電圧の直列接続で形成する直列電圧回路と、一端に前記直列電圧回路の一端を接続する第１主スイッチと、一端に前記直列電圧回路の他端を接続する第２主スイッチと、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第１磁性素子並びに第１コンデンサの直列接続で形成し、一端に前記第１主スイッチの他端を接続し、他端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第１直列回路と、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第２磁性素子並びに第２コンデンサの直列接続で形成し、一端に前記第２主スイッチの他端を接続し、他端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第２直列回路と、を備えるスイッチング電源において、アノードは前記第１主スイッチと前記第１直列回路との接続点に接続し、カソードは前記第１入力電圧と前記第２入力電圧との接続点に接続する第１ダイオードと、アノードは前記第１ダイオードのカソードに接続し、カソードは前記第２主スイッチと前記第２直列回路との接続点に接続する第２ダイオードと、前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、を備えることを特徴とするスイッチング電源。
（１１）第１入力電圧及び第２入力電圧の直列接続で形成する直列電圧回路と、一端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第１主スイッチと、一端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第２主スイッチと、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第１磁性素子並びに第１コンデンサの直列接続で形成し、一端に前記第１主スイッチの他端を接続し、他端に前記直列電圧回路の一端を接続する第１直列回路と、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第２磁性素子並びに第２コンデンサの直列接続で形成し、一端に前記第２主スイッチの他端を接続し、他端に前記直列電圧回路の他端を接続する第２直列回路と、を備えるスイッチング電源において、アノードは前記第１主スイッチと前記第１直列回路との接続点に接続し、カソードは前記第１入力電圧と前記第２入力電圧との接続点に接続する第１ダイオードと、アノードは前記第１ダイオードのカソードに接続し、カソードは前記第２主スイッチと前記第２直列回路との接続点に接続する第２ダイオードと、前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、を備えることを特徴とするスイッチング電源。
（１２）第１主スイッチに直列に接続し前記第１主スイッチのオンオフにより出力となる電圧を誘起する第１磁性素子並びに第１コンデンサの直列接続で形成する第１直列回路を備え、第１入力電圧に接続する第１コンバータと、第２主スイッチに直列に接続し前記第２主スイッチのオンオフにより出力となる電圧を誘起する第２磁性素子並びに第２コンデンサの直列接続で形成する第２直列回路を備え、第２入力電圧に接続する第２コンバータと、を直列に接続するスイッチング電源において、アノードは前記第１主スイッチと前記第１直列回路との接続点に接続し、カソードは前記第１コンバータと前記第２コンバータとの接続点に接続する第１ダイオードと、アノードは前記第１ダイオードのカソードに接続し、カソードは前記第２主スイッチと前記第２直列回路との接続点に接続する第２ダイオードと、前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、を備えることを特徴とするスイッチング電源。
（２３）一端に入力電圧の負極を接続する第１主スイッチと、一端に前記入力電圧の正極を接続する第２主スイッチと、一端に前記第１主スイッチの他端を接続する第１一次巻線と、一端に前記第２主スイッチの他端を接続し他端に前記第１一次巻線の他端を接続する第２一次巻線とを有し、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する磁性素子と、を備えるスイッチング電源において、アノードは第１コンデンサを介して前記第１主スイッチと前記第１一次巻線との接続点に接続し、カソードは前記第１一次巻線と前記第２一次巻線との接続点に接続する第１ダイオードと、アノードは前記第１ダイオードのカソードに接続し、カソードは第２コンデンサを介して前記第２主スイッチと前記第２一次巻線との接続点に接続する第２ダイオードと、前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、を備えることを特徴とするスイッチング電源。
（２４）第１主スイッチ及び第２主スイッチの直列接続で形成する直列スイッチ回路と、一端に前記直列スイッチ回路の一端を接続し他端に入力電圧の正極を接続する第１一次巻線と、一端に前記直列スイッチ回路の他端を接続し他端に前記入力電圧の負極を接続する第２一次巻線とを有し、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する磁性素子と、を備えるスイッチング電源において、アノードは第１コンデンサを介して前記第１主スイッチと前記第１一次巻線との接続点に接続し、カソードは前記第１主スイッチと前記第２主スイッチとの接続点に接続する第１ダイオードと、アノードは前記第１ダイオードのカソードに接続し、カソードは第２コンデンサを介して前記第２主スイッチと前記第２一次巻線との接続点に接続する第２のダイオードと、前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、を備えることを特徴とするスイッチング電源。
（２５）一端に入力電圧の負極を接続する第１主スイッチと、一端に前記入力電圧の正極を接続する第２主スイッチと、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する磁性素子の第１一次巻線並びに第１コンデンサの直列接続で形成し、一端に前記第１主スイッチの他端を接続する第１直列回路と、前記磁性素子の第２一次巻線並びに第２コンデンサの直列接続で形成し、一端に前記第２主スイッチの他端を接続し、他端に前記第１直列回路の他端を接続する第２直列回路と、を備えるスイッチング電源において、アノードは前記第１主スイッチと前記第１直列回路との接続点に接続し、カソードは前記第１直列回路と前記第２直列回路との接続点に接続する第１ダイオードと、アノードは前記第１ダイオードのカソードに接続し、カソードは前記第２主スイッチと前記第２直列回路との接続点に接続する第２ダイオードと、前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、を備えることを特徴とするスイッチング電源。
（２６）第１主スイッチ及び第２主スイッチの直列接続で形成する直列スイッチ回路と、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する磁性素子の第１一次巻線並びに第1コンデンサの直列接続で形成し、一端に前記直列スイッチ回路の一端を接続し、他端に入力電圧の正極を接続する第１直列回路と、前記磁性素子の第２一次巻線並びに第２コンデンサの直列接続で形成し、一端に前記直列スイッチ回路の他端を接続し、他端に前記入力電圧の負極を接続する第２直列回路と、を備えるスイッチング電源において、アノードは前記第１主スイッチと前記第１直列回路との接続点に接続し、カソードは前記第１主スイッチと前記第２主スイッチとの接続点に接続する第１ダイオードと、アノードは前記第１ダイオードのカソードに接続し、カソードは前記第２主スイッチと前記第２直列回路との接続点に接続する第２のダイオードと、前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、を備えることを特徴とするスイッチング電源。
（２７）第１入力電圧及び第２入力電圧の直列接続で形成する直列電圧回路と、一端に前記直列電圧回路の一端を接続する第１主スイッチと、一端に前記直列電圧回路の他端を接続する第２主スイッチと、一端に前記第１主スイッチの他端を接続し他端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第１一次巻線と、一端に前記第２主スイッチの他端を接続し他端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第２一次巻線とを有し、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する磁性素子と、を備えるスイッチング電源において、アノードは第１コンデンサを介して前記第１一次巻線と前記第１主スイッチとの接続点に接続し、カソードは前記第１入力電圧と前記第２入力電圧との接続点に接続する第１ダイオードと、アノードは前記第１ダイオードのカソードに接続し、カソードは第２コンデンサを介して前記第２主スイッチと前記第２一次巻線との接続点に接続する第２ダイオードと、前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、を備えることを特徴とするスイッチング電源。
（２８）第１入力電圧及び第２入力電圧の直列接続で形成する直列電圧回路と、一端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第１主スイッチと、一端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第２主スイッチと、一端に前記第１主スイッチの他端を接続し他端に前記直列電圧回路の一端を接続する第１一次巻線と、一端に前記第２主スイッチの他端を接続し他端に前記直列電圧回路の他端を接続する第２一次巻線とを有し、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する磁性素子と、を備えるスイッチング電源において、アノードは第１コンデンサを介して前記第１一次巻線と前記第１主スイッチとの接続点に接続し、カソードは前記第１入力電圧と前記第２入力電圧との接続点に接続する第１ダイオードと、アノードは前記第１ダイオードのカソードに接続し、カソードは第２コンデンサを介して前記第２主スイッチと前記第２一次巻線との接続点に接続する第２ダイオードと、前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、を備えることを特徴とするスイッチング電源。
（２９）第１入力電圧及び第２入力電圧の直列接続で形成する直列電圧回路と、一端に前記直列電圧回路の一端を接続する第１主スイッチと、一端に前記直列電圧回路の他端を接続する第２主スイッチと、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する磁性素子の第１一次巻線並びに第１コンデンサの直列接続で形成し、一端に前記第１主スイッチの他端を接続し、他端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第１直列回路と、前記磁性素子の第２一次巻線並びに第２コンデンサの直列接続で形成し、一端に前記第２主スイッチの他端を接続し、他端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第２直列回路と、を備えるスイッチング電源において、アノードは前記第１主スイッチと前記第１直列回路との接続点に接続し、カソードは前記第１入力電圧と前記第２入力電圧との接続点に接続する第１ダイオードと、アノードは前記第１ダイオードのカソードに接続し、カソードは前記第２主スイッチと前記第２直列回路との接続点に接続する第２ダイオードと、前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、を備えることを特徴とするスイッチング電源。
（３０）第１入力電圧及び第２入力電圧の直列接続で形成する直列電圧回路と、一端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第１主スイッチと、一端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第２主スイッチと、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する磁性素子の第１一次巻線並びに第１コンデンサの直列接続で形成し、一端に前記第１主スイッチの他端を接続し、他端に前記直列電圧回路の一端を接続する第１直列回路と、前記磁性素子の第２一次巻線並びに第２コンデンサの直列接続で形成し、一端に前記第２主スイッチの他端を接続し、他端に前記直列電圧回路の他端を接続する第２直列回路と、を備えるスイッチング電源において、アノードは前記第１主スイッチと前記第１直列回路との接続点に接続し、カソードは前記第１入力電圧と前記第２入力電圧との接続点に接続する第１ダイオードと、アノードは前記第１ダイオードのカソードに接続し、カソードは前記第２主スイッチと前記第２直列回路との接続点に接続する第２ダイオードと、前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、を備えることを特徴とするスイッチング電源。
（３１）一端に入力電圧の負極を接続する第１主スイッチング回路と、一端に前記入力電圧の正極を接続する第２主スイッチング回路と、前記第１主スイッチング回路及び前記第２主スイッチング回路のオンオフにより出力となる電圧を誘起する第１磁性素子及び第２磁性素子と、を備えるスイッチング電源において、前記第１磁性素子の第１一次巻線と前記第２磁性素子の第１一次巻線とからなる第１直列回路の一端に前記第１主スイッチング回路の他端を接続し、前記第１磁性素子の第２一次巻線と前記第２磁性素子の第２一次巻線とからなる第２直列回路の一端に前記第２主スイッチング回路の他端を接続し、前記第１直列回路の他端と前記第２直列回路の他端とはそれぞれバルクコンデンサを介して前記入力電圧に接続することを特徴とするスイッチング電源。
（３２）第１入力電圧及び第２入力電圧の直列接続で形成する直列電圧回路と、一端に前記直列電圧回路の一端を接続する第１主スイッチング回路と、一端に前記直列電圧回路の他端を接続する第２主スイッチング回路と、前記第１主スイッチング回路及び前記第２主スイッチング回路のオンオフにより出力となる電圧を誘起する第１磁性素子及び第２磁性素子と、を備えるスイッチング電源において、前記第１磁性素子の第１一次巻線と前記第２磁性素子の第１一次巻線とからなる第１直列回路の一端に前記第１主スイッチング回路の他端を接続し、前記第１磁性素子の第２一次巻線と前記第２磁性素子の第２一次巻線とからなる第２直列回路の一端に前記第２主スイッチング回路の他端を接続し、前記第１直列回路の他端と前記第２直列回路の他端とはそれぞれ前記第１入力電圧と前記第２入力電圧との接続点に接続することを特徴とするスイッチング電源。
以上説明したことから明らかなように、本発明によれば、第１磁性素子及び第２磁性素子並びに第１主スイッチ及び第２主スイッチのストレスを好適に抑制し、低コストで小型化が容易なスイッチング電源を提供できる。
また、第１主スイッチＱ１及び第２主スイッチＱ２の電圧ストレスにおいて、微小な回路の寄生要素及び回路内の電流検出の抵抗等による変動が小さいスイッチング電源を提供できる。
さらに、補助スイッチは１個でよいため、低コストで小型化が容易なスイッチング電源を提供できる。
また、複数のトランスのストレスを好適にバランスさせ、各素子のストレスのピーク値を抑制する。
さらにまた、スイッチング時の損失が小さく、低ノイズで、デューティ比が広範囲に設定でき、薄型に好適なスイッチング電源を提供できる。
以下に、図１に基づいて本発明を詳細に説明する。図１は本発明に係るスイッチング電源の一実施例を示す構成図である。なお、図２９の従来例と同じ要素には同一符号を付し、説明を省略する。
図１の実施例の特徴は、第１ダイオードＤ３と、第２ダイオードＤ４と、補助スイッチＱ３とを設ける点にある。
詳しくは、アノードは第１コンデンサＣ５を介して第１主スイッチＱ１のドレインと第１磁性素子（インダクタＬ２及びトランスＴ１）との接続点に接続し、カソードは第１磁性素子（インダクタＬ２及びトランスＴ１）と第２磁性素子（インダクタＬ４及びトランスＴ２）との接続点である電位点Ｖｍに接続する第１ダイオードＤ３を設ける。
さらに、アノードは第１ダイオードＤ３のカソードに接続し、カソードは第２コンデンサＣ４を介して第２主スイッチＱ２のソースと第２磁性素子（インダクタＬ４及びトランスＴ２）との接続点に接続する第２ダイオードＤ４を設ける。
さらにまた、第２ダイオードＤ４のカソードと第１ダイオードＤ３のアノードとの間に配置し、第１主スイッチＱ１と第２主スイッチＱ２とが共にオフのときにオンする補助スイッチＱ３を設ける。
また、第１ダイオードＤ３のカソードと前記第２ダイオードＤ４のアノードとの接続点である電位点Ｖｍと、入力電圧Ｖｉｎの負極である共通電位ＣＯＭとの間にバルクコンデンサＣ６を配置する。
さらにまた、電位点Ｖｍと、入力電圧Ｖｉｎの正極との間にバルクコンデンサＣ７を配置する。
結局、電位点Ｖｍには、第１ダイオードＤ３のカソードと、第２ダイオードＤ４のアノードと、第１磁性素子（インダクタＬ２及びトランスＴ１）と第２磁性素子（インダクタＬ４及びトランスＴ２）との接続点と、コンデンサＣ６と、コンデンサＣ７とを接続する。
また、出力電圧Ｖｏｕｔは負荷Ｉｌｏａｄに接続し電力を供給する。そして、出力電圧Ｖｏｕｔは制御回路２０を介して、第１主スイッチＱ１及び第２主スイッチＱ２並びに補助スイッチＱ３のオンオフにフィードバックする。
制御回路２０は、出力電圧Ｖｏｕｔ及び抵抗Ｒｓｅｎに発生する電圧ＩＳを入力し、第１主スイッチＱ１の駆動信号Ｖｇ１、第２主スイッチＱ２の駆動信号（Ｖｇ２−Ｖ１）及び補助スイッチＱ３の駆動信号（Ｖｇ３−Ｖ３）を出力する。
駆動信号Ｖｇ１は第１主スイッチＱ１のゲート・ソース間に印加し、駆動信号（Ｖｇ２−Ｖ１）は第２主スイッチＱ２のゲート・ソース間に印加与え、駆動信号（Ｖｇ３−Ｖ３）は補助スイッチＱ３のゲート・ソース間に与えられる。
このような制御回路２０の内部の構成を説明する。
出力電圧Ｖｏｕｔは誤差信号検出増幅回路１０に入力する。誤差信号検出増幅回路１０の出力の信号Ｂと、抵抗Ｒｓｅｎに発生する電圧の信号ＩＳと、クロック回路１２の出力の信号ＡとはカレントモードＰＷＭ制御回路１１に入力する。
カレントモードＰＷＭ制御回路１１の出力の信号Ｃは、遅延回路１３、アンド回路１４及びノア回路１５に入力する。遅延回路１３の出力の信号Ｄは、アンド回路１４及びノア回路１５に入力する。
アンド回路１４の出力の信号Ｅはドライブ回路１６に入力し、ノア回路１５の出力の信号Ｆはドライブ回路１７に入力する。
ドライブ回路１６は駆動信号Ｖｇ１及び駆動信号（Ｖｇ２−Ｖ１）を出力し、ドライブ回路１７は駆動信号（Ｖｇ３−Ｖ３）を出力する。
駆動信号Ｖｇ１と、駆動信号（Ｖｇ２−Ｖ１）とは同位相であり、第１主スイッチＱ１と第２主スイッチＱ２とは同位相でオンオフする。
このように、制御回路２０は、簡便で低コストに構成する。
次に、制御回路２０の内部の動作について、図２を使って説明する。図２は、図１の実施例の動作波形を示す。同図において、（ａ）の信号Ａはクロック回路１２の出力であり、（ｂ）の信号Ｂは誤差信号検出増幅回路１０の出力であり、信号ＩＳは抵抗Ｒｓｅｎに発生する電圧であり、（ｃ）の信号ＣはカレントモードＰＷＭ制御回路１１の出力であり、（ｄ）の信号Ｄは遅延回路１３の出力であり、（ｅ）の信号Ｅはアンド回路１４の出力であり、（ｆ）の信号Ｆはノア回路１５の出力である。
誤差信号検出増幅回路１０は、出力電圧Ｖｏｕｔと基準電圧との差を増幅し、その出力の信号ＢをカレントモードＰＷＭ制御回路１１へ伝達する。
カレントモードＰＷＭ制御回路１１は、クロック回路１２の信号Ａで制御されるターンオンのタイミングと、電圧ＩＳと信号Ｂとが一致するようなターンオフのタイミングと、を有するオンオフの制御の信号Ｃを生成する。
そして、出力電圧Ｖｏｕｔが誤差信号検出増幅回路１０内の基準電圧よりも低いときは、信号Ｂは増加し、第１主スイッチＱ１及び第２主スイッチＱ２のオンとオフとの時間の割合（デューティ比）も増加する。
また、出力電圧Ｖｏｕｔが誤差信号検出増幅回路１０内の基準電圧よりも高いときは、信号Ｂは減少し、第１主スイッチＱ１及び第２主スイッチＱ２のオンとオフとの時間の割合（デューティ比）も減少する。
このようにして、出力電圧Ｖｏｕｔは、誤差信号検出増幅回路１０内の基準電圧と等しい値となる。
また、遅延回路１３は、信号Ｃについて、立ち上りのタイミングを期間τ１だけ遅延し、立ち下がりのタイミングを期間τ２だけ遅延する信号Ｄを発生する。
アンド回路１４は、その立ち上りのタイミングは信号Ｄの立ち上り時で、その立ち下がりのタイミングは信号Ｃの立ち下がり時となる信号Ｅを発生する。
ノア回路１５は、その立ち上りのタイミングは信号Ｄの立ち下がり時で、その立ち下がりのタイミングは信号Ｃの立ち上り時となる信号Ｆを発生する。
また、ドライブ回路１６は、信号Ｅと同位相の駆動信号Ｖｇ１及び駆動信号（Ｖｇ２−Ｖ１）を生成する。また、ドライブ回路１７は、信号Ｆと同位相の駆動信号（Ｖｇ３−Ｖ３）を生成する。
したがって、信号Ｅと信号Ｆとは相補的にオンオフする。そして、第１主スイッチＱ１及び第２主スイッチＱ２と、補助スイッチＱ３とは相補的にオンオフする。
また、信号Ｆの立ち下がりと信号Ｅの立ち上りとの間には、共にオフとなる期間τ１を有する。そして、補助スイッチＱ３のターンオフと、第１主スイッチＱ１のターンオンとの間には、共にオフとなる期間τ１が生ずる。そしてまた、補助スイッチＱ３のターンオフと、第２主スイッチＱ２のターンオンとの間には、共にオフとなる期間τ１が生ずる。
また、信号Ｅの立ち下がりと信号Ｆの立ち上りとの間には、共にオフとなる期間τ２を有する。そして、第１主スイッチＱ１のターンオフと、補助スイッチＱ３のターンオンとの間には、共にオフとなる期間τ２が生ずる。そしてまた、第２主スイッチＱ２のターンオフと、補助スイッチＱ３のターンオンとの間には、共にオフとなる期間τ２が生ずる。
即ち、第１主スイッチＱ１と補助スイッチＱ３とは共にオフとなる期間を介してそれぞれ相補的にオンオフする。また、第２主スイッチＱ２と補助スイッチＱ３とは共にオフとなる期間を介してそれぞれ相補的にオンオフする。
そして、第１主スイッチＱ１と第２主スイッチＱ２とが共にオフのときに補助スイッチＱ３はオンする。
次に、図１の実施例の全体の動作を説明する。図３は、図１の実施例における、（ａ）期間１から（ｇ）期間７の動作模式図を示す。同図において、動作状態は期間１から期間７まで順に遷移した後、再び期間１となる動作を繰り返す。
さらに、図４及び図５は、図１の実施例の各部の動作波形を示す。
図４（ａ）において、Ｖｇ１は第１主スイッチＱ１の駆動信号であり、（Ｖｇ３−Ｖ３）は補助スイッチＱ３の駆動信号であり、（Ｖｇ２−Ｖ１）は第２主スイッチＱ２の駆動信号である。
同図より、駆動信号Ｖｇ１と駆動信号（Ｖｇ２−Ｖ１）とはほぼ等しい。また、駆動信号Ｖｇ１及び駆動信号（Ｖｇ２−Ｖ１）と駆動信号（Ｖｇ３−Ｖ３）とはそれぞれ相補的となっている。
また、図４（ｂ）において、電圧（Ｖｄｓ＿Ｑ１）は第１主スイッチＱ１のドレイン・ソース間電圧であり、電圧（Ｖｄｓ＿Ｑ２）は第２主スイッチＱ２のドレイン・ソース間電圧であり、電流ＩＱ１は第１主スイッチＱ１のドレイン電流であり、電流ＩＱ２は第２主スイッチＱ２のドレイン電流である。
同図より、電圧（Ｖｄｓ＿Ｑ１）と電圧（Ｖｄｓ＿Ｑ２）とはほぼ等しい。さらに、電流ＩＱ１と電流ＩＱ２とはほぼ等しい。
また、電流ＩＱ１及び電流ＩＱ２には逆方向に電流が流れる期間が存在する。
さらに、図４（ｃ）において、電圧（Ｖｄｓ＿Ｑ３）は補助スイッチＱ３のドレイン・ソース間電圧であり、電流ＩＱ３は補助スイッチＱ３のドレイン電流である。
また、電流ＩＱ３には逆方向に電流が流れる期間が存在する。
また、図４（ｄ）において、電流ＩＤ１はダイオードＤ１の電流であり、電流ＩＤ２はダイオードＤ２の電流であり、電流ＩＤ５はダイオードＤ５の電流であり、電流ＩＤ６はダイオードＤ６の電流である。
同図より、電流ＩＤ１と電流ＩＤ５とはほぼ等しい。さらに、電流ＩＤ２と電流ＩＤ６とはほぼ等しい。
さらに、図５（ａ）において、電流ＩＴ１は第１磁性素子（インダクタＬ２及びトランスＴ１）に流れる電流であり、電流ＩＴ２は第２磁性素子（インダクタＬ４及びトランスＴ２）に流れる電流である。
同図より、電流ＩＴ１と電流ＩＴ２とはほぼ等しい。
また、図５（ｂ）において、電圧Ｖｓ１はトランスＴ１の二次巻線Ｎ２１に発生する電圧であり、電圧Ｖｓ２はトランスＴ２の二次巻線Ｎ２２に発生する電圧である。
同図より、電圧Ｖｓ１と電圧Ｖｓ２とはほぼ等しい。
さらに、図５（ｃ）において、電流Ｉｍｉｄは、バルクコンデンサＣ６とバルクコンデンサＣ７との接続点から、第１磁性素子（インダクタＬ２及びトランスＴ１）と第２磁性素子（インダクタＬ４及びトランスＴ２）との接続点に流れる電流である。
また、図５（ｄ）において、電流Ｉｃｌｍｐは、第１ダイオードＤ３のカソードと第２ダイオードＤ４のアノードとの接続点から、バルクコンデンサＣ６とバルクコンデンサＣ７との接続点に流れる電流である。
さらに、図５（ｅ）において、電流ＩＣ６はバルクコンデンサＣ６の電流であり、電流ＩＣ７はバルクコンデンサＣ７の電流である。
また、図５（ｆ）において、電流ＩＣ２はコンデンサＣ２の電流であり、電流ＩＣ３はコンデンサＣ３の電流である。
さらに、図５（ｇ）において、電流ＩＤ４は第２ダイオードＤ３の電流であり、電流ＩＤ３は第１ダイオードＤ４の電流である。
以下に、期間１から期間７について、図３、図４及び図５を使って順に説明する。
期間１において、第１主スイッチＱ１はオン、第２主スイッチＱ２はオン、補助スイッチＱ３はオフとし、ダイオードＤ１及びダイオードＤ５はオンとなり、ダイオードＤ２及びダイオードＤ６はオフとなる。また、第１ダイオードＤ３及び第２ダイオードＤ４は共にオフとなる。
このとき、電流ＩＱ１、電流ＩＱ２、電流ＩＴ１及び電流ＩＴ２が流れる。そして、第１主スイッチＱ１及び第２主スイッチＱ２を共にオフとすることで、期間１が終了し期間２へ遷移する。
期間２において、第１主スイッチＱ１はオフ、第２主スイッチＱ２はオフとし、補助スイッチＱ３はそのボディーダイオードが順方向にバイアスされオン（そのチャネルはオフ）となり、ダイオードＤ１、ダイオードＤ５、ダイオードＤ２及びダイオードＤ６はオンとなる。また、第１ダイオードＤ３及び第２ダイオードＤ４はオンとなる。
このとき、電流ＩＤ３が流れ、電流ＩＣ２が流れ、電圧（Ｖｄｓ＿Ｑ１）が所定の電圧まで上昇する。また、電流ＩＤ４が流れ、電流ＩＣ３が流れ、電圧（Ｖｄｓ＿Ｑ２）が所定の電圧まで上昇する。そしてまた、電圧（Ｖｄｓ＿Ｑ３）が低下する。そして、コンデンサＣ２及びコンデンサＣ３の充電が完了し、コンデンサＣ２及びコンデンサＣ３の電流がゼロとなると期間２が終了し期間３へ遷移する。
期間３において、第１主スイッチＱ１はオフ、第２主スイッチＱ２はオフとし、補助スイッチＱ３はオン、ダイオードＤ１、ダイオードＤ５、ダイオードＤ２及びダイオードＤ６はオンとなる。
このとき、電流ＩＴ１及び電流ＩＴ２は減少し、電流ＩＤ１及び電流ＩＤ５は減少し、電流ＩＤ２及び電流ＩＤ６は増加し、インダクタＬ２及びインダクタＬ４をリセットする電流ＩＱ３が流れる。そして、電流ＩＤ１及び電流ＩＤ５がゼロとなると期間３が終了し期間４へ遷移する。
また、補助スイッチＱ３は、そのボディーダイオードが順方向にバイアスされオンのときに、チャネルをオンとする駆動信号（Ｖｇ３−Ｖ３）を与えられ、低損失でターンオンする。
期間４において、第１主スイッチＱ１はオフ、第２主スイッチＱ２はオフ、補助スイッチＱ３はオンとし、ダイオードＤ１及びダイオードＤ５はオフとなり、ダイオードＤ２及びダイオードＤ６はオンとなる。
このとき、トランスＴ１の励磁インダクタンス及びトランスＴ２の励磁インダクタンスをリセットする電流である電流ＩＱ３が流れる。そして、補助スイッチＱ３をオフとすることで期間４が終了し期間５へ遷移する。
期間５において、第１主スイッチＱ１はオフ、第２主スイッチＱ２はオフ、補助スイッチＱ３はオフとし、ダイオードＤ１、ダイオードＤ５、ダイオードＤ２及びダイオードＤ６はオンとなる。
このとき、電流ＩＣ２が流れ電圧（Ｖｄｓ＿Ｑ１）が低下し、電流ＩＣ３が流れ電圧（Ｖｄｓ＿Ｑ２）が低下する。そして、コンデンサＣ２及びコンデンサＣ３の放電が完了し、電圧（Ｖｄｓ＿Ｑ１）及び電圧（Ｖｄｓ＿Ｑ２）がゼロとなると期間５が終了し期間６へ遷移する。
期間６において、第１主スイッチＱ１はそのボディーダイオードが順方向にバイアスされオン（そのチャンネルはオフ）、第２主スイッチＱ１はそのボディーダイオードが順方向にバイアスされオン（そのチャンネルはオフ）、補助スイッチＱ３はオフとし、ダイオードＤ１、ダイオードＤ５、ダイオードＤ２及びダイオードＤ６はオンとなる。
このとき、電流ＩＱ１及び電流ＩＱ２は逆方向に電流が流れる。また、このような期間、即ちボディーダイオードが順方向にバイアスされオンのときに、第１主スイッチＱ１及び第２主スイッチＱ２は、チャネルをオンとする駆動信号Ｖｇ１及び駆動信号（Ｖｇ２−Ｖ１）が与えられ、低損失でターンオンする。
そして、電流ＩＱ１及び電流ＩＱ２の電流がゼロとなると期間６は終了し、期間７へ遷移する。
期間７において、第１主スイッチＱ１はオン、第２主スイッチＱ１はオン、補助スイッチＱ３はオフとし、ダイオードＤ１、ダイオードＤ５、ダイオードＤ２及びダイオードＤ６はオンとなる。
そして、電流ＩＤ２及び電流ＩＤ６は減少し、電流ＩＱ１及び電流ＩＱ２は増加する。
そして、電流ＩＤ２及び電流ＩＤ６の電流がゼロとなると期間７は終了し、期間１へ遷移する。
また、図２５の従来例と同様に、トランスＴ１の二次巻線Ｎ２１及びトランスＴ２の二次巻線Ｎ２２に誘起する電圧は整流し、平滑し、出力電圧Ｖｏｕｔとなり、負荷ＩＬｏａｄへ電力を供給する。
このようにして、図１の実施例は、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに変換する。
また、第１主スイッチＱ１がオフ、並びに第２主スイッチＱ２がオフである期間の動作について説明する。
第１コンデンサＣ５の充電電流は、第１ダイオードＤ３、第１磁性素子（インダクタＬ２及びトランスＴ１）及び第１コンデンサＣ５の回路、並びに第１ダイオードＤ３、第２ダイオードＤ４、第２コンデンサＣ４、第２磁性素子（インダクタＬ４及びトランスＴ２）、第１磁性素子（インダクタＬ２及びトランスＴ１）及び第１コンデンサＣ５の回路に流れる。
そして、第１コンデンサＣ５の放電電流は、補助スイッチＱ３、第２コンデンサＣ４、第２磁性素子（インダクタＬ４及びトランスＴ２）、第１磁性素子（インダクタＬ２及びトランスＴ１）及び第１コンデンサＣ５の回路に流れる。
また、第２コンデンサＣ４の充電電流は、第２磁性素子（インダクタＬ４及びトランスＴ２）、第２ダイオードＤ４及び第２コンデンサＣ４の回路、並びに第２磁性素子（インダクタＬ４及びトランスＴ２）、第１磁性素子（インダクタＬ２及びトランスＴ１）、第１コンデンサＣ５、第１ダイオードＤ３、第２ダイオードＤ４及び第２コンデンサＣ４の回路に流れる。
そして、第２コンデンサＣ４の放電電流は、第２磁性素子（インダクタＬ４及びトランスＴ２）、第１磁性素子（インダクタＬ２及びトランスＴ１）、第１コンデンサＣ５、補助スイッチＱ３及び第２コンデンサＣ４の回路に流れる。
したがって、第１コンデンサＣ５及び第２コンデンサＣ４において、その充電経路とその放電経路とは一致していない。
そして、このような充電電流と放電電流とは、第１磁性素子（インダクタＬ２及びトランスＴ１）及び第２磁性素子（インダクタＬ４及びトランスＴ２）並びに第１主スイッチＱ１及び第２主スイッチＱ２のストレスのバランスを自動的に整え、動作を好適に安定化させる。
例えば、図５（ｇ）において、期間２で電流ＩＤ３は第１コンデンサＣ５を過剰に充電するが、期間３で電流ＩＤ４は第２コンデンサＣ４の電圧を補償して充電する。その結果、第１コンデンサＣ５の電圧及び第２コンデンサＣ４の電圧は安定化する。
このようにして、本発明の図１の実施例は、回路の寄生要素並びに抵抗Ｒｓｅｎの影響が抑制され、好適な特性となる。
こうして、電位点Ｖｍは入力電圧Ｖｉｎの約半分の値で安定となり、第１磁性素子（インダクタＬ２及びトランスＴ１）及び第２磁性素子（インダクタＬ４及びトランスＴ２）並びに第１主スイッチＱ１及び第２主スイッチＱ２のストレスは好適にバランスする。
また、第１磁性素子（インダクタＬ２及びトランスＴ１）等と第２磁性素子（インダクタＬ４及びトランスＴ２）等とに電気的特性のずれがある場合では、電位点ＶｍはＶｉｎの約半分の値からずれたところで安定となる。
そして、バルクコンデンサＣ６及びバルクコンデンサＣ７は、電位点Ｖｍをより一層安定化する。
さらに、図２５の従来例と同様に、インダクタＬ２及びインダクタＬ４並びにコンデンサＣ２及びコンデンサＣ３は、第１主スイッチＱ１及び第２主スイッチＱ２並びに補助スイッチＱ４のスイッチング時の損失を抑制するように作用する。特に、ターンオン時の損失を抑制する。
また、第１磁性素子（インダクタＬ２及びトランスＴ１）に寄生する等価並列容量、及び第２磁性素子（インダクタＬ４及びトランスＴ２）寄生する等価並列容量、並びに補助スイッチＱ３の寄生容量も、コンデンサＣ２及びコンデンサＣ３と同様に、第１主スイッチＱ１及び第２主スイッチＱ２並びに補助スイッチＱ４のスイッチング時の損失を抑制するように作用する。
さらにまた、第１主スイッチＱ１と補助スイッチＱ３とが共にオフとなる期間は、第１主スイッチＱ１及び補助スイッチＱ３のスイッチング時の損失を抑制する。
また、第２主スイッチＱ２と補助スイッチＱ３とが共にオフとなる期間は、第２主スイッチＱ２及び補助スイッチＱ３のスイッチング時の損失を抑制する。
また、図６は本発明に係るスイッチング電源の第２の実施例を示す構成図である。なお、図１の従来例と同じ要素には同一符号を付し、説明を省略する。
図６の実施例の特徴は、トランスＴ１の二次巻線及び整流平滑回路である出力回路２１と、トランスＴ２の二次巻線及び整流平滑回路である出力回路２２とを備え、さまざまなアプリケーションに適用する点にある。
図７は、図６の実施例における出力回路２１及び出力回路２２の具体的な一実施例を示す構成図である。同図において、（ａ）はフォワード型であり、（ｂ）はフライバック型であり、（ｃ）はＺｅｔａ型であり、（ｄ）はフライ・フォワード型であり、（ｅ）はセンタタップ型であり、（ｆ）はブリッジ型であり、（ｇ）はインダクタレスセンタタップ型であり、（ｈ）はカレントダブラ型である。また、これら等を組み合わせた変形も可能である。
図６と図７を組み合わせた構成について、その動作を説明する。
まず、第１主スイッチＱ１及び第２主スイッチＱ２がオンであるときに、第１磁性素子（インダクタＬ２及びトランスＴ１）及び第２磁性素子（インダクタＬ４及びトランスＴ２）が、出力回路２１及び出力回路２２へ電力を伝達する要素に関しては、図１の実施例の場合とほぼ同様となる。
具体的には、図７（ａ）のフォワード型、図７（ｃ）のＺｅｔａ型、図７（ｅ）のセンタタップ型、図７（ｆ）のブリッジ型、図７（ｇ）のインダクタレスセンタタップ型及び図７（ｈ）のカレントダブラ型が対応する。
次に、第１主スイッチＱ１及び第２主スイッチＱ２がオフであるときに、第１磁性素子（インダクタＬ２及びトランスＴ１）及び第２磁性素子（インダクタＬ４及びトランスＴ２）が、出力回路２１及び出力回路２２へ電力を伝達する要素に関しては、この電力の伝送に係る電流を、図１の実施例の場合に対して重畳したものになる。
詳しくは、第１主スイッチＱ１及び第２主スイッチＱ２がオフであるときに、第１コンデンサＣ５、第２コンデンサＣ４及び補助スイッチＱ３、並びに第１磁性素子（インダクタＬ２及びトランスＴ１）及び第２磁性素子（インダクタＬ４及びトランスＴ２）等の電流が増加する。
具体的には、図７（ｂ）のフライバック型、図７（ｄ）のフライ・フォワード型、図７（ｅ）のセンタタップ型、図７（ｆ）のブリッジ型、図７（ｇ）のインダクタレスセンタタップ型及び図７（ｈ）のカレントダブラ型が対応する。
しかしながら、要部となる動作は図１の実施例の場合とほぼ同様となる。
したがって、図７のいずれの場合でも、図１の実施例と同様に、図６の実施例における第１磁性素子（インダクタＬ２及びトランスＴ１）及び第２磁性素子（インダクタＬ４及びトランスＴ２）並びに第１主スイッチＱ１及び第２主スイッチＱ２等のストレスは、第1ダイオードＤ３、第２ダイオードＤ４及び補助スイッチＱ３の作用により、好適にバランスする。
また、図６の実施例は、図２９の従来例と同様に、２台のコンバータの一次側を直列接続し、二次側を並列接続したものでもある。
即ち、第１磁性素子（インダクタＬ２及びトランスＴ１）、第１主スイッチＱ１、コンデンサＣ２、抵抗Ｒｓｅｎ、出力回路２１及びコンデンサＣ１は第１コンバータを形成する。
詳しくは、第1コンバータは、第１主スイッチＱ１に直列に接続し、第１主スイッチＱ１のオンオフにより出力Ｖｏｕｔとなる電圧を誘起する第１磁性素子（インダクタＬ２及びトランスＴ１）を備える。
また、第２磁性素子（インダクタＬ４及びトランスＴ２）、第２主スイッチＱ２、コンデンサＣ３、出力回路２２及びコンデンサＣ１は第２コンバータを形成する。
詳しくは、第２コンバータは、第２主スイッチＱ２に直列に接続し、第２主スイッチＱ２のオンオフにより出力Ｖｏｕｔとなる電圧を誘起する第２磁性素子（インダクタＬ４及びトランスＴ２）を備える。
そして、図２９の従来例と同様に、バルクコンデンサＣ６及び第１コンバータと、バルクコンデンサＣ７及び第２コンバータとは、電位点Ｖｍを接続点として、スイッチング電源の一次側で直列に接続する。
また、入力電圧Ｖｉｎと、第１コンバータと、第２コンバータとは直列に接続する。
さらに、図６の実施例は、図２９の従来例と同様に、第１主スイッチＱ１と第２主スイッチＱ２とを独立して動作させることができる。
第１主スイッチＱ１と第２主スイッチＱ２とを独立させる場合の動作に関して、図８を用いて説明する。図８は、図６の実施例における各スイッチの駆動信号の波形である。
同図において、（ａ）Ｑ１ Ｖｇ１は第１主スイッチＱ１の駆動信号の波形であり、（ｂ）Ｑ２ （Ｖｇ２−Ｖ１）は第２主スイッチＱ２の駆動信号の波形であり、（ｃ）Ｑ３ （Ｖｇ３−Ｖ３）は補助スイッチＱ３の駆動信号の波形である。
さらに、（Ａ）は第１主スイッチＱ１と第２主スイッチＱ２とを同位相でオンオフする場合であり、（Ｂ）は第１主スイッチＱ１と第２主スイッチＱ２とを逆位相でオンオフする場合である。
そして、図８（Ａ）及び図８（Ｂ）のいずれの場合でも、第１主スイッチＱ１と第２主スイッチＱ２とが共にオフのときに補助スイッチＱ３はオンする。
また、第１主スイッチＱ１と補助スイッチＱ３とは共にオフとなる期間を介してそれぞれ相補的にオンオフすると共に、第２主スイッチＱ２と補助スイッチＱ３とは共にオフとなる期間を介してそれぞれ相補的にオンオフする。
このような、図８（Ａ）のときの動作は、図１の実施例と同様になる。
次に、図８（Ｂ）のときの動作を説明する。補助スイッチＱ３は、第１主スイッチＱ１と第２主スイッチＱ２とが共にオフの短い期間でオンし、この期間中に第１磁性素子（インダクタＬ２及びトランスＴ１）及び第２磁性素子（インダクタＬ４及びトランスＴ２）はそれぞれ好適にリセットする。
したがって、いずれの場合でも、図１の実施例と同様に、図６の実施例における第１磁性素子（インダクタＬ２及びトランスＴ１）及び第２磁性素子（インダクタＬ４及びトランスＴ２）並びに第１主スイッチＱ１及び第２主スイッチＱ２等のストレス、第1ダイオードＤ３、第２ダイオードＤ４及び補助スイッチＱ３の作用により、好適にバランスする。
また、第１主スイッチＱ１と第２主スイッチＱ２とを独立して動作させるような場合でも、補助スイッチＱ３を第１主スイッチＱ１と第２主スイッチＱ２が共にオフするときにオンするようにすれば、第１磁性素子（インダクタＬ２及びトランスＴ１）及び第２磁性素子（インダクタＬ４及びトランスＴ２）並びに第１主スイッチＱ１及び第２主スイッチＱ２等のストレスは好適にバランスする。
さらにまた、図９は本発明に係るスイッチング電源の第３の実施例を示す構成図である。なお、図６の実施例と同じ要素には同一符号を付し、説明を省略する。
図９の実施例の第1の特徴は、第１磁性素子（インダクタＬ２及びトランスＴ１）並びに出力回路２１の出力Ｖｏｕｔ１と、第２磁性素子（インダクタＬ４及びトランスＴ２）並びに出力回路２２の出力Ｖｏｕｔ２とを直列に接続する点にある。
このようにすると、高電圧の出力において好適である。出力回路２１及び出力回路２２で高い電圧ストレスを要することない。また、トランスＴ１及びトランスＴ２に発生する電圧が好適にバランスするし、好適である。
また、図９の実施例の第２の特徴は、第１ダイオードＤ３のカソードと第２ダイオードＤ４のアノードとの接続点である電位点Ｖｍと、入力電圧Ｖｉｎの正極との間に配置するバルクコンデンサＣ７を省略する点にある。そして、入力電圧Ｖｉｎの負極と電位点Ｖｍとの間に配置するバルクコンデンサＣ６のみ配置する。
ここで、図６の実施例においてバルクコンデンサＣ７とバルクコンデンサＣ６とは交流的に等価である。よって、一方のみでも等価であり、動作には影響しない。
さらに、上述の例とは別に、入力電圧Ｖｉｎの正極と電位点Ｖｍとの間に配置するバルクコンデンサＣ７を付加し、入力電圧Ｖｉｎの負極と電位点Ｖｍとの間に配置するバルクコンデンサＣ６を省略してもよい（図示せず）。
さらにまた、入力電圧Ｖｉｎの負極との間に配置するバルクコンデンサＣ６、及び入力電圧Ｖｉｎの正極との間に配置するバルクコンデンサＣ７を共に省略してもよい（図示せず）。
このような場合でも、第1ダイオードＤ３、第２ダイオードＤ４及び補助スイッチＱ３に流れる充電電流と放電電流とを自動的にバランスさせる作用は、図６の実施例と同様に、バルクコンデンサＣ６及びバルクコンデンサＣ７から独立している。
さらに、図９の実施例の第３の特徴は、第１主スイッチＱ１及び第２主スイッチＱ２にバイポーラ素子であるＩＧＢＴを使用し、第１主スイッチＱ１と並列にコンデンサＣ２及びダイオードＤ７を接続し、第２主スイッチＱ２と並列にコンデンサＣ３及びダイオードＤ８を接続する点にある。
このように、第１主スイッチＱ１及び第２主スイッチＱ２並びに補助スイッチＱ３は、ＭＯＳＦＥＴに限定することはなく、ダイオードＤ７及びダイオードＤ８を併用することで、さまざまなスイッチング素子を使用できる。
ダイオードＤ７及びダイオードＤ８には、第１主スイッチＱ１及び第２主スイッチＱ２の逆方向の電流が流れる。
さらにまた、上述の例では、第１ダイオードＤ３、第２ダイオードＤ４及び補助スイッチＱ３は独立した素子を接続して形成したが、これとは別に、第１ダイオードＤ３、第２ダイオードＤ４及び補助スイッチＱ３を一体の素子として形成してもよい。こうすると低コストで小形になる。同様の動作となる。
また、第１ダイオードＤ３または第２ダイオードＤ４はＭＯＳＦＥＴのボディーダイオードで形成してもよい。こうすると素子の選択の幅が広がる。同様の動作となる。
以上のことにより、図９の実施例の動作は、図６の実施例の動作と同様になり、第１磁性素子（インダクタＬ２及びトランスＴ１）及び第２磁性素子（インダクタＬ４及びトランスＴ２）並びに第１主スイッチＱ１及び第２主スイッチＱ２等のストレスは、第1ダイオードＤ３、第２ダイオードＤ４及び補助スイッチＱ３の作用により、好適にバランスする。
さらにまた、図１０は本発明に係るスイッチング電源の第４の実施例を示す構成図である。なお、図６の実施例と同じ要素には同一符号を付し、説明を省略する。
図１０の実施例の特徴は、第１磁性素子（トランスＴ３）と、第２磁性素子（トランスＴ３）と、は磁気的結合を有し、一体となったトランスＴ３で形成する点にある。
このようにすると、スイッチング電源は、１個のトランスＴ３で形成できるため、出力が小さいときに、部品点数が少なく、好適である。
図１０の実施例の構成を説明する。
トランスＴ３の第１一次巻線Ｎ１３は第１磁性素子（トランスＴ３）を形成する。
また、トランスＴ３の第２一次巻線Ｎ１４は第２磁性素子（トランスＴ３）を形成する。
そして、トランスＴ３は、二次巻線及び整流平滑回路である出力回路２３を備える。出力回路２３は、図６の実施例の出力回路２１及び出力回路２２と同様である。
また、図１０の実施例は、図６の実施例と比較して、バルクコンデンサＣ６、バルクコンデンサＣ７、インダクタンスＬ２、インダクタンスＬ４、コンデンサＣ２、コンデンサＣ３を省略している。
そして、第１主スイッチＱ１と第２主スイッチＱ２とは同位相でオンオフし、第１主スイッチＱ１及び第２主スイッチＱ２と補助スイッチＱ３とは相補的にオンオフする。
さらに、磁性素子であるトランスＴ３に係る構成を詳しく説明する。第１一次巻線Ｎ１３の一端は第１主スイッチＱ１の他端（ドレイン）に接続する。また、第２一次巻線Ｎ１４の一端は第２主スイッチＱ２の他端（ソース）に接続し、第２一次巻線Ｎ１４の他端は第１一次巻線Ｎ１３の他端に接続する。さらに、第１主スイッチＱ１及び第２主スイッチＱ２のオンオフにより出力となる電圧を誘起し、出力回路２３を介して出力電圧Ｖｏｕｔを生成する。
また、第１ダイオードＤ３のアノードは第１コンデンサＣ５を介して第１主スイッチＱ１と第１一次巻線Ｎ１３との接続点に接続する。さらに、第１ダイオードＤ３のカソードは第１一次巻線Ｎ１３と第２一次巻線Ｎ１４との接続点に接続する。さらにまた、第２ダイオードＤ４のカソードは第２コンデンサＣ４を介して第２主スイッチＱ２と第２一次巻線Ｎ１４との接続点に接続する。
このような、図１０の実施例の動作を説明する。
まず、第１主スイッチＱ１がオン、第２主スイッチＱ２がオン及び補助スイッチＱ３がオフのとき、第１ダイオードＤ３はオフとなり、第２ダイオードＤ４はオフとなり、入力電圧Ｖｉｎは、第１磁性素子（トランスＴ３）及び第２磁性素子（トランスＴ３）を励磁する。
次に、第１主スイッチＱ１がオフ及び第２主スイッチＱ２がオフのとき、補助スイッチＱ３、第１ダイオードＤ３及び第２ダイオードＤ４には、第１コンデンサＣ５及び第２コンデンサＣ４を充放電する電流が流れる。また、第１磁性素子（トランスＴ３）及び第２磁性素子（トランスＴ３）はリセットする
このとき、第1ダイオードＤ３、第２ダイオードＤ４及び補助スイッチＱ３に流れる充電電流と放電電流とは、図６の実施例と同様に、自動的にバランスする。
したがって、図１０の実施例の動作は、図６の実施例の動作と同様に、第１主スイッチＱ１及び第２主スイッチＱ２等のストレスを好適にバランスする。
さらにまた、図１１は本発明に係るスイッチング電源の第５の実施例を示す構成図である。なお、図６の実施例と同じ要素には同一符号を付し、説明を省略する。
図１１の実施例の第１の特徴は、図１の実施例において第１磁性素子（インダクタＬ２及びトランスＴ１）及び第２磁性素子（インダクタＬ４及びトランスＴ２）と、第１主スイッチＱ１及び第２主スイッチＱ２との配置を置換した点にある。
詳しくは、第１主スイッチＱ１及び第２主スイッチＱ２の直列接続で形成する直列スイッチ回路（第１主スイッチＱ１及び第２主スイッチＱ２）を備える。
また、一端に直列スイッチ回路（第１主スイッチＱ１及び第２主スイッチＱ２）の一端（第１主スイッチＱ１ドレイン）を接続し、他端に入力電圧Ｖｉｎの正極を接続し、第１主スイッチＱ１及び第２主スイッチＱ２のオンオフにより出力となる電圧を誘起する第１磁性素子（インダクタＬ２及びトランスＴ１）を備える。
さらにまた、一端に直列スイッチ回路（第１主スイッチＱ１及び第２主スイッチＱ２）の他端（第２主スイッチＱ２ソース）を接続し、他端に抵抗Ｒｓｅｎを介して入力電圧Ｖｉｎの負極である共通電位ＣＯＭを接続し、第１主スイッチＱ１及び第２主スイッチＱ２のオンオフにより出力となる電圧を誘起する第２磁性素子（インダクタＬ４及びトランスＴ２）とを備える。
このようなスイッチング電源において、以下の特徴を有する。
アノードは第１コンデンサＣ５を介して第１主スイッチＱ１のドレインと第１磁性素子（インダクタＬ２及びトランスＴ１）との接続点に接続し、カソードは第１主スイッチＱ１と第２主スイッチＱ２との接続点である電位点Ｖｍに接続する第１ダイオードＤ３を設ける。
また、アノードは第１ダイオードＤ３のカソードに接続し、カソードは第２コンデンサＣ４を介して第２主スイッチＱ２のソースと第２磁性素子（インダクタＬ４及びトランスＴ２）との接続点に接続する第２ダイオードＤ４を設ける。
さらにまた、第２ダイオードＤ４のカソードと第１ダイオードＤ３のアノードとの間に配置し、第１主スイッチＱ１と第２主スイッチＱ２とが共にオフのときにオンする補助スイッチＱ３を設ける。
このような図１１の実施例の動作は、配置の等価変換であるため、図６の実施例の動作と同様になり、第１磁性素子（インダクタＬ２及びトランスＴ１）及び第２磁性素子（インダクタＬ４及びトランスＴ２）並びに第１主スイッチＱ１及び第２主スイッチＱ２等のストレスは、第1ダイオードＤ３、第２ダイオードＤ４及び補助スイッチＱ３の作用により、好適にバランスする。
また、図１１の実施例の第２の特徴は、第１磁性素子（インダクタＬ２及びトランスＴ１）に誘起する電圧をスイッチＱ７及びスイッチＱ８で整流し、第２磁性素子（インダクタＬ４及びトランスＴ２）に誘起する電圧をスイッチＱ９及びスイッチＱ１０で整流する点にある。
詳しくは、第１磁性素子（インダクタＬ２及びトランスＴ１）のトランスＴ１の二次巻線Ｎ２１にスイッチＱ７及びスイッチＱ８を接続し、さらに、インダクタＬ１及びコンデンサＣ１を接続し、さらにまた負荷Ｌｏａｄを接続する。
また、トランスＴ１の補助巻線Ｎ３１は制御回路３１を介してスイッチＱ７のゲートに接続し、トランスＴ１の補助巻線Ｎ４１は制御回路３２を介してスイッチＱ８のゲートに接続する。
そしてまた、第２磁性素子（インダクタＬ４及びトランスＴ２）のトランスＴ２の二次巻線Ｎ２２はＱ９及びスイッチＱ１０を接続し、さらに、インダクタＬ３及びコンデンサＣ１を接続し、さらにまた負荷Ｌｏａｄを接続する。
また、トランスＴ２の補助巻線Ｎ３２は制御回路３３を介してスイッチＱ９のゲートに接続し、トランスＴ２の補助巻線Ｎ４２は制御回路３４を介してスイッチＱ１０のゲートに接続する。
このような、スイッチＱ７、スイッチＱ８、スイッチＱ９及びスイッチＱ１０の動作は、図１におけるダイオードＤ１、ダイオードＤ２、ダイオードＤ５及びダイオードＤ６と同様に、それぞれ整流器として動作する。
このとき、トランスＴ１のストレスとトランスＴ２のストレスとはバランスするため、好適な整流ができる。
また、補助巻線Ｎ３１、補助巻線Ｎ４１、補助巻線Ｎ３２及び補助巻線Ｎ４２には、好適な駆動信号が発生する。
したがって、このような図１１の実施例では、好適な整流ができるため、損失が減少し、高い効率が得られる。
さらに、図１１の実施例の第３の特徴は、第１磁性素子（インダクタＬ２及びトランスＴ１）のインダクタンスＬ２と、第２磁性素子（インダクタＬ４及びトランスＴ２）のインダクタＬ４と、は磁気的結合を有する点にある。
このようにすると、インダクタンスＬ２の電流と、インダクタＬ４の電流とはバランスするように作用し、好適となる。
さらにまた、図１２は本発明に係るスイッチング電源の第６の実施例を示す構成図である。なお、図１の実施例と同じ要素には同一符号を付し、説明を省略する。
図１２の実施例の特徴は、交流入力電圧Ｖａｃを、ダイオードＤ１０及びダイオードＤ１１で倍電圧整流し、第１入力電圧Ｖｉｎ１と第２入力電圧Ｖｉｎ２とを生成し、その中点となる電位を電位点Ｖｍに接続する点にある。
まず、第１入力電圧Ｖｉｎ１と第２入力電圧Ｖｉｎ２とについて説明する。電位点ＶｍはスイッチＳＷ１、バルクコンデンサＣ６、バルクコンデンサＣ７、第１ダイオードＤ３及び第２ダイオードＤ４に接続する。
また、交流入力電圧Ｖａｃの一端は、スイッチＳＷ１を介して、電位点Ｖｍに接続し、交流入力電圧Ｖａｃの他端は、ダイオードＤ１０を介して、共通電位ＣＯＭ及びバルクコンデンサＣ６に接続すると共に、ダイオードＤ１１を介して、電位点Ｖ１０及びバルクコンデンサＣ７に接続する。
そして、スイッチＳＷ１がオンであるときは、交流入力電圧Ｖａｃは、ダイオードＤ１０及びダイオードＤ１１で整流され、バルクコンデンサＣ６及びバルクコンデンサＣ７で平滑される。バルクコンデンサＣ６及びバルクコンデンサＣ７には直流電圧が発生する。
こうして、バルクコンデンサＣ６は第１入力電圧Ｖｉｎ１となり、バルクコンデンサＣ７は第２入力電圧Ｖｉｎ２となる。
一方、スイッチＳＷ１がオフのときは、交流入力電圧Ｖａｃは、ダイオードＤ１０、ダイオードＤ１１、ダイオードＤ１２及びダイオードＤ１３で全波整流され、バルクコンデンサＣ６及びバルクコンデンサＣ７で平滑される。そして、バルクコンデンサＣ６とバルクコンデンサＣ７との直列回路は入力電圧Ｖｉｎとなる。
このような、スイッチＳＷ１がオフのときの動作は、図６の実施例と同様になるため、説明を省略する。
次に、スイッチＳＷ１がオンであるときの図１２の実施例に関して、第１入力電圧Ｖｉｎ１と第２入力電圧Ｖｉｎ２と本発明の関係について詳しく説明する。
第１入力電圧Ｖｉｎ１及び第２入力電圧Ｖｉｎ２の直列接続で形成する直列電圧回路（第１入力電圧Ｖｉｎ１及び第２入力電圧Ｖｉｎ２）を備える。
第１入力電圧Ｖｉｎ１の正極と第２入力電圧Ｖｉｎ２の負極を、電位点Ｖｍで接続する。
また、一端（ソース）に抵抗Ｒｓｅｎを介して直列電圧回路（第１入力電圧Ｖｉｎ１及び第２入力電圧Ｖｉｎ２）の一端（第１入力電圧Ｖｉｎ１負極）である共通電位ＣＯＭを接続する第１主スイッチＱ１を備える。
さらにまた、一端（ドレイン）に直列電圧回路（第１入力電圧Ｖｉｎ１及び第２入力電圧Ｖｉｎ２）の他端（第２入力電圧Ｖｉｎ２正極）を接続する第２主スイッチＱ２を備える。
また、一端に第１主スイッチＱ１の他端（ドレイン）を接続し、他端に第１入力電圧Ｖｉｎ１と第２入力電圧Ｖｉｎ２との接続点である電位点Ｖｍを接続する第１磁性素子（インダクタＬ２及びトランスＴ１）を備える。
そして、第１磁性素子（インダクタＬ２及びトランスＴ１）は、第１主スイッチＱ１及び第２主スイッチＱ２のオンオフにより出力Ｖｏｕｔ１となる電圧を誘起する。
さらにまた、一端に第２主スイッチＱ２の他端（ソース）を接続し、他端に第１入力電圧Ｖｉｎ１と第２入力電圧Ｖｉｎ２との接続点である電位点Ｖｍを接続する第２磁性素子（インダクタＬ４及びトランスＴ２）を備える。
そして、第２磁性素子（インダクタＬ４及びトランスＴ２）は、第１主スイッチＱ１及び第２主スイッチＱ２のオンオフにより出力Ｖｏｕｔ２となる電圧を誘起する。
このようなスイッチング電源において、以下の特徴を有する。
アノードは第１コンデンサＣ５を介して第１主スイッチＱ１のドレインと第１磁性素子（インダクタＬ２及びトランスＴ１）との接続点に接続し、カソードは第１入力電圧Ｖｉｎ１と第２入力電圧Ｖｉｎ２との接続点である電位点Ｖｍに接続する第１ダイオードＤ３を設ける。
また、アノードは第１ダイオードＤ３のカソードに接続し、カソードは第２コンデンサＣ４を介して第２主スイッチＱ２のソースと第２磁性素子（インダクタＬ４及びトランスＴ２）との接続点に接続する第２ダイオードＤ４を設ける。
さらにまた、第２ダイオードＤ４のカソードと第１ダイオードＤ３のアノードとの間に配置し、第１主スイッチＱ１と第２主スイッチＱ２とが共にオフのときにオンする補助スイッチＱ３を設ける。
そして、このような図１２の実施例は、図２９の従来例と同様に、２台のコンバータの一次側を直列接続したものでもある。
即ち、第１主スイッチＱ１、第１磁性素子（インダクタＬ２及びトランスＴ１）、コンデンサＣ２、抵抗Ｒｓｅｎ、ダイオードＤ１、ダイオードＤ２、インダクタＬ１及びコンデンサＣ９は、第１コンバータを形成する。
詳しくは、第１コンバータは、その一次側において、第１主スイッチに直列に接続し前記第１主スイッチのオンオフにより出力となる電圧を誘起する第１磁性素子（インダクタＬ２及びトランスＴ１）を備える。
そして、第１コンバータは、第１入力電圧Ｖｉｎ１に接続し、電力の供給を得ている。
また、第２主スイッチＱ２、第２磁性素子（インダクタＬ４及びトランスＴ２）、コンデンサＣ３、ダイオードＤ５、ダイオードＤ６、インダクタＬ３及びコンデンサＣ８は、第２コンバータを形成する。
詳しくは、第２コンバータは、その一次側において、第２主スイッチに直列に接続し前記第２主スイッチのオンオフにより出力となる電圧を誘起する第２磁性素子（インダクタＬ４及びトランスＴ２）を備える。
そして、第２コンバータは、第２入力電圧Ｖｉｎ２に接続し、電力の供給を得ている。
また、第１入力電圧Ｖｉｎ１並びに第１コンバータの並列接続と、第２入力電圧Ｖｉｎ２並びに第２コンバータの並列接続とを直列に接続する。
そして、第１入力電圧Ｖｉｎ１並びに第１コンバータの並列接続と、第２入力電圧Ｖｉｎ２並びに第２コンバータの並列接続との接続点は、電位点Ｖｍである。
このようなスイッチング電源において、以下の特徴を有する。
アノードは第１コンデンサＣ５を介して第１主スイッチＱ１のドレインと第１磁性素子（インダクタＬ２及びトランスＴ１）との接続点に接続し、カソードは第１コンバータと第２コンバータとの接続点である電位点Ｖｍに接続する第１ダイオードＤ３を設ける。
また、アノードは第１ダイオードＤ３のカソードに接続し、カソードは第２コンデンサＣ４を介して第２主スイッチＱ２のソースと第２磁性素子（インダクタＬ４及びトランスＴ２）との接続点に接続する第２ダイオードＤ４を設ける。
さらにまた、第２ダイオードＤ４のカソードと第１ダイオードＤ３のアノードとの間に配置し、第１主スイッチＱ１と第２主スイッチＱ２とが共にオフのときにオンする補助スイッチＱ３を設ける。
また、図１２の実施例は、第１磁性素子（インダクタＬ２及びトランスＴ１）におけるトランスＴ１の二次巻線Ｎ２１の出力は出力電圧Ｖｏｕｔ１となり、第２磁性素子（インダクタＬ４及びトランスＴ２）におけるトランスＴ２の二次巻線Ｎ２２の出力は出力電圧Ｖｏｕｔ２となり、それぞれが独立している
このような図１２の実施例の動作は、バルクコンデンサＣ６及びバルクコンデンサＣ７を第１入力電圧Ｖｏｕｔ１及び第２入力電圧Ｖｏｕｔ２に置き換えたものであり、図６の実施例と同様となる。
そして、第１磁性素子（インダクタＬ２及びトランスＴ１）及び第２磁性素子（インダクタＬ４及びトランスＴ２）並びに第１主スイッチＱ１及び第２主スイッチＱ２等のストレスは、第1ダイオードＤ３、第２ダイオードＤ４及び補助スイッチＱ３の作用により、好適にバランスする。
さらに、このような第１入力電圧Ｖｏｕｔ１と第２入力電圧Ｖｏｕｔ２との構成に関して、図１１の実施例のように、第１磁性素子（インダクタＬ２及びトランスＴ１）及び第２磁性素子（インダクタＬ４及びトランスＴ２）と、第１主スイッチＱ１及び第２主スイッチＱ２との配置を置換した構成に適用できる。
このような構成は、図１１の実施例において、バルクコンデンサＣ７を第１入力電圧Ｖｏｕｔ１に置き換え、バルクコンデンサＣ６を第２入力電圧Ｖｏｕｔ２に置き換えたものである（図示せず）。
即ち、第１入力電圧Ｖｉｎ１及び第２入力電圧Ｖｉｎ２の直列接続で形成する直列電圧回路（第１入力電圧Ｖｉｎ１及び第２入力電圧Ｖｉｎ２）を備える。
第２入力電圧Ｖｉｎ２の正極と第１入力電圧Ｖｉｎ１の負極を、電位点Ｖｍで接続する。
また、一端（ソース）に第１入力電圧Ｖｉｎ１と第２入力電圧Ｖｉｎ２との接続点である電位点Ｖｍを接続する第１主スイッチＱ１を備える。
さらにまた、一端（ドレイン）に第１入力電圧Ｖｉｎ１と第２入力電圧Ｖｉｎ２との接続点である電位点Ｖｍを接続する第２主スイッチＱ２を備える。
また、一端に第１主スイッチＱ１の他端（ドレイン）を接続し、他端に直列電圧回路（第１入力電圧Ｖｉｎ１及び第２入力電圧Ｖｉｎ２）の一端（第１入力電圧Ｖｉｎ１正極）を接続する第１磁性素子（インダクタＬ２及びトランスＴ１）を備える。
そして、第１磁性素子（インダクタＬ２及びトランスＴ１）は、第１主スイッチＱ１及び第２主スイッチＱ２のオンオフにより出力となる電圧を誘起する。
さらにまた、一端に第２主スイッチＱ２の他端（ソース）を接続し、他端に、抵抗Ｒｓｅｎを介して、直列電圧回路（第１入力電圧Ｖｉｎ１及び第２入力電圧Ｖｉｎ２）の他端（第２入力電圧Ｖｉｎ２負極）である共通電位ＣＯＭを接続する第２磁性素子（インダクタＬ４及びトランスＴ２）を備える。
そして、第２磁性素子（インダクタＬ４及びトランスＴ２）は、第１主スイッチＱ１及び第２主スイッチＱ２のオンオフにより出力となる電圧を誘起する。
このようなスイッチング電源において、以下の特徴を有する。
アノードは第１コンデンサＣ５を介して第１主スイッチＱ１のドレインと第１磁性素子（インダクタＬ２及びトランスＴ１）との接続点に接続し、カソードは第１入力電圧Ｖｉｎ１と第２入力電圧Ｖｉｎ２との接続点である電位点Ｖｍに接続する第１ダイオードＤ３を設ける。
アノードは第１ダイオードＤ３のカソードに接続し、カソードは第２コンデンサＣ４を介して第２主スイッチＱ２のソースと第２磁性素子（インダクタＬ４及びトランスＴ２）との接続点に接続する第２ダイオードＤ４を設ける。
第２ダイオードＤ４のカソードと第１ダイオードＤ３のアノードとの間に配置し、第１主スイッチＱ１と第２主スイッチＱ２とが共にオフのときにオンする補助スイッチＱ３を設ける。
このような場合の動作は、図１１の実施例の場合と同様に、図１２の実施例と同様となるため、説明を省略する。
さらに、上述の例では、第１入力電圧Ｖｏｕｔ１と第２入力電圧Ｖｏｕｔ２とは交流入力電圧Ｖａｃを整流することで得たが、これとは別に、バッテリーを直列に接続することで得ることもできる。
さらにまた、図１３は本発明に係るスイッチング電源の第７の実施例を示す構成図である。なお、図１２の実施例と同じ要素には同一符号を付し、説明を省略する。
図１３の実施例の特徴は、第１入力電圧Ｖｏｕｔ１と第２入力電圧Ｖｏｕｔ２とをバッテリーで形成し、第２磁性素子（インダクタＬ４及びトランスＴ２）、第２主スイッチＱ２及び第２入力電圧Ｖｏｕｔ２の配置を置換した点にある。
詳しくは、第１主スイッチＱ１、第１磁性素子（インダクタＬ２及びトランスＴ１）、コンデンサＣ２、抵抗Ｒｓｅｎ、ダイオードＤ１、ダイオードＤ２、インダクタＬ１及びコンデンサＣ９は、第１コンバータを形成する。
さらに、第１コンバータは、その一次側において、第１主スイッチに直列に接続し前記第１主スイッチのオンオフにより出力となる電圧を誘起する第１磁性素子（インダクタＬ２及びトランスＴ１）を備える。
そして、第１コンバータは、抵抗Ｒｓｅｎを介して、第１入力電圧Ｖｉｎ１に接続し、電力の供給を得ている。
また、第２主スイッチＱ２、第２磁性素子（インダクタＬ４及びトランスＴ２）、コンデンサＣ３、ダイオードＤ５、ダイオードＤ６、インダクタＬ３及びコンデンサＣ８は、第２コンバータを形成する。
詳しくは、第２コンバータは、その一次側において、第２主スイッチに直列に接続し前記第２主スイッチのオンオフにより出力となる電圧を誘起する第２磁性素子（インダクタＬ４及びトランスＴ２）を備える。
そして、第２コンバータは、第２入力電圧Ｖｉｎ２に接続し、電力の供給を得ている。
また、第１入力電圧Ｖｉｎ１並びに第１コンバータの並列接続と、第２入力電圧Ｖｉｎ２並びに第２コンバータの並列接続とを直列に接続する。
そして、第１入力電圧Ｖｉｎ１並びに第１コンバータの並列接続と、第２入力電圧Ｖｉｎ２並びに第２コンバータの並列接続との接続点は、電位点Ｖｍである。
したがって、第１入力電圧Ｖｉｎ１の正極と第２入力電圧Ｖｉｎ２の正極を、電位点Ｖｍで接続する。即ち、第１入力電圧Ｖｉｎ１及び第２入力電圧Ｖｉｎ２の直列接続で形成する直列電圧回路（第１入力電圧Ｖｉｎ１及び第２入力電圧Ｖｉｎ２）を備える。
ただし、見方によっては、第１入力電圧Ｖｉｎ１と第２入力電圧Ｖｉｎ２とは、並列接続している。
このようなスイッチング電源において、以下の特徴を有する。
アノードは第１コンデンサＣ５を介して第１主スイッチＱ１のドレインと第１磁性素子（インダクタＬ２及びトランスＴ１）との接続点に接続し、カソードは第１コンバータと第２コンバータとの接続点である電位点Ｖｍに接続する第１ダイオードＤ３を設ける。
また、アノードは第１ダイオードＤ３のカソードに接続し、カソードは第２コンデンサＣ４を介して第２主スイッチＱ２のソースと第２磁性素子（インダクタＬ４及びトランスＴ２）との接続点に接続する第２ダイオードＤ４を設ける。
さらにまた、第２ダイオードＤ４のカソードと第１ダイオードＤ３のアノードとの間に配置し、第１主スイッチＱ１と第２主スイッチＱ２とが共にオフのときにオンする補助スイッチＱ３を設ける。
このような図１３の実施例の動作は、図１２の実施例と同様となる。
そして、第１磁性素子（インダクタＬ２及びトランスＴ１）及び第２磁性素子（インダクタＬ４及びトランスＴ２）並びに第１主スイッチＱ１及び第２主スイッチＱ２等のストレスは、第1ダイオードＤ３、第２ダイオードＤ４及び補助スイッチＱ３の作用により、好適にバランスする。
また、図１４は本発明に係るスイッチング電源の第８の実施例を示す構成図である。なお、図９の実施例と同じ要素には同一符号を付し、説明を省略する。
図１４の実施例の特徴は、第１磁性素子（インダクタＬ２及びトランスＴ１）に第１コンデンサＣ５１を直列接続し、第２磁性素子（インダクタＬ４及びトラ
ンスＴ２）に第２コンデンサＣ５２を直列接続する点にある。
図１４の第１コンデンサＣ５１及び第２コンデンサＣ５２、並びに図６の第１コンデンサＣ５及び第２コンデンサＣ４において、実際の動作のときの交流等価回路は、それぞれ定電圧源で近似できる。
したがって、図１４の実施例と図６の実施例とは、類似の動作となる。
また、図１４の実施例は、図６の実施例と比較すると、第１主スイッチＱ１、第２主スイッチＱ２及び補助スイッチＱ３の電圧ストレスが減少する等の利点があるが、補助スイッチＱ３、第１コンデンサＣ５１及び第２コンデンサＣ５２の電流ストレスが増加する等の欠点がある。
まず、図１４の構成を詳しく説明する。
一端（ソース）に、抵抗Ｒｓｅｎを介して、入力電圧Ｖｉｎの負極である共通電位ＣＯＭを接続する第１主スイッチＱ１を備える。
また、一端（ドレイン）に入力電圧Ｖｉｎの正極を接続する第２主スイッチＱ２を備える。
さらに、第１磁性素子（インダクタＬ２及びトランスＴ１）並びに第１コンデンサＣ５１の直列接続で形成し、一端に第１主スイッチＱ１の他端（ドレイン）を接続する第１直列回路（インダクタＬ２及びトランスＴ１並びに第１コンデンサＣ５１）を備える。
また、第１磁性素子（インダクタＬ２及びトランスＴ１）は、第１主スイッチＱ１及び第２主スイッチＱ２のオンオフにより出力Ｖｏｕｔとなる電圧を誘起する。
さらに、第２磁性素子（インダクタＬ４及びトランスＴ２）並びに第２コンデンサＣ５２の直列接続で形成し、一端に第２主スイッチの他端（ソース）を接続し、他端に第１直列回路（インダクタＬ２及びトランスＴ１並びに第１コンデンサＣ５１）の他端を接続する第２直列回路（インダクタＬ４及びトランスＴ２並びに第２コンデンサＣ５２）を備える。
また、第２磁性素子（インダクタＬ４及びトランスＴ２）は、第１主スイッチＱ１及び前記第２主スイッチＱ２のオンオフにより出力Ｖｏｕｔとなる電圧を誘起する。
したがって、第１直列回路（インダクタＬ２及びトランスＴ１並びに第１コンデンサＣ５１）と、第２直列回路（インダクタＬ４及びトランスＴ２並びに第２コンデンサＣ５２）とは、電位点Ｖｍを接続点として、直列接続する。
このようなスイッチング電源において、以下の特徴を有する。
アノードは第１主スイッチＱ１と第１直列回路（インダクタＬ２及びトランスＴ１並びに第１コンデンサＣ５１）との接続点に接続し、カソードは第１直列回路（インダクタＬ２及びトランスＴ１並びに第１コンデンサＣ５１）と第２直列回路（インダクタＬ４及びトランスＴ２並びに第２コンデンサＣ５２）との接続点である電位点Ｖｍに接続する第１ダイオードＤ３を備える。
また、アノードは第１ダイオードＤ３のカソードに接続し、カソードは第２主スイッチＱ２と前記第２直列回路（インダクタＬ４及びトランスＴ２並びに第２コンデンサＣ５２）との接続点に接続する第２ダイオードＤ４を備える。
さらに、第２ダイオードＤ４のカソードと第１ダイオードＤ３のアノードとの間に配置し、第１主スイッチＱ１と第２主スイッチＱ２とが共にオフのときにオンする補助スイッチＱ３を備える。
また、このような図１４の実施例は、図６の実施例と同様に、２台のコンバータの一次側を直列接続したものでもある。
即ち、第１主スイッチＱ１、第１直列回路（インダクタＬ２及びトランスＴ１並びに第１コンデンサＣ５１）、コンデンサＣ２、抵抗Ｒｓｅｎ、出力回路２１及びコンデンサＣ１は、第１コンバータを形成する。
詳しくは、第１コンバータは、第１磁性素子（インダクタＬ２及びトランスＴ１）並びに第１コンデンサＣ５１の直列接続で形成する第１直列回路（インダクタＬ２及びトランスＴ１並びに第１コンデンサＣ５１）を備える。
また、第１磁性素子（インダクタＬ２及びトランスＴ１）は、第１主スイッチＱ１に直列に接続し、第１主スイッチのオンオフにより出力Ｖｏｕｔとなる電圧を誘起する。
また、第２主スイッチＱ２、第２直列回路（インダクタＬ４及びトランスＴ２並びに第１コンデンサＣ５２）、コンデンサＣ３、出力回路２２及びコンデンサＣ１は、第２コンバータを形成する。
詳しくは、第２コンバータは、第２磁性素子（インダクタＬ４及びトランスＴ２）並びに第２コンデンサＣ５２の直列接続で形成する第２直列回路（インダクタＬ４及びトランスＴ２並びに第２コンデンサＣ５２）を備える。
また、第２磁性素子（インダクタＬ４及びトランスＴ２）は、第２主スイッチＱ２に直列に接続し、第２主スイッチのオンオフにより出力Ｖｏｕｔとなる電圧を誘起する。
さらに、 入力電圧Ｖｉｎと、第１コンバータと、第２コンバータと、を直列に接続する。
このようなスイッチング電源において、以下の特徴を有する。
アノードは第１主スイッチＱ１と第１直列回路（インダクタＬ２及びトランスＴ１並びに第１コンデンサＣ５１）との接続点に接続し、カソードは第１コンバータと第２コンバータとの接続点に接続する第１ダイオードＤ３を備える。
また、アノードは前記第１ダイオードＤ３のカソードに接続し、カソードは第２主スイッチＱ２と第２直列回路（インダクタＬ４及びトランスＴ２並びに第１コンデンサＣ５２）との接続点に接続する第２ダイオードＤ４を備える。
さらに、第２ダイオードＤ４のカソードと第１ダイオードＤ３のアノードとの間に配置し、第１主スイッチＱ１と第２主スイッチＱ２とが共にオフのときにオンする補助スイッチＱ３を備える。
さらにまた、このような図１４の実施例は、図１２の実施例と同様に、バルクコンデンサＣ６を第１入力電圧Ｖｉｎ１に置換し、バルクコンデンサＣ７を第２入力電圧Ｖｉｎ２に置換できる。
このようなときの構成を詳しく説明する。
第１入力電圧Ｖｉｎ１及び第２入力電圧Ｖｉｎ２の直列接続で形成する直列電圧回路（第１入力電圧Ｖｉｎ１及び第２入力電圧Ｖｉｎ２）を備える。
第１入力電圧Ｖｉｎ１の正極と第２入力電圧Ｖｉｎ２の負極を接続する。
また、一端（ソース）に、抵抗Ｒｓｅｎを介して、直列電圧回路（第１入力電圧Ｖｉｎ１及び第２入力電圧Ｖｉｎ２）の一端（第１入力電圧Ｖｉｎ１負極）である共通電位ＣＯＭを接続する第１主スイッチＱ１を備える。
さらに、一端（ドレイン）に直列電圧回路（第１入力電圧Ｖｉｎ１及び第２入力電圧Ｖｉｎ２）の他端（第２入力電圧Ｖｉｎ２正極）を接続する第２主スイッチＱ２を備える。
第１磁性素子（インダクタＬ２及びトランスＴ１）並びに第１コンデンサＣ５１の直列接続で形成し、一端に第１主スイッチＱ１の他端（ドレイン）を接続し、他端に第１入力電圧Ｖｉｎ１と第２入力電圧Ｖｉｎ２との接続点である電位点Ｖｍを接続する第１直列回路（インダクタＬ２及びトランスＴ１並びに第１コンデンサＣ５１）を備える。
第１磁性素子（インダクタＬ２及びトランスＴ１）は、第１主スイッチＱ１及び第２主スイッチＱ２のオンオフにより出力Ｖｏｕｔとなる電圧を誘起する。
第２磁性素子（インダクタＬ４及びトランスＴ２）並びに第２コンデンサＣ５２の直列接続で形成し、一端に第２主スイッチＱ２の他端（ソース）を接続し、他端に第１入力電圧Ｖｉｎ１と第２入力電圧Ｖｉｎ２との接続点である電位点Ｖｍを接続する第２直列回路（インダクタＬ４及びトランスＴ２並びに第１コンデンサＣ５２）を備える。
第２磁性素子（インダクタＬ４及びトランスＴ２）は、第１主スイッチＱ１及び第２主スイッチＱ２のオンオフにより出力となる電圧を誘起する
このようなスイッチング電源において、以下の特徴を有する。
アノードは第１主スイッチＱ１と第１直列回路（インダクタＬ２及びトランスＴ１並びに第１コンデンサＣ５１）との接続点に接続し、カソードは第１入力電圧Ｖｉｎ１と第２入力電圧Ｖｉｎ２との接続点である電位点Ｖｍに接続する第１ダイオードＤ３を備える。
また、アノードは第１ダイオードＤ３のカソードに接続し、カソードは第２主スイッチＱ２と第２直列回路（インダクタＬ４及びトランスＴ２並びに第１コンデンサＣ５２）との接続点に接続する第２ダイオードＤ４を備える。
さらに、第２ダイオードＤ４のカソードと第１ダイオードＤ３のアノードとの間に配置し、第１主スイッチＱ１と第２主スイッチＱ２とが共にオフのときにオンする補助スイッチＱ３を備える。
また、バルクコンデンサＣ６を第１入力電圧Ｖｉｎ１に置換し、バルクコンデンサＣ７を第２入力電圧Ｖｉｎ２に置換した図１４の実施例は、図６の実施例と同様に、２台のコンバータの一次側を直列接続したものでもある。
即ち、第１コンバータは、第１入力電圧Ｖｉｎ１に接続し、電力の供給を得ている。
また、第２コンバータは、第２入力電圧Ｖｉｎ２に接続し、電力の供給を得ている。
さらに、第１コンバータと第２コンバータとを電位点Ｖｍで直列に接続する。
このようなスイッチング電源において、以下の特徴を有する。
アノードは第１主スイッチＱ１と第１直列回路（インダクタＬ２及びトランスＴ１並びに第１コンデンサＣ５１）との接続点に接続し、カソードは第１コンバータと第２コンバータとの接続点である電位点Ｖｍに接続する第１ダイオードＤ３を備える。
また、アノードは第１ダイオードＤ３のカソードに接続し、カソードは第２主スイッチＱ２と第２直列回路（インダクタＬ４及びトランスＴ２並びに第１コンデンサＣ５２）との接続点に接続する第２ダイオードＤ４を備える。
さらに、第２ダイオードＤ４のカソードと第１ダイオードＤ３のアノードとの間に配置し、第１主スイッチＱ１と第２主スイッチＱ２とが共にオフのときにオンする補助スイッチＱ３を備える。
以上のような、図１４の実施例の動作に関して、第1ダイオードＤ３、第２ダイオードＤ４及び補助スイッチＱ３に流れる充電電流と放電電流とは、図６の実施例と同様に、自動的にバランスする。そして、第１磁性素子（インダクタＬ２及びトランスＴ１）及び第２磁性素子（インダクタＬ４及びトランスＴ２）並びに第１主スイッチＱ１及び第２主スイッチＱ２等のストレスは、好適にバランスする。
さらに、図１４の実施例の構成を、図１１の実施例の構成に適用する（図示せず）。
即ち、このようなスイッチング電源は、第１磁性素子（インダクタＬ２及びトランスＴ１）に第１コンデンサＣ５１を直列接続し、第２磁性素子（インダクタＬ４及びトランスＴ２）に第２コンデンサＣ５２を直列接続する構成を、第１磁性素子（インダクタＬ２及びトランスＴ１）及び第２磁性素子（インダクタＬ４及びトランスＴ２）と、第１主スイッチＱ１及び第２主スイッチＱ２との配置を置換した構成に適用する。
この構成を図１１及び図１４を参照して、詳しく説明する。
第１主スイッチＱ１及び第２主スイッチＱ２の直列接続で形成する直列スイッチ回路（第１主スイッチＱ１及び第２主スイッチＱ２）を備える。
さらに、第１磁性素子（インダクタＬ２及びトランスＴ１）並びに第1コンデンサＣ５１の直列接続で形成し、一端に直列スイッチ回路（第１主スイッチＱ１及び第２主スイッチＱ２）の一端（第１主スイッチＱ１ドレイン）を接続し、他端に入力電圧Ｖｉｎの正極を接続する第１直列回路（インダクタＬ２及びトランスＴ１並びに第１コンデンサＣ５１）を備える。
また、第１磁性素子（インダクタＬ２及びトランスＴ１）は、第１主スイッチＱ１及び第２主スイッチＱ２のオンオフにより出力となる電圧を誘起する。
さらに、第２磁性素子（インダクタＬ４及びトランスＴ２）並びに第２コンデンサＣ５２の直列接続で形成し、一端に直列スイッチ回路（第１主スイッチＱ１及び第２主スイッチＱ２）の他端（第２主スイッチＱ２ソース）を接続し、他端に抵抗Ｒｓｅｎを介して入力電圧Ｖｉｎの負極である共通電位ＣＯＭを接続する第２直列回路（インダクタＬ４及びトランスＴ２並びに第１コンデンサＣ５２）を備える。
また、第２磁性素子（インダクタＬ４及びトランスＴ２）は、第１主スイッチＱ１及び第２主スイッチＱ２のオンオフにより出力となる電圧を誘起する。
このようなスイッチング電源において、以下の特徴を有する。
アノードは第１主スイッチＱ１のドレインと第１直列回路（インダクタＬ２及びトランスＴ１並びに第１コンデンサＣ５１）との接続点に接続し、カソードは第１主スイッチＱ１と第２主スイッチＱ２との接続点である電位点Ｖｍに接続する第１ダイオードＤ３を備える。
また、アノードは第１ダイオードＤ３のカソードに接続し、カソードは第２主スイッチＱ２のソースと第２直列回路（インダクタＬ４及びトランスＴ２並びに第１コンデンサＣ５２）との接続点に接続する第２のダイオードＤ４を備える。
さらに、第２ダイオードＤ４のカソードと第１ダイオードＤ３のアノードとの間に配置し、第１主スイッチＱ１と第２主スイッチＱ２とが共にオフのときにオンする補助スイッチＱ３を備える。
さらにまた、このような構成は、バルクコンデンサＣ７を第１入力電圧Ｖｉｎ１に置換し、バルクコンデンサＣ６を第２入力電圧Ｖｉｎ２に置換できる。
即ち、このようなスイッチング電源は、第１入力電圧Ｖｉｎ１及び第２入力電圧Ｖｉｎ２の直列接続で形成する直列電圧回路（第１入力電圧Ｖｉｎ１及び第２入力電圧Ｖｉｎ２）を備える。
また、第１入力電圧Ｖｉｎ１の正極と第２入力電圧Ｖｉｎ２の負極を電位点Ｖｍで接続する。
そして、一端（ソース）に第１入力電圧Ｖｉｎ１と第２入力電圧Ｖｉｎ２との接続点である電位点Ｖｍを接続する第１主スイッチＱ１を備える。
さらに、一端（ドレイン）に第１入力電圧Ｖｉｎ１と第２入力電圧Ｖｉｎ２との接続点である電位点Ｖｍを接続する第２主スイッチＱ２を備える。
また、第１磁性素子（インダクタＬ２及びトランスＴ１）は、第１主スイッチＱ１及び第２主スイッチＱ２のオンオフにより出力となる電圧を誘起する。
そして、第１磁性素子（インダクタＬ２及びトランスＴ１）並びに第１コンデンサＣ５１の直列接続で形成し、一端に第１主スイッチＱ１の他端（ドレイン）を接続し、他端に直列電圧回路（第１入力電圧Ｖｉｎ１及び第２入力電圧Ｖｉｎ２）の一端（第１入力電圧Ｖｉｎ１正極）を接続する第１直列回路（インダクタＬ２及びトランスＴ１並びに第１コンデンサＣ５１）を備える。
さらに、第２磁性素子（インダクタＬ４及びトランスＴ２）は、第１主スイッチＱ１及び第２主スイッチＱ２のオンオフにより出力となる電圧を誘起する。
そして、第２磁性素子（インダクタＬ４及びトランスＴ２）並びに第２コンデンサＣ５２の直列接続で形成し、一端に第２主スイッチＱ２の他端（ソース）を接続し、他端に抵抗Ｒｓｅｎを介して直列電圧回路（第１入力電圧Ｖｉｎ１及び第２入力電圧Ｖｉｎ２）の一端（第２入力電圧Ｖｉｎ２負極）を接続する第２直列回路（インダクタＬ４及びトランスＴ２並びに第１コンデンサＣ５２）を備える。
このようなスイッチング電源において、以下の特徴を有する。
アノードは第１主スイッチＱ１と第１直列回路（インダクタＬ２及びトランスＴ１並びに第１コンデンサＣ５１）との接続点に接続し、カソードは第１入力電圧Ｖｉｎ１と第２入力電圧Ｖｉｎ２との接続点である電位点Ｖｍに接続する第１ダイオードＤ３を備える。
また、アノードは第１ダイオードＤ３のカソードに接続し、カソードは第２主スイッチＱ２と第２直列回路（インダクタＬ４及びトランスＴ２並びに第１コンデンサＣ５２）との接続点に接続する第２ダイオードＤ４を備える。
さらに、第２ダイオードＤ４のカソードと第１ダイオードＤ３のアノードとの間に配置し、第１主スイッチＱ１と第２主スイッチＱ２とが共にオフのときにオンする補助スイッチＱ３を備える。
このような場合の動作は、図１４の実施例の場合と同様となる。
そして、第１磁性素子（インダクタＬ２及びトランスＴ１）及び第２磁性素子（インダクタＬ４及びトランスＴ２）並びに第１主スイッチＱ１及び第２主スイッチＱ２等のストレスは、第1ダイオードＤ３、第２ダイオードＤ４及び補助スイッチＱ３の作用により、好適にバランスする。
さらにまた、図１５は本発明に係るスイッチング電源の第９の実施例を示す構成図である。なお、図１の実施例と同じ要素には同一符号を付し、説明を省略する。
図１５の実施例の特徴は、１個のトランスＴ５０を用いて、センタタップ型の出力回路（図７（ｅ）参照）で形成する点にある。
図１５の実施例の要部の構成は、図１４の実施例の要部の構成とほぼ同じとなる。異なる点について、下記に説明する。
インダクタＬ２及びトランスＴ５０の第１一次巻線Ｎ１３は、第１磁性素子（インダクタＬ２及びトランスＴ５０）を形成する。
また、インダクタＬ４及びトランスＴ５０の第２一次巻線Ｎ１４は、第２磁性素子（インダクタＬ４及びトランスＴ５０）を形成する。
さらに、第１磁性素子（インダクタＬ２及びトランスＴ５０）と第２磁性素子（インダクタＬ４及びトランスＴ５０）とは磁気結合を有し、一体となったトランスＴ５０で形成する。
さらに、第１磁性素子（インダクタＬ２及びトランスＴ５０）並びに第１コンデンサＣ５１の直列接続は、第１直列回路（インダクタＬ２及びトランスＴ５０並びに第１コンデンサＣ５１）を形成する。
また、第２磁性素子（インダクタＬ４及びトランスＴ５０）並びに第２コンデンサＣ５２の直列接続は、第２直列回路（インダクタＬ４及びトランスＴ５０並びに第２コンデンサＣ５２）を形成する。
なお、図１５の実施例のトランスＴ５０における一次側の構成は、図１０の実施例のトランスＴ３における一次側の構成と同様である。
さらにまた、図１５の実施例の要部以外の相違点について説明する。
トランスＴ５０の二次巻線Ｎ２３及びトランスＴ５０の二次巻線Ｎ２４には、ダイオードＤ５１及びダイオードＤ５２を接続し、さらに、インダクタＬ５０及びコンデンサＣ１を接続する。
このような、図１５の実施例の動作を説明する。第１主スイッチＱ１と第２主スイッチＱ２とは同期して動作する。
図１５の実施例の要部の構成は、図１４の実施例の要部の構成とほぼ同じであるため、図１５の実施例の動作は図１４（図１）の実施例とほぼ同様であるが、再度、以下に、詳しく説明する。
図１５の制御回路２０等の動作は、図１の制御回路２０等の動作と同じであるため説明を省略する。
図１５の実施例の全体の動作を説明する。図１６は、図１５の実施例における、（ａ）期間１から（ｅ）期間５'の動作模式図を示す。同図において、動作状態は期間１から期間５'まで順に遷移した後、再び期間１となる動作を繰り返す。
図１６の期間２'は、図３における期間２と期間３の一部分に対応する。
図１６の期間５'は、図３の期間５、期間６及び期間７に対応する。
さらに、図１７及び図１８は、図１５の実施例の各部の動作波形を示す。
図１７（ａ）において、Ｖｇ１は第１主スイッチＱ１の駆動信号であり、（Ｖｇ３−Ｖ２）は補助スイッチＱ３の駆動信号であり、（Ｖｇ２−Ｖ１）は第２主スイッチＱ２の駆動信号である。
同図より、駆動信号Ｖｇ１と駆動信号（Ｖｇ２−Ｖ１）とはほぼ等しい。また、駆動信号Ｖｇ１及び駆動信号（Ｖｇ２−Ｖ１）と駆動信号（Ｖｇ３−Ｖ２）とはそれぞれ相補的となっている。
また、図１７（ｂ）において、電圧（Ｖｄｓ＿Ｑ１）は第１主スイッチＱ１のドレイン・ソース間電圧であり、電圧（Ｖｄｓ＿Ｑ２）は第２主スイッチＱ２のドレイン・ソース間電圧であり、電流ＩＱ１は第１主スイッチＱ１のドレイン電流であり、電流ＩＱ２は第２主スイッチＱ２のドレイン電流である。
同図より、電圧（Ｖｄｓ＿Ｑ１）と電圧（Ｖｄｓ＿Ｑ２）とはほぼ等しい。さらに、電流ＩＱ１と電流ＩＱ２とはほぼ等しい。
また、電流ＩＱ１及び電流ＩＱ２には逆方向に電流が流れる期間が存在する。
さらに、図１７（ｃ）において、電圧（Ｖｄｓ＿Ｑ３）は補助スイッチＱ３のドレイン・ソース間電圧であり、電流ＩＱ３は補助スイッチＱ３のドレイン電流である。
また、電流ＩＱ３には逆方向に電流が流れる期間が存在する。
また、図１７（ｄ）において、電流ＩＤ５１はダイオードＤ５１の電流であり、電流ＩＤ５２はダイオードＤ５２の電流である。
さらに、図１８（ａ）において、電圧Ｖｍは電位点Ｖｍであり、電圧Ｖｉｎは入力電圧Ｖｉｎである。
電位点Ｖｍは、第１直列回路（インダクタＬ２及びトランスＴ５０並びに第１コンデンサＣ５１）と第２直列回路（インダクタＬ４及びトランスＴ５０並びに第２コンデンサＣ５２）との接続点である。また、電位点Ｖｍは、第１ダイオードＤ３のカソード、第２ダイオードＤ４のアノード、バルクコンデンサＣ６及びバルクコンデンサＣ７が接続される。
同図より、電圧Ｖｍは、電圧Ｖｉｎの約半分であり、一定である。
また、図１８（ｂ）において、電流ＩＴ１は第１直列回路（インダクタＬ２及びトランスＴ５０並びに第１コンデンサＣ５１）に流れる電流であり、電流ＩＴ２は第２直列回路（インダクタＬ４及びトランスＴ５０並びに第２コンデンサＣ５２）に流れる電流である。
同図より、電流ＩＴ１と電流ＩＴ２とはほぼ等しい。
また、図１８（ｃ）において、電圧Ｖｓ１はトランスＴ５０の二次巻線Ｎ２４に発生する電圧であり、電圧Ｖｓ２はトランスＴ５０の二次巻線Ｎ２３に発生する電圧である。
同図より、電圧Ｖｓ１と電圧Ｖｓ２とは相補的となる。これは、トランスＴ５０の二次巻線Ｎ２４とトランスＴ５０の二次巻線Ｎ２３との極性が相補的になっていることによる。
さらに、図１８（ｄ）において、電流ＩＤ３は第1ダイオードＤ３の電流であり、電流ＩＤ４は第２ダイオードＤ４の電流である。
さらに、図１８（ｅ）において、電流ＩＣ６はバルクコンデンサＣ６の電流であり、電流ＩＣ７はバルクコンデンサＣ７の電流である。
また、図１８（ｆ）において、電流ＩＣ２はコンデンサＣ２の電流であり、電流ＩＣ３はコンデンサＣ３の電流である。
さらに、図１８（ｇ）において、電流Ｉｍｉｄは、バルクコンデンサＣ６とバルクコンデンサＣ７との接続点から、第１直列回路（インダクタＬ２及びトランスＴ５０並びに第１コンデンサＣ５１）と第２直列回路（インダクタＬ４及びトランスＴ５０並びに第２コンデンサＣ５２）との接続点に流れる電流である。
また、同図において、電流Ｉｃｌｍｐは、第１ダイオードＤ３のカソードと第２ダイオードＤ４のアノードとの接続点から、バルクコンデンサＣ６とバルクコンデンサＣ７との接続点に流れる電流である。
以下に、期間１から期間５'について、図１６、図１７及び図１８を使って順に説明する。
期間１において、第１主スイッチＱ１はオン、第２主スイッチＱ２はオン、補助スイッチＱ３はオフとし、ダイオードＤ５１はオンとなり、ダイオードＤ５２はオフとなる。また、第１ダイオードＤ３及び第２ダイオードＤ４は共にオフとなる。
このとき、電流ＩＱ１、電流ＩＱ２、電流ＩＴ１及び電流ＩＴ２が流れる。そして、第１主スイッチＱ１及び第２主スイッチＱ２を共にオフとすることで、期間１が終了し期間２'へ遷移する。
期間２'において、第１主スイッチＱ１はオフ、第２主スイッチＱ２はオフとし、補助スイッチＱ３はそのボディーダイオードが順方向にバイアスされオン（そのチャネルはオフ）となり、ダイオードＤ５１及びダイオードＤ５２はオンとなる。また、第１ダイオードＤ３及び第２ダイオードＤ４はオンとなる。
このとき、電流ＩＤ３が流れ、電流ＩＣ２が流れ、電圧（Ｖｄｓ＿Ｑ１）が所定の電圧まで上昇する。また、電流ＩＤ４が流れ、電流ＩＣ３が流れ、電圧（Ｖｄｓ＿Ｑ２）が所定の電圧まで上昇する。そしてまた、電圧（Ｖｄｓ＿Ｑ３）が低下する。そして、コンデンサＣ２及びコンデンサＣ３の充電が完了し、コンデンサＣ２及びコンデンサＣ３の電流がゼロとなる。
さらに、第１ダイオードＤ３と第２ダイオードＤ４の電流がほぼゼロとなると期間２'が終了し期間３へ遷移する。
また、補助スイッチＱ３は、そのボディーダイオードが順方向にバイアスされオンのときに、チャネルをオンとする駆動信号（Ｖｇ３−Ｖ２）を与えられ、低損失でターンオンする。
期間３において、第１主スイッチＱ１はオフ、第２主スイッチＱ２はオフとし、補助スイッチＱ３はオン、ダイオードＤ５１及びダイオードＤ５２はオンとなる。
このとき、電流ＩＴ１及び電流ＩＴ２は減少し、電流ＩＤ５１は減少し、電流ＩＤ５２は増加し、インダクタＬ２及びインダクタＬ４をリセットする電流ＩＱ３が流れる。そして、電流ＩＤ５１ゼロとなると期間３が終了し期間４へ遷移する。
期間４において、第１主スイッチＱ１はオフ、第２主スイッチＱ２はオフ、補助スイッチＱ３はオンとし、ダイオードＤ５１はオフとなり、ダイオードＤ５はオンとなる。
このとき、トランスＴ５０の励磁インダクタンスの励磁インダクタンスをリセットする電流である電流ＩＱ３が流れる。そして、補助スイッチＱ３をオフとすることで期間４が終了し期間５'へ遷移する。
期間５'において、その初めでは、第１主スイッチＱ１はオフ、第２主スイッチＱ２はオフ、補助スイッチＱ３はオフとし、ダイオードＤ５１及びダイオードＤ５２はオンとなる。
このとき、電流ＩＣ２が流れ電圧（Ｖｄｓ＿Ｑ１）が低下し、電流ＩＣ３が流れ電圧（Ｖｄｓ＿Ｑ２）が低下する。そして、コンデンサＣ２及びコンデンサＣ３の放電が完了し、電圧（Ｖｄｓ＿Ｑ１）及び電圧（Ｖｄｓ＿Ｑ２）がゼロとなる。
さらに、第１主スイッチＱ１はそのボディーダイオードが順方向にバイアスされオン（そのチャンネルはオフ）、第２主スイッチＱ１はそのボディーダイオードが順方向にバイアスされオン（そのチャンネルはオフ）する。
このとき、電流ＩＱ１及び電流ＩＱ２は逆方向に電流が流れる。また、また、このような期間、即ちボディーダイオードが順方向にバイアスされオンのときに、第１主スイッチＱ１及び第２主スイッチＱ２は、チャネルをオンとする駆動信号Ｖｇ１及び駆動信号（Ｖｇ２−Ｖ１）が与えられ、低損失でターンオンする。
そして、電流ＩＱ１及び電流ＩＱ２の電流がゼロとなり、第１主スイッチＱ１はオン、第２主スイッチＱ１はオンとなる。
さらに、電流ＩＤ５２は減少し、電流ＩＱ５１は増加する。
そして、電流ＩＤ５２の電流がゼロとなると期間５'は終了し、期間１へ遷移する。
また、トランスＴ５０の二次巻線Ｎ２３及びトランスＴ５０の二次巻線Ｎ２４に誘起する電圧は、ダイオードＤ５１及びダイオードＤ５２で整流し、インダクタＬ５０及びコンデンサＣ１で平滑し、出力電圧Ｖｏｕｔとなり、負荷ＩＬｏａｄへ電力を供給する。
このようにして、図１５の実施例は、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに変換する。
また、第１主スイッチＱ１がオフ、並びに第２主スイッチＱ２がオフである期間の動作について説明する。
第１コンデンサＣ５１の充電電流は、第１ダイオードＤ３、第１磁性素子（インダクタＬ２及びトランスＴ５０）及び第１コンデンサＣ５１の回路、並びに第１ダイオードＤ３、第２ダイオードＤ４、第２コンデンサＣ５２、第２磁性素子（インダクタＬ４及びトランスＴ５０）、第１磁性素子（インダクタＬ２及びトランスＴ５０）及び第１コンデンサＣ５の回路に流れる。
そして、第１コンデンサＣ５１の放電電流は、補助スイッチＱ３、第２コンデンサＣ５２、第２磁性素子（インダクタＬ４及びトランスＴ５０）、第１磁性素子（インダクタＬ２及びトランスＴ５０）及び第１コンデンサＣ５１の回路に流れる。
また、第２コンデンサＣ５２の充電電流は、第２磁性素子（インダクタＬ４及びトランスＴ５０）、第２ダイオードＤ４及び第２コンデンサＣ５２の回路、並びに第２磁性素子（インダクタＬ４及びトランスＴ５０）、第１磁性素子（インダクタＬ２及びトランスＴ５０）、第１コンデンサＣ５１、第１ダイオードＤ３、第２ダイオードＤ４及び第２コンデンサＣ５２の回路に流れる。
そして、第２コンデンサＣ５２の放電電流は、補助スイッチＱ３、第１コンデンサＣ５１、第１磁性素子（インダクタＬ２及びトランスＴ５０）、第２磁性素子（インダクタＬ４及びトランスＴ５０）、及び第２コンデンサＣ５２の回路に流れる。
したがって、第１コンデンサＣ５１及び第２コンデンサＣ５２において、その充電経路とその放電経路とは一致していない。
そして、このような充電電流と放電電流とは、図１の実施例と同様に、第１磁性素子（インダクタＬ２及びトランスＴ５０）及び第２磁性素子（インダクタＬ４及びトランスＴ５０）並びに第１主スイッチＱ１及び第２主スイッチＱ２のストレスのバランスを自動的に整え、動作を好適に安定化させる。
このようにして、本発明の図１５の実施例は、回路の寄生要素並びに抵抗Ｒｓｅｎの影響が抑制され、好適な特性となる。
こうして、電位点Ｖｍは入力電圧Ｖｉｎの約半分の値で安定となり、第１主スイッチＱ１及び第２主スイッチＱ２のストレスは好適にバランスする。
さらにまた、図１９は本発明に係るスイッチング電源の第１０の実施例を示す構成図である。なお、図１４の実施例と同じ要素には同一符号を付し、説明を省略する。
図１９の実施例の特徴は、第１磁性素子及び第２磁性素子を、３個のトランスＴ５１、トランスＴ５２及びトランスＴ５３を用いて形成した点にある。
このような、図１９の実施例は、トランスＴ５１、トランスＴ５２及びトランスＴ５３で負荷を分担するため負荷が大きいアプリケーションに好適である。
また、トランスＴ５１、トランスＴ５２及びトランスＴ５３を薄型にし、スイッチング電源全体を薄型化するアプリケーションに好適である。
図１９の実施例の要部の構成は、図１４の実施例の要部の構成とほぼ同じとなる。異なる点について、下記に説明する。
インダクタＬ２並びにトランスＴ５１の一次巻線Ｎ１５及びトランスＴ５３の一次巻線Ｎ１６は、第１磁性素子（インダクタＬ２、トランスＴ５１及びトランスＴ５３）を形成する。
また、インダクタＬ４並びにトランスＴ５２の一次巻線Ｎ１７及びトランスＴ５３の一次巻線Ｎ１８は、第２磁性素子（インダクタＬ４、トランスＴ５２及びトランスＴ５３）を形成する。
詳しくは、インダクタＬ２並びにトランスＴ５１の一次巻線Ｎ１５及びトランスＴ５３の一次巻線Ｎ１６を直列に接続する。また、インダクタＬ４並びにトランスＴ５２の一次巻線Ｎ１７及びトランスＴ５３の一次巻線Ｎ１８を直列に接続する。
さらに、第１磁性素子（インダクタＬ２、トランスＴ５１及びトランスＴ５３）と第２磁性素子（インダクタＬ４、トランスＴ５２及びトランスＴ５３）とは磁気結合を有し、一体となったトランスＴ５３を備える。
さらに、第１磁性素子（インダクタＬ２、トランスＴ５１及びトランスＴ５３）並びに第１コンデンサＣ５１の直列接続は、第１直列回路（インダクタＬ２、トランスＴ５１及びトランスＴ５３並びに第１コンデンサＣ５１）を形成する。
また、第２磁性素子（インダクタＬ４、トランスＴ５２及びトランスＴ５３）並びに第２コンデンサＣ５２の直列接続は、第２直列回路（インダクタＬ４、トランスＴ５２及びトランスＴ５３並びに第２コンデンサＣ５２）を形成する。
そして、トランスＴ５１は、二次巻線及び整流平滑回路である出力回路２４を備える。また、トランスＴ５２は、二次巻線及び整流平滑回路である出力回路２６を備える。さらにまた、トランスＴ５３は、二次巻線及び整流平滑回路である出力回路２５を備える。
出力回路２４、出力回路２５及び出力回路２６は、図６の実施例の出力回路２１及び出力回路２２と同様である。
また、図１９の実施例は、図１４の実施例における抵抗Ｒｓｅｎを省略している。
さらに、トランスＴ５３に係る構成を詳しく説明する。第１一次巻線Ｎ１６の一端は、トランスＴ５１、インダクタＬ２及び第１コンデンサＣ５１を介して、第１主スイッチＱ１の他端（ドレイン）に接続する。また、第２一次巻線Ｎ１８の一端は、トランスＴ５２、インダクタＬ４及び第２コンデンサＣ５２を介して、第２主スイッチＱ２の他端（ソース）に接続し、第２一次巻線Ｎ１８の他端は第１一次巻線Ｎ１６の他端に接続する。
さらにまた、第１ダイオードＤ３のカソードは第１一次巻線Ｎ１３と第２一次巻線Ｎ１４との接続点に接続する。即ち、第１ダイオードＤ３のカソードは第１直列回路（インダクタＬ２、トランスＴ５１及びトランスＴ５３並びに第１コンデンサＣ５１）と第２直列回路（インダクタＬ４、トランスＴ５２及びトランスＴ５３並びに第２コンデンサＣ５２）との接続点に接続する。
このような図１９の実施例の動作は、図１４の実施例と同様となる。
そして、第１主スイッチＱ１及び第２主スイッチＱ２等のストレスは、第1ダイオードＤ３、第２ダイオードＤ４及び補助スイッチＱ３の作用により、好適にバランスする。
さらにまた、上述の例では、３個のトランスで形成したが、これとは別に、４個又は５個のように複数個のトランスで形成してもよい。同様の動作となる。
また、図２０は本発明に係るスイッチング電源の第１１の実施例を示す構成図である。なお、図１４の実施例と同じ要素には同一符号を付し、説明を省略する。
図２０の実施例の特徴は、トランス５４の一次側電流とトランスＴ５５の一次側電流が等しくなるように配置した点にある。
このような、図２０の実施例は、トランスＴ５４とトランスＴ５５との負荷の分担が一層バランスするため、好適である。
また、トランスＴ５４及びトランスＴ５５を薄型にし、スイッチング電源全体を薄型化するアプリケーションに好適である。
図２０の実施例の要部の構成は、図１４の実施例の要部の構成とほぼ同じとなる。異なる点について、下記に説明する。
インダクタＬ２並びにトランスＴ５４の第１一次巻線Ｎ１９及びトランスＴ５５の第１一次巻線Ｎ１Ａは、第１磁性素子（インダクタＬ２、トランスＴ５４及びトランスＴ５５）を形成する。
また、インダクタＬ４並びにトランスＴ５５の第２一次巻線Ｎ１Ｂ及びトランスＴ５４の第２一次巻線Ｎ１Ｃは、第２磁性素子（インダクタＬ４、トランスＴ５４及びトランスＴ５５）を形成する。
詳しくは、インダクタＬ２並びにトランスＴ５４の第１一次巻線Ｎ１９及びトランスＴ５５の第１一次巻線Ｎ１Ａを直列に接続する。また、インダクタＬ４並びにトランスＴ５５の第２一次巻線Ｎ１Ｂ及びトランスＴ５４の第２一次巻線Ｎ１Ｃを直列に接続する。
さらに、第１磁性素子（インダクタＬ２、トランスＴ５４及びトランスＴ５５）と第２磁性素子（インダクタＬ４、トランスＴ５４及びトランスＴ５５）とは磁気結合を有し、一体となったトランスＴ５４及びトランスＴ５５を備える。
さらに、第１磁性素子（インダクタＬ２、トランスＴ５４及びトランスＴ５５）並びに第１コンデンサＣ５１の直列接続は、第１直列回路（インダクタＬ２、トランスＴ５４及びトランスＴ５５並びに第１コンデンサＣ５１）を形成する。
また、第２磁性素子（インダクタＬ４、トランスＴ５４及びトランスＴ５５）並びに第２コンデンサＣ５２の直列接続は、第２直列回路（インダクタＬ４、トランスＴ５４及びトランスＴ５５並びに第２コンデンサＣ５２）を形成する。
そして、トランスＴ５４の二次巻線Ｎ２４は、ダイオードＤ５２に、フライバック型（図７（ｂ）参照）で接続し、さらにコンデンサＣ１に接続する。
さらに、トランスＴ５５の二次巻線Ｎ２３は、ダイオードＤ５１に、非フライバック型（図７（ｂ）の逆接続）で接続し、さらにコンデンサＣ１に接続する。
したがって、ダイオードＤ５１とダイオードＤ５２とは逆位相で動作する。
また、トランスＴ５４及びトランスＴ５５に係る構成を詳しく説明する。
第１一次巻線Ｎ１９及び第１一次巻線Ｎ１Ａの一端は、インダクタＬ２及び第１コンデンサＣ５１を介して、第１主スイッチＱ１の他端（ドレイン）に接続する。また、第２一次巻線Ｎ１Ｂ及び第２一次巻線Ｎ１Ｃの一端は、インダクタＬ４及び第２コンデンサＣ５２を介して、第２主スイッチＱ２の他端（ソース）に接続し、第２一次巻線Ｎ１Ｂ及び第２一次巻線Ｎ１Ｃの他端は第１一次巻線Ｎ１９及び第１一次巻線Ｎ１Ａの他端に接続する。
また、第１ダイオードＤ３のアノードは第１主スイッチＱ１と第１コンデンサＣ５１との接続点に接続する。さらに、第２ダイオードＤ４のカソードは第２主スイッチＱ２と第２コンデンサＣ５２との接続点に接続する。
さらにまた、第１ダイオードＤ３のカソードは第１一次巻線Ｎ１９及び第１一次巻線Ｎ１Ａと第２一次巻線Ｎ１Ｂ及び第２一次巻線Ｎ１Ｃとの接続点に接続する。即ち、第１ダイオードＤ３のカソードは第１直列回路（インダクタＬ２、トランスＴ５４及びトランスＴ５５並びに第１コンデンサＣ５１）と第２直列回路（インダクタＬ４、トランスＴ５４及びトランスＴ５５並びに第２コンデンサＣ５２）との接続点に接続する。
また、トランスＴ５４は、第１一次巻線Ｎ１９と第２一次巻線Ｎ１Ｃとを有し、第１主スイッチＱ１及び第２主スイッチＱ２のオンオフにより出力となる電圧を誘起し、ダイオードＤ５２及びコンデンサＣ１を介して出力電圧Ｖｏｕｔを生成する。
さらに、トランスＴ５５は、第１一次巻線Ｎ１Ａと第２一次巻線Ｎ１Ｂとを有し、第１主スイッチＱ１及び第２主スイッチＱ２のオンオフにより出力となる電圧を誘起し、ダイオードＤ５１及びコンデンサＣ１を介して出力電圧Ｖｏｕｔを生成する。
このような図２０の実施例の動作は、図１４の実施例と同様となる。
そして、第１主スイッチＱ１及び第２主スイッチＱ２等のストレスは、第1ダイオードＤ３、第２ダイオードＤ４及び補助スイッチＱ３の作用により、好適にバランスする。
さらに、トランスＴ５４の第１一次巻線Ｎ１９とトランスＴ５５の第１一次巻線Ｎ１Ａとに流れる電流は同じであり、トランスＴ５５の第２一次巻線Ｎ１ＢとトランスＴ５４の第２一次巻線Ｎ１Ｃとに流れる電流は同じであるため、トランスＴ５４の磁束変化とトランスＴ５５の磁束変化とはバランスする。
図２１は、図２０の実施例の各部の動作波形である。同図を用いて図２０の実施例の動作を説明する。
図２１（ａ）において、電圧（Ｖｇｓ＿Ｑ１）は第１主スイッチＱ１の駆動信号であり、電圧（Ｖｇｓ＿Ｑ２）は第２主スイッチＱ２の駆動信号であり、電圧（Ｖｇｓ＿Ｑ３）は補助スイッチＱ３の駆動信号である。
また、図２２（ｂ）において、電流ＩＤ５１はダイオードＤ５１の電流であり、電流ＩＤ５２はダイオードＤ５２の電流であり、電流（ＩＤ５１＋ＩＤ５２）は電流ＩＤ５１と電流ＩＤ５２との和である。
さらに、図２２（ｃ）において、電流ＩＱ１は第１主スイッチＱ１の電流であり、電流ＩＱ２は第２主スイッチＱ２の電流であり、電流ＩＱ３は補助スイッチＱ３の電流である。
また、図２２（ｄ）において、電圧Ｖｘｆｒ＿１は第１一次巻線Ｎ１９及び第１一次巻線Ｎ１Ａに生ずる電圧であり、電圧Ｖｘｆｒ＿２は第２一次巻線Ｎ１Ｂ及び第２一次巻線Ｎ１Ｃに生ずる電圧である。
さらに、図２２（ｅ）において、電圧Ｖｄｓ＿Ｑ１は第１主スイッチＱ１の電圧であり、電圧Ｖｄｓ＿Ｑ２は第２主スイッチＱ２の電圧である。
そして、第１主スイッチＱ１及び第２主スイッチＱ２がオンとなり、補助スイッチＱ３がオフのとき、ダイオードＤ５１はオンとなり、ダイオードＤ５２はオフとなる。このとき、第１一次巻線Ｎ１Ａ及び第２一次巻線Ｎ１Ｂのインピーダンスは低くなるが、第１一次巻線Ｎ１９及び第２一次巻線Ｎ１Ｃのインピーダンスは高くなり、電流ＩＱ１の上昇を抑制する。
また、第１主スイッチＱ１及び第２主スイッチＱ２がオフとなり、補助スイッチＱ３がオンのとき、ダイオードＤ５１はオフとなり、ダイオードＤ５２はオンとなる。このとき、第１一次巻線Ｎ１９及び第２一次巻線Ｎ１Ｃのインピーダンスは低くなるが、第１一次巻線Ｎ１Ａ及び第２一次巻線Ｎ１Ｂのインピーダンスは高くなり、電流ＩＱ２の上昇を抑制する。
このようにして、電流ＩＱ１のピーク値及び電流ＩＱ２のピーク値が低い好適な特性を提供する。さらに、電圧Ｖｘｆｒ＿１と電圧Ｖｘｆｒ＿２とはほぼ一致し、電圧Ｖｄｓ＿Ｑ１と電圧Ｖｄｓ＿Ｑ２とはほぼ一致する好適な特性となる。また、電流（ＩＤ５１＋ＩＤ５２）のリプルは小さい好適な特性となる。よって、コンデンサＣ１を小型化できる。
また、図２０の実施例は、トランスＴ５４及びトランスＴ５５を小形低背としたときに、好適な特性が得られる。また、高出力・低コスト・高信頼にできる。
さらにまた、上述の例では、ダイオードＤ５１とダイオードＤ５２とをコンデンサＣ１に接続するように配置したが、これとは別に、ダイオードＤ５１とダイオードＤ５２とを、インダクタを介して、コンデンサＣ１に接続するように配置してもよい。同様の動作となる。
また、図２２は本発明に係るスイッチング電源の第１２の実施例を示す構成図である。なお、図２０の実施例と同じ要素には同一符号を付し、説明を省略する。
図２２の実施例の特徴は、図２０の概念を拡張して、第１磁性素子及び第２磁性素子を４個のトランス５６、トランス５７、トランス５８及びトランスＴ５９を用いて形成した点にある。
詳しくは、インダクタＬ２、トランスＴ５６の第１一次巻線Ｎ１Ｄ、トランスＴ５７の第１一次巻線Ｎ１Ｅ、トランスＴ５８の第１一次巻線Ｎ１Ｆ、トランスＴ５９の第１一次巻線Ｎ１Ｇを直列に接続し、第１直列回路（インダクタＬ２、トランスＴ５６、トランスＴ５７、トランスＴ５８、トランスＴ５９）を形成する。また、インダクタＬ４、トランスＴ５９の第２一次巻線Ｎ１Ｈ、トランスＴ５８の第２一次巻線Ｎ１Ｉ、トランスＴ５７の第２一次巻線Ｎ１Ｊ、トランスＴ５６の第２一次巻線Ｎ１Ｋを直列に接続し、第２直列回路（インダクタＬ４、トランスＴ５９、トランスＴ５８、トランスＴ５７、トランスＴ５６）を形成する。
このような、図２２の実施例は、トランス５６、トランス５７、トランス５８及びトランスＴ５９を薄型にし、スイッチング電源全体を薄型化するアプリケーションに好適である。
図２２の実施例の要部の構成は、図２０の実施例の要部の構成とほぼ同じとなる。
したがって、図２２の実施例の動作は、図２０の実施例と同様となる。
そして、第１主スイッチＱ１及び第２主スイッチＱ２等のストレスは、第1ダイオードＤ３、第２ダイオードＤ４及び補助スイッチＱ３の作用により、好適にバランスする。
さらに、図２３は本発明に係るスイッチング電源の第１３の実施例を示す構成図である。なお、図２０の実施例と同じ要素には同一符号を付し、説明を省略する。
図２３の実施例の特徴は、図２０の実施例のトランスの構成に係る技術的思想を拡張するもので、第１磁性素子であるトランスＴ１から第Ｎ磁性素子であるトランスＴＮの構成にある。
詳しくは、第１主スイッチＱ１（第１主スイッチング回路４１）の一端に入力電圧Ｖｉｎの負極を接続する。また、第２主スイッチＱ１（第１主スイッチング回路４２）の一端に入力電圧Ｖｉｎの正極を接続する。さらにまた、トランスＴ１に係る出力回路２１、トランスＴ２に係る出力回路２２、‥、トランスＴＮ−１に係る出力回路２Ｎ−１及びトランスＴＮに係る出力回路２Ｎは、第１主スイッチング回路４２及び第２主スイッチング回路４１のオンオフにより出力となる電圧を誘起し、出力電圧Ｖｏｕｔを生成する。
さらに、トランスＴ１の第１一次巻線Ｎ１１、トランスＴ２の第１一次巻線Ｎ１２、‥、トランスＴＮ−１の第１一次巻線Ｎ１Ｎ−１及びトランスＴＮの第１一次巻線Ｎ１Ｎを直列に接続する。また、トランスＴ１の第２一次巻線Ｎ２１、トランスＴ２の第２一次巻線Ｎ２２、‥、トランスＴＮ−１の第２一次巻線Ｎ２Ｎ−１及びトランスＴＮの第２一次巻線Ｎ２Ｎを直列に接続する。
さらにまた、第１一次巻線Ｎ１１、第１一次巻線Ｎ１２、‥、第１一次巻線Ｎ１Ｎ−１及び第１一次巻線Ｎ１Ｎとからなる第１直列回路（第１一次巻線Ｎ１１、第１一次巻線Ｎ１２、‥、第１一次巻線Ｎ１Ｎ−１及び第１一次巻線Ｎ１Ｎ）の一端に第１主スイッチＱ１（第１主スイッチング回路４１）を接続する。また、第２一次巻線Ｎ２１、第２一次巻線Ｎ２２、‥、第２一次巻線Ｎ２Ｎ−１及び第２一次巻線Ｎ２Ｎとからなる第２直列回路（第２一次巻線Ｎ２１、第２一次巻線Ｎ２２、‥、第２一次巻線Ｎ２Ｎ−１及び第２一次巻線Ｎ２Ｎ）の一端に第２主スイッチＱ１（第１主スイッチング回路４２）を接続する。
さらに、第１直列回路（第１一次巻線Ｎ１１、第１一次巻線Ｎ１２、‥、第１一次巻線Ｎ１Ｎ−１及び第１一次巻線Ｎ１Ｎ）の他端と第２直列回路（第２一次巻線Ｎ２１、第２一次巻線Ｎ２２、‥、第２一次巻線Ｎ２Ｎ−１及び第２一次巻線Ｎ２Ｎ）の他端とはそれぞれバルクコンデンサＣ６及びバルクコンデンサＣ７を介して入力電圧Ｖｉｎに接続する。
さらにまた、第１主スイッチＱ１及び第２主スイッチＱ２のサージ抑制と、トランスＴ１からトランスＴＮの磁束のリセットとのためのダイオードＤ５及びダイオードＤ６とを備える。
さらに、バルクコンデンサＣ６及びバルクコンデンサＣ７は、図１２の実施例と同様に、第１入力電圧Ｖｉｎ１及び第２入力電圧Ｖｉｎ２としてもよい。
このような、図２３の実施例は、図２０の実施例と同様に、複数のトランスのストレスを好適にバランスさせ、各素子のストレスのピーク値を抑制することができるため、スイッチング電源全体を薄型化するアプリケーションに好適である。
また、図２４は本発明に係るスイッチング電源の第１４の実施例を示す構成図である。なお、図２３の実施例と同じ要素には同一符号を付し、説明を省略する。
図２４の実施例の特徴は、第１スイッチング回路４１をスイッチＱ１１及びスイッチＱ１２で形成し、第２スイッチング回路４２をスイッチＱ２１及びスイッチＱ２２で形成する点にある。即ち、図２４の実施例はフルブリッジ回路を形成する。例えば、スイッチＱ１１とスイッチＱ２２とを同位相でオンオフし、スイッチＱ２１とスイッチＱ１２とを同位相でオンオフし、スイッチＱ１１及びスイッチＱ２２とスイッチＱ２１及びスイッチＱ１２とを逆位相でオンオフする。
このような、図２４の実施例は、図２０の実施例と同様に、複数のトランスのストレスを好適にバランスさせ、各素子のストレスのピーク値を抑制することができるため、スイッチング電源全体を薄型化するアプリケーションに好適である。
本発明の一実施例を示す構成図である。 図１の実施例の動作波形である。 図１の実施例の各期間の動作模式図である。 図１の実施例の各部の動作波形である。 図１の実施例の各部の動作波形である。 本発明の第２の実施例を示す構成図である。 出力回路の実施例を示す構成図である。 図６の実施例における各スイッチの駆動信号の波形である。 本発明の第３の実施例を示す構成図である。 本発明の第４の実施例を示す構成図である。 本発明の第５の実施例を示す構成図である。 本発明の第６の実施例を示す構成図である。 本発明の第７の実施例を示す構成図である。 本発明の第８の実施例を示す構成図である。 本発明の第９の実施例を示す構成図である。 図１５の実施例の各期間の動作模式図である。 図１５の実施例の各部の動作波形である。 図１５の実施例の各部の動作波形である。 本発明の第１０の実施例を示す構成図である。 本発明の第１１の実施例を示す構成図である。 図２０の実施例の各部の動作波形である。 本発明の第１２の実施例を示す構成図である。 本発明の第１３の実施例を示す構成図である。 本発明の第１４の実施例を示す構成図である。 従来のスイッチング電源の一実施例を示す構成図である。 図２５の従来例における動作波形である。 第２の従来のスイッチング電源の一実施例を示す構成図である。 図２７の従来例における動作波形である。 第３の従来のスイッチング電源の一実施例を示す構成図である。
符号の説明
Ｑ１ 第１主スイッチ
Ｑ２ 第２主スイッチ
Ｑ３ 補助スイッチ
Ｄ３ 第１ダイオード
Ｄ４ 第２ダイオード
Ｃ５，Ｃ５１ 第１コンデンサ
Ｃ４，Ｃ５２ 第２コンデンサ
Ｃ６，Ｃ７ バルクコンデンサ
Ｌ２，Ｌ４ インダクタ
Ｃ２，Ｃ３ コンデンサ
Ｔ１，Ｔ２，Ｔ３，Ｔ５０，Ｔ５１，Ｔ５２，Ｔ５３ トランス
Ｔ５４，Ｔ５５，Ｔ５６，Ｔ５７，Ｔ５８，Ｔ５９ トランス
Ｔ１，・・・，ＴＮ トランス
Ｎ１３，Ｎ１６，Ｎ１９，Ｎ１Ａ，Ｎ１Ｄ，Ｎ１Ｅ，Ｎ１Ｆ，Ｎ１Ｇ，Ｎ１１，・・・，Ｎ１２ 第１一次巻線
Ｎ１４，Ｎ１８、Ｎ１Ｂ，Ｎ１Ｃ，Ｎ１Ｈ，Ｎ１Ｉ，Ｎ１Ｊ，Ｎ１Ｋ，Ｎ２１，・・・，Ｎ２２ 第２一次巻線
Ｒｓｅｎ 抵抗
Ｖｉｎ 入力電圧
Ｖｉｎ１ 第１入力電圧
Ｖｉｎ２ 第２入力電圧
Ｖｏｕｔ，Ｖｏｕｔ１，Ｖｏｕｔ２ 出力電圧
２１，２２，２３，２４，２５，２６，・・・，２Ｎ 出力回路
４１，４２ スイッチング回路
Ｖｍ 電位点
ＣＯＭ，ＧＮＤ 共通電位

Claims (32)

  1. 一端に入力電圧の負極を接続する第１主スイッチと、
    一端に前記入力電圧の正極を接続する第２主スイッチと、
    一端に前記第１主スイッチの他端を接続し、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第１磁性素子と、
    一端に前記第２主スイッチの他端を接続し、他端に前記第１磁性素子の他端を接続し、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第２磁性素子と、
    を備えるスイッチング電源において、
    アノードは第１コンデンサを介して前記第１主スイッチと前記第１磁性素子との接続点に接続し、カソードは前記第１磁性素子と前記第２磁性素子との接続点に接続する第１ダイオードと、
    アノードは前記第１ダイオードのカソードに接続し、カソードは第２コンデンサを介して前記第２主スイッチと前記第２磁性素子との接続点に接続する第２ダイオードと、
    前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、
    を設けることを特徴とするスイッチング電源。
  2. 第１主スイッチ及び第２主スイッチの直列接続で形成する直列スイッチ回路と、
    一端に前記直列スイッチ回路の一端を接続し、他端に入力電圧の正極を接続し、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第１磁性素子と、
    一端に前記直列スイッチ回路の他端を接続し、他端に前記入力電圧の負極を接続し、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第２磁性素子と、
    を備えるスイッチング電源において、
    アノードは第１コンデンサを介して前記第１主スイッチと前記第１磁性素子との接続点に接続し、カソードは前記第１主スイッチと前記第２主スイッチとの接続点に接続する第１ダイオードと、
    アノードは前記第１ダイオードのカソードに接続し、カソードは第２コンデンサを介して前記第２主スイッチと前記第２磁性素子との接続点に接続する第２のダイオードと、
    前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、
    を設けることを特徴とするスイッチング電源。
  3. 入力電圧と、
    第１主スイッチに直列に接続し、前記第１主スイッチのオンオフにより出力となる電圧を誘起する第１磁性素子を備える第１コンバータと、
    第２主スイッチに直列に接続し、前記第２主スイッチのオンオフにより出力となる電圧を誘起する第２磁性素子を備える第２コンバータと、
    を直列に接続するスイッチング電源において、
    アノードは第１コンデンサを介して前記第１主スイッチと前記第１磁性素子との接続点に接続し、カソードは前記第１コンバータと前記第２コンバータとの接続点に接続する第１ダイオードと、
    アノードは前記第１ダイオードのカソードに接続し、カソードは第２コンデンサを介して前記第２主スイッチと前記第２磁性素子との接続点に接続する第２ダイオードと、
    前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、
    を設けることを特徴とするスイッチング電源。
  4. 一端に入力電圧の負極を接続する第１主スイッチと、
    一端に前記入力電圧の正極を接続する第２主スイッチと、
    前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第１磁性素子並びに第１コンデンサの直列接続で形成し、一端に前記第１主スイッチの他端を接続する第１直列回路と、
    前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第２磁性素子並びに第２コンデンサの直列接続で形成し、一端に前記第２主スイッチの他端を接続し、他端に前記第１直列回路の他端を接続する第２直列回路と、
    を備えるスイッチング電源において、
    アノードは前記第１主スイッチと前記第１直列回路との接続点に接続し、カソードは前記第１直列回路と前記第２直列回路との接続点に接続する第１ダイオードと、
    アノードは前記第１ダイオードのカソードに接続し、カソードは前記第２主スイッチと前記第２直列回路との接続点に接続する第２ダイオードと、
    前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、
    を備えることを特徴とするスイッチング電源。
  5. 第１主スイッチ及び第２主スイッチの直列接続で形成する直列スイッチ回路と、
    前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第１磁性素子並びに第1コンデンサの直列接続で形成し、一端に前記直列スイッチ回路の一端を接続し、他端に入力電圧の正極を接続する第１直列回路と、
    前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第２磁性素子並びに第２コンデンサの直列接続で形成し、一端に前記直列スイッチ回路の他端を接続し、他端に前記入力電圧の負極を接続する第２直列回路と、
    を備えるスイッチング電源において、
    アノードは前記第１主スイッチと前記第１直列回路との接続点に接続し、カソードは前記第１主スイッチと前記第２主スイッチとの接続点に接続する第１ダイオードと、
    アノードは前記第１ダイオードのカソードに接続し、カソードは前記第２主スイッチと前記第２直列回路との接続点に接続する第２のダイオードと、
    前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、
    を備えることを特徴とするスイッチング電源。
  6. 入力電圧と、
    第１主スイッチに直列に接続し、前記第１主スイッチのオンオフにより出力となる電圧を誘起する第１磁性素子並びに第１コンデンサの直列接続で形成する第１直列回路を備える第１コンバータと、
    第２主スイッチに直列に接続し、前記第２主スイッチのオンオフにより出力となる電圧を誘起する第２磁性素子並びに第２コンデンサの直列接続で形成する第２直列回路を備える第２コンバータと、
    を直列に接続するスイッチング電源において、
    アノードは前記第１主スイッチと前記第１直列回路との接続点に接続し、カソードは前記第１コンバータと前記第２コンバータとの接続点に接続する第１ダイオードと、
    アノードは前記第１ダイオードのカソードに接続し、カソードは前記第２主スイッチと前記第２直列回路との接続点に接続する第２ダイオードと、
    前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、
    を備えることを特徴とするスイッチング電源。
  7. 第１入力電圧及び第２入力電圧の直列接続で形成する直列電圧回路と、
    一端に前記直列電圧回路の一端を接続する第１主スイッチと、
    一端に前記直列電圧回路の他端を接続する第２主スイッチと、
    一端に前記第１主スイッチの他端を接続し、他端に前記第１入力電圧と前記第２入力電圧との接続点を接続し、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第１磁性素子と、
    一端に前記第２主スイッチの他端を接続し、他端に前記第１入力電圧と前記第２入力電圧との接続点を接続し、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第２磁性素子と、
    を備えるスイッチング電源において、
    アノードは第１コンデンサを介して前記第１磁性素子と前記第１主スイッチとの接続点に接続し、カソードは前記第１入力電圧と前記第２入力電圧との接続点に接続する第１ダイオードと、
    アノードは前記第１ダイオードのカソードに接続し、カソードは第２コンデンサを介して前記第２主スイッチと前記第２磁性素子との接続点に接続する第２ダイオードと、
    前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、
    を設けることを特徴とするスイッチング電源。
  8. 第１入力電圧及び第２入力電圧の直列接続で形成する直列電圧回路と、
    一端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第１主スイッチと、
    一端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第２主スイッチと、
    一端に前記第１主スイッチの他端を接続し、他端に前記直列電圧回路の一端を接続し、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第１磁性素子と、
    一端に前記第２主スイッチの他端を接続し、他端に前記直列電圧回路の他端を接続し、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第２磁性素子と、
    を備えるスイッチング電源において、
    アノードは第１コンデンサを介して前記第１磁性素子と前記第１主スイッチとの接続点に接続し、カソードは前記第１入力電圧と前記第２入力電圧との接続点に接続する第１ダイオードと、
    アノードは前記第１ダイオードのカソードに接続し、カソードは第２コンデンサを介して前記第２主スイッチと前記第２磁性素子との接続点に接続する第２ダイオードと、
    前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、
    を設けることを特徴とするスイッチング電源。
  9. 第１主スイッチに直列に接続し前記第１主スイッチのオンオフにより出力となる電圧を誘起する第１磁性素子を備え、第１入力電圧に接続する第１コンバータと、
    第２主スイッチに直列に接続し前記第２主スイッチのオンオフにより出力となる電圧を誘起する第２磁性素子を備え、第２入力電圧に接続する第２コンバータと、
    を直列に接続するスイッチング電源において、
    アノードは第１コンデンサを介して前記第１磁性素子と前記第１主スイッチとの接続点に接続し、カソードは前記第１コンバータと前記第２コンバータとの接続点に接続する第１ダイオードと、
    アノードは前記第１ダイオードのカソードに接続し、カソードは第２コンデンサを介して前記第２主スイッチと前記第２磁性素子との接続点に接続する第２ダイオードと、
    前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、
    を設けることを特徴とするスイッチング電源。
  10. 第１入力電圧及び第２入力電圧の直列接続で形成する直列電圧回路と、
    一端に前記直列電圧回路の一端を接続する第１主スイッチと、
    一端に前記直列電圧回路の他端を接続する第２主スイッチと、
    前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第１磁性素子並びに第１コンデンサの直列接続で形成し、一端に前記第１主スイッチの他端を接続し、他端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第１直列回路と、
    前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第２磁性素子並びに第２コンデンサの直列接続で形成し、一端に前記第２主スイッチの他端を接続し、他端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第２直列回路と、
    を備えるスイッチング電源において、
    アノードは前記第１主スイッチと前記第１直列回路との接続点に接続し、カソードは前記第１入力電圧と前記第２入力電圧との接続点に接続する第１ダイオードと、
    アノードは前記第１ダイオードのカソードに接続し、カソードは前記第２主スイッチと前記第２直列回路との接続点に接続する第２ダイオードと、
    前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、
    を備えることを特徴とするスイッチング電源。
  11. 第１入力電圧及び第２入力電圧の直列接続で形成する直列電圧回路と、
    一端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第１主スイッチと、
    一端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第２主スイッチと、
    前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第１磁性素子並びに第１コンデンサの直列接続で形成し、一端に前記第１主スイッチの他端を接続し、他端に前記直列電圧回路の一端を接続する第１直列回路と、
    前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する第２磁性素子並びに第２コンデンサの直列接続で形成し、一端に前記第２主スイッチの他端を接続し、他端に前記直列電圧回路の他端を接続する第２直列回路と、
    を備えるスイッチング電源において、
    アノードは前記第１主スイッチと前記第１直列回路との接続点に接続し、カソードは前記第１入力電圧と前記第２入力電圧との接続点に接続する第１ダイオードと、
    アノードは前記第１ダイオードのカソードに接続し、カソードは前記第２主スイッチと前記第２直列回路との接続点に接続する第２ダイオードと、
    前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、
    を備えることを特徴とするスイッチング電源。
  12. 第１主スイッチに直列に接続し前記第１主スイッチのオンオフにより出力となる電圧を誘起する第１磁性素子並びに第１コンデンサの直列接続で形成する第１直列回路を備え、第１入力電圧に接続する第１コンバータと、
    第２主スイッチに直列に接続し前記第２主スイッチのオンオフにより出力となる電圧を誘起する第２磁性素子並びに第２コンデンサの直列接続で形成する第２直列回路を備え、第２入力電圧に接続する第２コンバータと、
    を直列に接続するスイッチング電源において、
    アノードは前記第１主スイッチと前記第１直列回路との接続点に接続し、カソードは前記第１コンバータと前記第２コンバータとの接続点に接続する第１ダイオードと、
    アノードは前記第１ダイオードのカソードに接続し、カソードは前記第２主スイッチと前記第２直列回路との接続点に接続する第２ダイオードと、
    前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、
    を備えることを特徴とするスイッチング電源。
  13. 前記第１ダイオードのカソードと前記第２ダイオードのアノードとの接続点と、前記入力電圧との間にバルクコンデンサを配置することを特徴とする請求項１から請求項６の何れかに記載のスイッチング電源。
  14. 前記第１磁性素子の出力と、前記第２磁性素子の出力と、を並列に接続することを特徴とする請求項１から請求項１２の何れかに記載のスイッチング電源。
  15. 前記第１磁性素子の出力と、前記第２磁性素子の出力と、を直列に接続することを特徴とする請求項１から請求項１２の何れかに記載のスイッチング電源。
  16. 前記第１磁性素子と前記第２磁性素子とは磁気結合を有することを特徴とする請求項１から請求項１２の何れかに記載のスイッチング電源。
  17. 前記第１主スイッチと前記第２主スイッチとは、同位相でオンオフすることを特徴とする請求項１から請求項１２の何れかに記載のスイッチング電源。
  18. 前記第１主スイッチと前記補助スイッチとは共にオフとなる期間を介してそれぞれ相補的にオンオフすると共に、前記第２主スイッチと前記補助スイッチとは共にオフとなる期間を介してそれぞれ相補的にオンオフすることを特徴とする請求項１から請求項１２の何れかに記載のスイッチング電源。
  19. 前記第１磁性素子または前記第２磁性素子は、インダクタとトランスとの直列回路で形成することを特徴とする請求項１から請求項１２の何れかに記載のスイッチング電源。
  20. 前記第１主スイッチ、または前記第２主スイッチ、または前記補助スイッチ、または前記第１磁性素子、または前記第２磁性素子に並列にコンデンサを設けることを特徴とする請求項１から請求項１２の何れかに記載のスイッチング電源。
  21. 前記第１磁性素子または前記第２磁性素子に誘起する電圧をスイッチで整流することを特徴とする請求項１から請求項１２の何れかに記載のスイッチング電源。
  22. 前記第１ダイオードまたは前記第２ダイオードはＭＯＳＦＥＴのボディーダイオードで形成することを特徴とする請求項１から請求項１２の何れかに記載のスイッチング電源。
  23. 一端に入力電圧の負極を接続する第１主スイッチと、
    一端に前記入力電圧の正極を接続する第２主スイッチと、
    一端に前記第１主スイッチの他端を接続する第１一次巻線と、一端に前記第２主スイッチの他端を接続し他端に前記第１一次巻線の他端を接続する第２一次巻線とを有し、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する磁性素子と、
    を備えるスイッチング電源において、
    アノードは第１コンデンサを介して前記第１主スイッチと前記第１一次巻線との接続点に接続し、カソードは前記第１一次巻線と前記第２一次巻線との接続点に接続する第１ダイオードと、
    アノードは前記第１ダイオードのカソードに接続し、カソードは第２コンデンサを介して前記第２主スイッチと前記第２一次巻線との接続点に接続する第２ダイオードと、
    前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、
    を備えることを特徴とするスイッチング電源。
  24. 第１主スイッチ及び第２主スイッチの直列接続で形成する直列スイッチ回路と、
    一端に前記直列スイッチ回路の一端を接続し他端に入力電圧の正極を接続する第１一次巻線と、一端に前記直列スイッチ回路の他端を接続し他端に前記入力電圧の負極を接続する第２一次巻線とを有し、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する磁性素子と、
    を備えるスイッチング電源において、
    アノードは第１コンデンサを介して前記第１主スイッチと前記第１一次巻線との接続点に接続し、カソードは前記第１主スイッチと前記第２主スイッチとの接続点に接続する第１ダイオードと、
    アノードは前記第１ダイオードのカソードに接続し、カソードは第２コンデンサを介して前記第２主スイッチと前記第２一次巻線との接続点に接続する第２のダイオードと、
    前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、
    を備えることを特徴とするスイッチング電源。
  25. 一端に入力電圧の負極を接続する第１主スイッチと、
    一端に前記入力電圧の正極を接続する第２主スイッチと、
    前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する磁性素子の第１一次巻線並びに第１コンデンサの直列接続で形成し、一端に前記第１主スイッチの他端を接続する第１直列回路と、
    前記磁性素子の第２一次巻線並びに第２コンデンサの直列接続で形成し、一端に前記第２主スイッチの他端を接続し、他端に前記第１直列回路の他端を接続する第２直列回路と、
    を備えるスイッチング電源において、
    アノードは前記第１主スイッチと前記第１直列回路との接続点に接続し、カソードは前記第１直列回路と前記第２直列回路との接続点に接続する第１ダイオードと、
    アノードは前記第１ダイオードのカソードに接続し、カソードは前記第２主スイッチと前記第２直列回路との接続点に接続する第２ダイオードと、
    前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、
    を備えることを特徴とするスイッチング電源。
  26. 第１主スイッチ及び第２主スイッチの直列接続で形成する直列スイッチ回路と、
    前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する磁性素子の第１一次巻線並びに第1コンデンサの直列接続で形成し、一端に前記直列スイッチ回路の一端を接続し、他端に入力電圧の正極を接続する第１直列回路と、
    前記磁性素子の第２一次巻線並びに第２コンデンサの直列接続で形成し、一端に前記直列スイッチ回路の他端を接続し、他端に前記入力電圧の負極を接続する第２直列回路と、
    を備えるスイッチング電源において、
    アノードは前記第１主スイッチと前記第１直列回路との接続点に接続し、カソードは前記第１主スイッチと前記第２主スイッチとの接続点に接続する第１ダイオードと、
    アノードは前記第１ダイオードのカソードに接続し、カソードは前記第２主スイッチと前記第２直列回路との接続点に接続する第２のダイオードと、
    前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、
    を備えることを特徴とするスイッチング電源。
  27. 第１入力電圧及び第２入力電圧の直列接続で形成する直列電圧回路と、
    一端に前記直列電圧回路の一端を接続する第１主スイッチと、
    一端に前記直列電圧回路の他端を接続する第２主スイッチと、
    一端に前記第１主スイッチの他端を接続し他端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第１一次巻線と、一端に前記第２主スイッチの他端を接続し他端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第２一次巻線とを有し、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する磁性素子と、
    を備えるスイッチング電源において、
    アノードは第１コンデンサを介して前記第１一次巻線と前記第１主スイッチとの接続点に接続し、カソードは前記第１入力電圧と前記第２入力電圧との接続点に接続する第１ダイオードと、
    アノードは前記第１ダイオードのカソードに接続し、カソードは第２コンデンサを介して前記第２主スイッチと前記第２一次巻線との接続点に接続する第２ダイオードと、
    前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、
    を備えることを特徴とするスイッチング電源。
  28. 第１入力電圧及び第２入力電圧の直列接続で形成する直列電圧回路と、
    一端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第１主スイッチと、
    一端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第２主スイッチと、
    一端に前記第１主スイッチの他端を接続し他端に前記直列電圧回路の一端を接続する第１一次巻線と、一端に前記第２主スイッチの他端を接続し他端に前記直列電圧回路の他端を接続する第２一次巻線とを有し、前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する磁性素子と、
    を備えるスイッチング電源において、
    アノードは第１コンデンサを介して前記第１一次巻線と前記第１主スイッチとの接続点に接続し、カソードは前記第１入力電圧と前記第２入力電圧との接続点に接続する第１ダイオードと、
    アノードは前記第１ダイオードのカソードに接続し、カソードは第２コンデンサを介して前記第２主スイッチと前記第２一次巻線との接続点に接続する第２ダイオードと、
    前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、
    を備えることを特徴とするスイッチング電源。
  29. 第１入力電圧及び第２入力電圧の直列接続で形成する直列電圧回路と、
    一端に前記直列電圧回路の一端を接続する第１主スイッチと、
    一端に前記直列電圧回路の他端を接続する第２主スイッチと、
    前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する磁性素子の第１一次巻線並びに第１コンデンサの直列接続で形成し、一端に前記第１主スイッチの他端を接続し、他端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第１直列回路と、
    前記磁性素子の第２一次巻線並びに第２コンデンサの直列接続で形成し、一端に前記第２主スイッチの他端を接続し、他端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第２直列回路と、
    を備えるスイッチング電源において、
    アノードは前記第１主スイッチと前記第１直列回路との接続点に接続し、カソードは前記第１入力電圧と前記第２入力電圧との接続点に接続する第１ダイオードと、
    アノードは前記第１ダイオードのカソードに接続し、カソードは前記第２主スイッチと前記第２直列回路との接続点に接続する第２ダイオードと、
    前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、
    を備えることを特徴とするスイッチング電源。
  30. 第１入力電圧及び第２入力電圧の直列接続で形成する直列電圧回路と、
    一端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第１主スイッチと、
    一端に前記第１入力電圧と前記第２入力電圧との接続点を接続する第２主スイッチと、
    前記第１主スイッチ及び前記第２主スイッチのオンオフにより出力となる電圧を誘起する磁性素子の第１一次巻線並びに第１コンデンサの直列接続で形成し、一端に前記第１主スイッチの他端を接続し、他端に前記直列電圧回路の一端を接続する第１直列回路と、
    前記磁性素子の第２一次巻線並びに第２コンデンサの直列接続で形成し、一端に前記第２主スイッチの他端を接続し、他端に前記直列電圧回路の他端を接続する第２直列回路と、
    を備えるスイッチング電源において、
    アノードは前記第１主スイッチと前記第１直列回路との接続点に接続し、カソードは前記第１入力電圧と前記第２入力電圧との接続点に接続する第１ダイオードと、
    アノードは前記第１ダイオードのカソードに接続し、カソードは前記第２主スイッチと前記第２直列回路との接続点に接続する第２ダイオードと、
    前記第２ダイオードのカソードと前記第１ダイオードのアノードとの間に配置し、前記第１主スイッチと前記第２主スイッチとが共にオフのときにオンする補助スイッチと、
    を備えることを特徴とするスイッチング電源。
  31. 一端に入力電圧の負極を接続する第１主スイッチング回路と、
    一端に前記入力電圧の正極を接続する第２主スイッチング回路と、
    前記第１主スイッチング回路及び前記第２主スイッチング回路のオンオフにより出力となる電圧を誘起する第１磁性素子及び第２磁性素子と、
    を備えるスイッチング電源において、
    前記第１磁性素子の第１一次巻線と前記第２磁性素子の第１一次巻線とからなる第１直列回路の一端に前記第１主スイッチング回路の他端を接続し、
    前記第１磁性素子の第２一次巻線と前記第２磁性素子の第２一次巻線とからなる第２直列回路の一端に前記第２主スイッチング回路の他端を接続し、
    前記第１直列回路の他端と前記第２直列回路の他端とはそれぞれバルクコンデンサを介して前記入力電圧に接続することを特徴とするスイッチング電源。
  32. 第１入力電圧及び第２入力電圧の直列接続で形成する直列電圧回路と、
    一端に前記直列電圧回路の一端を接続する第１主スイッチング回路と、
    一端に前記直列電圧回路の他端を接続する第２主スイッチング回路と、
    前記第１主スイッチング回路及び前記第２主スイッチング回路のオンオフにより出力となる電圧を誘起する第１磁性素子及び第２磁性素子と、
    を備えるスイッチング電源において、
    前記第１磁性素子の第１一次巻線と前記第２磁性素子の第１一次巻線とからなる第１直列回路の一端に前記第１主スイッチング回路の他端を接続し、
    前記第１磁性素子の第２一次巻線と前記第２磁性素子の第２一次巻線とからなる第２直列回路の一端に前記第２主スイッチング回路の他端を接続し、
    前記第１直列回路の他端と前記第２直列回路の他端とはそれぞれ前記第１入力電圧と前記第２入力電圧との接続点に接続することを特徴とするスイッチング電源。

JP2003270034A 2003-01-23 2003-07-01 スイッチング電源 Expired - Fee Related JP4285133B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003270034A JP4285133B2 (ja) 2003-01-23 2003-07-01 スイッチング電源
US10/751,641 US6917527B2 (en) 2003-01-23 2004-01-06 Switching power supply

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003014284 2003-01-23
JP2003270034A JP4285133B2 (ja) 2003-01-23 2003-07-01 スイッチング電源

Publications (2)

Publication Number Publication Date
JP2004248485A JP2004248485A (ja) 2004-09-02
JP4285133B2 true JP4285133B2 (ja) 2009-06-24

Family

ID=32737713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003270034A Expired - Fee Related JP4285133B2 (ja) 2003-01-23 2003-07-01 スイッチング電源

Country Status (2)

Country Link
US (1) US6917527B2 (ja)
JP (1) JP4285133B2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100571805B1 (ko) * 2003-01-29 2006-04-17 삼성에스디아이 주식회사 전계방출소자와 이를 적용한 표시소자 및 그 제조방법
JP3882809B2 (ja) * 2003-11-26 2007-02-21 サンケン電気株式会社 スイッチング電源装置
US7030512B2 (en) * 2004-06-25 2006-04-18 The Board Of Trustees Of The University Of Illinois Dynamic current sharing dc-dc switching power supply
DE102004047372A1 (de) * 2004-09-29 2006-03-30 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Wandlerschaltung mit Klasse-E-Konvertermodulen
US7184279B2 (en) * 2005-04-01 2007-02-27 Thermatool Corp. Solid state switching circuit
US7593245B2 (en) * 2005-07-08 2009-09-22 Power Integrations, Inc. Method and apparatus to limit maximum switch current in a switching power supply
US7310244B2 (en) * 2006-01-25 2007-12-18 System General Corp. Primary side controlled switching regulator
JP4879813B2 (ja) * 2007-04-25 2012-02-22 富士通テレコムネットワークス株式会社 スイッチング電源装置
JP5030157B2 (ja) * 2007-11-15 2012-09-19 コーセル株式会社 スイッチング電源装置
US8564976B2 (en) * 2008-11-19 2013-10-22 General Electric Company Interleaved LLC power converters and method of manufacture thereof
US9537388B2 (en) * 2009-02-27 2017-01-03 Abb Research Ltd. Hybrid distribution transformer with an integrated voltage source converter
KR101053289B1 (ko) 2009-12-31 2011-08-01 주식회사 효성 전류형 푸쉬-풀 ｄｃ/ｄｃ 컨버터
US20120224398A1 (en) * 2010-11-15 2012-09-06 Istituto Superiore Mario Boella Sulle Tecnologie Dell'informazione E Delle Telecomunicazioni Charge-transfer conditioning circuit
US9402278B2 (en) * 2010-11-26 2016-07-26 Wireless Dynamics, Inc. Multi-mode communication system for a mobile phone
GB2486509B (en) 2011-03-22 2013-01-09 Enecsys Ltd Solar photovoltaic power conditioning units
JP2013110832A (ja) * 2011-11-18 2013-06-06 Sanyo Denki Co Ltd スイッチング電源装置
US8971058B2 (en) * 2012-08-23 2015-03-03 Allis Electric Co., Ltd. High-efficiency high step-up ratio direct current converter with interleaved soft-switching mechanism
KR20140047981A (ko) * 2012-10-15 2014-04-23 엘에스산전 주식회사 Dc-dc컨버터
US9577540B1 (en) * 2013-02-01 2017-02-21 Universal Lighting Technologies, Inc. Multi-stage flyback converter for wide input voltage range applications
TWI501529B (zh) * 2013-12-06 2015-09-21 Ind Tech Res Inst 直流電源轉換裝置與方法
DE102015225623A1 (de) * 2015-12-17 2017-06-22 Siemens Aktiengesellschaft Schaltwandler, insbesondere für ein Schaltnetzteil
CN107919800B (zh) * 2016-10-08 2020-05-26 亚力电机股份有限公司 升压型零涟波直流转换器
US11309714B2 (en) 2016-11-02 2022-04-19 Tesla, Inc. Micro-batteries for energy generation systems
DE102017126696A1 (de) * 2017-11-14 2019-05-16 Infineon Technologies Austria Ag Spannungswandlersteuerung, Spannungswandler und Verfahren zum Betreiben eines Spannungswandlers
JP6913056B2 (ja) * 2018-05-29 2021-08-04 株式会社Ｓｏｋｅｎ 電力変換装置の制御装置
JP7434713B2 (ja) * 2019-03-07 2024-02-21 Tdk株式会社 スイッチング電源装置
US10749428B1 (en) * 2019-04-22 2020-08-18 Hamilton Sunstrand Corporation DC to DC converter with sequentially switched LC snubber and regenerative circuit
JP6833131B1 (ja) * 2020-04-20 2021-02-24 三菱電機株式会社 電力変換装置
US11888485B2 (en) * 2020-06-17 2024-01-30 Mitsubishi Electric Corporation Pulse power supply device
US11876445B2 (en) * 2020-10-05 2024-01-16 Infineon Technologies Austria Ag Trans-inductance multi-phase power converters and control

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3046495A (en) * 1957-09-27 1962-07-24 Lenkurt Electric Co Inc High-voltage inverter using lowvoltage transistors
US3056094A (en) * 1960-09-26 1962-09-25 Texas Instruments Inc Transistor d. c. to a. c. converter
GB2152770B (en) 1983-11-15 1987-04-29 Yokogawa Hokushin Electric Dc/dc converter
JP2591056B2 (ja) 1988-04-18 1997-03-19 三菱化学株式会社 芳香族ポリエステルおよびその製造方法
JPH065390A (ja) 1992-06-23 1994-01-14 Hitachi Ltd 電磁石電源の制御装置
US5351175A (en) * 1993-02-05 1994-09-27 The Lincoln Electric Company Inverter power supply for welding
JP3644615B2 (ja) * 1997-02-17 2005-05-11 Ｔｄｋ株式会社 スイッチング電源
US6545450B1 (en) * 1999-07-02 2003-04-08 Advanced Energy Industries, Inc. Multiple power converter system using combining transformers
US6404176B1 (en) * 2001-07-31 2002-06-11 Hewlett-Packard Company Push-pull auto transformer

Also Published As

Publication number Publication date
US6917527B2 (en) 2005-07-12
US20040145928A1 (en) 2004-07-29
JP2004248485A (ja) 2004-09-02

Similar Documents

Publication Publication Date Title
JP4285133B2 (ja) スイッチング電源
US7209024B2 (en) Filter circuit and power supply unit
US7289338B2 (en) Input to output isolated DC-DC converter
US6437999B1 (en) Power electronic circuits with ripple current cancellation
US7405955B2 (en) Switching power supply unit and voltage converting method
US6807069B2 (en) Direct current converter with integrated transformer windings and output voltage filtering coils on the same magnetic core
US7239530B1 (en) Apparatus for isolated switching power supply with coupled output inductors
US6757184B2 (en) Step-down buck converter with full bridge circuit
US10686387B2 (en) Multi-transformer LLC resonant converter circuit
WO2018071366A1 (en) Coupled split path power conversion architecture
US20010030879A1 (en) DC-to-DC power converter
CN111492568B (zh) 交错式llc谐振变换器
JPWO2010010761A1 (ja) 絶縁型スイッチング電源装置
US6252383B1 (en) Buck and boost power converters with non-pulsating input and output terminal currents
JP2001190072A (ja) スイッチング電源
US6961252B2 (en) Switching power supply
CN111869076A (zh) 直流电压变换电路以及电源装置
TWI543513B (zh) 諧振轉換器
JP2008054378A (ja) Ｄｃ−ｄｃコンバータ
JP2003092876A (ja) スイッチング電源装置
US11228250B2 (en) Flyback power switch structure for bridgeless rectifier
JP7386737B2 (ja) 整流回路及びこれを用いたスイッチング電源
JP2000125560A (ja) スイッチング電源装置
WO2024040537A1 (zh) 功率变换器及电源
JP4265199B2 (ja) 直流変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees