JP2000125560A

JP2000125560A - スイッチング電源装置

Info

Publication number: JP2000125560A
Application number: JP10293444A
Authority: JP
Inventors: Toshitaka Minamizawa; 俊孝南沢
Original assignee: Japan Radio Co Ltd; Nagano Japan Radio Co Ltd
Current assignee: Japan Radio Co Ltd; Nagano Japan Radio Co Ltd
Priority date: 1998-10-15
Filing date: 1998-10-15
Publication date: 2000-04-28

Abstract

(57)【要約】【課題】装置の小型化を図ることができるスイッチン
グ電源装置を提供する。【解決手段】一次巻線３ａに供給された電圧に基づい
て二次巻線３ｂに所定電圧を誘起させるトランス３と、
スイッチング制御信号に従って１対のスイッチング素子
１１，１２が交互にオン／オフ動作することによりトラ
ンス３の一次巻線３ａに出力電圧を供給する主スイッチ
回路１０と、主スイッチ回路１０をゼロボルトスイッチ
方式で作動させるための並列共振回路ＳR と、二次巻線
３ｂの誘起電圧を整流する整流回路２１とを備えている
ハーフブリッジ並列共振型のスイッチング電源装置１に
おいて、トランス３は、リーケージトランスで構成さ
れ、並列共振回路ＳR は、トランス３の二次巻線側等価
的リーケージインダクタンス３ｃと二次巻線３ｂに並列
接続されたコンデンサ２０とで構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、いわゆるハーフブ
リッジ並列共振型ゼロボルトスイッチ方式のスイッチン
グ電源装置に関するものである。

【０００２】

【従来の技術】この種のスイッチング電源装置として、
図５に示す電源装置４１が従来から知られている。この
電源装置４１は、スイッチング用のトランス４２を備え
ると共に、そのトランス４２の一次巻線４２ａ側に、ボ
ディダイオード５１ａ，５２ａをそれぞれ内蔵する１対
のｎチャネル型のＦＥＴ５１，５２と、ＦＥＴ５１，５
２と相俟ってハーフブリッジコンバータを形成するため
のコンデンサ５３，５４と、並列共振回路を形成するチ
ョークコイル５５およびコンデンサ５６と、ＦＥＴ５１
にドライブ信号Ｓ11を出力するためのドライブ用のトラ
ンス５７とを備えている。また、電源装置４１は、二次
巻線４２ｂ側に、フルブリッジ型の全波整流回路を形成
する４つのダイオード６１〜６４と、平滑回路を形成す
るチョークコイル６５およびコンデンサ６６と、ＦＥＴ
５１，５２にそれぞれドライブ信号Ｓ11，Ｓ12を出力す
ることによりスイッチングを制御する制御回路２７とを
備えている。

【０００３】この電源装置４１では、制御回路２７が、
ＦＥＴ５１，５２に対してハイレベル信号であるドライ
ブ信号Ｓ11，Ｓ12を交互に出力することにより、ＦＥＴ
５１，５２が、１８０゜位相で駆動される。この場合、
制御回路２７がドライブ信号Ｓ11をトランス５７の一次
巻線５７ａに出力すると、二次巻線５７ｂを介してハイ
サイド側のＦＥＴ５１のゲートにドライブ信号Ｓ11が出
力される。この際には、直流電源２の入力電圧ＶINに基
づく出力電流Ｉ11が、ＦＥＴ５１、コンデンサ５６また
はトランス４２の一次巻線４２ａ、チョークコイル５
５、およびコンデンサ５４からなる電流経路を流れる。
これにより、トランス４２の二次巻線４２ｂに所定電圧
が誘起し、この誘起電圧に基づく電流Ｉ13が、トランス
４２における二次巻線４２ｂの巻終わり側端子、ダイオ
ード６４、チョークコイル６５、コンデンサ６６または
図外の負荷、ダイオード６１、およびトランス４２にお
ける二次巻線４２ｂの巻始め側端子からなる電流経路を
流れることにより、負荷に対して出力電圧ＶO が供給さ
れる。

【０００４】次いで、制御回路２７は、ドライブ信号Ｓ
11の出力を停止した直後にドライブ信号Ｓ12をローサイ
ド側のＦＥＴ５２のゲートに出力する。この際には、直
流電源２から出力される電流Ｉ12が、コンデンサ５３、
チョークコイル５５、コンデンサ５６またはトランス４
２の一次巻線４２ａ、およびＦＥＴ５２からなる電流経
路を流れる。これにより、トランス４２の二次巻線４２
ｂに所定電圧が誘起し、この誘起電圧に基づく電流Ｉ14
が、トランス４２における二次巻線４２ｂの巻始め側端
子、ダイオード６２、チョークコイル６５、コンデンサ
６６または負荷、ダイオード６３、およびトランス４２
における二次巻線４２ｂの巻終わり側端子からなる電流
経路を流れることにより、負荷に対して出力電圧ＶO が
供給される。

【０００５】なお、チョークコイル５５およびコンデン
サ５６によって形成される並列共振回路の共振周波数ｆ
ｒは、ＦＥＴ５１，５２によるスイッチング周期ｆｓよ
りも低い周波数に予め規定されている。このため、上記
した動作中において、例えば、ドライブ信号Ｓ12がＦＥ
Ｔ５２のゲートに出力された時点では、電流Ｉ12とは逆
向きの共振電流がボディダイオード５２ａを介して流れ
ることにより、ＦＥＴ５２内の寄生容量に蓄積されたエ
ネルギーが共振電流と共にコンデンサ５３または直流電
源２側に回生される。このため、ゼロボルトスイッチが
行われる結果、この電源装置４１では、装置の変換効率
の向上が図られている。

【０００６】また、この種のスイッチング電源装置とし
て、図６に示すタイプのものも従来から知られている。
同図に示す電源装置７１は、センタータップ式整流回路
が用いられている点が電源装置４１とは最も異なってい
る。以下、電源装置７１と電源装置４１との構成および
動作上の相違点を説明し、共通する構成については同一
の符号を付して、構成および動作についての重複した説
明を省略する。

【０００７】まず、構成として、電源装置７１に用いら
れているトランス７２は、一次巻線７２ａと、グランド
電位に接続されたセンタータップ７２ｄを接続部位とし
て互いの一端同士が接続された二次巻線７２ｂ，７２ｃ
とを備えている。また、一次巻線７２ａ側では、ＦＥＴ
５１のソースとチョークコイル５５の一端とが、直流カ
ット用のコンデンサ７３を介して接続されている。

【０００８】一方、二次巻線側では、二次巻線７２ｂの
巻始め側端子に、ダイオード８１のアノードが接続さ
れ、そのダイオード８１のカソードには、チョークコイ
ル６５の一端が接続されている。また、二次巻線７２ｃ
の巻終わり側端子には、ダイオード８２のアノードが接
続され、そのダイオード８２のカソードには、チョーク
コイル６５の一端が接続されている。

【０００９】この電源装置７１では、ドライブ信号Ｓ11
によってＦＥＴ５１がオン状態にドライブされたときに
は、二次巻線７２ｂに所定電圧が誘起し、その誘起電圧
に基づく電流Ｉ15が、二次巻線７２ｂの巻始め側端子、
ダイオード８１、チョークコイル６５、コンデンサ６６
または負荷、および二次巻線７２ｂの巻終わり側端子か
らなる電流経路を流れる。一方、ドライブ信号Ｓ12によ
ってＦＥＴ５２がオン状態にドライブされたときには、
二次巻線７２ｃに所定電圧が誘起し、その誘起電圧に基
づく電流Ｉ16が、二次巻線７２ｃの巻終わり側端子、ダ
イオード８２、チョークコイル６５、コンデンサ６６ま
たは負荷、および二次巻線７２ｃの巻始め側端子からな
る電流経路を流れる。これにより、全波整流が行われる
と共に、整流電圧がチョークコイル６５およびコンデン
サ６６によって平滑されて出力電圧ＶO として負荷に出
力される。

【００１０】

【発明が解決しようとする課題】ところが、従来の電源
装置４１，７１には、以下の問題点がある。第１に、電
源装置４１，７１では、チョークコイル５５およびコン
デンサ５６によって並列共振回路を構成している。この
場合、並列共振の共振周波数ｆｒをスイッチング周波数
ｆｓよりも低く規定する必要上、チョークコイル５５と
して、インダクタンスが大きく、かつ十分に電流を流す
ことができる大型タイプのものを使用しなければならな
い。このため、従来の電源装置４１，７１には、チョー
クコイル５５の大型化に起因して装置の小型化を図るの
が困難であるという問題点がある。この場合、トランス
４２，７２として、例えば、いわゆるプレーナトランス
を使用して小型かつ薄形で高効率のスイッチング電源装
置を構成する場合には、この点が特に問題となる。

【００１１】第２に、電源装置４１，７１では、ＦＥＴ
５１のゲートに、そのソースに対してハイレベルとなる
ドライブ信号Ｓ11を出力する必要上、ドライブ用のトラ
ンス５７を用いなければならない。したがって、ＦＥＴ
５１をドライブするためのドライブ回路が複雑となり、
そのための製造コストの上昇と、ドライブ回路の損失に
起因しての装置全体としての変換効率の低下が問題とな
っている。なお、ドライブ用のトランス５７に代えてハ
イサイド側ＦＥＴをドライブするための専用のハイサイ
ドスイッチＩＣを用いた場合にも、同様な問題点があ
る。

【００１２】第３に、電源装置４１では、全波整流する
ための整流回路として、フルブリッジ型の整流回路を用
いている。したがって、電流Ｉ13（またはＩ14）の電流
経路中に、常に２つのダイオード６４，６１（または６
２，６３）が含まれることになる。このため、ダイオー
ドによる損失が大きく、装置全体としての変換効率の低
下が問題となっている。一方、電源装置７１では、セン
タータップ式整流回路を用いることによって整流時の損
失の低減が図られている。しかし、プレーナトランスを
トランス７２に用いる場合、２つの二次巻線７２ｂ，７
２ｃを必要とするため、プレーナトランスの面積が２倍
となり装置の小型化を図るのが困難となるという問題点
がある。

【００１３】本発明は、かかる問題点を解決すべくなさ
れたものであり、装置の小型化を図ることができるスイ
ッチング電源装置を提供することを主目的とし、製造コ
ストの低減および装置全体としての変換効率の向上を図
り得るスイッチング電源装置を提供することを他の目的
とする。

【００１４】

【課題を解決するための手段】上記目的を達成すべく請
求項１記載のスイッチング電源装置は、一次巻線に供給
された電圧に基づいて二次巻線に所定電圧を誘起させる
トランスと、スイッチング制御信号に従って１対のスイ
ッチング素子が交互にオン／オフ動作することによりト
ランスの一次巻線に出力電圧を供給する主スイッチ回路
と、主スイッチ回路をゼロボルトスイッチ方式で作動さ
せるための並列共振回路と、二次巻線の誘起電圧を整流
する整流回路とを備えているハーフブリッジ並列共振型
のスイッチング電源装置において、トランスは、リーケ
ージトランスで構成され、並列共振回路は、トランスの
二次巻線側等価的リーケージインダクタンスと二次巻線
に並列接続されたコンデンサとで構成されていることを
特徴とする。

【００１５】請求項２記載のスイッチング電源装置は、
請求項１記載のスイッチング電源装置において、主スイ
ッチ回路は、コンプリメンタリ回路で構成されているこ
とを特徴とする。

【００１６】請求項３記載のスイッチング電源装置は、
請求項１または２記載のスイッチング電源装置におい
て、整流回路は、倍電流整流型整流回路であることを特
徴とする。

【００１７】請求項４記載のスイッチング電源装置は、
請求項１から３のいずれかに記載のスイッチング電源装
置において、トランスは、プレーナ型トランスであるこ
とを特徴とする。

【００１８】

【発明の実施の形態】以下、添付図面を参照して、本発
明に係るスイッチング電源装置の好適な実施の形態につ
いて説明する。なお、従来の電源装置４１，７１と同一
の構成要素については、同一の符号を付して重複した説
明を省略する。

【００１９】、図１に示すように、電源装置１は、一次
巻線３ａおよび二次巻線３ｂを有するトランス３を備え
ている。この場合、トランス３は、プレーナタイプのも
のであって、例えば、板状の１対のフェライトコアと、
その１対のフェライトコアによって挟持されるプリント
基板とで構成され、各巻線３ａ，３ｂは、プリント基板
のプリントパターンによって形成されている。

【００２０】また、電源装置１は、一次巻線３ａ側に、
コンプリメンタリ型の主スイッチ回路１０を備えてい
る。この主スイッチ回路１０は、寄生ダイオード１１ａ
を有するｎチャネル型のＦＥＴ１１と、寄生ダイオード
１２ａを有するｐチャネル型のＦＥＴ１２とを備えて構
成され、制御回路２７から出力されるドライブ信号Ｓ1
がハイレベルのときには、ＦＥＴ１１がオン状態に制御
され、ドライブ信号Ｓ1がローレベルのときには、ＦＥ
Ｔ１２がオン状態に制御される。さらに、主スイッチ回
路１０の電圧出力部であるＦＥＴ１１のソースおよびＦ
ＥＴ１２のドレインの接続部位と、トランス３における
一次巻線３ａの巻始め側端子との間にはコンデンサ１３
が接続されており、コンデンサ１３は、主スイッチ回路
１０の出力電圧に重畳される直流をカットし、交流電圧
成分をトランス３の一次巻線３ａに印加する。

【００２１】さらに、トランス３の二次巻線３ｂの両端
には、並列共振用のコンデンサ２０が並列接続されてい
る。この場合、トランス３は、プレーナタイプのため、
大きな値のリーケージインダクタンスを容易に形成する
ことができ、そのリーケージインダクタンス３ｃは、同
図に示すように、等価的に二次巻線３ｂに直列接続され
る。この結果、リーケージインダクタンス３ｃとコンデ
ンサ２０とで並列共振回路ＳR が構成される。

【００２２】また、トランス３の二次巻線３ｂの両端に
は、倍電流整流平滑回路２１が接続されている。この場
合、倍電流整流平滑回路２１は、互いのカソード同士が
接続され各アノードがコンデンサ２０の両端にそれぞれ
接続されたダイオード２２，２３と、コンデンサ２０の
両端に並列接続された２つのチョークコイル２４，２５
の直列回路と、両チョークコイル２４，２５の接続部位
およびダイオード２２のカソードの間に接続されたコン
デンサ２６とで構成されている。

【００２３】次に、電源装置１における定常時の動作に
ついて、図１〜３を参照して説明する。なお、以下、ド
ライブ信号Ｓ1 のデューティー比が５０％の場合を例に
して説明する。

【００２４】まず、この電源装置１では、制御回路２７
から図２（ａ）に示すハイレベルのドライブ信号Ｓ1 が
時間ｔ0 の時点で出力されると、ＦＥＴ１１，１２がそ
れぞれオン状態およびオフ状態に制御され、ＦＥＴ１２
のドレイン−ソース間の電圧ＶDSが、同図（ｂ）に示す
ように、入力電圧ＶINとほぼ等しくなる。この際には、
コンデンサ１３の両端電圧が入力電圧ＶINの１／２の電
圧に維持されるため、トランス３の一次巻線３ａの両端
の電圧ＶTRは、同図（ｃ）に示すように、入力電圧ＶIN
のほぼ１／２の電圧値となる。次いで、ドライブ信号Ｓ
1 がハイレベルである時間ｔ0 〜時間ｔ3 の期間におい
ては、ＦＥＴ１２のドレイン電流ＩD が０Ａに維持され
る。また、時間ｔ0 〜時間ｔ1 の期間においては、共振
電流である電流ＩR が、コンデンサ２０、リーケージイ
ンダクタンス３ｃ、並びにトランス３における二次巻線
３ｂの巻終わり側端子および巻始め側端子からなる向き
で並列共振回路ＳR 内を流れることにより、電流ＩTR
が、トランス３の一次巻線３ａを図１に示す向きとは逆
向きに流れる。したがって、この逆向きの電流ＩTRによ
ってＦＥＴ１１の寄生容量に蓄積されているエネルギー
が直流電源２側に回生され、これにより、ＦＥＴ１１が
ゼロボルトスイッチ方式で作動する。

【００２５】次いで、時間ｔ1 〜時間ｔ3 の期間では、
並列共振回路ＳR 内を流れる電流ＩR の向きが反転し、
電流ＩTRは、図１に示すように、直流電源２、ＦＥＴ１
１、コンデンサ１３、一次巻線３ａおよび直流電源２か
らなる向きで流れ、時間の経過と共に徐々に増加する。
この際には、二次巻線３ｂの巻始め側端子に巻終わり型
端子に対して正電圧が誘起し、この誘起電圧に基づい
て、図１に示す向きの電流ＩR が、図２（ｆ）に示すよ
うに、並列共振回路ＳR 内を流れることによりコンデン
サ２０を充電する。

【００２６】この後、制御回路２７が時間ｔ3 の時点で
ドライブ信号Ｓ1 をローレベルに制御すると、ＦＥＴ１
１，１２がそれぞれオフ状態およびオン状態に制御さ
れ、ＦＥＴ１２のドレイン−ソース間の電圧ＶDSが、同
図（ｂ）に示すように、ほぼ０Ｖとなる。この際には、
コンデンサ１３の両端電圧が入力電圧ＶINの１／２の電
圧に維持されているため、トランス３の一次巻線３ａの
両端の電圧ＶTRは、同図（ｃ）に示すように、入力電圧
ＶINのほぼ−１／２の電圧値となる。この場合、時間ｔ
3 〜時間ｔ4 の期間において、ドレイン電流ＩD （つま
り電流ＩTR）が、同図（ｄ）に示すように、図１に示す
向きとは逆向きの電流経路、つまり、ＦＥＴ１２のボデ
ィダイオード１２ａのカソード、コンデンサ１３、トラ
ンス３の一次巻線３ａ、およびボディダイオード１２ａ
のアノードからなる電流経路を流れることにより、ＦＥ
Ｔ１２の寄生容量に蓄積されているエネルギーが放出さ
れる。これにより、ＦＥＴ１２がゼロボルトスイッチ方
式で作動する。

【００２７】一方、時間ｔ3 から時間ｔ6 の期間におい
ては、ドレイン電流ＩD は、図１に示す向きで徐々に増
加する。このため、この期間において、電流ＩTRは、図
１に示す向きとは逆向きで徐々に増加する。したがっ
て、並列共振回路ＳR 内では、電流ＩR は、図２（ｆ）
に示すように、時間ｔ3 〜時間ｔ4 の期間において、図
１に示す向きで流れ、時間ｔ4 の時点で向きが反転し、
時間ｔ4 〜時間ｔ6 の期間において、図１に示す向きと
は逆向きで徐々に増加する。この結果、コンデンサ２０
は、時間ｔ3 〜時間ｔ4 の期間において充電され、時間
ｔ4 〜時間ｔ6 の期間において蓄積エネルギーを放出す
る。

【００２８】上記の時間ｔ0 〜時間ｔ6 の期間におい
て、並列共振回路ＳR は、その入力側に電圧ＶTRの直流
電源が接続された回路として等価的に表される。この場
合、時間ｔ0 〜時間ｔ2 の期間１では、並列共振回路Ｓ
R には、図３（ａ）に示すように、ＶIN／２の電圧源が
等価的に接続されると共に、電流ＩS が、図２（ｈ）に
示すように、図１に示す向きとは逆向きの電流経路で、
コンデンサ２０から負荷またはコンデンサ２６を流れ
る。なお、図２（ｈ）は、コンデンサ２６の充放電電流
を無視し、負荷に流れる電流のみを示している。この場
合、電流ＩS としての電流Ｉ1 が、コンデンサ２０の一
端、ダイオード２３、コンデンサ２６または負荷、チョ
ークコイル２４、およびコンデンサ２０の他端からなる
電流経路を流れる。同時に、チョークコイル２５に既に
蓄積されていたエネルギーに基づくフリーホイーリング
電流Ｉ3 がチョークコイル２５の一端、ダイオード２
３、コンデンサ２６または負荷、およびチョークコイル
２５の他端からなる電流経路を流れる。

【００２９】一方、時間ｔ2 〜時間ｔ3 の期間２では、
並列共振回路ＳR には、図３（ｂ）に示すように、ＶIN
／２の電圧源が等価的に接続されると共に、電流ＩS
が、図２（ｈ）に示すように、図１に示す向きの電流経
路で流れる。具体的には、電流ＩS としての電流Ｉ2
が、コンデンサ２０の他端、ダイオード２３、コンデン
サ２６または負荷、チョークコイル２５、およびコンデ
ンサ２０の一端からなる電流経路を流れる。同時に、チ
ョークコイル２４に既に蓄積されていたエネルギーに基
づくフリーホイーリング電流Ｉ4 がチョークコイル２４
の一端、ダイオード２２、コンデンサ２６または負荷、
およびチョークコイル２４の他端からなる電流経路を流
れる。

【００３０】また、時間ｔ3 〜時間ｔ5 の期間３では、
並列共振回路ＳR には、図３（ｃ）に示すように、−Ｖ
IN／２の電圧源が等価的に接続されると共に、電流ＩS
およびフリーホイーリング電流Ｉ3 が、期間２と同じ向
きで同一の電流経路を流れる。さらに、時間ｔ5 〜時間
ｔ6 の期間４では、並列共振回路ＳR には、図３（ｄ）
に示すように、−ＶIN／２の電圧源が等価的に接続され
ると共に、電流ＩS およびフリーホイーリング電流Ｉ4
が、期間１と同じ向きで同一の電流経路を流れる。これ
により、期間１〜期間６において、負荷に出力電流Ｉ0
が供給される。なお、これらの期間１〜期間６におい
て、コンデンサ２０の両端の電圧ＶC は、電流ＩR およ
び電流ＩS を合成して積分することにより求められるた
め、図２（ｇ）に示す電圧波形となる。

【００３１】このように、この電源装置１によれば、ト
ランス３のリーケージインダクタンス３ｃが並列共振回
路ＳR の共振用インダクタンスとして機能する。このた
め、従来の電源装置４１，７１とは異なり、大型の共振
用チョークコイルを不要にできる結果、電源装置１を小
型化することができる。また、トランス３にプレーナト
ランスを用いたことにより、小型かつ薄形のスイッチン
グ電源装置を構成することができる。

【００３２】また、従来の電源装置４１，７１では、互
いに独立した２種類のドライブ信号Ｓ11，Ｓ12を用いて
ハイサイド側のＦＥＴ５１およびローサイド側のＦＥＴ
５２を交互にドライブしていたのに対し、この電源装置
１では、１種類のドライブ信号Ｓ1 を用いて両ＦＥＴ１
１，１２を駆動している。したがって、ドライブ用のト
ランス５７や専用のハイサイドスイッチＩＣなどを用い
る必要がないため、その分、ドライブ用の回路を簡単に
構成できる結果、製造コストの低減を図ることができる
と共に、装置全体としての変換効率の向上を図ることが
できる。

【００３３】さらに、電源装置１では、倍電流整流平滑
回路２１が整流平滑することによって出力電圧ＶO を生
成している。この場合、電流Ｉ1 〜Ｉ4の電流経路中に
ダイオード２２（または２３）が１つ含まれるだけであ
るため、整流時のダイオードによる損失が低減される結
果、装置全体としての変換効率をさらに向上させること
ができる。また、従来の電源装置７１とは異なり、セン
タータップ型のトランスを用いていないため、プレーナ
型のトランスをトランス３に用いた場合であっても、そ
の取付面積を小さくすることができ、これにより、装置
を小型化することができる。

【００３４】なお、本発明は、上記した電源装置１の構
成に限らず、その構成を適宜変更することができる。例
えば、図４に示すように、倍電流整流平滑回路２１の構
成を変更することもできる。同図に示す電源装置３０の
倍電流整流平滑回路３１では、整流時に、電源装置１に
おける電流Ｉ1 〜Ｉ4 に代えて、電流Ｉ5 〜Ｉ8 がそれ
ぞれ流れる。この場合、電流Ｉ5 は、コンデンサ２０の
一端、チョークコイル２５、コンデンサ２６または負
荷、ダイオード３２、およびコンデンサ２０の他端から
なる電流経路を流れ、電流Ｉ6 は、コンデンサ２０の他
端、チョークコイル２４、コンデンサ２６または負荷、
ダイオード３３、およびコンデンサ２０の一端からなる
電流経路を流れる。また、フリーホイーリング電流Ｉ7
は、チョークコイル２５の一端、コンデンサ２６または
負荷、ダイオード３３、およびチョークコイル２５の他
端からなる電流経路を流れ、フリーホイーリング電流Ｉ
8 は、チョークコイル２４の一端、コンデンサ２６また
は負荷、ダイオード３２、およびチョークコイル２４の
他端からなる電流経路を流れる。なお、電源回路３０の
他の動作については、電源装置１と同様のため、電源装
置１と同一の構成要素に対して同一の符号を付して、そ
の構成および動作についての重複した説明を省略する。

【００３５】また、主スイッチ回路１０の構成について
も、ｎチャネルのＦＥＴ１１およびｐチャネルのＦＥＴ
１２に代えて、ｎチャネルのトランジスタおよびｐチャ
ネルのトランジスタによって構成することもできる。さ
らに、コンデンサ１３の接続についても、トランス３に
おける一次巻線３ａの巻終わり側端子と、直流電源２の
グランド電位との間に接続することもできる。

【００３６】なお、リーケージインダクタンス３ｃは、
トランス３における一次巻線３ａと二次巻線３ｂとの離
間距離を調整することによって、そのインダクタンスを
調整することができる。また、プレーナタイプのトラン
ス３に代えて一般的なＥＩ型コアなどを用いたトランス
で構成することもできる。この場合、コアに磁束バイパ
ス経路を形成したり、低透磁率磁性体のコアを採用した
りすることにより、リーケージトランスを容易に構成す
ることができる。

【００３７】

【発明の効果】以上のように、請求項１記載のスイッチ
ング電源装置によれば、主スイッチ回路をゼロボルトス
イッチで作動させるための並列共振回路を、リーケージ
トランスの二次巻線側等価的リーケージインダクタンス
と二次巻線に並列接続したコンデンサとで構成したこと
により、大型の共振用チョークコイルを不要にできる結
果、部品点数の低減による製造コストの低減、および装
置の小型化を図ることができる。この場合、トランスと
してプレーナトランスを用いることにより、小型かつ薄
形のスイッチング電源装置を提供することができる。

【００３８】また、請求項２記載のスイッチング電源装
置によれば、コンプリメンタリ回路で主スイッチ回路を
構成したことにより、ドライブ用のトランスや専用のハ
イサイドスイッチＩＣなどを不要にすることができ、ド
ライブ用の回路を簡単に構成することができる。この結
果、製造コストの低減および装置全体としての変換効率
の向上を図ることができる。

【００３９】さらに、請求項３記載のスイッチング電源
装置によれば、倍電流整流方式型の整流回路を用いたこ
とにより、整流時のダイオードによる損失を低減するこ
とができ、これにより、装置全体としての変換効率をさ
らに向上させることができる。また、二次巻線を１つ用
いるだけでよく、センタータップが不要となるため、プ
レーナ型のトランスを用いる場合であっても、その取付
面積を小さくすることができ、これにより、装置を小型
化することができる。

【００４０】また、請求項４記載のスイッチング電源装
置によれば、プレーナ型トランスを用いたことにより、
二次巻線側等価的リーケージインダクタンスを容易に形
成することができると共に、小型かつ薄形のスイッチン
グ電源装置を構成することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る電源装置１の回路図
である。

【図２】本発明の実施の形態に係る電源装置１における
各部の信号波形図であって、（ａ）はドライブ信号Ｓ1
の電圧波形図、（ｂ）はＦＥＴ１２のドレイン−ソース
間の電圧ＶDSの電圧波形図、（ｃ）はトランス３におけ
る一次巻線３ａの両端の電圧ＶTRの電圧波形図、（ｄ）
はＦＥＴ１２を流れるドレイン電流ＩD の電流波形図、
（ｅ）はトランス３における一次巻線３ａを流れる電流
ＩTRの電流波形図、（ｆ）は並列共振回路ＳR 内を流れ
る電流ＩR の電流波形図、（ｇ）はコンデンサ２０の両
端の電圧ＶC の電圧波形図、（ｈ）は並列共振回路ＳR
から負荷に供給される電流ＩS の電流波形図である。

【図３】スイッチング動作中における並列共振回路ＳR
の等価回路を示す図であって、（ａ）は期間１について
の等価回路図、（ｂ）は期間２についての等価回路図、
（ｃ）は期間３についての等価回路図、（ｄ）は期間４
についての等価回路図である。

【図４】本発明の他の実施の形態に係る電源回路３０の
回路図である。

【図５】従来の電源回路４１の回路図である。

【図６】従来の電源装置７１の回路図である。

【符号の説明】

１電源装置３トランス３ａ一次巻線３ｂ二次巻線３ｃリーケージインダクタンス１０主スイッチ回路１１，１２ＦＥＴ２０コンデンサ２１倍電流整流平滑回路２２，２３ダイオード２４，２５チョークコイル２６コンデンサ３０電源装置３１倍電流整流平滑回路３２，３３ダイオードＳR 並列共振回路

Claims

【特許請求の範囲】

【請求項１】一次巻線に供給された電圧に基づいて二
次巻線に所定電圧を誘起させるトランスと、スイッチン
グ制御信号に従って１対のスイッチング素子が交互にオ
ン／オフ動作することにより前記トランスの一次巻線に
出力電圧を供給する主スイッチ回路と、当該主スイッチ
回路をゼロボルトスイッチ方式で作動させるための並列
共振回路と、前記二次巻線の誘起電圧を整流する整流回
路とを備えているハーフブリッジ並列共振型のスイッチ
ング電源装置において、前記トランスは、リーケージトランスで構成され、前記
並列共振回路は、前記トランスの二次巻線側等価的リー
ケージインダクタンスと前記二次巻線に並列接続された
コンデンサとで構成されていることを特徴とするスイッ
チング電源装置。
【請求項２】前記主スイッチ回路は、コンプリメンタ
リ回路で構成されていることを特徴とする請求項１記載
のスイッチング電源装置。
【請求項３】前記整流回路は、倍電流整流型整流回路
であることを特徴とする請求項１または２記載のスイッ
チング電源装置。
【請求項４】前記トランスは、プレーナ型トランスで
あることを特徴とする請求項１から３のいずれかに記載
のスイッチング電源装置。