JPS59178970A - 調節されたｄｃ−ｄｃコンバ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 本発明は一般に、ＤＣ−ＤＣコンバータに関するもので
あシ、特に１つのスイッチによって選択的に分流される
ところの電圧絶縁インダクタンス手段を介してＤＣ入力
電源に接続された一次巻線手段を有する変圧器に結合し
た共振回路と、スイッチが閉じている間に、変圧器の二
次巻線手段内を流れる電流を分流し、そのスイッチが開
いている間、負荷に電流を供給するだめの整流器手段と
を有するコンバータに関するものである。

発明の背景 ＤＣ−ＤＣコンバータは、しばしば、比較的低い電圧の
ＤＣ電源を、電子管の電極のようなりＣ負荷に電圧を加
えるのに適した高電圧ＤＣ電源に変換するのに用いられ
る。例えば、このようなコンバータは高電圧進行波管の
コレクタ電極とカソード成極との間に４，５００ボルト
までの電圧を与えるために使用される。まだ望ましいこ
とには、このような電源はいくつかの異なるレベルでＤ
Ｃ電圧を誘導することができ、号だ、ＤＣ電源からの電
圧の広い範囲に応答し、壕だ、中間的電力（例えば、５
０〜２００ワツト）を負荷に供給する。

起りうる広い入力電圧変化のために、このようなコンバ
ータＩ／ｉ調節されることが必要である。寸だ、Ｄ　Ｃ
電源（それはしばしば電池である）がロード及び負荷を
回路駆動する回路から絶縁されることが重要である。

このようなコンバータの高電圧出力回路は高電圧インダ
クタを全く有さないことが重要である。

高電圧インダクタはしばしば、高電圧電子管の付勢に必
要とされるような複数出力の可能性をはばみ、逆にコン
バータのコストとサイズに影響を与える。コンバータは
また、比較的高い効率（すな源であって、特にそれが電
池である時、そのＤＣ電源から誘導される入力電流のり
ゾルを最小にすることが望ましい。また、必要なことで
はないが、その負荷電圧リノルが小さくなり出力ろ波（
ｏｕｔｐｕｔｆｉｌｔｅｒｉｎｇ　）を最小にすること
もまた望ましい。

発達してきたある種のコンバータは１、ＤＣ電源に接続
された一次巻線手段と、高電圧負荷を、駆動するために
整流器回路に接続さねた二次巻線を有する変圧器を使用
している。スイッチ回路は入力電源からのＤＣ電圧を変
圧器及び二次巻線によって、整流器（二次巻線ＡＣをＤ
Ｃに変換する）を介して負荷に連結されるＡＣにチョッ
グする。しばしば、スイッチ回路は定められた周波数で
可変衝撃係数をもって起動される。出力電圧は、入力電
圧、衝撃係数、−次巻線手段と二次巻線との間の巻数比
に関連している。衝撃係数を変えることによって、入力
電圧の変化を補正するためのＤＣ電圧の調節がなされる
。この構成を有する典型的な回路は、フォーワードコン
バータ（ｆｏｒｗａｒｄｃｏｎｖｅｒｔｅｒ　）、フッ
／ニーノルインバータを備えるバク３ン′ゞ−タ（ｂｕ
ｃｋ　ｃｏｎｖｅｒｔｅｒ　）　、フッ／ニーゾルイン
・ぐ−夕を備えるブースト調整器、ベナブルコンパータ
（Ｖｅｎａｂｌｅ　ｃｏｎｖｅｒｔｅｒ　）、フライバ
ック（ｆｌｙｂａｃｋ　）　　又はバク／ブーストコン
バータ、セピクコンパータ（５ｅｐｉｃ　ｃｏｎｖｅｒ
ｔｅｒ　）、Ｃ／ｕｋコンバータである。

これらのタイグのコンバータは、スイッチの数及び重く
、実質的な空間を必要とし、高価であるところの磁心を
有する要素の数を最小にし、変圧器において磁束相殺を
することが望捷しい。加えて、ＤＣ電源からの電流が、
例えば回路が短絡されることによって不注意に実質的に
増加される負荷に応答して、自動的に制限されることが
望ましい。もしも、このような自動的な電流制限が与え
られないならば、電源は事実上放電されコンバータは損
傷を受けるであろう。

前に記載した先行技術のコンバータのフォーワード及び
Ｃｕｋコンバータは、高電圧インダクタを必要とし、そ
のために、高出力電圧を誘導するととには不適当である
。高電圧インダクタを全く必要としないということは重
大なことであるので、仮シに、Ｃｕｋコンバータがほか
に、他の名前が付けられたコンバータのどれよりも高い
性能係数を有していようとも、Ｃｕｋコンバータは不適
当なのである。フライバック及びスペビックコンバータ
は、高電圧インダクタを必要とせず、広い範囲の入力電
圧の取扱いが可能であシ、電流制限がされる一方で、こ
れらの回路は変圧器に磁束相殺を与えず効率は８５チよ
シも小さい。更に、フライバックコンバータは比較的大
きな入力電流リプルを有する。フライバック及びセピッ
ク回路はただ１つのスイッチを用い、まだ、フライバッ
ク回路は１つの磁心要素を、使用し、一方、セビック回
路はこのような磁心を２つ使用する。これらの回路はど
ちらも寸だ、比較的高い出力電圧リプルの影響を受け、
それによって、ｃｕｉｃコンバータの性能係数よシもわ
ずかに低い性能係数をもつ。他の名前が付けられたコン
バータは、フライバックやセピツクコンパータの性能係
数よシもいっそう低い性能係数をもつ。

従って、本発明の目的は新規で改良されたＤＣ−ＤＣコ
ンバータであって、特に高電圧、複数出力に適合するも
のを提供することである。

本発明の他の目的は、高電圧インダクタを使用せずに高
い性能係数を有する新規で改良されたＤＣ−ＤＣコンバ
ータを提供することである。

更に、本発明の他の目的は、新規で改良されたところの
ＤＣ−ＤＣ調整の高電圧コンバータを提供することであ
る。

更に、本発明の他の目的は、新規で改良されたトコ口の
ＤＣ−ＤＣ調整の高電圧コンバータであって、特に、中
位ＤＣ電圧と相対的に低い電圧を有するＤＣ電源から多
重出力を誘導するのに適するコンバータを提供すること
である。

更に、本発明の他の目的は、特に多重出力に適したＤＣ
−ＤＣ高電圧コンバータであって、高電圧インダクタを
有さす、比較的効果的で、広い範囲の入力電圧を取扱う
ことができ、低い入力電流リプルを有し、衝撃係数を制
御することによって電圧利得を与え、変圧器に磁束相殺
を行ない、自動的に電流が制限され、磁心要素とスイッ
チの数を少なく使用するところのコンバータを提供する
ことである。

発明の概要 本発明に従って、ＤＣ−ＤＣコンバータは変圧器に連結
された共振回路を有し、その変圧器は電圧絶縁したイン
グクタンス手段を経てＤＣ電源に接続される一次巻線を
有する。そのイングクタンス手段は、第１スイツチ及び
整流器手段によって選択的に分流される。その整流器手
段は、スイッチが閉じている間、変圧器の二次巻線手段
内を流れる電流を分流し、スイッチが開いている間は、
負荷に電流を供給する。

更に特に、本発明は一次巻線手段及び二次巻線手段を有
する変圧器を経由してＤＣ負荷を駆動するためのＤＣ電
源に応答するコンバータに関するものである。電源と一
次巻線手段との間に直列接続されたインダクタ手段は、
第１スイッチ手段に接続される。そのスイッチ手段は電
源からインダクタ手段を通る電流を分流するために予め
定められた周波数で閉じられ、ＤＣ電源を変圧器から絶
縁する。共振回路手段は一次巻線手段・段及び二次巻線
手段に接続されている。整流器手段は負荷に高電圧ＤＣ
を供給するために、二次巻線と負荷との間に接続されて
いる。整流器手段は、二次巻線手段内を流れる電流のだ
めの１つの分路ダイオード“とその二次巻線手段からの
電流を負荷に結合するための１つの直列ダイオードを有
する。変圧器の巻線の方向及び分路ダイオードと直列ダ
イオードの極性は、第１スイッチ手段が閉じている間は
電流が分路ダイオードを流れ、第１スイッチ手段が開い
ている間は電流が直列ダイオードを流れるようになって
いる。初め、本発明の回路はスイッチが最初にオン状態
に起動されるときに、過度の電流がスイッチを流れるた
め適切には機能しないであろうと思われた。その過度の
電流は、スイッチを破壊することがあり、特に第１スイ
ツチがバイポーラ型又は電解効果（ＦＥＴ）型であると
きに破壊されやすい。過度の電流はまた、スイッチ内の
散逸に関連して効率が悪くなるために不都合となる。効
果的に直列に変圧器の巻線の一つと接続されたインダク
タンスを持つ二次巻線を装荷することによって、第１ス
イツチを通る初めの高電流をこれらの悪影響を引き起こ
さないレベルまで減少させられ得ることが発見された。

そのインダクタンスは、第１スイツチが通じている状態
に起動されると、きに、そのスイッチを通る初期電流を
制限する。好適に、は、そのロードイングクタンスは一
次巻線から離して接続することにより達成される二次巻
線の寄生インダクタンスである。

直列インダクタンスのために、第１スイツチが切られる
ときに、スイッチにかかる電圧が非常に高いレベルに到
達する傾向がある。バイポーラ及びＦＥＴのスイッチに
おいて、その高しくルは第１スイツチを通る電子なだれ
（ａｖａｌａｎｃｈｅ　）電流を引き起こし、そのスイ
ッチを破壊することになる。

従って、この電圧レベルの大きさを下げることが望まし
い。好適実施例において、その傾向はコンデンサと第２
スイツチを有する直列回路を設けることによって防止さ
れる。この直列回路は一次巻線手段と接続されている。

第１スイッチ手段が閉じられるときに、′電源からの第
１電流成分は、インダクタ手段にエネルギーを蓄積しな
がらそこを経由し、第１スイッチ手段に流れる５、加え
て、正弦変化を有する第２電流成分は、共振回路手段内
に蓄積されたエネルギーの放電に応答して閉じられた第
１スイツチを流れる。第２成分は、第１スイッチ手段が
閉じられるときに、二次巻線中の第１方向に電流が流れ
るように、第１スイッチ手段の閉鎖とほとんど同時に流
れ始める。共振回路の周期では、適用される衝撃係数と
負荷に依存する第１スイッチ手段が開かれる前に整流器
手段によって、二次巻線中を流れる電流が切られても切
られなくてもよい。

第２スイッチ手段が閉じられるとき、インダクタ手段内
に蓄積され、共振回路手段のために同時にはこの二次回
路に移されることができないエネルギーに応答して、双
方向性電流成分がその第２スイツチを流れる。ＤＣ電源
は、−次巻線を経由し変圧器にエネルギーを供給フ“る
が、第１スイッチ手段が開いている時だけは直接供給さ
れる。第２スイッチ手段は、第１スイッチ手段が開かれ
た時、第１スイッチ手段に印加された電圧を効果的に調
節する。加えて、ただ１つの作動モードを許さない負荷
のない条件であっても、第２スイッチ手段はインダクタ
の連続的通電を確保する。コンバータは、負荷が無い状
態の下であっても、負荷が初めに取り伺は又は取り去ら
れるときに他に現われる過度電圧を最小にする１つの作
動モー１″にあることが望ましい。

本発明はどのような高電圧インダクタも使用しておらず
、従って、特に高電圧、多重出力に適している。

第１実施例において、−次巻線手段は接近して連結され
た第１及び第２の一次巻線を有する。第１の一次巻線は
第１阻止コンデンサ及びインダクタ手段と直列に接続さ
れ、第１スイッチ手段が開いたとぎに、電源からインダ
クタ手段を通る電流に応答するようにされている。第２
の一次巻線及び第２スイッチ手段は第２コンデンサと直
列に接続されており、第２スイッチ手段が閉じられると
き二次巻線に対してＡＣ放電経路を形成する。この実施
例において、第１及び第２スイッチ手段が閉じられると
き、電流は最小のりプルでインダクタを通って連続的に
流れる。

第２実施例において、−次巻線手段は第１コンデンサ、
阻止コンデンサ及びインダクタ手段を構成するコイルに
よってＤＣ電源と直列に接続された一次巻線を有する。

第２コンデンザは、第２スイッチ手段及び−次巻線と直
列に接続されている。

この実施例において、電流も捷たインダクタ手段を通っ
て連続して流れるが、２つの近接連結された一次巻線の
必要条件は除かれる。第２実施例の１つの変形に従って
、第２コンデンサと第２スイッチ手段は一次巻線と分か
れて接続されている。

第２コンデンサは、第１スイッチ手段が切れるとき、第
１スイッチ手段にかかる電圧のオーバーシュートを防い
でいる。この変形例は、比較的低い電圧を第２コンデン
サにかけておくことを可能にしている。

第２実施例の変形に従って、第２コンデンザと第２スイ
ツチは一次巻線と第１コンデンサを有する直列回路と分
かれて接続され、第２スイツチが閉じられるとき、第１
コンデンサを流れる電流のいくらかは丑だ、二次コンデ
ンサにも流れる。

更にもう１つの実施例に従って、−次巻線手段は一次巻
線を有し、インダクタ手段は第１及び第２巻線手段を有
する入力インダクタを有する。第１巻線は電源及び−次
巻線と直列に接続されている。第１コンデンサは一次変
圧器巻線及び入力変圧器の第２巻線と直列に接続されて
いる。第１コンデンサはまだ、第１スイッチ手段が閉じ
られるとき、記憶コンデンサ及び第１スイッチ手段と直
列に接続される。第１コンデンサは第２スイッチ手段が
閉じられる時、−次巻線、第２スイッチ手段、記憶コン
デンサ及び第２人力変圧器巻線と直列に接続される。第
１スイツチ及び第２スイツチが各々閉じられている間、
記憶コンデンサの第１及び第２の相反する方向に電流が
流れる。

この実施例はいくぶん複雑であるが、比較的有効であり
、ノツシューノルで作動するだめ増加した電圧利得を与
える。第１スイツチが閉じられているインターバルの間
、変圧器の一次巻線の１つの端子が接地され、また、二
次スイッチ手段が閉じられている時間の間、変圧器の一
次巻線の他の端子が第１コンデンサを通して接地されて
いる。

この実施例は、他の実施例におけるものと同じ電圧利得
を達成するために、より低い変圧器巻数比を必要とし、
より高い程度の対称性を有し、単一の変圧器−次巻線の
みを必要とする。しかし、インダクタ手段のような比較
的複雑な入力変圧器に対する必要条件に加えて、矩形波
に近似した波形を有する高大カリゾル電力がある。

更Ｋ、本発明のもう１つの見地に従って、入力インダク
タ手段と変圧器は、それらを同じ磁心に巻くことによっ
て誘導的に連結される。これは、インダクタ手段と一次
変圧器巻線手段に印加された電圧が本質的に同じ波形を
有するために可能である。磁気的にインダクタ手段を変
圧器に連結することにより、電源によってコンΔ−タヘ
供給されるりグル電流を相当減じることができ、ある場
合にはゼロにすることができる。

本発明のコンバータの性能係数は、ノツゾユープルの実
施例を除き、他の実施例がどうであれＣｕｋコンバータ
の性能係数に等しいことが分った。しかし、本発明は高
電圧インダクタを必要とせず、ただ２つのスイッチだけ
を使用し、最適な場合単一の磁心を必要とするだけであ
る。そのコンバークは８５％を超える効率を有し、３対
１の変化を有する入力電圧に応答することができ、ブツ
シュ−ノル配列を除いた低入カリグルを有し、衝撃係数
の関数としての利得を与え、変圧器の磁束を相殺し、自
動的に電流が制限される。

上記及びその他の本発明の目的、特徴、利点は、以下に
記載するいくつかの特別の実施例の記載により、特に添
付の図面゛と共になされた記載により明らかになるであ
ろう。

好適実施例 第１図を参照すると、典型的には電池であり、ある場合
にはＡＣ−ＤＣ整流回路の出力であるＤＣ電源１１から
の電圧が、変圧器１４を有する回路によって負荷１２に
与えられ、コンデンサ１３（でよって分流される高電圧
ＤＣに変換される。変圧器１４は、二本巻の近接連結さ
れた巻線１５及び１６（好適には同じ巻数）力）ら成る
一次巻線手段と、磁心１８によって巻線１５及び１６と
ｌ１ｆｆして連結された二次巻線とを有する。二次巻線
１７と一次巻線手段とが、その間を離して連結されてい
るために、そこには多少の寄生インダクタンス７５；あ
る。それはインダクタ１９によって示され、二次巻線１
７から一次巻線手段へ反射（ｒｅｆｌｅｃｔ）される。

すなわち、インダクタンス１９に文・Ｊする典型的な値
は、二次巻線に関し８０マイクロヘン１ノー　（−次ａ
ｍに関し５０マイクロヘン１ノー）である。点の規約に
よって示さね、るよう（ｃ、巻線１５及び１７は、巻線
１５の点をｎつだ方の端子へ正の電流が流れると巻線１
７の点を打つ／Ｃ方の一子における正の電圧を誘導する
ように巻力）れている。

同様に、巻線１６の点を打った方の一子へ正の電流が流
れると、巻線１７０点を打った方の端子に正の電圧が誘
導される。巻線１７の端子へ流れる正の電流は、巻線１
５及び１６の点で示した方の端子に正の電圧を誘起する
。

ＤＣ電源１１は、磁心２２と連結されたコイル２１から
成るインダクタンスによって、巻線１５に接続され、コ
イルのインダクタンスは作用する。

ＤＣ電源１１からコイル２１を通る電流は、出力Ｎチャ
ンネルＭＯ８ＦＥＴ　２３のソース・ドレイン経路（ｄ
ｒａｉｎ　ｐａｔｈ　）　　を備えるスイッチ手段によ
って、予め定められた周波数で選択的に電源１１の負の
電極へ分流される。そのＭＯＳＦＥＴは、動作周期制御
された矩形波源２４の出力に応答した通電状態に起動さ
れる。ＭＯＳＦＥＴ　２３とコイル２１との共通端子２
０は、阻止コンデンサ２５を経由して一次巻線１５の点
で示した端子に接続され、点を打っていカい方の端子は
電源１１の負の電極に接続されている。、ＭＯＳＦＥＴ
　２３のソース・ドレイン経路が閉じられている時、以
下のようにエネルギーは変圧器】４を通り、ＭＯＳＦＥ
Ｔ　２３を通って伝達され、正弦曲線のような変化を有
する電流成分を誘導する。

ＭＯＳＦＥＴ　２３が切られでいる時に、変圧器１４を
通過して伝達されることのないエネルギーは、出力Ｎチ
ャンネルＭＯ８ＦＥＴ　２６によってコンデンサ２７へ
伝達され、続いてロード又は電源に戻される。ＭＯＳＦ
ＥＴ　２６は、ＭＯＳＦＥＴ　２３が閉じた状態にスイ
ッチされる時と交互になる時において、閉じた状態にス
イッチされる。それは、インバータ２８を経由してＭＯ
ＳＦＥＴ　２６のり５−ト電極に接続されている矩形波
源２４の出力によって行なわれる。どちらの出力ＭＯ８
ＦＥＴもどちらか一方向に電流を伝えることができる。

それは、これらのＭＯＳＦＥＴはソース・ドレイン電極
を備えて作られており、反平行ダイオードによって分流
されるからである。もし、出力ＭＯ８ＦＥＴ　２３及び
２６の代りに出力パイポーラトランジスタを利用するな
らば、反平行のダイオードをトランジスタのエミッタ電
極とコレクタ電極の間に接続しなければならない。

動作周期制御され／ζ矩形波源２４は、予め定められて
はいるが可変な衝撃係数方形波出力を有する。矩形波源
２４の衝撃係数りは、所望の電圧を負荷１２の間に与え
るためにプリセットできる。

矩形波源２４は選択的にＤＣ入力電源１１の電圧変化又
は負荷１２にかかる電圧に応答して、入力及び／又は出
力電圧変化の関数として負荷電圧を一定に維持するよう
に制御される。

一実施例において、変圧器１４と負荷１２との間に接続
された出力回路は、直列ダイオード３１λ 及び分路ダイオード３２から成る整流手段を有しており
、そのダイオードは交互に通電するように配置されてい
る。ダイオード３１のカソードとダイオード３２のアノ
ードに共通な端子；３３は、コンデンサ３４を経由して
変圧器巻線１７の点で示した端子と接続している。ダイ
オード３１のアノードは、初めに負荷１２とコンデンサ
ー３に共通な端子に接続されている。一方、ダイオード
３２のカソードは、巻線１７の点を打っていない端子及
び、負荷１２とコンデンサー３のもう一方の共通端子と
接続されている。

例えばコイル２１、コンデンサ１３．２５．２７による
無効（ｒｅａｃｔｉｖｅ　）成分ｉｄ、定常状態作用下
で矩形波源２４の各サイクルの間、コイルを流れる電流
及びコンデンサにかかる電圧であって比較的一定に残っ
ているようなものである。巻線１５．１６．１７は各々
コンデンサ２５．２７．３４に接続されているので、変
圧器１４のどの巻線にもＤＣ電流は供給されず、変圧器
は飽和に対して敏感ではないからである。負荷１２に供
給される電圧は下記のように示すことができる。

ここで、ｖｏは負荷１２にかかる電圧 ｖｒｐｒは電源１１の電圧 りは矩形波源２４の衝撃係数 Ｎ８は二次巻線１７の巻数 ＮＰＩは一次巻線１５の巻数 である。

典型的に、Ｄの値は０．２から０．８の間で変化する。

例えば、Ｄ＝０．２の場合、Ｖｏは電源１１の電圧に巻
線１７と１５との間の巻数比を掛けたものの１．２５倍
であり、Ｄ　＝　０．８の場合は、Ｖｏは巻数比と入力
電圧を掛けたものの５倍であり、４：１ｔでの入力電圧
範囲に対して動作周期制御によって出力電圧が調節可能
となる。

巻線１６、ＭＯ８Ｆ’ＥＴ　２６及びコンデンサ２７を
有する回路は、コイル２１とコンデンサ２５に共通な端
子での電圧が、ＭＯＳＦＥＴ　２３が開かれた時にイン
ダクタ２１を流れる電流に対する傾斜変化（ｒａｍｐ　
ｖａｒｉａｔｉｏｎ）　　を維持するような典型的な量
を超過することを防いでいる。端子２０での電圧は、完
全には変圧器１４と連結されていないインダクタンス２
１によって蓄えられたエネルギーによってＭＯＳＦＥＴ
　２３が開口されるときに、増加する傾向にある。コイ
ル２１とコンデンサ２５に共通な端子における電圧を制
御することは、方形波源２４の完全なサイクル全体にわ
たって、電流が連続的にインダクタ２１を流れることを
可能にするみこれは、超過エネルギーが電源１１に戻さ
れ、そして／又は、負荷１２に供給されることをｎ］能
にする。コンデンサ３４は、負荷１２に掛かる出力電圧
を二次巻線１７に掛かるピークツーピーク電圧（ｐｅａ
ｋ　ｔｏ　ｐｅａｋ　ｖｏｌ、ｔａｇｅ）　　と等しく
することが可能で、電源１１からの電流に起因するＤＣ
磁束の磁心に結合することを防ぐ。漏れインダクタンス
１９は、過度のピーク電流が、ダイオード３２から一次
巻線１５に反射されたところの他の低インピーダンス経
路を通って、閉じたＭＯ８ＦＥＴ２３に流れ込むことを
防ぐ。

第１図の作用を記載するだめに、第２図の波形を考慮す
る。それらの波形は全て理想的でむだの無い状態であり
約７５％の衝撃係数をもっている。

ＭＯ８ＦＰ２Ｔ　　２３のソース・ドレイン電極間の電
圧は、波形４１によって表わされ、方形波源２４がＭＯ
Ｓ　Ｆ　Ｅ　Ｔ　２３に順方向のバイアスをかけるとき
、ゼロの値をとる。ＭＯＳＦＥＴ　２３が逆方向のバイ
る。ＭＯＳＦＥＴ　２３のソースφドレイン経路にかか
る平均電圧ｖ１Ｎ′は、破線４２で表わされている。

ＭＯＳＦＥＴ　２６が閉じられるとさ、そのソース電極
とドレイン電極との間の電圧はゼロであり、波形４３で
示される。ＭＯＳＦＥＴ　２６のソース中ドレイン電極
にかかる平均電圧はコンデンサ２７にｖｒＮｌ） かかるＤＣ電圧に等しく、（１，□Ｄ）に等しく示され
、破線４４で示されでいる。スイッチ２３．２６が閉じ
られている期間は各々ｊ〕及び（１−Ｄ）で衷わされる
。ＭＯＳＦＥＴ　２６が遮断されているとである。

ＭＯ８ＦＥＴスイッチ２３が閉じられているとき、電源
１１からコイル２１へ正方向の正電流ランノ（ｒａｍｐ
）　　が流れ、それは波形４６のランｆ４５で示される
。ＭＯＳＦＥＴ　２３が遮断されＭＯ８ＦＥＴ２６に順
方向バイアスがかがっているときは、正の電流が電源１
１からコイル２１及びコンデンサ２５を通って一次巻線
へ流れ、変圧器１４にエネルギーを供給する。−この時
の電流は負のランプ変化であって、波形４６のランノ４
７で示される。

コイル２１を流れる連続的な電流及びＭＯ８ＦＥＴ２６
にかかる電圧変化に応答して、波形４８の方形波電圧が
二次巻線１７に印加される。波形４８は、破線４９で示
されるように平均値はゼロである。負の値は、ＭＯＳＦ
ＥＴ　２３のスイッチが入っているときにコンデンサ３
４にかかる電圧に等しく、正の値は、式（１）で示され
る電圧から、ＭＯ８ＦＥＴ２６が通電しているときにコ
ンデンサ３４にかかるＤＣ電圧を引いたものに等しい。

波形４８で示される変圧器の二次巻線の電圧及びロード
１２に応答して、波形５１で示される電流が変圧器の二
次巻線１７に流れる。波形５１はゼロＤＣ値をもつ。破
線５２で示される負荷電流は、波形５５の正方向の部分
の平均値に等しい。

ＭＯＳＦＥＴ　２３が通電されている間、波形５１は初
期値と最終値がゼロである正弦変化５３をする。変化５
３は、二次巻線１７の端子に設けた直列共振回路に応答
して現われる。その直列共振回路は、前記端子間で二次
巻線に印加される負の電圧に応答する寄生インダクタン
ス１９、コンデンサ３４．２５及びダイオード３２を通
して形成される。変化５３は、巻線１７に連結された共
振回路の周波数のおよそ２倍に等しい数をもつ。直列共
振回路のノｆラメータは、例えば、ＭＯＳ　Ｆ　ＥＴが
まだ通じている間に、ＭＯＳＦＥＴ　２３のスイッチを
切るよシ前に、正弦変化５３が完了するようなものであ
る。負荷１２が増加するに従って、正弦変化５３の終端
部と正弦に似た変化５４の始部との間隔は減少する。

衝撃係数及び相対共振とスイッチ周波数は、電流がＦＥ
Ｔ２３及び２６の一方又は両方に流れ、そのつどそれら
が通電状態に起動されるザイクルの２倍よシ小さくでき
ることが実験によって分った。

定常状態の作動中、コンデンサ２５はＶｌＮのＤＣ電圧
がチャージされ、端子２ｏに接続されたコンデンサの電
極は、−次巻線１５の点で示した端子に接続された電極
に対して、相対的に正である。

定常状態において、ＭＯＳＦＥＴ　２６のノース・ドレ
イン経路に接続されたコンデンサ２７の電極は、−次巻
線１６の点を打っていない端子に接続されなる。コンデ
ンサ３４には、その電極のうち端子３３に接続されてい
る方が、インダクタンス１９を経由して二次巻線１７の
点で示した端子に接続されている方に対して相対的に正
である連射！のＰ 電圧を有するようにバイアスがかけられる。

ＭＯＳＦＥＴに順バイアスがかけられているとき、コン
デンサ２５に蓄えられたエネルギーは、−次巻線１５及
びＭＯＳＦＥＴ　２３のソース−ドレイン経路に通じた
二次巻線１７と接続された回路を通してコンデンサ３４
に移される。二次巻線１７に接続された回路中へ移され
たエネルギーは、コンデンサ２５から端子２０へ行き、
その後、ＭＯ８ＦＥＴ２３のソース・ドレイン経路を通
り変圧器１５の点の無い端子へと流れる電流に応答して
現れる。巻線１５の点の無い端子中へ流れる電流は、ダ
イオード３２及びコンデンサ３４からインダクタンス１
９を通って巻線１７の点の無い端子と通じるところの、
二次巻線１７の点の無い端子から出る第一方向中へ電流
を流す原因となる。コンデンサ３４及びインダクタンス
１つを有する直列共振回路は、それによって接続されま
た、電流と直列に一次巻線１５に反射される。二次巻線
１７から一次巻線１５に反射された直列共振回路電流は
、波形５〕の半正弦波形部分５３で示される正弦変化を
有する。正弦波部分５３はこのように、巻線１７に接続
された直列共振回路の周波数の２よシ少ない期間を有す
る。波形５３は、ＭＯ３ＦＥＴ２３に順バイアスがかか
ると同時に始１す、二次巻線１７中の電流の流れの極性
の反転（そのとき、ダイオード３２はスイッチが切れる
）が行われるまで続く。

例に示されている波形に対しては、波形部分５３は矩形
波源２４によってＭＯＳＦＥＴ　２３に逆バイアスがか
けられる前に終了してゼロの値を取り、そのことは、イ
ンダクタンス１９の適切な設計とコンデンサ３４によっ
て達成される。

正弦波部分５３及び正方向ランプ４５は、ＭＯ８ＦＥＴ
２３のソース争ドレイン経路において、波形５６の波部
分５７を誘導するために、変圧器１４から巻線１５への
電流要素と結合している。波部分５３が完成するど′波
形５６は正方向ランノ部分５８を有する。それは、ラン
ノ４５、及び巻線１５内を流れる変圧器１４の磁化電流
要素との結合に起因する。ランノ波部分５８は、ＭＯＳ
ＦＥＴ　２３のスイッチを切ると同時に終わる。ＭＯ３
ＦＥＴ２３のスイッチが切られている間、波形５６はゼ
ロの一定値を取る。

トランノスタ２３に順バイアスがかけられている間中、
巻線１７からダイオード３１へは全く電流が流れない。

なぜならば、ダイオード３１には逆バイアスがかかつて
いるからであり、その結果、電流は分路コンデンサ１３
によって負荷１２へ供給される。

ＭＯ８ＦＦＪＴ　２３のスイッチを切られることに応答
して、電流は始めに一次巻線１６の点の無い端子を通っ
てコンデンサ２７に流れ、次に点を打った端子からＭＯ
ＳＦＥＴ　２６のソース・ドレイン経路を分路するダイ
オードを通って一次巻線１６の点で示した端子へ流れ、
従ってそこから一次巻線を通ってコンデンサ２７に戻る
。−次巻線１６の点で示し、た端子から出る正電流の流
れは、インダクタ２１から出て巻線１５の点で示した端
部に流れる電流に起因する。この電流は、漏れインダク
タンス１９の存在のために、巻線１７、コンデンサ３４
及びダイオード３１を通って即時に負荷に反射するわけ
ではない。

ＭＯＳＦＥＴ　２３が遮断されている間、ダイオード３
１を通る電流はコンデンサ１３をチャー２し、負荷１２
に電力を供給する。インダクタンス１９、コンデンサ３
４及びコンデンサ２５によって形成される共振回路のた
めに、波形５１をもつ電流は二次巻線１７からダイオー
ド３１を通って負荷１２へ流れ、正弦変化５４をもつこ
とになる。変化５４はＭＯＳＦＥＴ　２３の遮断と同時
に始−１９、そのＭＯＳＦＥＴが作動するまで続く。Ｍ
ＯＳＦＥＴが作動する時は、巻線１７の電流は波形５１
の直線部分５５によって示されるように急にゼロに下が
る。

二次巻線１７における正弦変化は、−次巻線Ｊ６と連結
している。巻線１６もま／ヒその時、電源１１からコイ
ル２１及びコンデンサ２５を通って一次巻線１５へと形
成された接続に応答して一次巻線１５に流れる負方向電
流ランｆ４５に応答する。

巻線１６は、また、電源１１から巻線１５に流れる電流
のＤＣ構成成分にも応答し、磁心１８内に磁束を生じさ
せる。これら３つの構成成分は、ＭＯ８Ｆ’ＥＴ　２６
０ソース・ドレイン経路を通る電流波形６１が成分６２
のような正弦部分を含むように結合している。波形６１
は、それと関連する電流がコンデンサ２７を流れるので
、平均値がゼロとなる。ＭＯＳＦＥＴ　２６が遮断され
ている間は、そのノース・ドレイン電流はゼロである。

ＭＯ８ＦＦ、Ｔ２３が初めに遮断される時、ＭＯ８ＦＥ
Ｔ２６を通る電流は、初めにそのＭＯＳＦＥＴ　２６の
分路ソース・ドレインダイオードを通って反対に流れ、
その後、変化６２のようにバイポーラ正弦曲線ρそって
増加する。ＭＯＳＦＥＴ　２６を通る電流が極性を反転
する時、電流は正常にＭＯＳＦＥＴを流れる。ＭＯ８Ｆ
ＩＤＴ　２６が遮断され、ＭＯ８Ｆ’ＥＴ　２３が通じ
始める時、−次巻ａ１６内にはそれ以上電流は流れず、
変化６２は急に終了し、コンデンサ２７を流れる電流は
急にゼロに戻される。

変化６２は、初期の負の値、及び最終の正の値を有し、
ゼロ値と初期値及び最終値との間で急な転移をする。変
化６２は、コンデンサ２５を通って巻線１５へ結合し、
従って巻線１６に結合するような、ランｆ４７のＡＣ構
成部分に応答するのと同様に、二次巻線１７の電流にお
ける変化５４のような正弦部分に応答して現われる。従
って、巻線１６、−ｉンデンザ２７及びＭＯＳＦＥＴ　
２６　の閉じられたソース・ドレイン経路の組合によっ
て、ＭＯＳＦＥＴ　２３のソースとドレインとの間の開
放経路にかかる電圧が制御され、共通端子２ｏでオーバ
ーシュートが防げる。加えて、二次巻線１７から一次巻
線１６に連結された共振回路内に蓄えられたエネルギー
は、コンデンサ２７に移され、その後、電源又は負荷に
移される。

インダクタ２２を通るＤＣ電流が比較的低く、各々のサ
イクルの間にそのインダクタに負の電流が流れるときが
あるような低い負荷に対しては、ＭＯＳＦＥＴ　２３に
反対方向に電流を流す必要がある。ＭＯＳＦＥＴ　２３
のソース・ドレイン経路をスイッチしているダイオード
がこの電流を供給している。ＭＯＳＦＥＴ　２３．２６
のソース・ドレイン分路ダイオードは、それらのＭＯＳ
ＦＥＴの双方向ソース・ドレイン経路が十分には電流が
伝わっていないときに、ＭＯＳＦＥＴの初めの瞬間的な
スイッチ作動中に逆電流を流す。ＭＯＳＦＥＴ　２３及
び２６のダート回路は、回路がショートすることを防ぐ
ための、ソース・ドレイン経路を通る同時伝導を防ぐよ
うに設計されており、そのことは矩形波源２４の立下シ
縁に瞬時に応答してＭＯ３ＦＥＴスイッチを切り、矩形
波源２４の立上り縁に対しては比較的長い時定数を与え
ることで得られる６、このために、比較的大きい値の抵
抗器が矩形波源２４とＭＯ８Ｆ’ｇＴ　２３のダートと
の間及びインバータ２８とＭＯＳＦＥＴ　２６のデート
との間に直列に接続され、一方、低い値の抵抗器が適切
に極性化されたダイオードと矩形波源２４又はイン・々
−タ２８と各々のＭＯＳＦＥＴのタートとの間に直列に
接続される。

第３図は本発明の第２実施例の回路線図であり、第１図
に関連して導出された波形で、第２図に示されたものと
同様な波形を有している。第；３図の回路は第１図の回
路とは異っている。それは、第３図の一次巻線手段はた
だ１つの巻線しか必吸とせず、１つの阻止コンデンサと
直列に接続てれているからである。その阻止コン戸ンサ
と一次巻線の結合は、１つのコンデンサと直列接続した
スイッチ手段によって選択的に閉じられる。そのスイッ
チ手段とコンデンサは、インダクタンス手段を通る電流
に応答するスイッチ手段によって選択的に閉じられる。

その上、第１図の実施例における第１スイツチ及び第２
スイツチはどちらもＮチャンネルＭＯ３ＦＥＴであるが
、一方、第３図の実施例に寂ける第１スイツチ及び第２
スイツチは、それぞれＮチャンネルＭＯ８ＦＥＴとＰチ
ャンネルＭＯ８ＦＥＴヤある。第３図では相補形ＭＯ８
ＦＦ、Ｔが使われている。なぜならば、第１１で巻線１
６に至る第２Ｍ０８ＦＥＴと結合する変圧器電流に対し
て、位相反転が全く与えられないからである１、特に、
第３図の回路は、磁心６２及び間隔をもって結合された
一次巻線６３及び二次巻線６４を有する変圧器６１を備
えている。二次巻線６４は、巻線１７が負荷１２に接続
されているのと正確に同様に、整流器回路によって負荷
１２及び分路コンデンサ１３と接続されている。その整
流回路はコンデンサ３４に接続された直列ダイオードと
分路ダイオードを有する。巻線６３．６４は、巻線１５
．１７と同様に相対方向に巻かれている。

両実施例において、ＤＣ電源１１は同じようにコイル２
１に接続されているが、−次巻線６３に接続されている
回路は一次巻線１５．１６に接続されている回路とは多
少異なる。端子２０は、衝撃係数りをもつＮチャンネル
ＭＯ８ＦＥＴ　６５を通って、ＤＣ電源１１の負端子へ
選択的に分路されている。この端部に対して、ＭＯＳＦ
ＥＴ　６５のダートは方形波源２４から誘導されるサイ
クルの正の部分に応答する。

巻線６３の点で示しだ端子と端子２０との間で直列に接
続されているのは、阻止コンデンサ６６である。阻止コ
ンデンサ６６と巻線６３は、ＰチャンネルＭＯ８ＦＥＴ
　６７のソース・ドレイン経路を通して選択的にコンデ
ンサ６８に接続されている。ＭＯＳＦＥＴ　６７は、矩
形波源２４に接続されたダートを有し、矩形波源２４の
出力に応答して（１−Ｄ）のインターバルの間開（閉）
状態に起動される。ＭＯ８ＦＥＴ６５．６７が相補的に
開状態、閉状態をとるようにするために、矩形波源２４
はＭＯＳＦＥＴ　６５が開状態であるインターバルの間
＋１０ボルトの方形波部分を引き出し、ＭＯ８ＦＥＴ６
７が開状態であるインターバルの間−ＩＱｙ＋？ルトの
方形波部分を導出する。ＭＯ８ＦＥＴ６５と６７は、電
源１１の陰極と変圧器の一次巻線との共通の接続点に正
の電流を伝えるＭＯＳＦＥＴ　６７の反並列ダイオード
以外は第１図の逆並列ダイオードと同様に、反並列ダイ
オードを備える１、第３図の回路は実質的に第１図の回
路と同様の機能を果たし、それによって、両方の実施例
のコイル２１を通る電流変化は実質的に等しい。

ＭＯＳＦＥＴ　６５を通る電流の変化は、逆極性である
以外は波形５６の変化と同様であり、一方、ＭＯＳＦＥ
Ｔ　６７とコンデンサ６８を通る電流の波形は、逆極性
である以外は波形６１の変化と実質直流電圧をチャー２
し、ＭＯＳＦＥＴ　６５が遮断されるとき、端子２０で
の電圧のオーバシュートを防ぐ。ＭＯＳＦＥＴ　６７は
、過剰エネルギーを電源１１又は負荷１２に戻す。

ＭＯＳＦＥＴ　６５に順バイアスがかけられているとき
、そこを流れる電流成分は、変圧器６１内の磁化電流の
ほか二次巻線６４に接続された共振回路によって誘導さ
れた一次巻線６３からの電流、ならびにＤＣ電源１１及
びコイル２１からの電流である。ＭＯ３ＦＥＴ’６７が
通じている時、そこを流れる電流成分は、二次巻線６４
に接続された回路から一次巻線に誘導される電流成分の
ほか、コイル２１及びコンデンサ６８を介して接続され
ている電源の負方向のランノ成分、さらに変圧器６１の
磁化電流である。

第３図の回路は第４図に図示されるように変更すること
ができる。第４図の回路は、−次巻線６３０点で示した
端子に直接コンデンサ６８が接続されていることのほか
は全く第３図の回路に等しい。

端子２０はコンデンサ６６に接続され、その後コンデン
サ６８に接続されており、コンデンサ６８と端子２０の
直接的接続はない。従って、ＭＯ３ＦＥＴ６７に順バイ
アスがかけられている時、ＭＯ３ＦＥＴ６７とコンデン
サ６８は直接−次巻線６３をスイッチする。第４図の変
形例は、コンデンサ６８にかかる電圧を第３図における
ものより低くすることが可能であり、より低い電圧定格
のコンデンサが使えるので低コストでできる。

第５図には、さらにもう１つの本発明の実施例の回路線
図が図示されている。第５図の実施例はブツシュ−ゾル
型において作動し、二次巻線変圧器として形成されるい
くぶん複雑な入力インダクタを備えることによって形成
される。しかし、第５図の回路は、第３図及び第４図の
実施例で用いられたタイプの簡単で間隔をあけて結合さ
れた変圧器を特徴とする 特に、第５図の回路は、−次巻線７３及び二次巻線７４
のほかに磁心７２を有する変圧器７１を備えている。そ
の２つの巻線は、第１図で巻線１５と１６が巻線１７と
間を離して連結されているのと同じ仕方で互いに間を離
して連結されている。

二次巻線７４は、コンデンサ３４、ダイオード３１及び
３２、コンデンサ１３及びロード１２と接続されており
、その接続は前記巻線１７が上記の対応する要素と接続
されている仕方と同様に接続されている。

一次巻線７３は、１〕Ｃ電源１１から導出される電流に
よって駆動され、入カイングクタ７５によってその向い
合った端子に接続される。インダクタ７５は、好適には
同じ巻数をもつ一次巻線７６と二次巻線７７及び磁心７
８を有する。巻線７６と７７は、二本巻き配置（ｂｉｆ
ｉｌａｒ　ａｒｒａｎｇｅｍｅｎｔ　）によって互いに
接近して連結されている。しかし、結果的に高相互巻線
キャパシタンスは安定ＤＣバイアス状態にあシ、各々の
スイッチのザイクルの間チャージも放電もされてはなら
ない。巻線７６と７７は、点の規約によって示されるよ
うに、極性が逆ではあるが、それらにかかる電圧変化が
相互に鏡写しの状態になるように巻かれる。巻線７６は
、電源１１の正電極と一次巻線７３の点を打った端子と
の間でＤＣ直列接続されている。巻線７３と７６に共通
の点を打った端子７９は、壮力ＮチャンネルＭＯ８Ｆｇ
Ｔ　８１に衝撃係数りに対して順バイアスがかけられて
いるとき、そのＭＯＳ、ＦＥＴのソース・ドレイン経路
を介して、選択的に電源１１の負電極に接続される。Ｍ
ＯＳＦＥＴ　８１のソース・ドレイン経路は、反並列ダ
イオ、−ドによって内部でスイッチされ、二極性電流は
そのＭＯＳＦＥＴのソース電極とドレイン電極との間を
流れることができる。

一次巻線７３の点を打っていない方の端子は、阻止コン
デンサ８３を経由して巻線７７の点を打っていない端子
に接続されている。巻線７７とコンデンサ８３の共通端
子８４は、ＭＯＳＦＥＴ　８１に順・ぐイアスがかけら
れている時とは重ならない時において、（ＩＤ）の衝撃
係数に対して出力ＮチャンネルＭＯ８ＦＥＴ　８６のソ
ース・ドレイン経路を経由して選択的に記憶コレデンサ
８５０１つの電極と接続される。双方向性電流がＭＯＳ
ＦＥＴ８６のソース電極とドレイン電極との間に流れる
ことを可・能にするために、１つの積分及並列ダイオー
ド８７が、そのソース電極とドレイン電極との間に接続
されている。コンデンサ８５の残っている電極は、変圧
器７７の点を打った端子に接続されている。

ＭＯＳＦＥＴ：Ｔ　８１に順バイアスがかけられている
とき、電流の経路は、巻線７６を通る電源１１の正電極
とＭＯＳＦＥＴ　８１のソース・ドレイン経路から電源
１１の負電極まである。同時に、変圧器７１内のエネル
ギーのために放電経路が形成される。その放電経路は、
巻線７３の点を打った端子からＭＯＳＦＥＴ　８１のソ
ース・ドレイン経路を通り、その後、コンデンサ８５、
巻線７７、及びコンデンサ８３を通る。

ＭＯＳＦＥＴ８１　　を除外してＭＯＳＦＥＴ　８６が
順バイアスをかけられている時、電流は、電源１１の正
電ｉから巻線７６を通り、その後、巻線７３、コンデン
サ８３を通り、ＭＯＳＦＥＴ　８６のソース・ドレイン
経路を経由して電源１１の負電極へと流れる。同時に、
コンデンサ８５のために巻線７７及びＭＯＳＦＥＴ’８
６のソースφドレイン経路を経由する放電経路が形成さ
れる。低い負荷に対しては、ＭＯＳＦＥＴ　８６の遮断
後瞬時に電流がＭＯＳＦＥＴ８１のスイッチダイオード
を通って、端子７９と電源１１の負電極及びコンデンサ
８５に共通な端子との間を流れる。

コンデンサ８３とコンデンサ８５にかかるＤＣ定常状態
電圧は、各々次のように示される。

定常状態の動作において、コンデンサ８５Ｎ、チャ−ジ
され、その電極のうち巻線７７の点を打った端子と直接
接続された電極は、もう一方の電極における電圧に対し
て相対的に正の極性を有する。

対照的に、コンデンサ８３にかかる電圧の極性は、ＭＯ
ＳＦＥＴ　８　］の衝撃係数りの関数となっている。

２の衝撃係数、例えばｐ＝％に対して、コンデンサ８３
にかかる電圧はゼロである。２より小さい値のＤに対し
ては、巻線７３の点を打っていない端子に直接接続され
ているコンデンサ８３の電極は、直接端子８４に接続さ
れているもう一方の電極に対して相対的に正である。２
よシ大きい値のＤに対しては、巻線７３の点を打ってい
ない端子に直接接続されているコンデンサ８３の電極に
おける電圧は、端子８４に直接接続された方の電極の電
圧よりも低い。コンデンサ８３と８５の値及び電源がＭ
ＯＳＦＥＴ８１　と８６を通′亀状態にする期間は、電
源１１にかかる電圧及び−次巻線７３に接続された他の
要素にかかる電圧変化と比較して、それらコンデンサに
かかる電圧変化がほんのわずかであるようなものである
。

端子７９と８４において、副電圧波形は各々トータルピ
ーク・ツー・ピーク変化をする（１−次巻線７３に印加
された電圧に応答して、負荷］２に供給される電圧は、 ここで、Ｎｓ　　は二次巻線７４の巻数ＮＰ　　は、−
次巻線７３の巻数 である。

第５図の回路は、ある点で、第１図、第３図及び第４図
の回路と同じ機能を果たす。特にＭＯＳＦＥＴ８１が通
じている間に巻線７６を通って流れる電源１１からの電
流により、磁心７８にエネルギーを蓄えられることにな
る。このエネルギーは、ＭＯＳＦＥＴ　８１が閉じられ
ＭＯ８ＦＦ、Ｔ　８６がつながっているとき、変圧器７
１及びダイオード３１を経由して負荷１２に連結される
。さらに、コンデンサ８３及び順バイアスをかけられた
ＭＯＳＦＥＴ８６は、ＭＯＳＦＥＴ　８１が閉じられる
とき、変圧器７１内に蓄えられたエネルギーのだめに放
電経路を力える。ダイオード３１と３２は、ＭＯＳＦＥ
Ｔ８６と８１に各々順バイアスがかけられているインタ
ーバルの間つながる。ＭＯＳＦＥＴ８　］に順バイアス
がかけられている間の、−瞬は、電流がダイオード３２
に流れるかもしれないが、その電流は才だ一方コンデン
ザ８４及び間を離して結合された巻線７３と７４との間
の寄生コンデンサの値、作用衝撃係数、加えられる負荷
の量に信任する。

しかし、衝撃係数、矩形波源２４の相対周波数、回路の
共振周波数は、ＭＯＳＦＥＴ　８１に順バイアスがかけ
られている間の全時間にわたって二次電流が流れるよう
な値にすることができる。

しかし、第５図の回路とこれと関連する第１図、第３図
及び第４図の回路とは、わずかながら違いがある。特に
、ＭＯ８ＦＩＤＴ　８６が通電しているとＸＮＤ き、記憶コンデンサ８５は、−１０、−の値の第２電圧
源として効果的に機能する。コンデンサ８５は、ＭＯＳ
ＦＥＴ　８１が遮断されている間、インダクタ７５によ
ってそのコンデンサに移されたエネルギーに応答して、
そのように機能する。加えて、電源１１によって巻線７
６に供給された電流は、少なからぬりゾル成分を有する
。なせならばそれは大だい方形波変化であるからである
。ＭＯＳＦＥＴ８１と８７が通じている時、巻線７６を
通る電流は各々比較的高い所で一定であり、低い正の値
となる。コンデンサ８５からのエネルギーは、λ１０Ｓ
ＦＥＴ８１が通じている間に変圧器７１へ移される。

ＭＯＳＦＥＴ　８６が遮断され、ＭＯＳＦＥＴ　８１が
通じる時、コンデンサ８５から変圧器７１へ移されたエ
ネルギーは、変圧器７１によって、ダイオード３２を経
由してコンデンサ３４に移される。

ＭＯＳＦＥＴ　８１が遮断されている間、巻線７６は電
源１１から変圧器７１ヘエネルギーを伝える。っ第５図
の回路は、方程式（４）の利得係数２のために、巻線７
３と７４との間の巻数比を係数２によって減少させるこ
とができる。第５図の回路は、第１図、第３図及び第４
図の回路よりも高度に対称性を有する。なぜならば、−
次巻線７３はグツンユーノル関係で駆動しているからで
ある。第５図の回路は、第１図の回路の２本巻の二重−
次巻線とは対照的に単巻−次巻線を必要とする。しかし
、第５図の回路は比較的複雑な入力インダクタ７５と電
源１１によって巻線７６に高入力リフ０ル電流を供給さ
せるところの方形波電流とを必要とする。第５図の回路
内の波形は第１図、第３図及び第４図の回路内の波形と
少ながらず異なシ、ＭＯＳＦＥＴ　８１が通じている間
は、二次巻線内に正弦電流が流れる。この正弦変化は、
ダイオード３２を経由して巻線７４がらコンデンサ３４
へ流れる傾向がある電流の極性反転のために、ＭＯ３Ｆ
ＥＴ８１が遮断されるよシも前に終了する。そしで、前
記電流の反転はダイオード３２を遮断させる。

第５図の回路の働きをさらに詳しく考察するために、第
６図の波形に考察がなされる。定常状態の動作の間、端
子７９と８４における電圧は第６図の波形９１と９２に
よって示されるように相補的な矩形波である。波形９１
は、巻線７６を通して端子７９に印加される電源１１に
よる電圧に応答し７て、ＤＣの平均値ＶＸＮをとる。対
照的に、端子８４におけるＤＣ平均値は、コンデンサ８
５によって巻線７７全通して端子８４に加えられるＤＣ
９１と９２は各々ゼロの基値をとる。なぜならば、端子
７９と８４は矩形波源２４のサイクルの異った部分の間
、ＭＯＳＦＥＴ　８１と８６を経由して電源１１の負電
極及びコンデンサ８５と接続されているからである。波
形９１と９２の各々の正の変あり、それによる波形９１
の最大値とその平均値値からのその最大値までの偏差は
ＶＸＮである。

端子７９と８４での電圧は、各々巻線７３の点を打った
端子とその巻線の点を打っていない端子に印加される。

後者の接続はコンデンサ８３を経由しており、巻線７３
に印加された電圧が波形９５で示された矩形波変化をも
つようにしている。波形９５は正及び負の部分を有し、
それは、ＭＯ８ＦＥＴ８６と８１に各々順バイアスがか
けられたときに現われる。波形９５の正の部分と負の部
分との間の電圧は、巻線７３の向い合った端子に供給さ
れとなっている。巻線７３に対する端子７９と８４との
間の電圧のＡＣ結合のために、波形９５の平均値はゼロ
ぎルトであり、また、コンデンサ８３にかかる電圧Ｖ８
Ａは、電源１１の入力電圧とコンデンサ８５にかかる電
圧との差に等しい。二次巻魅（７４にかかる電圧は、波
形９５によって示され−ク・ツー・ピーク変化がある。

二次巻線７４に供給された電圧に応答して、波形９８に
よって示された電流が二次巻線を流れる。

ＭＯ３Ｆ’ＥＴ　８１に順バイアスがかけられている時
、巻線７４の点を打って無い端子は二次巻線の点を打っ
た端子に関して正であり、電流波形９８は９９の変化に
似た正弦変化を有する。波形９９のような正弦変化は、
ＭＯＳＦＥＴ　８１に順バイアスがかけられると同時に
始まり、共振回路が巻線７４に結合される時間のほぼ２
周期の間続く。そして、その共振回路は巻線７３と７４
との間にコンデンサ３４及びコンデンサ８３を有するほ
かに寄生インダクタンスを有する。この波形は、共振周
波数、動作衝撃係数及びロード１２の値の選択に依存し
てＭＯＳＦＥＴ　８１が遮断されるときに、ゼロに到達
してもしなくてもよい。もし、ＭＯＳＦＥＴ　８１のス
イッチが切られる前にその電流がゼロに到達するならば
、共振回路電流は極性を変える傾向ケ持つ。ダイオード
３２はこのような極性の変化を計容できず、それによっ
て波形９８で示すように変化９９は終了し変圧器の巻線
７４に流れる電流はゼロになる。

ＭＯＳＦＥＴ　８６が順バイアスを受ける状態に起動さ
れる時、巻線７３の端子間に印加された電圧は、波形９
５の正への遷移に示されるごとく急に増加する。−次巻
線７３にかかる電圧の急な増加に応答して、対応する急
な増加が二次巻線７４にかかる電圧において起こる。二
次巻線７４にかかる電圧の急な増加に応答してダイオー
ド３１に順バイアスがかがシ、正方向の急勾配をもつ電
流部分１０１が突然、巻線７４からコンデンサ３４とダ
イオード３１を通ってロード１２及び分路コンデンサＪ
３へ流れる。

ＭＯＳＦＥＴ　８６に逆−ぐイアスがかけられる′こと
に応答して、二次巻線７４にかかる電圧は波形９５によ
って示されるがごとく急に負の方向に変化する。もし、
波形部分１０１がゼロに戻らなければ、ダイオード３１
は電圧極性反転によって遮断され、負方向の急勾配をも
った電流部分が流れることになる。ダイオード３１が部
分１０１と１０３との間であって、正の正弦のような変
化１０２で示された部分で通電しているとき、変圧器の
巻線７４に電流が流れる。波部分１０３は、変圧器７４
を流れる電流の流れの急な反転に起因し、電流の波の部
分９９の初期値は、ダイオード３２が通じているときに
、部分１０３の負のピーク値となる。

二次巻線７４内の波形９８によって示された電流変化は
、−次巻線７３に反射され、−次巻線に接続された構成
要素を流れる電流に影響を与える。

特に、正弦変化９９はＭＯＳＦＥＴ　８１のほか巻線７
６と７７を流れる電流に影響を与え、壕だ、波の部分１
０１及び１０３は巻線７７とＭＯＳＦＥＴ８６内を流れ
る電流に影響を与える。

電源１１から巻線７６を通って端子７９に流れる電流は
、第６図の波形１０４によって示さ九た形状を有する。

ＭＯＳＦＥＴ　８６が順ノぐイアスを受けている時、電
源１１から巻線７６を通電、その後巻線７３及びコンデ
ンサ８３を通ってＭＯＳＦＥＴ８６のソース・ドレイン
経路に流れる電流は、波の部分１０５によって示された
ゼロでない一定の値を有する。順バイアスがかけられる
ＭＯＳＦＥＴ８１に応答して、巻線７６を流れる電流の
急な増加が起こる。その急々増加は端子７９とＭＯＳＦ
ＥＴ８１のソース・ドレイン経路を介した電源１１の負
電極との間のインピーダンスの減少による。電流のこの
急な増加は、正の急勾配をもつ波部分１０６によって示
される。

ＭＯＳＦＥＴ　８１の通電インター・々ルの間の時間経
過に従って、巻線７６を流れる電流は波形部分１０７に
示すように、ある点まで減少する。波形部分１０７はい
くつかの成分を含んでいる９１つは正方向のランプであ
って電源１１が巻線７６とＭＯＳＦＥＴ　８１のソース
・ドレイン経路を通して供給するところのものである。

部分１０７の第２の成分は、二次巻線７４が一次巻線７
３と連結され、次に巻線７７により巻線７６に連結され
る正弦部分９９である。加えて、部分１０７は変圧器７
１の磁心７２から巻線７３内に誘導されるランプ（ｒａ
ｍｐ）　　電流を含む。部分１０７は、ダイオード３２
が遮断されるまで正弦成分９９を含む。正弦成分９９の
終止に応答して、巻線７７を通る電流が波形１０８の波
形部分１１１によって示される一定値になって安定化さ
れる。正弦変化９９が存在している間、巻線７７は波形
部９９と同じ大きさの正弦変化１０９を有する。正弦曲
線に似た変化１０９が終わり、巻線７７を通る電流が波
形部分１１１で示されるように安定化された後、巻線７
６を通って流れる電流は波形１１２で示したような特徴
に類似するランプで増加する。従って、波形部分１１２
は波形５６の部分５８に類似している。

巻線７６を通って流れる電流に応答して、トランジスタ
８１のソース・ドレイン経路を流れる電流は、波形１１
３で示された形状を有する。波形１１３は、ＭＯＳＦＥ
Ｔ　８１に順バイアスがかけられている時にそのＭＯＳ
ＦＥＴを流れる正のＤＣ部分を有し、また、波形１１．
３はＭＯＳＦＥＴに逆バイアスがかけられている間でそ
のＭＯＳＦＥＴを流れる電流がないとき、ゼロの値をと
る。波形１１３の正の部分は、初めの急勾配をもった正
方向の部分１１４とそれに続く比較的急勾配な正方向の
部分１１５を有する。部分１１５の終った所で、トラン
ジスタ８１を通る電流は実質的に部分１０７と同じもの
であるところの正弦曲線に似た変化１１６を含む。正弦
変化９９が終わると、ＭＯＳＦＥＴ８１を通って流れる
電流は、波形部分１１２と同じものである波形部分１１
７によって示されるようなかだちの２ングで増加する。

ＭＯＳＦＥＴ　８６のソース−ドレイン経路を流れる電
流は、波形１１８によって示される。ＭＯ８ＦＥＴ８６
が遮断されると、ソース・ドレイン経路にゼロ電流が流
れる。ＭＯＳＦＥＴ８６に順・ぐイアスがかけられる時
、正方向の正弦曲線に似た波形部分１１９によって示さ
れるような２つの成分を有する電流が、そのＭＯＳＦＥ
Ｔのソース電極とげレイン電極との間を流れる。波形１
０８の正弦波形部分１２０によって示される波形を有す
る１つの成分が、コンデンサ８５から巻線７７及びＭＯ
ＳＦＥＴ８６のソース・ドレイン経路を通って流れる。

波形部分１０５によって示されたもう１つの成分は、電
源ＩＪから巻線７３及びコンデンサ８３を通ってＭＯ８
ＦＩＣＴのソース・ビレイン経路に流れる。

比較的一定な値の波形部分１０５及び負方向のＩ′Ｆ弦
波部分１２０は、端子８４で連結され電流波形部分１１
９を作シ出す。初めに、電流波形部分１１っは負の値を
とり、続いて正の値をと９、結果として平均値はゼロに
等しい。なぜならば、コンデンサ８５と変圧器の巻線７
３のどちらも、それらを通る定常状態ＤＣ電流成分をも
だないからである。初めに、ＭＯＳＦＥＴ８６を通って
流れる電流は、波形１１８の部分１２１によって示され
る急な負の変化を有する。ＭＯＳＦＥＴ　８６が閉じら
れると、そこを流れる電流は、波形部分１２２によって
示したような急な負の変化をする。波形ト！３分１１９
が負であるとき、ＭＯＳＦＥＴには欠かせない反部列の
ダイオードに電流が流れる。波形部分１１９の正の部分
に関連した電流がＭＯＳＦＥＴ８６のソース・ドレイン
経路を流れる。

本発明のもう１つの見地に従い、第１図、第３図、第４
図及び第５図の実施例の各々に応用可能であるか、第１
図の実施例に関連したもののみが第７図に示されている
。それは、入力インダクタンス手段と変圧器を同じ磁心
に巻くことによって、入力インダクタンス手段を磁気的
に変圧器に連結することができる。第７図の実施例にお
いて、コイル２１及び変圧器１３１から形成される入力
インダクタ手段は、巻線１５．１６及び１７と同様にコ
イル２１が巻かれた共通の磁心を有している。

コイル２１及び巻線１５から１７を単一の磁心に巻くこ
とによって、磁心の数の削減と共に回路の大きさ、重さ
、コストが減少する。コイル２１及び巻線１５から１７
を単一の磁心１３２に巻くことは可能である。なぜなら
ば、コイル及び−次変圧器巻線にかかる電圧波形は互い
に本質的に同じようなものだからである。コイル２１及
び−次巻線１５と１６の巻数は等しくあるべきこと０明
らかであるが、もしも、コイル２１の巻数が巻線１５と
１６の巻数よりもわずかに多いとき、入カリゾル電流に
無視でき々い減少が現われることが分かつている。もし
、第５図の実施例が変圧器７１と７５が共通の磁心を有
するように形成されるならば、変圧器７５の巻線７６と
７７は一次巻線７３の巻数の２の巻数を有する。

好適には、コイル２１と変圧器巻線１５乃至１７との間
で最小の電流連結があり、それらの間の磁気的結合を通
してエネルギーが直接、電源１１から変圧器２３１に移
されず、それによってこのリグルミ流が増加するように
、磁心２３２が設計されることが望ましい。磁心２３２
が、コイル２１を流れるＤＣ電流に応答してその磁心２
３２に導入されたＤＣ磁束を許容することができるため
には、磁心に隙間を設けることが望ましいことは明らか
である。

第１及び第２の一次巻線スイッチが閉じている間に、二
次巻線中で第１及び第２の相反する方向に電流が流れ一
方で、二次回路が変圧器の二次電圧のビーク−ツー・ピ
ーク値又はそのインテグラル・マルテデ／ｌ／　（ｉｎ
ｔｅｇｒａｌ　ｍｕｌｔｉｐｌｅ　）に等しい出力電圧
を供給する限シ、多くの異った型の二次回路を用いるこ
とができる。この要件を満たし、他の利点をもたらす模
範的な二次巻線回路が第８図から第１１図に図示されて
いる。第８図から第１１図に図示された二次回路は、第
１図、第３図、第４図、第５図及び第７図の各実施例に
応用可能なものである。

第８図に図示された二次回路は、人力波形のピーク・ツ
ー・ピーク値に等しい出力電圧、すなわち、第１図、第
３図から第５図及び第７図のどれでもその二次負荷駆動
巻線にかかる電圧に等しい電圧を有するダイオードポン
ゾ整流器（ｄｉｏｄｅｐｕｍｐ　ｒｅｃｔｉｆｉｅｒ）
のもう１つの実施例である。第８図の回路ｉｌｊ：　’
、第１図、第３図、第４図、第５図及び第７図の二次回
路の半波整流された出力を典型的には先しこ記載した実
施例に関する出カリグルｆ、ｌ’を圧のＺに全波整流さ
れた出力に変える。第８図の全波整流は、ＭＯＳＦＥＴ
　２３と２６の衝撃係数が５０％の範囲、すなわち、Ｍ
Ｏ８ＦＥＴ２３と２６の通じている状態と遮断されてい
る状態の時間がほぼ等しいときに、最も効果的に行なう
。

第８図の回路はコンデンサ］３１と１３２を有し、それ
らは二次巻線１７０点を打った端子と共通に接続してい
る。巻線１７の点を打ってい安い端子は、ダイオード１
３３のカソードとダイオード１；３４のアノードに共通
な端子に接続されている。、ダイオード１３３と１３４
は互いに直列に接続されておシ、ダイオード１３３のア
ノードとダイオード１：３４のカソードは各々コンデン
サ１３２と１３１の電極であって、巻線１７の点を拘っ
た端子と接続していない方の各電極と接続されている。

ダイオード】３３のアノードゝとダイオード１３４のカ
ソードは、各々、並列接続された負荷１２と分路コンデ
ンサ１３の対向する端子に接続されている。

作動中、ダイオード１３４のアノードからカソードへ流
れる電流は、第１図のＭＯＳＦＥＴ　２３が順バイアス
を受けている間、比較的低いインピーダンスを二次巻線
１７から一次巻線１６に供給する。加えて、コンデンサ
１３１と１３２に蓄積された電荷のために、ＭＯＳＦＥ
Ｔ　２３が通じている間、ダイオード１３４とコンデン
サ１３２を経由して巻線１７から負荷１２へ電流が流れ
る。

ＭＯ８Ｆ’ＥＴ　２３が通じているとき、ダイオード１
３４を通り、コンデンサ１３１と巻線１７を通る電流は
、電荷をコンデンサ１３１に戻どす。

ＭＯＳＦＥＴ　２６が通じている時、電流は二次巻線１
７からダイオード１３３及びコンデンサ１３１を通る。

それによって、全波整流が第８図の回路によシ形成され
る。

第９図の二次回路において、端子１３７の電圧に関して
、負荷１３５及び負荷１３６に二極性ＤＣ電圧が誘導さ
れ、それら負荷１３５及び負荷１３６にかかる電圧は各
々正及び負である。負荷１３５及び負荷１３６は、各々
コンデンサ１３８と１３９によって分けられている。

第１図のＭＯ８Ｆ、ＥＴ　２３が遮断されている間、変
圧器の二次巻線１７から直列接続されたコンデンサ】４
１とダイオード１４２を経由して負荷】３５に電流が加
えられる。ＭＯＳＦＥＴ　２３が順バイアスを受けてい
る間、二次巻線１７は夕゛イメ一一ド１４３を通る電流
によりスイッチされる。

負の電圧を負荷１３６に発生させることができるように
、直列ダイオ−Ｖ１４４及び分路ダイオード１４５は、
ダイオード１４２及び１４３と反対の極性を与えられる
ように接続される。ダイオード１４４及び１４５に共通
の端子は、コンデンサ１４６によって二次巻線１７の点
を打った端子に接続されている。ＭＯＳＦＥＴ　２３が
通じ、夕ゝイオード１４３及びコンデンサ１４１が二次
巻線１７をスイッチしている間、電流が巻線１７０点を
打っていない端子から負荷１３６及びダイオード１４２
に供給され、次にコンデンサ１４６７５＼ら巻線１７の
点を打った端子に供給される。ＭＯ’５ＦＥＴ２３が遮
断しているとき、巻線１７の点を打った端子からコンデ
ンサ１４６及び夕ゞイ、！ｌ−−１”　１４５を通って
巻線１７０点を打っていない端子へ流れる電流は、同時
に巻線１７からコンデンサ１４】及びダイオード１４２
を経由して負荷１３５へ流れる電流を伴って流れる。前
記のこと力・ら、負（ｉｘ１３５及び１３６に相反する
極性を有する電圧〃ｚ生じることは明らかである。

第１０図を参照すると、各々端子１５０に関連した３つ
の別々の正のＤＣ電圧が負荷１５１、負荷１５２及び１
５３に誘導される。負荷１５１．１５２、及び１５３は
、端部端子１５７及び１５８の他に中間タラ７’　（ｔ
ａｐ）　１５５及び１５６を有ｆる変圧器の二次巻線１
５４から誘導される電圧に応答する。端部端子１５７と
１５８との間の全ての巻線は同じ方向に巻かれている。

それは、第１図の一次巻線１５の点を打った端子に流れ
込む正の電流に応答して、正の電流が中間タップ１５５
と１５６のほか端部端子１５７から流れ出るようにする
ためである。

端子１５７とタップ１５５及び１５６ば、各々コンデン
サ１６１．１６２、及び１６３と直列に接続されている
。コンデンサ１６１．１６２及び１６３は各々、直列に
接続されたダイオード１６４．１６５及び１６６を経由
して負荷１５３．１５２及び１５１に接続されている８
各ダイオードは、正の電流が巻線１５４からダイオード
を通シ負荷に流れるように極性を力えられており、各々
、コンデンサ１６７．１６８及び１６９によりスイッチ
窟れる。コンデンサ１６１とダイオード１６４、コンデ
ンサ１６２とダイオード１６５、コンデンサ１６３とダ
イオード１６６に共通な端子は、各々ダイオードＴ、　
７１．１７２及び１７３によってスイッチされる１、ダ
イオード１７１．１７２及び１７３は、端子１５７及び
クツｆ１５５と１５６における電圧よりも大きい端子１
５８における電圧に応答して、それらダイオードに電流
が流れるように極性が有えられている。負荷１５１．１
５２及び１５３に生じる電圧が異なるのは、巻線１５４
の端子１５８と、負荷に駆動電圧を供給する端子及びタ
ップの間の巻数が異なるためである。特に、最高の電圧
と最低の電圧は、負荷１５１及び１５３に与えられ、ま
た、中間の電圧が負荷１５２に与えられる。

各負荷１５１から１５３は、負荷１２が巻線１７からの
半波整流された電流によって駆動されるのと同じ仕方で
半波整流された電流によって駆動される。それによって
、ＭＯＳＦＥＴ　２３が通じている時、ダイオード１７
１．１７２及び１７３は、ダイオード１６４．１６５及
び１６６を除いて順バイアスがかけられている。ＭＯＳ
ＦＥＴ　２３が遮断する前に、ダイオード１７１から１
７３の各々を流れる電流は正まる。ＭＯＳＦＥＴ　２３
が遮断されるとき、各々ダイオード１６６、．１６５及
び１６４を経由してロード１゛５１．１５２及び１５３
に電流が流れる。

第８図の全波長二次回路は、第１１図に図示された仕方
で第１０図の非絶縁回路の複数出力と結合することがで
きる。半波整流された高電圧及び中間的電圧は、各々、
変圧器１５４の端子１５７及びタップ１５５から第１１
図の負荷１５３及び１５２に供給される。全波整流され
た電圧は、タップ１５６と端子１５８との間で接続され
た分圧器を経由して負荷１５１に供給される。各々、コ
ンデンサ１６７から１６９によってスイッチされた負荷
１５１から１５３に生じる電圧は前端子１８１に関係す
る。コンデンサ１６１から１６３とダイオード１６４．
１６５．１７１、】７２及び１７３は、負荷１５１から
１５３の端子と接続され、その接続法は端子】８１から
変圧器の端子１５８へ戻るリターンｙ９ス（ｒｅｔｕｒ
ｎ　ｐａｔｈ　）が端子１８１と端子］、　５８との間
に接続されたダイオード１８２を通っていることを除い
て、第１０図の実施例のために記載したものと正確に等
しい。

ダイオード１８２は、負荷１５１に対する全波回路の部
分である。負荷１５１に対する全波回路は。

また、端子１５６と１８１との間に接続されたコンデン
サ１８３を有する。

ＭＯＳＦＥＴ　２３が遮断きれるとき、電流は二次巻線
１５４からダイオード１６４と１６５及び負荷１５２と
１５３、”ｉた同様にコンデンサ１６８と１６９を通っ
て端子１８１に流れ、次にダイオード１８２を通９端子
１５８に流れる。同時に、電流はクツ７０１５６から負
荷１５１及びコンデンサ１６７を通って端子１８１へ流
れ、その後、ダイオード１８２を通り端子１５８へ流れ
る。

ＭＯＳＦＥＴ　２３が通じているときに、電流は、端子
１５８からダイオード１７１．１７２及び１７３を通り
、各々、コンデンサ１６１．１６２及び１６３に流れ、
その後、端子１５７及びタップ１５５と１５６に流れる
。同時に、電流はタップ１５８からダイオード１７３と
負荷１５１を通り、負荷１５１に全波整流効果を与える
コンデンサ１８３を通って端子１５６に戻る。

本発明のいくつかの特定の実施例を記載し図示してきた
が、特許請求の範囲の本発明の真の精神んび範囲から逸
脱することなく、特定的に図示し、記載した実施例の細
部の改変をすることができることは明らかである。

【図面の簡単な説明】

第１図は、２つの一次巻線を有する変圧器を用いた本発
明の実施例の１つの回路線図である。 第２図は、第１図の回°路の作用を述べるために用いる
一連の波形である。 第３図は、１つの一次巻線を有する変圧器を使用する本
発明の第２実施例の回路線図である。 第４図は、第３図の実施例を変形したものの回路線図で
ある。 第５図は、本発明のもう１つの実施例の回路線図であシ
、ノツシューゾル関係で駆動される１つの変圧器−次巻
線を使用している。 第６図は、第５図の回路の作用を述べるために用いる一
連の波形である。 第７図は本発明の変更態様の回路線図であって、入力イ
ングクタンス手段が磁気的に変圧器と連結されているも
ので、第１図、第３図、第４図及び第５図の回路に応用
できるものである。 第８図は変更された出力回路の回路線図であって、電圧
倍増回路を使用している。 第９図は出力回路の変更態様で、特にバイポーラロード
に適したものである。 第１０図は、３つのロードが非絶縁的に変圧器の二次巻
線に接続されているところの出方回路の変更態様である
。 第１１図は出力回路の回路線図であって、３つの出力が
誘導され、そのうち２つの出力は半波整流器によって駆
動され、３つ目の出力は全波整流器によって駆動される
ところの出力回路である。 〔主要符号の説明〕 １１・・・電源 １２．１３５．１３６．１５１．１５２．１５３・・負
荷１３．２７．３４．６８．１３１．１３２．１３８．
１３９．１４１．１４６．１６１．１６２．１６３．１
６７．１６８．１６９．１８３・・・コンデンサ ２５．６６．８３・・・阻止コンデンサ８５・・・記憶
コンデンサ １４．６１．７１，２３１・・・変圧器２２．６２．２
３２・・・磁心 ３１・・・直列ダイオード ３２・・・分路ダイオード １３３．１３４．１４２．１４３．１４４．１４５．１
７１．１７２、】７３．１８２・・・ダイオード２３．
２６．６５．６７．８１．８６・・・ＭＯ８ＦＥＴ特許
出願人　　　パリアン・アソシエイツ・インコーホレイ
テラＰ 代理人　弁理士竹内澄夫 同　　　　弁理士　富　１）修　自 尺互戸 ＦＥ；６

Claims (1)

1. 【特許請求の範囲】 １、ＤＣ負荷を駆動するだめにＤＣ電源と応答するコン
   バータであって、 ａ）−次巻線手段及び二次巻線手段を有する変圧器と、 ｂ）電源と前記−次巻線手段との間で直列接続されたイ
   ンダクタ手段と、 Ｃ）第１スイッチ手段であって、それが閉じられる時、
   前記電源から前記インダクタ手段を通って流れる電流を
   分路するためのスイッチ手段と、 ｄ）前記巻線手段と連結された共振回路手段と、ｅ）前
   記−次巻線手段と接続された第２スイッチ手段と、 ｆ）前記二次巻線手段と前記負荷との間に接続された整
   流器手段と、 ｇ）前記第１スイツチ及び第２スイツチを起動し、相互
   に重ならない時間に予め定められた周波数で前記スイッ
   チを開閉する手段とから成り、 前記第１スイッチ手段は前記インダクタ手段と一次巻線
   手段に接続され、該−次巻線手段には電源から前記イン
   ダクタ手段を経た第１電流成分及び前記共振回路手段内
   に蓄積されたエネルギーの放電に応答する正弦成分を有
   する第２電流成分とが流れ、該第２電流成分は前記第１
   スイッチ手段が閉じるのとほとんど同時に流れ、前記第
   ２スイッチ手段は、それが閉じられるとき、前記インダ
   クタ手段内に蓄積されたエネルギーに応答して第３の双
   方向性電流成分が前記−次巻線手段に流れるように接続
   され、前記整流器手段は前記二次巻線手段が前記負荷手
   段に実質的な電流を流すように前記二次巻線手段と前記
   負荷手段との間に接続され、ＤＣ電源に応答して前記−
   次巻線手段にエネルギーを供給するための手段であると
   ころのコンバータ。 ２、特許請求の範囲第１項に記載されたコンパータであ
   って、 前記巻線手段内にＤＣ電流が流れることを防ぐために、
   前記巻線手段と直列に接続された阻止コンデンサを更に
   有するところのコンバータ。 ３、％許請求の範囲第２項に記載されたコンバータであ
   って、 前記−次巻線手段が第１及び第２の近接結合された一次
   巻線から成シ、前記阻止コンデンサ手段が第１コンデン
   サを有し、前記−次巻線が前記第１コンデンサ及び前記
   インダクタと直列に接続され、前記第１スイツチが開く
   ときに、前記電源から前記インダクタに流れる電流に応
   答するようになっておシ、また、前記阻止コンデンサ手
   段が第２コンデンサを有し、前記第２の一次巻線と第２
   スイッチ手段が前記第２コンデンサと接続され、前記第
   ２スイッチ手段が閉じられるときに、前記第２の巻線の
   ために放電経路を形成するところのコンバータ。 ４、特許請求の範囲第３項に記載されたコンバータであ
   って、 更に、二次巻線手段と直列に接続された第３のコンデン
   サと第１及び第２の夕゛イオードを有する前記整流器手
   段から成り、前記第１ダイオードは前記スイッチ手段の
   １つが閉じられるときに、前記第３コンデンサと二次巻
   線の直列接続をスイッチするために接続され、また電流
   を伝えるために極性化され、前記第１ダイオードを流れ
   る電流は前記第１スイッチ手段が開かれるよりも前にダ
   イオードの極性が変わることに応答して切られ、前記第
   ２ダイオードは、前記負荷及び前記第３ダイオードと二
   次巻線の直列接続との間に直列に接続され、もう１つの
   スイッチ手段が閉じられるとき、電流を伝えるために極
   性化されるところのコンバータ、。 ５、特許請求の範囲第１項に記載きれたコンバータであ
   って、 前記第１スイッチ手段がＤＣ経路内で前記ＤＣ電源と接
   続されるように前記インダクタ手段及び前記巻線手段と
   直列阻止関係に接続されたコンデンサ手段を更に有し、
   該コンデンサ手段が前記−次回路手段及び二次スイッチ
   手段と直列に接続されているところのコンノ４−タ。 ６、特許請求の範囲第５項に記載されたコン・ぐ−タで
   あって、 前記−次巻線手段が近接結合された第１及び第２の巻線
   を有し、前記コンデンサ手段が前記第１の一次巻線と直
   列に接続された第１コンデンサと、前記第２スイッチ手
   段及び前記第２の一次巻線と直列に接続された第２コン
   デンサから成るところのコンバータ。 ７、特許請求の範囲第５項に記載されたコン・々−タで
   あって、 前記−次巻線手段が１つの一次巻線を有し、前記インダ
   クタ手段が第１及び第２の巻線を有する１つの入力変圧
   器を有し、前記第１巻線が前記電源及び前記−次巻線に
   直列に接続され、前記コンデンサ手段が１つの記憶コン
   デンサと他の１つのコンデンサを有し、該他の１つのコ
   ンデンサは、前記第１スイツチが閉じられるときに、前
   記記憶コンデンサ及び前記第１スイッチ手段と同様に、
   前記−次及び第２の巻線と直列に接続され、前記他の１
   つのコンデンサは前記第２スイツチが閉じられるときに
   、前記−次巻線、第２スイツチ、記憶コンデンサ及び第
   ２巻線と直列に接続され、 前記電流は、前記第１及び第２のスイッチが各々閉じら
   れている間、前記記憶コンデンサ内で第１及び第２の相
   反する方向に流れる、ところのコン・ぐ−タ。 ８　特許請求の範囲第５項に記載されたコンバータであ
   って、 前記インダクタ手段が１つのコイルを有し、前記−次巻
   線手段が１つの一次巻線を有し、前記コンデンサ手段が
   第１及び第２のコンデンサを有し、前記第１スイッチ手
   段及びコイルが前記電源とＤＣ回路で接続されるように
   、前記第１コンデンサが前記コイル及び−次巻線と直列
   に接続されている阻止コンデンサであり、前記第２コン
   デンサが前記第２スイツチ及び−次巻線と直列に接続さ
   れる、 ところのコンバータ。 ９　特許請求の範囲第８項に記載され次コンバータであ
   って、 前記第２コンデンサ及び第２スイッチ手段が前記−次巻
   線と分路接続されているところのコンバータ。 】００％許請求の範囲第８項に記載されたコンバータで
   あって、 前記第２コンデンサ及び第２スイッチ手段が、前記−次
   巻線及び第１コンデンサとの直列接続と分路接続されて
   いるところのコンバータ。 １１、特許請求の範囲第１項に記載されたコンバータで
   あって、 前記キヤ・ぐシタンス手段と前記周波数の値が各サイク
   ルの間に、前記キヤ・ぐシタンス手段にかかる電圧変化
   が前記電源の電圧に比較して小さくなるような値である
   ところのコンバータ。 １２、特許請求の範囲第１項に記載されたコンバータで
   あって、 更に、前記インダクタ手段と一次巻線手段がほぼ同じ電
   圧波形を有するように、前記インダクタ手段を前記変圧
   器に誘導的に連結するだめの手段を有するところのコン
   バータ。 １３　　特許請求の範囲第１２項に記載されたコン・ぐ
   −タであって、 前記ＤＣ電源によって前記インダクタ手段に供給される
   りノル電流を減少させるために、前記インダクタ手段が
   前記−次巻線よりもわずかに多い巻数を有するところの
   コンバータ。 １４、特許請求の範囲第１項に記載されたコン・々−タ
   であって、 前記インダクタンス手段が前記電源と第１スイツチとの
   間に接続された１つのコイルを有し、該コイルは、前記
   第１及び第２スイッチ手段が閉じられている間、電流が
   ランノ変化をもって連続的に流れるよう女値及び前記周
   波数を有するところのコンバータ。 １５、特許請求の範囲第１項に記載されたコンバータで
   あって、 更に、前記二次巻線手段と直列に接続された１つのコン
   デンサを有し、 前記整流器手段は第１及び第２のダイオードを有し、前
   記第１ダイオードは前記第３コンデンサと二次巻線の直
   列接続を分路するだめに接続され、前記スイッチ手段の
   １つが遮断されるとき、電流を伝えるように極性化され
   、前記１つのスイッチ手段が開かれる前に前記タ９イー
   Ａ−−ドが極性を変えることに応答して前記第１り゛イ
   オードを流れる前記電流が止められ、前記第２ダイオー
   ドが前記負荷と前記ダイオード及び第２巻線の直列接続
   との間で直列に接続され、前記他のスイッチが閉じられ
   るとき、電流を伝えるように極性化されるところのコン
   ・ぐ−タ。 １６、特許請求の範囲第１項に記載されたコン・ぐ−タ
   であって、 前記−次巻線と二次巻線との間を離して連結したことに
   起因する寄生インダクタンスを有するところのコンバー
   タ。 １７、ＤＣ電源に応答して、ＤＣ負荷を駆動するだめの
   コンバータであって、 ａ）−次巻線及び二次巻線を有する変圧器と、ｂ）第１
   巻線と第２巻線を有する変圧器から成る入力インダクタ
   ンスであって、前記２つの巻線は、各々前記−次巻線の
   相対する端部に接続された第１端子と、各々前記電源及
   び記憶コンデンサと接続されたｉ２端子を有するところ
   の入力インダクタンスと、Ｃ）前記−次巻線の相対する
   端子に分けて各々接続された第１スイツチ及び第２スイ
   ツチであって、 前記−次巻線をゾツシューノル関係で駆動するために互
   いに重ならない時間に開閉されるところの第１スイツチ
   及び第２スイツチと、 ｄ）前記二次巻線と前記負荷との間に接続された整流器
   手段であって、 イ）前記スイッチの１つが閉じている時間に対してのみ
   、前記二次巻線中の第１方向に電流が流かれることを可
   能にし、２０）他の１つのスイッチが閉じている間、前
   記二次巻線中の第２方向に電流が流かれることを可能に
   し、該第２方向に流かれる電流を前記負荷と連結する、 ための整流器手段と、 ｅ）前記整流器手段と連結された共振回路手段であって
   、 該共振回路が、前記第１方向を流れる前記電流が正弦成
   分を有するだめのりアクタンスを有するところの共振回
   路と、 から成るコンバータ。 １８、特許請求の範囲第１７項に記載されたコンバータ
   であって、 更に、阻止コンデンサが前記第１スイツチと第２スイツ
   チとの接続の間で、前記−次巻線と直列に接続されてい
   るところのコン・ぐ−タ。 １９、ＤＣ電源に応答して、ＤＣ負荷を駆動するための
   コンバータであって、 ａ）−次巻線手段及び二次巻線手段を有する変圧器と、 ｂ）電源と一次巻線手段との間で直列接続されたインダ
   クタンス手段と、 Ｃ）開放及び通電の状態をとる第１スイッチ手段であっ
   て、 それが閉じられたときに、前記電源から前記インダクタ
   ンス手段に流れる電流を分路し、該分路電流が前記−次
   巻線手段へ流れることを防ぐために接続された第１スイ
   ッチ手段と、 ｄ）共振電流を前記−次巻線手段及び二次巻線手段に流
   す変圧器と連結されたインピーダンス手段と、 ｅ）前記第１スイッチ手段が前記状態の１つにある間に
   、前記二次巻線手段と接続し、前記第１スイッチ手段が
   他の１つの状態にある間に、前記二次巻線手段から前記
   負荷へ流れる電流を供給するための整流器手段と、 から成るコンバータ。 ２、特許請求の範囲第１９項に記載されたコン・ぐ−タ
   であって、 前記インダクタ手段は、前記スイッチ手段が各々閉じら
   れ、開かれるインターバルの間に、その中に連続的に双
   方向性傾斜電流部分を流がす値を有するところのコンバ
   ータ。 ２１　　％許請求の範囲第２０項に記載されたコンバー
   タであって、 更に、前記インダクタ手段と一次巻線手段がほぼ同じ電
   圧波形を有するように、前記インダクタ手段と前記変圧
   器手段とを誘導連結するだめの手段を有するところのコ
   ン・ぐ−タ。 ２、特許請求の範囲第２１項に記載されたコンバータで
   あって、 前記ＤＣ電源による前記インダクタ手段に供給されるり
   ゾル電流を減じるために、前記インダクタ手段の巻線数
   が前記−次巻線よりもわずかに多くなっているところの
   コンバータ。 ２、特許請求の範囲第１９項に記載されたコンバータで
   あって、 更に、前記インダクタ手段と一次巻線手段がほぼ同じ電
   圧波形を有するように、前記インダクタ手段と変圧器手
   段を誘導連結するだめの手段を有するところのコンバー
   タ。 ２４　　特許請求の範囲第２３項に記載されたコン・ぐ
   −タであって、 前記ＤＣ電源による前記インダクタ手段に供給されるり
   ゾル電流を減じるために、前記インダクタ手段の巻線数
   が前記−次巻線よりもわずかに多くなっているところの
   コンバータ。 ２、特許請求の範囲第１９項に記載されたコンバータで
   あって、。 更に、前記二次巻線手段と直列に接続されたコンデンサ
   を有し、 前記整流器手段は第１及び第２のグイオードを有し、゛
   ′前記第１ダイオードは前記第３コ７デンサと二次巻線
   の直列接続を分路するために接続され、前記第１スイッ
   チ手段が閉じられるときに、電流が通じるように極性化
   され、前記第２ダイオードが前記負荷と前記第１ダイオ
   ード及び二次巻線の直列接続との間で直列に接続され、
   電流を前記負荷に供給するために極性化されるところの
   コンバータ。 ２６　　％許請求の範囲第１６項に記載されたコンバー
   タであって、 前記分路電流の持続時間に影響を与える寄生リアクタン
   スを形成するだめに、前記−次巻線と二次巻線が離して
   連結されているところのコンバータ。 ２７　　特許請求の範囲第１９項に記載されたコンバー
   タであって、 前記第１スイッチ手段にかかる電圧が、前記スイッチが
   最初に開放状態になるときに、多少増加する傾向があり
   、前記第１スイツチが最初に開放状態になるときに、そ
   のスイッチにかかる電圧を制御するための装置があると
   ころのコンバータ。 ２８　　特許請求の範囲第２７項に記載されたコンバー
   タであって、 制御のだめの前記手段が、閉じられたときに、前記−次
   巻線手段内の電流を分路して、前記電源と前記−次巻線
   手段との間に電流を連結させることを可能に接続された
   第２スイッチ手段を有し、前記第１及び第２のスイッチ
   手段が互いに重ならない時間に開閉されるところのコン
   バータ。 ２、特許請求の範囲第２８項に記載されたコンバータで
   あって、 前記インダクタ手段が１つのコイルを有し、前記−次巻
   線手段が１つの巻線と、前記第１スイッチ手段とコイル
   がＤＣ回路内で前記電源に接続されるように、前記コイ
   ル及び−次巻線と直列に接続された１つの阻止コンデン
   サと、前記第２スイッチ手段及び前記−次巻線と直列に
   接続されている１つの二次コンデンサを有するところの
   コンバータ１゜ ３０　　特許請求の範囲第２９項に記載されたコンバー
   タであって、 前記第２コンデンサ及び第２スイツチが前記−次巻線と
   分路接続されているところのコンバータ。 ３１、特許請求の範囲第２８項に記載されたコンバータ
   であって、 前記−次巻線手段が１つの一次巻線を有し、前記インダ
   クタ手段が第１及び第２の巻線を有する１つの入力変圧
   器を有し、前記第１巻線が前記電源及び前記−次巻線に
   直列に接続され、前記コンデンサ手段が１つの記憶コン
   デンサと他の１つのコンデンサを有し、該他の１つのコ
   ンデンサは、前記第１スイツチが閉じられるときに、前
   記記憶コンデンサ及び前記第１スイッチ手段と同様、前
   記−次及び第２の巻線と直列に接続され、また、前記も
   う１つのコンデンサは前記第２スイツチが閉じられる時
   、前記−次巻線、第２スイツチ、記憶コンデンサ及び第
   ２巻線と直列に接続され、 前記電流は、前記第１及び第２のスイッチが各々閉じら
   れている間、前記記憶コンデンサ内で第１及び第２の相
   反する方向に流れる、ところのコンバータ。 ３２、特許請求の範囲第２８項に記載されたコンバータ
   であって、 前記−次巻線手段が、近接結合された第１及び第２の一
   次巻線と、前記第１の一次巻線と直列に接続された第１
   コンデンサと、前記第２スイッチ手段及び前記第２の一
   次巻線と直列に接続された第２コンデンサとを有すると
   ころのコンバータ。