JPH07112349B2

JPH07112349B2 - 全波出力型ホワ−ドコンバ−タ

Info

Publication number: JPH07112349B2
Application number: JP62033117A
Authority: JP
Inventors: 利平平松; 徳成井上; 一史渡辺
Original assignee: 株式会社電設; ネミック・ラムダ株式会社
Priority date: 1987-02-16
Filing date: 1987-02-16
Publication date: 1995-11-29
Anticipated expiration: 2010-11-29
Also published as: US4787020A; JPS63202268A

Description

【発明の詳細な説明】「産業上の利用分野」本発明は、500〜1000KHzの高周波数であって、主として
低電圧（２〜5V）、大電流（20〜200A）のホワードコン
バータに係り、殊に出力側はケミカルコンデンサをフィ
ルムコンデンサに置換し高信頼度、高効率、小型化等を
図った全波出力型ホワードコンバータに関するものであ
る。

「従来の技術」第７図は、従来の代表的なホワードコンバータで、開閉
素子であるMOS型FET（１）のドレン・ソース間電圧Vqの
クランプは、第３巻線（２）とダイオード（３）によっ
て行なわれる。半波出力のため、FET（１）の時比率は
通常45％以下に制限されるとともに、出力側のろ波効果
が悪く、ろ波回路（４）のコンデンサ（５）としてケミ
カルコンデンサが必須条件となり、このため高周波下の
効果、小型化等にも限界があった。

第８図は、ドレン・ソース間電圧Vqのクランプしたとき
のエネルギをCL回路のインピーダンスにて消耗する型で
あり、FET（１）の時比率は50％以上得られるが、出力
電力量に比例してドレン・ソース間電圧Vqのピーク値が
高くなり、小出力時のみ使用に耐えるものである。

また、第９図は、出力側のろ波回路（４）の小型化を目
的として16〜７年以前に発表された回路であるが、本発
明の目的を達成できず、また、実用上一般化し得なかっ
た回路である。

「発明が解決しようとする問題点」以下、従来例として第８図と第９図による回路の問題点
を解析する。

第８図の等価回路は、第10図のように示すことができ
る。すなわち、L₁は１次巻線（６）の漏洩自己インダク
タンス、L₂は２次巻線（７）の１次側に換算した漏洩自
己インダクタンスである。

第11図は、第８図の実際回路に近似したドレン・ソース
間電圧Vq、ドレン電流Iq、トランス電流Itである。これ
を第10図とともに説明する。

T₁時点で、FET（１）がターン・オフすると、ドレン電
流Iqは、理論上、直に減少するがこの時L₁、L₂に蓄えら
れていた1/2（L₁＋L₂）・Iq²のエネルギによってトラン
ス電流Itは遮断されず、これはスナバ回路（８）のダイ
オード（９）、コンデンサ（10）を通じてT₃時まで継続
する。このとき、下式（１）が成立する。

ただし、Vqp＝Vcspで、また、Vcs、VqともにT₁時点に零
より出発する。また、抵抗（10）はT₄−T₁間においてコ
ンデンサ（11）の電圧Vcsを零まで放電する値以下のも
のである。つぎにT₂−T₃間においてはＬφに蓄えられて
いた励磁エネルギがダイオード（12）とコンデンサ（1
3）のクランプ回路を通じて流れる。なお実際回路にお
いてはVqpが最高時点のT₂において、コンデンサ（13）
に流入するのでT₂−T₃間のトランス電流Itは観測されな
い。この場合、抵抗（14）は極めて高抵抗であり、コン
デンサ（13）の電圧Vccを安全な値にキープするための
放電抵抗である。

前記（１）式を考察するにVqp∝Iqであり、Iqつまり負
荷電流に比例したVqpは増大する。これが小電力のもの
にしか使用できないことを意味するものである。また、
コンデンサ（11）を大きくしてもこれは低減できるが、
これはT₄−T₁のコンデンサ（11）の放電時に抵抗（10）
での損失を意味するので充分な大きさは通常用意できな
い。

さらに（１）式を検討するに、通常、殊に低電圧出力回
路においてはL₂＞L₁であり、このL₂の影響を排除できれ
ば（１）式の右辺はCs、Vqpともに減少することは自明
である。

第９図の回路も結果としてはL₂の影響の抑制には多少の
効果は認められるが、第８図の回路に比べて同一出力電
圧に対してであり、N₁/N₂の巻線比が増大した分だけL₁が増大してV
qpは増大し、所期の目的は達成されない。

「問題点を解決するための手段」本発明は上述のような問題点を解決するためになされた
もので、入力電源側に主変圧器（17）の１次巻線（６）
と１個の開閉素子（１）とを直列に結合し、前記主変圧
器（17）の２次巻線（７）に整流回路とろ波回路（４）
を結合し、その出力電圧を検出増幅して前記開閉素子
（１）の時比率を制御するようにしたホワードコンバー
タにおいて、前記開閉素子（１）と並列に、ダイオード
（９）と抵抗（10）の並列回路にコンデンサ（11）を直
列に接続してなるスナバ回路（８）を接続し、前記主変
圧器（17）はギャップを有する鉄心と、中性点（21）で
２分割した２組の巻線（7a）（7b）からなる２次巻線
（７）とを具備し、前記２つの巻線（7a）（7b）は、複
数本の巻線（7₁）（7₂）…（7n）が、それぞれ独立して
１〜数ターン巻回され、これら複数本の巻線（7₁）
（7₂）…（7n）の巻始めの一端部では、奇数番目と偶数
番目で２つのグループに分かれるようにそれぞれ一点
（18）（19）に結合され、同様に巻終りの他端部でも奇
数番目と偶数番目をそれぞれ一点（20）（20a）に結合
し、奇数番目の点（18）（20）間を巻線（7a）とし、偶
数番目の点（19）（20a）間を巻線（7b）とし、前記２
つの巻線（7a）（7b）の点（19）（20）を一点に介して
中性点（21）とし、他の点（18）（20a）にそれぞれダ
イオード（22）（23）のアノードを結合し、これらのダ
イオード（22）（23）のカソードと前記中性点（21）と
の間に、前記ダイオード（22）（23）とカソード側を一
致せしめて転流ダイオード（24）（25）を挿入し、前記
２組のダイオード（22）（24）と（23）（25）のカソー
ド側の結合点にそれぞれチョークコイル（26）（27）を
結合し、これらのチョークコイル（26）（27）の他端を
一点に結合し、この結合点を他方の出力端（28）とする
とともに中性点（21）の出力側との間にコンデンサ
（５）を挿入し、前記中性点（21）を一方の出力端（2
9）としてなることを特徴とする全波出力型ホワードコ
ンバータである。

「作用」主変圧器（17）の２次巻線を、同一電圧を得るのに従来
の第９図方式よりも２倍巻回し、これを２分割して（7
a）（7b）とする。分割した２つの巻線（7a）（7b）の
中間部を交互に配列し、この２つの巻線（7a）（7b）の
点（19）（20）を一点に介して中性点（21）とし、他の
点（18）（21）にそれぞれダイオード（22）（23）のア
ノードを結合し、これらのダイオード（22）（23）のカ
ソードと前記中性点（21）との間に、前記ダイオード
（22）（23）とカソード側を一致せしめて転流ダイオー
ド（24）（25）を挿入し、前記２組のダイオード（22）
（24）と（23）（25）のカソード側の結合点にそれぞれ
チョークコイル（26）（27）を結合し、これらのチョー
クコイル（26）（27）の他端を一点に結合し、これらの
結合点と中性点（21）の間にコンデンサ（５）を挿入し
た。そのため、２分割した２つの巻線（7a）（7b）間で
極めて良好な電磁的結合が得られ、また、いわゆる半波
ホワード型出力回路を２個並列に設けたこととなり、漏
洩自己インダクタンスを減少させつつ、同一出力電圧を
得ることとなる。

「実施例」以下、本発明の一実施例を第１図により説明する。

（15）（16）は、直流電源入力端子、（１）は、開閉素
子としてのFET、（17）は、主変圧器、（８）は、スナ
バ回路である。

このスナバ回路（８）は、ダイオード（９）、抵抗（1
0）およびコンデンサ（11）で構成されている。また、
前記主変圧器（17）の２次巻線を、同一電圧を得るのに
従来の第９図方式よりも２倍巻回し、これを２分割して
（7a）（7b）とする。この２つの巻線（7a）（7b）は、
第２図に示すように、複数本のホルマル線からなる巻線
（7₁）（7₂）…（7n）が、それぞれ独立した状態で１〜
数ターン巻回される。これら複数本の巻線（7₁）（7₂）
…（7n）の巻始めの一端部では、奇数番目と偶数番目で
２つのグループに分かれるようにそれぞれ一点（18）
（19）に結合され、同様に巻終りの他端部でも奇数番目
と偶数番目をそれぞれ一点（20）（20a）に結合する。
前記２次巻線（7a）（7b）の点（19）（20）を一点に介
して中性点（21）とし、また他の点（18）（20a）にそ
れぞれダイオード（22）（23）を結合し、これらのダイ
オード（22）（23）のカソードと主変圧器（17）の中性
点（21）との間に、前記ダイオード（22）（23）とカソ
ード側を一致せしめて転流ダイオード（24）（25）を挿
入する。また、２組のダイオード（22）（24）、（23）
（25）の結合点にそれぞれチョークコイル（26）（27）
を結合し、これらのチョークコイル（26）（27）の他端
を一点に結合し、この結合点と中性点（21）との間にコ
ンデンサ（５）を挿入する。この結果、主変圧器（17）
の２次側に半波ホワード型出力回路を２個並列に設けた
こととなる。

なお、出力端子（28）（29）間には、従来回路と同様、
検出回路（30）、アイソレータ（31）を介してFET
（１）のゲートに結合されている。

つぎに、本発明による回路の作用を説明する。

まず、FET（１）のターンオフのT₁時において、２分割
した２つの巻線（7a）と（7b）の電磁結合が良好なの
で、第３図（ｂ）に示すように一方の巻線（7a）の電流
In₂₁はその殆どが他の巻線（7b）の電流In₂₂となり一方
の巻線（7a）より他方の巻線（7b）に移行する。

従来の第８図ではその動作図の第11図のように１次側に
影響を与えていたが、本発明によれば１次側の電流Iqと
Itは第３図（ａ）のようになり、この極めて僅少な差の
分がスナバ回路（８）のコンデンサ（11）に蓄えられ
る。したがって極めて僅少なこのコンデンサ（11）の容
量によって第３図（ｃ）のように電圧Vqpは有効に抑制
される。T₃時点までＬφ部分のエネルギが充電され、こ
の値が電圧Vqの最大値となる。第３図（ｂ）で明らかな
ように２次側電流は出力側に移行し、これは負荷電流に
影響されない。したがって、前記（１）式は本発明にお
いては下記（２）式のようになる。

前記（１）式と比較してCs、Vqpへの好影響は自明であ
る。

さらに主変圧器（17）の空隙の必要性について第４図、
第５図、第６図によって説明する。

第４図は第１図の等価回路で、図中Ｌは出力側のろ波用
インダクタであってリーケージインダクタンスL₂は前述
の説明により動作に支障をきたすような大きさでは存在
しないので本説明では省略した。第５図は各部の電圧電
流波形であり、第６図はＢ−Ｈループである。

まず、第５図のt₁−t₂のFET（１）のオン時では一方の
巻線（7a）を通じて電流If₁が流れそのままN₁/N₂の比に
よる電流がダイオード（22）とチョークコイル（26）を
通じて出力される。FET（１）のオフ時には転流ダイオ
ード（24）とチョークコイル（26）を通じて電流If′_２
が流れ、第５図のIf₂となる。

つぎにt₁−t₂間に主変圧器（17）の空隙によるＬφによ
りIl₁が流れる。ただし、この期間はダイオード（23）
に阻止されて、これは出力されず、ダイオード（25）を
通じた電流Il′_２が出力される。t₂−t₃時にはt₂時点に
おけるIl₁のピーク値により主変圧器（17）の励磁イン
ピーダンスＬφ中に蓄えられたエネルギはN₁/N₂′比に
よるIl′_１となってダイオード（23）側に転流される。
またt₁−t₂間においてはダイオード（25）とチョークコ
イル（27）を通じて電流Il′_２として出力され、これ等
と合せて第４図と第５図のIl₂となる。最終出力電流I₀
はI₀＝If₂＋Il₂であり、入力側はトータル電流IfはIt＝If₁＋Il₁となる。

またt₂の瞬時においてはIl′_１は２次巻線（7a）（7b）
間の電磁的結合によりIf′_１がIl′_１に転流されるのは
前述の通りであるが、エネルギの供給源はあくまでＬφ
の励磁エネルギである。

第６図はこれ等のＢ−Ｈループであり、図中BH₁は空隙
なしの場合、BH₃は空隙がある場合である。巻線（7b）
のない従来のホワードコンバータにおいては、完全な変
圧器として動作するので負荷電流に関係ないので空隙な
しBH₁のループ上で△B₁の磁束変化となる。

ちなみにである。

巻線（7b）を本発明のように設けると、前述のように励
磁電流として第５図の電流Il₁（t₂時）が必要となるの
で、BH₁のループのものをそのまま利用すると磁束振巾
は△B₂のようになり、Il₁とItに電流の飽和が表われ、
鉄損の増大その他の不都合が生ずる。

鉄心にギャップを設けて第６図のBH₃のようにすれば以
上の障害は除去される。

ちなみに△B₁＝△B₂＝△B₃ でその振幅巾の絶対値は同一である。

「発明の効果」以上のように従来スイッチング電源の高周波化の大きな
障害は、スナバ回路のコンデンサの充放電による損失の
増大であったが、本発明によれば、２組の巻線（7a）
（7b）からなる２次巻線（７）を各組毎に交互に配列す
るように両端部を交互に結合したことにより、（１）
（２）式の対比でみられるように、スナバ回路（８）に
おける極めて微小のコンデンサ（11）によってVqpは効
果的に抑制され、またこれは負荷電流の影響も小さいの
で第８図のようなクランプ回路も省略できる等の利点が
あり、1000KHzのPWMの高周波コンバータが可能となる。

また、回路構成がホワードコンバータで、かつ主変圧器
（17）はギャップを有するから、チョークコイル（26）
（27）の結合点と中性点（21）との間に挿入されるコン
デンサ（５）は、寿命の短い電解コンデンサから半永久
的なフィルムコンデンサに置き換えられ、回路の信頼性
の向上、小型化、コストの低減ができるなど実用に供し
て効果甚大である。

【図面の簡単な説明】

第１図は本発明による全波出力型ホワードコンバータの
一実施例を示す電気回路図、第２図は２次巻線の配線
図、第３図は本発明の特性図、第４図は第１図の等価回
路図、第５図は電圧、電流波形図、第６図はＢ−Ｈ特性
図、第７図は従来の代表的ホワードコンバータの電気回
路図、第８図および第９図はそれぞれ従来の他の例を示
す電気回路図、第10図は第８図の等価回路図、第11図は
第８図の電圧、電流波形図である。（１）……開閉素子（MOS型FET）、（２）……巻線、
（３）……ダイオード、（４）……ろ波回路、（５）…
…コンデンサ、（６）……１次巻線、（７）（7a）（7
b）……２次巻線、（８）……スナバ回路、（９）（1
2）……ダイオード、（10）（14）……抵抗、（11）（1
3）……コンデンサ、（15）（16）……入力端子、（1
7）……主変圧器、（18）（19）（20）（21）……結合
点、（21）……中性点、（22）（23）……ダイオード、
（24）（25）……転流ダイオード、（26）（27）……チ
ョークコイル、（28）（29）……出力端子、（30）……
検出増幅回路、（31）……アイソレータ。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭53−104806（ＪＰ，Ａ) 特公昭43−8881（ＪＰ，Ｂ１)

Claims

【特許請求の範囲】

【請求項１】入力電源側に主変圧器（17）の１次巻線
（６）と１個の開閉素子（１）とを直列に結合し、前記
主変圧器（17）の２次巻線（７）に整流回路とろ波回路
（４）を結合し、その出力電圧を検出増幅して前記開閉
素子（１）の時比率を制御するようにしたホワードコン
バータにおいて、前記開閉素子（１）と並列に、ダイオ
ード（９）と抵抗（10）の並列回路にコンデンサ（11）
を直列に接続してなるスナバ回路（８）を接続し、前記
主変圧器（17）はギャップを有する鉄心と、中性点（2
1）で２分割した２組の巻線（7a）（7b）からなる２次
巻線（７）とを具備し、前記２つの巻線（7a）（7b）
は、複数本の巻線（7₁）（7₂）…（7n）が、それぞれ独
立して１〜数ターン巻回され、これら複数本の巻線
（7₁）（7₂）…（7n）の巻始めの一端部では、奇数番目
と偶数番目で２つのグループに分かれるようにそれぞれ
一点（18）（19）に結合され、同様に巻終りの他端部で
も奇数番目と偶数番目をそれぞれ一点（20）（20a）に
結合し、奇数番目の点（18）（20）間を巻線（7a）と
し、偶数番目の点（19）（20a）間を巻線（7b）とし、
前記２つの巻線（7a）（7b）の点（19）（20）を一点に
介して中性点（21）とし、他の点（18）（20a）にそれ
ぞれダイオード（22）（23）のアノードを結合し、これ
らのダイオード（22）（23）のカソードと前記中性点
（21）との間に、前記ダイオード（22）（23）とカソー
ド側を一致せしめて転流ダイオード（24）（25）を挿入
し、前記２組のダイオード（22）（24）と（23）（25）
のカソード側の結合点にそれぞれチョークコイル（26）
（27）を結合し、これらのチョークコイル（26）（27）
の他端を一点に結合し、この結合点を他方の出力端（2
8）とするとともに中性点（21）の出力側との間にコン
デンサ（５）を挿入し、前記中性点（21）を一方の出力
端（29）としてなることを特徴とする全波出力型ホワー
ドコンバータ。