JPH07123349B2 - スイッチング電源のスナバ−回路 - Google Patents
スイッチング電源のスナバ−回路Info
- Publication number
- JPH07123349B2 JPH07123349B2 JP62134397A JP13439787A JPH07123349B2 JP H07123349 B2 JPH07123349 B2 JP H07123349B2 JP 62134397 A JP62134397 A JP 62134397A JP 13439787 A JP13439787 A JP 13439787A JP H07123349 B2 JPH07123349 B2 JP H07123349B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- secondary winding
- main
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 本発明は、中または大電力のより高周波化したスイッチ
ング電源において、能率の向上を達成するためのスナバ
ー回路に関するものである。
ング電源において、能率の向上を達成するためのスナバ
ー回路に関するものである。
「従来の技術」 一般に、この種のスイッチング電源は、第６図に示すよ
うに、主トランス（１）の１次巻線（２）と主開閉素子
であるMOSFET（３）とを、直流電源（４）間に直列に結
合し、前記主トランス（１）の２次巻線（５）に、整流
ダイオード（６）、転流ダイオード（７）、チョークコ
イル（8a）、コンデンサ（8b）からなる整流ろ波回路を
結合し、この出力を検出増幅回路（９）とアイソレータ
（10）を介して時比率制御用IC（11）に結合し、このIC
（11）にてMOSFET（３）を制御するように構成されてい
る。
うに、主トランス（１）の１次巻線（２）と主開閉素子
であるMOSFET（３）とを、直流電源（４）間に直列に結
合し、前記主トランス（１）の２次巻線（５）に、整流
ダイオード（６）、転流ダイオード（７）、チョークコ
イル（8a）、コンデンサ（8b）からなる整流ろ波回路を
結合し、この出力を検出増幅回路（９）とアイソレータ
（10）を介して時比率制御用IC（11）に結合し、このIC
（11）にてMOSFET（３）を制御するように構成されてい
る。
このようなスイッチング電源において、高能率化達成の
ための従来のスナバー回路は、第６図に示すように、MO
SFET（３）のドレン・ソース間に、ダイオード（12）と
抵抗（13）の並列回路に、コンデンサ（14）を直列に挿
入した回路を結合し、同時に前記主トランス（１）の３
次巻線（15）とダイオード（16）の直列回路からなるク
ランプ回路を併用していた。
ための従来のスナバー回路は、第６図に示すように、MO
SFET（３）のドレン・ソース間に、ダイオード（12）と
抵抗（13）の並列回路に、コンデンサ（14）を直列に挿
入した回路を結合し、同時に前記主トランス（１）の３
次巻線（15）とダイオード（16）の直列回路からなるク
ランプ回路を併用していた。
「発明が解決しようとする問題点」 以上のような従来の回路における各部の波形図が第７図
に示される。この第７図のT3時に、MOSFET（３）がター
ンオフしたものとすると、このMOSFET（３）を流れる電
流Iqは直ちに零点に向うが、主トランス（１）の１次巻
線（２）には のエネルギーがー残存し、T4時まで継続する。
に示される。この第７図のT3時に、MOSFET（３）がター
ンオフしたものとすると、このMOSFET（３）を流れる電
流Iqは直ちに零点に向うが、主トランス（１）の１次巻
線（２）には のエネルギーがー残存し、T4時まで継続する。
なお、Iqpはターンオフ時のピーク電流、 L1は１次巻線（２）のリーケージインダクタンス、L2は
１次巻線（２）に換算した２次巻線（５）のリーケージ
インダクタンスである。
１次巻線（２）に換算した２次巻線（５）のリーケージ
インダクタンスである。
前記エネルギーはダイオード（12）を介してコンデンサ
（14）に充電される。つまりT3−T4間はIt−Iq＝Icが成
立する。このときVqp＝Vcpとすれば下記（１）式が成立
する。
（14）に充電される。つまりT3−T4間はIt−Iq＝Icが成
立する。このときVqp＝Vcpとすれば下記（１）式が成立
する。
つぎに、T3−T4間にコンデンサ（14）に蓄えられたエネ
ルギーはT4−T5間に抵抗（13）と主トランス（１）の１
次巻線（２）を通じてそのエネルギーは一部が電源
（４）に返送され、さらにT1時点のMOSFET（３）のター
ンオン時に、抵抗（13）とMOSFET（３）を介して抵抗
（13）の損失として消耗され、電圧Vcは零となってター
ンオフ時点のT3まで待期する。すなわち、T3−T4のター
ンオフ時にコンデンサ（14）に充電されたエネルギーの
大半はT4−T5間とT1−T2間に抵抗（13）の損失となって
放電される。
ルギーはT4−T5間に抵抗（13）と主トランス（１）の１
次巻線（２）を通じてそのエネルギーは一部が電源
（４）に返送され、さらにT1時点のMOSFET（３）のター
ンオン時に、抵抗（13）とMOSFET（３）を介して抵抗
（13）の損失として消耗され、電圧Vcは零となってター
ンオフ時点のT3まで待期する。すなわち、T3−T4のター
ンオフ時にコンデンサ（14）に充電されたエネルギーの
大半はT4−T5間とT1−T2間に抵抗（13）の損失となって
放電される。
つまり、MOSFET（３）の印加ピーク電圧Vqpを抑制する
ためにはコンデンサ（14）の容量も（１）式のように相
当量が必要であるが、この放電時の損失となるので、能
率と実装上の考慮より充分な大きさのものは実用上用意
できない。
ためにはコンデンサ（14）の容量も（１）式のように相
当量が必要であるが、この放電時の損失となるので、能
率と実装上の考慮より充分な大きさのものは実用上用意
できない。
これを補うため、第６図の従来回路においては３次巻線
（15）とダイオード（16）を設けて、 というエネルギーの大半を電源（４）側に返送すると同
時にピーク電圧Vqpを抑制を図ったものである。
（15）とダイオード（16）を設けて、 というエネルギーの大半を電源（４）側に返送すると同
時にピーク電圧Vqpを抑制を図ったものである。
これらの方式ではMOSFET（３）の時比率が50％以下に制
限され、回路全体のパホーマンスが損われるのみなら
ず、中および大電力においてはピーク電圧Vqpの抑制も
不充分であるという問題点があった。
限され、回路全体のパホーマンスが損われるのみなら
ず、中および大電力においてはピーク電圧Vqpの抑制も
不充分であるという問題点があった。
「問題点を解決するための手段」 本発明は、上述のような従来の欠点を除去するためにな
されたもので、主トランス（１）の１次巻線（２）と主
開閉素子（３）との直列回路を直流電源（４）に結合
し、前記主トランス（１）の２次巻線（５）を整流ろ波
回路を介して出力端子（17）（18）に結合し、この出力
端子（17）（18）に結合した検出増幅回路（９）を、ア
イソレータ（10）と時比率制御IC（11）を介して前記主
開閉素子（３）の開閉を制御するようにしたスイッチン
グ電源において、前記主開閉素子（３）の両端に、ダイ
オード（12）とコンデンサ（14）の直列回路を結合し、
このダイオード（12）とコンデンサ（14）の結合点と前
記直流電源（４）の一端との間に、チョークコイルから
なるインピーダンス素子（30）と補助トランス（19）の
１次巻線（20）と補助開閉素子（21）との直列回路を結
合し、前記補助トランス（19）の２次巻線（22）を、整
流ろ波回路を介して電力回生利用個所に結合してなるこ
とを特徴とするスイッチング電源のスナバー回路であ
る。
されたもので、主トランス（１）の１次巻線（２）と主
開閉素子（３）との直列回路を直流電源（４）に結合
し、前記主トランス（１）の２次巻線（５）を整流ろ波
回路を介して出力端子（17）（18）に結合し、この出力
端子（17）（18）に結合した検出増幅回路（９）を、ア
イソレータ（10）と時比率制御IC（11）を介して前記主
開閉素子（３）の開閉を制御するようにしたスイッチン
グ電源において、前記主開閉素子（３）の両端に、ダイ
オード（12）とコンデンサ（14）の直列回路を結合し、
このダイオード（12）とコンデンサ（14）の結合点と前
記直流電源（４）の一端との間に、チョークコイルから
なるインピーダンス素子（30）と補助トランス（19）の
１次巻線（20）と補助開閉素子（21）との直列回路を結
合し、前記補助トランス（19）の２次巻線（22）を、整
流ろ波回路を介して電力回生利用個所に結合してなるこ
とを特徴とするスイッチング電源のスナバー回路であ
る。
「作用」 主開閉素子（３）がターンオフすると主トランス（１）
のリーケージインダクタンスに蓄えられたエネルギーと
励磁エネルギーの戻りが、主開閉素子（１）と並列なコ
ンデンサ（14）に充電される。この充電電荷は、従来は
主開閉素子（３）のターンオンにより抵抗を介して主開
閉素子（３）を通して放電される。ところが、本発明で
は、補助トランス（19）の１次巻線（20）と補助開閉素
子（21）を通して放電されるので、補助トランス（19）
の２次巻線（22）から全エネルギーが取出され、電力回
生利用個所に供給される。また、急峻な電流による主開
閉素子（３）のターンオン損失および入出力端子雑音が
防止される。
のリーケージインダクタンスに蓄えられたエネルギーと
励磁エネルギーの戻りが、主開閉素子（１）と並列なコ
ンデンサ（14）に充電される。この充電電荷は、従来は
主開閉素子（３）のターンオンにより抵抗を介して主開
閉素子（３）を通して放電される。ところが、本発明で
は、補助トランス（19）の１次巻線（20）と補助開閉素
子（21）を通して放電されるので、補助トランス（19）
の２次巻線（22）から全エネルギーが取出され、電力回
生利用個所に供給される。また、急峻な電流による主開
閉素子（３）のターンオン損失および入出力端子雑音が
防止される。
「実施例」 以下、本発明の一実施例を図面に基づき説明する。
（１）は主トランスで、この主トランス（１）の１次巻
線（２）と主開閉素子であるMOSFET（３）との直列回路
を直流電源（４）に結合する。前記主トランス（１）の
２次巻線（５）には、整流ダイオード（６）、転流ダイ
オード（７）、チョークコイル（8a）、コンデンサ（8
b）からなる整流ろ波回路を介して出力端子（17）（1
8）が結合されている。また、この出力端子（17）（1
8）に検出増幅回路（９）を結合し、さらにアイソレー
タとしてのフォトカプラ（10）、時比率制御IC（11）を
介して前記MOSFET（３）の開閉を制御するようにしてス
イッチング電源を構成する。
線（２）と主開閉素子であるMOSFET（３）との直列回路
を直流電源（４）に結合する。前記主トランス（１）の
２次巻線（５）には、整流ダイオード（６）、転流ダイ
オード（７）、チョークコイル（8a）、コンデンサ（8
b）からなる整流ろ波回路を介して出力端子（17）（1
8）が結合されている。また、この出力端子（17）（1
8）に検出増幅回路（９）を結合し、さらにアイソレー
タとしてのフォトカプラ（10）、時比率制御IC（11）を
介して前記MOSFET（３）の開閉を制御するようにしてス
イッチング電源を構成する。
このスイッチング電源において、前記MOSFET（３）の両
端に、ダイオード（12）とコンデンサ（14）の直列回路
を結合し、このダイオード（12）とコンデンサ（14）の
結合点と前記直流電源（４）の一端との間に、チョーク
コイルからなるインピーダンス素子（30）と補助トラン
ス（19）の１次巻線（20）と補助開閉素子としてのMOSF
ET（21）との直列回路を結合し、前記補助トランス（1
9）の２次巻線（22）を、ダイオード（23）（24）、チ
ョークコイル（25）からなる整流ろ波回路を介して電力
回生利用個所、例えば、前記時比率制御IC（11）の補助
電源部（26）に結合する。この補助電源部（26）は具体
的には、主トランス（１）の３次巻線（27）で取出され
た電力を、ダイオード（28）とコンデンサ（29）で平滑
化する回路で構成されている。
端に、ダイオード（12）とコンデンサ（14）の直列回路
を結合し、このダイオード（12）とコンデンサ（14）の
結合点と前記直流電源（４）の一端との間に、チョーク
コイルからなるインピーダンス素子（30）と補助トラン
ス（19）の１次巻線（20）と補助開閉素子としてのMOSF
ET（21）との直列回路を結合し、前記補助トランス（1
9）の２次巻線（22）を、ダイオード（23）（24）、チ
ョークコイル（25）からなる整流ろ波回路を介して電力
回生利用個所、例えば、前記時比率制御IC（11）の補助
電源部（26）に結合する。この補助電源部（26）は具体
的には、主トランス（１）の３次巻線（27）で取出され
た電力を、ダイオード（28）とコンデンサ（29）で平滑
化する回路で構成されている。
以上のような回路構成における作用を、第５図（ａ）
（ｂ）の波形図によって説明する。
（ｂ）の波形図によって説明する。
T3−T4時のMOSFET（３）のターンオフ時の動作は第７図
の従来例と同様である。しかし、スナバーコンデンサ
（14）が本発明の場合、充分大きいものを用いることに
より（１）式によりピーク電圧Vqpは充分に抑制されT3
−T4期間も長くなる。ちなみに、この電圧Vqの立上りの
緩和は入、出力端子の雑音電圧抑制にも非常に重大であ
る。T4−T4′の期間は主トランス（１）の励磁エネルギ
ーの戻りがコンデンサ（14）に充電され、T4′に至りて
電圧Vqは最高値となる。
の従来例と同様である。しかし、スナバーコンデンサ
（14）が本発明の場合、充分大きいものを用いることに
より（１）式によりピーク電圧Vqpは充分に抑制されT3
−T4期間も長くなる。ちなみに、この電圧Vqの立上りの
緩和は入、出力端子の雑音電圧抑制にも非常に重大であ
る。T4−T4′の期間は主トランス（１）の励磁エネルギ
ーの戻りがコンデンサ（14）に充電され、T4′に至りて
電圧Vqは最高値となる。
T4′−T1間においては補助のMOSFET（21）は主MOSFET
（３）と同様遮断されているので、その間もコンデンサ
（14）の電圧Vcは最大電圧Vqmxにキープされる。T1に至
りて主MOSFET（３）がターンオンすると、ダイオード
（12）に阻止されるので従来回路によるようなT1−T2間
の電流Ic2は主MOSFET（３）を通過せず、電流Iq1には急
峻な電流は存在しない。ちなみに、従来例のT1−T2間で
は急峻な電流は抵抗（13）の損失のみならず主MOSFET
（３）のターンオン損失および入出力端子雑音を増大し
これも重大な障害の１つであった。
（３）と同様遮断されているので、その間もコンデンサ
（14）の電圧Vcは最大電圧Vqmxにキープされる。T1に至
りて主MOSFET（３）がターンオンすると、ダイオード
（12）に阻止されるので従来回路によるようなT1−T2間
の電流Ic2は主MOSFET（３）を通過せず、電流Iq1には急
峻な電流は存在しない。ちなみに、従来例のT1−T2間で
は急峻な電流は抵抗（13）の損失のみならず主MOSFET
（３）のターンオン損失および入出力端子雑音を増大し
これも重大な障害の１つであった。
ところが、本発明ではT1時点において、補助MOSFET（2
1）がターンオンするとコンデンサ（14）に蓄えられた
電荷のエネルギーは補助トランス（19）を通じてT1−T2
間に放電される。しかして第１図の点線で示すように、
このときの補助トランス（19）と直列に挿入されたチョ
ークコイル（30）は適当なインピーダンスであって、コ
ンデンサ（14）の放電電流の立上りを抑制するとともに
コンデンサ（14）と適当な共振により電圧VcをT2時点に
おいて零にまで持ちこすものである。前記チョークコイ
ル（30）は無損失のインピーダンスであるのでコンデン
サ（14）に充電されたエネルギーは理論上、すべて補助
トランス（19）の２次巻線（22）より取出すことが可能
であり、時比率制御IC（11）への電力の回生利用が可能
である。
1）がターンオンするとコンデンサ（14）に蓄えられた
電荷のエネルギーは補助トランス（19）を通じてT1−T2
間に放電される。しかして第１図の点線で示すように、
このときの補助トランス（19）と直列に挿入されたチョ
ークコイル（30）は適当なインピーダンスであって、コ
ンデンサ（14）の放電電流の立上りを抑制するとともに
コンデンサ（14）と適当な共振により電圧VcをT2時点に
おいて零にまで持ちこすものである。前記チョークコイ
ル（30）は無損失のインピーダンスであるのでコンデン
サ（14）に充電されたエネルギーは理論上、すべて補助
トランス（19）の２次巻線（22）より取出すことが可能
であり、時比率制御IC（11）への電力の回生利用が可能
である。
前記第１図の実施例では補助トンラス（19）で取出され
たエネルギーは時比率制御IC（11）の電源の一部として
帰還するようにした。
たエネルギーは時比率制御IC（11）の電源の一部として
帰還するようにした。
しかし、本発明ではこれに限られるものではなく、第２
図に示すように、直流電源（４）に並列に電力帰還させ
ても、第３図に示すように、直流電源（４）に直列に電
力帰還させても、さらに第４図に示すように負荷側に電
力帰還させてもよい。
図に示すように、直流電源（４）に並列に電力帰還させ
ても、第３図に示すように、直流電源（４）に直列に電
力帰還させても、さらに第４図に示すように負荷側に電
力帰還させてもよい。
なお、本発明は、フライバック方式、プッシュプル方
式、ブリッジ方式などすべてのコンバータに応用でき
る。
式、ブリッジ方式などすべてのコンバータに応用でき
る。
「発明の効果」 本発明は、主開閉素子（３）の両端に、ダイオード（1
2）とコンデンサ（14）の直列回路を結合し、このダイ
オード（12）とコンデンサ（14）の結合点と前記直流電
源（４）の一端との間に、補助トランス（19）の１次巻
線（20）と補助開閉素子（21）との直列回路を結合し、
前記補助トランス（19）の２次巻線（22）を、整流ろ波
回路を介して電力回生利用個所に結合したので、主開閉
素子（３）のターンオフ時に充電されたエネルギーはす
べて電力帰還されて有効に利用され、損失がない。
2）とコンデンサ（14）の直列回路を結合し、このダイ
オード（12）とコンデンサ（14）の結合点と前記直流電
源（４）の一端との間に、補助トランス（19）の１次巻
線（20）と補助開閉素子（21）との直列回路を結合し、
前記補助トランス（19）の２次巻線（22）を、整流ろ波
回路を介して電力回生利用個所に結合したので、主開閉
素子（３）のターンオフ時に充電されたエネルギーはす
べて電力帰還されて有効に利用され、損失がない。
また、本発明は、補助トランス（19）の１次巻線（20）
と補助開閉素子（21）との直列回路に、さらにチョーク
コイルからなるインピーダンス素子（30）を結合した。
このインピーダンス素子（30）は、コンデンサ（14）の
放電電流の立上りを抑制するとともに、コンデンサ（1
4）と適当な共振により電圧Vcを零にまで持ちこすもの
である。このチョークコイルからなるインピーダンス素
子（30）は無損失のインピーダンスであるので、コンデ
ンサ（14）に充電されたエネルギーは、すべて補助トラ
ンス（19）の２次巻線（22）より取出すことが可能であ
り、時比率制御IC（11）への電力の回生利用が可能であ
る。したがって、主開閉素子（３）のターンオン損失お
よび入出力端子雑音を防止することもできる。
と補助開閉素子（21）との直列回路に、さらにチョーク
コイルからなるインピーダンス素子（30）を結合した。
このインピーダンス素子（30）は、コンデンサ（14）の
放電電流の立上りを抑制するとともに、コンデンサ（1
4）と適当な共振により電圧Vcを零にまで持ちこすもの
である。このチョークコイルからなるインピーダンス素
子（30）は無損失のインピーダンスであるので、コンデ
ンサ（14）に充電されたエネルギーは、すべて補助トラ
ンス（19）の２次巻線（22）より取出すことが可能であ
り、時比率制御IC（11）への電力の回生利用が可能であ
る。したがって、主開閉素子（３）のターンオン損失お
よび入出力端子雑音を防止することもできる。
第１図は本発明によるスイッチング電源のスナバー回路
の一実施例を示す電気回路図、第２図、第３図および第
４図はそれぞれ本発明の異なる例の回路図、第５図は本
発明による回路の各部の波形図、第６図は従来の回路の
電気回路図、第７図は従来回路の各部の波形図である。 （１）……主トランス、（２）……１次巻線、（３）…
…主開閉素子（MOSFET）、（４）……直流電源、（５）
……２次巻線、（９）……検出増幅回路、（10）……ア
イソレータ（フォトカプラ）、（11）……時比率制御I
C、（12）……ダイオード、（14）……コンデンサ、（1
9）……補助トランス、（20）……１次巻線、（21）…
…補助開閉素子（MOSFET）、（22）……２次巻線、（2
6）……補助電源部、（３）……チョークコイル。
の一実施例を示す電気回路図、第２図、第３図および第
４図はそれぞれ本発明の異なる例の回路図、第５図は本
発明による回路の各部の波形図、第６図は従来の回路の
電気回路図、第７図は従来回路の各部の波形図である。 （１）……主トランス、（２）……１次巻線、（３）…
…主開閉素子（MOSFET）、（４）……直流電源、（５）
……２次巻線、（９）……検出増幅回路、（10）……ア
イソレータ（フォトカプラ）、（11）……時比率制御I
C、（12）……ダイオード、（14）……コンデンサ、（1
9）……補助トランス、（20）……１次巻線、（21）…
…補助開閉素子（MOSFET）、（22）……２次巻線、（2
6）……補助電源部、（３）……チョークコイル。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−91863（ＪＰ，Ａ) 実開 昭58−3787（ＪＰ，Ｕ)
Claims (4)
- 【請求項１】主トランス（１）の１次巻線（２）と主開
閉素子（３）との直列回路を直流電源（４）に結合し、
前記主トランス（１）の２次巻線（５）を整流ろ波回路
を介して出力端子（17）（18）に結合し、この出力端子
（17）（18）に結合した検出増幅回路（９）を、アイソ
レータ（10）と時比率制御IC（11）を介して前記主開閉
素子（３）の開閉を制御するようにしたスイッチング電
源において、前記主開閉素子（３）の両端に、ダイオー
ド（12）とコンデンサ（14）の直列回路を結合し、この
ダイオード（12）とコンデンサ（14）の結合点と前記直
流電源（４）の一端との間に、チョークコイルからなる
インピーダンス素子（30）と補助トランス（19）の１次
巻線（20）と補助開閉素子（21）との直列回路を結合
し、前記補助トランス（19）の２次巻線（22）を、整流
ろ波回路を介して電力回生利用個所に結合してなること
を特徴とするスイッチング電源のスナバー回路。 - 【請求項２】補助トランス（19）の２次巻線（22）は直
流電源（４）に並列に結合して電力帰還してなる特許請
求の範囲第１項記載のスイッチング電源のスナバー回
路。 - 【請求項３】補助トランス（19）の２次巻線（22）は直
流電源（４）に直列に結合して電力帰還してなる特許請
求の範囲第１項記載のスイッチング電源のスナバー回
路。 - 【請求項４】補助トランス（19）の２次巻線は負荷側に
結合して電力帰還してなる特許請求の範囲第１項記載の
スイッチング電源のスナバー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62134397A JPH07123349B2 (ja) | 1987-05-29 | 1987-05-29 | スイッチング電源のスナバ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62134397A JPH07123349B2 (ja) | 1987-05-29 | 1987-05-29 | スイッチング電源のスナバ−回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63302759A JPS63302759A (ja) | 1988-12-09 |
| JPH07123349B2 true JPH07123349B2 (ja) | 1995-12-25 |
Family
ID=15127442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62134397A Expired - Lifetime JPH07123349B2 (ja) | 1987-05-29 | 1987-05-29 | スイッチング電源のスナバ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07123349B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102484421A (zh) * | 2009-09-08 | 2012-05-30 | 皇家飞利浦电子股份有限公司 | 用于x射线发生器的开关装置 |
| KR102098223B1 (ko) * | 2013-12-13 | 2020-04-08 | 엘지이노텍 주식회사 | 다중 출력 직류/직류 컨버터 및 다중 출력 직류/직류 컨버터를 포함하는 전원 장치 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583787U (ja) * | 1981-06-29 | 1983-01-11 | 富士電気化学株式会社 | Ｄｃ−ｄｃコンバ−タ回路 |
-
1987
- 1987-05-29 JP JP62134397A patent/JPH07123349B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63302759A (ja) | 1988-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6452814B1 (en) | Zero voltage switching cells for power converters | |
| US5625541A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| EP0622891A2 (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| US5982638A (en) | Single stage power converter with regenerative snubber and power factor correction | |
| JP3274431B2 (ja) | スイッチング電源装置 | |
| JP3199423B2 (ja) | 共振形フォワードコンバ−タ | |
| US20040264224A1 (en) | Structure and method for an isolated boost converter | |
| EP0649214A2 (en) | High efficiency switch mode regulator | |
| JP3402361B2 (ja) | スイッチング電源 | |
| JPH05304772A (ja) | 電源回路 | |
| KR100207020B1 (ko) | 디씨/디씨 컨버터의 소프트 스위칭을 위한 무손실 스너버회로와 입력역률 개선회로 | |
| JPH07123349B2 (ja) | スイッチング電源のスナバ−回路 | |
| EP0584656A1 (en) | Improved switched mode power supply | |
| JP3585025B2 (ja) | Ａｃ／ｄｃコンバータ | |
| JPH08228486A (ja) | Ｄｃ−ａｃインバータの制御方法 | |
| US4669023A (en) | Apparatus for freeing electronic one-way switches from high power dissipation stresses | |
| JP2817492B2 (ja) | フォワードコンバータのスナバ回路 | |
| JPH05260739A (ja) | フォワードコンバータ | |
| JP3395859B2 (ja) | スイッチング電源装置 | |
| JPH07118916B2 (ja) | スイツチング電源回路 | |
| JPH08168240A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH1198831A (ja) | スイッチング電源装置 | |
| JPH11187663A (ja) | スイッチング電源 | |
| JP3275856B2 (ja) | 電力変換装置 | |
| JP2640741B2 (ja) | スイッチング電源回路におけるノイズ低減回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071225 Year of fee payment: 12 |