JPH11187663A - スイッチング電源 - Google Patents

Abstract

(57)【要約】 【課題】 部品点数を減らし、かつ損失を少なくして小
型軽量低価格化を図る。 【解決手段】 交流を入力とする第１の整流平滑回路の
出力の低圧側に第１ダイオードＤ１のアノードが接続さ
れるとともにそのカソードが第１半導体スイッチ素子Ｑ
１及び一次巻線の一端の接続点に接続され、かつ第２半
導体スイッチ素子Ｑ２及び一次巻線の他端の接続点に第
２ダイオードＤ２のアノードが接続されるとともにその
カソードが第１整流平滑回路の出力の高圧側に接続さ
れ、第１，２半導体スイッチ素子Ｑ１，Ｑ２をスイッチ
ングして絶縁トランスＴの２次巻線からの高周波電圧を
第２整流平滑回路で整流平滑して直流出力を得るスイッ
チング電源において、チョークコイルＬ０を絶縁トラン
スＴの一次側のみに配設し、一次巻線と、第１半導体ス
イッチ素子Ｑ１あるいは第２半導体スイッチ素子Ｑ２の
いずれか一方との間にチョークコイルＬ０を介挿した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング電源
に関し、特に部品点数を減らすことで小型・軽量・低価
格化が図れるものに関する。

【０００２】

【従来の技術】従来のスイッチング電源についてよく知
られた２石フォワードコンバータを図１０に示す。２石
フォワードコンバータは、１石のコンバータと比較して
耐圧の低い安価な半導体スイッチ素子を使用することが
できる。図１０に示すように、第１の整流平滑回路が交
流入力を整流平滑する。この回路としては慣用のものが
適宜用いられる。この回路からの出力電圧は、高周波リ
プル除去用のコンデンサＣ１を経て、絶縁トランスＴお
よび第１，２の半導体スイッチ素子Ｑ１，Ｑ２からなる
直列回路に印加される。この直列回路は、絶縁トランス
Ｔの一次巻線Ｌｐの一端（巻始め）に第１の半導体スイ
ッチ素子Ｑ１が接続されるとともに、その他端（巻終
り）に第２の半導体スイッチ素子Ｑ２が接続されたもの
である。これら半導体スイッチ素子は、自己転流機能を
有するＭＯＳ形ＦＥＴで構成される。

【０００３】第１の整流平滑回路の出力の低圧側には第
１のダイオードＤ１のアノードが接続されるとともに、
そのカソードが、第１の半導体スイッチ素子Ｑ１と絶縁
トランスＴの一次巻線Ｌｐとの接続点に接続されてい
る。また、第２の半導体スイッチ素子Ｑ２および一次巻
線Ｌｐの他端の接続点には第２のダイオードＤ２のアノ
ードが接続されるとともに、そのカソードが、第１の整
流平滑回路の出力の高圧側に接続されている。

【０００４】絶縁トランスＴの２次巻線Ｌｓには第２の
整流平滑回路が配設されている。この回路の構成はよく
知られたものである。絶縁トランスＴの二次巻線Ｌｓ間
には突き合わせた一組のダイオードＤ３，Ｄ４が接続さ
れる。一方が整流用ダイオードＤ３であり、他方が転流
用ダイオードＤ４である。転流用ダイオードＤ４の端子
間にはチョークコイルＬ０および平滑コンデンサＣ２の
直列回路が接続される。

【０００５】第１，２の半導体スイッチ素子Ｑ１，Ｑ２
を交流電源より充分に高い周波数でスイッチングするこ
とにより、絶縁トランスＴの２次巻線Ｌｓから得られる
出力は、ダイオードＤ３，Ｄ４で整流されるとともにチ
ョークコイルＬ０とコンデンサＣ２で平滑され、平滑コ
ンデンサＣ２の端子間から所定電圧の直流出力が得られ
る。半導体スイッチ素子Ｑ１，Ｑ２は同期してオンオフ
駆動され、同時にオンおよびオフする。このとき、転流
用ダイオードＤ４は、半導体スイッチ素子Ｑ１，Ｑ２の
オフ期間中に導通し、チョークコイルＬ０に蓄積された
エネルギーを出力させる。

【０００６】また半導体スイッチ素子Ｑ１，Ｑ２がオフ
の時では、絶縁トランスＴおよびチョークコイルＬ０の
励磁電流が第１，２ダイオードＤ１，Ｄ２を介した次の
回路ルートを通る。

【０００７】＜回路ルート＞第１ダイオードＤ１のアノ
ード→第１ダイオードＤ１のカソード→チョークコイル
Ｌ０→絶縁トランスＴの巻極側→絶縁トランスＴの巻き
終わり側→第２ダイオードＤ２のアノード→第２ダイオ
ードＤ２のカソード→コンデンサＣ１→第１ダイオード
Ｄ１のアノードこのように第１，２ダイオードＤ１，Ｄ
２を介して絶縁トランスＴおよびチョークコイルＬ０の
リセットを行うことで、半導体スイッチ素子Ｑ１，Ｑ２
に多大な電圧が発生して破損してしてしまうことを防止
する。

【０００８】このような半導体スイッチ素子Ｑ１，Ｑ２
のオンオフ駆動は、図示しないＰＷＭ回路を含む周知の
制御回路でもって他励式で行われる。この制御回路は直
流出力を監視しながら所望の一定電圧に制御する。この
ほか、オンオフ駆動として自励式も考えられる。

【０００９】次に、サージ電圧を抑制する機能について
説明する。絶縁トランスＴのリーケージインダクタンス
に蓄積されたエネルギーの放出によってサージ電圧が生
じ、これが半導体スイッチ素子Ｑ１，Ｑ２を構成するＭ
ＯＳ形ＦＥＴのドレインおよびソース間に加わる。この
サージ電圧は、半導体スイッチ素子Ｑ１，Ｑ２の破損や
ノイズ発生の原因となる。このためできるだけ抑制する
ことが要求される。

【００１０】この抑制を実現するものとして、図１０に
示すように、よく知られたＲＣＤ形のスナバ回路とも呼
ばれるサージアブソーバ回路１０ａ，１０ｂを各半導体
スイッチ素子Ｑ１，Ｑ２の端子間に並列接続している。
一方のＲＣＤ形サージアブソーバ回路１０ａについて説
明すると、絶縁トランスＴの一次巻線Ｌｐの巻始めに電
圧吸収用コンデンサＣ３が接続され、このコンデンサＣ
３には放電用抵抗Ｒ１および短絡用ダイオードＤ５の並
列回路が直列接続されている。

【００１１】このＲＣＤ形サージアブソーバ回路１０ａ
では、半導体スイッチ素子Ｑ１がターンオフした瞬間、
電圧吸収用コンデンサＣ３および短絡用ダイオードＤ５
に電流を流すことで、半導体スイッチ素子Ｑ１に加わる
サージ電圧を抑制している。他方のＲＣＤ形サージアブ
ソーバ回路１０ｂについてもサージアブソーバ回路１０
ａと同様の構成および動作である。

【００１２】

【発明が解決しようとする課題】ところでスイッチング
電源というものは、もともと携帯型の情報機器などに組
み込まれたりするなど、何らかの電気機器を動作させる
電力を供給するためにあくまで補助的な役割を担うもの
である。したがって、小型・軽量・低価格化といった厳
しい条件を満たさなければならない。

【００１３】本発明は、このような課題を解決するため
になされたものであり、その目的は、部品点数を減ら
し、かつ損失を少なくすることで小型・軽量・低価格化
を図ることにある。

【００１４】

【課題を解決するための手段】目的を達成するため、本
発明のスイッチング電源にあっては、交流を入力とする
第１の整流平滑回路の出力端子間に絶縁トランスおよび
第１，２の半導体スイッチ素子からなる直列回路が接続
され、この直列回路は、前記絶縁トランスの一次巻線の
一端に第１の半導体スイッチ素子が接続されるととも
に、その他端に第２の半導体スイッチ素子が接続されて
おり、前記第１の整流平滑回路の出力の低圧側に第１の
ダイオードのアノードが接続されるとともにそのカソー
ドが前記第１の半導体スイッチ素子および前記一次巻線
の前記一端の接続点に接続され、かつ前記第２の半導体
スイッチ素子および前記一次巻線の前記他端の接続点に
第２のダイオードのアノードが接続されるとともにその
カソードが前記第１の整流平滑回路の出力の高圧側に接
続され、これら第１，２の半導体スイッチ素子をスイッ
チングして前記絶縁トランスの２次巻線から高周波電圧
を得て、整流用ダイオードおよび平滑コンデンサを含む
第２の整流平滑回路で前記高周波電圧を整流平滑して直
流出力を得るスイッチング電源において、チョークコイ
ルを前記絶縁トランスの一次側のみに配設し、前記一次
巻線と、前記第１の半導体スイッチ素子あるいは前記第
２の半導体スイッチ素子のいずれか一方との間に前記チ
ョークコイルを介挿した。

【００１５】前記第１，２の半導体スイッチ素子に共振
用コンデンサがそれぞれ並列に接続されていることが望
ましい。

【００１６】好ましくは、前記絶縁トランスの一次側に
磁化リセット回路要素として補助巻線を設け、この補助
巻線を前記第１のダイオードあるいは前記第２のダイオ
ードのいずれかに直列に接続する。

【００１７】

【発明の実施の形態】＝＝＝＝＝第１実施例＝＝＝＝ スイッチング電源について、図１０で示した従来の回路
に改良を加えた第１実施例を図１に示している。その改
良点は、図１０の回路におけるチョークコイルＬ０を絶
縁トランスＴの一次側に移動したことである。具体的に
は、図１に示すように、絶縁トランスＴの一次巻線Ｌｐ
の一端と、第１半導体スイッチ素子Ｑ１のソースとの間
にチョークコイルＬ０を挿入接続した。このことで、従
来の図１０における転流用ダイオードＤ４の機能をトラ
ンスＴの一次側の第１のダイオードＤ１に持たせた。し
たがって、絶縁トランスＴの二次側の転流用ダイオード
をなくすことができた。このような改良点以外の構成お
よび動作については、従来の技術の欄で説明した通りで
あり、当該改良点に係る動作を中心にして説明する。

【００１８】図２に示すように、第１，２半導体スイッ
チ素子Ｑ１，Ｑ２のドレインソース間電圧Ｖ_DS（実線）
と、第１の整流平滑回路からチョークコイルＬ０に向け
て流れる電流ｉ₁ （点線）の時間変化をタイムチャート
に示す。このタイムチャートに応じた回路動作を表す等
価回路を図３〜５に示す。第１，２半導体スイッチ素子
がオン期間中（時刻ｔが０以上ｔ₁ 未満）では、絶縁ト
ランスＴの２次巻線Ｌｓおよび整流用ダイオードＤ３を
通じて電流が流れ、直流出力が供給される。絶縁トラン
スＴの二次巻線Ｌｓから出力電圧ｎＥｓが得られるとと
もに電流ｉ₂ が流れる。このときチョークコイルＬ０に
は、第１の整流平滑回路からチョークコイルＬ０に向け
て流れる電流ｉ₁ が流れるとともに、第１の整流平滑回
路から印加される電圧Ｅから二次巻線Ｌｓの出力電圧ｎ
Ｅｓを引いた電圧が印加され、エネルギーが蓄積され
る。

【００１９】第１，２半導体スイッチ素子がオフ期間中
の動作について説明する。図１０に示す従来例では、オ
フ期間中に絶縁トランスＴの２次巻線には電流は流れず
に、チョークコイルＬ０に蓄積されたエネルギーによる
電流が転流用ダイオードＤ４を通じて流れ、直流出力が
供給されていた。すなわち、絶縁トランスＴの一次側か
ら二次側への電力供給は行われていない。これに対し、
この実施例ではオフ期間中（時刻ｔがｔ₁ 以上ｔ₂ 未
満）、絶縁トランスＴがリセットされるまで二次巻線Ｌ
ｓから出力電圧ｎＥｓが得られるとともに電流ｉ₂ ´が
流れる。このとき、チョークコイルＬ０には、第１の整
流平滑回路からチョークコイルＬ０に向けて電流ｉ₁ ´
が流れるとともに、第１の整流平滑回路から印加される
電圧−Ｅから二次巻線Ｌｓの出力電圧ｎＥｓを引いた電
圧が印加され、エネルギーが蓄積される。すなわち、チ
ョークコイルＬ０が励磁されている間、絶縁トランスＴ
の二次側ではオン期間中と同じ経路で電流が流れてい
る。すなわち、一次側から二次側への電力供給が行われ
ている。

【００２０】また、チョークコイルＬ０が臨界点以上の
連続モードとなる大電流出力の場合では、図２（ａ）の
時刻ｔがｔ₂ 以上ｔ₃ 以下のオフ期間中、図４に示すよ
うにチョークコイルＬ０はリセットされており、したが
って、二次巻線Ｌｓからの電流ｉ₂ ''はゼロとなり、絶
縁トランスＴの二次側への電力供給は停止する。このと
き、チョークコイルＬ０には、第１の整流平滑回路から
チョークコイルＬ０に向けて電流ｉ₁ ''が流れる。

【００２１】チョークコイルＬ０が臨界点以下の不連続
モードとなる小電流出力の場合でも、図２（ｂ）の時刻
ｔがｔ₂ 以上ｔ₃ ´以下およびｔ₃ ´以上ｔ₄ 以下のオ
フ期間中、図５に示すようにチョークコイルＬ０はやは
りリセットされており、したがって、二次巻線Ｌｓから
の電流ｉ₂ ''および電流ｉ₂ ''' はゼロとなり、絶縁ト
ランスＴの二次側への電力供給は停止する。このとき時
刻ｔがｔ₂ 以上ｔ₃ ´以下のオフ期間中では、チョーク
コイルＬ０には、第１の整流平滑回路からチョークコイ
ルＬ０に向けて電流ｉ₁ ''が流れる。時刻ｔがｔ₃ ´以
上ｔ₄ 以下のオフ期間中ではチョークコイルＬ０に向け
た電流ｉ₁ ''' はゼロとなる。

【００２２】＝＝＝＝＝第２実施例＝＝＝＝ 前述した第１実施例を改良した第２実施例を説明する。
その改良点は、図１の回路における二つのＲＣＤ形サー
ジアブソーバ回路１０ａ，１０ｂをなくし、図６に示す
ように共振回路としてＬＣ形サージアブソーバ回路２０
を一つ設けたことである。具体的には、第１，２半導体
スイッチ素子Ｑ１，Ｑ２の各ドレインソース間に共振用
コンデンサＣ５，Ｃ６をそれぞれ並列に接続した。すな
わちＬＣ形サージアブソーバ回路２０は、共振用インダ
クタの機能を兼ねたチョークコイルＬ０および共振用コ
ンデンサＣ５，Ｃ６で構成される。

【００２３】このＬＣ形サージアブソーバ回路２０でも
って第１，２半導体スイッチ素子Ｑ１，Ｑ２を共振さ
せ、スイッチング電圧が小さくなったところでターンオ
ンさせる。このことでスイッチング損失の低減やノイズ
抑制および部品点数低減を図った。このような改良点以
外の構成および動作については、実施例１で説明した通
りであり、当該改良点に係る動作を中心にして説明す
る。

【００２４】このようなＬＣ形サージアブソーバ回路２
０および半導体スイッチ素子Ｑ１，Ｑ２を中心とした回
路全体の動作について説明する。第１，２半導体スイッ
チ素子Ｑ１，Ｑ２のドレインソース間電圧Ｖ_DS（実線）
と、第１の整流平滑回路からチョークコイルＬ０に向け
て流れる電流ｉ₁ （点線）の時間変化を図７（ａ）のタ
イムチャートに示す。同図において、ターンオン時のス
イッチング損失はドレインソース間電圧Ｖ_DSおよびドレ
イン電流Ｉ_D の積で表せるため、この電圧でスイッチン
グを行うと損失は減少することになる。この損失減少に
ついて具体的に説明する。図７（ａ）におけるタイムイ
ンターバルの開始時点におけるターンオン時のタイムチ
ャートを拡大したものを図８（ｂ）に示す。同図では、
各半導体スイッチ素子Ｑ１，Ｑ２のドレインソース間電
圧Ｖ_DSおよびドレイン電流Ｉ_D のグラフを重ねている。

【００２５】図８（ｂ）について視覚的に分かりやすく
説明すると、この斜線を引いた面積が小さいほどスイッ
チング損失が小さい。前述した図１で示した実施例１の
ターンオン時のタイムチャートを拡大したものを比較例
として図８（ａ）に示す。このタイムチャートは図１０
で示した従来例とも共通したものである。図１に示した
実施例１のものは、図８（ａ）のようになり、ターンオ
ン時のドレインソース間電圧Ｖ_DSが１／２Ｅである。こ
れに対し、図８（ｂ）に示す本実施例２のものは同電圧
Ｖ_DSを半分の１／４Ｅにできる。このため、ドレインソ
ース間電圧Ｖ_DSの立ち下がりにおける変化率の大きさに
ついて本第２実施例を第１実施例（従来例）に対して半
減できる。またドレイン電流Ｉ_D の立ち上がりの変化率
もほぼ半減できる。したがって、この第２実施例にあっ
てはスイッチング損失の低減化が図れる。

【００２６】また図６に示す本第２実施例のものは、図
１０の従来例や図１の第１実施例における各アブソーバ
回路１０ａ，１０ｂの抵抗およびダイオード分の部品点
数を減らせる。さらにまた、絶縁トランスＴのリーケー
ジインダクタンスによるサージ電圧を抑制できること
で、ノイズを抑制できるとともにその制約を受けずに回
路設計を行え、絶縁トランスを安価に作成できる。さら
に、絶縁トランスＴのコアの残留磁束がゼロになるため
磁束の最大値を磁束密度の変化量とでき、その巻数を減
らすことができる。

【００２７】＝＝＝＝＝第３実施例＝＝＝＝ 前述した第２実施例を改良した第３実施例を説明する。
その改良点は、絶縁トランスＴの一次側に磁化リセット
回路要素として補助巻線Ｌｐ´を設けた点である。図９
に示すように、チョークコイルＬ０および第１半導体ス
イッチ素子Ｑ１の接続点に補助巻線Ｌｐ´の一端をダイ
オードＤ１を介して接続する。すなわち、ダイオードＤ
１のアノードを補助巻線Ｌｐ´の一端に接続し、カソー
ドを前記接続点に接続する。そして、補助巻線Ｌｐ´の
他端を第１整流平滑回路の低圧側の前記出力端子に接続
する。このことで、共振電圧の高さそのものは第２実施
例のもの（補助巻線Ｌｐ´のないもの）と同程度であり
ながら、補助巻線Ｌｐ´に発生する電圧でもって共振電
圧の変化の幅を大きく取れる。したがって、ゼロボルト
スイッチングを実現し、スイッチング損失のゼロ化を図
った。このような改良点以外の構成および動作について
は、第１，２実施例で説明した通りであり、当該改良点
に係る動作を中心にして説明する。

【００２８】半導体スイッチ素子Ｑ１，Ｑ２についてド
レインソース間電圧Ｖ_DSとドレイン電流Ｉ_D の時間変化
を図７（ｂ）のタイムチャートに示す。同図において、
ターンオン時のスイッチング損失はドレインソース間電
圧Ｖ_DSおよびドレイン電流Ｉ_D の積で表せるため、この
電圧でスイッチングを行うと損失はなくなることにな
る。この損失ゼロ化について具体的に説明する。図７
（ｂ）におけるタイムインターバルの開始時点における
ターンオン時のタイムチャートを拡大したものを図８
（ｃ）に示す。同図では、各半導体スイッチ素子Ｑ１，
Ｑ２のドレインソース間電圧Ｖ_DSおよびドレイン電流Ｉ
_D のグラフを重ねている。図６に示した第２実施例と比
較して視覚的に分かりやすく説明すると、第２実施例の
ものは図８（ｂ）のようになり、斜線を引いた面積が小
さくスイッチング損失は小さいながらも存在する。これ
に対し、図８（ｃ）に示す本第３実施例のものは、同電
圧をゼロ以下にできる。したがって、この第３実施例に
あっては、スイッチング損失のゼロ化が図れて発熱をな
くせる。このため、さらに高効率化が図れるとともにそ
の分ヒートシンクなどの放熱部材を小さくせしめて小型
軽量低価格化が図れる。

【００２９】また他のゼロボルトスイッチング回路で
は、二つの半導体スイッチ素子のオンオフタイミングが
異なるため、そのドライブ回路も二つ必要であったが、
本実施例では二つの半導体スイッチ素子を同時にオンお
よびオフさせるため、ドライブが簡単となりドライブ回
路も一つで済む。さらに他のゼロボルトスイッチング回
路では、共振電圧が大きく耐圧の大きな半導体スイッチ
素子が必要であったが、本実施例では耐圧の小さなもの
で済む。

【００３０】＝＝＝＝＝その他＝＝＝＝ 適宜な設計変更が種々可能である。例えば半導体スイッ
チ素子としては、ＭＯＳ形ＦＥＴに限らずに他のものが
適用できる。例えばバイポーラ形トランジスタＱ１，Ｑ
２も利用できる。このとき、エネルギーを入力側に回生
するため、ＦＥＴのボデイダイオード代わりに、各トラ
ンジスタＱ１，Ｑ２のコレクタおよびエミッタ間にダイ
オードをそれぞれ並列に接続する。詳しくは、各トラン
ジスタのコレクタにダイオードのカソードを接続すると
ともに、エミッタにダイオードのアノードを接続する。
チョークコイルＬ０の挿入箇所については、各実施例に
おいてトランスＴの一次巻線Ｌｐと第２の半導体スイッ
チ素子Ｑ２の間とできる。

【００３１】

【発明の効果】絶縁トランスの二次側の転流用ダイオー
ドをなくすことができる。部品点数が減ることで小型・
軽量・低価格化を実現できる。

【００３２】また、第１，２半導体スイッチ素子の各端
子間に共振用コンデンサをそれぞれ並列に接続すれば、
各半導体スイッチ素子を共振させることでターンオンす
るスイッチング電圧を小さくすることができる。すなわ
ちスイッチング損失を減少させて高効率化が図れる。ス
イッチング損失の減少により、各半導体スイッチ素子の
発熱量を小さくでき、ヒートシンクなどの放熱部材を小
さくせしめて小型軽量化が図れる。また、絶縁トランス
のリーケージインダクタンスによるサージ電圧を抑制で
きることで、ノイズを抑制できるとともにその制約を受
けずに回路設計が行え、絶縁トランスを安価に作成でき
る。さらに各半導体スイッチ素子の浮遊容量も設計上、
問題とならなくなる。

【００３３】さらに、絶縁トランスの一次側に磁化リセ
ット回路要素として補助巻線を設ければ、この補助巻線
に発生する電圧でもって共振電圧の変化の幅を大きく取
れる。したがって、ゼロボルトスイッチングを実現し、
スイッチング損失のゼロ化を実現できる。このため、さ
らに高効率化率が図れるとともに小型軽量化が図れる。

【図面の簡単な説明】

【図１】本発明の第１実施例によるスイッチング電源の
ブロック回路図である。

【図２】同上ブロック回路図の半導体スイッチ素子の動
作を示すタイムチャートであり、（ａ）は臨界点以上の
場合を示し、（ｂ）は臨界点以上の場合を示す。

【図３】同上ブロック回路図におけるスイッチオン時お
よびオフ時の等価回路図である。

【図４】同上ブロック回路図の臨界点以上で動作する場
合の等価回路図である。

【図５】同上ブロック回路図の臨界点以下で動作する場
合の等価回路図である。

【図６】本発明の第２実施例によるスイッチング電源の
ブロック回路図である。

【図７】本発明のスイッチング電源の半導体スイッチ素
子の動作を示すタイムチャートであり、（ａ）は第２実
施例の場合を示し、（ｂ）は第３実施例の場合を示す。

【図８】本発明のスイッチング電源の半導体スイッチ素
子のターンオン時におけるタイムチャートであり、
（ａ）は第１実施例の場合であり、（ｂ）は第２実施例
の場合であり、（ｃ）は第３実施例の場合である。

【図９】本発明の第３実施例によるスイッチング電源の
ブロック回路図である。

【図１０】従来のスイッチング電源のブロック回路図で
ある。

【符号の説明】

Ｃ１ 高周波リプル除去用コンデンサ Ｃ２ 平滑コンデンサ Ｃ５，Ｃ６ 共振用コンデンサ Ｑ１，Ｑ２ 第１，２の半導体スイッチ素子 Ｄ１ 第１のダイオード Ｄ２ 第２のダイオード Ｄ３ 整流用ダイオード Ｔ 絶縁トランス Ｌ０ チョークコイル Ｌｐ 一次巻線 Ｌｓ 二次巻線 Ｌｐ´ 補助巻線 １０ａ，１０ｂ ＲＣＤ形サージアブソーバ回路 ２０ ＬＣ形サージアブソーバ回路 Ｖ_DS ドレインソース間電圧 Ｉ_D ドレイン電流 ｎＥｓ 出力電圧（一次側換算）

フロントページの続き (72)発明者 鈴木 徹也 東京都港区新橋５丁目36番11号 富士電気 化学株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 交流を入力とする第１の整流平滑回路の
   出力端子間に絶縁トランスおよび第１，２の半導体スイ
   ッチ素子からなる直列回路が接続され、この直列回路
   は、前記絶縁トランスの一次巻線の一端に第１の半導体
   スイッチ素子が接続されるとともに、その他端に第２の
   半導体スイッチ素子が接続されており、前記第１の整流
   平滑回路の出力の低圧側に第１のダイオードのアノード
   が接続されるとともにそのカソードが前記第１の半導体
   スイッチ素子および前記一次巻線の前記一端の接続点に
   接続され、かつ前記第２の半導体スイッチ素子および前
   記一次巻線の前記他端の接続点に第２のダイオードのア
   ノードが接続されるとともにそのカソードが前記第１の
   整流平滑回路の出力の高圧側に接続され、これら第１，
   ２の半導体スイッチ素子をスイッチングして前記絶縁ト
   ランスの２次巻線から高周波電圧を得て、整流用ダイオ
   ードおよび平滑コンデンサを含む第２の整流平滑回路で
   前記高周波電圧を整流平滑して直流出力を得るスイッチ
   ング電源において、 チョークコイルを前記絶縁トランスの一次側のみに配設
   し、前記一次巻線と、前記第１の半導体スイッチ素子あ
   るいは前記第２の半導体スイッチ素子のいずれか一方と
   の間に前記チョークコイルを介挿したことを特徴とする
   スイッチング電源。
2. 【請求項２】 前記第１，２の半導体スイッチ素子に共
   振用コンデンサがそれぞれ並列に接続されていることを
   特徴とする請求項１に記載のスイッチング電源。
3. 【請求項３】 前記絶縁トランスの一次側に磁化リセッ
   ト回路要素として補助巻線を設け、この補助巻線を前記
   第１のダイオードあるいは前記第２のダイオードのいず
   れかに直列に接続したことを特徴とする請求項２に記載
   のスイッチング電源。