JP2003189622A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP2003189622A JP2003189622A JP2001385683A JP2001385683A JP2003189622A JP 2003189622 A JP2003189622 A JP 2003189622A JP 2001385683 A JP2001385683 A JP 2001385683A JP 2001385683 A JP2001385683 A JP 2001385683A JP 2003189622 A JP2003189622 A JP 2003189622A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- output
- circuit
- primary winding
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 ハーフブリッジ回路のスイッチング電源にお
いて装置の高効率化と小型経済化を達成する。 【解決手段】 一次巻線Ｎ１及び二次巻線Ｎａ，Ｎｂを
有する出力トランスＴを設け、入力端子２ａ，２ｂ間に
第一のスイッチ素子Ｑ１と第二のスイッチ素子Ｑ２とを
接続し、該第一のスイッチ素子Ｑ１と該第二のスイッチ
素子Ｑ２との接続点と、該出力トランスＴの一次巻線Ｎ
１の一端とを接続し、この一次巻線Ｎ１の他端を該入力
端子２ｂに接続し、該出力トランスＴの二次巻線Ｎａ，
Ｎｂに同期整流ＭＯＳＦＥＴＱ３，Ｑ４を接続し、この
整流回路にフィルタ回路と出力端子を接続し、この出力
端子の出力電圧を検出して該第一のスイッチ素子Ｑ１と
該第二のスイッチ素子Ｑ２を交互にオン、オフ制御する
制御回路１８を有することを特徴とするスイッチング電
源装置。
いて装置の高効率化と小型経済化を達成する。 【解決手段】 一次巻線Ｎ１及び二次巻線Ｎａ，Ｎｂを
有する出力トランスＴを設け、入力端子２ａ，２ｂ間に
第一のスイッチ素子Ｑ１と第二のスイッチ素子Ｑ２とを
接続し、該第一のスイッチ素子Ｑ１と該第二のスイッチ
素子Ｑ２との接続点と、該出力トランスＴの一次巻線Ｎ
１の一端とを接続し、この一次巻線Ｎ１の他端を該入力
端子２ｂに接続し、該出力トランスＴの二次巻線Ｎａ，
Ｎｂに同期整流ＭＯＳＦＥＴＱ３，Ｑ４を接続し、この
整流回路にフィルタ回路と出力端子を接続し、この出力
端子の出力電圧を検出して該第一のスイッチ素子Ｑ１と
該第二のスイッチ素子Ｑ２を交互にオン、オフ制御する
制御回路１８を有することを特徴とするスイッチング電
源装置。
Description
【０００１】
【発明の属する利用分野】本発明はスイッチング電源装
置の小型経済化に関するものである。
置の小型経済化に関するものである。
【０００２】
【従来の技術】図１４に従来のハーフブリッジ回路方式
におけるスイッチング電源装置の回路例を示す。図１４
においてＶＩＮは、入力電源であり２ａ，２ｂは入力端
子、Ｑ１，Ｑ２はスイッチ素子（ＭＯＳＦＥＴ等）、Ｃ
１，Ｃ２はコンデンサ、Ｔは出力トランスで、Ｎ１およ
びＮａ，Ｎｂはその一次巻線、第一の二次巻線部分、第
二の二次巻線部分である。Ｑ３，Ｑ４は同期整流ＭＯＳ
ＦＥＴ、Ｌは出力フィルタを構成するチョークコイル、
Ｃｏｕｔはコンデンサ、１６ａ，１６ｂは出力端子、１
８は制御回路である。
におけるスイッチング電源装置の回路例を示す。図１４
においてＶＩＮは、入力電源であり２ａ，２ｂは入力端
子、Ｑ１，Ｑ２はスイッチ素子（ＭＯＳＦＥＴ等）、Ｃ
１，Ｃ２はコンデンサ、Ｔは出力トランスで、Ｎ１およ
びＮａ，Ｎｂはその一次巻線、第一の二次巻線部分、第
二の二次巻線部分である。Ｑ３，Ｑ４は同期整流ＭＯＳ
ＦＥＴ、Ｌは出力フィルタを構成するチョークコイル、
Ｃｏｕｔはコンデンサ、１６ａ，１６ｂは出力端子、１
８は制御回路である。
【０００３】このスイッチング電源装置は、直流電圧を
受ける入力端子２ａ，２ｂを備えてあるとともに、４個
の磁脚を設けたコアを備え、このコアの内側２本の磁脚
の周辺に一次巻線Ｎ１を巻回し、一方の内側の磁脚の周
辺に第一の二次巻線Ｎａを巻回し、他方の内側の磁脚の
周辺に第二の二次巻線Ｎｂを巻回して構成した出力トラ
ンスＴを備えてある。入力端子２ａ，２ｂ間に第一のス
イッチ素子Ｑ１と第二のスイッチ素子Ｑ２との直列回路
を接続し、入力端子２ａ，２ｂ間に第一コンデンサＣ１
と第二コンデンサＣ２との直列回路を接続し、第一のス
イッチ素子Ｑ１と第二のスイッチ素子Ｑ２との接続点
と、第一コンデンサＣ１と第二コンデンサＣ２との接続
点との間に出力トランスＴの一次巻線Ｎ１を接続してあ
る。また、出力トランスＴの二次巻線Ｎａ，Ｎｂに同期
整流ＭＯＳＦＥＴで構成された整流素子Ｑ３，Ｑ４を備
えた整流回路接続し、出力トランスＴの二次巻線Ｎａ，
Ｎｂの接続点に出力フィルタを構成するチョークコイル
Ｌを接続し、整流素子Ｑ４及びチョークコイルＬに出力
端子１６ａ，１６ｂを接続し、この出力端子の出力電圧
を検出して該第一のスイッチ素子と該第二のスイッチ素
子を交互にオン、オフ制御する制御回路１８を設けてあ
る。
受ける入力端子２ａ，２ｂを備えてあるとともに、４個
の磁脚を設けたコアを備え、このコアの内側２本の磁脚
の周辺に一次巻線Ｎ１を巻回し、一方の内側の磁脚の周
辺に第一の二次巻線Ｎａを巻回し、他方の内側の磁脚の
周辺に第二の二次巻線Ｎｂを巻回して構成した出力トラ
ンスＴを備えてある。入力端子２ａ，２ｂ間に第一のス
イッチ素子Ｑ１と第二のスイッチ素子Ｑ２との直列回路
を接続し、入力端子２ａ，２ｂ間に第一コンデンサＣ１
と第二コンデンサＣ２との直列回路を接続し、第一のス
イッチ素子Ｑ１と第二のスイッチ素子Ｑ２との接続点
と、第一コンデンサＣ１と第二コンデンサＣ２との接続
点との間に出力トランスＴの一次巻線Ｎ１を接続してあ
る。また、出力トランスＴの二次巻線Ｎａ，Ｎｂに同期
整流ＭＯＳＦＥＴで構成された整流素子Ｑ３，Ｑ４を備
えた整流回路接続し、出力トランスＴの二次巻線Ｎａ，
Ｎｂの接続点に出力フィルタを構成するチョークコイル
Ｌを接続し、整流素子Ｑ４及びチョークコイルＬに出力
端子１６ａ，１６ｂを接続し、この出力端子の出力電圧
を検出して該第一のスイッチ素子と該第二のスイッチ素
子を交互にオン、オフ制御する制御回路１８を設けてあ
る。
【０００４】このように構成してあるスイッチング電源
では、高効率化，高密度化を実現しようとすると、出力
フィルタを構成するチョークコイルを必要とするため、
導通損失，実装面積が増大するという問題が生じる。ま
た、この従来例はハーフブリッジ回路方式のスイッチン
グ電源装置に関するものであるが、フルブリッジ回路方
式のスイッチング電源装置においても、同様の問題点が
生じる。
では、高効率化，高密度化を実現しようとすると、出力
フィルタを構成するチョークコイルを必要とするため、
導通損失，実装面積が増大するという問題が生じる。ま
た、この従来例はハーフブリッジ回路方式のスイッチン
グ電源装置に関するものであるが、フルブリッジ回路方
式のスイッチング電源装置においても、同様の問題点が
生じる。
【０００５】
【発明が解決しようとする課題】本発明は出力部のチョ
ークコイルを不要にし、小型経済化を図ったスイッチン
グ電源装置を提供するものである。
ークコイルを不要にし、小型経済化を図ったスイッチン
グ電源装置を提供するものである。
【０００６】
【課題を解決するための手段】上記の課題を達成するた
めの本発明のスイッチング電源装置は、直流電圧を受け
る入力端子を備えるとともに、４個の磁脚を設けたコア
を備え、このコアの内側２本の磁脚の周辺に一次巻線を
巻回し、一方の該内側の磁脚の周辺に第一の二次巻線を
巻回し、他方の該内側の磁脚の周辺に第二の二次巻線を
巻回して構成した出力トランスを備え、該入力端子間に
第一のスイッチ素子と第二のスイッチ素子との直列回路
を接続し、該入力端子間に第一コンデンサと第二コンデ
ンサとの直列回路を接続し、該第一のスイッチ素子と該
第二のスイッチ素子との接続点と、該第一コンデンサと
該第二コンデンサとの接続点との間に該出力トランスの
一次巻線を接続してあり、該出力トランスの二次巻線に
同期整流ＭＯＳＦＥＴ、またはダイオードで構成された
整流回路を接続し、この整流回路にフィルタ回路と出力
端子を接続し、この出力端子の出力電圧を検出して該第
一のスイッチ素子と該第二のスイッチ素子を交互にオ
ン、オフ制御する制御回路を有し、出力チョークコイル
を不要とすることを特徴とする。
めの本発明のスイッチング電源装置は、直流電圧を受け
る入力端子を備えるとともに、４個の磁脚を設けたコア
を備え、このコアの内側２本の磁脚の周辺に一次巻線を
巻回し、一方の該内側の磁脚の周辺に第一の二次巻線を
巻回し、他方の該内側の磁脚の周辺に第二の二次巻線を
巻回して構成した出力トランスを備え、該入力端子間に
第一のスイッチ素子と第二のスイッチ素子との直列回路
を接続し、該入力端子間に第一コンデンサと第二コンデ
ンサとの直列回路を接続し、該第一のスイッチ素子と該
第二のスイッチ素子との接続点と、該第一コンデンサと
該第二コンデンサとの接続点との間に該出力トランスの
一次巻線を接続してあり、該出力トランスの二次巻線に
同期整流ＭＯＳＦＥＴ、またはダイオードで構成された
整流回路を接続し、この整流回路にフィルタ回路と出力
端子を接続し、この出力端子の出力電圧を検出して該第
一のスイッチ素子と該第二のスイッチ素子を交互にオ
ン、オフ制御する制御回路を有し、出力チョークコイル
を不要とすることを特徴とする。
【０００７】また、直流電圧を受ける入力端子を備える
とともに、４個の磁脚を設けたコアを備え、このコアの
内側２本の磁脚の周辺に一次巻線を巻回し、一方の該内
側の磁脚の周辺に第一の二次巻線を巻回し、他方の該内
側の磁脚の周辺に第二の二次巻線を巻回して構成した出
力トランスを備え、該入力端子間に第一のスイッチ素子
と第二のスイッチ素子との直列回路を接続し、該入力端
子間に第三のスイッチ素子と第四のスイッチ素子との直
列回路を接続し、該第一のスイッチ素子と該第二のスイ
ッチ素子との接続点と、該第三のスイッチ素子と該第四
のスイッチ素子との接続点との間に該出力トランスの一
次巻線を接続してあり、該出力トランスの二次巻線に同
期整流ＭＯＳＦＥＴ、またはダイオードで構成された整
流回路を接続し、この整流回路にフィルタ回路と出力端
子を接続し、この出力端子の出力電圧を検出して該第一
のスイッチ素子と該第二のスイッチ素子を交互にオン、
オフ制御する制御回路を有し、出力チョークコイルを不
要とすることを特徴とする。
とともに、４個の磁脚を設けたコアを備え、このコアの
内側２本の磁脚の周辺に一次巻線を巻回し、一方の該内
側の磁脚の周辺に第一の二次巻線を巻回し、他方の該内
側の磁脚の周辺に第二の二次巻線を巻回して構成した出
力トランスを備え、該入力端子間に第一のスイッチ素子
と第二のスイッチ素子との直列回路を接続し、該入力端
子間に第三のスイッチ素子と第四のスイッチ素子との直
列回路を接続し、該第一のスイッチ素子と該第二のスイ
ッチ素子との接続点と、該第三のスイッチ素子と該第四
のスイッチ素子との接続点との間に該出力トランスの一
次巻線を接続してあり、該出力トランスの二次巻線に同
期整流ＭＯＳＦＥＴ、またはダイオードで構成された整
流回路を接続し、この整流回路にフィルタ回路と出力端
子を接続し、この出力端子の出力電圧を検出して該第一
のスイッチ素子と該第二のスイッチ素子を交互にオン、
オフ制御する制御回路を有し、出力チョークコイルを不
要とすることを特徴とする。
【０００８】
【発明の実施の形態】図１は本発明の一実施例回路図
で、従来例と同一符号は同等部分を示す。本発明に係る
本実施例は出力トランスＴの、該一次巻線Ｎ１の励磁イ
ンダクタンスを利用することに大きな特徴を有する。図
１においてＶＩＮは入力電源であり、２ａ，２ｂは入力
端子であり、Ｑ１は第一のスイッチ素子であり、Ｑ２は
第二のスイッチ素子である。また、Ｃ１は第一のコンデ
ンサであり、Ｃ２は第二のコンデンサである。Ｔはトラ
ンスであり、Ｎ１はトランスＴの一次巻線部分、Ｎａは
トランスＴの第一の二次巻線部分、ＮｂはトランスＴの
第二の二次巻線部分である。Ｑ３は第一の同期整流ＭＯ
ＳＦＥＴ、Ｑ４は第二の同期整流ＭＯＳＦＥＴである。
Ｃｏｕｔは出力平滑用の第三のコンデンサであり、１６
ａ，１６ｂは出力端子であり、１７は負荷であり、１８
は制御回路である。
で、従来例と同一符号は同等部分を示す。本発明に係る
本実施例は出力トランスＴの、該一次巻線Ｎ１の励磁イ
ンダクタンスを利用することに大きな特徴を有する。図
１においてＶＩＮは入力電源であり、２ａ，２ｂは入力
端子であり、Ｑ１は第一のスイッチ素子であり、Ｑ２は
第二のスイッチ素子である。また、Ｃ１は第一のコンデ
ンサであり、Ｃ２は第二のコンデンサである。Ｔはトラ
ンスであり、Ｎ１はトランスＴの一次巻線部分、Ｎａは
トランスＴの第一の二次巻線部分、ＮｂはトランスＴの
第二の二次巻線部分である。Ｑ３は第一の同期整流ＭＯ
ＳＦＥＴ、Ｑ４は第二の同期整流ＭＯＳＦＥＴである。
Ｃｏｕｔは出力平滑用の第三のコンデンサであり、１６
ａ，１６ｂは出力端子であり、１７は負荷であり、１８
は制御回路である。
【０００９】このスイッチング電源装置は、直流電圧を
受ける入力端子２ａ，２ｂを備えてあるとともに、後述
する図５乃至図７に示す、一次巻線Ｎ１と、２つの二次
巻線Ｎａ，Ｎｂとを備えた出力トランスＴを設けてあ
る。入力端子２ａ，２ｂ間に第一のスイッチ素子Ｑ１と
第二のスイッチ素子Ｑ２との直列回路を接続し、入力端
子２ａ，２ｂ間に第一コンデンサＣ１と第二コンデンサ
Ｃ２との直列回路を接続し、第一のスイッチ素子Ｑ１と
第二のスイッチ素子Ｑ２との接続点と、第一コンデンサ
Ｃ１と第二コンデンサＣ２との接続点との間に出力トラ
ンスＴの一次巻線Ｎ１を接続してある。また、出力トラ
ンスＴの二次巻線Ｎａ，Ｎｂに、同期整流ＭＯＳＦＥＴ
で構成された整流素子Ｑ３，Ｑ４を備えた整流回路を接
続し、この整流回路にフィルタ回路と出力端子１６ａ，
１６ｂを接続し、この出力端子の出力電圧を検出して該
第一のスイッチ素子と該第二のスイッチ素子を交互にオ
ン、オフ制御する制御回路１８を設けてある。ここで、
整流素子Ｑ３，Ｑ４を同期整流ＭＯＳＦＥＴの替わりに
ダイオードを用いても同様の動作，効果が得られる。
受ける入力端子２ａ，２ｂを備えてあるとともに、後述
する図５乃至図７に示す、一次巻線Ｎ１と、２つの二次
巻線Ｎａ，Ｎｂとを備えた出力トランスＴを設けてあ
る。入力端子２ａ，２ｂ間に第一のスイッチ素子Ｑ１と
第二のスイッチ素子Ｑ２との直列回路を接続し、入力端
子２ａ，２ｂ間に第一コンデンサＣ１と第二コンデンサ
Ｃ２との直列回路を接続し、第一のスイッチ素子Ｑ１と
第二のスイッチ素子Ｑ２との接続点と、第一コンデンサ
Ｃ１と第二コンデンサＣ２との接続点との間に出力トラ
ンスＴの一次巻線Ｎ１を接続してある。また、出力トラ
ンスＴの二次巻線Ｎａ，Ｎｂに、同期整流ＭＯＳＦＥＴ
で構成された整流素子Ｑ３，Ｑ４を備えた整流回路を接
続し、この整流回路にフィルタ回路と出力端子１６ａ，
１６ｂを接続し、この出力端子の出力電圧を検出して該
第一のスイッチ素子と該第二のスイッチ素子を交互にオ
ン、オフ制御する制御回路１８を設けてある。ここで、
整流素子Ｑ３，Ｑ４を同期整流ＭＯＳＦＥＴの替わりに
ダイオードを用いても同様の動作，効果が得られる。
【００１０】次に、図１の回路動作を、その各部の電圧
と電流の波形である図２を用いて説明する。図２におい
てＴ３１はスイッチ素子の動作周期、Ｔｏｎ３１は第一
のスイッチ素子Ｑ１がオンの期間、Ｔｏｎ３２は第二の
スイッチ素子がオンの期間、Ｔｏｆｆ３１とＴｏｆｆ３
２は第一と第二のスイッチ素子の両方がオフの期間であ
る。また、Ｖｇｓ(Ｑ１)とＶｇｓ(Ｑ２)は、それぞれス
イッチ素子Ｑ１とＱ２のゲート駆動電圧波形である。第
一のスイッチ素子Ｑ１と第二のスイッチ素子Ｑ２は、互
いに動作周期Ｔ３１の半周期ずつ位相をずらして駆動す
る。動作周期Ｔ３１に対する両スイッチ素子のオン期間
の比率（デューティサイクル）を変化させることによっ
て、出力電圧Ｖｏｕｔの定電圧制御を行う。この時、両
スイッチ素子のオン期間Ｔｏｎ３１、Ｔｏｎ３２は同じ
時間である。
と電流の波形である図２を用いて説明する。図２におい
てＴ３１はスイッチ素子の動作周期、Ｔｏｎ３１は第一
のスイッチ素子Ｑ１がオンの期間、Ｔｏｎ３２は第二の
スイッチ素子がオンの期間、Ｔｏｆｆ３１とＴｏｆｆ３
２は第一と第二のスイッチ素子の両方がオフの期間であ
る。また、Ｖｇｓ(Ｑ１)とＶｇｓ(Ｑ２)は、それぞれス
イッチ素子Ｑ１とＱ２のゲート駆動電圧波形である。第
一のスイッチ素子Ｑ１と第二のスイッチ素子Ｑ２は、互
いに動作周期Ｔ３１の半周期ずつ位相をずらして駆動す
る。動作周期Ｔ３１に対する両スイッチ素子のオン期間
の比率（デューティサイクル）を変化させることによっ
て、出力電圧Ｖｏｕｔの定電圧制御を行う。この時、両
スイッチ素子のオン期間Ｔｏｎ３１、Ｔｏｎ３２は同じ
時間である。
【００１１】次に図２において、Ｉ(Ｎ１)とＶ(Ｎ１)は
トランスＴの一次巻線Ｎ１を流れる電流と、その端子間
電圧であり、Ｉ(Ｑ１)とＩ(Ｑ２)はそれぞれ第一と第二
のスイッチ素子Ｑ１とＱ２を流れる電流であり、Ｖｄｓ
(Ｑ３)とＶｄｓ(Ｑ４)はそれぞれ第一と第二の同期整流
ＭＯＳＦＥＴ、Ｑ３とＱ４のドレイン・ソース間電圧で
あり、Ｖ(Ｒ)はＲ点の電圧である。
トランスＴの一次巻線Ｎ１を流れる電流と、その端子間
電圧であり、Ｉ(Ｑ１)とＩ(Ｑ２)はそれぞれ第一と第二
のスイッチ素子Ｑ１とＱ２を流れる電流であり、Ｖｄｓ
(Ｑ３)とＶｄｓ(Ｑ４)はそれぞれ第一と第二の同期整流
ＭＯＳＦＥＴ、Ｑ３とＱ４のドレイン・ソース間電圧で
あり、Ｖ(Ｒ)はＲ点の電圧である。
【００１２】次に、図２の各部の電圧電流波形について
説明をする。まず、第一のスイッチ素子Ｑ１がオンの期
間(Ｔｏｎ３１)において、トランスＴの一次巻線Ｎ１に
は、Ｉ(Ｎ１)で示すような電流が、第一のスイッチ素子
Ｑ１から、第二のコンデンサＣ２に向かって流れている
（この期間に流れる電流の向きをプラスとする。）。こ
のトランスＴの一次巻線Ｎ１を流れる電流値は、負荷を
流れる電流を、トランスＴの巻き数比でトランスの一次
側に換算した値に、トランスＴの一次巻線Ｎ１の励磁電
流を加えたものである。そこで第一のスイッチ素子Ｑ１
には、トランスＴの一次巻線Ｎ１を流れる電流が流れ
る。これは、図２のＩ(Ｑ１)に示すような電流波形にな
る。
説明をする。まず、第一のスイッチ素子Ｑ１がオンの期
間(Ｔｏｎ３１)において、トランスＴの一次巻線Ｎ１に
は、Ｉ(Ｎ１)で示すような電流が、第一のスイッチ素子
Ｑ１から、第二のコンデンサＣ２に向かって流れている
（この期間に流れる電流の向きをプラスとする。）。こ
のトランスＴの一次巻線Ｎ１を流れる電流値は、負荷を
流れる電流を、トランスＴの巻き数比でトランスの一次
側に換算した値に、トランスＴの一次巻線Ｎ１の励磁電
流を加えたものである。そこで第一のスイッチ素子Ｑ１
には、トランスＴの一次巻線Ｎ１を流れる電流が流れ
る。これは、図２のＩ(Ｑ１)に示すような電流波形にな
る。
【００１３】次に、第二のスイッチ素子Ｑ２がオンの期
間(Ｔｏｎ３２)には、トランスＴの一次巻線Ｎ１に、Ｉ
(Ｎ１)で示すような電流が流れている。これは、第一の
コンデンサＣ１から、トランスＴの一次巻線Ｎ１を通っ
て、第二のスイッチ素子Ｑ２に向かう経路で流れてい
る。このトランスＴの一次巻線Ｎ１を流れる電流の値
は、第一のスイッチ素子Ｑ１がオンの期間(Ｔｏｎ３１)
と同じように、負荷を流れる電流を、トランスＴの巻き
数比でトランスの一次側に換算した電流に、トランスＴ
の一次巻線Ｎ１の励磁電流を加えたものである。これ
は、図２のＩ(Ｑ２)に示すような電流波形となる。
間(Ｔｏｎ３２)には、トランスＴの一次巻線Ｎ１に、Ｉ
(Ｎ１)で示すような電流が流れている。これは、第一の
コンデンサＣ１から、トランスＴの一次巻線Ｎ１を通っ
て、第二のスイッチ素子Ｑ２に向かう経路で流れてい
る。このトランスＴの一次巻線Ｎ１を流れる電流の値
は、第一のスイッチ素子Ｑ１がオンの期間(Ｔｏｎ３１)
と同じように、負荷を流れる電流を、トランスＴの巻き
数比でトランスの一次側に換算した電流に、トランスＴ
の一次巻線Ｎ１の励磁電流を加えたものである。これ
は、図２のＩ(Ｑ２)に示すような電流波形となる。
【００１４】次に、図２のＶ(Ｎ１)はトランスＴの一次
巻線Ｎ１の端子間電圧を示しているが、この波形の、Ｔ
ｏｎ３１の期間の電圧は、第一のスイッチ素子Ｑ１がオ
ンしているので第二のコンデンサＣ２の端子間電圧に相
当し、Ｔｏｎ３２の期間の電圧は第二のスイッチ素子Ｑ
２がオンしているので第一のコンデンサＣ１の端子間電
圧に相当する。Ｖｄｓ(Ｑ３)とＶｄｓ(Ｑ４)は、それぞ
れ図１に示す同期整流ＭＯＳＦＥＴ、Ｑ３とＱ４のドレ
イン・ソース間電圧であり、これらの電圧は、それぞれ
他方の同期整流ＭＯＳＦＥＴのゲート駆動電圧となって
いる。また、Ｖ(Ｒ)はＲ点の電圧波形である。また、こ
れらのＶｄｓ(Ｑ３)とＶｄｓ(Ｑ４)の波形は、それぞれ
Ｔｏｎ３１の期間とＴｏｎ３２の期間のトランスＴの一
次巻線Ｎ１の端子間電圧Ｖ(Ｎ１)を、トランスＴの一次
巻線Ｎ１、および第二の一次巻線Ｎ２と第一の二次巻線
部分Ｎａ（または第二の二次巻線部分Ｎｂ）の巻き数比
で変換した電圧であり、Ｒ点の電圧Ｖ(Ｒ)は、前記Ｖｄ
ｓ(Ｑ３)とＶｄｓ(Ｑ４)の電圧波形を加えた波形であ
る。
巻線Ｎ１の端子間電圧を示しているが、この波形の、Ｔ
ｏｎ３１の期間の電圧は、第一のスイッチ素子Ｑ１がオ
ンしているので第二のコンデンサＣ２の端子間電圧に相
当し、Ｔｏｎ３２の期間の電圧は第二のスイッチ素子Ｑ
２がオンしているので第一のコンデンサＣ１の端子間電
圧に相当する。Ｖｄｓ(Ｑ３)とＶｄｓ(Ｑ４)は、それぞ
れ図１に示す同期整流ＭＯＳＦＥＴ、Ｑ３とＱ４のドレ
イン・ソース間電圧であり、これらの電圧は、それぞれ
他方の同期整流ＭＯＳＦＥＴのゲート駆動電圧となって
いる。また、Ｖ(Ｒ)はＲ点の電圧波形である。また、こ
れらのＶｄｓ(Ｑ３)とＶｄｓ(Ｑ４)の波形は、それぞれ
Ｔｏｎ３１の期間とＴｏｎ３２の期間のトランスＴの一
次巻線Ｎ１の端子間電圧Ｖ(Ｎ１)を、トランスＴの一次
巻線Ｎ１、および第二の一次巻線Ｎ２と第一の二次巻線
部分Ｎａ（または第二の二次巻線部分Ｎｂ）の巻き数比
で変換した電圧であり、Ｒ点の電圧Ｖ(Ｒ)は、前記Ｖｄ
ｓ(Ｑ３)とＶｄｓ(Ｑ４)の電圧波形を加えた波形であ
る。
【００１５】Ｖ(Ｒ)の波形の中で、Ｖｏｕｔは出力端子
（１６ａ、１６ｂ）での出力電圧を示しており、このＲ
点の電圧Ｖ(Ｒ)と出力電圧Ｖｏｕｔが、この点を流れる
リプル電流値と、出力フィルタの第三のコンデンサＣｏ
ｕｔの等価直列抵抗との積で、およそ決定される値のリ
プル電圧が、出力電圧に発生する。
（１６ａ、１６ｂ）での出力電圧を示しており、このＲ
点の電圧Ｖ(Ｒ)と出力電圧Ｖｏｕｔが、この点を流れる
リプル電流値と、出力フィルタの第三のコンデンサＣｏ
ｕｔの等価直列抵抗との積で、およそ決定される値のリ
プル電圧が、出力電圧に発生する。
【００１６】図５及び図６は出力トランスＴの構造図で
ある。本実施例のトランスは、底板に４個の磁脚を並列
に設け、これら４個の磁脚の一方の外側の磁脚と内側の
磁脚との間隔とが等しくなるように第一のコアを立設
し、この第一のコアの底板と略同一形状であって、第一
のコアの４個の磁脚の端部に装着される平板状の第二の
コアとを備えてある。内側２本の磁脚の周辺に一次巻線
Ｎ１を巻回し、一方の内側の磁脚の周辺に第一の二次巻
線Ｎａを巻回し、他方の内側の磁脚の周辺に第二の二次
巻線Ｎｂを巻回してある。
ある。本実施例のトランスは、底板に４個の磁脚を並列
に設け、これら４個の磁脚の一方の外側の磁脚と内側の
磁脚との間隔とが等しくなるように第一のコアを立設
し、この第一のコアの底板と略同一形状であって、第一
のコアの４個の磁脚の端部に装着される平板状の第二の
コアとを備えてある。内側２本の磁脚の周辺に一次巻線
Ｎ１を巻回し、一方の内側の磁脚の周辺に第一の二次巻
線Ｎａを巻回し、他方の内側の磁脚の周辺に第二の二次
巻線Ｎｂを巻回してある。
【００１７】図７は図５とは別の出力トランスＴの構造
図である。本実施例のトランスは、底板に３個の磁脚を
並列に設け、これら３個の磁脚の一方の外側の磁脚と内
側の磁脚との間隔とが等しくなるように第一のコアを立
設し、この第一のコアの底板と略同一形状であって、第
一のコアの３個の磁脚の端部に装着される平板状の第二
のコアとを備えてある。中央に位置する内側の磁脚の周
辺に一次巻線Ｎ１を巻回し、一方の外側の磁脚の周辺に
第一の二次巻線Ｎａを巻回し、他方の外側の磁脚の周辺
に第二の二次巻線Ｎｂを巻回してある。
図である。本実施例のトランスは、底板に３個の磁脚を
並列に設け、これら３個の磁脚の一方の外側の磁脚と内
側の磁脚との間隔とが等しくなるように第一のコアを立
設し、この第一のコアの底板と略同一形状であって、第
一のコアの３個の磁脚の端部に装着される平板状の第二
のコアとを備えてある。中央に位置する内側の磁脚の周
辺に一次巻線Ｎ１を巻回し、一方の外側の磁脚の周辺に
第一の二次巻線Ｎａを巻回し、他方の外側の磁脚の周辺
に第二の二次巻線Ｎｂを巻回してある。
【００１８】図８は本提案方式における出力トランスＴ
の等価回路である。一次巻線Ｎ１は、等価的に２つの巻
線を直列に接続した形で表すことができる。このトラン
ス等価回路図で、図１の実施例回路図を描き換えると、
図９の等価回路図になる。この時の出力トランスＴの動
作を、図１０に示すトランス等価回路第一動作図を使っ
て説明する。一次側電流が矢印の方向で流れる場合、一
次巻線Ｎ１−１には電流は流れず、励磁インダクタンス
ＬＮ１−１を充電する。一次側電流は一次巻線Ｎ１−２
に流れ、二次側巻線Ｎｂを通して負荷に電力を供給す
る。この時、励磁インダクタンスＬＮ１−１は出力チョ
ークコイルと同等の役割を果たし、二次側に出力チョー
クコイルを不要にしている。一次側電流の向きが反転し
た時は図１１に示すトランス等価回路第二動作図のよう
に前段階と同様の動作を行う。この時、前段階で励磁イ
ンダクタンスＬＮ１−１に蓄積されたエネルギの放出を
行う。本効果は本提案方式以外でも、出力トランスＴの
一次側電流が一次側スイッチ素子のオンオフによってプ
ラス方向，マイナス方向交互に流れるプッシュプル動作
をする方式において得られる。
の等価回路である。一次巻線Ｎ１は、等価的に２つの巻
線を直列に接続した形で表すことができる。このトラン
ス等価回路図で、図１の実施例回路図を描き換えると、
図９の等価回路図になる。この時の出力トランスＴの動
作を、図１０に示すトランス等価回路第一動作図を使っ
て説明する。一次側電流が矢印の方向で流れる場合、一
次巻線Ｎ１−１には電流は流れず、励磁インダクタンス
ＬＮ１−１を充電する。一次側電流は一次巻線Ｎ１−２
に流れ、二次側巻線Ｎｂを通して負荷に電力を供給す
る。この時、励磁インダクタンスＬＮ１−１は出力チョ
ークコイルと同等の役割を果たし、二次側に出力チョー
クコイルを不要にしている。一次側電流の向きが反転し
た時は図１１に示すトランス等価回路第二動作図のよう
に前段階と同様の動作を行う。この時、前段階で励磁イ
ンダクタンスＬＮ１−１に蓄積されたエネルギの放出を
行う。本効果は本提案方式以外でも、出力トランスＴの
一次側電流が一次側スイッチ素子のオンオフによってプ
ラス方向，マイナス方向交互に流れるプッシュプル動作
をする方式において得られる。
【００１９】以上の説明から明らかなように、図１の回
路においては、出力チョークコイルを削減できるので、
ここでの電力損失も少ない。その結果として実装面積の
小さなスイッチング電源装置を作ることができる。
路においては、出力チョークコイルを削減できるので、
ここでの電力損失も少ない。その結果として実装面積の
小さなスイッチング電源装置を作ることができる。
【００２０】また、図１の回路図において、第一と第二
のスイッチ素子Ｑ１，Ｑ２は、ＮチャネルＭＯＳＦＥＴ
を用いているが、これらはどちらか一方、または両方と
もＰチャネルＭＯＳＦＥＴを用いた場合にも、回路動作
は全く同じである。また、前記第一と第二のスイッチ素
子Ｑ１，Ｑ２は、ＭＯＳＦＥＴに限定することなく、た
とえばＩＧＢＴを用いても、回路動作は全く同じであ
る。
のスイッチ素子Ｑ１，Ｑ２は、ＮチャネルＭＯＳＦＥＴ
を用いているが、これらはどちらか一方、または両方と
もＰチャネルＭＯＳＦＥＴを用いた場合にも、回路動作
は全く同じである。また、前記第一と第二のスイッチ素
子Ｑ１，Ｑ２は、ＭＯＳＦＥＴに限定することなく、た
とえばＩＧＢＴを用いても、回路動作は全く同じであ
る。
【００２１】更に、図１２では図１とは別の実施例を示
す。このスイッチング電源装置は、直流電圧を受ける入
力端子２ａ，２ｂを備えてあるとともに、前述した図５
及び図６に示すような、一次巻線Ｎ１と、２つの二次巻
線Ｎａ，Ｎｂとを備えた出力トランスＴを設けてある。
入力端子２ａ，２ｂ間に第一のスイッチ素子Ｑ１と第二
のスイッチ素子Ｑ２との直列回路と、第三のスイッチ素
子Ｑ５と第四のスイッチ素子Ｑ６との直列回路とを並列
に接続し、第一のスイッチ素子Ｑ１と第二のスイッチ素
子Ｑ２との接続点と、第三のスイッチ素子Ｑ５と第四の
スイッチ素子Ｑ６との接続点との間に出力トランスＴの
一次巻線Ｎ１を接続してある。また、出力トランスＴの
二次巻線Ｎａ，Ｎｂに、同期整流ＭＯＳＦＥＴで構成さ
れた整流素子Ｑ３，Ｑ４を備えた整流回路を接続し、こ
の整流回路にフィルタ回路と出力端子１６ａ，１６ｂを
接続し、この出力端子の出力電圧を検出して該第一のス
イッチ素子と該第二のスイッチ素子を交互にオン、オフ
制御する制御回路１８を設けてある。
す。このスイッチング電源装置は、直流電圧を受ける入
力端子２ａ，２ｂを備えてあるとともに、前述した図５
及び図６に示すような、一次巻線Ｎ１と、２つの二次巻
線Ｎａ，Ｎｂとを備えた出力トランスＴを設けてある。
入力端子２ａ，２ｂ間に第一のスイッチ素子Ｑ１と第二
のスイッチ素子Ｑ２との直列回路と、第三のスイッチ素
子Ｑ５と第四のスイッチ素子Ｑ６との直列回路とを並列
に接続し、第一のスイッチ素子Ｑ１と第二のスイッチ素
子Ｑ２との接続点と、第三のスイッチ素子Ｑ５と第四の
スイッチ素子Ｑ６との接続点との間に出力トランスＴの
一次巻線Ｎ１を接続してある。また、出力トランスＴの
二次巻線Ｎａ，Ｎｂに、同期整流ＭＯＳＦＥＴで構成さ
れた整流素子Ｑ３，Ｑ４を備えた整流回路を接続し、こ
の整流回路にフィルタ回路と出力端子１６ａ，１６ｂを
接続し、この出力端子の出力電圧を検出して該第一のス
イッチ素子と該第二のスイッチ素子を交互にオン、オフ
制御する制御回路１８を設けてある。
【００２２】ここで、第一と第二のスイッチ素子Ｑ１，
Ｑ２、並びに、第三と第四のスイッチ素子Ｑ３，Ｑ４
は、ＮチャネルＭＯＳＦＥＴを用いているが、これらは
どちらか一方、または両方ともＰチャネルＭＯＳＦＥＴ
を用いた場合にも、回路動作は全く同じである。また、
前記第一と第二のスイッチ素子Ｑ１，Ｑ２、並びに、第
三と第四のスイッチ素子Ｑ３，Ｑ４は、ＭＯＳＦＥＴに
限定することなく、たとえばＩＧＢＴを用いても、回路
動作は全く同じである。さらに、整流素子Ｑ３，Ｑ４を
同期整流ＭＯＳＦＥＴの替わりにダイオードを用いても
同様の動作，効果が得られる。加えて、出力トランスＴ
は図７図示のものでも同様の動作、効果が得られる。な
お、この実施例は、図１に示す実施例とほぼ同様の動
作、効果が得られる。
Ｑ２、並びに、第三と第四のスイッチ素子Ｑ３，Ｑ４
は、ＮチャネルＭＯＳＦＥＴを用いているが、これらは
どちらか一方、または両方ともＰチャネルＭＯＳＦＥＴ
を用いた場合にも、回路動作は全く同じである。また、
前記第一と第二のスイッチ素子Ｑ１，Ｑ２、並びに、第
三と第四のスイッチ素子Ｑ３，Ｑ４は、ＭＯＳＦＥＴに
限定することなく、たとえばＩＧＢＴを用いても、回路
動作は全く同じである。さらに、整流素子Ｑ３，Ｑ４を
同期整流ＭＯＳＦＥＴの替わりにダイオードを用いても
同様の動作，効果が得られる。加えて、出力トランスＴ
は図７図示のものでも同様の動作、効果が得られる。な
お、この実施例は、図１に示す実施例とほぼ同様の動
作、効果が得られる。
【００２３】更に、図１３ではいわゆるアクティブクラ
ンプを用いた実施例を示す。このスイッチング電源装置
は、直流電圧を受ける入力端子２ａ，２ｂを備えてある
とともに、前述した図５及び図６に示すような、一次巻
線Ｎ１と、２つの二次巻線Ｎａ，Ｎｂとを備えた出力ト
ランスＴを設けてある。入力端子２ａ，２ｂ間に第一の
スイッチ素子Ｑ１と第二のスイッチ素子Ｑ２との直列回
路を接続し、この直列回路の第二のスイッチ素子Ｑ２側
の接続点と、第二のスイッチ素子Ｑ２との間にコンデン
サＣ１を接続してある。また、出力トランスＴの二次巻
線Ｎａ，Ｎｂに、同期整流ＭＯＳＦＥＴで構成された整
流素子Ｑ３，Ｑ４を備えた整流回路を接続し、この整流
回路にフィルタ回路と出力端子１６ａ，１６ｂを接続
し、この出力端子の出力電圧を検出して該第一のスイッ
チ素子と該第二のスイッチ素子を交互にオン、オフ制御
する制御回路１８を設けてある。
ンプを用いた実施例を示す。このスイッチング電源装置
は、直流電圧を受ける入力端子２ａ，２ｂを備えてある
とともに、前述した図５及び図６に示すような、一次巻
線Ｎ１と、２つの二次巻線Ｎａ，Ｎｂとを備えた出力ト
ランスＴを設けてある。入力端子２ａ，２ｂ間に第一の
スイッチ素子Ｑ１と第二のスイッチ素子Ｑ２との直列回
路を接続し、この直列回路の第二のスイッチ素子Ｑ２側
の接続点と、第二のスイッチ素子Ｑ２との間にコンデン
サＣ１を接続してある。また、出力トランスＴの二次巻
線Ｎａ，Ｎｂに、同期整流ＭＯＳＦＥＴで構成された整
流素子Ｑ３，Ｑ４を備えた整流回路を接続し、この整流
回路にフィルタ回路と出力端子１６ａ，１６ｂを接続
し、この出力端子の出力電圧を検出して該第一のスイッ
チ素子と該第二のスイッチ素子を交互にオン、オフ制御
する制御回路１８を設けてある。
【００２４】ここで、第一と第二のスイッチ素子Ｑ１，
Ｑ２は、ＮチャネルＭＯＳＦＥＴを用いているが、これ
らはどちらか一方、または両方ともＰチャネルＭＯＳＦ
ＥＴを用いた場合にも、回路動作は全く同じである。ま
た、前記第一と第二のスイッチ素子Ｑ１，Ｑ２は、ＭＯ
ＳＦＥＴに限定することなく、たとえばＩＧＢＴを用い
ても、回路動作は全く同じである。さらに、整流素子Ｑ
３，Ｑ４を同期整流ＭＯＳＦＥＴの替わりにダイオード
を用いても同様の動作，効果が得られる。加えて、出力
トランスＴは図７図示のものでも同様の動作、効果が得
られる。なお、この実施例においても、図１に示す実施
例とほぼ同様の作用をする。
Ｑ２は、ＮチャネルＭＯＳＦＥＴを用いているが、これ
らはどちらか一方、または両方ともＰチャネルＭＯＳＦ
ＥＴを用いた場合にも、回路動作は全く同じである。ま
た、前記第一と第二のスイッチ素子Ｑ１，Ｑ２は、ＭＯ
ＳＦＥＴに限定することなく、たとえばＩＧＢＴを用い
ても、回路動作は全く同じである。さらに、整流素子Ｑ
３，Ｑ４を同期整流ＭＯＳＦＥＴの替わりにダイオード
を用いても同様の動作，効果が得られる。加えて、出力
トランスＴは図７図示のものでも同様の動作、効果が得
られる。なお、この実施例においても、図１に示す実施
例とほぼ同様の作用をする。
【００２５】次に、図１の回路図において、整流素子Ｑ
３，Ｑ４のドライブ方法について述べる。図１の回路図
における整流素子Ｑ３，Ｑ４は、それぞれ他方の同期整
流ＭＯＳＦＥＴのドレイン・ソース間電圧によってゲー
ト端子を駆動しているが、このゲート端子の駆動方法
は、図１に示した方法に限らず、トランスＴの巻線から
得られる電圧であれば、同様な効果が得られる。同期整
流ＭＯＳＦＥＴの他の駆動方法の一例を図４に示す。こ
こで、同期整流ＭＯＳＦＥＴの駆動方法に関して、図４
の回路動作は、図２の回路動作と、まったく等価であ
る。
３，Ｑ４のドライブ方法について述べる。図１の回路図
における整流素子Ｑ３，Ｑ４は、それぞれ他方の同期整
流ＭＯＳＦＥＴのドレイン・ソース間電圧によってゲー
ト端子を駆動しているが、このゲート端子の駆動方法
は、図１に示した方法に限らず、トランスＴの巻線から
得られる電圧であれば、同様な効果が得られる。同期整
流ＭＯＳＦＥＴの他の駆動方法の一例を図４に示す。こ
こで、同期整流ＭＯＳＦＥＴの駆動方法に関して、図４
の回路動作は、図２の回路動作と、まったく等価であ
る。
【００２６】
【発明の効果】以上の説明から明らかなように、本発明
回路においては、出力フィルタの出力チョークコイルＬ
を削減する事が可能になり、実装面積も小さくすること
ができる。その結果として高効率のスイッチング電源装
置を作ることができる。これは、通信等で出力電圧が低
く（たとえば３．３Ｖ出力以下）出力電流の大きい高効
率なスイッチング電源を作る時に効果が大きい。
回路においては、出力フィルタの出力チョークコイルＬ
を削減する事が可能になり、実装面積も小さくすること
ができる。その結果として高効率のスイッチング電源装
置を作ることができる。これは、通信等で出力電圧が低
く（たとえば３．３Ｖ出力以下）出力電流の大きい高効
率なスイッチング電源を作る時に効果が大きい。
【図１】 本発明スイッチング電源装置の一実施例を示
す回路図。
す回路図。
【図２】 図１図示実施例に係る各部電圧電流波形図。
【図３】 図１図示実施例に係る出力電圧特性図。
【図４】 図１図示実施例に適用する駆動回路の他の実
施例を示す回路図。
施例を示す回路図。
【図５】 図１図示実施例に係るトランスの一構造図。
【図６】 同じくトランス構造図
【図７】 図５図示とは別のトランス構造図。
【図８】 図５及び図６図示トランスの等価回路図。
【図９】 図１図示実施例の等価回路図
【図１０】 トランス等価回路第一動作図。
【図１１】 トランス等価回路第二動作図。
【図１２】 本発明スイッチング電源装置の別の実施例
を示す回路図。
を示す回路図。
【図１３】 同じく別の実施例を示す回路図。
【図１４】 従来のスイッチング電源装置を示す回路図
【符号の説明】
ＶＩＮ ：入力電源
２ａ ，２ｂ ：入力端子
Ｑ１ ，Ｑ２ ：スイッチ素子
Ｑ３ ，Ｑ４ ：整流素子
Ｑ５ ，Ｑ６ ：スイッチ素子
Ｃ１ ，Ｃ２ ：コンデンサ
Ｔ ：出力トランス
Ｎ１ ：一次巻線
Ｎ１−１ ，Ｎ１−２ ：一次巻線
ＬＮ１−１，ＬＮ１−２：励磁インダクタンス
Ｎａ ：第一の二次巻線
Ｎｂ ：第二の二次巻線
Ｌ ：チョークコイル
Ｃｏｕｔ ：コンデンサ
１６ａ ，１６ｂ ：出力端子
１７ ：負荷
１８ ：制御回路
Claims (6)
- 【請求項１】 直流電圧を受ける入力端子を備えるとと
もに、４個の磁脚を設けたコアを備え、このコアの内側
２本の磁脚の周辺に一次巻線を巻回し、一方の該内側の
磁脚の周辺に第一の二次巻線を巻回し、他方の該内側の
磁脚の周辺に第二の二次巻線を巻回して構成した出力ト
ランスを設け、該入力端子間に第一のスイッチ素子と第
二のスイッチ素子との直列回路を接続し、該第一のスイ
ッチ素子と該第二のスイッチ素子との接続点と、該出力
トランスの一次巻線の一端とを接続し、この一次巻線の
他端を該入力端子に接続してあり、該出力トランスの二
次巻線に同期整流ＭＯＳＦＥＴ、またはダイオードで構
成された整流回路を接続し、この整流回路にフィルタ回
路と出力端子を接続し、この出力端子の出力電圧を検出
して該第一のスイッチ素子と該第二のスイッチ素子を交
互にオン、オフ制御する制御回路を有することを特徴と
するスイッチング電源装置。 - 【請求項２】 直流電圧を受ける入力端子を備えるとと
もに、３個の磁脚を設けたコアを備え、このコアの内側
の磁脚の周辺に一次巻線を巻回し、一方の外側の磁脚の
周辺に第一の二次巻線を巻回し、他方の外側の磁脚の周
辺に第二の二次巻線を巻回して構成した出力トランスを
設け、該入力端子間に第一のスイッチ素子と第二のスイ
ッチ素子との直列回路を接続し、該第一のスイッチ素子
と該第二のスイッチ素子との接続点と、該出力トランス
の一次巻線の一端とを接続し、この一次巻線の他端を該
入力端子に接続してあり、該出力トランスの二次巻線に
同期整流ＭＯＳＦＥＴ、またはダイオードで構成された
整流回路を接続し、この整流回路にフィルタ回路と出力
端子を接続し、この出力端子の出力電圧を検出して該第
一のスイッチ素子と該第二のスイッチ素子を交互にオ
ン、オフ制御する制御回路を有することを特徴とするス
イッチング電源装置。 - 【請求項３】 請求項１又は２に記載のスイッチング電
源装置において、該第一のスイッチ素子と該第二のスイ
ッチ素子との直列回路と並列に、第一コンデンサと第二
コンデンサとの直列回路を接続し、該第一コンデンサと
該第二コンデンサとの接続点と、該出力トランスの一次
巻線の他端とを接続してあることを特徴とするスイッチ
ング電源装置。 - 【請求項４】 請求項１又は２に記載のスイッチング電
源装置において、該第一のスイッチ素子と該第二のスイ
ッチ素子との直列回路と並列に、第三のスイッチ素子と
第四のスイッチ素子とを同方向に直列に接続し、該第三
のスイッチ素子と該第四のスイッチ素子との接続点と、
該出力トランスの一次巻線の他端とを接続してあること
を特徴とするスイッチング電源装置。 - 【請求項５】 請求項１又は２に記載のスイッチング電
源装置において、該第一のスイッチ素子と該第二のスイ
ッチ素子との直列回路の他端部にコンデンサを設け、こ
のコンデンサの一端を該スイッチ素子のいずれかの他端
に接続してあることを特徴とするスイッチング電源装
置。 - 【請求項６】 請求項１乃至５のいずれかに記載のスイ
ッチング電源装置において、該出力トランスの一次巻線
は、等価的に２つの巻線を直列に接続してあることを特
徴とするスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001385683A JP2003189622A (ja) | 2001-12-19 | 2001-12-19 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001385683A JP2003189622A (ja) | 2001-12-19 | 2001-12-19 | スイッチング電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003189622A true JP2003189622A (ja) | 2003-07-04 |
Family
ID=27595035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001385683A Pending JP2003189622A (ja) | 2001-12-19 | 2001-12-19 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003189622A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008522211A (ja) * | 2004-11-29 | 2008-06-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Ｌｅｄ動作の方法及び駆動回路 |
| JP2008160948A (ja) * | 2006-12-22 | 2008-07-10 | Shindengen Electric Mfg Co Ltd | スイッチング電源装置 |
| CN100407544C (zh) * | 2004-10-20 | 2008-07-30 | 台达电子工业股份有限公司 | 充电电路及使用该充电电路的不断电电源供应系统 |
| JP2009189144A (ja) * | 2008-02-06 | 2009-08-20 | Shindengen Electric Mfg Co Ltd | トランスおよびこのトランスを備えたスイッチング電源装置 |
| KR100940227B1 (ko) | 2008-07-04 | 2010-02-04 | 삼성전기주식회사 | 전류 스트레스를 개선한 위상 천이 풀 브릿지 컨버터 |
| US8837174B2 (en) | 2010-01-29 | 2014-09-16 | Murata Manufacturing Co., Ltd. | Switching power-supply apparatus including switching elements having a low threshold voltage |
| WO2023287229A1 (ko) * | 2021-07-14 | 2023-01-19 | 엘지이노텍 주식회사 | 보조전원 생성회로 |
-
2001
- 2001-12-19 JP JP2001385683A patent/JP2003189622A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100407544C (zh) * | 2004-10-20 | 2008-07-30 | 台达电子工业股份有限公司 | 充电电路及使用该充电电路的不断电电源供应系统 |
| JP2008522211A (ja) * | 2004-11-29 | 2008-06-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Ｌｅｄ動作の方法及び駆動回路 |
| JP2008160948A (ja) * | 2006-12-22 | 2008-07-10 | Shindengen Electric Mfg Co Ltd | スイッチング電源装置 |
| JP2009189144A (ja) * | 2008-02-06 | 2009-08-20 | Shindengen Electric Mfg Co Ltd | トランスおよびこのトランスを備えたスイッチング電源装置 |
| KR100940227B1 (ko) | 2008-07-04 | 2010-02-04 | 삼성전기주식회사 | 전류 스트레스를 개선한 위상 천이 풀 브릿지 컨버터 |
| US8837174B2 (en) | 2010-01-29 | 2014-09-16 | Murata Manufacturing Co., Ltd. | Switching power-supply apparatus including switching elements having a low threshold voltage |
| WO2023287229A1 (ko) * | 2021-07-14 | 2023-01-19 | 엘지이노텍 주식회사 | 보조전원 생성회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3673075B2 (ja) | スイッチング電源装置 | |
| US6549436B1 (en) | Integrated magnetic converter circuit and method with improved filtering | |
| US7405955B2 (en) | Switching power supply unit and voltage converting method | |
| JP5556859B2 (ja) | 電流共振型ｄｃｄｃコンバータ | |
| US8315073B2 (en) | Isolated switching power supply device | |
| US6757184B2 (en) | Step-down buck converter with full bridge circuit | |
| KR20060083162A (ko) | 다출력형 ｄｃ－ｄｃ 컨버터 | |
| JP4553881B2 (ja) | Ｄｃ／ｄｃコンバータの制御方法 | |
| WO2010010761A1 (ja) | 絶縁型スイッチング電源装置 | |
| JP2022018418A (ja) | スイッチング電源装置および電力供給システム | |
| JP4136342B2 (ja) | スイッチング電源装置およびこのスイッチング電源装置に設けるトランス | |
| US6859372B2 (en) | Bridge-buck converter with self-driven synchronous rectifiers | |
| US6961254B2 (en) | Insulating switching DC/DC converter | |
| JP2006197711A (ja) | スイッチング電源 | |
| JPH07322613A (ja) | 電圧共振コンバータ | |
| JPH11356044A (ja) | 共振型スイッチング電源 | |
| JP2003189622A (ja) | スイッチング電源装置 | |
| JP2007318999A (ja) | スイッチング電源装置 | |
| WO2000014861A1 (fr) | Montage redresseur/de lissage et convertisseur a double borne | |
| JPH07298610A (ja) | スイッチング電源装置 | |
| JP2000023455A (ja) | 共振型スイッチング電源 | |
| JP2001218457A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP3790256B2 (ja) | スイッチング電源装置の制御方法 | |
| JP4013952B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2003092876A (ja) | スイッチング電源装置 |