JP2006325325A

JP2006325325A - スイッチング電源装置

Info

Publication number: JP2006325325A
Application number: JP2005145872A
Authority: JP
Inventors: Hisaichi Murayama; 寿市村山
Original assignee: TDK Lambda Corp
Current assignee: TDK Lambda Corp
Priority date: 2005-05-18
Filing date: 2005-05-18
Publication date: 2006-11-30
Anticipated expiration: 2025-05-18
Also published as: JP4465717B2

Abstract

【課題】最大デューティの制限を緩和して、出力電圧の保持時間を長く延ばすことを可能とし、さらにスイッチング動作に伴うスイッチング損失やサージを低減することができるスイッチング電源装置を提供する。
【解決手段】スイッチング素子６，７のオフ期間では、コンデンサ12は電圧（−Ｖｃ）が充電されるため、一次巻線10ａの両端に発生するリセット電圧ＶｒがＶｒ＝Ｖｉ＋Ｖｃとなり、入力電圧Ｖｉ以上にすることができる。よって、５０％までとなる最大デューティＤmaxの制限を緩和して、出力電圧Ｖｏの保持時間を長く延ばすことが可能となる。アクティブクランプ回路３の共振作用により、スイッチング素子６，７のターンオンとターンオフ時におけるＺＶＳが実現され、スイッチング損失やサージを低減することができる。
【選択図】図１

Description

スイッチング素子のデューティ比（オン・オフの時間比）を制御することにより、入力電力を所望の電圧値を有する出力電力に変換するスイッチング電源装置に関する。

従来のスイッチング電源装置としては、特許文献１に開示されるような２石フォワード方式のもの、いわゆるカスケードフォワードコンバータが広く知られている。図２に一般的なカスケードフォワードコンバータの回路構成を示す。

２はカスケードフォワードコンバータ１に入力電圧Ｖｉを入力する直流電源であり、その正極側には例えばＭＯＳ型ＦＥＴからなるスイッチング素子６のドレインが接続され、一方、負極側には例えばＭＯＳ型ＦＥＴからなるスイッチング素子７のソースが接続される。スイッチング素子６のソースは一次巻線10ａのドット側と接続され、スイッチング素子７のドレインは一次巻線10ａの非ドット側と接続されている。また、スイッチング素子６のドレインと一次巻線10ａの非ドット側との間にはダイオード８が接続され、スイッチング素子６のドレイン側がダイオード８のカソード、一次巻線10ａの非ドット側がダイオード８のアノードとなっている。同様に、スイッチング素子７のソースと一次巻線10ａのドット側との間にはダイオード９が接続され、スイッチング素子７のソース側がダイオード９のアノード、一次巻線10ａのドット側がダイオード９のカソードとなっている。スイッチング素子６，７のゲートには、パルス駆動信号を供給するスイッチング制御手段11が接続されている。スイッチング制御手段11は、出力電圧Ｖｏを安定化させるために、出力電圧Ｖｏの変動に応じてスイッチング素子６，７に供給するパルス駆動信号のパルス導通幅を可変制御するものである。５は入力電圧Ｖｉの脈流を除去するためのコンデンサであり、直流電源２に並列接続される。

トランス10の二次巻線10ｂには、該二次巻線10ｂに誘起された誘起電圧を整流平滑するための、整流ダイオード15と、フライホイールダイオード16と、チョークコイル17と、平滑コンデンサ18とからなる整流平滑回路が接続される。より詳細には、二次巻線10ｂのドット側に整流ダイオード15のアノードが接続され、二次巻線10ｂの非ドット側にフライホイールダイオード16のアノードが接続され、そして整流ダイオード15のカソードとフライホイールダイオード16のカソードとが接続されている。フライホイールダイオード16の両端間には、チョークコイル17と平滑コンデンサ18とが逆Ｌ形に接続されており、この平滑コンデンサ18の両端間に、負荷21に出力電圧Ｖｏを供給するための一対の出力端子19，20が設けられている。

カスケードフォワードコンバータ１では、スイッチング素子６，７が同時にオン・オフすることにより出力電圧Ｖｏが負荷21へ出力される。すなわち、カスケードフォワードコンバータ１の運転時には、スイッチング制御手段11が同期したパルス駆動信号をスイッチング素子６，７のゲートにそれぞれ供給し、スイッチング素子６，７を同時にスイッチングさせることにより、直流電源２から入力電圧Ｖｉがトランス10の一次巻線10ａに断続的に印加される。そして、トランス10の二次巻線10ｂに誘起された電圧は、整流ダイオード15とフライホイールダイオード16で整流された後、チョークコイル17と平滑コンデンサ18とにより平滑され、出力端子19，20間に接続された負荷21へ直流出力電圧Ｖｏとして出力される。

このときの一次側の動作について詳述する。スイッチング素子６，７がオンしているオン期間Ｔonでは、ドレイン−ソース間電圧Ｖdsが略０Ｖとなり、すなわちスイッチング素子６，７のドレイン−ソース間が導通し、直流電源２から入力電圧Ｖｉがトランス10の一次巻線10ａに印加される。一方、スイッチング素子６，７がオフしているオフ期間Ｔoffでは、一次巻線10ａ間にはトランス10に蓄えられた磁気エネルギーによる電圧が発生し、ドレイン−ソース間電圧Ｖdsが急激に上昇する。ドレイン−ソース間電圧Ｖdsが入力電圧Ｖｉに達すると、ダイオード８，９がターンオンし、直流電源２の負極側→ダイオード９→一次巻線10ａ→ダイオード８→直流電源２の正極側に至る経路をリセット電流Ｉｒが流れ、トランス10の磁気エネルギーが直流電源２に回生される。このとき、ドレイン−ソース間電圧Ｖdsは入力電圧Ｖｉにクランプされており、リセット電流Ｉｒによるトランス10の磁気エネルギーの回生が進むと、当該磁気エネルギーの減少に伴いリセット電流Ｉｒが時間と共に減少していく。そして、リセット電流が０になると、ドレイン−ソース間電圧Ｖdsが次第に減少していき、最終的には、ダイオード８，９の寄生容量等のバランスによりドレイン−ソース間電圧Ｖdsが入力電圧Ｖｉの１／２付近まで減少することとなる。
特開平７−１７７７４１号公報

しかし、カスケードフォワードコンバータ１のような従来のスイッチング電源装置では、通常、スイッチング素子６，７に供給されるパルス駆動信号の最大デューティＤmax（１周期における最大オン比率）が５０％までに制限されるため、入力電圧Ｖｉが低い低入力時（又は入力遮断時等）に、出力電圧Ｖｏの定格値が保持できなくなるという問題があった。一般に、カスケードフォワードコンバータ１などのコンバータでは、トランス10へ印加する電圧が一方向であるため、スイッチング素子６，７のオフ期間Ｔoffにトランス10の磁束をリセットしないとコアが磁気飽和を起こして、一次側回路に過電流が流れてしまう。そこで、トランスの磁束密度を表すＥＴ積（印加電圧とその印加時間との積）から導き出されるリセット条件Ｖｉ・Ｄmax＜Ｖｒ（１−Ｄmax）を満たす必要がある。なお、Ｖｒはスイッチング素子６，７のオフ時に一次巻線10ａに発生するリセット電圧である。カスケードフォワードコンバータ１では、リセット電圧Ｖｒがスイッチング素子６，７のオフ期間Ｔoffにおけるドレイン−ソース間電圧Ｖdsとなるが、前述したようにドレイン−ソース間電圧Ｖdsが入力電圧Ｖｉでクランプされてしまうため、リセット電圧Ｖｒを入力電圧Ｖｉ以上にすることができない。従って、当該リセット条件においてＶｒ＝ＶｉとするとＤmax＜０．５となり、最大デューティＤmaxが５０％までに制限されていた。低入力時には出力電圧Ｖｏを維持するために、当該デューティを高くする必要があるが、当該デューティを５０％以上にすることができず、出力電圧Ｖｏを維持することが困難であった。

また、スイッチング素子６，７のスイッチング動作（オン・オフ動作）により、スイッチング損失やサージが発生し、機器自体の性能低下やノイズを発生させるという問題があった。近年、スイッチング電源装置の高性能化・小型化などに伴いスイッチング周波数が高周波化しており、このようなスイッチング損失やサージの影響が顕著となっている。

そこで本発明は上記問題点に鑑み、最大デューティの制限を緩和して、出力電圧の保持時間を長く延ばすことを可能とし、さらにスイッチング動作に伴うスイッチング損失やサージを低減することができるスイッチング電源装置を提供することを目的とする。

本発明における請求項１のスイッチング電源装置では、一次巻線と二次巻線を有するトランスと、前記一次巻線とこの一次巻線の一端に接続された第１のスイッチング素子と前記一次巻線の他端に接続された第２のスイッチング素子とからなる直列回路と、正極側が前記第１のスイッチング素子となる一方、負極側が前記第２のスイッチング素子となり、前記直列回路に入力電圧を供給する直流電源と、前記一次巻線の他端から前記直流電源の正極側へ電流をバイパスする第１の電流路と、前記直流電源の負極側から前記一次巻線の一端へ電流をバイパスする第２の電流路とを備え、前記第１のスイッチング素子及び前記第２のスイッチング素子をオン・オフ動作させることにより前記一次巻線に断続的に前記入力電圧を印加し、前記二次巻線から出力電圧を取り出すスイッチング電源装置において、コンデンサとスイッチ素子とからなるアクティブクランプ回路を前記第１の電流路及び／又は第２の電流路に設けている。

本発明は、スイッチング素子のオフ時に一次巻線に発生するリセット電圧を高くすることにより、最大デューティの制限を緩和できることに着目してなされたものであり、アクティブクランプ回路が、リセット電圧のクランプ電圧値を、入力電圧より高い電圧値にシフトさせることにより、当該リセット電圧を入力電圧以上とすることができるため、スイッチング素子の最大デューティが５０％に制限されず、低入力時でも出力電圧の保持時間を長く延ばすことができる。また、アクティブクランプ回路の共振作用により、スイッチング素子のターンオンとターンオフ時における端子間電圧を零にする、いわゆるＺＶＳ（Zero Voltage Switching）が実現され、スイッチング損失やサージを低減することができる。

本発明の請求項１によると、最大デューティの制限を緩和して、出力電圧の保持時間を長く延ばすことを可能とし、さらにスイッチング動作に伴うスイッチング損失やサージを低減することができるスイッチング電源装置を提供することができる。

以下、添付図面を参照しながら、本発明におけるスイッチング電源装置の好ましい実施例を説明する。なお、従来例と同一箇所には同一符号を付し、共通する部分の説明は重複するため極力省略する。

図１は、本実施例におけるカスケードフォワードコンバータ１の回路構成を示したものである。本実施例においてもスイッチング電源装置としての基本構成は従来のものと同じである。すなわち、カスケードフォワードコンバータ１に入力電圧Ｖｉを入力する直流電源２の両端間には、ハイサイド側となるスイッチング素子６とトランス10の一次巻線10ａとローサイド側となるスイッチング素子７とからなる直列回路が接続されると共に、コンデンサ５が並列接続されており、スイッチング素子６，７のゲートには、パルス駆動信号を供給するスイッチング制御手段11が接続されている。なお、スイッチング素子６のドレイン−ソース間には、ソースからドレインへ導通するボディダイオード６ａと寄生容量６ｂとが並列接続されるよう存在している。同様に、スイッチング素子７のドレイン−ソース間には、ソースからドレインへ導通するボディダイオード７ａと寄生容量７ｂとが並列接続されるよう存在している。

また、トランス10の二次巻線10ｂには、該二次巻線10ｂに誘起された誘起電圧を整流平滑するための、整流ダイオード15と、フライホイールダイオード16と、チョークコイル17と、平滑コンデンサ18とからなる整流平滑回路が接続され、この平滑コンデンサ18の両端間に、負荷21に出力電圧Ｖｏを供給するための一対の出力端子19，20が設けられている。

本実施例においても、スイッチング素子６のドレインと一次巻線10ａの非ドット側との間には、スイッチング素子６のドレイン側がダイオード８のカソード、一次巻線10ａの非ドット側がダイオード８のアノードとなるよう、ダイオード８が接続されるが、本実施例では、スイッチング素子７のソースと一次巻線10ａのドット側との間には、コンデンサ12とＭＯＳＦＥＴ13との直列回路からなるアクティブクランプ回路３が挿入されている。より詳細には、一次巻線10ａのドット側にコンデンサ12の一端が接続され、コンデンサ12の他端にはＭＯＳＦＥＴ13のドレインが接続され、ＭＯＳＦＥＴ13のソースにはスイッチング素子７のソースひいては直流電源２の負極側が接続されている。なお、ＭＯＳＦＥＴ13のドレイン−ソース間には、ソースからドレインへ導通するボディダイオード13ａと寄生容量13ｂとが並列接続されるよう存在している。また、ＭＯＳＦＥＴ13のゲートにはアクティブクランプ制御手段14が接続されており、後述するように、スイッチング素子６，７のオン・オフ切り換えの際にスイッチング素子６，７とＭＯＳＦＥＴ13が共にオフとなる短いデッドタイムをオフ期間Ｔoffに設けて、アクティブクランプ制御手段14がＭＯＳＦＥＴ13をオフ期間Ｔoffではオンし、オン期間Ｔonではオフする。

次に上記構成についてカスケードフォワードコンバータ１の動作と共にその作用を説明する。

カスケードフォワードコンバータ１の運転時には、スイッチング制御手段11が同期したパルス駆動信号をスイッチング素子６，７のゲートにそれぞれ供給し、スイッチング素子６，７を同時にスイッチングさせることにより、直流電源２から入力電圧Ｖｉがトランス10の一次巻線10ａに断続的に印加される。そして、トランス10の二次巻線10ｂに誘起された電圧は、整流ダイオード15とフライホイールダイオード16で整流された後、チョークコイル17と平滑コンデンサ18とにより平滑され、出力端子19，20間に接続された負荷21へ直流出力電圧Ｖｏとして出力される。

まず、オン期間Ｔonでは、スイッチング素子６，７が導通しているため、トランス10の一次巻線10ａに入力電圧Ｖｉが印加され、一次巻線10ａのドット側から非ドット側へ励磁電流が流れる。同時に、アクティブクランプ回路３の両端間にも入力電圧Ｖｉが印加されるため、コンデンサ12とＭＯＳＦＥＴ13の寄生容量13ｂとの合成容量が充電される。この状態では、スイッチング素子６，７の寄生容量６ｂ，７ｂは充電されていない（ソース−ドレイン間電圧０Ｖ）ため、ＺＶＳに基づいてスイッチング素子６，７をターンオフ可能となる。

ＺＶＳに基づいてスイッチング素子６，７がターンオフし、オフ期間Ｔoffに移行すると、一次巻線10ａを流れる励磁電流が遮断される。オフ期間Ｔoffに移行した直後は、第１のデッドタイムとなり、スイッチング素子６，７とＭＯＳＦＥＴ13が共にオフとなる。一次巻線10ａの励磁電流が遮断されたことにより、トランス10に蓄えられた磁気エネルギーにより、スイッチング素子７の寄生容量７ｂが充電され、当該ドレイン−ソース間電圧Ｖdsが急激に上昇する。ドレイン−ソース間電圧Ｖdsが入力電圧Ｖｉに達すると、ダイオード８がターンオンし、直流電源２の負極側→寄生容量13ｂ（ボディダイオード13ａ）→コンデンサ12→一次巻線10ａ→ダイオード８→直流電源２の正極側に至る経路をリセット電流Ｉｒが流れ、トランス10の磁気エネルギーと前記合成容量に充電されたエネルギーが直流電源２に回生される。寄生容量13ｂが放電し終わるとボディダイオード13ａがターンオンし、ＭＯＳＦＥＴ13のドレイン−ソース間電圧が０Ｖに維持される。そのため、ＺＶＳに基づいてＭＯＳＦＥＴ13をターンオン可能となる。

コンデンサ12はオン期間Ｔonでの充電電流とは逆方向に流れるリセット電流Ｉｒにより放電され続け、最終的には負方向の電圧（−Ｖｃ）が充電される。このとき、一次巻線10ａの非ドット側の電位を示すスイッチング素子７のドレイン−ソース間電圧Ｖdsは入力電圧Ｖｉにクランプされているが、一次巻線10ａのドット側の電位を示すコンデンサ12の端子間電圧が（−Ｖｃ）となるため、一次巻線10ａの両端に発生するリセット電圧ＶｒはＶｒ＝Ｖｉ−（−Ｖｃ）＝Ｖｉ＋Ｖｃとなる。従って、トランス10の一次巻線10ａに入力電圧Ｖｉ以上のリセット電圧Ｖｒを印加することができる。ここで、リセット条件Ｖｉ・Ｄmax＜Ｖｒ（１−Ｄmax）を検討する。当該条件式をＤmaxについて変形すると、Ｖｒ＝Ｖｉ＋Ｖｃを用いて、Ｄmax＜（Ｖｉ＋Ｖｃ）／（２Ｖｉ＋Ｖｃ）と表される。この条件式では、Ｖｃの値を大きくすることにより、Ｄmaxの上限値を１（１００％）に近づけることができる。よって、５０％までとなる最大デューティＤmaxの制限を緩和して、出力電圧Ｖｏの保持時間を長く延ばすことが可能となる。

リセット電流Ｉｒによるトランス10の磁気エネルギーの回生が進むと、当該磁気エネルギーの減少に伴いリセット電流Ｉｒが時間と共に減少していく。ここで、ＺＶＳに基づいてＭＯＳＦＥＴ13をターンオンさせる。トランス10の磁束がリセットされると、スイッチング素子７の寄生容量７ｂに充電されたエネルギーが放電し、一次巻線10ａの非ドット側からドット側へ励磁電流が流れ、トランス10がオン期間Ｔonの時とは逆方向に励磁される。当該励磁電流は、スイッチング素子６の寄生容量６ｂとコンデンサ12に流入するため、スイッチング素子６のドレイン−ソース電圧は減少し、一方コンデンサ12の端子間電圧は（−Ｖｃ）から正方向へ増加することとなる。

そして、ＺＶＳに基づいてＭＯＳＦＥＴ13をターンオフさせると、第２のデッドタイムとなり、スイッチング素子６，７とＭＯＳＦＥＴ13が共にオフとなる。ＭＯＳＦＥＴ13がターンオフすると、コンデンサ12へ流入する一次巻線10ａの励磁電流が減少するため、トランス10に蓄えられた磁気エネルギーが放出され、直流電源２の負極側→寄生容量７ｂ（ボディダイオード７ａ）→一次巻線10ａ→寄生容量６ｂ（ボディダイオード６ａ）→直流電源２の正極側に至る経路を電流が流れ、トランス10の磁気エネルギーと寄生容量６ｂ，７ｂに充電されたエネルギーが直流電源２に回生される。寄生容量６ｂ，７ｂが放電し終わるとボディダイオード６ａ，７ａがターンオンし、スイッチング素子６，７のドレイン−ソース間電圧が０Ｖに維持される。そのため、ＺＶＳに基づいてスイッチング素子６，７をターンオン可能となる。

このような一連のスイッチングサイクルを繰り返すことにより、スイッチング素子６，７のターンオンとターンオフ時における端子間電圧を零にする、いわゆるＺＶＳが実現され、スイッチング損失やサージを低減することができる。

以上のように本実施例では、一次巻線10ａと二次巻線10ｂを有するトランス10と、一次巻線10ａとこの一次巻線10ａの一端に接続された第１のスイッチング素子６と一次巻線10ａの他端に接続された第２のスイッチング素子７とからなる直列回路と、正極側がスイッチング素子６となる一方、負極側がスイッチング素子７となり、前記直列回路に入力電圧Ｖｉを供給する直流電源２と、一次巻線10ａの他端から直流電源２の正極側へ電流をバイパスする第１の電流路と、直流電源２の負極側から一次巻線10ａの一端へ電流をバイパスする第２の電流路とを備え、スイッチング素子６及びスイッチング素子７をオン・オフ動作させることにより一次巻線10ａに断続的に入力電圧Ｖｉを印加し、二次巻線10ｂから出力電圧Ｖｏを取り出すスイッチング電源装置としてのカスケードフォワードコンバータ１において、コンデンサ12とスイッチ素子としてのＭＯＳＦＥＴ13とからなるアクティブクランプ回路３を前記第１の電流路及び／又は第２の電流路に設けている。

本発明は、スイッチング素子６，７のオフ時に一次巻線10ａに発生するリセット電圧Ｖｒを高くすることにより、最大デューティＤmaxの制限を緩和できることに着目してなされたものであり、アクティブクランプ回路３が、リセット電圧Ｖｒのクランプ電圧値を、入力電圧Ｖｉより高い電圧値にシフトさせることにより、当該リセット電圧Ｖｒを入力電圧Ｖｉ以上とすることができるため、スイッチング素子６，７の最大デューティＤmaxが５０％に制限されず、低入力時でも出力電圧Ｖｏの保持時間を長く延ばすことができる。また、アクティブクランプ回路３の共振作用により、スイッチング素子６，７のターンオンとターンオフ時における端子間電圧を零にする、いわゆるＺＶＳ（Zero Voltage Switching）が実現され、スイッチング損失やサージを低減することができる。以上により、最大デューティＤmaxの制限を緩和して、出力電圧Ｖｏの保持時間を長く延ばすことを可能とし、さらにスイッチング動作に伴うスイッチング損失やサージを低減することができるスイッチング電源装置を提供することができる。

なお、本発明は、上記実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。アクティブクランプ回路３は、トランス10から見たリセット電圧Ｖｒにツェナー電圧Ｖｚを重畳することができればよく、例えばハイサイド側やハイサイド側，ローサイド側の両方に設けてもよい。

本発明の第１実施例におけるスイッチング電源装置の構成を示す回路図である。従来例におけるスイッチング電源装置の構成を示す回路図である。

符号の説明

１カスケードフォワードコンバータ（スイッチング電源装置）
２直流電源
３アクティブクランプ回路
６スイッチング素子（第１のスイッチング素子）
７スイッチング素子（第２のスイッチング素子）
10 トランス
10ａ一次巻線
10ｂ二次巻線
12 コンデンサ
13 ＭＯＳＦＥＴ（スイッチ素子）

Claims

一次巻線と二次巻線を有するトランスと、前記一次巻線とこの一次巻線の一端に接続された第１のスイッチング素子と前記一次巻線の他端に接続された第２のスイッチング素子とからなる直列回路と、
正極側が前記第１のスイッチング素子となる一方、負極側が前記第２のスイッチング素子となり、前記直列回路に入力電圧を供給する直流電源と、
前記一次巻線の他端から前記直流電源の正極側へ電流をバイパスする第１の電流路と、前記直流電源の負極側から前記一次巻線の一端へ電流をバイパスする第２の電流路とを備え、前記第１のスイッチング素子及び前記第２のスイッチング素子をオン・オフ動作させることにより前記一次巻線に断続的に前記入力電圧を印加し、前記二次巻線から出力電圧を取り出すスイッチング電源装置において、コンデンサとスイッチ素子とからなるアクティブクランプ回路を前記第１の電流路及び／又は第２の電流路に設けたことを特徴とするスイッチング電源装置。