JP5333485B2 - 電力変換装置 - Google Patents

Description

本発明は、パワーＭＯＳＦＥＴ等のスイッチング素子を用いた、直流電源の電力変換装置に関する。

パワーＭＯＳＦＥＴ等のスイッチング素子を用いた直流電源の電力変換装置として、例えば直流電力を交流電力に変換するインバータや、ＤＣ−ＤＣコンバータ等がある。

図１４は、インバータ回路の一相分についての基本となるハーフブリッジ回路を示す図で、図１４（ａ）は、電力変換装置９０の回路図であり、図１４（ｂ）は、図１４（ａ）に示す電力変換装置９０の動作を説明するタイムチャートで、スイッチング素子ＳＷ１をＯＮした時の電流ＩＳ１と電圧Ｖ２の立ち上り特性を拡大して示した図である。

図１４（ａ）に示す一点鎖線で囲った電力変換装置９０は、ハイサイドのスイッチング素子ＳＷ１とローサイドのスイッチング素子ＳＷ２を備えている。このハイサイドとローサイドのスイッチング素子ＳＷ１，ＳＷ２を相補的に動作させることで、直流電圧Ｅ１を交流電圧に変換し、誘導性の負荷ＬＤに対して電力を供給する。

図１４（ａ）のスイッチング素子ＳＷ１，ＳＷ２には、例えばパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated GateBipolar Transistor）、スーパージャンクション（ＳＪ）−ＭＯＳＦＥＴ等が使用される。これらのスイッチング素子ＳＷ１，ＳＷ２には、いずれも、図１４（ａ）に示す寄生の（ボディ）ダイオードＤ１，Ｄ２が存在し、誘導性の負荷ＬＤを駆動する際には、該ボディダイオードＤ１，Ｄ２をフリーホイールダイオード（freewheeling diode）として機能させることが多い。しかしながら、このボディダイオードＤ１，Ｄ２の逆回復（reverse-recovery）特性は一般に悪いため、以下に示すように、大きな逆回復電流（逆回復時に、ダイオードの逆方向に流れる電流）が発生すると共に、サージ電圧やリンギングと呼ばれる共振現象が誘起される。

インバータ回路では、通常、ハイサイドとローサイドのスイッチング素子ＳＷ１，ＳＷ２が同時にオンして電源短絡が発生するのを防ぐため、図１４（ｂ）に示すように、デッドタイムと呼ばれるスイッチング素子ＳＷ１，ＳＷ２が同時にオフする期間（デッドタイムΔｔｄ）を、数μｓ設けている。デッドタイムΔｔｄ中において誘導性の負荷ＬＤからローサイドのボディダイオードＤ２に順方向の循環電流が流れている状態で、ハイサイドのスイッチング素子ＳＷ１をＯＮすると、負荷電流がスイッチング素子ＳＷ１を流れる電流ＩＳ１に切り替わる。このとき、ボディダイオードＤ２には逆方向の電圧が印加され、図１４（ｂ）の電流ＩＳ１の波形と電圧Ｖ２の波形に示すように、大きな逆回復電流が重畳されて、電流サージと電圧サージが発生する。更に、ボディダイオードＤ２の内部の少数キャリアが消滅して、ボディダイオードＤ２がＯＦＦした後も、配線の寄生インダクタンスと寄生抵抗およびスイッチング素子ＳＷ１とボディダイオードＤ１の容量でリンギング（継続的な共振現象）が発生し、ノイズの原因となる。

上記逆回復電流の問題を解決する手段の一例が、主発振素子と同期整流素子を備えたスイッチング電源装置に関する、特開２００９−２７３２３０号公報（特許文献１）に開示されている。

図１５（ａ），（ｂ）は、特許文献１に開示されたスイッチング電源装置２０の構成と、該スイッチング電源装置２０における逆回復電流の抑制動作を説明する図であり、図１５（ｃ）は、スイッチング電源装置２０における各スイッチのタイミングチャートである。尚、図１５（ａ），（ｂ）に示すスイッチング電源装置２０の各動作状態は、それぞれ、図１５（ｃ）に示した期間Ｄ，Ｅでの動作状態に対応している。また、図１５（ｃ）に示す制御パルスＶｇａ，Ｖｇｂ，Ｖｇｃは、それぞれ、図１５（ａ）に示す主発振素子ＴＲ１、同期整流素子ＳＲ１、および補助スイッチ素子Ｑ１の制御パルスである。

特許文献１に開示されたスイッチング電源装置２０は、図１５（ａ）に示すように、入力電圧を所望の直流電圧に変換して負荷ＬＤに電力供給するスイッチング電源装置で、入力電源Ｅに直列接続された主発振素子ＴＲ１と、相補的にオン・ＯＦＦする同期整流素子ＳＲ１と、同期整流素子ＳＲ１の両端に接続され、インダクタＬｏとコンデンサＣｏを直列接続した平滑回路１６に向けて電流供給可能な向きに接続された寄生ダイオードＤＳＲ１を有する。また、寄生ダイオードＤＳＲ１の両端には、制御回路によって駆動される補助スイッチ素子Ｑ１と補助コンデンサＣ１との直列回路からなる整流補助回路２２を備える。

上記スイッチング電源装置２０において、図１５（ａ）に示す期間Ｄの動作状態では、主発振素子ＴＲ１がＯＦＦするとともに、同期整流素子ＳＲ１がＯＮする。また、補助スイッチ素子Ｑ１は、ＯＦＦしている。従って、図１５（ａ）に点線矢印で示すように、インダクタＬｏに発生する逆起電力によって、コンデンサＣｏおよび負荷ＬＤ、同期整流素子ＳＲ１を通る経路に電流が流れ、インダクタＬｏに蓄積された励磁エネルギーが放出される。このとき、同期整流素子ＳＲ１の導通抵抗が十分小さいため、寄生ダイオードＤＳＲ１には、リカバリ電流（逆回復電流）の原因となる逆回復電荷を蓄積する順方向の電流は流れない。

次に、図１５（ｃ）のタイミングチャートに示す期間Ｄから期間Ｅへの切り替わりにおいて、主発振素子ＴＲ１はＯＦＦしている状態を維持したまま同期整流素子ＳＲ１がターンＯＦＦし、デッドタイム状態に入る。また、この同期整流素子ＳＲ１がターンＯＦＦするタイミングに連動して、図示してあるように同時もしくは図では判別できないが若干遅れて、補助スイッチ素子Ｑ１がＯＮする。該若干の遅れは、同期整流素子ＳＲ１が実質的にＯＦＦしてから補助スイッチ素子Ｑ１が実質的にＯＮするタイミングが逆転しないようにするために設けるものであり、同期整流素子ＳＲ１や補助スイッチ素子Ｑ１の動作速度、および、配線パターンに存在する寄生インダクタンスや寄生容量を加味して決定される値であり、ゼロからデッドタイムの期間Δｔｄの範囲で調整される。

従って、図１５（ｂ）に示す期間Ｅの動作状態では、電源電圧と略等しい電圧に充電されている補助コンデンサＣ１は、補助スイッチ素子Ｑ１、インダクタＬｏ、コンデンサＣｏおよび負荷ＬＤを通る図中に点線矢印で示した経路に電流を供給して放電する。このとき、補助コンデンサＣ１は、所定の値以上の容量を備えている。従って、上記の放電により電荷が一部放出されても、両端電圧は、所定の電圧以上に保持される。これにより、補助コンデンサＣ１は、放電動作を続けることになり、寄生ダイオードＤＳＲ１には、逆回復電流の原因となる順方向電流が流れない。

以上のように、図１５に示すスイッチング電源装置２０では、同期整流素子ＳＲ１をターンＯＦＦするデッドタイム初期において、充電したコンデンサＣｏの放電電流が負荷ＬＤに向かって流れるルートをできるだけ早く作り、寄生ダイオードＤＳＲ１に負荷電流が流れないようにする。これによって、同期整流素子ＳＲ１のＯＦＦ中に寄生ダイオードＤＳＲ１に蓄積キャリアが存在しないようにして、主発振素子ＴＲ１がターンＯＮした時、逆回復電流が流れないようにしている。

特開２００９−２７３２３０号公報

特許文献１のスイッチング電源装置２０においては、図１５（ｂ）に示すように、期間Ｅの動作状態において寄生ダイオードＤＳＲ１に逆回復電流の原因となる順方向電流を流さないようにしているため、図１４（ｂ）で説明した大きな逆回復電流に起因する電流サージと電圧サージを抑制することができる。

しかしながら、図１５（ｃ）に示すタイミングチャートで制御されるスイッチング電源装置２０では、デッドタイム中の図１５（ｂ）に示す期間Ｅの動作状態において、図中に点線矢印で示した経路に電流を流し続けるため、大きな容量の補助コンデンサＣ１が必要であり、該補助コンデンサＣ１で大きな損失が発生してしまう。特に、主発振素子ＴＲ１等に加わる電流ストレスを軽減するため、特許文献１の図４の実施形態で開示されている抵抗とダイオードによる時定数切換回路を整流補助回路に入れた構成のスイッチング電源装置では、デッドタイム中、該時定数切換回路の抵抗による損失も発生する。

また、特許文献１には、同期整流素子ＳＲ１がＯＦＦするタイミングと補助スイッチ素子Ｑ１がＯＮするタイミングが逆転して補助スイッチ素子Ｑ１がショートしないように、若干の遅れを設けることが記載されている。しかしながら、そのような若干の遅れの最適設定値は、寄生インダクタンスや寄生容量の値に依存する。このため、スイッチング電源装置２０のように、同期整流素子ＳＲ１がターンＯＦＦするタイミングに連動して補助スイッチ素子Ｑ１をＯＮさせる制御は、最適制御が困難であり、安全性の面からも好ましくない。

そこで本発明は、パワーＭＯＳＦＥＴ等のスイッチング素子を用いた直流電源の電力変換装置であって、逆回復電流に起因する電流サージと電圧サージを抑制できると共に、安全かつ最適な制御が可能であり、デッドタイム中における損失を従来に較べてより低減することのできる電力変換装置を提供することを目的としている。

請求項１に記載の電力変換装置は、直流電源に接続するハイサイドとローサイドの直列接続された２つの主回路を備え、該２つの主回路の接続点から誘導性の負荷に電力が供給される電力変換装置であって、前記２つの主回路が、それぞれ、第１スイッチング素子と、該第１スイッチング素子の両端間に逆並列に接続されたダイオードとからなり、前記２つの主回路における第１スイッチング素子が、交互にＯＮ状態になるよう切り替え制御されると共に、該切り替え時において、２つの第１スイッチング素子が共にＯＦＦ状態となるデッドタイムが設けられてなり、前記２つの主回路のうち少なくとも一方の主回路におけるダイオードが、前記デッドタイムにおいて、フリーホイールダイオードとして用いられ、直列接続された第２スイッチング素子とコンデンサからなる副回路が、前記フリーホイールダイオードとして用いられるダイオードの主回路に並列接続されてなり、前記副回路が並列接続されている主回路の第１スイッチング素子がＯＦＦ状態で、もう一方の主回路における第１スイッチング素子がターンＯＮするタイミングを基準時とし、前記デッドタイムにおいて、前記副回路における第２スイッチング素子が、前記基準時より前記コンデンサの放電時間だけ先行してターンＯＮするように設定されてなることを特徴としている。

上記電力変換装置は、直流電力を交流電力に変換するインバータやＤＣ−ＤＣコンバータ等への適用が可能な電力変換装置で、従来の一般的な電力変換装置と同様に、直流電源に接続するハイサイドとローサイドの直列接続された２つの主回路を備える。上記２つの主回路は、それぞれ、第１スイッチング素子と該第１スイッチング素子の両端間に逆並列に接続されたダイオードとからなり、ハイサイドとローサイドの該第１スイッチング素子が交互にＯＮ状態になるよう切り替え制御して相補的に動作させ、誘導性の負荷に対して電力を供給する。上記２つの主回路における第１スイッチング素子には、例えばパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、スーパージャンクション（ＳＪ）−ＭＯＳＦＥＴ等を使用することができる。

また、上記２つの主回路において第１スイッチング素子の両端間に逆並列に接続されているダイオードは、第１スイッチング素子に外付けするダイオード、および第１スイッチング素子に内在する寄生のボディダイオードのいずれであってもよい。第１スイッチング素子に内在する寄生のボディダイオードを利用する場合は、外付けダイオードを利用する場合に較べて、小型化と低コスト化が可能である。

上記電力変換装置においては、上述した２つの第１スイッチング素子を相補的に動作させて誘導性の負荷に対して電力を供給する際、直列接続された２つの主回路による電源の短絡を防止するため、２つの第１スイッチング素子が共にＯＦＦ状態となるデッドタイムが、数μｓ程度の時間で設けられている。そして、一方の主回路の第１スイッチング素子に逆並列に接続されているダイオードを、該第１スイッチング素子がターンＯＦＦしてデッドタイムに入った後、所謂フリーホイールダイオード（freewheeling diode）として機能させている。すなわち、デッドタイム中、該ダイオードにおいて、誘導性の負荷から該ダイオードの順方向に電流が流れるようにして、負荷電流を継続させる。

一方、デッドタイム中においてフリーホイールダイオードとして機能している上記ダイオードは、大きな電流が流れて、多量の電荷（逆回復電荷）が注入（蓄積）されている状態にある。この状態でもう一方の主回路の第１スイッチング素子がターンＯＮすると、負荷電流が該第１スイッチング素子を流れる電流に切り替わると共に、上記フリーホイールダイオードには逆方向の電圧が印加されて、上記逆回復電荷による逆回復電流が流れる。このため、該逆回復電流が上記ターンＯＮした第１スイッチング素子の電流に重畳されて、電流サージと電圧サージが発生する。また、後述するリンギングと呼ばれる共振現象が誘起されると共に、上記逆回復電流は大きな電力損失となり、従来の電力変換装置においては、電力変換の高効率化を阻害する大きな要因であった。特に、上記ダイオードとして第１スイッチング素子に寄生するボディダイオードを利用する場合には、ボディダイオードの逆回復特性が一般に悪いため、大きな電力損失となる。

上記フリーホイールダイオードにおける逆回復電流の問題は、背景技術において説明した従来の電力変換装置における基本的な問題であり、この対策として、リカバリ（逆回復）時間が短く設計されたファスト・リカバリ・ダイオードの採用や補助回路による電流サージと電圧サージの防止等、従来から種々の方法が検討されてきている。しかしながら、これまで検討されてきている逆回復電流の対策方法は、いずれも、高価であったり、電力損失の抑制が不十分であったりする。また、上述したリンギングの防止についても、未解決である。

そこで上記問題を解決するため、請求項１に記載の電力変換装置は、直列接続された第２スイッチング素子とコンデンサからなる副回路を、フリーホイールダイオードとして用いられるダイオードの主回路に並列接続した回路構成を採用している。そして、該副回路の駆動を、以下のように設定している。すなわち、副回路が並列接続されている主回路の第１スイッチング素子がＯＦＦ状態で、もう一方の主回路における第１スイッチング素子がターンＯＮするタイミングを基準時とし、デッドタイムにおいて、該副回路における第２スイッチング素子が、基準時より前記コンデンサの放電時間だけ先行してターンＯＮするように設定している。

上記電力変換装置において、副回路が並列接続されている主回路の第１スイッチング素子がターンＯＦＦしてデッドタイムに入ったとき、同じ主回路のダイオードに順方向の電流が流れて、逆回復電荷が該ダイオードに蓄積される。しかしながら、上記電力変換装置によれば、副回路のコンデンサを予め充電しておき、該充電した電荷をデッドタイム中の基準時に先行する上記放電時間で放電させることによって、デッドタイム初期にダイオードに蓄積される逆回復電荷を、デッドタイム後期の上記放電時間で消滅させることができる。言い換えれば、コンデンサからダイオードに向かって流れる放電電流をダイオードに流れている順方向の循環電流より大きくし、該循環電流を０にしてから、逆回復電荷を消滅させる。従って、上記電力変換装置においては、もう一方の主回路の第１スイッチング素子が基準時でターンＯＮしても、逆回復電荷による電流サージや電圧サージが発生せず、逆回復電流による電力損失も無くすことができる。

また、第１スイッチング素子がＯＮしたことにより、電流が、電源からターンＯＮした第１スイッチング素子と副回路を通じ、ＧＮＤまで流れる。この電流ループの副回路には、コンデンサが導入されているため、副回路を設けない場合に較べて、基板上の寄生インダクタンスに起因する継続的な共振（リンギング）を抑えることができる。従って、上記コンデンサがない場合に較べて、リンギングに対する基板上の寄生インダクタンスの影響が小さくなり、配線回路の設計自由度が上がる。さらに、第１スイッチング素子がＯＮしたことにより、コンデンサが再充電され、次の放電のための準備ができる。

また、背景技術で説明した特許文献１のスイッチング電源装置は、上記電力変換装置と同様な構成の補助スイッチ素子と補助コンデンサからなる整流補助回路を持ってはいるものの、デッドタイム初期に負荷電流の経路をできるだけ早く該整流補助回路を通る経路に切り替えて、ダイオードに順方向電流が流れないように駆動するものであった。このため、前述したように大きな容量の補助コンデンサが必要であり、デッドタイム中には該補助コンデンサに負荷電流が流れ続け、補助コンデンサでの損失が大きくなってしまう問題がある。また、該スイッチング電源装置において、同期整流素子がターンＯＦＦするタイミングに連動して補助スイッチ素子をＯＮさせる制御は、最適制御が困難であり、安全性の面からも好ましくなかった。

これに対して、上記電力変換装置における副回路の駆動制御は、デッドタイム中において基準時より放電時間だけ先行して副回路のコンデンサを放電させることで、コンデンサに予め充電した電荷をできるだけダイオードに蓄積される逆回復電荷のキャンセルだけに用いようとするものである。従って、上記電力変換装置における副回路のコンデンサは、特許文献１のスイッチング電源装置における補助コンデンサに較べて、小さな容量であってよい。また、上記した電力変換装置の駆動制御は、従来の特許文献１のスイッチング電源装置の駆動制御に較べて、副回路のコンデンサに電流が流れる時間を短縮することができる。このため、従来のスイッチング電源装置に較べて、デッドタイム中の副回路のコンデンサでの損失をより低減し、該損失を最小化することができる。さらに、上記した電力変換装置の駆動制御は、後述するように最適制御が容易であり、放電時間や放電電荷が若干ずれても安全性が損なわれることがない。

以上のようにして、上記電力変換装置は、パワーＭＯＳＦＥＴ等のスイッチング素子を用いた直流電源の電力変換装置であって、逆回復電流に起因する電流サージと電圧サージを抑制できると共に、安全かつ最適な制御が可能であり、デッドタイム中における損失を従来に較べてより低減することのできる電力変換装置となっている。

上記電力変換装置において、副回路のコンデンサに予め充電した電荷でダイオードに蓄積される逆回復電荷を完全に消滅させるためには、少なくとも、ダイオードに蓄積される逆回復電荷より多量の電荷を副回路のコンデンサに充電しておく必要がある。

従って、上記電力変換装置においては、請求項２に記載のように、前記第２スイッチング素子をターンＯＮするタイミングにおいて、前記コンデンサの充電電荷が、前記フリーホイールダイオードに蓄積される逆回復電荷より大きく設定されてなることが好ましい。しかしながら、コンデンサの充電電荷がフリーホイールダイオードに蓄積される逆回復電荷より小さい場合であっても、逆回復電荷による電流サージや電圧サージを抑制する効果は、ある程度得ることができる。

上記電力変換装置においては、さらに請求項３に記載のように、前記コンデンサの放電によって、前記基準時において、前記フリーホイールダイオードを空乏化する逆電荷が蓄積されてなるようにすることができる。これによって、「ソフトスイッチング」の効果を得ることができ、更なるスイッチング損失の低減が可能となる。

上記電力変換装置は、請求項４に記載のように、前記コンデンサが、並列接続された複数のコンデンサからなり、前記デッドタイムにおいて、前記負荷に流れる電流を計測して、前記第２スイッチング素子がターンＯＮする前に、前記放電時間に用いる前記複数のコンデンサの組み合わせを選択するように構成されていてもよい。

これによれば、負荷電流の大きさに応じて変化するダイオードに蓄積される逆回復電荷量に対応して、該逆回復電荷のキャンセルに必要十分なコンデンサからの放電電荷量を、上記複数のコンデンサの組み合わせを選択することで最適化することができる。

上記電力変換装置においては、請求項５に記載のように、前記副回路における第２スイッチング素子が、前記基準時でターンＯＮした第１スイッチング素子がターンＯＦＦする前に、ターンＯＦＦするように設定されてなることが好ましい。これによれば、副回路の第２スイッチング素子がＯＮ状態を継続したまま、基準時に第１スイッチング素子がターンＯＮするタイミングで、コンデンサを放電から充電へ切り替えることができる。従って、これによれば、コンデンサの充放電の制御を簡略化することができる。

また、上記電力変換装置においては、例えば請求項６に記載のように、前記放電時間が、前記デッドタイムの１／２より短い時間に設定されてなる構成であってよい。２つの主回路による電源短絡を確実に防止するためには、前述したように、数μｓ程度のデッドタイムが必要である。一方、コンデンサの放電時間は、一般的に該デッドタイムより十分短くできるため、デッドタイムの１／２より短い時間に設定して、コンデンサに電流が流れる時間をできるだけ短くする設定であってよい。

上記電力変換装置においては、請求項７に記載のように、前記副回路において、抵抗が、前記第２スイッチング素子およびコンデンサと共に直列接続されてなることが好ましい。

上記抵抗は、コンデンサの充放電電流（充放電時間）の制御に利用することができる。すなわち、該抵抗を挿入していない電力変換装置では、コンデンサの放電時間および実質的な充電時間は、瞬時である。これに対して、副回路に該抵抗を挿入した電力変換装置では、コンデンサの充放電電流が小さくなり、放電時間および実質的な充電時間が長くなる。これによって、コンデンサの充放電を安定化させることができる。

また、上記抵抗を導入することによって、副回路の第２スイッチング素子ともう一方の主回路における第１スイッチング素子がＯＮ状態にある時（基準時直後のコンデンサの充電時）、これらスイッチング素子を通じた電源からグランドに流れる電流経路が形成される。これを利用して、前述したリンギング（継続的な共振現象）を抑制し、大幅なノイズ低減を図ることが可能である。

特に、リンギングは、コンデンサの放電によって逆回復電荷を完全にキャンセルした場合であっても、基準時においてターンＯＮするもう一方の主回路における第１スイッチング素子の急峻な立ち上りと、配線や素子リード線等の基板上の寄生インダクタンスにより発生する。

このリンギングを抑制するためには、特に請求項８に記載のように、直列接続する前記コンデンサ、前記抵抗、および基板上の寄生インダクタンスによって、直列共振Ｑ値の過減衰条件Ｑ＜１／２または臨界減衰条件Ｑ＝１／２が満たされるように設定する。すなわち、前記コンデンサの容量値をＣ、前記抵抗の抵抗値をＲ、および前記基板上の寄生インダクタンス値をＬとしたとき、直列共振のＱ値（Ｑ＝（１／Ｒ）・√（Ｌ／Ｃ））が過減衰条件Ｑ＜１／２または臨界減衰条件Ｑ＝１／２が満たされるように、Ｃ，Ｒ，Ｌの組み合わせを決める。過減衰条件Ｑ＜１／２または臨界減衰条件Ｑ＝１／２を満たすためには、ＣとＲは大きい値が好ましく、Ｌは小さい値が好ましい。

一方、上記抵抗の導入は、上記したコンデンサの放電時における損失要因となる。しかしながら、上記電力変換装置における副回路の駆動制御は、前述したように、コンデンサに予め充電した電荷をできるだけダイオードに蓄積される逆回復電荷のキャンセルだけに用い、副回路のコンデンサに電流が流れる時間をできる限り短縮している。このため、デッドタイム中にできるだけ早く副回路を通る電流経路に切り替える従来の駆動方法と較べて、上記抵抗による損失も最小限にすることができ、リンギングの抑制と損失低減を両立させることができる。

また、抵抗を導入する場合には、請求項９に記載のように、前記抵抗が、並列接続または直列接続された複数の抵抗からなり、前記デッドタイムにおいて、前記負荷に流れる電流を計測して、前記第２スイッチング素子がターンＯＮする前に、前記放電時間に用いる前記複数の抵抗の組み合わせを選択するように構成していてもよい。

これによれば、負荷電流の大きさに応じて変化するダイオードに蓄積される逆回復電荷量に対応して、上記複数の抵抗の組み合わせを選択することで、所定の放電時間での該逆回復電荷のキャンセルに必要十分な放電電流の大きさと基準時後のリンギングの抑制を両立させて最適化することができる。

上記電力変換装置においては、請求項１０に記載のように、前記デッドタイムにおいて、前記負荷に流れる電流を計測して、前記第２スイッチング素子のターンＯＮを制御することが好ましい。これによれば、負荷電流が時間と共に変化して、ダイオードに蓄積される逆回復電荷の量も時間と共に変化する場合であっても、該逆回復電荷をキャンセルする放電時間を常に最適化することができる。

上記電力変換装置においては、請求項１１に記載のように、前記デッドタイムにおいて、前記フリーホイールダイオードに流れる電流を計測して、前記もう一方の主回路における第１スイッチング素子のターンＯＮを制御することが好ましい。

これによれば、副回路の第２スイッチング素子をターンＯＮした後、コンデンサの放電電流によってフリーホイールダイオードに流れている電流が低減し、逆回復電荷がキャンセルしたことを確認してから、もう一方の主回路における第１スイッチング素子をターンＯＮすることができる。従って、基準時と放電時間を予め設定しておく場合に較べて、電流サージや電圧サージの抑制とデッドタイム中のコンデンサでの損失抑制を、最適化することができる。この方法は、上記した負荷電流が時間と共に変化する場合に、特に有効である。

前記第２スイッチング素子または第１スイッチング素子のターンＯＮは、例えば請求項１２に記載のように、遅延回路により、制御可能である。

上記電力変換装置においては、例えば請求項１３に記載のように、前記第１スイッチング素子が、絶縁ゲートトランジスタであり、前記ダイオードが、前記絶縁ゲートトランジスタに寄生するボディダイオードであってよい。これによれば、前述したように、第１スイッチング素子にダイオードを外付けしてフリーホイールダイオードとして用いる場合に較べて、小型化と低コスト化が可能である。

前記絶縁ゲートトランジスタは、パワーＭＯＳＦＥＴやＩＧＢＴに限らず、例えば請求項１４に記載のように、スーパージャンクション−ＭＯＳＦＥＴであってもよい。

またこの場合には、請求項１５に記載のように、前記第２スイッチング素子についても、前記第１スイッチング素子と同程度の耐圧を有する、絶縁ゲートトランジスタとすることが好ましい。これによって、製造コストの低減が可能である。一般的に、第１スイッチング素子は、高速スイッチング、小逆回復電荷、耐圧、耐電流といった性能が要求される。一方、第２スイッチング素子については、耐圧と耐電流に関する性能が満たされればよく、スイッチング速度と逆回復電荷量に関する性能は重要でない。

上記電力変換装置は、高周波駆動の適用が可能であって、請求項１６に記載のように、前記電力変換装置が、直流電力を交流電力へ変換するインバータであってよい。この場合には、前記副回路が、前記２つの主回路の両方に、それぞれ並列接続されてなる構成とする。

また、上記電力変換装置は、大電力駆動も可能であって、例えば請求項１７に記載のように、前記負荷が、三相誘導モータであってよい。この場合には、前記電力変換装置が、３系統の前記ハイサイドとローサイドの直列接続された２つの主回路を備える構成とする。

以上のようにして、上記電力変換装置は、いずれも、パワーＭＯＳＦＥＴ等のスイッチング素子を用いた直流電源の電力変換装置であって、逆回復電流に起因する電流サージと電圧サージとリンギングを両方抑制できると共に、デッドタイム中における損失を従来に較べてより低減することのできる電力変換装置となっている。

従って、請求項１８に記載のように、前記電力変換装置は、電子機器の搭載密度が高く、誤動作防止のため確実な電流サージと電圧サージの抑制が必要な車載用であり、前記直流電源が、限られた電力容量で損失低減が特に重要な車のバッテリである場合に好適である。

本発明に係る電力変換装置の基本的な構成と動作を説明する図で、（ａ）は、電力変換装置１００の回路図であり、（ｂ）は、（ａ）に示す電力変換装置１００の動作を説明する１サイクルのタイムチャートで、ハイサイドの第１スイッチング素子ＳＷ１、ローサイドの第１スイッチング素子ＳＷ２、および副回路２Ｌの第２スイッチング素子ＳＷ３をＯＮ−ＯＦＦするタインミングを拡大して示した図である。 （ａ）は、図１（ａ）の電力変換装置１００における第２スイッチング素子ＳＷ３として第１スイッチング素子ＳＷ１，ＳＷ２と同じ絶縁ゲートトランジスタを用いたときの回路図で、図中に以下で説明する各電流ＩＳ１，ＩＳ２，ＩＤ２，ＩＬＤ，ＩＣの正の流れ方向を示している。（ｂ）は、電力変換装置１００の繰り返し制御サイクルとその動作を示す図で、第１スイッチング素子ＳＷ１，ＳＷ２と第２スイッチング素子ＳＷ３をＯＮ−ＯＦＦするタインミング、およびそれに伴う上記各電流ＩＳ１，ＩＳ２，ＩＤ２，ＩＬＤ，ＩＣの電流波形を示したタイムチャートである。 （ａ）〜（ｃ）は、それぞれ、図２（ｂ）に点線で示したａ１，ｂ，ｃ時点での電流の流れ状態を示した図である。 （ａ），（ｂ）は、それぞれ、図２（ｂ）に点線で示したｄ，ｅ時点での電流の流れ状態を示した図である。 （ａ）〜（ｃ）は、それぞれ、図２（ｂ）に点線で示したｆ１，ｆ２，ａ２時点での電流の流れ状態を示した図である。 図２（ａ）に示した電力変換装置１００の変形例で、電力変換装置１０１の構成を示した回路図である。尚、図２（ｂ）のデッドタイムΔｔｄ中におけるｃ時点またはｅ時点での電流の流れ状態を、回路図に重ねて示してある。 図１に示した電力変換装置１００の別の変形例を示す図で、（ａ）は、電力変換装置１０２の回路図であり、（ｂ）は、図７（ａ）に示す電力変換装置１０２の動作を説明するタイムチャートで、第１スイッチング素子ＳＷ１，ＳＷ２と第２スイッチング素子ＳＷ３をＯＮ−ＯＦＦするタインミング、およびそれに伴う電流ＩＳ１，ＩＣの電流波形を拡大して示した図である。 （ａ），（ｂ）は、それぞれ、図７（ａ）に示した電力変換装置１０２の変形例で、電力変換装置１０３，１０４の構成を示した回路図である。尚、（ａ），（ｂ）では、図２（ｂ）のデッドタイムΔｔｄ中におけるｃ時点またはｅ時点での電流の流れ状態を、回路図に重ねて示してある。 図７（ａ）に示した電力変換装置１０２の別の変形例で、電力変換装置１０５の構成を示した回路図である。尚、図２（ｂ）のデッドタイムΔｔｄ中におけるｃ時点またはｅ時点での電流の流れ状態を、回路図に重ねて示してある。 別の変形例で、電力変換装置１０６の構成を示した回路図である。尚、図２（ｂ）のデッドタイムΔｔｄ中におけるｆ１時点での電流の流れ状態を、回路図に重ねて示してある。 図１０に示した第１スイッチング素子ＳＷ１のターンＯＮ制御を行うための回路構成の一例を示した図で、（ａ）は、異なる遅延時間の遅延回路を選択して第１スイッチング素子ＳＷ１のターンＯＮを制御する場合を示した図である。また、（ｂ），（ｃ）は、（ａ）に示す遅延回路の具体的な構成例で、（ｂ）は、異なる値の抵抗Ｒ１〜Ｒ３を遅延選択に利用した回路構成であり、（ｃ）は、直列接続された論理インバータＩＶの数を遅延選択に利用した回路構成である。 （ａ）は、三相誘導モータＭの駆動に用いる従来のインバータ（電力変換装置８０）の基本的な構成を示した図である。（ｂ）は、（ａ）の三相誘導モータＭの駆動に用いる本発明のインバータを説明する図で、一相分の電力変換装置１０７の構成を示した図である。 図１２（ｂ）に示す一相分の電力変換装置１０７の制御フローを示した図である。 インバータ回路の一相分についての基本となるハーフブリッジ回路を示す図で、（ａ）は、電力変換装置９０の回路図であり、（ｂ）は、（ａ）に示す電力変換装置９０の動作を説明するタイムチャートで、スイッチング素子ＳＷ１をＯＮした時の電流ＩＳ１と電圧Ｖ２の立ち上り特性を拡大して示した図である。 （ａ），（ｂ）は、特許文献１に開示されたスイッチング電源装置２０の構成と、該スイッチング電源装置２０における逆回復電流の抑制動作を説明する図であり、（ｃ）は、スイッチング電源装置２０における各スイッチのタイミングチャートである。

以下、本発明を実施するための形態を、図に基づいて説明する。

図１は、本発明に係る電力変換装置の基本的な構成と動作を説明する図で、図１（ａ）は、電力変換装置１００の回路図であり、図１（ｂ）は、図１（ａ）に示す電力変換装置１００の動作を説明する１サイクルのタイムチャートで、ハイサイドの第１スイッチング素子ＳＷ１、ローサイドの第１スイッチング素子ＳＷ２、および副回路２Ｌの第２スイッチング素子ＳＷ３をＯＮ−ＯＦＦするタインミングを拡大して示した図である。尚、図１に示す電力変換装置１００において、図１４に示した電力変換装置９０と同様の部分については、同じ符号を付した。

図１（ａ）は、インバータ回路の一相分についての基本となるハーフブリッジ回路に相当しており、図１（ａ）に示す一点鎖線で囲った電力変換装置１００は、直流電源Ｅに接続するハイサイドとローサイドの直列接続された２つの主回路１Ｈ，１Ｌを備えている。電力変換装置１００は、直流電源Ｅの電力を変換して、２つの主回路１Ｈ，１Ｌの接続点から負荷電流ＩＬＤが図の一定方向に流れて、誘導性の負荷ＬＤに電力を供給する。

電力変換装置１００の２つの主回路１Ｈ，１Ｌは、それぞれ、第１スイッチング素子ＳＷ１，ＳＷ２と、該第１スイッチング素子ＳＷ１，ＳＷ２の両端間に逆並列に接続されたダイオードＤ１，Ｄ２とからなる。２つの主回路１Ｈ，１Ｌにおける第１スイッチング素子ＳＷ１，ＳＷ２は、図１（ｂ）に示すように、交互にＯＮ状態になるよう切り替え制御されると共に、該切り替え時において、２つの第１スイッチング素子ＳＷ１，ＳＷ２が共にＯＦＦ状態となるデッドタイムΔｔｄが設けられている。図１（ａ）に示す電力変換装置１００では、２つの主回路１Ｈ，１Ｌのうち、ローサイドの主回路１ＬにおけるダイオードＤ２が、図１（ｂ）に示すデッドタイムΔｔｄにおいて、フリーホイールダイオードとして用いられる。

また、電力変換装置１００においては、図１（ａ）に示すように、直列接続された第２スイッチング素子ＳＷ３とコンデンサＣからなる副回路２Ｌが、フリーホイールダイオードとして用いられるダイオードＤ２の主回路１Ｌに並列接続されている。そして、図１（ｂ）に示すように、副回路２Ｌが並列接続されている一方（ローサイド）の主回路１Ｌの第１スイッチング素子ＳＷ２がＯＦＦ状態で、もう一方（ハイサイド）の主回路１Ｈにおける第１スイッチング素子ＳＷ１がターンＯＮするタイミングを基準時ＲＴとし、デッドタイムΔｔｄにおいて、副回路２Ｌにおける第２スイッチング素子ＳＷ３が、基準時ＲＴよりコンデンサＣの放電時間Δｔ２だけ先行してターンＯＮするように設定されている。尚、図１（ｂ）に示す期間Δｔ１は、ハイサイドの第１スイッチング素子ＳＷ１のＯＮ状態を利用した、副回路２ＬのコンデンサＣを充電するための期間である。

以上のように、図１に示す電力変換装置１００は、直流電力を交流電力に変換するインバータやＤＣ−ＤＣコンバータ等への適用が可能な電力変換装置で、従来の一般的な電力変換装置と同様に、直流電源Ｅに接続するハイサイドとローサイドの直列接続された２つの主回路１Ｈ，１Ｌを備える。２つの主回路１Ｈ，１Ｌは、それぞれ、第１スイッチング素子ＳＷ１，ＳＷ２と該第１スイッチング素子ＳＷ１，ＳＷ２の両端間に逆並列に接続されたダイオードＤ１，Ｄ２とからなり、ハイサイドとローサイドの該第１スイッチング素子Ｄ１，Ｄ２が交互にＯＮ状態になるよう切り替え制御して相補的に動作させ、誘導性の負荷ＬＤに対して電力を供給する。２つの主回路１Ｈ，１Ｌにおける第１スイッチング素子ＳＷ１，ＳＷ２には、例えばパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、スーパージャンクション−ＭＯＳＦＥＴ（ＳＪ−ＭＯＳＦＥＴ）等の絶縁ゲートトランジスタを使用することができる。

また、上記２つの主回路１Ｈ，１Ｌにおいて第１スイッチング素子ＳＷ１，ＳＷ２の両端間に逆並列に接続されているダイオードＤ１，Ｄ２は、第１スイッチング素子ＳＷ１，ＳＷ２に外付けするダイオード、および第１スイッチング素子ＳＷ１，ＳＷ２に内在する寄生のボディダイオードのいずれであってもよい。第１スイッチング素子ＳＷ１，ＳＷ２に内在する寄生のボディダイオードを利用する場合は、外付けダイオードを利用する場合に較べて、小型化と低コスト化が可能である。

図１（ｂ）に示すように、電力変換装置１００においては、２つの第１スイッチング素子ＳＷ１，ＳＷ２を相補的に動作させて誘導性の負荷ＬＤに対して電力を供給する際、直列接続された２つの主回路１Ｈ，１Ｌによる直流電源Ｅの短絡を防止するため、２つの第１スイッチング素子ＳＷ１，ＳＷ２が共にＯＦＦ状態となるデッドタイムΔｔｄが、数μｓ程度の時間で設けられている。そして、ローサイドの主回路１Ｌの第１スイッチング素子ＳＷ２に逆並列に接続されているダイオードＤ２を、第１スイッチング素子ＳＷ２がターンＯＦＦしてデッドタイムΔｔｄに入った後、所謂フリーホイールダイオード（freewheeling diode）として機能させている。すなわち、デッドタイムΔｔｄ中、ダイオードＤ２において、誘導性の負荷ＬＤから該ダイオードＤ２の順方向に電流が流れるようにして、負荷電流を継続させる。

一方、図１４の電力変換装置９０でも説明したように、デッドタイムΔｔｄ中においてフリーホイールダイオードとして機能している上記ダイオードＤ２は、大きな循環電流が流れて、多量の電荷（逆回復電荷）が注入（蓄積）されている状態にある。この状態でハイサイドの第１スイッチング素子ＳＷ１がターンＯＮすると、負荷電流が該第１スイッチング素子ＳＷ１を流れる電流に切り替わると共に、フリーホイールダイオードとして機能していたダイオードＤ２には逆方向の電圧が印加されて、蓄積された逆回復電荷による逆回復電流が流れる。このため、上記逆回復電流がターンＯＮした第１スイッチング素子ＳＷ１の電流に重畳されて、図１４（ｂ）に示したように、電流サージと電圧サージが発生する。また、リンギングと呼ばれる共振現象が誘起されると共に、上記逆回復電流は大きな電力損失となり、図１４に示した従来の電力変換装置９０においては、電力変換の高効率化を阻害する大きな要因であった。特に、ダイオードＤ１，Ｄ２として第１スイッチング素子ＳＷ１，ＳＷ２に寄生するボディダイオードを利用する場合には、ボディダイオードの逆回復特性が一般に悪いため、大きな電力損失となる。

上記フリーホイールダイオードにおける逆回復電流の問題は、背景技術において説明した従来の電力変換装置における基本的な問題であり、この対策として、リカバリ（逆回復）時間が短く設計されたファスト・リカバリ・ダイオードの採用や補助回路による電流サージと電圧サージの防止等、従来から種々の方法が検討されてきている。しかしながら、これまで検討されてきている逆回復電流の対策方法は、いずれも、高価であったり、電力損失の抑制が不十分であったりする。また、上述したリンギングの防止についても、未解決である。

そこで上記問題を解決するため、図１の電力変換装置１００は、図１（ａ）に示すように、直列接続された第２スイッチング素子ＳＷ３とコンデンサＣからなる副回路２Ｌを、フリーホイールダイオードとして用いられるダイオードＤ２の主回路１Ｌに並列接続した回路構成を採用している。そして、図１（ｂ）に示すように、該副回路２Ｌの駆動を、以下のように設定している。すなわち、副回路２Ｌが並列接続されている主回路１Ｌの第１スイッチング素子ＳＷ２がＯＦＦ状態で、もう一方の主回路１Ｈにおける第１スイッチング素子ＳＷ１がターンＯＮするタイミングを基準時ＲＴとし、デッドタイムΔｔｄにおいて、副回路２Ｌにおける第２スイッチング素子ＳＷ３が、基準時ＲＴより前記コンデンサの放電時間だけ先行してターンＯＮするように設定している。

図１の電力変換装置１００において、副回路２Ｌが並列接続されている主回路１Ｌの第１スイッチング素子ＳＷ２がターンＯＦＦして、図１（ｂ）に示すデッドタイムΔｔｄに入ったとき、同じ主回路１ＬのダイオードＤ２に順方向の電流が流れて、図１（ａ）においてそれぞれ２個の−＋の符号で示した逆回復電荷がダイオードＤ２に蓄積される。しかしながら、電力変換装置１００では、副回路２ＬのコンデンサＣを図１（ａ）においてそれぞれ６個の＋−の符号で示したように予め充電しておき、第２スイッチング素子ＳＷ３をターンＯＮして、該充電した電荷をデッドタイム中の基準時ＲＴに先行する放電時間Δｔ２で放電させることによって、デッドタイム初期にダイオードＤ２に蓄積される逆回復電荷を、デッドタイム後期の放電時間Δｔ２で消滅させることができる。言い換えれば、コンデンサＣからダイオードＤ２に向かって流れる放電電流をダイオードに流れている順方向の循環電流より大きくし、該循環電流を０にしてから、逆回復電荷を消滅させる。従って、電力変換装置１００においては、もう一方の主回路１Ｈの第１スイッチング素子ＳＷ１が基準時ＲＴでターンＯＮしても、逆回復電荷による電流サージや電圧サージが発生せず、逆回復電流による電力損失も無くすことができる。

また、図１の電力変換装置１００においては、第２スイッチング素子ＳＷ３がＯＮした状態で第１スイッチング素子ＳＷ１がＯＮすることにより、電流が、電源ＥからターンＯＮした第１スイッチング素子ＳＷ１と副回路２Ｌを通じ、ＧＮＤまで流れる。この電流ループの副回路２Ｌには、コンデンサＣが導入されているため、副回路２Ｌを設けない場合に較べて、基板上の寄生インダクタンスに起因する継続的な共振（リンギング）を抑えることができる。従って、上記コンデンサＣがない場合に較べて、リンギングに対する基板上の寄生インダクタンスの影響が小さくなり、配線回路の設計自由度が上がる。さらに、第１スイッチング素子ＳＷ１がＯＮしたことにより、コンデンサＣが再充電され、次の放電のための準備ができる。

また、背景技術で説明した図１５に示す従来のスイッチング電源装置２０は、上記電力変換装置１００と同様な構成の補助スイッチ素子Ｑ１と補助コンデンサＣ１からなる整流補助回路２２を持ってはいるものの、デッドタイム初期に負荷電流の経路をできるだけ早く該整流補助回路２２を通る経路に切り替えて、ダイオードに順方向電流が流れないように駆動するものであった。このため、大きな容量の補助コンデンサＣ１が必要であり、デッドタイム中には整流補助回路２２の補助コンデンサＣ１に負荷電流が流れ続け、補助コンデンサＣ１での損失が大きくなってしまう問題がある。また、該スイッチング電源装置２０において、同期整流素子ＳＲ１がターンＯＦＦするタイミングに連動して補助スイッチ素子Ｑ１をＯＮさせる制御は、最適制御が困難であり、安全性の面からも好ましくなかった。

これに対して、上記電力変換装置１００における副回路２Ｌの駆動制御は、デッドタイム中において基準時ＲＴより放電時間Δｔ２だけ先行して副回路２ＬのコンデンサＣを放電させることで、コンデンサＣに予め充電した電荷をできるだけダイオードＤ２に蓄積される逆回復電荷のキャンセルだけに用いようとするものである。従って、図１（ａ）の電力変換装置１００における副回路２ＬのコンデンサＣは、図１５のスイッチング電源装置２０における補助コンデンサＣ１に較べて、小さな容量であってよい。また、図１（ｂ）に示す電力変換装置１００の駆動制御は、図１５に示した従来のスイッチング電源装置２０の駆動制御に較べて、副回路２ＬのコンデンサＣに電流が流れる時間を短縮することができる。このため、従来のスイッチング電源装置２０に較べて、デッドタイム中の副回路のコンデンサＣでの損失をより低減し、該損失を最小化することができる。さらに、上記した電力変換装置１００の駆動制御は、後述するように最適制御が容易であり、放電時間や放電電荷が若干ずれても安全性が損なわれることがない。

図１（ａ）の電力変換装置１００は、直流電源Ｅからの電力を変換して負荷ＬＤに電力を供給するため、図１（ｂ）に示した１サイクルのタイムチャートを繰り返して制御される。次に、上記電力変換装置１００の１サイクルにおける一連の動作について、図２〜図５で、より詳細に説明する。

図２（ａ）は、図１（ａ）の電力変換装置１００における第２スイッチング素子ＳＷ３として第１スイッチング素子ＳＷ１，ＳＷ２と同じ絶縁ゲートトランジスタを用いたときの回路図で、図中に以下で説明する各電流ＩＳ１，ＩＳ２，ＩＤ２，ＩＬＤ，ＩＣの正の流れ方向を示している。図２（ｂ）は、電力変換装置１００の繰り返し制御サイクルとその動作を示す図で、第１スイッチング素子ＳＷ１，ＳＷ２と第２スイッチング素子ＳＷ３をＯＮ−ＯＦＦするタインミング、およびそれに伴う上記各電流ＩＳ１，ＩＳ２，ＩＤ２，ＩＬＤ，ＩＣの電流波形を示したタイムチャートである。また、図３（ａ）〜（ｃ）、図４（ａ），（ｂ）および図５（ａ）〜（ｃ）は、それぞれ、図２（ｂ）に点線で示したａ１，ｂ，ｃ，ｄ，ｅ，ｆ１，ｆ２，ａ２時点での電流の流れ状態を示した図である。

図２（ａ）に示すように、上記電力変換装置１００においては、製造コストを低減するため、第２スイッチング素子ＳＷ３についても、第１スイッチング素子ＳＷ１，ＳＷ２と同じ絶縁ゲートトランジスタとすることが好ましい。また、製造コストを低減するため、第２スイッチング素子ＳＷ３についても、第１スイッチング素子ＳＷ１，ＳＷ２と同程度の耐圧を有する、絶縁ゲートトランジスタとすることが好ましい。一般的に、第１スイッチング素子ＳＷ１，ＳＷ２は、高速スイッチング、小逆回復電荷、耐圧、耐電流といった性能が要求される。一方、第２スイッチング素子ＳＷ３については、耐圧と耐電流に関する性能が満たされればよく、スイッチング速度と逆回復電荷量に関する性能は重要でない。尚、この場合には、第２スイッチング素子ＳＷ３のボディダイオードが、図２（ａ）の向きとなるように接続する必要がある。

以下、図２（ｂ）のタイムチャートを参照しながら、図３〜図５に示すａ１，ｂ，ｃ，ｄ，ｅ，ｆ１，ｆ２，ａ２時点での電力変換装置１００の一連の動作を説明する。

図３（ａ）に示すａ１時点は、図２（ｂ）に示すハイサイドの第１スイッチング素子ＳＷ１をターンＯＮした基準時ＲＴ１の直後の状態で、ハイサイドの第１スイッチング素子ＳＷ１がＯＮ状態、ローサイドの第１スイッチング素子ＳＷ２がＯＦＦ状態、第２スイッチング素子ＳＷ３がＯＮ状態にある。この状態では、ハイサイドの第１スイッチング素子ＳＷ１を流れる電流ＩＳ１が、負荷電流ＩＬＤとなって負荷ＬＤに供給されると共に、一部の電流ＩＣがコンデンサＣに向かって流れ、コンデンサＣの充電電流となる。尚、コンデンサＣの充電は、図２（ｂ）に示す基準時ＲＴ１から第２スイッチング素子ＳＷ３がターンＯＦＦするまでの期間Δｔ１で可能であるが、実質的には図２（ｂ）に示す非常に短い充電時間Δｔ３で終了し、それ以降はコンデンサＣに向かって流れる電流ＩＣが０となる。

図３（ｂ）に示すｂ時点は、図２（ｂ）に示す第２スイッチング素子ＳＷ３がターンＯＦＦした直後の状態で、ハイサイドの第１スイッチング素子ＳＷ１がＯＮ状態、ローサイドの第１スイッチング素子ＳＷ２がＯＦＦ状態、第２スイッチング素子ＳＷ３がＯＦＦ状態にある。この状態では、上記したようにコンデンサＣの充電が完了しているため、第２スイッチング素子ＳＷ３をターンＯＦＦしても、コンデンサＣの充電状態とハイサイドの第１スイッチング素子ＳＷ１を介して流れる負荷電流ＩＬＤは変化しない。

図３（ｃ）に示すｃ時点は、図２（ｂ）に示すハイサイドの第１スイッチング素子ＳＷ１がターンＯＦＦした直後の状態で、ハイサイドの第１スイッチング素子ＳＷ１がＯＦＦ状態、ローサイドの第１スイッチング素子ＳＷ２がＯＦＦ状態、第２スイッチング素子ＳＷ３がＯＦＦ状態にある。この状態は、ハイサイドとローサイドの第１スイッチング素子ＳＷ１，ＳＷ２が共にＯＦＦ状態のデッドタイムΔｔｄの期間で、ローサイドのダイオードＤ２がフリーホイールダイオードとして機能する。すなわち、負荷電流ＩＬＤは、ハイサイドの第１スイッチング素子ＳＷ１がターンＯＦＦした後も、ダイオードＤ２を順方向に流れる循環電流として継続する。この時、ダイオードＤ２は、内部に多量の電荷が注入された状態となる。

図４（ａ）に示すｄ時点は、図２（ｂ）に示すローサイドの第１スイッチング素子ＳＷ２がターンＯＮしてデッドタイムΔｔｄが終了した直後の状態で、ハイサイドの第１スイッチング素子ＳＷ１がＯＦＦ状態、ローサイドの第１スイッチング素子ＳＷ２がＯＮ状態、第２スイッチング素子ＳＷ３がＯＦＦ状態にある。この状態は、ダイオードＤ２に流れていた上記循環電流を第１スイッチング素子ＳＷ２に流れる循環電流に切り替えて、負荷電流ＩＬＤを、第１スイッチング素子ＳＷ２を介した循環電流として継続する状態である。この時、図３（ｃ）のｃ時点でダイオードＤ２の内部に注入されていた多量の電荷は、一旦消滅する。

図４（ｂ）に示すｅ時点は、図２（ｂ）に示すローサイドの第１スイッチング素子ＳＷ２がターンＯＦＦした直後の状態で、ハイサイドの第１スイッチング素子ＳＷ１がＯＦＦ状態、ローサイドの第１スイッチング素子ＳＷ２がＯＦＦ状態、第２スイッチング素子ＳＷ３がＯＦＦ状態にある。この状態は、デッドタイムΔｔｄの期間に再び入った状態であり、再びローサイドのダイオードＤ２がフリーホイールダイオードとして機能する。従って、ダイオードＤ２は、図３（ｃ）のｃ時点と同じように、再び多量の電荷（逆回復電荷）が注入（蓄積）された状態となる。

図５（ａ）に示すｆ１時点は、図２（ｂ）に示すデッドタイムΔｔｄの期間中に副回路の第２スイッチング素子ＳＷ３がターンＯＮした直後の状態で、ハイサイドの第１スイッチング素子ＳＷ１がＯＦＦ状態、ローサイドの第１スイッチング素子ＳＷ２がＯＦＦ状態、第２スイッチング素子ＳＷ３がＯＮ状態にある。この状態は、副回路のコンデンサＣに充電してあった電荷を放電して、図４（ｂ）のｅ時点でダイオードＤ２に蓄積されている逆回復電荷をキャンセルする状態である。この時、コンデンサＣから放電される電流ＩＣは、途中で分岐して一部が負荷ＬＤに向かって流れ、ダイオードＤ２に向かって流れる電流が、ダイオードＤ２に蓄積されている逆回復電荷をキャンセルする電流となる。

図５（ｂ）に示すｆ２時点は、コンデンサＣの放電をさらに進めて、図２（ｂ）に示すハイサイドの第１スイッチング素子ＳＷ１をターンＯＮする基準時ＲＴ２に近くなった状態である。この状態では、ダイオードＤ２に蓄積されていた逆回復電荷が全て消滅し、ダイオードＤ２を空乏化する逆電荷が蓄積される（言い換えれば、ダイオードＤ２が逆符号の電荷で充電される）。

尚、図２（ｂ）中に示した基準時ＲＴ２に先行するコンデンサＣの放電時間Δｔ２は、ダイオードＤ２に蓄積されている逆回復電荷をキャンセルするのに必要十分で、できるだけ短い時間に設定する。

図５（ｃ）に示すａ２時点は、図２（ｂ）に示すハイサイドの第１スイッチング素子ＳＷ１をターンＯＮした基準時ＲＴ２の直後の状態で、１サイクルの制御が終了して、図３（ａ）に示したａ１時点と同じ状態である。基準時ＲＴ２でハイサイドの第１スイッチング素子ＳＷ１がターンＯＮすると、第１スイッチング素子ＳＷ１を流れる電流ＩＳ１でコンデンサＣの放電が直ちに終了し、さらにコンデンサＣに向かって流れる電流ＩＣとなって、コンデンサＣが充電される。

尚、図３〜図５では、繰り返し制御途中にある電力変換装置１００の１サイクルの動作を説明したが、電力変換装置１００の一番最初の立ち上げにおいては、まずハイサイドの第１スイッチング素子ＳＷ１と第２スイッチング素子ＳＷ３をターンＯＮして、コンデンサＣを予め充電しておく。

背景技術の図１４と図Ｙで説明したように、デッドタイムΔｔｄ中のダイオードＤ２に逆回復電荷が蓄積された状態でハイサイドの第１スイッチング素子ＳＷ１をターンＯＮすると、図１４（ｂ）に示す電流サージと電圧サージが発生する。しかしながら、図１の電力変換装置１００では、図５（ａ）と図５（ｂ）に示すように、ハイサイドの第１スイッチング素子ＳＷ１をターンＯＮする基準時ＲＴ２において、デッドタイム初期にダイオードＤ２に蓄積される逆回復電荷を全て消滅させることができる。従って、図１の電力変換装置１００では、図２（ｂ）の電流ＩＳ１の波形に示すように、基準時ＲＴ２での逆回復電荷による電流サージや電圧サージ、継続的な共振を抑制することができ、逆回復電流による電力損失も低減することができる。

また、図５（ａ）と図５（ｂ）に示す副回路２Ｌの駆動制御は、コンデンサＣに予め充電した電荷をできるだけダイオードＤ２に蓄積される逆回復電荷のキャンセルだけに用い、逆回復電荷をキャンセルした時点で、できるだけ早くハイサイドの第１スイッチング素子ＳＷ１をターンＯＮするものである。従って、電力変換装置１００の駆動制御は、図１５に示した従来のスイッチング電源装置２０の駆動制御に較べて、副回路２ＬのコンデンサＣに電流が流れる時間を短縮することができ、デッドタイム中の副回路のコンデンサＣでの損失をより低減して、該損失を最小化することができる。

以上のようにして、図１〜図５で説明した電力変換装置１００は、パワーＭＯＳＦＥＴ等のスイッチング素子ＳＷ１，ＳＷ２を用いた直流電源Ｅの電力変換装置であって、逆回復電流に起因する電流サージと電圧サージ、継続的な共振を抑制できると共に、安全かつ最適な制御が可能であり、デッドタイムΔｔｄ中における損失を従来に較べてより低減することのできる電力変換装置となっている。

次に、上記した電力変換装置１００の細部について、より詳細に説明する。

図１に示す電力変換装置１００において、副回路２ＬのコンデンサＣに予め充電した電荷でダイオードＤ２に蓄積される逆回復電荷を完全に消滅させるためには、少なくとも、ダイオードＤ２に蓄積される逆回復電荷より多量の電荷を副回路２ＬのコンデンサＣに充電しておく必要がある。

従って、上記電力変換装置１００においては、デッドタイムΔｔｄ中にコンデンサＣの放電を開始する第２スイッチング素子ＳＷ３をターンＯＮするタイミングにおいて、コンデンサＣの充電電荷が、フリーホイールダイオードとして機能するダイオードＤ２に蓄積される逆回復電荷より大きく設定されていることが好ましい。しかしながら、コンデンサＣの充電電荷がダイオードＤ２に蓄積される逆回復電荷より小さい場合であっても、逆回復電荷による電流サージや電圧サージを抑制する効果は、ある程度得ることができる。

また、上記電力変換装置１００においては、コンデンサＣの放電をさらに進めて、図５（ｂ）に示したように、基準時ＲＴにおいて、フリーホイールダイオードとして機能するダイオードＤ２を空乏化するように、ダイオードＤ２を空乏化する逆電荷が蓄積されるようにすることができる。これにより、「ソフトスイッチング」の効果を得ることができ、更なるスイッチング損失の低減が可能となる。

図６は、図２（ａ）に示した電力変換装置１００の変形例で、電力変換装置１０１の構成を示した回路図である。尚、図６では、図２（ｂ）のデッドタイムΔｔｄ中におけるｃ時点またはｅ時点での電流の流れ状態を、回路図に重ねて示してある。

図６に示す電力変換装置１０１は、図２（ａ）の電力変換装置１００におけるコンデンサＣに代わって、並列接続された複数のコンデンサＣａ〜Ｃｃと、それらの組み合わせを選択するスイッチング素子ＳＷ４，ＳＷ５とからなり、デッドタイムΔｔｄにおいて、負荷ＬＤに流れる負荷電流ＩＬＤを計測して、第２スイッチング素子ＳＷ３がターンＯＮする前に、放電時間Δｔ２に用いる該複数のコンデンサＣａ〜Ｃｃの最適組み合わせを選択するように構成されている。

図６に示す電力変換装置１０１によれば、負荷電流ＩＬＤの大きさに応じて変化するダイオードＤ２に蓄積される逆回復電荷量に対応して、該逆回復電荷のキャンセルに必要十分なコンデンサからの放電電荷量を、上記複数のコンデンサＣａ〜Ｃｃの組み合わせを選択することで最適化することができる。

上記した電力変換装置１００，１０１においては、図２（ｂ）のタイムチャートで示したように、副回路における第２スイッチング素子ＳＷ３が、基準時ＲＴ１，ＲＴ２でターンＯＮした第１スイッチング素子ＳＷ１がターンＯＦＦする前に、ターンＯＦＦするように設定されていることが好ましい。これによれば、副回路の第２スイッチング素子ＳＷ３がＯＮ状態を継続したまま、基準時ＲＴ１，ＲＴ２に第１スイッチング素子ＳＷ１がターンＯＮするタイミングで、コンデンサＣ，Ｃａ〜Ｃｃを放電から充電へ切り替えることができる。従って、これによれば、コンデンサＣ，Ｃａ〜Ｃｃの充放電の制御を簡略化することができる。

また、上記した電力変換装置１００，１０１においては、例えば、図２（ｂ）に示す放電時間Δｔ２が、デッドタイムΔｔｄの１／２より短い時間に設定されている構成であってよい。２つの主回路１ｈ，１Ｌによる電源短絡を確実に防止するためには、前述したように、数μｓ程度のデッドタイムΔｔｄが必要である。一方、コンデンサＣ，Ｃａ〜Ｃｃの放電時間Δｔ２は、一般的に該デッドタイムΔｔｄより十分短くできるため、デッドタイムΔｔｄの１／２より短い時間に設定して、コンデンサＣ，Ｃａ〜Ｃｃに電流ＩＣが流れる時間をできるだけ短くする設定であってよい。

図７は、図１に示した電力変換装置１００の別の変形例を示す図で、図７（ａ）は、電力変換装置１０２の回路図であり、図７（ｂ）は、図７（ａ）に示す電力変換装置１０２の動作を説明するタイムチャートで、第１スイッチング素子ＳＷ１，ＳＷ２と第２スイッチング素子ＳＷ３をＯＮ−ＯＦＦするタインミング、およびそれに伴う電流ＩＳ１，ＩＣの電流波形を拡大して示した図である。

図７に示す電力変換装置１０２は、図１に示した電力変換装置１００と比較して、基本的な構成は同じであるが、副回路２Ｌｒに抵抗Ｒが追加されている点で異なっている。すなわち、図７（ａ）に示すように、電力変換装置１０２の副回路２Ｌｒにおいては、図１に示した電力変換装置１００の副回路２Ｌと異なり、抵抗Ｒが、第２スイッチング素子ＳＷ３およびコンデンサＣと共に直列接続されている。

上記抵抗Ｒは、コンデンサＣの充放電電流（充放電時間）の制御に利用することができる。すなわち、該抵抗Ｒを挿入していない図１の電力変換装置１００では、図１（ｂ）および図２（ｂ）に示したコンデンサＣの放電時間Δｔ２および実質的な充電時間Δｔ３は、瞬時である。これに対して、副回路２Ｌｒに抵抗Ｒを挿入した図７の電力変換装置１０２では、図７（ｂ）に示すコンデンサＣの充放電電流ＩＣが小さくなり、放電時間Δｔ２ｒおよび実質的な充電時間Δｔ３ｒが長くなる。これによって、コンデンサＣの充放電を安定化させることができる。尚、抵抗Ｒの抵抗値（Ｒ）は、電源電圧（Ｅ）／抵抗値（Ｒ）＞負荷電流（ＩＬＤ）の関係を満たす必要がある。

また、上記抵抗Ｒを導入することによって、副回路２Ｌｒの第２スイッチング素子ＳＷ３とハイサイドの主回路１Ｈにおける第１スイッチング素子ＳＷ１がＯＮ状態にある時（基準時ＲＴ直後のコンデンサＣの充電時）、これらスイッチング素子ＳＷ１，ＳＷ３を通じた直流電源Ｅからグランドに流れる電流経路が形成される。これを利用して、図１４（ｂ）に示したリンギング（継続的な共振現象）を抑制し、大幅なノイズ低減を図ることが可能である。

特に、リンギングは、図１の電力変換装置１００においてコンデンサＣの放電によって逆回復電荷を完全にキャンセルした場合であっても、基準時ＲＴにおいてターンＯＮするハイサイドの第１スイッチング素子ＳＷ１の急峻な立ち上りと、配線や素子リード線等の基板上の寄生インダクタンスにより発生する。

このリンギングを抑制するためには、特に、直列接続するコンデンサＣ、抵抗Ｒ、および配線の寄生インダクタンスによって、共振する系の振動の持続特性を表す直列共振Ｑ値が、過減衰条件Ｑ＜１／２または臨界減衰条件Ｑ＝１／２が満たされるように設定する。すなわち、コンデンサＣの容量値をＣ、抵抗Ｒの抵抗値をＲ、および基板上の寄生インダクタンス値をＬとしたとき、直列共振のＱ値（Ｑ＝（１／Ｒ）・√（Ｌ／Ｃ））が過減衰条件Ｑ＜１／２または臨界減衰条件Ｑ＝１／２を満たすように、Ｃ，Ｒ，Ｌの組み合わせを決める。これによって、図７（ｂ）の電流ＩＳ１の波形に示すように、過減衰の波形となる。逆に、直列共振Ｑ値がＱ＞１／２である場合には、振動のエネルギーロスが小さく振動が持続するため、図１４（ｂ）に示したように振動幅の減衰が緩やかになって、リンギングが発生する。直列共振Ｑ値が過減衰条件Ｑ＜１／２を満たすためには、ＣとＲは大きい値が好ましく、Ｌは小さい値が好ましい（Ｑ＜＜１／２とする）
。尚、Ｑ＞１／２の場合には、図１４（ｂ）に示した減衰振動の波形となり、Ｑ＝１／２の場合には、臨界減衰となる。

一方、上記抵抗Ｒの導入は、上記したコンデンサＣの放電時における損失要因となる。しかしながら、電力変換装置１０２における副回路２Ｌｒの駆動制御は、前述したように、コンデンサＣに予め充電した電荷をできるだけダイオードＤ２に蓄積される逆回復電荷のキャンセルだけに用い、副回路２ＬｒのコンデンサＣに電流が流れる時間をできる限り短縮している。このため、図１５で説明したデッドタイムΔｔｄ中にできるだけ早く副回路（整流補助回路２２）を通る電流経路に切り替える従来の駆動方法と較べて、上記抵抗Ｒによる損失も最小限にすることができ、リンギングの抑制と損失低減を両立させることができる。

図８（ａ），（ｂ）は、それぞれ、図７（ａ）に示した電力変換装置１０２の変形例で、電力変換装置１０３，１０４の構成を示した回路図である。尚、図８（ａ），（ｂ）では、図２（ｂ）のデッドタイムΔｔｄ中におけるｃ時点またはｅ時点での電流の流れ状態を、回路図に重ねて示してある。

図８（ａ）に示す電力変換装置１０３では、図７（ａ）の電力変換装置１０２における抵抗Ｒに代わって、並列接続された複数の抵抗Ｒａ〜Ｒｃと、それらの組み合わせを選択するスイッチング素子ＳＷ６，ＳＷ７を採用している。また、図８（ｂ）に示す電力変換装置１０４では、図７（ａ）の電力変換装置１０２における抵抗Ｒに代わって、直列接続された複数の抵抗Ｒｄ〜Ｒｅと、それらの組み合わせを選択するスイッチング素子ＳＷ８，ＳＷ９を採用している。図８（ａ），（ｂ）に示す電力変換装置１０３，１０４では、いずれも、デッドタイムΔｔｄにおいて、負荷ＬＤに流れる負荷電流ＩＬＤを計測して、第２スイッチング素子ＳＷ３がターンＯＮする前に、放電時間Δｔ２に用いる該複数の抵抗Ｒａ〜Ｒｃ，Ｒｄ〜Ｒｅの最適組み合わせを選択するように構成されている。

図８（ａ），（ｂ）に示す電力変換装置１０３，１０４によれば、負荷電流ＩＬＤの大きさに応じて変化するダイオードＣ２に蓄積される逆回復電荷量に対応して、上記複数の抵抗Ｒａ〜Ｒｃ，Ｒｄ〜Ｒｅの組み合わせを選択することで、所定の放電時間Δｔ２での該逆回復電荷のキャンセルに必要十分な放電電流ＩＣの大きさと基準時ＲＴ後のリンギングの抑制を両立させて最適化することができる。

尚、図６に示した複数のコンデンサＣａ〜Ｃｃを持つ電力変換装置１０１の構成と図８に示した複数の抵抗Ｒａ〜Ｒｃ，Ｒｄ〜Ｒｅを持つ電力変換装置１０３，１０４の構成を組み合わせて、該複数のコンデンサＣａ〜Ｃｃと複数の抵抗Ｒａ〜Ｒｃ，Ｒｄ〜Ｒｅの最適組み合わせを選択するように構成することも可能である。

図９は、図７（ａ）に示した電力変換装置１０２の別の変形例で、電力変換装置１０５の構成を示した回路図である。尚、図９では、図２（ｂ）のデッドタイムΔｔｄ中におけるｃ時点またはｅ時点での電流の流れ状態を、回路図に重ねて示してある。

図９に示す電力変換装置１０５においては、デッドタイムΔｔｄにおいて、負荷ＬＤに流れる負荷電流ＩＬＤを計測して、第２スイッチング素子ＳＷ３のターンＯＮを制御するようにしている。図９の電力変換装置１０５によれば、負荷電流ＩＬＤが時間と共に変化して、ダイオードＤ２に蓄積される逆回復電荷の量も時間と共に変化する場合であっても、該逆回復電荷をキャンセルする放電時間Δｔ２を常に最適化することができる。

図１０は、別の変形例で、電力変換装置１０６の構成を示した回路図である。尚、図１０では、図２（ｂ）のデッドタイムΔｔｄ中におけるｆ１時点での電流の流れ状態を、回路図に重ねて示してある。

図１０に示す電力変換装置１０６においては、デッドタイムΔｔｄにおいて、フリーホイールダイオードとして機能しているダイオードＤ２に流れる電流を計測して、ハイサイドの第１スイッチング素子ＳＷ１のターンＯＮを制御している。すなわち、図１０の電力変換装置１０６では、副回路の第２スイッチング素子ＳＷ３をターンＯＮした後、コンデンサＣの放電電流ＩＣによってフリーホイールダイオードとして機能しているダイオードＤ２に流れている電流ＩＤ２が低減し、逆回復電荷がキャンセルして電流ＩＤ２が０になったことを確認してから、ハイサイドの第１スイッチング素子ＳＷ１をターンＯＮするようにしている。従って、基準時ＲＴと放電時間Δｔ２を予め設定しておく場合に較べて、電流サージや電圧サージの抑制とデッドタイムΔｔｄ中のコンデンサＣ（および抵抗Ｒ）での損失抑制を、最適化することができる。この方法は、上記した負荷電流ＩＬＤが時間と共に変化する場合に、特に有効である。

図１１は、図１０に示した第１スイッチング素子ＳＷ１のターンＯＮ制御を行うための回路構成の一例を示した図で、図１１（ａ）は、異なる遅延時間の遅延回路を選択して第１スイッチング素子ＳＷ１のターンＯＮを制御する場合を示した図である。また、図１１（ｂ），（ｃ）は、図１１（ａ）に示す遅延回路の具体的な構成例で、図１１（ｂ）は、異なる値の抵抗Ｒ１〜Ｒ３を遅延選択に利用した回路構成であり、図１１（ｃ）は、直列接続された論理インバータＩＶの数を遅延選択に利用した回路構成である。

尚、図１１に示す回路構成は、図９に示した第２スイッチング素子ＳＷ３のターンＯＮ制御にも用いることができる。

以上に例示した電力変換装置１００〜１０６は、高周波駆動の適用が可能であって、直流電力を交流電力へ変換するインバータにも適用することができる。また、上記電力変換装置１００〜１０６は、大電力駆動も可能である。

以下、負荷が三相誘導モータである場合を例にして、上記上記電力変換装置１００〜１０６の適用例を説明する。

図１２（ａ）は、三相誘導モータＭの駆動に用いる従来のインバータ（電力変換装置８０）の基本的な構成を示した図である。図１２（ｂ）は、図１２（ａ）の三相誘導モータＭの駆動に用いる本発明のインバータを説明する図で、一相分の電力変換装置１０７の構成を示した図である。また、図１３は、図１２（ｂ）に示す一相分の電力変換装置１０７の制御フローを示した図である。

図１２（ａ）に示すインバータ（電力変換装置８０）は、図１の電力変換装置１００と同じハイサイドとローサイドの直列接続された２つの主回路１Ｈ，１Ｌを、３系統（Ｒ系統、Ｓ系統、Ｔ系統）備える。各系統は、直流電源Ｅに並列接続されており、主回路１Ｈと主回路１Ｌの各接続点Ｐｒ，Ｐｓ，Ｐｔから出力が取り出される。図１２（ａ）に示す三相誘導モータＭは、星型に結線された誘導性の負荷ＬＤ１，ＬＤ２，ＬＤ３で構成されており、端子Ｔ１，Ｔ２，Ｔ３と前記接続点Ｐｒ，Ｐｓ，Ｐｔがそれぞれ結線されている。

図１４（ａ）の電力変換装置９０や図１（ａ）の電力変換装置１００を構成しているハーフブリッジ回路は、例えば、Ｒ系統の回路と、接続点Ｐｒから三相誘導モータＭの端子Ｔ１、負荷ＬＤ１、負荷ＬＤ２、端子Ｔ２、およびＳ系統の接続点Ｐｓ、主回路１ＬのＯＮ状態の第１スイッチング素子ＳＷ２を通る回路に相当している。また、図１２（ａ）に示す電力変換装置８０の回路は、ハイサイドの主回路１Ｈとローサイドの主回路１Ｌが、いずれの系統においても、負荷ＬＤ１，ＬＤ２，ＬＤ３に対して対称的な配置関係にあり、先に電力変換装置１００〜１０６において説明した負荷電流ＩＬＤとは逆向きの負荷電流も、負荷ＬＤ１，ＬＤ２，ＬＤ３に流れる。

直流電力を交流電力へ変換する本発明のインバータは、 図１２（ｂ）の電力変換装置１０７に示すように、第２スイッチング素子ＳＷ３ＨとコンデンサＣからなる副回路２Ｈおよび第２スイッチング素子ＳＷ３ＬとコンデンサＣからなる副回路２Ｌが、ハイサイドとローサイドの２つの主回路１Ｈ，１Ｌの両方に、それぞれ並列接続されている。そして、図１２（ｂ）に示す電力変換装置１０７の構成が、図１２（ａ）に示す電力変換装置８０の各系統（Ｒ系統、Ｓ系統、Ｔ系統）回路構成として用いられる。

また、図１３の制御フローに示すように、２つの主回路１Ｈ，１Ｌと２つの副回路２Ｈ，２Ｌを持つ電力変換装置１０７の制御は、第１スイッチング素子ＳＷ１，ＳＷ２が相補的にＯＮーＯＦＦするように制御し、第１スイッチング素子ＳＷ１，ＳＷ２がそれぞれＯＮ状態にある時に向きが反転する負荷電流ＩＬＤに対して、図２〜図５で説明した電力変換装置１００の１サイクルにおける副回路２Ｌの一連の動作を、副回路２Ｈと副回路２Ｌでそれぞれ行う。

以上のようにして、上記電力変換装置は、いずれも、パワーＭＯＳＦＥＴ等のスイッチング素子を用いた直流電源の電力変換装置であって、逆回復電流に起因する電流サージと電圧サージを抑制できると共に、デッドタイム中における損失を従来に較べてより低減することのできる電力変換装置となっている。

従って、上記電力変換装置は、電子機器の搭載密度が高く、誤動作防止のため確実な電流サージと電圧サージ、継続的な共振の抑制が必要な車載用であり、前記直流電源が、限られた電力容量で損失低減が特に重要な車のバッテリである場合に好適である。

９０，１００〜１０７ 電力変換装置
１Ｈ，１Ｌ 主回路
ＳＷ１，ＳＷ２ 第１スイッチング素子
Ｄ１，Ｄ２ ダイオード
ＬＤ 負荷
２Ｌ，２Ｌｒ，２Ｈ 副回路
ＳＷ３，ＳＷ３Ｈ，ＳＷ３Ｌ 第２スイッチング素子
Ｃ コンデンサ
Ｒ 抵抗
ＲＴ，ＲＴ１，ＲＴ２ 基準時
Δｔｄ デッドタイム
Δｔ２，Δｔ２ｒ 放電時間

Claims (18)

1. 直流電源に接続するハイサイドとローサイドの直列接続された２つの主回路を備え、該２つの主回路の接続点から誘導性の負荷に電力が供給される電力変換装置であって、
   前記２つの主回路が、それぞれ、第１スイッチング素子と、該第１スイッチング素子の両端間に逆並列に接続されたダイオードとからなり、
   前記２つの主回路における第１スイッチング素子が、交互にＯＮ状態になるよう切り替え制御されると共に、該切り替え時において、２つの第１スイッチング素子が共にＯＦＦ状態となるデッドタイムが設けられてなり、
   前記２つの主回路のうち少なくとも一方の主回路におけるダイオードが、前記デッドタイムにおいて、フリーホイールダイオードとして用いられ、
   直列接続された第２スイッチング素子とコンデンサからなる副回路が、前記フリーホイールダイオードとして用いられるダイオードの主回路に並列接続されてなり、
   前記副回路が並列接続されている主回路の第１スイッチング素子がＯＦＦ状態で、もう一方の主回路における第１スイッチング素子がターンＯＮするタイミングを基準時とし、
   前記デッドタイムにおいて、前記副回路における第２スイッチング素子が、前記基準時より前記コンデンサの放電時間だけ先行してターンＯＮするように設定されてなることを特徴とする電力変換装置。
2. 前記第２スイッチング素子をターンＯＮするタイミングにおいて、前記コンデンサの充電電荷が、前記フリーホイールダイオードに蓄積される逆回復電荷より大きく設定されてなることを特徴とする請求項１に記載の電力変換装置。
3. 前記コンデンサの放電によって、前記基準時において、前記フリーホイールダイオードを空乏化する逆電荷が蓄積されてなることを特徴とする請求項２に記載の電力変換装置。
4. 前記コンデンサが、並列接続された複数のコンデンサからなり、
   前記デッドタイムにおいて、前記負荷に流れる電流を計測して、前記第２スイッチング素子がターンＯＮする前に、前記放電時間に用いる前記複数のコンデンサの組み合わせを選択することを特徴とする請求項１乃至３のいずれか一項に記載の電力変換装置。
5. 前記副回路における第２スイッチング素子が、前記基準時でターンＯＮした第１スイッチング素子がターンＯＦＦする前に、ターンＯＦＦするように設定されてなることを特徴とする請求項１乃至４のいずれか一項に記載の電力変換装置。
6. 前記放電時間が、前記デッドタイムの１／２より短い時間に設定されてなることを特徴とする請求項１乃至５のいずれか一項に記載の電力変換装置。
7. 前記副回路において、抵抗が、前記第２スイッチング素子およびコンデンサと共に直列接続されてなることを特徴とする請求項１乃至６のいずれか一項に記載の電力変換装置。
8. 直列接続する前記コンデンサ、前記抵抗、および基板上の寄生インダクタンスによって、直列共振Ｑ値の過減衰条件Ｑ＜１／２または臨界減衰条件Ｑ＝１／２が満たされていることを特徴とする請求項７に記載の電力変換装置。
9. 前記抵抗が、並列接続または直列接続された複数の抵抗からなり、
   前記デッドタイムにおいて、前記負荷に流れる電流を計測して、前記第２スイッチング素子がターンＯＮする前に、前記放電時間に用いる前記複数の抵抗の組み合わせを選択することを特徴とする請求項７または８に記載の電力変換装置。
10. 前記デッドタイムにおいて、前記負荷に流れる電流を計測して、前記第２スイッチング素子のターンＯＮを制御することを特徴とする請求項１乃至９のいずれか一項に記載の電力変換装置。
11. 前記デッドタイムにおいて、前記フリーホイールダイオードに流れる電流を計測して、前記もう一方の主回路における第１スイッチング素子のターンＯＮを制御することを特徴とする請求項１乃至１０のいずれか一項に記載の電力変換装置。
12. 遅延回路により、前記第２スイッチング素子または第１スイッチング素子のターンＯＮを制御することを特徴とする請求項１０または１１に記載の電力変換装置。
13. 前記第１スイッチング素子が、絶縁ゲートトランジスタであり、
    前記ダイオードが、前記絶縁ゲートトランジスタに寄生するボディダイオードであることを特徴とする請求項１乃至１２のいずれか一項に記載の電力変換装置。
14. 前記絶縁ゲートトランジスタが、スーパージャンクション−ＭＯＳＦＥＴであることを特徴とする請求項１３に記載の電力変換装置。
15. 前記第２スイッチング素子が、前記第１スイッチング素子と同程度の耐圧を有する、絶縁ゲートトランジスタであることを特徴とする請求項１３または１４に記載の電力変換装置。
16. 前記電力変換装置が、直流電力を交流電力へ変換するインバータであって、
    前記副回路が、前記２つの主回路の両方に、それぞれ並列接続されてなることを特徴とする請求項１乃至１５のいずれか一項に記載の電力変換装置。
17. 前記負荷が、三相誘導モータであり、
    前記電力変換装置が、３系統の前記ハイサイドとローサイドの直列接続された２つの主回路を備えることを特徴とする請求項１６に記載の電力変換装置。
18. 前記電力変換装置が、車載用であり、
    前記直流電源が、車のバッテリであることを特徴とする請求項１乃至１７のいずれか一項に記載の電力変換装置。

Images