JP5108995B2 - 電力変換装置 - Google Patents

Description

本発明は、インバータやコンバータなどに代表される電力変換装置において、特にノイズを抑制する技術に関する。

電力変換装置として、直流電力を交流電力に変換してモータ等の負荷に給電するインバータや、交流電源の交流電力を直流電力に変換するコンバータが知られている。
三相インバータにあっては、インバータの出力である正弦波出力電圧を得る方法として、例えばＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御が一般的に用いられている。ＰＷＭ制御においては、Ｕ相、Ｖ相、Ｗ相の各アームに直列接続されたハイサイドスイッチおよびローサイドスイッチによるスイッチング動作が高速に行われているため、三相インバータが高周波のスイッチングノイズの発生源となっている。また、モータ等の負荷はフレームグラウンドとの間に寄生容量をもっているため、この寄生容量を介して高周波のスイッチングノイズが流れることにより、モータのベアリング損傷や周辺機器の誤動作を引き起こすおそれがある。このような問題に対応するため、ノイズを抑制する種々の技術が開示されている（例えば、特許文献１）。

一方、近年、インバータやコンバータに代表される電力変換装置には大容量化の要求がある。ところが、それに用いられるスイッチング素子の電流容量には制限がある。そこで、図２３に示すように、複数のスイッチング素子を並列接続して用いる技術がある。
図２３は、従来例に係る電力変換装置を備える負荷駆動システム９００の全体構成を示す図である。

負荷駆動システム９００は、直流電源ＤＣから供給される直流電流を三相インバータ９０２で三相交流電流に変換し、その三相交流電流をモータ９０４に供給する構成である。三相インバータ９０２の動作は、コントローラ９０５から出力されるＰＷＭ信号Ｐｕ、Ｐｖ、Ｐｗにより制御される。
三相インバータ９０２は三相ブリッジを構成しており、Ｕ相アーム９１２ｕ，Ｖ相アーム９１２ｖ，Ｗ相アーム９１２ｗからなる。Ｕ相アーム９１２ｕは、直列接続されたハイサイドスイッチング素子群Ｑ９１とローサイドスイッチング素子群Ｑ９２から構成されており、ハイサイドスイッチング素子群Ｑ９１はスイッチング素子Ｑ９１ａ，Ｑ９１ｂが並列接続されてなる。同様に、ローサイドスイッチング素子群Ｑ９２はスイッチング素子Ｑ９２ａ，Ｑ９２ｂが並列接続されてなる。

スイッチング素子Ｑ９１ａ，Ｑ９１ｂ，Ｑ９２ａ，Ｑ９２ｂのゲート端子はそれぞれ、ゲート駆動回路ＧＤと接続されている。並列接続の関係にあるスイッチング素子、例えば、スイッチング素子Ｑ９１ａとＱ９１ｂには、ゲート駆動回路ＧＤを介してコントローラ９０５から同一のＰＷＭ信号Ｐｕが供給され、スイッチング素子Ｑ９１ａとＱ９１ｂは同期して動作することとなる。なお、特に図中に番号を付していないが、Ｖ相アーム９１２ｖとＷ相アーム９１２ｗも、Ｕ相アーム９１２ｕと同様の構成である。

上記のような構成によれば、一つのスイッチング素子群が一つのスイッチング素子のみからなる場合と比較して、スイッチング素子群全体として流せる電流量を増加させることができる。一つのスイッチング素子群全体として所定量の電流を流したいという要望があっても、その所定量の電流を流せる単一のスイッチング素子が存在しないことが想定される。そのような場合に、上記の技術を採用して、すなわち、一つのスイッチング素子群を上記所定量の半分程度の電流を流せるスイッチング素子２個を並列接続して構成することにより、上記要望を実現することが可能である。

特開２００６−３３３６４７号公報 特開平７−２７４５１７号公報

しかしながら、図２３に示す構成によれば、三相インバータ９０２から発生するスイッチングノイズが増大してしまうという問題があることを本願発明者は見出した。この詳細について図２４を用いて説明する。
図２４は、従来例に係るスイッチング動作時のタイミングチャートを示す図であり、図２３におけるハイサイドスイッチング素子群Ｑ９１の動作のみを抽出して示したものである。図２４（ａ）はスイッチング素子Ｑ９１ａの端子間電圧変動を、図２４（ｂ）はスイッチング素子Ｑ９１ｂの端子間電圧変動をそれぞれ示している。図２４（ｃ）は部分（Ｄ）の拡大図である。

図２４（ａ），（ｂ）に示すように、スイッチング素子Ｑ９１ａ，Ｑ９１ｂにおけるオンオフのスイッチング動作により、各スイッチング素子の端子間電圧はハイレベルとローレベルの間を状態遷移する。しかし、ハイレベルとローレベル間を単純に状態遷移しているのではなく、状態遷移と同時に、スイッチング素子Ｑ９１ａ，Ｑ９１ｂの端子間には、それぞれＶｒａおよびＶｒｂで示すようなリンギング電圧が発生している。このリンギング電圧は、三相インバータを構成する回路が有する寄生インダクタンス成分Ｌおよび寄生容量成分Ｃに起因する共振である。本願発明者の鋭意検討の結果、このリンギング電圧がスイッチングノイズの原因の一つとなっていることが判明した。

図２３に示す構成によれば、スイッチング素子Ｑ９１ａとＱ９１ｂは同期して動作しているため、図２４（ｃ）に示すように、スイッチング素子Ｑ９１ａ，Ｑ９１ｂの端子間に発生するリンギング電圧Ｖｒａ，Ｖｒｂの位相も、当然ながら互いに同位相となってしまう。これはすなわち、リンギング電圧が重畳することによりスイッチングノイズが増大してしまうことと同義である。

本発明は上記の問題点を鑑みてなされたもので、スイッチングノイズを効率的に抑制することが可能な電力変換装置を提供することを目的とする。

上記目的を達成するため、本発明に係る電力変換装置は、キャパシタと、前記キャパシタに並列接続された複数のスイッチング素子と、前記各スイッチング素子におけるスイッチング動作を個別に制御するコントローラと、を備え、前記複数のスイッチング素子が互いに並列に接続され、前記複数のスイッチング素子のうちいずれか１つと前記キャパシタとを含む閉回路が、前記スイッチング素子毎に形成された電力変換装置であって、前記コントローラは、前記各スイッチング素子で行われるオンまたはオフのスイッチング動作によって前記各閉回路に発生し、前記各閉回路に含まれるインダクタンスとその閉回路に含まれるスイッチング素子の出力容量とで規定される周波数をそれぞれ有するリンギング電圧が、前記複数の閉回路のうち少なくとも２つの閉回路間で互いに打ち消されるように、前記少なくとも２つの閉回路のスイッチング素子におけるスイッチング動作のタイミングを互いにずらす。

本発明に係る電力変換装置の構成によれば、各スイッチング素子で行われるスイッチング動作によってキャパシタとスイッチング素子を含む閉回路に発生するリンギング電圧が、少なくとも２つの閉回路間で互いに打ち消される。ここで、リンギング電圧が「打ち消されるように」とは、リンギング電圧が完全に打ち消される場合だけでなく、リンギング電圧が一部打ち消される場合も含んでいる。リンギング電圧の一部が打ち消される場合であっても、従来よりもスイッチングノイズを抑制することが可能である。

一方、特許文献１に開示されているように、電力変換装置にノイズキャンセル回路を付加することにより、スイッチングノイズを抑制する手法をとることも考えられる。しかし、この手法によっては、スイッチング動作が引き金となって発生するスイッチングノイズを上記閉回路から電源側に伝導しないよう抑制することは可能であるが、スイッチングノイズ自体を上記閉回路内で抑制することはできない。そのため、システムを構成する回路に含まれる寄生容量や配線等を経由し電源側へと伝わる伝導ノイズには有効であるが、空間へ放射される放射ノイズに対しては抑制効果が低いといった問題がある。

しかし、本発明に係る電力変換装置の構成によれば、特許文献１とは異なり、スイッチングノイズをその発生源である上記閉回路内で抑制することが可能である。その結果、電力変換装置内の寄生容量や配線等を経由し電源へと伝わる伝導ノイズはもちろんのこと、電力変換装置外の空間へ放射される放射ノイズに対する抑制効果も得られる。
したがって、スイッチングノイズを効率的に抑制することが可能な電力変換装置を提供することが可能となる。

第１の実施形態に係る電力変換装置を備える負荷駆動システム１００の全体構成を示す図である。 第１の実施形態に係る位相シフト部１０８の構成の一例を示す回路図である。 第１の実施形態に係るタイミングチャートを示す図である。 周波数ｆ_rを算出するための等価回路モデルを示す図である。 第１の実施形態に係る効果を説明するための図である。 第１の実施形態の変形例に係る電力変換装置を備える負荷駆動システム１００Ａの全体構成を示す図である。 第１の実施形態の変形例に係るキャリア信号生成部１０６Ａの構成の一例を示す回路図である。 第２の実施形態に係る電力変換装置の一部構成を示す図である。 第２の実施形態に係るタイミングチャートを示す図である。 第２の実施形態の変形例に係るタイミングチャートを示す図である。 第３の実施形態に係る電力変換装置を備える負荷駆動システム３００の全体構成を示す図である。 第３の実施形態に係るタイミングチャートを示す図である。 第３の実施形態に係るスイッチングノイズ抑制原理の検証を行うための回路の構成を示す図である。 （ａ）第３の実施形態に係るリンギング電圧の波形とその位相を示す図と、（ｂ）比較例に係るリンギング電圧の波形とその位相を示す図である。 第３の実施形態および比較例に係る直流電源ＤＣにおけるノイズレベルを示す図である。 第３の実施形態の変形例に係るタイミングチャートを示す図である。 第４の実施形態に係る電力変換装置を備える負荷駆動システム４００の全体構成を示す図である。 第５の実施形態に係る電力変換装置を備える負荷駆動システム５００の全体構成を示す図である。 第６の実施形態に係る電力変換装置を備える負荷駆動システム６００の全体構成を示す図である。 第７の実施形態に係る電力変換装置を備える負荷駆動システム７００の全体構成を示す図である。 第８の実施形態に係る電力変換装置を備える負荷駆動システム８００の全体構成を示す図である。 リンギング電圧の波形が正確な正弦波であると仮定した場合のノイズレベルシミュレーション結果を示す図である。 従来例に係る電力変換装置を備える負荷駆動システム９００の全体構成を示す図である。 従来例に係るタイミングチャートを示す図である。

以下、本発明の実施形態について、図面を参照しながら説明する。
［第１の実施形態］
≪構成≫
図１は、第１の実施形態に係る電力変換装置を備える負荷駆動システム１００の全体構成を示す図である。本実施形態では、三相交流モータ（以下、モータと称する。）を負荷とする構成を説明する。

負荷駆動システム１００は、直流電源ＤＣ，電力変換装置１１３，モータ１０４を備える。
直流電源ＤＣは電源系統を整流して得られる直流電源、または、バッテリタイプ（代表的には、ニッケル水素またはリチウムイオン等の二次電池）の直流電源である。
電力変換装置１１３は、電圧検出部１０１，電流検出部１０３，三相インバータ１０２，コントローラ１０５からなる。電力変換装置１１３は、直流電源ＤＣから供給される直流電力を、位相が各々１２０°、電気角で２π／３ラジアンずれたＵ相，Ｖ相，Ｗ相の三相交流電力に変換し、その三相交流電力をモータ１０４に供給する。

モータ１０４は、三相交流電力の供給を受ける三相巻線から構成される三相交流モータである。
〈電力変換装置１１３〉
（電圧検出部１０１，電流検出部１０３，キャパシタ１１１）
電圧検出部１０１は、直流電源ＤＣの電圧、すなわち、三相インバータ１０２に入力される電圧を検出する。

電流検出部１０３は、モータ１０４への入力電流、すなわち、三相インバータ１０２から出力される電流を検出する。
キャパシタ（平滑コンデンサ）１１１は、電力変換装置１１３内の電圧変動を抑制するために設けられている。
（三相インバータ１０２）
三相インバータ１０２は三相ブリッジを構成しており、Ｕ相アーム１１２ｕ，Ｖ相アーム１１２ｖ，Ｗ相アーム１１２ｗを備える。各相のアームの構成は図２３における三相インバータ９０２と同様であるので説明を省略する。また、スイッチング素子Ｑ１１ａとＱ１１ｂのように、並列接続された関係にあるスイッチング素子は、耐圧や電流容量などの仕様が同一のスイッチング素子で構成されている。

スイッチング素子Ｑ１１ａ〜Ｑ１６ａ，Ｑ１１ｂ〜Ｑ１６ｂには絶縁ゲート型バイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：以下、ＩＧＢＴと記載する。）や金属−酸化物−半導体電界効果トランジスタ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：以下、ＭＯＳＦＥＴと記載する。）に代表されるパワー半導体素子が適用される。スイッチング素子Ｑ１１ａ，Ｑ１１ｂ，Ｑ１２ａ，Ｑ１２ｂのコレクタ−エミッタ間（またはドレイン−ソース間）には、エミッタ側（ソース側）からコレクタ側（ドレイン側）へ電流を流すためのダイオードが接続されている。但し、ＭＯＳＦＥＴをスイッチング素子として使用する場合は、寄生ダイオードをダイオードとして使用する場合もあり得る。

ここで、電力変換装置１１３には、スイッチング素子Ｑ１１ａ〜Ｑ１６ａ，Ｑ１１ｂ〜Ｑ１６ｂのうちいずれか１つとキャパシタ１１１とを含む閉回路が、スイッチング素子毎に形成されている。例えば、ある一の閉回路には、スイッチング素子Ｑ１１ａとキャパシタ１１１とが含まれており、このような閉回路が電力変換装置１１３にはスイッチング素子の個数分（１２個）形成されている。

（コントローラ１０５）
コントローラ１０５は、三相インバータ１０２に含まれるスイッチング素子Ｑ１１ａ〜Ｑ１６ａ，Ｑ１１ｂ〜Ｑ１６ｂのスイッチング動作を個別に制御する。
具体的には、コントローラ１０５は、ゲート駆動回路ＧＤへの指令信号であるパルス幅変調信号（以下、ＰＷＭ信号と称する。）を生成する。このＰＷＭ信号を、ゲート駆動回路ＧＤを介してスイッチング素子Ｑ１１ａ〜Ｑ１６ａ，Ｑ１１ｂ〜Ｑ１６ｂのゲート端子へ出力することにより、上記の各スイッチング素子が個別に制御される。

コントローラ１０５は、具体的には、キャリア信号生成部１０６，ＰＷＭ信号生成部１０７，位相シフト部１０８，電流指令部１０９，電流制御部１１０から構成される。
キャリア信号生成部１０６は、数１０ｋＨｚの周波数の鋸波電圧であるキャリア信号Ｃｒ（例えば、電圧が所定時間をかけて第１レベルから第２レベルへ漸減したのち第２レベルから第１レベルへのリセットを繰り返すことによりできる波形）を生成し、これを次段のＰＷＭ信号生成部１０７へ出力する。

電流指令部１０９は、モータ１０４を駆動制御するための電流指令を出力する。電流指令の値は目標とするモータ１０４の動作に対応して設定されるものであり、この指令には、次段の電流制御部１１０で生成されるべき制御指令信号の振幅ならびに周波数の情報が含まれている。
電流制御部１１０は、電流指令部１０９からの電流指令に基づき正弦波形の制御指令信号を生成する。それとともに、実際に駆動しているモータ１０４の動作が目標とするモータ１０４の動作からずれている場合には、電流検出部１０３からのフィードバック信号を受けて、上記制御指令信号を適切な正弦波形に修正し、次段のＰＷＭ信号生成部１０７へ出力する。図１では、Ｕ相制御指令信号をＤｕ，Ｖ相制御指令信号をＤｖ，Ｗ相制御指令信号をＤｗで示している。上記の説明のように、電流指令部１０９と電流制御部１１０とで制御指令信号生成部が構成されている。

ＰＷＭ信号生成部１０７は、入力されたキャリア信号ＣｒとＵ相制御指令信号Ｄｕとを比較し、その比較結果であるＰＷＭ信号Ｐｕを生成し、次段の位相シフト部１０８へ出力する。同様に、キャリア信号ＣｒとＶ相制御指令信号Ｄｖ，キャリア信号ＣｒとＷ相制御指令信号Ｄｗとを比較し、その比較結果であるＰＷＭ信号Ｐｖ，Ｐｗを生成し、位相シフト部１０８へ出力する。

位相シフト部１０８は、入力されたＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗに基づき、各スイッチング素子用のＰＷＭ信号を生成し、次段のゲート駆動回路ＧＤに出力する。ハイサイドスイッチング素子群Ｑ１１を例に挙げて具体的に説明すると、位相シフト部１０８は、ＰＷＭ信号Ｐｕを第１の位相角だけシフトさせてＰＷＭ信号Ｐｕａを生成するとともに、ＰＷＭ信号Ｐｕを第２の位相角だけシフトさせてＰＷＭ信号Ｐｕｂを生成する。第２の位相角は、第１の位相角に対して所定の位相差だけ遅れている。ＰＷＭ信号Ｐｕａはスイッチング素子Ｑ１１ａ用のＰＷＭ信号として出力され、ＰＷＭ信号Ｐｕｂはスイッチング素子Ｑ１１ｂ用のＰＷＭ信号として出力される。位相シフト部１０８は、ＰＷＭ信号ＰｕａとＰｕｂ間の位相差のみを変化させるものである。位相シフト部１０８は、他のスイッチング素子群においても、並列接続された関係にあるスイッチング素子（例えばＱ１４ａとＱ１４ｂ）に出力されるＰＷＭ信号に対し同様の位相シフトを行う。

図２は、位相シフト部１０８の構成の一例を示す回路図であり、ＰＷＭ信号生成部１０７と位相シフト部１０８を取り出して図示している。
Ｕ相位相シフト部１０８ｕは、抵抗Ｒ１，Ｒ２、キャパシタＣ１，Ｃ２、シュミットトリガＳｃ１，Ｓｃ２からなる。上述の第１の位相角はＲ１とＣ１の積で決定され、第２の位相角はＲ２とＣ２の積で決定される。Ｒ１とＣ１の積に対し、Ｒ２とＣ２の積の方が大きくなるようにすることにより、シュミットトリガＳｃ１から出力されるＰＷＭ信号Ｐｕａに対し、所定の位相差だけ遅れたＰＷＭ信号Ｐｕｂが生成される。Ｖ相位相シフト部１０８ｖならびにＷ相位相シフト部１０８ｗは、Ｕ相位相シフト部１０８ｕと同様の構成であるので説明を省略する。

このように、スイッチング素子Ｑ１１ａ用のＰＷＭ信号Ｐｕａとスイッチング素子Ｑ１１ｂ用のＰＷＭ信号Ｐｕｂとの間で所定の位相差を設けることにより、スイッチング素子Ｑ１１ａとＱ１１ｂの間で、スイッチング動作のタイミングを互いにずらすことができる。このときの、スイッチング動作タイミングのずれ量は、スイッチング素子Ｑ１１ａの端子間で発生するリンギング電圧と、スイッチング素子Ｑ１１ｂの端子間で発生するリンギング電圧とが互いに打ち消されるようなずれ量に設定されている。このずれ量の具体的な設定方法ならびにその効果について次項で説明する。

≪スイッチングノイズ抑制原理≫
図３を用いて本実施形態におけるスイッチングノイズ抑制原理について説明する。図３は第１の実施形態に係るタイミングチャートを示す図であり、ここではＵ相アーム１１２ｕのハイサイドスイッチング素子群Ｑ１１のみを取り上げて説明する。
図３（ａ）は、ＰＷＭ信号生成部１０７に入力される鋸波のキャリア信号ＣｒとＵ相制御指令信号Ｄｕの電圧波形を示す図である。Ｕ相制御指令信号Ｄｕは正弦波形であるが、図３（ａ）は微小な時間を拡大して図示したものであり、ここではほとんど電圧が変動していないものとして図示した。

図３（ｂ）は、位相シフト部１０８から出力されるＰＷＭ信号Ｐｕａの電圧波形を、図３（ｃ）は位相シフト部１０８から出力されるＰＷＭ信号Ｐｕｂの電圧波形を、それぞれ示している。図３（ｂ），（ｃ）に示すように、ＰＷＭ信号ＰｕｂはＰＷＭ信号Ｐｕａに対しα［ｓｅｃ］遅延しており、このαが、前述の所定の位相差に相当する。図２において、第１の位相角（Ｒ１とＣ１の積）を無視できる程度とし、第２の位相角（Ｒ２とＣ２の積）がαに相当するように、Ｒ１、Ｒ２、Ｃ１、Ｃ２の値を設定することにより、このような構成を実現することが可能である。

図３（ｄ）は、スイッチング素子Ｑ１１ａの端子間の電圧変動を、図３（ｅ）はスイッチング素子Ｑ１１ｂの端子間の電圧変動を、図３（ｆ）は図３（ｄ），（ｅ）に示す（Ａ）付近の拡大図をそれぞれ示している。
ＰＷＭ信号生成部１０７でキャリア信号ＣｒとＵ相制御指令信号Ｄｕの大小関係が反転することにより（図３（ａ））、図３（ｂ）に示すＰＷＭ信号Ｐｕａの電圧波形においてオンからオフ、またはオフからオンへの状態遷移が起こる。以下、Ｕ相制御指令信号Ｄｕよりもキャリア信号Ｃｒが大きくなった場合にオンからオフへの状態遷移が起こるものとして説明する。

先ず、図３の時刻（１）について説明する。図３（ａ）において、キャリア信号ＣｒとＵ相制御指令信号Ｄｕが交差し、図３（ｂ）に示すＰＷＭ信号Ｐｕａはオンからオフへ状態遷移する。この状態遷移に伴い、スイッチング素子Ｑ１１ａはオンからオフへ切り換わり、スイッチング素子Ｑ１１ａの端子間電圧はハイレベルからローレベルへ遷移する（図３（ｄ））。このとき、スイッチング素子Ｑ１１ａにおいては短時間に大きな電流変化があるため、図３（ｄ）に示すように、スイッチング素子Ｑ１１ａの端子間に高周波の振動であるリンギング電圧Ｖｒａが発生する。発明が解決しようとする課題の項で述べたように、スイッチング素子に発生するリンギング電圧がスイッチングノイズの原因の一つとなっている。したがって、このリンギング電圧の発生を抑制することで、スイッチングノイズの抑制が可能となる。

リンギング電圧は、三相インバータを構成する回路が有する寄生インダクタンス成分Ｌおよび寄生容量成分Ｃに起因する共振である。一般的に、リンギング電圧の周波数ｆは数１により定まる。

次に、図３の時刻（２）について説明する。図３（ｃ）に示すＰＷＭ信号Ｐｕｂは、時刻（１）からα［ｓｅｃ］遅延して、オンからオフへ状態遷移する。この状態遷移に伴い、スイッチング素子Ｑ１１ｂはオンからオフへ切り換わり、スイッチング素子Ｑ１１ｂの端子間電圧はハイレベルからローレベルへ遷移する（図３（ｅ））。このとき、スイッチング素子Ｑ１１ａと同様に、スイッチング素子Ｑ１１ｂにおいても短時間に大きな電流変化があり、図３（ｅ）に示すように、スイッチング素子Ｑ１１ｂの端子間に高周波の振動であるリンギング電圧Ｖｒｂが発生する。

ここで、三相インバータ１０２の構成で説明したように、スイッチング素子Ｑ１１ａとＱ１１ｂは、耐圧や電流容量などの仕様が同一のスイッチング素子により構成されており、スイッチング素子Ｑ１１ｂに含まれる寄生インダクタンスＬおよび寄生容量成分Ｃは、スイッチング素子Ｑ１１ａに含まれるものと同一である。つまり、スイッチング素子Ｑ１１ａの端子間に発生するリンギング電圧Ｖｒａの周波数ｆ_rとスイッチング素子Ｑ１１ｂの端子間に発生するリンギング電圧Ｖｒｂの周波数ｆ_rは同値である。

リンギング電圧Ｖｒａの周波数ｆ_rの逆数をリンギング電圧Ｖｒａの１周期とした場合、この位相差αはリンギング電圧Ｖｒａの半周期分に相当する。αはリンギング電圧Ｖｒａの周波数ｆ_rを用いて数２で定義される。なお、リンギング電圧Ｖｒａの周波数ｆ_rは、大まかには、スイッチング素子Ｑ１１ａとキャパシタ１１１を含む閉回路（リンギング電圧Ｖｒａの発生源となっている閉回路）のインダクタンスとその閉回路に含まれるスイッチング素子Ｑ１１ａの出力容量とで規定される。リンギング電圧Ｖｒａの周波数ｆ_rの算出方法は後ほど詳細に説明する。

したがって、リンギング電圧Ｖｒａとリンギング電圧Ｖｒｂは、図３（ｆ）に示すように、互いに位相が反転した関係となる。このようにすることで、スイッチング素子Ｑ１１ａ，Ｑ１１ｂが行うオンからオフへのスイッチング動作に伴って発生するリンギング電圧Ｖｒａ，Ｖｒｂは互いに打ち消され、その結果、これらのスイッチング素子から発生するスイッチングノイズが抑制される。

続いて、時刻（３）について説明する。図３（ａ）において、キャリア信号ＣｒとＵ相制御指令信号Ｄｕが交差し、図３（ｂ）に示すＰＷＭ信号Ｐｕａはオフからオンへ状態遷移する。この状態遷移に伴い、スイッチング素子Ｑ１１ａはオフからオンへ切り換わり、スイッチング素子Ｑ１１ａの端子間電圧はローレベルからハイレベルへ遷移する（図３（ｄ））。このときも時刻（１）と同様に、スイッチング素子Ｑ１１ａの端子間にリンギング電圧Ｖｒａが発生する。

次に、時刻（４）において、図３（ｃ）に示すＰＷＭ信号Ｐｕｂは、時刻（３）からα［ｓｅｃ］遅延して、オフからオンへ状態遷移する。この状態遷移に伴い、スイッチング素子Ｑ１１ｂはオフからオンへ切り換わり、スイッチング素子Ｑ１１ｂの端子間電圧はローレベルからハイレベルへ遷移する（図３（ｅ））。このときも時刻（４）と同様に、スイッチング素子Ｑ１１ｂの端子間にリンギング電圧Ｖｒｂが発生する。

したがって、スイッチング素子Ｑ１１ａ，Ｑ１１ｂが行うオフからオンへのスイッチング動作に伴って発生するリンギング電圧Ｖｒａ，Ｖｒｂは互いに打ち消され、その結果、これらのスイッチング素子から発生するスイッチングノイズが抑制される。
以上説明したように、上記の構成によれば、スイッチング素子がオンからオフへの状態遷移に伴って発生するリンギング電圧、ならびに、オフからオンへの状態遷移に伴って発生するリンギング電圧の両方を打ち消すようにすることが可能である。

≪周波数ｆ_rの算出方法≫
ここで、周波数ｆ_rの算出方法を、図４を用いて説明する。
図４は、周波数ｆ_rを算出するための等価回路モデルを示す図である。図４では、図１における、Ｕ相アーム１１２ｕ，キャパシタ１１１のみを図示している。ここで、図１に示したように、Ｕ相アーム１１２ｕは、スイッチング素子Ｑ１１ａ，Ｑ１１ｂとスイッチング素子Ｑ１２ａ，Ｑ１２ｂがそれぞれ並列接続されているため、スイッチング素子Ｑ１１ａとＱ１１ｂ間で流れる電流量は略同一であり、スイッチング素子Ｑ１２ａとＱ１２ｂ間で流れる電流量も略同一である。したがって、簡略化のために、図４ではＵ相アーム１１２ｕのスイッチング素子が、スイッチング素子Ｑ１１ａとスイッチング素子Ｑ１２ａのみから構成されているものとみなした。したがって、図４では、スイッチング素子Ｑ１１ａ（またはスイッチング素子Ｑ１１ｂ）とキャパシタ１１１とを含む閉回路と、スイッチング素子Ｑ１２ａ（またはスイッチング素子Ｑ１２ｂ）とキャパシタ１１１とを含む閉回路を示していることになる。

図４において、キャパシタ１１１は、スイッチングのエネルギーを供給する場合には十分大きな容量として設定されるため、キャパシタ１１１は理想的な電圧源とみなすことができる。だたし、キャパシタ１１１には、キャパシタ１１１と他の構成要素とを接続する配線などによる寄生インダクタンス成分があり、そのインダクタンスをＬｃａｐ＿１，Ｌｃａｐ＿２とおく。

Ｕ相アーム１１２ｕにおいて、スイッチング素子Ｑ１１（スイッチング素子Ｑ１１ａ）の出力容量をＣｏｓｓ＿１，スイッチング素子Ｑ１１に含まれる配線のインダクタンスをＬｍ＿１，Ｌｍ＿２とおく。一方、スイッチング素子Ｑ１２（スイッチング素子Ｑ１２ａ）の出力容量をＣｏｓｓ＿２，スイッチング素子Ｑ１２と他の構成要素とを接続する配線のインダクタンスをＬｍ＿３，Ｌｍ＿４とおく。

キャパシタ１１１とＵ相アーム１１２ｕとを接続する配線のインダクタンスを、Ｌｗ＿１、Ｌｗ＿２とおく。
ここで、スイッチング素子Ｑ１１ａ（スイッチング素子Ｑ１１）とキャパシタ１１１とを含む閉回路においては、スイッチング素子Ｑ１１ａに含まれる配線のインダクタンスがＬｍ＿１，Ｌｍ＿２に、キャパシタ１１１に含まれるインダクタンスがＬｃａｐ＿１，Ｌｃａｐ＿２に、スイッチング素子Ｑ１１ａとキャパシタ１１１を接続する配線のインダクタンスがＬｍ＿３，Ｌｍ＿４，Ｌｗ＿１、Ｌｗ＿２に、それぞれ相当する。したがって、スイッチング素子Ｑ１１ａとキャパシタ１１１とを含む閉回路のインダクタンスは、Ｌｃａｐ＿１，Ｌｃａｐ＿２，Ｌｗ＿１、Ｌｗ＿２，Ｌｍ＿１，Ｌｍ＿２，Ｌｍ＿３，Ｌｍ＿４とからなることになる。

一方、スイッチング素子Ｑ１２ａ（スイッチング素子Ｑ１２）とキャパシタ１１１とを含む閉回路においては、スイッチング素子Ｑ１２ａに含まれる配線のインダクタンスがＬｍ＿３，Ｌｍ＿４に、キャパシタ１１１に含まれるインダクタンスがＬｃａｐ＿１，Ｌｃａｐ＿２に、スイッチング素子Ｑ１２ａとキャパシタ１１１を接続する配線のインダクタンスがＬｍ＿１，Ｌｍ＿２，Ｌｗ＿１、Ｌｗ＿２に、それぞれ相当する。したがって、スイッチング素子Ｑ１２ａとキャパシタ１１１とを含む閉回路のインダクタンスは、Ｌｃａｐ＿１，Ｌｃａｐ＿２，Ｌｗ＿１、Ｌｗ＿２，Ｌｍ＿１，Ｌｍ＿２，Ｌｍ＿３，Ｌｍ＿４とからなることになる。

このように、図４に示す等価回路モデルは、寄生インダクタンス成分Ｌと寄生容量成分Ｃからなる共振回路を形成している。
図４の等価回路モデルにおける周波数ｆ_rは、当該等価回路に数１を適用することで算出できる。実際に周波数ｆ_rを算出するにあたって、（１）スイッチング素子Ｑ１１ａがオフでスイッチング素子Ｑ１２ａがオンの場合と、（２）スイッチング素子Ｑ１１ａがオンでスイッチング素子Ｑ１２ａがオフの場合の２つの場合を考える。

先ず、（１）の場合、スイッチング素子Ｑ１１ａのオフへのスイッチング動作が引き金となって、スイッチング素子Ｑ１１ａの端子間にリンギング電圧が発生する。このとき、スイッチング素子Ｑ１２ａは単なる配線、より正確には、スイッチング素子のオン抵抗による抵抗体とみなすことができる。よって、（１）の場合のリンギング電圧の周波数ｆ_r1は数３で表される。

次に、（２）の場合、スイッチング素子Ｑ１２ａのオフへのスイッチング動作が引き金となって、スイッチング素子Ｑ１２ａの端子間にリンギング電圧が発生する。このとき、スイッチング素子Ｑ１１ａは単なる配線、より正確には、スイッチング素子のオン抵抗による抵抗体とみなすことができる。よって、（２）の場合のリンギング電圧の周波数ｆ_r2は数４で表される。

したがって、キャリア信号ＣｒがＵ相制御指令信号Ｄｕよりも大きくなる時刻、すなわち、スイッチング素子Ｑ１１ａがオンからオフ、スイッチング素子Ｑ１２ａがオフからオンとなる時刻に発生するリンギング電圧の周波数ｆ_rは数５のようになる。

数５より、周波数ｆ_rはモータ１０４には影響されず、キャパシタ１１１とＵ相アーム１１２ｕとで決定される。電磁界シミュレーション等を用いてＬｍ＿１やＬｍ＿２等の各寄生インダクタンス成分を算出すれば、設計段階で数５より周波数ｆ_rを求めることができる。また、周波数ｆ_rが求まることにより数２の位相シフト量α［ｓｅｃ］も求まることとなる。よって、設計段階で所定の位相差αの値を設定することが可能である。

なお、図４ではＵ相アーム１１２ｕのみに対する周波数ｆ_rを算出したが、Ｖ相アーム１１２ｖ、Ｗ相アーム１１２ｗがＵ相アーム１１２ｕと仕様が同一の部品で構成されているため、Ｖ相アーム１１２ｖ、Ｗ相アーム１１２ｗにおけるスイッチング動作で発生するリンギング電圧の周波数ｆ_rは、数５に示すものとなる。
≪まとめ≫
本実施形態に係る電力変換装置の構成によれば、各スイッチング素子の端子間に発生するリンギング電圧が、各スイッチング素子間で互いに打ち消される。また、本実施形態では特許文献１とは異なり、各スイッチング素子から発生するスイッチングノイズを、その発生源である、スイッチング素子Ｑ１１ａ，Ｑ１１ｂとキャパシタ１１１とを結ぶ閉回路内で抑制することが可能である。図５は、本実施形態に係る効果を説明するための図である。図５では、図４と同様に、Ｕ相アーム１１２ｕ，キャパシタ１１１のみを図示している。スイッチング素子Ｑ１１は、スイッチング素子Ｑ１１ａ，スイッチング素子Ｑ１１ｂを区別して図示しているが、スイッチング素子Ｑ１２は図４と同様に、簡略化したものを図示している。

上述したように、スイッチング素子Ｑ１１ａとＱ１１ｂには仕様が同一のスイッチング素子が使用されているため、これらのスイッチング素子の出力容量（Ｃｏｓｓ＿１）や、これらと他の構成要素等とを結ぶ配線のインダクタンス（Ｌｍ＿１，Ｌｍ＿２）は同一である。また、キャパシタ１１１とスイッチング素子Ｑ１１ａとを結ぶ配線距離と、キャパシタ１１１とスイッチング素子Ｑ１１ｂとを結ぶ配線距離が同一であれば、これらの配線のインダクタンスはともにＬｗ＿１とおける。したがって、スイッチング素子Ｑ１１ａ，Ｑ１１ｂの端子間に発生するリンギング電圧Ｖｒａ，Ｖｒｂの周波数ｆ_rは同一となる。

図５に示すように、本実施形態においては、リンギング電圧Ｖｒａ，Ｖｒｂを、スイッチング素子Ｑ１１ａ，Ｑ１１ｂとキャパシタ１１１とを結ぶ閉回路内で打ち消し合うことができ、図５のＶｒで示すように閉回路内における電圧変動が抑制される。したがって、電力変換装置内の寄生容量や配線等を経由し電源へと伝わる伝導ノイズはもちろんのこと、電力変換装置外の空間へ放射される放射ノイズに対する抑制効果も期待できる。また、スイッチングノイズを、発生源である上記閉回路内で抑制するので、いわゆるノーマルモードノイズとコモンモードノイズの両方に対して抑制効果を発揮することができる。

また、本実施形態の手法によれば、三相インバータ１０２よりも負荷側（モータ１０４側）でリンギング電圧を打ち消し合う手法とは異なり、ＥＭＩフィルターやシールドなどの各種ノイズ抑制部品を使用することなく、スイッチングノイズの抑制効果が得られる。ノイズ抑制部品を使用する場合であっても、ノイズ抑制効果の小さな部品で済むので、負荷駆動システム１００が大型化することがない。

［第１の実施形態の変形例］
第１の実施形態（図１）では、ＰＷＭ信号生成部１０７で生成されたＰＷＭ信号を、位相シフト部１０８で位相シフトさせることにより、各スイッチング素子用のＰＷＭ信号を生成する構成であった。一方、本変形例では、各スイッチング素子用のキャリア信号を生成し、それらの信号を基に各スイッチング素子用のＰＷＭ信号を生成する構成である。以下、図６を参照しながら具体的に説明する。

図６は第１の実施形態の変形例に係る電力変換装置を備える負荷駆動システム１００Ａの全体構成を示す図である。図６に示す構成と第１の実施形態（図１）との異なる点は、電力変換装置１１３Ａにおけるコントローラ１０５Ａの構成、主にキャリア信号生成部１０６ＡとＰＷＭ信号生成部１０７Ａである。以下、Ｕ相アーム１１２ｕのハイサイドスイッチング素子群Ｑ１１を中心に説明を続ける。

キャリア信号生成部１０６Ａは、スイッチング素子Ｑ１１ａ，Ｑ１１ｂ用のＰＷＭ信号Ｐｕａ，Ｐｕｂを生成するための鋸波のキャリア信号Ｃｒａ，Ｃｒｂを生成し、次段のＰＷＭ信号生成部１０７Ａに出力する。
図７は、本変形例に係るキャリア信号生成部１０６Ａの構成の一例を示す回路図である。

パルス信号発生部は、一定周期で発生する幅の狭いパルス波形であるパルス信号Ｐｌを生成し、次段の位相シフト回路に出力する。
位相シフト回路は、入力されたパルス信号Ｐｌに基づき、各スイッチング素子用のパルス信号を生成する。位相シフト回路は、パルス信号Ｐｌを第３の位相角だけシフトさせてパルス信号Ｐｌ１を生成するとともに、パルス信号Ｐｌを第４の位相角だけシフトさせてパルス信号Ｐｌ２を生成する。第４の位相角は、第３の位相角に対してα［ｓｅｃ］だけ遅れている。パルス信号Ｐｌ１はトランジスタＴｒ１に出力され、パルス信号Ｐｌ２はトランジスタＴｒ２に出力される。

トランジスタＴｒ１，Ｔｒ２は、パルス信号Ｐｌ１，Ｐｌ２が入力されることにより、一定の周期で一瞬の期間だけオンとなる。また、パルス信号Ｐｌ２はパルス信号Ｐｌ１に対し、α［ｓｅｃ］遅延しているので、それに従って、トランジスタＴｒ２がオンとなるタイミングもトランジスタＴｒ１に対しα［ｓｅｃ］遅延することとなる。
トランジスタＴｒ１（Ｔｒ２）がオフの期間では、キャパシタＣ３は定電流源Ｉへ向けて放電しており、キャパシタＣ３の電圧は一定速度で降下する。一方、トランジスタＴｒ１（Ｔｒ２）がオンの期間では、キャパシタＣ３は充電を行っており、キャパシタＣ３の電圧は一定周期で瞬時に上昇する。その結果、所定時間をかけて第１レベルから第２レベルへ遷移したのち第２レベルから第１レベルへのリセットを繰り返し、かつ、互いに位相がα［ｓｅｃ］ずれた鋸波のキャリア信号Ｃｒａ，Ｃｒｂが生成される。

また、図７で示した回路構成以外にも、例えば、特許文献２の図３に開示されているような回路構成によっても実施することが可能である。
ＰＷＭ信号生成部１０７Ａ（図６）は、キャリア信号ＣｒａとＣｒｂに基づき、スイッチング素子Ｑ１１ａ用のＰＷＭ信号Ｐｕａおよびスイッチング素子Ｑ１１ｂ用のＰＷＭ信号Ｐｕｂを生成する。最終的にスイッチング素子Ｑ１１ａ，Ｑ１１ｂに出力されるＰＷＭ信号Ｐｕａ，Ｐｕｂは、第１の実施形態におけるＰＷＭ信号Ｐｕａ，Ｐｕｂ（図３（ｂ）、（ｃ））と同一のものとなる。

したがって、本変形例においても第１の実施形態と同様のノイズ抑制効果を得ることが可能である。
［第２の実施形態］
第１の実施形態においては、２個のスイッチング素子間でリンギング電圧を互いに打ち消されるようにする構成を示した。本実施形態では、３個のスイッチング素子間でリンギング電圧を互いに打ち消されるようにする構成について説明する。

〈構成〉
図８は、第２の実施形態に係る電力変換装置の一部構成、特に三相インバータ２０２および位相シフト部２０８を示す図である。
本実施形態に係る三相インバータ２０２は、第１の実施形態と同様に、Ｕ相アーム２１２ｕ，Ｖ相アーム２１２ｖ，Ｗ相アーム２１２ｗを構成するハイサイドスイッチング素子群Ｑ２１，Ｑ２３，Ｑ２５およびローサイドスイッチング素子群Ｑ２２，Ｑ２４，Ｑ２６のそれぞれにおいて、複数のスイッチング素子が並列接続されてなる。しかし、並列接続されているスイッチング素子の個数が第１の実施形態と異なる。

図８に示すように、Ｕ相アーム２１２ｕにおいて、ハイサイドスイッチング素子群Ｑ２１は、スイッチング素子Ｑ２１ａ，Ｑ２１ｂ，Ｑ２１ｃの３個のスイッチング素子が並列接続されてなり、ローサイドスイッチング素子群Ｑ２２は、スイッチング素子Ｑ２２ａ，Ｑ２２ｂ，Ｑ２２ｃの３個のスイッチング素子が並列接続されてなる。また、Ｕ相アーム２１２ｕと同様に、Ｖ相アーム２１２ｖのハイサイドスイッチング素子群Ｑ２３は、スイッチング素子Ｑ２３ａ，Ｑ２３ｂ，Ｑ２３ｃの３個のスイッチング素子が、ローサイドスイッチング素子群Ｑ２４は、スイッチング素子Ｑ２４ａ，Ｑ２４ｂ，Ｑ２４ｃの３個のスイッチング素子がそれぞれ並列接続されてなる。さらに、Ｗ相アーム２１２ｗにおいても同様に、ハイサイドスイッチング素子群Ｑ２５は、スイッチング素子Ｑ２５ａ，Ｑ２５ｂ，Ｑ２５ｃの３個のスイッチング素子が、ローサイドスイッチング素子群Ｑ２６は、スイッチング素子Ｑ２６ａ，Ｑ２６ｂ，Ｑ２６ｃの３個のスイッチング素子がそれぞれ並列接続されてなる。

なお、位相シフト部２０８は、第１の実施形態に係る位相シフト部１０８と略同様の構成であり、図８に特に図示していない構成も、第１の実施形態と略同様である。以下、Ｕ相アーム２１２ｕのハイサイドスイッチング素子群Ｑ２１を中心に説明する。
位相シフト部２０８は、ＰＷＭ信号生成部（図示せず）から入力されたＰＷＭ信号Ｐｕに基づき、スイッチング素子Ｑ２１ａ用のＰＷＭ信号Ｐｕａ，スイッチング素子Ｑ２１ｂ用のＰＷＭ信号Ｐｕｂ，スイッチング素子Ｑ２１ｃ用のＰＷＭ信号Ｐｕｃを生成し、次段のゲート駆動回路ＧＤに出力する。位相シフト部２０８は、ＰＷＭ信号Ｐｕを第１の位相角だけシフトさせてＰＷＭ信号Ｐｕａを生成し、ＰＷＭ信号Ｐｕを第２の位相角だけシフトさせてＰＷＭ信号Ｐｕｂを生成し、ＰＷＭ信号Ｐｕを第３の位相角だけシフトさせてＰＷＭ信号Ｐｕｃを生成する。第２の位相角は、第１の位相角に対してα［ｓｅｃ］（第１の実施形態で説明したものと同一である。）だけ遅れており、第３の位相角は、第２の位相角に対してα［ｓｅｃ］だけ遅れている。

このようにすることにより、スイッチング素子Ｑ２１ａ，Ｑ２１ｂ，Ｑ２１ｃの間で、スイッチング動作のタイミングを互いにずらすことができる。
〈スイッチングノイズ抑制原理〉
図９を用いて本実施形態におけるスイッチングノイズ抑制原理について説明する。図９は第２の実施形態に係るタイミングチャートを示す図である。ここではＵ相アーム２１２ｕのハイサイドスイッチング素子群Ｑ２１のみを取り上げて説明する。

図９（ａ）は、本実施形態に係るＰＷＭ信号生成部に入力される鋸波のキャリア信号ＣｒとＵ相制御指令信号Ｄｕの電圧波形を示す図であり、これらの電圧波形は第１の実施形態に係るもの（図３（ａ））と同様である。
図９（ｂ）は位相シフト部２０８から出力されるＰＷＭ信号Ｐｕａの電圧波形を、図９（ｃ）はＰＷＭ信号Ｐｕｂの電圧波形を、図９（ｄ）はＰＷＭ信号Ｐｕｃの電圧波形をそれぞれ示している。図９（ｂ），（ｃ），（ｄ）に示すように、ＰＷＭ信号ＰｕｃはＰＷＭ信号Ｐｕａに対し２α［ｓｅｃ］（αは第１の実施形態で説明したものと同一である。）、ＰＷＭ信号Ｐｕｂに対しα［ｓｅｃ］遅延している。

図９（ｅ）は、スイッチング素子Ｑ２１ａの端子間の電圧変動を、図９（ｆ）はスイッチング素子Ｑ２１ｂの端子間の電圧変動を、図９（ｇ）は、スイッチング素子Ｑ２１ｃの端子間の電圧変動を、図９（ｈ）は図９（ｅ），（ｆ），（ｇ）に示す（Ｂ）付近の拡大図をそれぞれ示している。
以下、第１の実施形態と同様に、Ｕ相制御指令信号Ｄｕよりもキャリア信号Ｃｒが大きくなった場合にオンからオフへの状態遷移が起こるものとして説明する。

先ず、図９の時刻（１）について説明する。図９（ａ）において、キャリア信号ＣｒとＵ相制御指令信号Ｄｕが交差し、図９（ｂ）に示すＰＷＭ信号Ｐｕａはオンからオフへ状態遷移する。この状態遷移に伴い、スイッチング素子Ｑ２１ａはオンからオフへ切り換わり、スイッチング素子Ｑ２１ａの端子間電圧はハイレベルからローレベルへ遷移する（図９（ｅ））。このとき、スイッチング素子Ｑ２１ａの端子間にはリンギング電圧Ｖｒａが発生する。

次に、図９の時刻（２）について説明する。図９（ｃ）に示すＰＷＭ信号Ｐｕｂは、時刻（１）からα［ｓｅｃ］遅延して、オンからオフへ状態遷移する。この状態遷移に伴い、スイッチング素子Ｑ２１ｂはオンからオフへ切り換わり、スイッチング素子Ｑ２１ｂの端子間電圧はハイレベルからローレベルへ遷移する（図９（ｆ））。このとき、スイッチング素子Ｑ２１ｂの端子間にはリンギング電圧Ｖｒｂが発生する。

そうすると、図９（ｈ）に示すように、リンギング電圧Ｖｒａとリンギング電圧Ｖｒｂは、互いに位相が反転した関係となる。このようにすることで、スイッチング素子Ｑ２１ａ，Ｑ２１ｂが行うオンからオフへのスイッチング動作に伴って発生するリンギング電圧Ｖｒａ，Ｖｒｂは互いに打ち消され、その結果、これらのスイッチング素子から発生するスイッチングノイズが抑制される。

次に、図９の時刻（３）について説明する。図９（ｄ）に示すＰＷＭ信号Ｐｕｃは、時刻（２）からα［ｓｅｃ］、時刻（１）から２α［ｓｅｃ］遅延してオンからオフへ状態遷移する。この状態遷移に伴い、スイッチング素子Ｑ２１ｃはオンからオフへ切り換わり、スイッチング素子Ｑ２１ｃの端子間電圧はハイレベルからローレベルへ遷移する（図９（ｇ））。このとき、スイッチング素子Ｑ２１ｃの端子間にはリンギング電圧Ｖｒｃが発生する。このリンギング電圧Ｖｒｃは他のリンギング電圧と互いに打ち消されることなくそのまま残ることとなる。

続いて、時刻（４）について説明する。図９（ａ）において、キャリア信号ＣｒとＵ相制御指令信号Ｄｕが交差し、図９（ｂ）に示すＰＷＭ信号Ｐｕａはオフからオンへ状態遷移する。この状態遷移に伴い、スイッチング素子Ｑ２１ａはオフからオンへ切り換わり、スイッチング素子Ｑ２１ａの端子間電圧はローレベルからハイレベルへ遷移する（図９（ｅ））。このときも時刻（１）と同様に、スイッチング素子Ｑ２１ａの端子間にリンギング電圧Ｖｒａが発生する。

次に、時刻（５）において、図９（ｃ）に示すＰＷＭ信号Ｐｕｂは、時刻（４）からα［ｓｅｃ］遅延して、オフからオンへ状態遷移する。この状態遷移に伴い、スイッチング素子Ｑ２１ｂはオフからオンへ切り換わり、スイッチング素子Ｑ２１ｂの端子間電圧はローレベルからハイレベルへ遷移する（図９（ｆ））。このときも時刻（２）と同様に、スイッチング素子Ｑ２１ｂの端子間にリンギング電圧Ｖｒｂが発生する。

次に、図９の時刻（６）について説明する。図９（ｄ）に示すＰＷＭ信号Ｐｕｃは、時刻（５）からα［ｓｅｃ］、時刻（４）から２α［ｓｅｃ］遅延してオフからオンへ状態遷移する。この状態遷移に伴い、スイッチング素子Ｑ２１ｃはオフからオンへ切り換わり、スイッチング素子Ｑ２１ｃの端子間電圧はローレベルからハイレベルへ遷移する（図９（ｇ））。このときも時刻（３）と同様に、スイッチング素子Ｑ２１ｃの端子間にリンギング電圧Ｖｒｃが発生する。このリンギング電圧Ｖｒｃは他のリンギング電圧と互いに打ち消されることなくそのまま残ることとなる。

以上説明したように、上記の構成によれば、リンギング電圧Ｖｒａ，Ｖｒｂについては、スイッチング素子がオンからオフへの状態遷移に伴って発生する場合、ならびに、オフからオンへの状態遷移に伴って発生する場合の両方を打ち消すようにすることが可能である。一方、リンギング電圧Ｖｒｃは打ち消されずに残ってしまうため、第１の実施形態と比較するとスイッチングノイズ抑制効果は劣る。しかしながら、従来のように３個のスイッチング素子が同期して動作させる場合と比較すると、スイッチングノイズは３分の１程度に抑制することが可能である。

［第２の実施形態の変形例］
本変形例では、第２の実施形態と同様に３個のスイッチング素子間でリンギング電圧が互いに打ち消されるようにする構成であるが、各スイッチング素子で発生するリンギング電圧が理想的な正弦波である場合に、特に良好なノイズ抑制効果を奏する構成について説明する。

本変形例の構成は第２の実施形態（図８）と同様である。本変形例に係る位相シフト部は、第２の実施形態に係る位相シフト部２０８と同様に、ＰＷＭ信号Ｐｕａ，Ｐｕｂ，Ｐｕｃを生成するが、第２の実施形態にあっては所定の位相差がα［ｓｅｃ］であったのに対し、本変形例ではこの所定の位相差はβ［ｓｅｃ］である。βはスイッチング素子に発生するリンギング電圧の周波数ｆ_rを用いて数６で定義される。

数６から分かるように、位相差βはリンギング電圧の３分の１周期分に相当する。図１０を用いて、本変形例における具体的なスイッチングノイズ抑制原理について説明する。
図１０は本変形例に係るタイミングチャートを示す図であり、図１０（ａ），（ｂ），（ｃ）は、それぞれ、スイッチング素子Ｑ２１ａ，Ｑ２１ｂ，Ｑ２１ｃに発生するリンギング電圧Ｖｒａ，Ｖｒｂ，Ｖｒｃの波形の拡大図である。位相差βをリンギング電圧の３分の１周期分に相当する値に設定することにより、リンギング電圧Ｖｒａ，Ｖｒｂ，Ｖｒｃが正確な正弦波である場合には、これらのリンギング電圧の足し合わせはゼロとなり、リンギング電圧が互いに相殺される。

実際上は、リンギング電圧Ｖｒａ，Ｖｒｂ，Ｖｒｃは正確な正弦波とならないため、リンギング電圧の足し合わせはゼロとはならないものの、効率の良いスイッチングノイズ抑制効果が期待できる。
［第３の実施形態］
第１の実施形態では、スイッチング素子を２個並列に接続することで定格電流を倍増させた三相インバータにおいて、並列関係にあるスイッチング素子のスイッチングのタイミングをずらすことで、これらのスイッチング素子から発生するリンギング電圧を打ち消すようにする構成を説明した。第３の実施形態では、Ｕ相アームを構成するスイッチング素子，Ｖ相アームを構成するスイッチング素子，Ｗ相アームを構成するスイッチング素子のスイッチングのタイミングをずらすことで、Ｕ相アーム，Ｖ相アーム，Ｗ相アーム間でリンギング電圧を打ち消すようにする構成を説明する。

〈構成〉
図１１は、第３の実施形態に係る電力変換装置を備える負荷駆動システム３００の全体構成を示す図である。
負荷駆動システム３００は、直流電源ＤＣ，電力変換装置３１３，モータ３０４を備える。直流電源ＤＣ、モータ３０４は、それぞれ、第１の実施形態における直流電源ＤＣ，モータ１０４と同一の構成であるが、電力変換装置３１３は第１の実施形態における電力変換装置１１３と構成が異なる。

電力変換装置３１３は、電圧検出部３０１，電流検出部３０３，三相インバータ３０２，コントローラ３０５からなる。電圧検出部３０１，電流検出部３０３はそれぞれ、第１の実施形態における電圧検出部１０１，電流検出部１０３と同一の構成である。一方、三相インバータ３０２，コントローラ３０５は、第１の実施形態における三相インバータ１０２，コントローラ１０５と構成が異なる。

三相インバータ３０２は、Ｕ相アーム３１２ｕ，Ｖ相アーム３１２ｖ，Ｗ相アーム３１２ｗを備え、Ｕ相アーム３１２ｕは、さらに、直列接続されたハイサイドスイッチング素子Ｑ３１とローサイドスイッチング素子Ｑ３２から構成される。第１の実施形態とは異なり、本実施形態のハイサイドスイッチング素子Ｑ３１およびローサイドスイッチング素子Ｑ３２は、それぞれ単一のスイッチング素子から構成されている。

Ｖ相アーム３１２ｖとＷ相アーム３１２ｗは、Ｕ相アーム３１２ｕと同様の構成である。また、スイッチング素子Ｑ３１〜Ｑ３６は、共通のスイッチング素子により構成されている。
本実施形態の電力変換装置３１３においては、Ｕ相アーム３１２ｕ，Ｖ相アーム３１２ｖ，Ｗ相アーム３１２ｗのうちいずれか１つとキャパシタ３１１とを含む閉回路が、アーム毎に形成されている。すなわち、ある一の閉回路には、Ｕ相アーム３１２ｕとキャパシタ３１１とが含まれており、このような閉回路が電力変換装置３１３にはアームの個数分（３個）形成されている。以下、ハイサイドスイッチング素子Ｑ３１，Ｑ３３，Ｑ３５を中心に説明する。

コントローラ３０５は、キャリア信号生成部３０６，ＰＷＭ信号生成部３０７，位相シフト部３０８，電流指令部３０９，電流制御部３１０から構成される。キャリア信号生成部３０６，ＰＷＭ信号生成部３０７，電流指令部３０９，電流制御部３１０は、それぞれ、第１の実施形態におけるキャリア信号生成部１０６，ＰＷＭ信号生成部１０７，電流指令部１０９，電流制御部１１０と同一の構成である。一方、位相シフト部３０８は、第１の実施形態における位相シフト部１０８と構成が異なる。

位相シフト部３０８は、入力されたＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗに基づきハイサイドスイッチング素子Ｑ３１に出力されるＰＷＭ信号Ｐｕ’，ハイサイドスイッチング素子Ｑ３３に出力されるＰＷＭ信号Ｐｖ’，ハイサイドスイッチング素子Ｑ３５に出力されるＰＷＭ信号Ｐｗ’を生成し、次段のゲート駆動回路ＧＤに出力する。位相シフト部３０８は、ＰＷＭ信号Ｐｕを第１の位相角だけシフトさせてＰＷＭ信号Ｐｕ’を生成し、ＰＷＭ信号Ｐｖを第２の位相角だけシフトさせてＰＷＭ信号Ｐｖ’を生成し、ＰＷＭ信号Ｐｗを第３の位相角だけシフトさせてＰＷＭ信号Ｐｗ’を生成する。第２の位相角は、第１の位相角に対してα［ｓｅｃ］（第１の実施形態で説明したものと同一である。）だけ遅れており、第３の位相角は、第２の位相角に対してα［ｓｅｃ］だけ遅れている。

このようにすることにより、ハイサイドスイッチング素子Ｑ３１，Ｑ３３，Ｑ３５との間で、スイッチング動作のタイミングを互いにずらすことが可能となる。
ここで、Ｕ相アーム３１２ｕのスイッチング素子Ｑ３１のスイッチング動作により、Ｕ相アーム３１２ｕとキャパシタ３１１を含む閉回路に発生するリンギング電圧の周波数は、当該閉回路に含まれるインダクタンスとその閉回路に含まれるアームを構成するスイッチング素子Ｑ３１の出力容量とで規定される。また、図４において、スイッチング素子Ｑ１１，Ｑ１２を、それぞれ本実施形態におけるスイッチング素子Ｑ３１，Ｑ３２と置き換えると、図４は、Ｕ相アーム３１２ｕとキャパシタ３１１を含む閉回路を示していることになる。したがって、図４において説明した周波数ｆｒの算出方法を本実施形態においても適用することができる。

Ｕ相アーム３１２ｕとキャパシタ３１１を含む閉回路においては、スイッチング素子Ｑ３１に含まれる配線のインダクタンスがＬｍ＿１，Ｌｍ＿２に、キャパシタ３１１に含まれるインダクタンスがＬｃａｐ＿１，Ｌｃａｐ＿２に、スイッチング素子Ｑ３１とキャパシタ３１１を接続する配線のインダクタンスがＬｍ＿３，Ｌｍ＿４，Ｌｗ＿１、Ｌｗ＿２に、それぞれ相当する。したがって、この閉回路に含まれるインダクタンスは、Ｌｃａｐ＿１，Ｌｃａｐ＿２，Ｌｗ＿１、Ｌｗ＿２，Ｌｍ＿１，Ｌｍ＿２，Ｌｍ＿３，Ｌｍ＿４とからなることになる。

〈スイッチングノイズ抑制原理〉
図１２に示すタイミングチャート図を用いて、本実施形態におけるスイッチングノイズ抑制原理について説明する。
図１２（ａ）は、ＰＷＭ信号生成部３０７に入力される鋸波のキャリア信号Ｃｒ、Ｕ相制御指令信号Ｄｕ、Ｖ相制御指令信号Ｄｖ、Ｗ相制御指令信号Ｄｗの電圧波形を示す図である。キャリア信号Ｃｒは、第１の実施形態の場合と同様の鋸波波形である。Ｕ相制御指令信号Ｄｕ、Ｖ相制御指令信号Ｄｖ、Ｗ相制御指令信号Ｄｗは位相が各々１２０°、電気角で２π／３ラジアンずれている。

図１２（ｂ）は、位相シフト部３０８から出力されるＰＷＭ信号Ｐｕ’の電圧波形を示している。
図１２（ｃ）は、位相シフト部３０８に入力されるＰＷＭ信号Ｐｖの電圧波形（点線）と、位相シフト部３０８から出力されるＰＷＭ信号Ｐｖ’（実線）をそれぞれ示している。ＰＷＭ信号Ｐｖ’はＰＷＭ信号Ｐｖに対し、α［ｓｅｃ］遅延している。

図１２（ｄ）は、位相シフト部３０８に入力されるＰＷＭ信号Ｐｗの電圧波形（点線）と、位相シフト部３０８から出力されるＰＷＭ信号Ｐｗ’（実線）をそれぞれ示している。ＰＷＭ信号Ｐｗ’はＰＷＭ信号Ｐｗに対し、２α［ｓｅｃ］遅延している。
図１２（ｅ）は、ハイサイドスイッチング素子Ｑ３１の端子間の電圧変動を、図１２（ｆ）はハイサイドスイッチング素子Ｑ３３の端子間の電圧変動を、図１２（ｇ）は、ハイサイドスイッチング素子Ｑ３５の端子間の電圧変動を、図１２（ｈ）は図１２（ｅ），（ｆ）、（ｇ）に示す（Ｃ）付近の拡大図をそれぞれ示している。

以下、制御指令信号Ｄｕ、Ｄｖ、Ｄｗよりもキャリア信号Ｃｒが大きくなった場合にオンからオフへの状態遷移が起こるものとして説明する。
先ず、図１２の時刻（１）について説明する。図１２（ａ）において、キャリア信号ＣｒとＵ相制御指令信号Ｄｕが交差し、図１２（ｂ）に示すＰＷＭ信号Ｐｕ’はオンからオフへ状態遷移する。この状態遷移に伴い、ハイサイドスイッチング素子Ｑ３１はオンからオフへ切り換わり、ハイサイドスイッチング素子Ｑ３１の端子間電圧はハイレベルからローレベルへ遷移する（図１２（ｅ））。このとき、ハイサイドスイッチング素子Ｑ３１の端子間にはリンギング電圧Ｖｒｕが発生する。

ここで、本実施形態のようにキャリア信号として鋸波を用いている場合、時刻（１）においては、制御指令信号Ｄｖ，Ｄｗもキャリア信号Ｃｒと交差するため、ＰＷＭ信号生成部３０７から出力されるＰＷＭ信号Ｐｖ，Ｐｗにおいてもオンからオフへの状態遷移が起こる。仮に、このＰＷＭ信号Ｐｖ，Ｐｗを位相シフト部３０８で位相シフトさせずにハイサイドスイッチング素子Ｑ３３，Ｑ３５のゲート端子に出力した場合には、ハイサイドスイッチング素子Ｑ３１，Ｑ３３，Ｑ３５で同時にスイッチング動作が行われてしまうことになる。そうすると、ハイサイドスイッチング素子Ｑ３１，Ｑ３３，Ｑ３５からは、互いに同位相のリンギング電圧が発生してしまうこととなるため、スイッチングノイズが三重に重畳してしまう。そこで、本実施形態においては、同時にスイッチング動作が行われることがないよう、ＰＷＭ信号Ｐｖ，Ｐｗの位相を位相シフト部３０８でずらす構成としている。

次に、図１２の時刻（２）について説明する。上述した理由により、位相シフト部３０８から出力されるＰＷＭ信号Ｐｖ’は、ＰＷＭ信号Ｐｖに対してα［ｓｅｃ］の位相差が設けられている（図１２（ｃ））。ここでのαは第１の実施形態における数２で定義される。本実施形態では、数２における周波数ｆ_rはハイサイドスイッチング素子Ｑ３１に発生するリンギング電圧Ｖｒｕの周波数としている。なお、前述したように、スイッチング素子Ｑ３１〜Ｑ３６は、耐圧や電流容量などの仕様が同一のスイッチング素子により構成されているため、各スイッチング素子に発生するリンギング電圧の周波数は同値である。

図１２の時刻（２）において、図１２（ｃ）に示すＰＷＭ信号Ｐｖ’は、時刻（１）からα［ｓｅｃ］遅延して、オンからオフへ状態遷移する。この状態遷移に伴い、ハイサイドスイッチング素子Ｑ３３はオンからオフへ切り換わり、ハイサイドスイッチング素子Ｑ３３の端子間電圧はハイレベルからローレベルへ遷移する（図１２（ｆ））。このとき、ハイサイドスイッチング素子Ｑ３３の端子間にはリンギング電圧Ｖｒｖが発生する。

そうすると、図１２（ｈ）に示すように、リンギング電圧Ｖｒｕとリンギング電圧Ｖｒｖは、互いに位相が反転した関係となる。このようにすることで、ハイサイドスイッチング素子Ｑ３１，Ｑ３３が行うオンからオフへのスイッチング動作に伴って発生するリンギング電圧Ｖｒｕ，Ｖｒｖは互いに打ち消され、その結果、これらのスイッチング素子から発生するスイッチングノイズが抑制される。

次に、図１２の時刻（３）について説明する。Ｖ相と同様の理由により、図１２（ｄ）に示すＰＷＭ信号Ｐｗ’は、時刻（１）から２α［ｓｅｃ］遅延して、オンからオフへ状態遷移する。この状態遷移に伴い、ハイサイドスイッチング素子Ｑ３５はオンからオフへ切り換わり、ハイサイドスイッチング素子Ｑ３５の端子間電圧はハイレベルからローレベルへ遷移する（図１２（ｇ））。このとき、ハイサイドスイッチング素子Ｑ３５の端子間にはリンギング電圧Ｖｒｗが発生する。このリンギング電圧Ｖｒｗは他のリンギング電圧と互いに打ち消されることなくそのまま残ることとなる。

以上説明したように、上記の構成によれば、スイッチング素子がオンからオフへの状態遷移に伴って発生する場合において、リンギング電圧Ｖｒｕ，Ｖｒｖを互いに打ち消すようにすることが可能である。一方、リンギング電圧Ｖｒｗは打ち消されずに残ってしまうため、第１の実施形態と比較するとスイッチングノイズ抑制効果は劣る。しかしながら、図１２（ｂ）〜（ｄ）の点線で示すように、Ｕ相，Ｖ相，Ｗ相のスイッチング素子全てが同時にスイッチング動作させる場合と比較すると、スイッチングノイズは３分の１程度に抑制することが可能である。

また、本実施形態のように、Ｕ相，Ｖ相，Ｗ相のスイッチング素子間でリンギング電圧を互いに打ち消し合うようにするには、キャリア信号としては、例えば、鋸波のように、所定時間をかけて第１レベルから第２レベルへ遷移したのち第２レベルから第１レベルへのリセットを繰り返すようなキャリア信号を用いることが好ましい。このようなキャリア信号を用いた場合、キャリア信号がリセットされる時刻（図１２の時刻（１））においては、Ｕ相，Ｖ相，Ｗ相のＰＷＭ信号全てでオンからオフ（もしくはオフからオン）の状態遷移が起こる。その結果、Ｕ相，Ｖ相，Ｗ相のスイッチング素子で同時にスイッチング動作が行われてしまい、スイッチングノイズ増大につながることとなる。

上述したように、同時にスイッチング動作が行われる時刻はキャリア信号がリセットされるタイミングに対応して周期的に起こるものであり、かつ、デューティ比によって変動しない。本実施形態では、この同時にスイッチング動作が行われるタイミングがデューティ比によって変動しない点に着目し、この時刻を位相シフトの基準として利用することにより、各相のスイッチング素子におけるスイッチング動作のタイミングを制御することが可能となっている。

なお、第１の実施形態においては、スイッチング素子がオンからオフへの状態遷移に伴って発生するリンギング電圧、ならびに、オフからオンへの状態遷移に伴って発生するリンギング電圧の両者を打ち消すようにすることが可能であった。しかしながら、本実施形態では、打ち消すことができるリンギング電圧はどちらか一方に限られる。なぜなら、図１２（ｂ）〜（ｄ）に示すように、キャリア信号が所定時間をかけて第１レベルから第２レベルへ遷移している期間においては、キャリア信号と制御指令信号が交差するタイミングはデューティ比によって変動するからである。そのため、キャリア信号と制御指令信号が交差するタイミングを位相シフトの基準として利用することは困難である。しかしながら、どちらか一方のリンギング電圧は打ち消すことができるので、各相用のＰＷＭ信号を位相シフトさせない場合と比較してノイズレベルは約半分に抑制することができる。

なお、第１の実施形態の変形例（図６）のように、あらかじめ各相間で所定の位相差を設けた各相用のキャリア信号を生成しておき、それらのキャリア信号を基に各相用のＰＷＭ信号を生成する構成をとることも可能である。
≪スイッチングノイズ抑制原理の検証≫
本実施形態に係るスイッチングノイズ抑制原理の検証結果を、図１３乃至図１５を用いて説明する。

本実施形態に係るスイッチングノイズ抑制原理の検証は、具体的には図１３に示す回路を用いて行った。図１３に示す原理検証用の回路は図１１に示す回路構成を基本としており、図１１におけるものと同一の構成には同じ符号を付している。
先ず、パルスジェネレータ３２１からハイサイドスイッチング素子Ｑ３１、Ｑ３３のゲート端子へパルス信号が送られる。このパルス信号が入力されることにより、ハイサイドスイッチング素子Ｑ３１，Ｑ３３においてスイッチング動作が行われる。ここで、パルスジェネレータ３２１から出力されるパルス信号は、ハイサイドスイッチング素子Ｑ３１とＱ３３間で時間差が設けられており、これによってスイッチング動作のタイミングがずれることとなる。

次に、ハイサイドスイッチング素子Ｑ３１，Ｑ３３をスイッチング動作させた状態での、ローサイドスイッチング素子のＱ３２，Ｑ３４の端子間電圧を、それぞれＵ相電圧検出部３２２ｕ，Ｖ相電圧検出部３２２ｖで観測した。なお、Ｕ相アームとＶ相アームには負荷３２０が接続されている。
電圧検出部３２２ｕ，３２２ｖで観測したローサイドスイッチング素子のＱ３２，Ｑ３４の端子間電圧変動を図１４に示す。図１４（ａ）は本実施形態のスイッチング動作を想定した場合の結果であり、図１４（ｂ）は比較例における結果である。また、各図において、ローサイドスイッチング素子Ｑ３２の端子間電圧変動を実線で、ローサイドスイッチング素子Ｑ３４の端子間電圧変動を点線でそれぞれ示している。

本実施形態を想定した図１４（ａ）においては、ハイサイドスイッチング素子Ｑ３１，Ｑ３３に入力されるパルス信号の時間差を上記のα［ｓｅｃ］としており、リンギング電圧の位相が互いに反転するようにしている。一方、比較例の図１４（ｂ）においては、入力されるパルス信号の時間差は略ゼロであり、リンギング電圧の位相は略同じである。
続いて、直流電源ＤＣと三相インバータとの間に、擬似電源回路網（ＬＩＳＮ）３１８（図１３）を接続し、ローサイドスイッチング素子Ｑ３２，Ｑ３４の端子間に図１４に示すような電圧変動が起こっている状態で、スペクトラムアナライザ３１９によりノイズスペクトラムを計測し、その結果を図１５に示した。図１５の実線が本実施形態における結果（図１４（ａ）に対応する。）、点線が比較例における結果（図１４（ｂ）に対応する。）である。

図１５に示すように、比較例では、６０［ＭＨｚ］，６５［ＭＨｚ］の周波数帯域に、大きなノイズレベルのピーク値が観測されている。一方、本実施の形態では、６０［ＭＨｚ］で約４ｄＢ、６５［ＭＨｚ］で約１０ｄＢ程度、ノイズを抑制することが可能であることが分かった。図１４（ａ）の細部に注目すると、５０ｎｓｅｃの期間はリンギング電圧の約３周期分に相当し、このことより、リンギング電圧の１周期は約１６．７ｎｓｅｃであることが分かる。そして、この１６．７ｎｓｅｃの逆数をとると約６０［ＭＨｚ］となり、これはすなわち、図１５においてノイズ抑制効果が顕著に表れた周波数帯域と一致する。

以上のことより、リンギング電圧が打ち消されるようにしたことによって、三相インバータから直流電源ＤＣへ伝導するノイズが抑制されたことが示された。
本実施形態においては、リンギング電圧の打ち消し合いがなされるスイッチング素子は、互いに異なる相のスイッチング素子である。よって、これらのスイッチング素子に入力されるＰＷＭ信号は、位相の異なる制御指令信号に基づき生成されるものである。一方、第１、第２の実施形態およびその変形例においては、リンギング電圧の打ち消し合いがなされるスイッチング素子は、同一相におけるスイッチング素子である。よって、これらのスイッチング素子に入力されるＰＷＭ信号は、同じ制御指令信号に基づき生成されるものである。したがって、第１，第２の実施形態およびその変形例の場合のように、同一相におけるスイッチング素子同士でリンギング電圧の打ち消し合いがなされる実施形態の方が、より精度の良いノイズ抑制を図ることが可能である。

［第３の実施形態の変形例］
本変形例では、第３の実施形態と同様にＵ相，Ｖ相，Ｗ相のスイッチング素子間でリンギング電圧が互いに打ち消されるようにする構成であるが、各スイッチング素子で発生するリンギング電圧が理想的な正弦波である場合に、特に良好なノイズ抑制効果を奏する構成について説明する。

本変形例の構成は第３の実施形態（図１１）と同様である。本変形例に係る位相シフト部は、第３の実施形態に係る位相シフト部３０８と同様に、ＰＷＭ信号Ｐｕ’，Ｐｖ’，Ｐｗ’を生成するが、第３の実施形態にあっては所定の位相差がα［ｓｅｃ］であったのに対し、本変形例ではこの所定の位相差はβ［ｓｅｃ］である。このβは第２の実施形態の変形例と同様に、スイッチング素子に発生するリンギング電圧の周波数ｆ_rを用いて数６で定義される。本変形例では、数６における周波数ｆ_rはハイサイドスイッチング素子Ｑ３１に発生するリンギング電圧Ｖｒｕの周波数である。

第２の実施形態の変形例と同様に、この位相差βはリンギング電圧の３分の１周期分に相当する。次に、図１６を用いて、本変形例における具体的なスイッチングノイズ抑制原理について説明する。
図１６は本変形例に係るタイミングチャートを示す図であり、図１６（ａ），（ｂ），（ｃ）は、それぞれ、ハイサイドスイッチング素子Ｑ３１，Ｑ３３，Ｑ３５に発生するリンギング電圧Ｖｒｕ，Ｖｒｖ，Ｖｒｗの波形の拡大図である。位相差βをリンギング電圧の３分の１周期分に相当する値に設定することにより、リンギング電圧Ｖｒｕ，Ｖｒｖ，Ｖｒｗが正確な正弦波である場合には、これらのリンギング電圧の足し合わせはゼロとなり、リンギング電圧が互いに相殺される。

実際上は、リンギング電圧Ｖｒｕ，Ｖｒｖ，Ｖｒｗは正確な正弦波とならないため、リンギング電圧の足し合わせはゼロとはならないものの、効率の良いスイッチングノイズ抑制効果が期待できる。
［第４の実施形態］
図１７は、第４の実施形態に係る電力変換装置を備える負荷駆動システム４００の全体構成を示す図である。図１７を用いて第４の実施形態について説明する。

負荷駆動システム４００は、直流電源ＤＣ，電力変換装置４１３，モータ４０４を備える。直流電源ＤＣ，モータ４０４は、それぞれ、第３の実施形態（図１１）における直流電源ＤＣ，モータ３０４と同一の構成であるが、電力変換装置４１３は第３の実施形態における電力変換装置３１３と構成が異なる。
電力変換装置４１３は、電圧検出部４０１，電流検出部４０３，三相インバータ４０２，コントローラ４０５からなる。電流検出部４０３，三相インバータ４０２は、それぞれ、第３の実施形態における電流検出部３０３，三相インバータ３０２と同一の構成である。一方、電圧検出部４０１，コントローラ４０５は、第３の実施形態における電圧検出部３０１，コントローラ３０５と構成が異なる。

コントローラ４０５は、キャリア信号生成部４０６，ＰＷＭ信号生成部４０７，位相シフト部４０８，電流指令部４０９，電流制御部４１０から構成される。キャリア信号生成部４０６，ＰＷＭ信号生成部４０７，電流指令部４０９，電流制御部４１０は、それぞれ、第３の実施形態におけるキャリア信号生成部３０６，ＰＷＭ信号生成部３０７，電流指令部３０９，電流制御部３１０と同一の構成である。一方、位相シフト部４０８は、第３の実施形態における位相シフト部３０８と構成が異なる。

したがって、本実施形態に係る負荷駆動システム４００と第３の実施形態との違いは、電圧検出部４０１で検出した直流電源ＤＣの電圧値を位相シフト部４０８への入力として追加した点である。
リンギング電圧の周波数は、数１より、スイッチング素子の出力容量Ｃによって定まるが、スイッチング素子の端子間の電圧が高くなると、スイッチング素子の出力容量は小さくなる特性をもっていることが知られている。よって、リンギング電圧に基づくノイズが三相インバータ４０２から直流電源ＤＣ側へ伝導することにより電源電圧値が上がるにしたがって、リンギング電圧の周波数は大きくなる。そのため、電源電圧が大きく変動するシステムにおいて良好なノイズ抑制効果を得るためには、位相シフト部における位相差の設定値を可変にする必要がある。

そこで、本実施形態では、電圧検出部４０１で検出した電源電圧値にしたがって、位相シフト部４０８において設ける位相差の設定値を可変とする。これは、電圧検出部４０１で検出した電源電圧値に対応する位相差の設定値を、あらかじめデータベースとして用意しておく等の方法により実施することが可能である。
具体的には、各電源電圧値におけるスイッチング素子の出力容量が分かれば、数５によりリンギング電圧の周波数を算出することができる。そして、この周波数に基づき数２または数６から位相差の設定値を算出することによって、データベースを作成することができる。位相シフト部４０８は、電圧検出部４０１で検出した電源電圧値に基づくフィードバック信号を得て、当該信号に応じた位相差の設定値をデータベースから読み込み、位相シフト動作を行う。

以上説明したように、本実施形態によれば電源電圧値が大きく変動するシステムにおいても、効率的なノイズ抑制効果を得ることができる。
［第５の実施形態］
図１８は、第５の実施形態に係る電力変換装置を備える負荷駆動システム５００の全体構成を示す図である。図１８を用いて第５の実施形態について説明する。

負荷駆動システム５００は、直流電源ＤＣ，電力変換装置５１３，モータ５０４を備える。直流電源ＤＣ，モータ５０４は、それぞれ、第４の実施形態（図１７）における直流電源ＤＣ，モータ４０４と同一の構成であるが、電力変換装置５１３は第４の実施形態における電力変換装置４１３と構成が異なる。
電力変換装置５１３は、電流検出部５０１，５０３、三相インバータ５０２、コントローラ５０５からなる。電流検出部５０３，三相インバータ５０２は、それぞれ、第４の実施形態における電流検出部４０３，三相インバータ４０２と同一の構成である。一方、コントローラ５０５は、第４の実施形態におけるコントローラ４０５と構成が異なり、電流検出部５０１は第４の実施形態にはない構成である。

コントローラ５０５は、キャリア信号生成部５０６，ＰＷＭ信号生成部５０７，位相シフト部５０８，電流指令部５０９，電流制御部５１０から構成される。キャリア信号生成部５０６，ＰＷＭ信号生成部５０７，電流指令部５０９，電流制御部５１０は、それぞれ、第４の実施形態におけるキャリア信号生成部４０６，ＰＷＭ信号生成部４０７，電流指令部４０９，電流制御部４１０と同一の構成である。一方、位相シフト部５０８は、第４の実施形態における位相シフト部４０８と構成が異なる。

したがって、本実施形態に係る負荷駆動システム５００と第４の実施形態との違いは、電流検出部５０１で検出した直流電源ＤＣの電流値を位相シフト部５０８へ入力する点である。
電流検出部５０１はハイパスフィルターを備えており、三相インバータ５０２から直流電源ＤＣ側へ伝導するリンギング電圧成分を検出する。リンギング電圧成分のゼロクロスを判定することでリンギング電圧の周波数を算出し、このリンギング電圧の周波数に基づき、数２または数６から位相差の設定値を決定する。位相シフト部５０８は、このように決定した位相差に基づき、位相シフト動作を行う。

以上説明したように、本実施形態によればリンギング電圧の周波数帯域が変動するシステムにおいても、効率的なノイズ抑制効果を得ることができる。
［第６の実施形態］
図１９は、第６の実施形態に係る電力変換装置を備える負荷駆動システム６００の全体構成を示す図である。図１９を用いて第６の実施形態について説明する。

負荷駆動システム６００は、直流電源ＤＣ，電力変換装置６１３，モータ６０４を備える。直流電源ＤＣ，モータ６０４は、それぞれ、第５の実施形態（図１８）における直流電源ＤＣ，モータ５０４と同一の構成であるが、電力変換装置６１３は第５の実施形態における電力変換装置５１３と構成が異なる。
電力変換装置６１３は、電圧検出部６０１，電流検出部６０３，三相インバータ６０２，コントローラ６０５からなる。電圧検出部６０１，三相インバータ６０２は、それぞれ、第３の実施形態における電流検出部３０１、第５の実施形態における三相インバータ５０２と同一の構成である。一方、電流検出部６０３，コントローラ６０５は、第５の実施形態における電流検出部５０３，コントローラ５０５と構成が異なる。

コントローラ６０５は、キャリア信号生成部６０６，ＰＷＭ信号生成部６０７，位相シフト部６０８，電流指令部６０９，電流制御部６１０から構成される。キャリア信号生成部６０６，ＰＷＭ信号生成部６０７，電流指令部６０９，電流制御部６１０は、それぞれ、第５の実施形態におけるキャリア信号生成部５０６，ＰＷＭ信号生成部５０７，電流指令部５０９，電流制御部５１０と同一の構成である。一方、位相シフト部６０８は、第５の実施形態における位相シフト部５０８と構成が異なる。

したがって、第５の実施形態では直流電源ＤＣの電流、すなわち、三相インバータ５０２の入力電流値を位相シフト部５０８への入力とする例を説明したが、本実施形態では、三相インバータ６０２の出力電流値を位相シフト部６０８へも入力する点が異なる。
電流検出部６０３はハイパスフィルターを備えており、三相インバータ６０２からモータ６０４側へ伝導するリンギング電圧成分を検出する。リンギング電圧成分のゼロクロスを判定することでリンギング電圧の周波数を算出し、このリンギング電圧の周波数に基づき、数２または数６から位相差の設定値を決定する。位相シフト部６０８は、このように決定した位相差に基づき、位相シフト動作を行う。

本実施形態によれば、第５の実施形態と同様に、リンギング電圧の周波数帯域が変動するシステムにおいても、効率的なノイズ抑制効果を得ることができる。さらに、本実施形態では、三相インバータ６０２の出力側の電流値を検出する構成であるので、第５の実施形態とは異なり、Ｕ相，Ｖ相，Ｗ相毎に出力電流値を検出することが可能である。したがって、本実施形態は、リンギング電圧の周波数がＵ相，Ｖ相，Ｗ相で異なるような場合に効果的であると言える。

［第７の実施形態］
第１〜第６の実施形態においては、三相インバータを構成する各スイッチング素子の電流流通率を変えて出力電圧を制御するＰＷＭ方式による説明をしたが、本発明はこれに限られない。本実施形態では、直流電源と三相インバータとの間にチョッパ回路を接続し、チョッパ回路の出力電圧を可変することでモータの入力電圧を可変制御する駆動方式、いわゆるＰＡＭ（Ｐｕｌｓｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）方式による電力変換装置についての実施例を説明する。

図２０は本実施形態に係る電力変換装置を備える負荷駆動システム７００の全体構成を示す図である。
負荷駆動システム７００は直流電源ＤＣ，電力変換装置７１３，モータ７０４からなる。
直流電源ＤＣは電源系統を整流して得られる直流電源、または、バッテリタイプの直流電源である。

電力変換装置７１３は、昇圧チョッパ回路７１６，三相インバータ７０２，コントローラ７０５からなり、直流電源ＤＣから供給される電力をＵ相，Ｖ相，Ｗ相の三相交流電力に変換し、モータ７０４に給電する。
昇圧チョッパ回路７１６は直流電源ＤＣの電圧を昇圧し、昇圧後の直流電圧を三相インバータ７０２に出力する回路である。昇圧チョッパ回路７１６は、インダクタ７１４，ダイオード７１５，スイッチング素子群Ｑ７，キャパシタ７１１を備える一般的な構成である。スイッチング素子群Ｑ７は、第１および第２の実施形態のスイッチング素子群と同様に、スイッチング素子群Ｑ７に流せる電流量を増加させることを目的として、スイッチング素子Ｑ７ａ，Ｑ７ｂが並列接続して構成されている。スイッチング素子Ｑ７ａ，Ｑ７ｂのゲート端子にはゲート駆動回路ＧＤが接続されている。

三相インバータ７０２は、昇圧チョッパ回路７１６から出力される電力を三相交流電力に変換し、これをモータ７０４に給電する。三相インバータ７０２の詳細な構成は図示していないが、第３の実施形態における三相インバータ３０２と同様に、三相ブリッジにより構成されている。
コントローラ７０５は、ゲート駆動回路ＧＤへの指令信号であるＰＷＭ信号を生成する。このＰＷＭ信号をゲート駆動回路ＧＤを介してスイッチング素子Ｑ７ａ，Ｑ７ｂのゲート端子へ出力することにより、各スイッチング素子が個別に制御される。また、コントローラ７０５は三相インバータ７０２への指令信号も生成している。

モータ７０４は、三相インバータ７０２から三相交流電力の供給を受ける三相巻線から構成される三相交流モータである。
ここで、仮に並列接続された関係にあるスイッチング素子Ｑ７ａ，Ｑ７ｂを同期して動作させた場合には、スイッチング動作に伴うリンギング電圧が重畳してしまい、スイッチングノイズが増大する。

そこで、本実施形態におけるコントローラ７０５は、スイッチング素子Ｑ７ａ，Ｑ７ｂから発生するリンギング電圧を互いに打ち消すようにするために、スイッチング素子Ｑ７ａ、Ｑ７の動作タイミングが互いにずれるようなＰＷＭ信号を生成する。このＰＷＭ信号の生成するための具体的なコントローラ７０５の動作は、第１の実施形態におけるコントローラ１０５と同様であるので、ここでは説明を省略する。

以上説明したように、ＰＡＭ方式による電力変換装置においても、スイッチングノイズを効果的に抑制することが可能である。
なお、図２０ではスイッチング素子群Ｑ７が２個のスイッチング素子からなる構成であったが、個数はこれに限定されず、３個のスイッチング素子からなることとしてもよい。その場合には、第２の実施形態およびその変形例の構成を採用することができる。

［第８の実施形態］
本実施形態では、本発明を三相コンバータに適用した実施例を説明する。
図２１は本実施形態に係る電力変換装置を備える負荷駆動システム８００の全体構成を示す図である。
図２１に示すように、負荷駆動システム８００はコンバータ・インバータ方式の電力変換装置を備える負荷駆動システムであり、三相交流電源ＡＣ，電力変換装置８１３，モータ８０４からなる。

三相交流電源ＡＣは、位相が各々１２０°、電気角で２π／３ラジアンずれたＵ相、Ｖ相、Ｗ相の交流電力を出力する。
電力変換装置８１３は、三相コンバータ８１７，三相インバータ８０２，コントローラ８０５，キャパシタ８１１からなり、三相交流電源ＡＣから供給される三相交流電力を直流電力に整流したのち、再びＵ相，Ｖ相，Ｗ相の三相交流電力に変換し、モータ８０４に給電するものである。

三相コンバータ８１７は、三相交流電源ＡＣから供給される三相交流電力を直流電力に整流するものであり、Ｕ相アーム８１７ｕ，Ｖ相アーム８１７ｖ，Ｗ相アーム８１７ｗの三相ブリッジからなる。Ｕ相アーム８１７ｕは直列接続されたハイサイドスイッチング素子Ｑ８１とローサイドスイッチング素子Ｑ８２から構成され、Ｖ相アーム８１７ｖ，Ｗ相アーム８１７ｗも同様に、直列接続されたハイサイドスイッチング素子Ｑ８３とローサイドスイッチング素子Ｑ８４，ハイサイドスイッチング素子Ｑ８５とローサイドスイッチング素子Ｑ８６から構成されている。スイッチング素子Ｑ８１〜Ｑ８６の各ゲート端子にはゲート駆動回路ＧＤが接続されている。
三相インバータ８０２は、三相コンバータ８１７から出力される直流電力を三相交流電力に変換し、これをモータ８０４に給電する。三相インバータ８０２の詳細な構成は図示していないが、第３の実施形態における三相インバータ３０２と同様に、三相ブリッジにより構成されている。

コントローラ８０５は、ゲート駆動回路ＧＤへの指令信号であるＰＷＭ信号を生成する。このＰＷＭ信号をゲート駆動回路ＧＤを介してスイッチング素子Ｑ８１〜Ｑ８６のゲート端子へ出力することにより、各スイッチング素子が個別に制御される。また、コントローラ８０５は三相インバータ８０２への指令信号も生成している。
キャパシタ８１１は、電力変換装置８１３内の電圧変動を抑制するために設けられている。

ここで、第１〜６の実施形態と同様にコントローラ８０５はキャリア信号と制御指令信号との比較によりＵ相，Ｖ相，Ｗ相用のＰＷＭ信号を生成するのであるが、第３の実施形態で述べたように、鋸波のように所定時間をかけて第１レベルから第２レベルへ遷移したのち第２レベルから第１レベルへのリセットを繰り返すキャリア信号を用いた場合、ノイズが増大する問題が生じる。これは、第３の実施形態で述べた、Ｕ相，Ｖ相，Ｗ相のスイッチング素子間で同時にスイッチング動作が行われることによるリンギング電圧の重畳が三相コンバータ８１７でも起こるからである。

そこで、本実施形態におけるコントローラ８０５は、Ｕ相，Ｖ相，Ｗ相のスイッチング素子から発生するリンギング電圧を互いに打ち消すようにするために、スイッチング素子Ｑ８１とＱ８２とＱ８３の間、ならびに、スイッチング素子Ｑ８４とＱ８５とＱ８６の間の動作タイミングが互いにずれるようなＰＷＭ信号を生成する。このＰＷＭ信号の生成するための具体的なコントローラ８０５の動作は、第３の実施形態およびその変形例におけるコントローラ３０５と同様であるので、ここでは説明を省略する。

以上説明したように、コンバータ・インバータ方式の電力変換装置においても、スイッチングノイズを効果的に抑制することが可能である。
以上、第１〜第８の実施形態について説明したが、本発明はこれらの実施形態に限られない。例えば、以下のような変形例等が考えられる。
［変形例］
（１）第１、第２の実施形態およびその変形例では、Ｕ相アームのハイサイドスイッチング素子群のみを取り上げてノイズ抑制原理について説明したが、ローサイドスイッチング素子群は、オンとオフを逆にすることで同様に説明することができる。Ｖ相アーム，Ｗ相アームの各スイッチング素子群の場合についても、Ｕ相アームと同様の原理で説明できる。

また、第３の実施形態およびその変形例では、ハイサイドスイッチング素子のみを取り上げてノイズ抑制原理について説明したが、ローサイドスイッチング素子は、オンとオフを逆にすることで同様に説明することができる。
（２）第１，第２，第３の実施形態では、位相差αがリンギング電圧の半周期分、すなわち０．５周期である構成を示したが、この位相差αは１．５周期、２．５周期のように、０．５×Ｎ（Ｎは正の奇数）に相当する遅延量であればリンギング電圧を互いに打ち消すようにすることができるため、ノイズ抑制効果を得ることが可能である。しかし、この場合には、遅れた周期分のリンギングが打ち消されずに残ってしまうため、位相差αが０．５周期である構成と比較して、ノイズ抑制効果は低いものとなる。なお、上記の実施形態、例えば第１の実施形態では、スイッチング素子Ｑ１１ａに対してスイッチング素子Ｑ１１ｂのスイッチング動作のタイミングを遅延させる例を示したが、スイッチング素子Ｑ１１ａに対してスイッチング素子Ｑ１１ｂのスイッチング動作のタイミングを進めることでも同様のノイズ抑制効果を得ることができる。

（３）第１，第２，第３の実施形態およびその変形例では、位相差αがリンギング電圧の半周期分である、もしくは、位相差βがリンギング電圧の３分の１周期分として説明したが、この位相差α，βは正確に半周期分，３分の１周期分である必要はなく、略半周期分，略３分の１周期分であればよい。ここで、「略半周期」もしくは「略３分の１周期」の範囲は、リンギング電圧を打ち消すことによるノイズ抑制効果が発揮されている場合におけるノイズレベルが、従来の構成におけるノイズレベルの半分以下となる範囲まで許容される。また、ここでの「従来の構成」とは、図２３で示すように、並列接続されたスイッチング素子を同期させて動作させる場合の構成を指す。具体例を図２２を用いて説明する。

図２２は、リンギング電圧の波形が正確な正弦波であると仮定した場合のノイズレベルをシミュレーションしたものである。当該シミュレーションは、第１の正弦波に対し振幅および周波数が同一であり、かつ位相が１８０°ずれている（反転位相）である第２の正弦波を用いて行った。第２の正弦波の位相を１０％ずつ（１８°ずつ）ずらしながら、両正弦波を足し合わせた。

図２２において、第１の正弦波に対し第２の正弦波の位相が１０％（１８°）ずれているものを「１０％ずれ」（実線）、２０％（３６°）ずれているものを「２０％ずれ」（点線）、３０％（５４°）ずれているものを「３０％ずれ」（一点鎖線）、４０％（７２°）ずれているものを「４０％ずれ」（二点鎖線）として図示している。比較例として、従来の構成におけるノイズレベルを破線で示している。言うまでもなく、第２の正弦波の位相がずれていない場合は、第１の正弦波との足し合わせはゼロレベルとなる。

図２２に示すように、第２の正弦波の位相が３０％ずれている場合は、従来の構成におけるノイズレベルの半分以下となる。一方、第２の正弦波の位相が４０％ずれている場合は従来の構成におけるノイズレベルの半分以上となる。よって、従来の構成におけるノイズレベルの半分となるずれは、およそ３５％（６３°）であることが分かる。
したがって、スイッチング素子が２個並列接続されており、かつ、各スイッチング素子から発生するリンギング電圧が正確な正弦波であると仮定した場合の「略半周期」の範囲は、１１７°から２４３°である。

（４）第１，第２の実施形態およびその変形例において、並列接続された関係にあるスイッチング素子におけるオンからオフ、オフからオンへの遷移時間は同一とすることが望ましい。具体的には、例えば、第１の実施形態のスイッチング素子Ｑ１１ａにおけるオンからオフへの遷移時間と、スイッチング素子Ｑ１１ｂにおけるオンからオフへの遷移時間とを同一とすることが望ましい。というのは、各スイッチング素子の端子間に発生するリンギング電圧を互いに打ち消すように、スイッチング素子Ｑ１１ａに対して所定の位相差を設けてスイッチング素子Ｑ１１ｂを動作させても、スイッチング素子間で遷移時間に差があると、打ち消されるリンギング電圧成分が減り、ひいてはノイズ抑制効果が低減してしまうからである。

また、第３の実施形態およびその変形例における、スイッチング素子Ｑ３１，Ｑ３３，Ｑ３５間においても、オンからオフ、オフからオンへの遷移時間は同一とすることが望ましい。
（５）通常、同一相のアームのハイサイドスイッチング素子群とローサイドスイッチング素子群が同時にオンとなることによる短絡防止のため、デッドタイムが設けられる。すなわち、第１の実施形態の場合、スイッチング素子Ｑ１１ａ，Ｑ１１ｂがオンからオフへ状態遷移してから、所定時間をおいてスイッチング素子Ｑ１２ａ，Ｑ１２ｂがオフからオンへ状態遷移し、この所定時間をデッドタイムと呼んでいる。ここで、スイッチング素子Ｑ１２ａに設けられるデッドタイムと、スイッチング素子Ｑ１２ｂに設けられるデッドタイムは同一であることが望ましい。このようにすることで、デッドタイムの設定期間の差による、ノイズ抑制効果の低減を防ぐことができる。

（６）上記の実施形態における位相シフト回路としては、例えば、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）を使用することができる。以下、第３の実施形態（図１１）を例に挙げて説明する。
ＦＰＧＡは、約２００［ＭＨｚ］（約５［ｎｓｅｃ］）程度のクロックまで動作させることが可能である。仮に、スイッチング素子Ｑ３１を容量、スイッチング素子Ｑ３２を抵抗体とみなす場合を考える。スイッチング素子Ｑ３１，Ｑ３２とキャパシタ３１１とを結ぶ閉回路に含まれる寄生インダクタンスの総和が５０［ｎＨ］、スイッチング素子Ｑ３１の出力容量が１２０［ｐＦ］であるとすると、数１より、リンギング電圧の周波数ｆは約６５［ＭＨｚ］である。そうすると、数２よりαは約７．７［ｎｓｅｃ］と算出されるので、ＦＰＧＡにより第３の実施形態のような制御を行うことが可能である。

なお、言うまでもなく、位相シフト回路としてＦＰＧＡ以外のゲートアレイを用いることも可能である。
（７）本発明に係る電力変換装置のノイズ抑制手法は、近年注目されているＳｉＣやＧａＮ等のワイドバンドギャップ半導体をスイッチング素子に適用した場合に、さらに有効である。この理由について以下に説明する。

これらのワイドバンドギャップ半導体をスイッチング素子に適用した場合には、スイッチング周波数を増加させることができ、電源装置の小型化が可能であると考えられている。かかる場合には、スイッチング周波数の増加に伴ってスイッチング素子の端子間における電圧の時間変化を速くする必要があるため、現行のＳｉデバイス以上の電流変化率となると考えられる。また、電源装置を小型化すると、さまざまな回路要素の物理的な間隔が狭くなるため、寄生容量成分が増加する。したがって、ワイドバンドギャップ半導体をスイッチング素子に適用した場合、この電流変化率および寄生容量成分の増加によって、スイッチング素子から大きいリンギング電圧が発生し、このことが今後大きな問題となることが予想される。

しかしながら、本実施形態に係る電力変換装置によれば、問題となる大きいリンギング電圧を、その発生源である、各スイッチング素子とキャパシタを結ぶ閉回路内で抑制することが可能である。換言すると、本実施形態に係る電力変換装置は、そのスイッチング素子としてスイッチング周波数の高いものを用いる場合ほど、より顕著なノイズ抑制効果を発揮することができると言える。

さらに、位相シフト回路として上記のＦＰＧＡを用いる場合、スイッチング素子としてワイドバンドギャップ半導体を用いることが好ましい。この詳細について、第３の実施形態（図１１）および第３の実施形態の変形例を例に挙げ、スイッチング素子Ｑ３１〜Ｑ３６に現行のＳｉデバイスを使用した場合、および、スイッチング素子Ｑ３１〜Ｑ３６にワイドバンドギャップ半導体により構成されたデバイスを使用した場合とを比較しながら説明する。

まず、ＳｉデバイスであるＳｉ−ＩＧＢＴを用いた場合を説明する。変形例（６）と同様に、仮に、スイッチング素子Ｑ３１を容量、スイッチング素子Ｑ３２を抵抗体とみなす場合を考える。スイッチング素子Ｑ３１，Ｑ３２とキャパシタ３１１とを結ぶ閉回路に含まれる寄生インダクタンスの総和が５０［ｎＨ］、スイッチング素子Ｑ３１の出力容量が２５［ｐＦ］であるとすると、数１より、リンギング電圧の周波数ｆは約１４２［ＭＨｚ］と算出される。したがって、第３の実施形態におけるαは、数２より約３．５［ｎｓｅｃ］と算出され、第３の実施形態の変形例におけるβは、数６より約２．３［ｎｓｅｃ］と算出される。上述したように、ＦＰＧＡは約５［ｎｓｅｃ］程度のクロックまでしか動作させることができないため、Ｓｉ−ＩＧＢＴを用いた場合には、第３の実施形態およびその変形例のような制御を行うことができないことが分かる。

一方、ワイドバンドギャップ半導体のデバイスとしてＳｉＣ−ＭＯＳＦＥＴを用いた場合、上記閉回路に含まれる寄生インダクタンスの総和が５０［ｎＨ］、スイッチング素子Ｑ３１の出力容量が２５０［ｐＦ］であるとすると、数１より、リンギング電圧の周波数ｆは約４５［ＭＨｚ］と算出される。ワイドバンドギャップ半導体を用いた場合のリンギング電圧は、Ｓｉデバイスを用いた場合と比較して約３分の１となる。そして、第３の実施形態におけるαは、数２より約１１．１［ｎｓｅｃ］と算出され、第３の実施形態の変形例におけるβは、数６より約７．４［ｎｓｅｃ］と算出される。この結果、ＳｉＣ−ＭＯＳＦＥＴを用いた場合には、ＦＰＧＡにより第３の実施形態およびその変形例のような制御を行うことが可能であることが分かる。

（８）第１，第２の実施形態およびその変形例では、キャリア信号を鋸波とする例を説明したが、キャリア信号の種類は鋸波に限られない。キャリア信号として三角波等を使用する場合であっても、同様のノイズ抑制効果を得ることができる。
（９）第１〜第６の実施形態では、三相インバータ内にキャパシタが含まれる例を図示しているが、キャパシタが三相インバータ内に含まれていない構成であってもよい。

（１０）位相シフト部で設ける「所定の位相差」を、各スイッチング素子群間（または、各相アーム間）で同一の値とすることもできるし、異なる値とすることもできる。異なる値とすると、各スイッチング素子群（または、各相アーム間）で発生するリンギング電圧の周波数が異なる場合に有効である。
（１１）第１，第２の実施形態において、一つのスイッチング素子群において並列接続されたスイッチング素子の数は２または３であった。上記の実施形態の構成を応用することで、これ以上の数のスイッチング素子が並列接続された場合に対応することが可能である。

例えば、スイッチング素子が４つ並列接続されている場合には、第１のスイッチング素子と第２のスイッチング素子を同期させ、第３のスイッチング素子と第４のスイッチング素子を同期させて動作させることで、第１のスイッチング素子から発生するリンギング電圧と第３のスイッチング素子から発生するリンギング電圧とを互いに打ち消すようにすることができる。第２のスイッチング素子と第４のスイッチング素子についても同様である。

また、スイッチング素子が５つ並列接続されている場合には、第１と第２のスイッチング素子については第１の実施形態の構成を採用し、第３と第４と第５のスイッチング素子については第２の実施形態の構成を採用することで、スイッチングノイズ抑制を図ることが可能である。
（１２）第４〜第６の実施形態では、リンギング電圧に基づくノイズを検出するノイズ検出部を用いることにより、リンギング電圧の周波数帯域が変動するシステムであっても、効率的なノイズ抑制効果を得ることを可能としている。具体的には、第４の実施形態におけるノイズ検出部は電圧検出部４０１に、第５の実施形態におけるノイズ検出部は電流検出部５０１に、第６の実施形態におけるノイズ検出部は電流検出部６０３に、それぞれ相当する。

ノイズ検出部は上記の構成に限られず、例えば、三相インバータの出力側の電圧値を検出する構成によっても、上記の効果を得ることができる。また、電圧検出部４０１、電流検出部５０１，６０３といった、一般的な電力変換装置に含まれているような回路を用いた場合には、別途にノイズ検出部を設けていないので、製造コストならびに実装体積を減少させることができる。言うまでもなく、別途にノイズ検出部を設ける構成をとることも可能である。

（１３）リングング電圧が打ち消し合う効果を高めるためには、キャパシタと打ち消し合いたい各スイッチング素子を結ぶ配線の距離を同じにすることが望ましい。例えば、第１の実施形態（図１）の場合、キャパシタ１１１とスイッチング素子Ｑ１１ａとを結ぶ配線と、キャパシタ１１１とスイッチング素子Ｑ１１ｂを結ぶ配線の距離を同一にすることが望ましい。このようにすることで、これらの配線に含まれる寄生インダクタンスを略同一にすることができるため、発生するリンギング電圧の周波数を略同一にすることが可能である。したがって、リングング電圧が打ち消し合う効果を高めることができる。

（１４）各図は、本発明が理解できる程度に配置関係を概略的に示してあるに過ぎず、従って、本発明は図示例に限定されるものではない。また、図を分かり易くするために、一部省略した部分がある。
（１５）上記の実施形態および変形例は単なる好適例に過ぎず、何らこれに限定されない。また、これらの実施形態および変形例に挙げた構成を適宜好適に組み合わせることも可能である。

（１６）各構成成分間の特性差等が同一という場合、例えば、スイッチング素子間でオンからオフ、オフからオンへの遷移時間が同一であるといった場合等において、製造誤差等の範囲内での誤差は当然許容されるものとする。

本発明は、例えば、低ノイズ特性が要求される電力変換装置へ好適に利用可能である。

１００、１００Ａ、３００、４００、５００、６００、７００、８００、９００ 負荷駆動システム
１０１、３０１、４０１、６０１ 電圧検出部
１０２、２０２、３０２、４０２、５０２、６０２、７０２、８０２、９０２ 三相インバータ
１０３、３０３、４０３、５０１、５０３、６０３ 電流検出部
１０４、３０４、４０４、５０４、６０４、７０４、８０４、９０４ モータ
１０５、１０５Ａ、３０５、４０５、５０５、６０５、７０５、８０５、９０５ コントローラ
１０６、１０６Ａ、３０６、４０６、５０６、６０６ キャリア信号生成部
１０７、１０７Ａ、３０７、４０７、５０７、６０７ ＰＷＭ信号生成部
１０８、２０８、３０８、４０８、５０８、６０８ 位相シフト部
１０８ｕ Ｕ相位相シフト部
１０８ｖ Ｖ相位相シフト部
１０８ｗ Ｗ相位相シフト部
１０９、３０９、４０９、５０９、６０９ 電流指令部
１１０、３１０、４１０、５１０、６１０ 電流制御部
１１１、３１１、４１１、５１１、６１１、７１１、８１１ キャパシタ（平滑コンデンサ）
１１２ｕ、２１２ｕ、３１２ｕ、４１２ｕ、５１２ｕ、６１２ｕ、８１７ｕ、９１２ｕ、 Ｕ相アーム
１１２ｖ、２１２ｖ、３１２ｖ、４１２ｖ、５１２ｖ、６１２ｖ、８１７ｖ、９１２ｖ Ｖ相アーム
１１２ｗ、２１２ｗ、３１２ｗ、４１２ｗ、５１２ｗ、６１２ｗ、８１７ｗ、９１２ｗ Ｗ相アーム
１１３、１１３Ａ、３１３、４１３、５１３、６１３、７１３、８１３ 電力変換装置
７１４ インダクタ
７１５ ダイオード
７１６ 昇圧チョッパ回路
８１７ 三相コンバータ
３１８ 擬似電源回路網（ＬＩＳＮ）
３１９ スペクトラムアナライザ
３２０ 負荷
３２１ パルスジェネレータ
３２２ｕ Ｕ相電圧検出部
３２２ｖ Ｖ相電圧検出部
ＤＣ 直流電源
ＡＣ 三相交流電源
ＧＤ ゲート駆動回路
Ｑ１１、Ｑ１３、Ｑ１５、Ｑ２１、Ｑ２３、Ｑ２５、Ｑ９１ ハイサイドスイッチング素子群
Ｑ１２、Ｑ１４、Ｑ１６、Ｑ２２、Ｑ２４、Ｑ２６、Ｑ９２ ローサイドスイッチング素子群
Ｑ７ スイッチング素子群
Ｑ３１、Ｑ３３、Ｑ３５、Ｑ４１、Ｑ４３、Ｑ４５、Ｑ５１、Ｑ５３、Ｑ５５、Ｑ６１、Ｑ６３、Ｑ６５、Ｑ８１、Ｑ８３、Ｑ８５ ハイサイドスイッチング素子
Ｑ３２、Ｑ３４、Ｑ３６、Ｑ４２、Ｑ４４、Ｑ４６、Ｑ５２、Ｑ５４、Ｑ５６、Ｑ６２、Ｑ６４、Ｑ６６、Ｑ８２、Ｑ８４、Ｑ８６ ローサイドスイッチング素子
Ｑ１１ａ〜Ｑ１６ａ、Ｑ１１ｂ〜Ｑ１６ｂ、Ｑ２１ａ〜Ｑ２６ａ、Ｑ２１ｂ〜Ｑ２６ｂ、Ｑ２１ｃ〜Ｑ２６ｃ、Ｑ７ａ、Ｑ７ｂ、Ｑ９１ａ、Ｑ９２ａ、Ｑ９１ｂ、Ｑ９２ｂ スイッチング素子
Ｒ１、Ｒ２ 抵抗
Ｃ１、Ｃ２ キャパシタ
Ｌｃａｐ＿１、Ｌｃａｐ＿２、Ｌｗ＿１、Ｌｗ＿２、Ｌｍ＿１〜Ｌｍ＿４ 寄生インダクタンス
Ｃｏｓｓ＿１、Ｃｏｓｓ＿２ 出力容量
Ｖｒａ、Ｖｒｂ、Ｖｒｃ、Ｖｒｕ、Ｖｒｖ、Ｖｒｗ リンギング電圧
Ｃｒ、Ｃｒａ、Ｃｒｂ キャリア信号
Ｄｕ Ｕ相制御指令信号
Ｄｖ Ｖ相制御指令信号
Ｄｗ Ｗ相制御指令信号
Ｐｕ、Ｐｕ’、Ｐｕａ、Ｐｕｂ、Ｐｕｃ Ｕ相ＰＷＭ信号
Ｐｖ、Ｐｖ’、Ｐｖａ、Ｐｖｂ、Ｐｖｃ Ｖ相ＰＷＭ信号
Ｐｗ、Ｐｗ’、Ｐｗａ、Ｐｗｂ、Ｐｗｃ Ｗ相ＰＷＭ信号

Claims (23)

1. キャパシタと、
   前記キャパシタに並列接続された複数のスイッチング素子と、
   前記各スイッチング素子におけるスイッチング動作を個別に制御するコントローラと、を備え、
   前記複数のスイッチング素子が互いに並列に接続され、
   前記複数のスイッチング素子のうちいずれか１つと前記キャパシタとを含む閉回路が、前記スイッチング素子毎に形成された電力変換装置であって、
   前記コントローラは、
   前記各スイッチング素子で行われるオンまたはオフのスイッチング動作によって前記各閉回路に発生し、前記各閉回路に含まれるインダクタンスとその閉回路に含まれるスイッチング素子の出力容量とで規定される周波数をそれぞれ有するリンギング電圧が、前記複数の閉回路のうち少なくとも２つの閉回路間で互いに打ち消されるように、
   前記少なくとも２つの閉回路のスイッチング素子におけるスイッチング動作のタイミングを互いにずらす、
   電力変換装置。
2. 前記コントローラは、
   前記スイッチング動作のタイミングを、前記少なくとも２つの閉回路のスイッチング素子間で、互いに前記リンギング電圧の周期の略半周期分ずらす、
   請求項１に記載の電力変換装置。
3. 前記複数の閉回路は、それぞれ、第１、第２および第３のスイッチング素子を含む閉回路であり、
   前記第１、第２および第３のスイッチング素子は互いに並列に接続されており、
   前記コントローラは、
   前記第２のスイッチング素子におけるスイッチング動作のタイミングを、前記第１のスイッチング素子におけるスイッチング動作に対し前記リンギング電圧の略１／３周期遅延させ、かつ、
   前記第３のスイッチング素子におけるスイッチング動作のタイミングを、前記第１のスイッチング素子におけるスイッチング動作に対し前記リンギング電圧の略２／３周期分遅延させる、
   請求項１に記載の電力変換装置。
4. 前記コントローラは、
   キャリア信号を生成するキャリア信号生成部と、
   制御指令信号を生成する制御指令信号生成部と、
   前記スイッチング動作を行うタイミングを制御するためのパルス幅変調信号を、前記キャリア信号と前記制御指令信号との比較に基づき生成するパルス幅変調信号生成部と、
   前記パルス幅変調信号に基づき前記各スイッチング素子用のパルス幅変調信号を生成する位相シフト部であって、前記少なくとも２つの閉回路のスイッチング素子におけるスイッチング動作のタイミングを互いにずらすように、前記各スイッチング素子用のパルス幅変調信号間で所定の位相差を設ける位相シフト部と、を備える、
   請求項１に記載の電力変換装置。
5. 前記コントローラは、
   前記各スイッチング素子用のキャリア信号を生成するキャリア信号生成部であって、前記少なくとも２つの閉回路のスイッチング素子におけるスイッチング動作のタイミングを互いにずらすように、前記各スイッチング素子用のキャリア信号間で所定の位相差を設けたキャリア信号を生成するキャリア信号生成部と、
   制御指令信号を生成する制御指令信号生成部と、
   前記スイッチング動作を行うタイミングを制御するための前記各スイッチング素子用のパルス幅変調信号を、対応する各スイッチング素子用の前記キャリア信号と前記制御指令信号との比較に基づき生成するパルス幅変調信号生成部と、を備える、
   請求項１に記載の電力変換装置。
6. 前記各閉回路に含まれるインダクタンスは、
   前記各閉回路に対応するスイッチング素子に含まれる配線のインダクタンスＬｍ、
   前記キャパシタに含まれるインダクタンスＬｃａｐ、
   前記各閉回路に対応するスイッチング素子と前記キャパシタを接続する配線のインダクタンスＬｗからなり、
   前記各閉回路に発生するリンギング電圧の周波数ｆ_rは、
   前記複数のスイッチング素子のうち一のスイッチング素子の出力容量Ｃｏｓｓと、前記Ｌｍ、前記Ｌｃａｐ、前記Ｌｗと、に基づき、
   

   

   により定義される、
   請求項１に記載の電力変換装置。
7. 前記周波数ｆ_rの逆数を前記リンギング電圧の周期とし、
   前記コントローラは、
   前記スイッチング動作のタイミングが、前記少なくとも２つの閉回路のスイッチング素子間で互いに前記周期の略半周期分ずれるように制御する、
   請求項６に記載の電力変換装置。
8. 前記複数の閉回路は、それぞれ、第１、第２および第３のスイッチング素子を含む閉回路であり、
   前記周波数ｆ_rの逆数を前記リンギング電圧の周期とし、
   前記コントローラは、
   前記第２のスイッチング素子におけるスイッチング動作のタイミングを、前記第１のスイッチング素子におけるスイッチング動作に対し前記周期の略１／３周期分遅延させ、かつ、
   前記第３のスイッチング素子におけるスイッチング動作のタイミングを、前記第１のスイッチング素子におけるスイッチング動作に対し前記周期の略２／３周期分遅延させる、
   請求項６に記載の電力変換装置。
9. キャパシタと、
   前記キャパシタに並列接続されたスイッチング素子を含む、Ｎ個のアームにより構成されるＮ相ブリッジ（Ｎは正の整数）と、
   所定時間をかけて第１レベルから第２レベルへ遷移したのち第２レベルから第１レベルへのリセットを繰り返すキャリア信号を用いたパルス幅変調に基づき、前記各アームのスイッチング素子におけるスイッチング動作を制御するコントローラと、を備え、
   前記Ｎ個のアームが互いに並列に接続され、
   前記Ｎ個のアームのうちいずれか１つと前記キャパシタとを含む閉回路が、前記アーム毎に形成された電力変換装置であって、
   前記コントローラは、
   前記キャリア信号のリセットに伴って行われるスイッチング動作によって前記各閉回路に発生し、前記各閉回路に含まれるインダクタンスとその閉回路のアームを構成するスイッチング素子の出力容量とで規定される周波数をそれぞれ有するリンギング電圧が、前記複数の閉回路のうち少なくとも２つの閉回路間で互いに打ち消されるように、
   前記少なくとも２つの閉回路に対応するアームのスイッチング素子における、前記キャリア信号のリセットに伴って行われるスイッチング動作のタイミングを互いにずらす、
   電力変換装置。
10. 前記コントローラは、
    前記キャリア信号のリセットに伴って行われるスイッチング動作のタイミングを、前記少なくとも２つの閉回路に対応するアーム間で、互いに前記リンギング電圧の周期の略半周期分ずらす、
    請求項９に記載の電力変換装置。
11. 前記複数の閉回路は、それぞれ、Ｕ相アーム、Ｖ相アームおよびＷ相アームを含む閉回路であり、
    前記コントローラは、
    前記Ｕ相アームに対し、前記Ｖ相アームのスイッチング素子における前記キャリア信号のリセットに伴って行われるスイッチング動作のタイミングを、前記リンギング電圧の略１／３周期遅延させ、かつ、
    前記Ｕ相アームに対し、前記Ｗ相アームのスイッチング素子における前記キャリア信号のリセットに伴って行われるスイッチング動作のタイミングを、前記リンギング電圧の略２／３周期分遅延させる、
    請求項９に記載の電力変換装置。
12. 前記コントローラは、
    前記キャリア信号を生成するキャリア信号生成部と、
    制御指令信号を生成する制御指令信号生成部と、
    前記スイッチング動作を行うタイミングを制御するためのパルス幅変調信号を、前記キャリア信号と前記制御指令信号との比較に基づき生成するパルス幅変調信号生成部と、
    前記パルス幅変調信号に基づき前記各アーム用のパルス幅変調信号を生成する位相シフト部であって、前記少なくとも２つの閉回路に対応するアームのスイッチング素子における、前記キャリア信号のリセットに伴って行われるスイッチング動作のタイミングを互いにずらすように、各パルス幅変調信号間で所定の位相差を設ける位相シフト部と、を備える、
    請求項９に記載の電力変換装置。
13. 前記コントローラは、
    前記各アーム用のキャリア信号を生成するキャリア信号生成部であって、前記少なくとも２つの閉回路に対応するアームのスイッチング素子における、前記キャリア信号のリセットに伴って行われるスイッチング動作のタイミングを互いにずらすように、前記各アーム用のキャリア信号間で所定の位相差を設けたキャリア信号を生成するキャリア信号生成部と、
    制御指令信号を生成する制御指令信号生成部と、
    前記スイッチング動作を行うタイミングを制御するための前記各アーム用のパルス幅変調信号を、対応するアーム用の前記キャリア信号と前記制御指令信号との比較に基づき生成するパルス幅変調信号生成部と、を備える、
    請求項９に記載の電力変換装置。
14. 前記各閉回路に含まれるインダクタンスは、
    前記各閉回路に対応するアームのスイッチング素子に含まれる配線のインダクタンスＬｍ、
    前記キャパシタに含まれるインダクタンスＬｃａｐ、
    前記各閉回路に対応するアームのスイッチング素子と前記キャパシタを接続する配線のインダクタンスＬｗからなり、
    前記各閉回路に発生するリンギング電圧の周波数ｆ_rは、
    前記Ｎ個のアームのうち一のアームを構成するスイッチング素子の出力容量Ｃｏｓｓと、前記Ｌｍ、前記Ｌｃａｐ、前記Ｌｗと、に基づき、
    

    

    により定義される、
    請求項９に記載の電力変換装置。
15. 前記周波数ｆ_rの逆数を前記リンギング電圧の周期とし、
    前記コントローラは、
    前記キャリア信号のリセットに伴って行われる前記スイッチング動作のタイミングが、前記少なくとも２つの閉回路に対応するアーム間で互いに前記周期の略半周期分ずれるように制御する、
    請求項１４に記載の電力変換装置。
16. 前記複数の閉回路は、それぞれ、Ｕ相アーム、Ｖ相アームおよびＷ相アームを含む閉回路であり、
    前記周波数ｆ_rの逆数を前記リンギング電圧の周期とし、
    前記コントローラは、
    前記Ｕ相アームに対し、前記Ｖ相アームのスイッチング素子における前記キャリア信号のリセットに伴って行われるスイッチング動作のタイミングを、前記リンギング電圧の略１／３周期遅延させ、かつ、
    前記Ｕ相アームに対し、前記Ｗ相アームのスイッチング素子における前記キャリア信号のリセットに伴って行われるスイッチング動作のタイミングを、前記リンギング電圧の略２／３周期分遅延させる、
    請求項１４に記載の電力変換装置。
17. 前記電力変換装置は、さらに、
    前記リンギング電圧に基づくノイズを検出するノイズ検出部を備え、
    前記ノイズ検出部の検出結果に応じて、前記スイッチング動作のタイミングのずれ量を可変とする、
    請求項１または請求項９に記載の電力変換装置。
18. 前記ノイズ検出部は、前記電力変換装置の入力端子におけるノイズを検出する、
    請求項１７に記載の電力変換装置。
19. 前記ノイズ検出部は、前記電力変換装置の出力端子におけるノイズを検出する、
    請求項１７に記載の電力変換装置。
20. 前記スイッチング素子におけるオンからオフへの遷移時間と、オフからオンへの遷移時間とが同一である、
    請求項１または請求項９に記載の電力変換装置。
21. 前記スイッチング素子は、ワイドバンドギャップ半導体により構成されている、
    請求項１または請求項９に記載の電力変換装置。
22. 前記電力変換装置は、さらに、
    前記電力変換装置の入力端子に接続された電源の電圧値を検出する電圧検出部を備え、
    前記電圧検出部の検出結果に応じて、前記スイッチング動作のタイミングのずれ量を可変とする、
    請求項１または請求項９に記載の電力変換装置。
23. 前記位相シフト部は、フィールドプログラマブルゲートアレイにより構成され、
    前記スイッチング素子は、ワイドバンドギャップ半導体により構成されている、
    請求項４または１２に記載の電力変換装置。

Images