JPH06152372A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH06152372A JPH06152372A JP4295156A JP29515692A JPH06152372A JP H06152372 A JPH06152372 A JP H06152372A JP 4295156 A JP4295156 A JP 4295156A JP 29515692 A JP29515692 A JP 29515692A JP H06152372 A JPH06152372 A JP H06152372A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input signal
- circuit
- node
- output buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】出力信号に発生するリンギングノイズを低減
し、高速動作を達成すると共に、動作マ−ジンの向上に
よる製品の高信頼性を確保する。 【構成】出力バッファ１０１はＭＯＳＦＥＴ １，３か
ら構成されている。出力バッファ１０２はＭＯＳＦＥＴ
２，４から構成されている。出力バッファ１０２の入
力信号ＩＮ２は、出力バッファ１０１の入力信号ＩＮ１
の反転信号であり、かつ、当該入力信号ＩＮ１のタイミ
ングに比べて時間Δｔだけ遅れている。
し、高速動作を達成すると共に、動作マ−ジンの向上に
よる製品の高信頼性を確保する。 【構成】出力バッファ１０１はＭＯＳＦＥＴ １，３か
ら構成されている。出力バッファ１０２はＭＯＳＦＥＴ
２，４から構成されている。出力バッファ１０２の入
力信号ＩＮ２は、出力バッファ１０１の入力信号ＩＮ１
の反転信号であり、かつ、当該入力信号ＩＮ１のタイミ
ングに比べて時間Δｔだけ遅れている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路におけ
る出力部に使用され、特にボンディングワイヤ、リ−ド
フレ−ム、ＬＳＩ内外に存在する配線等の寄生的なＬ
（インダクタンス），Ｃ（キャパシタンス）成分によっ
て引き起こされるリンギングノイズによる誤動作防止に
関する。
る出力部に使用され、特にボンディングワイヤ、リ−ド
フレ−ム、ＬＳＩ内外に存在する配線等の寄生的なＬ
（インダクタンス），Ｃ（キャパシタンス）成分によっ
て引き起こされるリンギングノイズによる誤動作防止に
関する。
【０００２】
【従来の技術】通常、出力バッファには、インバ−タ回
路が使用される。図１０は、寄生成分を考慮した出力バ
ッファの等価回路図を示すものである。また、図１１
は、当該出力バッファの入出力特性（ＶIN／ＶOUT ）を
示すものである。なお、図１０において、Ｌは、寄生イ
ンダクタンス、Ｃは、寄生容量である。そして、ＩＣの
外部へ信号を送り出す出力バッファの場合、ボンディン
グワイヤ、リ−ドフレ−ム、基板上の配線等の寄生成分
は、無視することができない。
路が使用される。図１０は、寄生成分を考慮した出力バ
ッファの等価回路図を示すものである。また、図１１
は、当該出力バッファの入出力特性（ＶIN／ＶOUT ）を
示すものである。なお、図１０において、Ｌは、寄生イ
ンダクタンス、Ｃは、寄生容量である。そして、ＩＣの
外部へ信号を送り出す出力バッファの場合、ボンディン
グワイヤ、リ−ドフレ−ム、基板上の配線等の寄生成分
は、無視することができない。
【０００３】従って、図１１に示されるように、出力信
号には、リンギングノイズが生じ、このリンギングノイ
ズは、Ｌ成分や出力バッファの駆動力が大きくなるにつ
れて大きくなり、高速動作の妨げとなる。さらに、ノイ
ズマ−ジンが小さくなるため、信号供給先で誤動作を引
き起こすという欠点がある。
号には、リンギングノイズが生じ、このリンギングノイ
ズは、Ｌ成分や出力バッファの駆動力が大きくなるにつ
れて大きくなり、高速動作の妨げとなる。さらに、ノイ
ズマ−ジンが小さくなるため、信号供給先で誤動作を引
き起こすという欠点がある。
【０００４】
【発明が解決しようとする課題】このように、従来は、
出力信号にリンギングノイズが生じており、このため出
力バッファの動作の高速化の妨げとなっている。また、
ノイズマ−ジンが小さくなるため、信号供給先で誤動作
を引き起こすという欠点がある。
出力信号にリンギングノイズが生じており、このため出
力バッファの動作の高速化の妨げとなっている。また、
ノイズマ−ジンが小さくなるため、信号供給先で誤動作
を引き起こすという欠点がある。
【０００５】本発明は、上記欠点を解決すべくなされた
もので、その目的は、出力信号に発生するリンギングノ
イズを低減し、高速動作を達成すると共に、動作マ−ジ
ンの向上による製品の高信頼性を確保することである。
もので、その目的は、出力信号に発生するリンギングノ
イズを低減し、高速動作を達成すると共に、動作マ−ジ
ンの向上による製品の高信頼性を確保することである。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体集積回路は、ソ−スが第１の電源に
接続され、ドレインが出力端子に接続される第１導電型
の第１のトランジスタと、ソ−スが第２の電源に接続さ
れ、ドレインが上記出力端子に接続される第２導電型の
第２のトランジスタとから構成される第１の出力回路
と、ドレインが上記第１の電源に接続され、ソ−スが上
記出力端子に接続される第２導電型の第３のトランジス
タと、ドレインが上記第２の電源に接続され、ソ−スが
上記出力端子に接続される第１導電型の第４のトランジ
スタとから構成される第２の出力回路と、上記第１の出
力回路の第１及び第２のトランジスタのゲ−トへの第１
の入力信号と、上記第２の出力回路の第３及び第４のト
ランジスタのゲ−トへの第２の入力信号を互いに異なる
タイミングで供給する駆動手段とを備える。
め、本発明の半導体集積回路は、ソ−スが第１の電源に
接続され、ドレインが出力端子に接続される第１導電型
の第１のトランジスタと、ソ−スが第２の電源に接続さ
れ、ドレインが上記出力端子に接続される第２導電型の
第２のトランジスタとから構成される第１の出力回路
と、ドレインが上記第１の電源に接続され、ソ−スが上
記出力端子に接続される第２導電型の第３のトランジス
タと、ドレインが上記第２の電源に接続され、ソ−スが
上記出力端子に接続される第１導電型の第４のトランジ
スタとから構成される第２の出力回路と、上記第１の出
力回路の第１及び第２のトランジスタのゲ−トへの第１
の入力信号と、上記第２の出力回路の第３及び第４のト
ランジスタのゲ−トへの第２の入力信号を互いに異なる
タイミングで供給する駆動手段とを備える。
【０００７】上記駆動手段は、上記第１の入力信号を上
記第１の出力回路の第１及び第２のトランジスタのゲ−
トへ供給する第１の駆動回路と、上記第１の入力信号の
反転信号であり、かつ、上記第１の入力信号のタイミン
グに比べて時間Δｔだけ遅れている第２の入力信号を上
記第２の出力回路の第３及び第４のトランジスタのゲ−
トへ供給する第２の駆動回路とから構成されている。
記第１の出力回路の第１及び第２のトランジスタのゲ−
トへ供給する第１の駆動回路と、上記第１の入力信号の
反転信号であり、かつ、上記第１の入力信号のタイミン
グに比べて時間Δｔだけ遅れている第２の入力信号を上
記第２の出力回路の第３及び第４のトランジスタのゲ−
トへ供給する第２の駆動回路とから構成されている。
【０００８】
【作用】上記構成によれば、第２の出力回路は、第１の
出力回路の二つのＭＯＳＦＥＴの配置を逆にした構成を
有しており、さらに、第１の入力信号と第２の入力信号
を互いに異なるタイミングで供給する駆動手段を有して
いる。そして、入力変化時において、第２の出力回路に
よって引き起こされる電流変化（ｄＩ／ｄｔ）は、第１
の出力回路によって引き起こされる電流変化（ｄＩ／ｄ
ｔ）を打ち消す機能を有する。これにより、出力信号に
発生するリンギングノイズを低減し、高速動作を達成す
ると共に、動作マ−ジンの向上による製品の高信頼性を
確保することができる。
出力回路の二つのＭＯＳＦＥＴの配置を逆にした構成を
有しており、さらに、第１の入力信号と第２の入力信号
を互いに異なるタイミングで供給する駆動手段を有して
いる。そして、入力変化時において、第２の出力回路に
よって引き起こされる電流変化（ｄＩ／ｄｔ）は、第１
の出力回路によって引き起こされる電流変化（ｄＩ／ｄ
ｔ）を打ち消す機能を有する。これにより、出力信号に
発生するリンギングノイズを低減し、高速動作を達成す
ると共に、動作マ−ジンの向上による製品の高信頼性を
確保することができる。
【０００９】
【実施例】以下、図面を参照しながら、本発明の一実施
例について詳細に説明する。図１は、本発明の一実施例
に係わる半導体集積回路を示している。また、図２は、
図１の出力バッファの入力波形図を、図３は、図１の出
力バッファの電圧特性の一例を、図４は、図１の出力バ
ッファの電流特性の一例をそれぞれ示している。
例について詳細に説明する。図１は、本発明の一実施例
に係わる半導体集積回路を示している。また、図２は、
図１の出力バッファの入力波形図を、図３は、図１の出
力バッファの電圧特性の一例を、図４は、図１の出力バ
ッファの電流特性の一例をそれぞれ示している。
【００１０】図１において、１０１及び１０２は出力バ
ッファである。出力バッファ１０１は、従来と同様に、
インバ−タにより構成されている。また、出力バッファ
１０２は、インバ−タのＰチャネル型ＭＯＳＦＥＴとＮ
チャネル型ＭＯＳＦＥＴを逆に接続した構成を有してい
る。なお、ＭＯＳＦＥＴ １〜４のサイズは、例えばゲ
−ト幅（μｍ）／ゲ−ト長（μｍ）で、１が（１００／
１）、２が（２００／１）、３が（５０／１）、４が
（４００／１）であり、遅延時間Δｔは、３．４ｎｓで
ある。
ッファである。出力バッファ１０１は、従来と同様に、
インバ−タにより構成されている。また、出力バッファ
１０２は、インバ−タのＰチャネル型ＭＯＳＦＥＴとＮ
チャネル型ＭＯＳＦＥＴを逆に接続した構成を有してい
る。なお、ＭＯＳＦＥＴ １〜４のサイズは、例えばゲ
−ト幅（μｍ）／ゲ−ト長（μｍ）で、１が（１００／
１）、２が（２００／１）、３が（５０／１）、４が
（４００／１）であり、遅延時間Δｔは、３．４ｎｓで
ある。
【００１１】これら出力バッファ１０１，１０２は、ノ
−ドＡとノ−ドＢの間に並列に接続されている。ノ−ド
Ｂは、ボンディングワイヤ、リ−ドフレ−ム、基板上の
配線等のＬ，Ｃ成分（例えばＬ＝２００ｎＨ、Ｃ＝５ｐ
Ｆ）１０３を介して出力端子１０４に接続されている。
ノ−ドＡは、第１の駆動回路（反転，正転を問わない）
１０５を介して入力端子１０６に接続されている。ま
た、ノ−ドＡと出力バッファ１０２との間には、第２の
駆動回路（常に反転）１０７が接続されている。
−ドＡとノ−ドＢの間に並列に接続されている。ノ−ド
Ｂは、ボンディングワイヤ、リ−ドフレ−ム、基板上の
配線等のＬ，Ｃ成分（例えばＬ＝２００ｎＨ、Ｃ＝５ｐ
Ｆ）１０３を介して出力端子１０４に接続されている。
ノ−ドＡは、第１の駆動回路（反転，正転を問わない）
１０５を介して入力端子１０６に接続されている。ま
た、ノ−ドＡと出力バッファ１０２との間には、第２の
駆動回路（常に反転）１０７が接続されている。
【００１２】上記構成によれば、入力信号の変化時にお
いて、出力バッファ１０２により電流を供給し、又は引
き抜くことにより、インダクタンスに発生する電流変化
（ｄＩ／ｄｔ）を減少させ、リンギングノイズを抑える
ことができる。なお、この時の出力バッファ１０１，１
０２の入力信号ＩＮ１，ＩＮ２は、図２に示すように、
互いに反転信号であり、かつ、出力バッファ１０２の入
力信号ＩＮ２のタイミングは、出力バッファ１０１の入
力信号ＩＮ１のタイミングに比べて時間Δｔだけ遅れて
いる。
いて、出力バッファ１０２により電流を供給し、又は引
き抜くことにより、インダクタンスに発生する電流変化
（ｄＩ／ｄｔ）を減少させ、リンギングノイズを抑える
ことができる。なお、この時の出力バッファ１０１，１
０２の入力信号ＩＮ１，ＩＮ２は、図２に示すように、
互いに反転信号であり、かつ、出力バッファ１０２の入
力信号ＩＮ２のタイミングは、出力バッファ１０１の入
力信号ＩＮ１のタイミングに比べて時間Δｔだけ遅れて
いる。
【００１３】次に、本発明の半導体集積回路の動作につ
いて詳細に説明する。まず、第１の駆動回路１０５の出
力のレベル（入力信号ＩＮ１）が“Ｌ”→“Ｈ”に変化
する場合を考える。この場合、出力バッファ１０１のＰ
チャネル型ＭＯＳＦＥＴ １がオン状態からオフ状態と
なり、Ｎチャネル型ＭＯＳＦＥＴ ３がオフ状態からオ
ン状態となる。これにより、容量Ｃに蓄積されていた電
荷は、ノ−ド５及びＭＯＳＦＥＴ ３を経由して放電さ
れ、出力端子１０４の電位ＯＵＴは、“Ｈ”→“Ｌ”に
変化する。
いて詳細に説明する。まず、第１の駆動回路１０５の出
力のレベル（入力信号ＩＮ１）が“Ｌ”→“Ｈ”に変化
する場合を考える。この場合、出力バッファ１０１のＰ
チャネル型ＭＯＳＦＥＴ １がオン状態からオフ状態と
なり、Ｎチャネル型ＭＯＳＦＥＴ ３がオフ状態からオ
ン状態となる。これにより、容量Ｃに蓄積されていた電
荷は、ノ−ド５及びＭＯＳＦＥＴ ３を経由して放電さ
れ、出力端子１０４の電位ＯＵＴは、“Ｈ”→“Ｌ”に
変化する。
【００１４】一方、第２の駆動回路１０７は、入力信号
ＩＮ１を入力すると共に、当該入力信号ＩＮ１を反転さ
せ、かつ時間Δｔだけ遅延させる機能を有する。このた
め、第２の駆動回路１０７の出力のレベル（入力信号Ｉ
Ｎ２）は、時間Δｔだけ遅れて、“Ｈ”→“Ｌ”に変化
する。そして、出力バッファ１０２のＰチャネル型ＭＯ
ＳＦＥＴ ２がオフ状態からオン状態となり、Ｎチャネ
ル型ＭＯＳＦＥＴ ４がオン状態からオフ状態となる。
これにより、出力バッファ１０２の出力電位は、時間Δ
ｔだけ遅れて、“Ｈ”→“Ｌ”に変化する。
ＩＮ１を入力すると共に、当該入力信号ＩＮ１を反転さ
せ、かつ時間Δｔだけ遅延させる機能を有する。このた
め、第２の駆動回路１０７の出力のレベル（入力信号Ｉ
Ｎ２）は、時間Δｔだけ遅れて、“Ｈ”→“Ｌ”に変化
する。そして、出力バッファ１０２のＰチャネル型ＭＯ
ＳＦＥＴ ２がオフ状態からオン状態となり、Ｎチャネ
ル型ＭＯＳＦＥＴ ４がオン状態からオフ状態となる。
これにより、出力バッファ１０２の出力電位は、時間Δ
ｔだけ遅れて、“Ｈ”→“Ｌ”に変化する。
【００１５】上記半導体集積回路の動作においては、入
力信号ＩＮ１が立ち上がった後も、入力信号ＩＮ２は、
一定期間Δｔは“Ｈ”レベルを維持している。このた
め、ＭＯＳＦＥＴ ３がオン状態となり、容量Ｃの放電
が始まっても、ＭＯＳＦＥＴ４もオン状態であり、ノ−
ド５の電位は、接地電位Ｖssにはならず、中間電位ＶDD
／２（例えばＶDD＝５Ｖ）に維持される。
力信号ＩＮ１が立ち上がった後も、入力信号ＩＮ２は、
一定期間Δｔは“Ｈ”レベルを維持している。このた
め、ＭＯＳＦＥＴ ３がオン状態となり、容量Ｃの放電
が始まっても、ＭＯＳＦＥＴ４もオン状態であり、ノ−
ド５の電位は、接地電位Ｖssにはならず、中間電位ＶDD
／２（例えばＶDD＝５Ｖ）に維持される。
【００１６】従って、容量Ｃの放電により、出力端子１
０４の電位がノ−ド５の電位よりも低くなると、逆起電
力が誘起され、ノ−ド５の電流変化が打ち消されるよう
に作用するため、ｄＩ／ｄｔが減少する。その結果、リ
ンギングノイズが低減される。なお、入力信号ＩＮ２
は、ノ−ド５及び出力端子１０４の電位が“Ｈ”→
“Ｌ”に変化した後、“Ｈ”→“Ｌ”に変化させ、ＭＯ
ＳＦＥＴ ４からの電流の供給を遮断するように制御す
る。
０４の電位がノ−ド５の電位よりも低くなると、逆起電
力が誘起され、ノ−ド５の電流変化が打ち消されるよう
に作用するため、ｄＩ／ｄｔが減少する。その結果、リ
ンギングノイズが低減される。なお、入力信号ＩＮ２
は、ノ−ド５及び出力端子１０４の電位が“Ｈ”→
“Ｌ”に変化した後、“Ｈ”→“Ｌ”に変化させ、ＭＯ
ＳＦＥＴ ４からの電流の供給を遮断するように制御す
る。
【００１７】図４は、上記図１の半導体集積回路の電流
特性である。なお、同図中の番号は、図１における番号
に対応している。また、図５及び図６は、各々、従来の
半導体集積回路の電圧特性及び電流特性である。同図か
ら明らかなように、本発明の半導体集積回路によれば、
リンギングノイズが大幅に低減されているのがわかる。
特性である。なお、同図中の番号は、図１における番号
に対応している。また、図５及び図６は、各々、従来の
半導体集積回路の電圧特性及び電流特性である。同図か
ら明らかなように、本発明の半導体集積回路によれば、
リンギングノイズが大幅に低減されているのがわかる。
【００１８】さらに、参考として、入力信号ＩＮ１，Ｉ
Ｎ２を同じタイミングで変化（立ち上げ又は立ち下げ）
させた場合（Δｔ＝０ｎｓ）の入力波形と電圧特性を図
７及び図８に示す。この場合は、ノ−ド５の電流変化、
即ちｄＩ／ｄｔが減少しないため、十分な効果を得るこ
とができない。従って、入力信号ＩＮ１，ＩＮ２は、異
なったタイミングで変化させることが重要である。
Ｎ２を同じタイミングで変化（立ち上げ又は立ち下げ）
させた場合（Δｔ＝０ｎｓ）の入力波形と電圧特性を図
７及び図８に示す。この場合は、ノ−ド５の電流変化、
即ちｄＩ／ｄｔが減少しないため、十分な効果を得るこ
とができない。従って、入力信号ＩＮ１，ＩＮ２は、異
なったタイミングで変化させることが重要である。
【００１９】なお、上記動作の説明では、入力信号ＩＮ
１を立ち上げる場合のみ説明したが、立ち下げる場合に
も同様の効果が得られることは言うまでもない。また、
本発明は、例えば図９に示すように、図１の半導体集積
回路において、駆動回路１０７を遅延回路（駆動回路）
１０８に変え、出力バッファ１０２を出力バッファ１０
１と同様の構成を有するものに変えても、当該図１の半
導体集積回路と同様の効果を得ることができる。この場
合、遅延回路１０８は、入力信号ＩＮ１の正転信号であ
り、かつ、当該入力信号ＩＮ１のタイミングに比べて時
間Δｔだけ遅れている入力信号ＩＮ２を、出力バッファ
１０２のＭＯＳＦＥＴのゲ−トへ供給する。
１を立ち上げる場合のみ説明したが、立ち下げる場合に
も同様の効果が得られることは言うまでもない。また、
本発明は、例えば図９に示すように、図１の半導体集積
回路において、駆動回路１０７を遅延回路（駆動回路）
１０８に変え、出力バッファ１０２を出力バッファ１０
１と同様の構成を有するものに変えても、当該図１の半
導体集積回路と同様の効果を得ることができる。この場
合、遅延回路１０８は、入力信号ＩＮ１の正転信号であ
り、かつ、当該入力信号ＩＮ１のタイミングに比べて時
間Δｔだけ遅れている入力信号ＩＮ２を、出力バッファ
１０２のＭＯＳＦＥＴのゲ−トへ供給する。
【００２０】
【発明の効果】以上、説明したように、本発明の半導体
集積回路によれば、次のような効果を奏する。従来の構
成の出力バッファにさらにもう一つの出力バッファを備
え、それぞれの出力バッファの入力信号は、互いに異な
るタイミングで、かつ、一方の入力信号のタイミングが
他方の入力信号のタイミングに比べて時間Δｔだけ遅れ
るように制御している。これにより、出力信号に発生す
るリンギングノイズを低減し、高速動作を達成すると共
に、動作マ−ジンの向上による製品の高信頼性を確保す
ることができる。
集積回路によれば、次のような効果を奏する。従来の構
成の出力バッファにさらにもう一つの出力バッファを備
え、それぞれの出力バッファの入力信号は、互いに異な
るタイミングで、かつ、一方の入力信号のタイミングが
他方の入力信号のタイミングに比べて時間Δｔだけ遅れ
るように制御している。これにより、出力信号に発生す
るリンギングノイズを低減し、高速動作を達成すると共
に、動作マ−ジンの向上による製品の高信頼性を確保す
ることができる。
【図１】本発明の一実施例に係わる半導体集積回路を示
す回路図。
す回路図。
【図２】図１の出力バッファの入力波形図。
【図３】図１の出力バッファの電圧特性の一例を示す
図。
図。
【図４】図１の出力バッファの電流特性の一例を示す
図。
図。
【図５】従来の出力バッファの電圧特性を示す図。
【図６】従来の出力バッファの電流特性を示す図。
【図７】図１の出力バッファの入力波形図。
【図８】図１の出力バッファの電流特性の他の一例を示
す図。
す図。
【図９】本発明の他の実施例に係わる半導体集積回路を
示す回路図。
示す回路図。
【図１０】従来の半導体集積回路を示す回路図。
【図１１】従来の出力バッファの電圧特性を示す図。
１０１，１０２ …出力バッファ、 １０３ …ＬＣ成分、 １０４ …出力端子、 １０５，１０７ …駆動回路、 １０６ …入力端子、 １０８ …遅延回路（駆動回路）。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 19/003 Ｚ 8941−5Ｊ
Claims (2)
- 【請求項１】 ソ−スが第１の電源に接続され、ドレイ
ンが出力端子に接続される第１導電型の第１のトランジ
スタと、ソ−スが第２の電源に接続され、ドレインが上
記出力端子に接続される第２導電型の第２のトランジス
タとから構成される第１の出力回路と、 ドレインが上記第１の電源に接続され、ソ−スが上記出
力端子に接続される第２導電型の第３のトランジスタ
と、ドレインが上記第２の電源に接続され、ソ−スが上
記出力端子に接続される第１導電型の第４のトランジス
タとから構成される第２の出力回路と、 上記第１の出力回路の第１及び第２のトランジスタのゲ
−トへの第１の入力信号と、上記第２の出力回路の第３
及び第４のトランジスタのゲ−トへの第２の入力信号を
互いに異なるタイミングで供給する駆動手段とを具備す
ることを特徴とする半導体集積回路。 - 【請求項２】 上記駆動手段は、上記第１の入力信号を
上記第１の出力回路の第１及び第２のトランジスタのゲ
−トへ供給する第１の駆動回路と、上記第１の入力信号
の反転信号であり、かつ、上記第１の入力信号のタイミ
ングに比べて時間Δｔだけ遅れている第２の入力信号を
上記第２の出力回路の第３及び第４のトランジスタのゲ
−トへ供給する第２の駆動回路とから構成されているこ
とを特徴とする請求項１に記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4295156A JPH06152372A (ja) | 1992-11-04 | 1992-11-04 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4295156A JPH06152372A (ja) | 1992-11-04 | 1992-11-04 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06152372A true JPH06152372A (ja) | 1994-05-31 |
Family
ID=17816984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4295156A Withdrawn JPH06152372A (ja) | 1992-11-04 | 1992-11-04 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06152372A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003084161A1 (fr) * | 2002-03-29 | 2003-10-09 | Fujitsu Limited | Procede d'attaque, circuit d'attaque, procede d'emission au moyen d'un circuit d'attaque et circuit de commande |
| JP2007209030A (ja) * | 2007-04-23 | 2007-08-16 | Fujitsu Ltd | ドライバ回路装置及びドライバ駆動方法 |
| US8885368B2 (en) | 2010-09-29 | 2014-11-11 | Panasonic Corporation | Power converting apparatus suppressing switching noise by controlling switching operation |
| CN117477918A (zh) * | 2023-12-27 | 2024-01-30 | 成都氮矽科技有限公司 | 驱动信号输入检测电路、GaN栅驱动器和MOSFET栅驱动器 |
-
1992
- 1992-11-04 JP JP4295156A patent/JPH06152372A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003084161A1 (fr) * | 2002-03-29 | 2003-10-09 | Fujitsu Limited | Procede d'attaque, circuit d'attaque, procede d'emission au moyen d'un circuit d'attaque et circuit de commande |
| US7149271B2 (en) | 2002-03-29 | 2006-12-12 | Fujitsu Limited | Driver driving method, driver circuit, transmission method using driver, and control circuit |
| JP2007209030A (ja) * | 2007-04-23 | 2007-08-16 | Fujitsu Ltd | ドライバ回路装置及びドライバ駆動方法 |
| JP4510048B2 (ja) * | 2007-04-23 | 2010-07-21 | 富士通株式会社 | ドライバ回路装置及びドライバ駆動方法 |
| US8885368B2 (en) | 2010-09-29 | 2014-11-11 | Panasonic Corporation | Power converting apparatus suppressing switching noise by controlling switching operation |
| CN117477918A (zh) * | 2023-12-27 | 2024-01-30 | 成都氮矽科技有限公司 | 驱动信号输入检测电路、GaN栅驱动器和MOSFET栅驱动器 |
| CN117477918B (zh) * | 2023-12-27 | 2024-03-29 | 成都氮矽科技有限公司 | 驱动信号输入检测电路、GaN栅驱动器和MOSFET栅驱动器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2572500B2 (ja) | ドライバ回路、低ノイズドライバ回路及び低ノイズ低電圧スイングドライバ・レシーバ回路 | |
| JP2922028B2 (ja) | 半導体集積回路の出力回路 | |
| JP2567153B2 (ja) | Ｃｍｏｓ出力バッファ回路 | |
| JP3410547B2 (ja) | 半導体装置の出力回路 | |
| JP2519342B2 (ja) | 出力回路装置 | |
| JP3570596B2 (ja) | 出力バッファ回路 | |
| US5488326A (en) | Data output circuit for semiconductor integrated circuit device which prevents current flow from the output to supply voltage | |
| JPH06152372A (ja) | 半導体集積回路 | |
| JP3490045B2 (ja) | ローノイズバッファ回路 | |
| JPH057142A (ja) | 出力バツフア回路 | |
| JP3299071B2 (ja) | 出力バッファ回路 | |
| JP3436632B2 (ja) | ノイズ耐性低電圧バッファ | |
| JP2885617B2 (ja) | 半導体集積回路装置 | |
| JP2535081B2 (ja) | 出力駆動回路 | |
| JP3263145B2 (ja) | 半導体集積回路における出力バッファ回路 | |
| JPH0865138A (ja) | 信号線駆動回路 | |
| JP2933620B1 (ja) | 出力バッファ回路 | |
| JP2618884B2 (ja) | 半導体出力回路 | |
| JPH0541091A (ja) | 半導体集積回路 | |
| JP2567152B2 (ja) | Ｃｍｏｓ論理回路 | |
| JPH01119773A (ja) | インバータ回路 | |
| JP2806698B2 (ja) | Ｃｍｏｓ出力バッファ | |
| JPH05136358A (ja) | 半導体集積回路装置 | |
| JPH10242825A (ja) | 出力回路 | |
| JPH08162943A (ja) | Ｃｍｏｓ出力バッファ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |