JPWO2019202862A1 - ゲート駆動回路および電力変換装置 - Google Patents
ゲート駆動回路および電力変換装置 Download PDFInfo
- Publication number
- JPWO2019202862A1 JPWO2019202862A1 JP2019526338A JP2019526338A JPWO2019202862A1 JP WO2019202862 A1 JPWO2019202862 A1 JP WO2019202862A1 JP 2019526338 A JP2019526338 A JP 2019526338A JP 2019526338 A JP2019526338 A JP 2019526338A JP WO2019202862 A1 JPWO2019202862 A1 JP WO2019202862A1
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- power supply
- gate
- reactor
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Rectifiers (AREA)
- Electronic Switches (AREA)
Abstract
Description
共振ドライブ回路は、充電用インダクタンス素子Lr1と、放電用インダクタンス素子Lr2と、回生ダイオードD1と、回生ダイオードD2と、スイッチ素子SW1〜SW4とを備える。そして、駆動対象のメインスイッチ素子の入力容量Cに対して充電用インダクタンス素子Lr1および放電用インダクタンス素子Lr2が、充放電のLC共振を行う。メインスイッチ素子の入力容量は、充電用インダクタンス素子Lr1を介して充電された後に、スイッチ素子SW3のスイッチオンにより電圧固定される。また、メインスイッチ素子の入力容量の充電エネルギは、放電用インダクタンス素子Lr2を介して放電され、その後、スイッチ素子SW4のスイッチオンにより該入力容量の電圧は0に固定される。
上述した従来のゲート駆動回路を用いて、駆動対象のスイッチング素子をターンオンする際、同期整流のターンオン時には、急増したスイッチング素子の入力容量に充電用インダクタンス素子を介して電力供給するため、消費電力が増大するという問題点があった。
さらに、このゲート駆動回路を適用した電力変換装置において、電力損失を低減して装置構成の小型化、低コスト化を図る事を目的とする。
図1は実施の形態1によるゲート駆動回路、およびゲート駆動回路を用いてスイッチング制御される電力変換装置の構成を示す図である。
図1に示すように、ゲート駆動回路GD1、GD2は、例えばMOSFETから成る電圧駆動型のスイッチング素子M1、M2を駆動対象として、スイッチング素子M1、M2をオン/オフ駆動するものである。
スイッチング素子M1、M2は、逆並列接続されるダイオードを有する。この場合、スイッチング素子M1、M2の寄生ダイオード(ボディダイオード)が用いられるが、別途ダイオードをスイッチング素子M1、M2に対してそれぞれ逆並列接続しても良い。
ゲート駆動回路GD1は、直流電源3から電源供給されてスイッチング素子M1をオン/オフ駆動する主回路1と、主回路1を制御する制御回路2とを備える。また、直流電源3の負極は、スイッチング素子M1のソース端子Sに接続される。
なお、この場合、ゲート駆動回路GD1が直流電源3を備えるものとするが、直流電源3はゲート駆動回路GD1の外部に設けても良い。
第1スイッチング素子SW1と第2スイッチング素子SW2とが直列接続され、その接続点である第1ノードN1が、スイッチング素子M1のゲート端子Gに接続される。即ち、第1スイッチング素子SW1は、直流電源3の正極と第1ノードN1との間に接続され、第2スイッチング素子SW2は、直流電源3の負極と第1ノードN1との間に接続される。第3スイッチング素子SW3は、一端が直流電源3の正極に接続され、他端が第1リアクトルL1を介して第1ノードN1に接続される。第4スイッチング素子SW4は、一端が直流電源3の負極に接続され、他端が第2リアクトルL2を介して第1ノードN1に接続される。
第5スイッチング素子SW5は、一端が直流電源3の正極に接続され、他端が、第3ノードN3に接続される。ダイオードD1は、アノードが直流電源3の負極に接続され、カソードが第2ノードN2に接続される。
また、第1〜第5スイッチング素子SW1〜SW5の駆動信号をGSW1、GSW2、GSW3、GSW4、GSW5とし、マイコン等の上位制御装置から送信されるスイッチング素子M1、M2への駆動信号であるオン指令信号をSin1、Sin2とする。
なお、上記電流情報、電圧情報のいずれか一方のみ制御回路2に入力しても良い。
一般的に、スイッチング素子M1のドレイン端子D−ソース端子S間に、直流母線11A、11B間の主電圧Vddが印加される際のスイッチング損失が小さくなるように、インダクタンスL1、L2は小さく設定される。
図2は、スイッチング素子M1が同期整流する場合における、駆動周期Tの1周期分の各部の波形図を示す。
図2に示すように、時刻t0〜t6にて1周期が7つの動作期間T1〜T7に分割される。各動作期間T1〜T7における電流経路を図3〜図9に示す。
この場合、オフ固定期間からオン固定期間に至る動作を示す動作期間T1〜T3をターンオンする期間とする。また、オン固定期間からオフ固定期間に至る動作を示す動作期間T4〜T7をターンオフする期間とする。
また、スイッチング素子M1、M2の寄生ダイオードの順方向電圧をVf1、Vf2とし、電力変換装置10からインダクタンス成分Lに流れる電流ILの絶対値をIdとする。
この動作期間T1では、スイッチング素子M1はオフ状態を継続しているが、オン指令信号Sin2の変化により時刻t0にてスイッチング素子M2がオフすると、インダクタンス成分Lは電流を継続して流すように作用するため、スイッチング素子M1の寄生ダイオードがオンする。即ち、スイッチング素子M1は寄生ダイオードを介して電流が流れるダイオード整流の状態になる(図3)。
制御回路2では、スイッチング素子M1の状態がダイオード整流であるか否かを判定する。判定は、オン指令信号Sin1とスイッチング素子M1、M2のドレイン電流Id1、Id2、インダクタンス成分Lの電流ILによる電流情報とに基づいて行う。このように、制御回路2は、オン指令信号Sin1と3種の電流情報により高精度にダイオード整流であるか否かを判定することができる。
この場合、制御回路2は、スイッチング素子M1の状態を、ダイオード整流であると判定する。
また、一般的に、寄生ダイオードの順方向電圧Vf1は数ボルト、主電圧Vddは数百ボルトであり、2つのドレイン電圧Vds1、Vds2は大きく異なるため、スイッチング素子M1の状態がダイオード整流であるか否かの判定を容易に行うことができる。
時刻t1にてスイッチング素子M1のオン指令信号Sin1がLoからHiに変化すると、第2スイッチング素子SW2がオフしてスイッチング素子M2のオン固定期間を終了すると共に、スイッチング素子M1の状態がダイオード整流であることの判定を受けて、第5スイッチング素子SW5を第1設定時間taだけオンする。これにより、動作期間T2では、直流電源3の正極から第5スイッチング素子SW5を介して第2リアクトルL2に電流が流れ込む。そして、その電流は、第2リアクトルL2からスイッチング素子M1のゲート端子Gへ流れる(図4)。
時刻t2にて、第5スイッチング素子SW5をオフすると共に、第1スイッチング素子SW1をオンする。この時、ゲート電圧Vg1が電源電圧Vdc未満の場合、直流電源3の正極から第1スイッチング素子SW1を介してゲート端子Gに電流が流れ込む。その後、ゲート電圧Vg1が電源電圧Vdcと等しくなると、電流の流れは停止し、スイッチング素子M1はオン状態を継続する。このとき、スイッチング素子M1に流れる電流は、スイッチング素子M1本体を流れてソース端子Sからドレイン端子Dへ流れ続ける(図5)。
スイッチング素子M1がオンしてソース端子Sからドレイン端子Dへ電流を流す同期整流は、ダイオード整流に比して導通損失を低減できる。
時刻t3にてスイッチング素子M1のオン指令信号Sin1がHiからLoに変化すると、第1スイッチング素子SW1がオフしてスイッチング素子M1のオン固定期間を終了すると共に、第4スイッチング素子SW4を第3設定時間tbだけオンする。これにより、動作期間T4では、電流はスイッチング素子M1のゲート端子Gから第2リアクトルL2を介して第4スイッチング素子SW4に流れ込む(図6)。
なお、ゲート電圧Vg1の極性が負になることはない。仮に負になっても第2スイッチング素子SW2の寄生ダイオードがオンして、ゲート電圧Vg1はゼロにクランプされる。また、ゲート電圧Vg1が閾値電圧以下になると、スイッチング素子M1はオフし、ダイオード整流の状態に移行する。
時刻t4にて、第4スイッチング素子SW4がオフすると共に、第5スイッチング素子SW5を第4設定時間tcだけオンする。第2リアクトルL2は、電流を継続して流すように作用するため、この動作期間T5では、電流は第2リアクトルL2から第5スイッチング素子SW5を介して直流電源3の正極に流れ込む。そして、直流電源3の負極から第2スイッチング素子SW2の寄生ダイオードを介して第2リアクトルL2に帰還する。そして、第2リアクトルL2に流れる電流iL2はゼロに近づいて行く。また、スイッチング素子M1は、ダイオード整流の状態を継続する(図7)。
この電流経路により、動作期間T5では、第2リアクトルL2の蓄積エネルギを直流電源3に回生する。即ち、動作期間T4および動作期間T5において、スイッチング素子M1のゲート蓄積電荷によるエネルギは、第2リアクトルL2によって直流電源3に回生される。
なお、この動作期間T5において、電流は第2スイッチング素子SW2の寄生ダイオードを通過しているが、第2スイッチング素子SW2をオンさせて第2スイッチング素子SW2本体を流れるようにしても良い。その場合、導通損失が低減される。
時刻t5にて、第5スイッチング素子SW5がオフすると共に、第2スイッチング素子SW2をオンする。仮に、スイッチング素子M1のゲート蓄積電荷が残留していた場合、スイッチング素子M1のゲート端子Gから第2スイッチング素子SW2を介してスイッチング素子M1のソース端子Sに電流が流れる(図8)。
この電流経路により、動作期間T5では、ゲート電圧Vg1はゼロに固定され、スイッチング素子M1はオフを継続する。
時刻t6にて、スイッチング素子M2のオン指令信号Sin2がLoからHiに変化すると、スイッチング素子M2のゲート端子Gは充電されてオンする。その結果、スイッチング素子M2のドレイン端子Dからソース端子Sへ流れる電流は、インダクタンス成分Lへ流れ込む(図9)。
この動作期間T7では、スイッチング素子M1の寄生ダイオードはオフするため、スイッチング素子M1のドレイン電圧Vds1は、−Vf1からVddへ変化する。一方、スイッチング素子M2のドレイン電圧Vds2は、Vdd+Vf1からゼロに変化する。
図10は、スイッチング素子M1が通常オンする場合における、駆動周期Tの1周期分のゲート駆動回路GD1内の各部の波形図を示す。
図10に示すように、時刻s0〜s6にて1周期が7つの動作期間S1〜S7に分割される。各動作期間S1〜S7における電流経路を図11〜図17に示す。
またこの場合、オフ固定期間からオン固定期間に至る動作を示す動作期間S1〜S3をターンオンする期間とする。また、オン固定期間からオフ固定期間に至る動作を示す動作期間S4〜S7をターンオフする期間とする。
この動作期間S1では、スイッチング素子M1はオフ状態を継続している。オン指令信号Sin2の変化により時刻s0にてスイッチング素子M2がオフすると、インダクタンス成分Lは電流を継続して流すように作用するため、スイッチング素子M2の寄生ダイオードがオンして、スイッチング素子M2の寄生ダイオードを介して電流が流れる。スイッチング素子M1の寄生ダイオードには電流が流れない(図11)。
そしてこの場合、制御回路2は、スイッチング素子M1の状態を、ダイオード整流でないと判定する。
時刻s1にてスイッチング素子M1のオン指令信号Sin1がLoからHiに変化すると、第2スイッチング素子SW2がオフしてスイッチング素子M2のオン固定期間を終了すると共に、スイッチング素子M1の状態がダイオード整流でないことの判定を受けて、第3スイッチング素子SW3を第2設定時間ta1だけオンする。これにより、動作期間S2では、直流電源3の正極から第3スイッチング素子SW3を介して第1リアクトルL1に電流が流れ込む。そして、その電流は、第1リアクトルL1からスイッチング素子M1のゲート端子Gへ流れる(図12)。
時刻s2にて、第3スイッチング素子SW3をオフすると共に、第1スイッチング素子SW1をオンする。この時、ゲート電圧Vg1が電源電圧Vdc未満の場合、直流電源3の正極から第1スイッチング素子SW1を介してゲート端子Gに電流が流れ込む。その後、ゲート電圧Vg1が電源電圧Vdcと等しくなると、電流の流れは停止し、スイッチング素子M1はオン状態を継続する。スイッチング素子M1では、ドレイン端子Dからソース端子Sへ電流が流れ続ける(図13)。
時刻s3にてスイッチング素子M1のオン指令信号Sin1がHiからLoに変化すると、第1スイッチング素子SW1がオフしてスイッチング素子M1のオン固定期間を終了すると共に、第4スイッチング素子SW4を第3設定時間tbだけオンする。これにより、動作期間S4では、電流はスイッチング素子M1のゲート端子Gから第2リアクトルL2を介して第4スイッチング素子SW4に流れ込む(図14)。
なお、ゲート電圧Vg1の極性が負になることはない。仮に負になっても第2スイッチング素子SW2の寄生ダイオードがオンして、ゲート電圧Vg1はゼロにクランプされる。
時刻s4にて、第4スイッチング素子SW4がオフすると共に、第5スイッチング素子SW5を第4設定時間tcだけオンする。第2リアクトルL2は、電流を継続して流すように作用するため、この動作期間S5では、電流は第2リアクトルL2から第5スイッチング素子SW5を介して直流電源3の正極に流れ込む。そして、直流電源3の負極から第2スイッチング素子SW2の寄生ダイオードを介して第2リアクトルL2に帰還する。
また、スイッチング素子M1のドレイン電流Id1は0を継続し、スイッチング素子M2では、寄生ダイオードのオン状態が継続してドレイン電流Id2が流れる(図15)。
なお、この動作期間S5において、電流は第2スイッチング素子SW2の寄生ダイオードを通過しているが、第2スイッチング素子SW2をオンさせて第2スイッチング素子SW2本体を流れるようにしても良い。その場合、導通損失が低減される。
時刻s5にて、第5スイッチング素子SW5がオフすると共に、第2スイッチング素子SW2をオンする。仮に、スイッチング素子M1のゲート蓄積電荷が残留していた場合、スイッチング素子M1のゲート端子Gから第2スイッチング素子SW2を介してスイッチング素子M1のソース端子Sに電流が流れる(図16)。
この電流経路により、動作期間S6では、ゲート電圧Vg1はゼロに固定され、スイッチング素子M1はオフを継続する。
時刻s6にて、スイッチング素子M2のオン指令信号Sin2がLoからHiに変化すると、スイッチング素子M2のゲート端子Gは充電されてオンする。その結果、スイッチング素子M2の寄生ダイオードに流れていた電流は、スイッチング素子M2本体を流れるように変化してソース端子Sからドレイン端子Dへ流れる(図17)。
これにより、ドレイン電圧Vds1はVdd+Vf2からVddに変化し、スイッチング素子M2のドレイン電圧Vds2は−Vf2からゼロに変化する。
なお、スイッチング素子M1が、通常オンによるターンオンとターンオフとを繰り返してバッテリ12が放電される場合、スイッチング素子M2は、同期整流によるターンオンと、ターンオフとを繰り返す動作となる。また、スイッチング素子M1が、同期整流によるターンオンとターンオフとを繰り返してバッテリ12が充電される場合、スイッチング素子M2は、通常オンによるターンオンと、ターンオフとを繰り返す動作となる。
また、ゲート駆動回路GD1がスイッチング素子M1をターンオフする際、スイッチング素子M1の入力容量の充電エネルギは、放電用インダクタンス素子を介して放電され、その後、第2スイッチング素子SW2をオンしてゲート電圧Vg1を0に固定する。
そして、判定期間T1において、スイッチング素子M1の状態がダイオード整流であると判定されると、続くゲート充電期間T2では、第5スイッチング素子SW5をオンして第2リアクトルL2を介してゲート端子Gを充電する。また、判定期間S1において、スイッチング素子M1の状態がダイオード整流でないと判定されると、続くゲート充電期間S2では、第3スイッチング素子SW3をオンして第1リアクトルL1を介してゲート端子Gを充電する。
第2リアクトルL2を介して入力容量Cissを充電する際の電流iL2は、三角関数を用いて以下の式(1)で表せる。なお、第2リアクトルL2を流れる電流iL2は、電力回生時に直流電源3に流れる電流方向を正方向としている。
仮に、スイッチング素子M1の寄生ダイオードが整流している時に、第1リアクトルL1を介してスイッチング素子M1の入力容量Cissを充電したとする。この場合、充電電流の最大値および導通時間が増加して、ゲート駆動回路GD1の導通損失およびスイッチング損失が増加し消費電力の増加につながる。
さらに、第2リアクトルL2と直流電源3の正極との間に設けられた第5スイッチング素子SW5は、電力回生時に利用することで損失低減を図れる。即ち、第2リアクトルL2の蓄積エネルギを直流電源3に回生する回生期間T5、S5に第5スイッチング素子SW5をオンすることにより、導通損失を低減して消費電力を低減できる。
一方、近年のスイッチング素子の発展により、例えば高周波動作が可能なSiC素子のダイオードは電気伝導に使用しない多数キャリアであるため、原理的に少数キャリアの蓄積が発生しない。このため、SiC素子のダイオードでは、リカバリ時に接合容量を放電する程度の小さな電流が流れるのみで、リカバリサージ電圧を大幅に低減できる。
これに対してターンオフ時のサージ電圧は、Si素子およびSiC素子の違いに依らず、スイッチング素子本体に流れる電流の増加に伴って増加することが広く知られている。
このように、ゲート電圧Vg1が電源電圧Vdc以上になるように第1設定時間taを設定することにより、続くオン固定期間T3に効率良く繋いでスイッチング素子M1のオン状態を継続させることができ、ゲート駆動回路GD1の消費電力の低減を実現できる。
このように、ゲート電圧Vg1が電源電圧Vdc以上になるように第2設定時間ta1を設定することにより、続くオン固定期間S3に効率良く繋いでスイッチング素子M1のオン状態を継続させることができ、ゲート駆動回路GD1の消費電力の低減を実現できる。
励磁期間T4では、第2リアクトルL2を介してスイッチング素子M1の入力容量Cissを放電するもので、ゲート電圧Vg1は、三角関数を用いて以下の式(2)で表せる。
上記第3設定時間tbを、第2リアクトルL2のインダクタンスL2とスイッチング素子M1の入力容量Cissとで決定される共振周期TRの1/4に設定すると、ゲート電圧Vg1はゼロになり、第2リアクトルL2の電流iL2を最大にすることができる。即ち、スイッチング素子M1のゲート蓄積電荷によるエネルギを無駄なく第2リアクトルL2に移動させることが可能になる。
なお、共振周期TRは、以下の式(4)で表せる。
回生期間T5では、第2リアクトルL2から第5スイッチング素子SW5を介して直流電源3に電力回生し、このときの第2リアクトルL2の電流iL2は、三角関数を用いて以下の式(5)で表せる。
これにより、第2リアクトルL2の電流iL2をゼロにすることができ、スイッチング素子M1のゲート蓄積電荷によるエネルギを無駄なく第2リアクトルL2を介して直流電源3に回生し、続くオフ固定期間T6に効率良く繋いでスイッチング素子M1のオフ状態を継続させることができる。
このように、第3設定時間tbおよび第4設定時間tcを、それぞれ共振周期TRの1/4に設定することにより、スイッチング素子M1のゲート蓄積電荷によるエネルギを効率良く直流電源3へ電力回生することができ、ゲート駆動回路GD1の消費電力の低減を実現できる。
図18は実施の形態2によるゲート駆動回路、およびゲート駆動回路を用いてスイッチング制御される電力変換装置の構成を示す図である。
図18に示すように、ゲート駆動回路GD1の主回路1Aは、直流電源3の正極と第1ノードN1との間で第1スイッチング素子SW1に直列接続される第1抵抗R1を備え、さらに、直流電源3の負極と第1ノードN1との間で第2スイッチング素子SW2に直列接続される第2抵抗R2を備える。その他の構成は、上記実施の形態1の図1で示したものと同様であり、図1と対応もしくは相当する構成部分には同一の符号を付す。
この場合、ゲート充電期間T2、S2からオン固定期間T3、S3に移行する際の、ゲート電圧Vg1と電源電圧Vdcとの電位差に基づいた突入電流が第1抵抗R1により防止できる。また、回生期間T5、S5からオフ固定期間T6、S6に移行する際の、ゲート電圧Vg1とゼロ電圧との電位差に基づいた突入電流が第2抵抗R2により防止できる。これにより、ゲート駆動回路GD1内の過電流を防止でき、さらに低消費電力および信頼性向上が図れる。
図19は実施の形態3によるゲート駆動回路、およびゲート駆動回路を用いてスイッチング制御される電力変換装置の構成を示す図である。
図19に示すように、ゲート駆動回路GD1は、直流電源4から電源供給されてスイッチング素子M1をオン/オフ駆動する主回路1Bと、主回路1Bを制御する制御回路2とを備える。この実施の形態では、直流電源4は、第1直流電源4Aと第2直流電源4Bとを直列接続して構成され、第1直流電源4Aと第2直流電源4Bとの接続点がスイッチング素子M1のソース端子Sに接続される。その他の構成は、上記実施の形態1の図1で示したものと同様であり、図1と対応もしくは相当する構成部分には同一の符号を付す。
また、ここでもゲート駆動回路GD1が直流電源4を備えるものとするが、直流電源4はゲート駆動回路GD1の外部に設けても良い。
図20は、スイッチング素子M1が同期整流する場合における、駆動周期Tの1周期分の各部の波形図を示す。スイッチング素子M1は、同期整流によりターンオンし、その後ターンオフする。図20に示すように、時刻t0〜t6にて1周期が7つの動作期間T1〜T7に分割される。各動作期間T1〜T7における電流経路を図21〜図27に示す。
なお、実施の形態1と同様に、オフ固定期間からオン固定期間に至る動作を示す動作期間T1〜T3をターンオンする期間とする。また、オン固定期間からオフ固定期間に至る動作を示す動作期間T4〜T7をターンオフする期間とする。
この動作期間T1では、スイッチング素子M1はオフ状態を継続しているが、オン指令信号Sin2の変化により時刻t0にてスイッチング素子M2がオフすると、インダクタンス成分Lは電流を継続して流すように作用するため、スイッチング素子M1の寄生ダイオードがオンする。即ち、スイッチング素子M1は寄生ダイオードを介して電流が流れるダイオード整流の状態になる。
第2スイッチング素子SW2はオンを継続しているため、スイッチング素子M1のゲート端子Gから第2スイッチング素子SW2を介して第2直流電源4Bの負極に電流が流れる。その後、電流は第2直流電源4Bの正極からスイッチング素子M1のソース端子に流れる。この電流経路によって、ゲート電圧Vg1は−Vdc2に固定され、スイッチング素子M1はオフを継続する(図21)。
制御回路2では、スイッチング素子M1の状態がダイオード整流であるか否かを上記実施の形態1と同様に判定する。そしてこの場合、制御回路2は、スイッチング素子M1の状態を、ダイオード整流であると判定する。
時刻t1にてスイッチング素子M1のオン指令信号Sin1がLoからHiに変化すると、第2スイッチング素子SW2がオフしてスイッチング素子M2のオン固定期間を終了すると共に、スイッチング素子M1の状態がダイオード整流であることの判定を受けて、第5スイッチング素子SW5を第1設定時間taだけオンする。これにより、動作期間T2では、第1直流電源4Aの正極から第5スイッチング素子SW5を介して第2リアクトルL2に電流が流れ込む。そして、その電流は、第2リアクトルL2からスイッチング素子M1のゲート端子Gへ流れ、第1直流電源4Aの負極へ帰還する(図22)。
時刻t2にて、第5スイッチング素子SW5をオフすると共に、第1スイッチング素子SW1をオンする。この時、ゲート電圧Vg1が第1電源電圧Vdc1未満の場合、直流電源4の正極(第1直流電源4Aの正極)から第1スイッチング素子SW1を介してゲート端子Gに電流が流れる。その電流は、スイッチング素子M1のソース端子Sから第1直流電源4Aの負極へ帰還する。この電流経路によって、スイッチング素子M1のゲート電圧Vg1は第1電源電圧Vdc1に固定される。ゲート電圧Vg1が第1電源電圧Vdc1と等しくなると、電流の流れは停止し、スイッチング素子M1はオン状態を継続する。 このとき、スイッチング素子M1に流れる電流は、スイッチング素子M1本体を流れてソース端子Sからドレイン端子Dへ流れ続ける(図23)。
時刻t3にてスイッチング素子M1のオン指令信号Sin1がHiからLoに変化すると、第1スイッチング素子SW1がオフしてスイッチング素子M1のオン固定期間を終了すると共に、第4スイッチング素子SW4を第3設定時間tbだけオンする。第3設定時間tbは、上記実施の形態1と同様に設定する。これにより、動作期間T4では、スイッチング素子M1のゲート端子Gから第2リアクトルL2を介して第4スイッチング素子SW4に電流が流れる。その電流は、第4スイッチング素子SW4から直流電源4の負極(第2直流電源4Bの負極)を介してスイッチング素子M1のソース端子Sへ帰還する(図24)。
ゲート電圧Vg1が閾値電圧以下になると、スイッチング素子M1はオフし、ダイオード整流の状態に移行する。
時刻t4にて、第4スイッチング素子SW4がオフすると共に、第5スイッチング素子SW5を第4設定時間tcだけオンする。第4設定時間tcは、上記実施の形態1と同様に設定する。
第2リアクトルL2は、電流を継続して流すように作用するため、この動作期間T5では、電流は第2リアクトルL2から第5スイッチング素子SW5を介して第1直流電源4Aの正極に流れ込む。そして、第1直流電源4Aと第2直流電源4Bとの接続点、第2直流電源4Bの負極、さらに第2スイッチング素子SW2の寄生ダイオードを介して第2リアクトルL2に帰還する。そして、第2リアクトルL2に流れる電流iL2はゼロに近づいて行く。また、スイッチング素子M1は、ダイオード整流の状態を継続する(図25)。
この電流経路により、動作期間T5では、第2リアクトルL2の蓄積エネルギを直流電源4に回生する。即ち、動作期間T4および動作期間T5において、スイッチング素子M1のゲート蓄積電荷によるエネルギは、第2リアクトルL2によって直流電源4に回生される。
時刻t5にて、第5スイッチング素子SW5がオフすると共に、第2スイッチング素子SW2をオンする。これにより、スイッチング素子M1のゲート端子Gから第2スイッチング素子SW2を介して第2直流電源4Bの負極に電流が流れる。その電流は、第2直流電源4Bの正極からスイッチング素子M1のソース端子Sへ帰還する(図26)。
この電流経路により、動作期間T5では、ゲート電圧Vg1は−Vdc2に固定され、スイッチング素子M1はオフを継続する。
時刻t6にて、スイッチング素子M2のオン指令信号Sin2がLoからHiに変化すると、スイッチング素子M2のゲート端子Gは充電されてオンする。その結果、スイッチング素子M2のドレイン端子Dからソース端子Sへ流れる電流は、インダクタンス成分Lへ流れ込む(図27)。
この動作期間T7では、スイッチング素子M1の寄生ダイオードはオフするため、スイッチング素子M1のドレイン電圧Vds1は、−Vf1からVddへ変化する。一方、スイッチング素子M2のドレイン電圧Vds2は、Vdd+Vf1からゼロに変化する。また、ゲート電圧Vg1は−Vdc2に固定された状態を継続する。
なお、上述した説明では、スイッチング素子M1が同期整流ではなく通常オンする場合の説明を省略したが、その場合も、スイッチング素子M1のオフ時、ゲート電圧Vg1の負電圧保持が可能となり、誤点弧を防止できる。
このため、上記実施の形態1と同様に、低消費電力で小型の回路構成が得られると共に、さらに信頼性が向上する。
次に、実施の形態4について説明する。図28は実施の形態4によるゲート駆動回路および電力変換装置の構成を示す図である。
上記実施の形態1〜3では、電力変換装置10として、バッテリ12の充放電動作を行うDC/DCコンバータを示したが、この実施の形態では、電力変換装置10Aとしてインバータを用いる。
この場合、電力変換装置10Aは、モータ12Aの各相コイルのインダクタンス成分LU、LV、LWを介してモータ12Aに電力供給する。即ち、各インダクタンス成分LU、LV、LWを流れる電流ILU、ILV、ILWが各相電流となる。
なお、電力変換装置10Aは、三相に限らず、例えば単相フルブリッジインバータでも良い。
U相のレグ13Uについて、各スイッチング素子M1、M2の同期整流によるターンオン動作を、図29〜図32に基づいて以下に説明する。図29、図30は、相電流ILUが正の場合を示し、図31、図32は、相電流ILUが負の場合を示す。この場合、U相のレグ13Uからインダクタンス成分LUに流れる電流ILUの絶対値をIdとする。
なお、V相、W相についても同様に動作するため説明を省略する。
次いで、スイッチング素子M2がオフすると、スイッチング素子M1、M2の同時オンを防止する短絡防止期間(ゲート駆動回路GD1の動作期間T1に相当)となる。この期間は、スイッチング素子M2のオン指令信号Sin2がHiからLoに変化した後にスイッチング素子M1のオン指令信号Sin1がLoからHiになる前の期間であり、スイッチング素子M1のオフ固定期間であると共に、スイッチング素子M1の状態を判定する判定期間である。スイッチング素子M1はオフ状態を継続しているが、スイッチング素子M2がオフすると、モータ12Aのインダクタンス成分LUは電流を継続して流すように作用するため、スイッチング素子M1の寄生ダイオードがオンする。即ち、スイッチング素子M1は寄生ダイオードを介して電流が流れるダイオード整流の状態になる(図30)。
ゲート駆動回路GD1の制御回路2では、スイッチング素子M1の状態がダイオード整流であるか否かを判定する。判定は、オン指令信号Sin1とスイッチング素子M1、M2のドレイン電流Id1、Id2、相電流ILUによる電流情報とに基づいて行う。このように、制御回路2は、オン指令信号Sin1と3種の電流情報により高精度にダイオード整流であるか否かを判定することができる。
この場合、制御回路2は、スイッチング素子M1の状態を、ダイオード整流であると判定する。
そして、上記実施の形態1と同様に、スイッチング素子M1がダイオード整流している時に、ゲート充電期間T2において第5スイッチング素子SW5を第1設定時間taだけオンし、第2リアクトルL2を介してスイッチング素子M1の入力容量Cissを充電する。その後、第5スイッチング素子SW5をオフすると共に、第1スイッチング素子SW1をオンして、スイッチング素子M1のオン状態を継続する動作期間T3に至る。
次いで、スイッチング素子M1がオフすると、スイッチング素子M1、M2の同時オンを防止する短絡防止期間(ゲート駆動回路GD2の動作期間T1に相当)となる。この期間は、スイッチング素子M1のオン指令信号Sin1がHiからLoに変化した後にスイッチング素子M2のオン指令信号Sin2がLoからHiになる前の期間であり、スイッチング素子M2のオフ固定期間であると共に、スイッチング素子M2の状態を判定する判定期間である。スイッチング素子M2はオフ状態を継続しているが、スイッチング素子M1がオフすると、モータ12Aのインダクタンス成分LUは電流を継続して流すように作用するため、スイッチング素子M2の寄生ダイオードがオンする。即ち、スイッチング素子M2は寄生ダイオードを介して電流が流れるダイオード整流の状態になる(図32)。
ゲート駆動回路GD2の制御回路2では、スイッチング素子M2の状態がダイオード整流であるか否かを判定する。判定は、オン指令信号Sin2とスイッチング素子M1、M2のドレイン電流Id1、Id2、相電流ILUによる電流情報とに基づいて行う。このように、制御回路2は、オン指令信号Sin2と3種の電流情報により高精度にダイオード整流であるか否かを判定することができる。
この場合、ゲート駆動回路GD2の制御回路2は、スイッチング素子M2の状態を、ダイオード整流であると判定する。
そして、ゲート駆動回路GD2は、スイッチング素子M2がダイオード整流している時に、ゲート充電期間T2において第5スイッチング素子SW5を第1設定時間taだけオンし、第2リアクトルL2を介してスイッチング素子M2の入力容量Cissを充電する。その後、第5スイッチング素子SW5をオフすると共に、第1スイッチング素子SW1をオンして、スイッチング素子M2のオン状態を継続する動作期間T3に至る。
また、各スイッチング素子M1、M2のゲート駆動回路GD1、GD2の消費電力が低減できるため、電力変換装置10Aの電力損失を低減して装置構成の小型化、低コスト化を実現できる。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
Claims (15)
- 直流電源から電源供給されてスイッチング素子を駆動するゲート駆動回路において、
前記スイッチング素子のゲート端子に接続される第1ノードと、
前記直流電源の正極と前記第1ノードとの間に接続される第1スイッチング素子と、
前記直流電源の負極と前記第1ノードとの間に接続される第2スイッチング素子と、
前記第1ノードに第1端子が接続される第1リアクトルと、
前記第1ノードに第1端子が接続される第2リアクトルと、
前記直流電源の正極と前記第1リアクトルの第2端子との間に接続される第3スイッチング素子と、
前記直流電源の負極と前記第2リアクトルの第2端子との間に接続される第4スイッチング素子と、
前記直流電源の正極と前記第2リアクトルの前記第2端子との間に接続される第5スイッチング素子と、
前記直流電源の負極にアノードが、前記第1リアクトルの前記第2端子にカソードが接続されるダイオードと、
前記スイッチング素子への駆動信号に基づいて前記第1〜第5スイッチング素子をスイッチング制御する制御回路とを備える、
ゲート駆動回路。 - 前記第1リアクトルのインダクタンスよりも前記第2リアクトルのインダクタンスを大きくした、
請求項1に記載のゲート駆動回路。 - 前記第1スイッチング素子がオン状態で前記第2〜第5スイッチング素子がオフ状態である、前記スイッチング素子のオン固定期間と、
前記オン固定期間に先立って、前記スイッチング素子の前記ゲート端子を充電するゲート充電期間と、
前記ゲート充電期間に先立って、前記スイッチング素子の状態がダイオード整流であるか否かを判定する判定期間とを有し、
前記判定期間において、前記スイッチング素子の状態がダイオード整流と判定されると、前記ゲート充電期間において、前記第5スイッチング素子が第1設定時間だけオンして、前記第2リアクトルを介して前記スイッチング素子の前記ゲート端子を充電する、
請求項1または請求項2に記載のゲート駆動回路。 - 前記ゲート充電期間において、前記第5スイッチング素子がオンする前記第1設定時間は、前記スイッチング素子の前記ゲート端子、ソース端子間の電圧が、前記直流電源の正極、前記ソース端子間の電圧以上となるように設定される、
請求項3に記載のゲート駆動回路。 - 前記判定期間において、前記スイッチング素子の状態がダイオード整流でないと判定されると、前記ゲート充電期間において、前記第3スイッチング素子が第2設定時間だけオンして、前記第1リアクトルを介して前記スイッチング素子の前記ゲート端子を充電する、
請求項3または請求項4に記載のゲート駆動回路。 - 前記オン固定期間の終了後に、前記第4スイッチング素子が第3設定時間だけオンして、前記スイッチング素子の前記ゲート端子の蓄積エネルギにより前記第2リアクトルを励磁する励磁期間と、
続いて前記第5スイッチング素子が第4設定時間だけオンして、前記第2リアクトルの蓄積エネルギを前記直流電源に回生する回生期間と、
続いて前記第2スイッチング素子がオン状態で前記第1、第3〜第5スイッチング素子がオフ状態である、前記スイッチング素子のオフ固定期間とを有する、
請求項3から請求項5のいずれか1項に記載のゲート駆動回路。 - 前記第3設定時間および前記第4設定時間は、前記第2リアクトルのインダクタンスと前記スイッチング素子の入力容量とで決定される共振周期の1/4に設定される、
請求項6に記載のゲート駆動回路。 - 前記直流電源の正極と前記第1ノードとの間で前記第1スイッチング素子に直列接続される第1抵抗と、
前記直流電源の負極と前記第1ノードとの間で前記第2スイッチング素子に直列接続される第2抵抗とを備える、
請求項1から請求項7のいずれか1項に記載のゲート駆動回路。 - 前記直流電源の負極が前記スイッチング素子のソース端子に接続される、
請求項1から請求項8のいずれか1項に記載のゲート駆動回路。 - 前記直流電源は、第1直流電源と第2直流電源とを直列接続して構成され、該第1直流電源と該第2直流電源との接続点が前記スイッチング素子のソース端子に接続される、
請求項1から請求項8のいずれか1項に記載のゲート駆動回路。 - 直流母線間に、2つのスイッチング素子を直列接続して成るレグを少なくとも1つ備え、前記2つのスイッチング素子の接続点からインダンタンス成分を介して負荷に電力供給する電力変換装置において、
前記各スイッチング素子を駆動するために、それぞれ請求項1から請求項10のいずれか1項に記載のゲート駆動回路を備える、
電力変換装置。 - 直流母線間に、2つのスイッチング素子を直列接続して成るレグを少なくとも1つ備え、前記2つのスイッチング素子の接続点からインダンタンス成分を介して負荷に電力供給する電力変換装置において、
前記各スイッチング素子を駆動するために、それぞれ請求項3から請求項7のいずれか1項に記載のゲート駆動回路を備え、
前記各ゲート駆動回路の前記制御回路は、前記判定期間において、前記2つのスイッチング素子にそれぞれ流れる各電流と、該2つのスイッチング素子の前記接続点から前記インダンタンス成分を介して前記負荷に流れる電流とに基づいて駆動対象のスイッチング素子の状態を判定する、
電力変換装置。 - 直流母線間に、2つのスイッチング素子を直列接続して成るレグを少なくとも1つ備え、前記2つのスイッチング素子の接続点からインダンタンス成分を介して負荷に電力供給する電力変換装置において、
前記各スイッチング素子を駆動するために、それぞれ請求項3から請求項7のいずれか1項に記載のゲート駆動回路を備え、
前記各ゲート駆動回路の前記制御回路は、前記判定期間において、前記2つのスイッチング素子のドレイン端子、ソース端子間の各電圧に基づいて駆動対象のスイッチング素子の状態を判定する、
電力変換装置。 - 前記直流母線間の直流電力と前記負荷の直流電力との間で電力変換するDC/DCコンバータで構成される、
請求項11から請求項13のいずれか1項に記載の電力変換装置。 - 前記直流母線間の直流電力と前記負荷の交流電力との間で電力変換するインバータで構成される、
請求項11から請求項13のいずれか1項に記載の電力変換装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018080693 | 2018-04-19 | ||
JP2018080693 | 2018-04-19 | ||
PCT/JP2019/008553 WO2019202862A1 (ja) | 2018-04-19 | 2019-03-05 | ゲート駆動回路および電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6567235B1 JP6567235B1 (ja) | 2019-08-28 |
JPWO2019202862A1 true JPWO2019202862A1 (ja) | 2020-04-30 |
Family
ID=67766730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019526338A Active JP6567235B1 (ja) | 2018-04-19 | 2019-03-05 | ゲート駆動回路および電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6567235B1 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3271525B2 (ja) * | 1996-07-29 | 2002-04-02 | 株式会社村田製作所 | 共振ドライブ回路 |
JP6390959B2 (ja) * | 2013-11-15 | 2018-09-19 | パナソニックIpマネジメント株式会社 | 駆動装置、電力変換装置 |
JP6471895B2 (ja) * | 2014-12-25 | 2019-02-20 | パナソニックIpマネジメント株式会社 | 駆動装置、電力変換装置 |
-
2019
- 2019-03-05 JP JP2019526338A patent/JP6567235B1/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP6567235B1 (ja) | 2019-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8467212B2 (en) | Rectifier circuit | |
JP6369808B2 (ja) | 駆動装置、電力変換装置 | |
JP4772542B2 (ja) | 電力変換装置 | |
US8310848B2 (en) | Direct AC power converting apparatus | |
JP4995985B2 (ja) | Dc/dc電力変換装置 | |
US7663898B2 (en) | Switching power supply with direct conversion off AC power source | |
AU2008292604B2 (en) | Direct type AC power converting device | |
JP4375489B1 (ja) | 電力変換装置 | |
US9487098B2 (en) | Power conversion apparatus | |
JP6201586B2 (ja) | Dc/dcコンバータ | |
JP6702209B2 (ja) | 電力変換装置 | |
US9496790B2 (en) | Power conversion device | |
JP6575230B2 (ja) | 半導体素子の駆動装置 | |
RU2691959C1 (ru) | Схема преобразования электрической мощности | |
JP6709965B2 (ja) | スナバ回路、及びそれを用いた電力変換システム | |
WO2019202862A1 (ja) | ゲート駆動回路および電力変換装置 | |
JP7099199B2 (ja) | 駆動対象スイッチの駆動回路 | |
JP6567235B1 (ja) | ゲート駆動回路および電力変換装置 | |
US9853572B2 (en) | Bridge leg circuit | |
US10439512B1 (en) | Clamp circuit to reduce overshoot in power converters | |
JP2020115727A (ja) | 電力変換装置の制御装置 | |
JP7489039B2 (ja) | 電力変換装置の制御装置 | |
WO2024009827A1 (ja) | 電力変換装置 | |
JP6702210B2 (ja) | 電力変換装置 | |
WO2024088530A1 (en) | Switching cell for an electric power converter, method of operating a switching cell, and electric power converters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190516 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190516 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190611 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190730 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6567235 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |