JP2004147404A - 同期整流式フォワードコンバータのドライブ回路 - Google Patents
同期整流式フォワードコンバータのドライブ回路 Download PDFInfo
- Publication number
- JP2004147404A JP2004147404A JP2002308147A JP2002308147A JP2004147404A JP 2004147404 A JP2004147404 A JP 2004147404A JP 2002308147 A JP2002308147 A JP 2002308147A JP 2002308147 A JP2002308147 A JP 2002308147A JP 2004147404 A JP2004147404 A JP 2004147404A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- semiconductor switch
- capacitor
- circuit
- synchronous rectification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】転流用半導体スイッチ素子を常に素速くターンオンさせることができる同期整流式フォワードコンバータのドライブ回路を提供する。
【解決手段】主スイッチ素子4を駆動する制御回路2と、主スイッチ素子4のオン・オフに同期して主トランス3を介して電流を流す整流用半導体スイッチ素子5と転流用半導体スイッチ素子6とを備える。転流用半導体スイッチ素子6のゲート回路には、主トランス3のサブ巻線3cの一端が接続され、他端はダイオード12等のインピーダンス素子とコンデンサ13からなる直列回路の中点に接続されている。ダイオード12のアノードは、主トランス3の二次巻線3bのドットを付した側の端子に接続され、カソードがコンデンサ13の一端に接続されている。コンデンサ13の他端は、整流用半導体スイッチ素子5のソースに接続されている。
【選択図】 図1
【解決手段】主スイッチ素子4を駆動する制御回路2と、主スイッチ素子4のオン・オフに同期して主トランス3を介して電流を流す整流用半導体スイッチ素子5と転流用半導体スイッチ素子6とを備える。転流用半導体スイッチ素子6のゲート回路には、主トランス3のサブ巻線3cの一端が接続され、他端はダイオード12等のインピーダンス素子とコンデンサ13からなる直列回路の中点に接続されている。ダイオード12のアノードは、主トランス3の二次巻線3bのドットを付した側の端子に接続され、カソードがコンデンサ13の一端に接続されている。コンデンサ13の他端は、整流用半導体スイッチ素子5のソースに接続されている。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
この発明は、直流入力電圧を所望の直流電圧に変換し電子機器に供給するスイッチング電源であって、同期整流式フォワードコンバータのドライブ回路に関する。
【0002】
【従来の技術】
【特許文献1】公報2000−350446号公報
従来の同期整流方式の整流回路を備えたフォワードコンバータの基本的な回路構成は、特許文献1や図3に示すように、主トランス3の一次巻線3a側に直流入力電源1とFET等の主スイッチ素子4より成る直列回路が接続されている。主スイッチ素子4のドレインには、一次巻線3aのドットのない側の端子が接続され、ソースが直流入力電源1のマイナス側に接続されている。また、主スイッチ素子4のゲートには、主スイッチ素子4を所定の周期で駆動する制御回路2の出力端子が接続されている。
【0003】
主トランス3の二次巻線3b側には、整流用半導体スイッチ素子5、転流用半導体スイッチ素子6より成る同期整流回路を備え、整流用半導体スイッチ素子5のドレインが二次巻線3bのドットのない側の端子に接続され、ソースが転流用半導体スイッチ素子6のソースに接続されている。転流用半導体スイッチ素子6のドレインは、二次巻線3bのドットを付した側の端子に接続されている。
【0004】
整流用半導体スイッチ素子5のゲートは、二次巻線3bのドットのある側の端子が接続され、転流用半導体スイッチ素子6のゲートは、二次巻線3bのドットのない側の端子に、ダイオード10を介して接続されている。ダイオード10はアノードが二次巻線3bのドットのない側の端子に接続され、カソードが転流用半導体スイッチ素子6のゲートに接続している。そして、転流用半導体スイッチ素子6のドレイン−ソース間に、チョークコイル7と出力コンデンサ8から成る出力平滑回路が接続されている。出力コンデンサ8の両端には、出力端子14を介して外部の負荷9が接続されている。転流用半導体スイッチ素子6のゲート−ソース間には、外部の制御手段によりオン−オフし、ゲート電荷を放電して転流用半導体スイッチ素子6をターンオフするスイッチ素子11が設けられている。
【0005】
この従来の同期整流回路の動作は、図4に示すように、制御回路2の出力がハイ(以下Hと称す)になり、主スイッチ素子4がターンオンすると、主トランス3の二次巻線3bには、そのドットのある側がプラスの極性で電圧が発生し、整流用半導体スイッチ素子5のゲートに電圧が印加され、整流用半導体スイッチ素子5がオンする。このとき転流用半導体スイッチ素子はオフ6している。
【0006】
次に、制御回路2の出力信号がHからロウ(以下Lと称す)に変化すると、主スイッチ素子4はターンオフして主トランス3の二次巻線3bには、ドットのある側がマイナスになる極性で逆起電圧が生じ、整流用半導体スイッチ素子5のゲート電圧が低下して整流用半導体スイッチ素子5がターンオフする。これとともに、転流用半導体スイッチ素子6のゲートに上記逆起電圧が印加され、転流用半導体スイッチ素子6がオンになる。この後、スイッチ素子11がオンし、転流用半導体スイッチ素子6のゲート電圧がLになり、その直後に制御回路2の出力信号がHになると、主スイッチ素子4がオンする。以上の動作を繰り返して整流動作を行い、チョークコイル7と出力コンデンサ8から成る出力平滑回路に電力が供給され、出力コンデンサ8から直流出力が得られる。
【0007】
【発明が解決しようとする課題】
図3に示す同期整流回路の場合、このスイッチング電源の負荷が重く、主トランス3の漏れインダクタンスも大きい場合には、トランス二次巻線3bに大きなスパイク電圧が発生するため、転流用半導体スイッチ素子6のゲート電圧は素早く立ち上り、転流用半導体スイッチ素子6が速やかにターンオンする。しかしながら、このスイッチング電源の負荷が軽い場合や、主トランス3の漏れインダクタンスが小さい場合にはトランス二次巻線3bに十分なスパイク電圧が発生しないため、図4に示すように、転流用半導体スイッチ素子6のゲート電圧の立ち上りが緩やかになり、転流用半導体スイッチ素子6のターンオンが遅れて電源効率が低下するという問題があった。
【0008】
この発明は、上記の従来の技術の問題点に鑑みてなされたもので、転流用半導体スイッチ素子を常に素速くターンオンさせることができる同期整流式フォワードコンバータのドライブ回路を提供することを目的とする。
【0009】
【課題を解決するための手段】
この発明は、主スイッチ素子を駆動する制御回路と、上記主スイッチ素子のオン・オフに同期して主トランスを介して電流を流す整流用半導体スイッチ素子と転流用半導体スイッチ素子とを備えた同期整流式フォワードコンバータのドライブ回路である。そして、上記転流用半導体スイッチ素子には、その制御端子に対して順方向に接続されたダイオード等を含むゲート回路を介して、上記主トランスのサブ巻線の一端が接続され、このサブ巻線の他端は他のダイオードや抵抗等のインピーダンス素子とコンデンサとからなる直列回路の中点に接続され、上記他のダイオードのアノードは、上記主トランスの二次巻線のドットを付した側の端子に接続され、カソードが上記コンデンサの一端に接続され、上記コンデンサの他端が上記整流用半導体スイッチ素子のソースに接続されている同期整流式フォワードコンバータのドライブ回路である。
【0010】
この発明の同期整流式フォワードコンバータのドライブ回路は、主スイッチ素子がオンしている期間に主トランスの二次巻線電圧によって上記コンデンサが充電され、主スイッチ素子のターンオフ時に、上記コンデンサの電圧に上記主トランスのサブ巻線電圧を上乗せした電圧によって、上記転流用半導体スイッチ素子のゲート回路を駆動しそのスイッチ素子をターンオンさせるものである。
【0011】
【発明の実施の形態】
以下、この発明の実施の形態について図面に基づいて説明する。図1は、この発明の一実施形態の同期整流式フォワードコンバータ回路を示す。ここで、図3の回路と同様の構成は同一の符号を付して説明する。この実施形態は、主トランス3の一次巻線3a側には、直流入力電源1とMOS―FETの主スイッチ素子4より成る直列回路が接続されている。主スイッチ素子4のドレインに一次巻線3aのドットのない側の端子が接続され、ソースが直流入力電源1のマイナス側に接続されている。また、主スイッチ素子4の制御端子であるゲートには、主スイッチ素子4を所定の周期で駆動する制御信号を出力する制御回路2の出力端子が接続されている。
【0012】
主トランス3の二次巻線3b側には、MOS−FETの整流用半導体スイッチ素子5と、MOS−FETの転流用半導体スイッチ素子6より成る同期整流回路を備え、整流用半導体スイッチ素子5のドレインが二次巻線3bのドットのない側の端子に接続され、ソースが転流用半導体スイッチ素子6のソースに接続されている。整流用半導体スイッチ素子5の制御端子であるゲートは、主トランス3の二次巻線3aのドットを付した側に接続されている。転流用半導体スイッチ素子6のドレインは、主トランス3の二次巻線3bのドットを付した側の端子に接続されている。
【0013】
転流用半導体スイッチ素子6のドレイン−ソース間には、チョークコイル7と出力コンデンサ8から成る出力平滑回路が接続されている。出力コンデンサ8の両端は出力端子14に接続され、出力端子14に外部の負荷9が接続されている。転流用半導体スイッチ素子6のゲート−ソース間には、外部の制御手段によりオン−オフし、ゲート電荷を放電して転流用半導体スイッチ素子6をターンオフするFET等のスイッチ素子11が設けられている。
【0014】
転流用半導体スイッチ素子6の制御端子であるゲートには、ゲート回路であるダイオード10のカソードが接続され、ダイオード10のアノードが主トランス3のサブ巻線3cのドットを付してない側の端子に接続されている。サブ巻線3cのドットを付した側の端子は、ダイオード12とコンデンサ13からなる直列回路の中点に接続されている。ダイオード12のアノードは、二次巻線3bのドットを付した側の端子に接続され、カソードがコンデンサ13の一端に接続されている。また、コンデンサ13の他端が整流用半導体スイッチ素子5のソースに接続されている。ダイオード12は他の抵抗等のインピーだダンス素子に置き換えても良い。
【0015】
この実施形態の同期整流式フォワードコンバータのドライブ回路の動作は、図2に示すように、制御回路2の出力端子からの制御信号がLからHに変化し、主スイッチ素子4がターンオンすると、主トランス3の二次巻線3bのドットを付した側がプラスの極性で電圧が発生し、整流用半導体スイッチ素子5のゲートにその電圧が印加され、整流用半導体スイッチ素子5がオンする。このとき、転流用半導体スイッチ素子6はオフしており、コンデンサ13は主トランス3の二次巻線3bの電圧とほぼ同じ電圧まで充電される。主トランス3の二次巻線3bとサブ巻線3cの巻数が等しいとすると、サブ巻線3cのドットを付していない一端(ダイオード10のアノード端子)に発生する電圧は、ほぼゼロになる。また、転流用半導体スイッチ素子6のゲート−ソース間には電圧が印加されない。
【0016】
この後、制御回路2の出力信号がHからLに変化すると、主スイッチ素子4がターンオフし、主トランス3の二次巻線3bのドットを付した側が、マイナスになる極性で逆起電圧が生じる。その瞬間にサブ巻線3cに発生する電圧は、一旦ゼロとなるが、コンデンサ13には主スイッチ素子4がオンの期間に充電された電圧が保持されているため、図2に示すように、ダイオード10を介して転流用半導体スイッチ素子6のゲートにプラスの電圧が印加され、転流用半導体スイッチ素子6は素早くターンオンする。さらに、主スイッチ素子4のターンオフによりサブ巻線3cのドットを付してない側の端子が高電位となり、サブ巻線3cの電圧がコンデンサ13の電圧に加算され、転流用半導体スイッチ素子6のゲートに印加される。同時に、整流用半導体スイッチ素子5のゲート電圧は低下して整流用半導体スイッチ素子5はターンオフする。
【0017】
この後、スイッチ素子11がオンすると、転流用半導体スイッチ素子6のゲート電荷が放電され、転流用半導体スイッチ素子6がターンオフし、その直後に制御回路2の出力がHになり、主スイッチ4がターンオンして整流用半導体スイッチ素子5もターンオンする。以後これを繰り返し、チョークコイル7と出力コンデンサ8から成る出力平滑回路に電力が供給され、出力コンデンサ8を経て直流出力が得られる。
【0018】
この実施形態の同期整流式フォワードコンバータのドライブ回路は、電源の負荷が軽い場合や、漏れインダクタンスの小さい主トランス3を用いた場合であっても、転流用半導体スイッチ素子6のターンオンに際して、そのゲートにコンデンサ13による電圧を印加することができ、素早く立ち上げることができ、スイッチング周波数を高くすることができ、効率の高い同期整流式フォワードコンバータを構成することができる。
【0019】
なお、本発明は同期整流型フォワードコンバータの回路であれば良く、各種スイッチ素子や制御回路の種類は問わない。例えば、転流用半導体スイッチ素子のゲート回路は、ダイオードや半導体スイッチ素子等でも良く、ゲート駆動用のバッファ回路であっても良い。またダイオード12等のインピーダンス素子は、ゲート駆動用のバッファ回路に接続された抵抗であっても良い。
【0020】
【発明の効果】
この発明の同期整流式フォワードコンバータのドライブ回路は、転流用半導体スイッチ素子の制御端子にかかる電圧を素速く立ち上げることができ、高周波化が可能であり、効率の高い同期整流式フォワードコンバータを構成することができる。
【図面の簡単な説明】
【図1】この発明の一実施形態の同期整流式フォワードコンバータ回路を示す概略図である。
【図2】この実施形態の同期整流回路の動作を示すタイミングチャートである。
【図3】従来の同期整流式フォワードコンバータ回路を示す概略図である。
【図4】従来の同期整流回路の動作を示すタイミングチャートである。
【符号の説明】
1 直流入力電源
2 制御回路
3 主トランス
3c サブ巻線
4 主スイッチ素子
5 整流用半導体スイッチ素子
6 転流用半導体スイッチ素子
7 チョークコイル
8 出力コンデンサ
9 負荷
10,12 ダイオード
13 コンデンサ
【発明の属する技術分野】
この発明は、直流入力電圧を所望の直流電圧に変換し電子機器に供給するスイッチング電源であって、同期整流式フォワードコンバータのドライブ回路に関する。
【0002】
【従来の技術】
【特許文献1】公報2000−350446号公報
従来の同期整流方式の整流回路を備えたフォワードコンバータの基本的な回路構成は、特許文献1や図3に示すように、主トランス3の一次巻線3a側に直流入力電源1とFET等の主スイッチ素子4より成る直列回路が接続されている。主スイッチ素子4のドレインには、一次巻線3aのドットのない側の端子が接続され、ソースが直流入力電源1のマイナス側に接続されている。また、主スイッチ素子4のゲートには、主スイッチ素子4を所定の周期で駆動する制御回路2の出力端子が接続されている。
【0003】
主トランス3の二次巻線3b側には、整流用半導体スイッチ素子5、転流用半導体スイッチ素子6より成る同期整流回路を備え、整流用半導体スイッチ素子5のドレインが二次巻線3bのドットのない側の端子に接続され、ソースが転流用半導体スイッチ素子6のソースに接続されている。転流用半導体スイッチ素子6のドレインは、二次巻線3bのドットを付した側の端子に接続されている。
【0004】
整流用半導体スイッチ素子5のゲートは、二次巻線3bのドットのある側の端子が接続され、転流用半導体スイッチ素子6のゲートは、二次巻線3bのドットのない側の端子に、ダイオード10を介して接続されている。ダイオード10はアノードが二次巻線3bのドットのない側の端子に接続され、カソードが転流用半導体スイッチ素子6のゲートに接続している。そして、転流用半導体スイッチ素子6のドレイン−ソース間に、チョークコイル7と出力コンデンサ8から成る出力平滑回路が接続されている。出力コンデンサ8の両端には、出力端子14を介して外部の負荷9が接続されている。転流用半導体スイッチ素子6のゲート−ソース間には、外部の制御手段によりオン−オフし、ゲート電荷を放電して転流用半導体スイッチ素子6をターンオフするスイッチ素子11が設けられている。
【0005】
この従来の同期整流回路の動作は、図4に示すように、制御回路2の出力がハイ(以下Hと称す)になり、主スイッチ素子4がターンオンすると、主トランス3の二次巻線3bには、そのドットのある側がプラスの極性で電圧が発生し、整流用半導体スイッチ素子5のゲートに電圧が印加され、整流用半導体スイッチ素子5がオンする。このとき転流用半導体スイッチ素子はオフ6している。
【0006】
次に、制御回路2の出力信号がHからロウ(以下Lと称す)に変化すると、主スイッチ素子4はターンオフして主トランス3の二次巻線3bには、ドットのある側がマイナスになる極性で逆起電圧が生じ、整流用半導体スイッチ素子5のゲート電圧が低下して整流用半導体スイッチ素子5がターンオフする。これとともに、転流用半導体スイッチ素子6のゲートに上記逆起電圧が印加され、転流用半導体スイッチ素子6がオンになる。この後、スイッチ素子11がオンし、転流用半導体スイッチ素子6のゲート電圧がLになり、その直後に制御回路2の出力信号がHになると、主スイッチ素子4がオンする。以上の動作を繰り返して整流動作を行い、チョークコイル7と出力コンデンサ8から成る出力平滑回路に電力が供給され、出力コンデンサ8から直流出力が得られる。
【0007】
【発明が解決しようとする課題】
図3に示す同期整流回路の場合、このスイッチング電源の負荷が重く、主トランス3の漏れインダクタンスも大きい場合には、トランス二次巻線3bに大きなスパイク電圧が発生するため、転流用半導体スイッチ素子6のゲート電圧は素早く立ち上り、転流用半導体スイッチ素子6が速やかにターンオンする。しかしながら、このスイッチング電源の負荷が軽い場合や、主トランス3の漏れインダクタンスが小さい場合にはトランス二次巻線3bに十分なスパイク電圧が発生しないため、図4に示すように、転流用半導体スイッチ素子6のゲート電圧の立ち上りが緩やかになり、転流用半導体スイッチ素子6のターンオンが遅れて電源効率が低下するという問題があった。
【0008】
この発明は、上記の従来の技術の問題点に鑑みてなされたもので、転流用半導体スイッチ素子を常に素速くターンオンさせることができる同期整流式フォワードコンバータのドライブ回路を提供することを目的とする。
【0009】
【課題を解決するための手段】
この発明は、主スイッチ素子を駆動する制御回路と、上記主スイッチ素子のオン・オフに同期して主トランスを介して電流を流す整流用半導体スイッチ素子と転流用半導体スイッチ素子とを備えた同期整流式フォワードコンバータのドライブ回路である。そして、上記転流用半導体スイッチ素子には、その制御端子に対して順方向に接続されたダイオード等を含むゲート回路を介して、上記主トランスのサブ巻線の一端が接続され、このサブ巻線の他端は他のダイオードや抵抗等のインピーダンス素子とコンデンサとからなる直列回路の中点に接続され、上記他のダイオードのアノードは、上記主トランスの二次巻線のドットを付した側の端子に接続され、カソードが上記コンデンサの一端に接続され、上記コンデンサの他端が上記整流用半導体スイッチ素子のソースに接続されている同期整流式フォワードコンバータのドライブ回路である。
【0010】
この発明の同期整流式フォワードコンバータのドライブ回路は、主スイッチ素子がオンしている期間に主トランスの二次巻線電圧によって上記コンデンサが充電され、主スイッチ素子のターンオフ時に、上記コンデンサの電圧に上記主トランスのサブ巻線電圧を上乗せした電圧によって、上記転流用半導体スイッチ素子のゲート回路を駆動しそのスイッチ素子をターンオンさせるものである。
【0011】
【発明の実施の形態】
以下、この発明の実施の形態について図面に基づいて説明する。図1は、この発明の一実施形態の同期整流式フォワードコンバータ回路を示す。ここで、図3の回路と同様の構成は同一の符号を付して説明する。この実施形態は、主トランス3の一次巻線3a側には、直流入力電源1とMOS―FETの主スイッチ素子4より成る直列回路が接続されている。主スイッチ素子4のドレインに一次巻線3aのドットのない側の端子が接続され、ソースが直流入力電源1のマイナス側に接続されている。また、主スイッチ素子4の制御端子であるゲートには、主スイッチ素子4を所定の周期で駆動する制御信号を出力する制御回路2の出力端子が接続されている。
【0012】
主トランス3の二次巻線3b側には、MOS−FETの整流用半導体スイッチ素子5と、MOS−FETの転流用半導体スイッチ素子6より成る同期整流回路を備え、整流用半導体スイッチ素子5のドレインが二次巻線3bのドットのない側の端子に接続され、ソースが転流用半導体スイッチ素子6のソースに接続されている。整流用半導体スイッチ素子5の制御端子であるゲートは、主トランス3の二次巻線3aのドットを付した側に接続されている。転流用半導体スイッチ素子6のドレインは、主トランス3の二次巻線3bのドットを付した側の端子に接続されている。
【0013】
転流用半導体スイッチ素子6のドレイン−ソース間には、チョークコイル7と出力コンデンサ8から成る出力平滑回路が接続されている。出力コンデンサ8の両端は出力端子14に接続され、出力端子14に外部の負荷9が接続されている。転流用半導体スイッチ素子6のゲート−ソース間には、外部の制御手段によりオン−オフし、ゲート電荷を放電して転流用半導体スイッチ素子6をターンオフするFET等のスイッチ素子11が設けられている。
【0014】
転流用半導体スイッチ素子6の制御端子であるゲートには、ゲート回路であるダイオード10のカソードが接続され、ダイオード10のアノードが主トランス3のサブ巻線3cのドットを付してない側の端子に接続されている。サブ巻線3cのドットを付した側の端子は、ダイオード12とコンデンサ13からなる直列回路の中点に接続されている。ダイオード12のアノードは、二次巻線3bのドットを付した側の端子に接続され、カソードがコンデンサ13の一端に接続されている。また、コンデンサ13の他端が整流用半導体スイッチ素子5のソースに接続されている。ダイオード12は他の抵抗等のインピーだダンス素子に置き換えても良い。
【0015】
この実施形態の同期整流式フォワードコンバータのドライブ回路の動作は、図2に示すように、制御回路2の出力端子からの制御信号がLからHに変化し、主スイッチ素子4がターンオンすると、主トランス3の二次巻線3bのドットを付した側がプラスの極性で電圧が発生し、整流用半導体スイッチ素子5のゲートにその電圧が印加され、整流用半導体スイッチ素子5がオンする。このとき、転流用半導体スイッチ素子6はオフしており、コンデンサ13は主トランス3の二次巻線3bの電圧とほぼ同じ電圧まで充電される。主トランス3の二次巻線3bとサブ巻線3cの巻数が等しいとすると、サブ巻線3cのドットを付していない一端(ダイオード10のアノード端子)に発生する電圧は、ほぼゼロになる。また、転流用半導体スイッチ素子6のゲート−ソース間には電圧が印加されない。
【0016】
この後、制御回路2の出力信号がHからLに変化すると、主スイッチ素子4がターンオフし、主トランス3の二次巻線3bのドットを付した側が、マイナスになる極性で逆起電圧が生じる。その瞬間にサブ巻線3cに発生する電圧は、一旦ゼロとなるが、コンデンサ13には主スイッチ素子4がオンの期間に充電された電圧が保持されているため、図2に示すように、ダイオード10を介して転流用半導体スイッチ素子6のゲートにプラスの電圧が印加され、転流用半導体スイッチ素子6は素早くターンオンする。さらに、主スイッチ素子4のターンオフによりサブ巻線3cのドットを付してない側の端子が高電位となり、サブ巻線3cの電圧がコンデンサ13の電圧に加算され、転流用半導体スイッチ素子6のゲートに印加される。同時に、整流用半導体スイッチ素子5のゲート電圧は低下して整流用半導体スイッチ素子5はターンオフする。
【0017】
この後、スイッチ素子11がオンすると、転流用半導体スイッチ素子6のゲート電荷が放電され、転流用半導体スイッチ素子6がターンオフし、その直後に制御回路2の出力がHになり、主スイッチ4がターンオンして整流用半導体スイッチ素子5もターンオンする。以後これを繰り返し、チョークコイル7と出力コンデンサ8から成る出力平滑回路に電力が供給され、出力コンデンサ8を経て直流出力が得られる。
【0018】
この実施形態の同期整流式フォワードコンバータのドライブ回路は、電源の負荷が軽い場合や、漏れインダクタンスの小さい主トランス3を用いた場合であっても、転流用半導体スイッチ素子6のターンオンに際して、そのゲートにコンデンサ13による電圧を印加することができ、素早く立ち上げることができ、スイッチング周波数を高くすることができ、効率の高い同期整流式フォワードコンバータを構成することができる。
【0019】
なお、本発明は同期整流型フォワードコンバータの回路であれば良く、各種スイッチ素子や制御回路の種類は問わない。例えば、転流用半導体スイッチ素子のゲート回路は、ダイオードや半導体スイッチ素子等でも良く、ゲート駆動用のバッファ回路であっても良い。またダイオード12等のインピーダンス素子は、ゲート駆動用のバッファ回路に接続された抵抗であっても良い。
【0020】
【発明の効果】
この発明の同期整流式フォワードコンバータのドライブ回路は、転流用半導体スイッチ素子の制御端子にかかる電圧を素速く立ち上げることができ、高周波化が可能であり、効率の高い同期整流式フォワードコンバータを構成することができる。
【図面の簡単な説明】
【図1】この発明の一実施形態の同期整流式フォワードコンバータ回路を示す概略図である。
【図2】この実施形態の同期整流回路の動作を示すタイミングチャートである。
【図3】従来の同期整流式フォワードコンバータ回路を示す概略図である。
【図4】従来の同期整流回路の動作を示すタイミングチャートである。
【符号の説明】
1 直流入力電源
2 制御回路
3 主トランス
3c サブ巻線
4 主スイッチ素子
5 整流用半導体スイッチ素子
6 転流用半導体スイッチ素子
7 チョークコイル
8 出力コンデンサ
9 負荷
10,12 ダイオード
13 コンデンサ
Claims (3)
- 主スイッチ素子を駆動する制御回路と、上記主スイッチ素子のオン・オフに同期して主トランスを介して電流を流す整流用半導体スイッチ素子と転流用半導体スイッチ素子とを備えた同期整流式フォワードコンバータのドライブ回路において、上記転流用半導体スイッチ素子のゲート回路には上記主トランスのサブ巻線の一端が接続され、このサブ巻線の他端はインピーダンス素子とコンデンサからなる直列回路の中点に接続され、上記インピーダンス素子の一端が上記主トランスの二次巻線のドットを付した側に接続され、他端は上記コンデンサの一端に接続され、上記コンデンサの他端が上記整流用半導体スイッチ素子のソースに接続されていることを特徴とする同期整流式フォワードコンバータのドライブ回路。
- 上記転流用半導体スイッチ素子のゲート回路は、上記転流用半導体スイッチ素子の制御端子に対して順方向に接続されたダイオードを含むことを特徴とする請求項1記載の同期整流式フォワードコンバータのドライブ回路。
- 上記インピーダンス素子はダイオードであり、上記ダイオードのアノードは上記主トランスの二次巻線のドットを付した側に接続され、カソードが上記コンデンサの一端に接続されていることを特徴とする請求項1記載の同期整流式フォワードコンバータのドライブ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002308147A JP2004147404A (ja) | 2002-10-23 | 2002-10-23 | 同期整流式フォワードコンバータのドライブ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002308147A JP2004147404A (ja) | 2002-10-23 | 2002-10-23 | 同期整流式フォワードコンバータのドライブ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004147404A true JP2004147404A (ja) | 2004-05-20 |
Family
ID=32454362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002308147A Pending JP2004147404A (ja) | 2002-10-23 | 2002-10-23 | 同期整流式フォワードコンバータのドライブ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004147404A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103414354A (zh) * | 2013-07-16 | 2013-11-27 | 燕山大学 | 功率开关器件脉冲变压器隔离驱动电路 |
WO2023140010A1 (ja) * | 2022-01-20 | 2023-07-27 | 三菱電機株式会社 | 電源回路 |
-
2002
- 2002-10-23 JP JP2002308147A patent/JP2004147404A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103414354A (zh) * | 2013-07-16 | 2013-11-27 | 燕山大学 | 功率开关器件脉冲变压器隔离驱动电路 |
CN103414354B (zh) * | 2013-07-16 | 2015-08-05 | 燕山大学 | 功率开关器件脉冲变压器隔离驱动电路 |
WO2023140010A1 (ja) * | 2022-01-20 | 2023-07-27 | 三菱電機株式会社 | 電源回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4262886B2 (ja) | ダブルエンデッド絶縁d.c.−d.c.コンバータ | |
US6304463B1 (en) | Single-ended forward converter circuit with quasi-optimal resetting for synchronous rectification | |
WO1998004028A1 (en) | Single ended forward dc-to-dc converter providing enhanced resetting for synchronous rectification | |
US7362598B2 (en) | Synchronous rectifier gate drive shutdown circuit | |
JP2004015886A (ja) | 同期整流の駆動回路 | |
JP4605532B2 (ja) | 多出力型スイッチング電源装置 | |
JP2006191711A (ja) | 直流変換装置 | |
JP4465717B2 (ja) | スイッチング電源装置 | |
JP3905822B2 (ja) | 同期整流式スイッチング電源装置 | |
JP2004147404A (ja) | 同期整流式フォワードコンバータのドライブ回路 | |
JP2001309646A (ja) | スイッチング電源装置 | |
JP2006191706A (ja) | 直流変換装置 | |
JP2002112555A (ja) | インバータ装置 | |
JP3770863B2 (ja) | スイッチング電源用同期整流回路 | |
JP4201161B2 (ja) | スイッチング電源装置 | |
JPH07245946A (ja) | 半導体スイッチ回路 | |
JPH10225114A (ja) | 同期整流回路 | |
JP3936320B2 (ja) | 同期整流型スイッチング電源装置 | |
JP2004166420A (ja) | 多出力スイッチング電源装置 | |
JPH10136646A (ja) | 同期整流器 | |
JPH08275508A (ja) | 昇圧型dc−dcコンバータ | |
JP2000050625A (ja) | スイッチング電源回路 | |
JPH09271167A (ja) | 同期整流回路 | |
JP3619116B2 (ja) | フライバック・コンバータにおける同期整流器の駆動回路 | |
JP3400425B2 (ja) | チョッパ型スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20040621 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20050713 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050727 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051116 |