JP2000050625A - スイッチング電源回路 - Google Patents
スイッチング電源回路Info
- Publication number
- JP2000050625A JP2000050625A JP10215758A JP21575898A JP2000050625A JP 2000050625 A JP2000050625 A JP 2000050625A JP 10215758 A JP10215758 A JP 10215758A JP 21575898 A JP21575898 A JP 21575898A JP 2000050625 A JP2000050625 A JP 2000050625A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- diode
- circuit
- gate
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 スイッチング電源回路の損失を低減させる。
【解決手段】 環流スイッチである第３ＭＯＳＦＥＴ５
を駆動する駆動回路を設けた。この駆動回路は、第４Ｍ
ＯＳＦＥＴ１０，第１ダイオード８，第２ダイオード
９，第１コンデンサ１１および抵抗１２で構成される。
主電力変換スイッチである第１ＭＯＳＦＥＴ２がオンに
なると、第４ＭＯＳＦＥＴ１０もオンし、第３ＭＯＳＦ
ＥＴ５のゲート電荷は第４ＭＯＳＦＥＴ１０により引き
抜かれ、その電位は急速に低下して、第３ＭＯＳＦＥＴ
５はオフとなる。この結果、チョークコイル６→平滑コ
ンデンサ７→第２ＭＯＳＦＥＴ４→トランス３のルート
で電流が流れるため、第３ＭＯＳＦＥＴ５のボディダイ
オードによる電流が流れることはない。また、第１ＭＯ
ＳＦＥＴ２がオフになると、第１ダイオード８と第３Ｍ
ＯＳＦＥＴ５のゲート入力容量により安定したゲートバ
イアス電圧が確保されるため第４ＭＯＳＦＥＴ１０に環
流電流が流れる。
を駆動する駆動回路を設けた。この駆動回路は、第４Ｍ
ＯＳＦＥＴ１０，第１ダイオード８，第２ダイオード
９，第１コンデンサ１１および抵抗１２で構成される。
主電力変換スイッチである第１ＭＯＳＦＥＴ２がオンに
なると、第４ＭＯＳＦＥＴ１０もオンし、第３ＭＯＳＦ
ＥＴ５のゲート電荷は第４ＭＯＳＦＥＴ１０により引き
抜かれ、その電位は急速に低下して、第３ＭＯＳＦＥＴ
５はオフとなる。この結果、チョークコイル６→平滑コ
ンデンサ７→第２ＭＯＳＦＥＴ４→トランス３のルート
で電流が流れるため、第３ＭＯＳＦＥＴ５のボディダイ
オードによる電流が流れることはない。また、第１ＭＯ
ＳＦＥＴ２がオフになると、第１ダイオード８と第３Ｍ
ＯＳＦＥＴ５のゲート入力容量により安定したゲートバ
イアス電圧が確保されるため第４ＭＯＳＦＥＴ１０に環
流電流が流れる。
Description
【０００１】
【発明の属する技術分野】本発明は、同期整流回路を用
いたスイッチング電源回路に関する。
いたスイッチング電源回路に関する。
【０００２】
【従来の技術】従来のこの種の同期整流回路を用いたス
イッチング電源回路の概略ブロック図を図７に示す。図
７において、電力変換回路１００は、直流入力をいった
ん所望の電圧値を有する交流に変換し、同期整流回路２
００は、この交流を電力変換回路１００と同期して整流
する。整流された直流は平滑回路３００によって平滑化
されて出力される。また、出力は制御回路４００によっ
て変換回路１００を制御するためにフィードバックされ
る。
イッチング電源回路の概略ブロック図を図７に示す。図
７において、電力変換回路１００は、直流入力をいった
ん所望の電圧値を有する交流に変換し、同期整流回路２
００は、この交流を電力変換回路１００と同期して整流
する。整流された直流は平滑回路３００によって平滑化
されて出力される。また、出力は制御回路４００によっ
て変換回路１００を制御するためにフィードバックされ
る。
【０００３】このような、スイッチング電源回路は、電
源回路内部の損失を低減する回路構成とすることが一般
的ではあるが、近年の装置の小型化、低消費電力化に伴
い、更なる損失の低減を行うことが要求されている。こ
の要請に応えるために、例えば、特開平９−１６３７３
１号公報に開示されているように、低ＯＮ抵抗特性を有
するＭＯＳＦＥＴ素子を用いた同期整流方式によるスイ
ッチング電源回路が提案されている。
源回路内部の損失を低減する回路構成とすることが一般
的ではあるが、近年の装置の小型化、低消費電力化に伴
い、更なる損失の低減を行うことが要求されている。こ
の要請に応えるために、例えば、特開平９−１６３７３
１号公報に開示されているように、低ＯＮ抵抗特性を有
するＭＯＳＦＥＴ素子を用いた同期整流方式によるスイ
ッチング電源回路が提案されている。
【０００４】同上公報記載のスイッチング電源回路は、
トランス３の一次側にメインスイッチの第１ＭＯＳＦＥ
Ｔ２を設け、トランス３の二次側には二次コイルに対し
て直列に第２のＭＯＳＦＥＴ４を設け、この二次コイル
と第２ＭＯＳＦＥＴ４との直列回路に第３のＭＯＳＦＥ
Ｔ５を並列に設け、出力端１４，１５間に平滑コンデン
サ７、平滑コンデンサ７の高圧端と第３ＭＯＳＦＥＴ５
のソース側間にチョークコイル６を設ける。第２ＭＯＳ
ＦＥＴ４のドレイン・ソース間に第２ＭＯＳＦＥＴ４の
ボディーダイオード（ＢＤ）よりも順方向電圧が小さく
て逆回復時間が短いダイオード４４を、第３ＭＯＳＦＥ
Ｔ５のドレイン・ソース間に第３ＭＯＳＦＥＴ５のＢＤ
よりも順方向電圧が小さくて逆回復時間が短いダイオー
ド４５を設けている。
トランス３の一次側にメインスイッチの第１ＭＯＳＦＥ
Ｔ２を設け、トランス３の二次側には二次コイルに対し
て直列に第２のＭＯＳＦＥＴ４を設け、この二次コイル
と第２ＭＯＳＦＥＴ４との直列回路に第３のＭＯＳＦＥ
Ｔ５を並列に設け、出力端１４，１５間に平滑コンデン
サ７、平滑コンデンサ７の高圧端と第３ＭＯＳＦＥＴ５
のソース側間にチョークコイル６を設ける。第２ＭＯＳ
ＦＥＴ４のドレイン・ソース間に第２ＭＯＳＦＥＴ４の
ボディーダイオード（ＢＤ）よりも順方向電圧が小さく
て逆回復時間が短いダイオード４４を、第３ＭＯＳＦＥ
Ｔ５のドレイン・ソース間に第３ＭＯＳＦＥＴ５のＢＤ
よりも順方向電圧が小さくて逆回復時間が短いダイオー
ド４５を設けている。
【０００５】高圧側の出力端１４と第１ＭＯＳＦＥＴ２
のゲートとの間には制御回路１３が接続されており、こ
の制御回路１３により、ＭＯＳＦＥＴ同期整流器の出力
電圧が安定するような第１ＭＯＳＦＥＴ２のスイッチ制
御信号を作り出し、ＭＯＳＦＥＴを制御するようになっ
ている。
のゲートとの間には制御回路１３が接続されており、こ
の制御回路１３により、ＭＯＳＦＥＴ同期整流器の出力
電圧が安定するような第１ＭＯＳＦＥＴ２のスイッチ制
御信号を作り出し、ＭＯＳＦＥＴを制御するようになっ
ている。
【０００６】この回路においては、メインスイッチの第
１ＭＯＳＦＥＴ２がオフのときには、それに同期して第
２、第３のＭＯＳＦＥＴもオフする。そうすると、第１
ＭＯＳＦＥＴ２がオンのときにチョークコイル６に蓄え
られていたエネルギーによって、チョークコイル６→平
滑コンデンサ７→第３のＭＯＳＦＥＴ５のフライホール
電流が流れ、出力端１４，１５側にエネルギーが供給さ
れる。
１ＭＯＳＦＥＴ２がオフのときには、それに同期して第
２、第３のＭＯＳＦＥＴもオフする。そうすると、第１
ＭＯＳＦＥＴ２がオンのときにチョークコイル６に蓄え
られていたエネルギーによって、チョークコイル６→平
滑コンデンサ７→第３のＭＯＳＦＥＴ５のフライホール
電流が流れ、出力端１４，１５側にエネルギーが供給さ
れる。
【０００７】しかしながら、ＭＯＳＦＥＴのボディーダ
イオードは順方向電圧が大きいために、前記の如く第３
ＭＯＳＦＥＴ５に電流を流すことは大きいエネルギー損
失を招くことになり、しかも、このボディーダイオード
は逆回復時間が長いために、前記フライホール電流がだ
らだらと流れて第３ＭＯＳＦＥＴ５のターンオン期間が
長くなってしまい、この期間のノイズも大きくなるとい
った問題があった。
イオードは順方向電圧が大きいために、前記の如く第３
ＭＯＳＦＥＴ５に電流を流すことは大きいエネルギー損
失を招くことになり、しかも、このボディーダイオード
は逆回復時間が長いために、前記フライホール電流がだ
らだらと流れて第３ＭＯＳＦＥＴ５のターンオン期間が
長くなってしまい、この期間のノイズも大きくなるとい
った問題があった。
【０００８】そこで、この技術は、図８に示すように、
第３ＭＯＳＦＥＴ５のボディダイオードよりも順方向電
圧が小さくて逆回復時間が短いショットキーバリアダイ
オード等のダイオード４５を、第３ＭＯＳＦＥＴ５のド
レイン・ソース間に設けた。このようにすると、第３Ｍ
ＯＳＦＥＴ５がオフしたときに、前記フライホール電流
が第３ＭＯＳＦＥＴ５側に流れずにダイオード４５側に
流れることになり、このダイオード４５は、第３ＭＯＳ
ＦＥＴ５のボディダイードよりも順方向電圧が小さく逆
回復時間が短いために、フライホール電流を小さくし
て、前記エネルギー損失を小さくし、第３ＭＯＳＦＥＴ
５のターンオン期間の短縮化およびこの期間のノイズの
低減化を図ることができる。
第３ＭＯＳＦＥＴ５のボディダイオードよりも順方向電
圧が小さくて逆回復時間が短いショットキーバリアダイ
オード等のダイオード４５を、第３ＭＯＳＦＥＴ５のド
レイン・ソース間に設けた。このようにすると、第３Ｍ
ＯＳＦＥＴ５がオフしたときに、前記フライホール電流
が第３ＭＯＳＦＥＴ５側に流れずにダイオード４５側に
流れることになり、このダイオード４５は、第３ＭＯＳ
ＦＥＴ５のボディダイードよりも順方向電圧が小さく逆
回復時間が短いために、フライホール電流を小さくし
て、前記エネルギー損失を小さくし、第３ＭＯＳＦＥＴ
５のターンオン期間の短縮化およびこの期間のノイズの
低減化を図ることができる。
【０００９】さらに、同じ理由からダイオード４４を設
けて、チョークコイル６→平滑コンデンサ７→第２ＭＯ
ＳＦＥＴ４→トランス３と流れる電流に対するバイパス
を用意することとしたものである。
けて、チョークコイル６→平滑コンデンサ７→第２ＭＯ
ＳＦＥＴ４→トランス３と流れる電流に対するバイパス
を用意することとしたものである。
【００１０】
【発明が解決しようとする課題】しかしながら、上述し
た従来技術では、環流ＭＯＳＦＥＴスイッチ（第３ＭＯ
ＳＦＥＴ５）は主電力変換スイッチ（第１ＭＯＳＦＥＴ
２）のオフ期間トランスのリセット動作による正弦半波
の電圧波形で駆動されるため途中でオフとなり、環流Ｍ
ＯＳＦＥＴスイッチを流れていた電流をバイパスさせる
ために、環流ＭＯＳＦＥＴスイッチに並列接続にダイオ
ードを設けたので、ダイオードでの損失が発生し、電源
回路内部の損失を低減する事が困難であるという欠点が
ある。
た従来技術では、環流ＭＯＳＦＥＴスイッチ（第３ＭＯ
ＳＦＥＴ５）は主電力変換スイッチ（第１ＭＯＳＦＥＴ
２）のオフ期間トランスのリセット動作による正弦半波
の電圧波形で駆動されるため途中でオフとなり、環流Ｍ
ＯＳＦＥＴスイッチを流れていた電流をバイパスさせる
ために、環流ＭＯＳＦＥＴスイッチに並列接続にダイオ
ードを設けたので、ダイオードでの損失が発生し、電源
回路内部の損失を低減する事が困難であるという欠点が
ある。
【００１１】また、軽負荷動作時に、チョークコイルを
流れる電流が不連続となった場合、環流ＭＯＳＦＥＴス
イッチが主電力変換スイッチのオフ期間の途中でオフと
なることにより、出力側電圧の回り込みが発生し、主電
力変換スイッチのオフ期間であるにも拘わらず整流ＭＯ
ＳＦＥＴスイッチ（第２ＭＯＳＦＥＴ４）がこの電圧に
よりオンとなり、非同期動作となるという欠点がある。
流れる電流が不連続となった場合、環流ＭＯＳＦＥＴス
イッチが主電力変換スイッチのオフ期間の途中でオフと
なることにより、出力側電圧の回り込みが発生し、主電
力変換スイッチのオフ期間であるにも拘わらず整流ＭＯ
ＳＦＥＴスイッチ（第２ＭＯＳＦＥＴ４）がこの電圧に
よりオンとなり、非同期動作となるという欠点がある。
【００１２】本発明の主な目的は、電源内部の損失を低
減させたスイッチング電源回路を提供することにある。
減させたスイッチング電源回路を提供することにある。
【００１３】
【課題を解決するための手段】本発明のスイッチング電
源回路は、直流入力を所望の交流に変換する電力変換回
路と、前記交流を前記電力変換回路と同期して整流する
同期整流回路と、整流後の直流を平滑する平滑回路と、
平滑した出力により前記電力変換回路を制御する制御回
路とから構成されるスイッチング電源回路において、前
記同期整流回路を前記電力変換回路の動作と位相反転で
動作させることを特徴とする。
源回路は、直流入力を所望の交流に変換する電力変換回
路と、前記交流を前記電力変換回路と同期して整流する
同期整流回路と、整流後の直流を平滑する平滑回路と、
平滑した出力により前記電力変換回路を制御する制御回
路とから構成されるスイッチング電源回路において、前
記同期整流回路を前記電力変換回路の動作と位相反転で
動作させることを特徴とする。
【００１４】また、本発明の好ましい実施の形態として
のスイッチング電源回路は、前記電力変換回路はトラン
スと、該トランスの一次側巻線に直列接続された第１Ｍ
ＯＳＦＥＴとから成り、また、前記同期整流回路は前記
トランスの二次側巻線の一方の端子にゲート、他方の端
子にドレインがそれぞれ接続された第２ＭＯＳＦＥＴ
と、トランスの二次側巻線の一方の端子にドレイン、前
記第２ＭＯＳＦＥＴのソースにソースがそれぞれ接続さ
れた第３ＭＯＳＦＥＴとから成り、かつ前記位相反転
は、前記同期整流回路に設けた駆動回路が環流スイッチ
を主電力変換スイッチの動作と位相反転で駆動すること
により行うことを特徴とする。
のスイッチング電源回路は、前記電力変換回路はトラン
スと、該トランスの一次側巻線に直列接続された第１Ｍ
ＯＳＦＥＴとから成り、また、前記同期整流回路は前記
トランスの二次側巻線の一方の端子にゲート、他方の端
子にドレインがそれぞれ接続された第２ＭＯＳＦＥＴ
と、トランスの二次側巻線の一方の端子にドレイン、前
記第２ＭＯＳＦＥＴのソースにソースがそれぞれ接続さ
れた第３ＭＯＳＦＥＴとから成り、かつ前記位相反転
は、前記同期整流回路に設けた駆動回路が環流スイッチ
を主電力変換スイッチの動作と位相反転で駆動すること
により行うことを特徴とする。
【００１５】本発明の好ましい実施の形態としてのスイ
ッチング電源回路は、前記駆動回路は、前記トランスの
二次側巻線の一方の端子と他方の端子の間に直列接続さ
れた第１コンデンサおよび抵抗と、該第１コンデンサと
抵抗の結合点にゲート、前記第２ＭＯＳＦＥＴのドレイ
ンにソースがそれぞれ接続された第４ＭＯＳＦＥＴと、
前記第２ＭＯＳＦＥＴのドレインにアノード、前記第３
ＭＯＳＦＥＴのゲートにカソードがそれぞれ接続された
第１ダイオードと、該第１ダイオードのカソードにアノ
ード、前記第４ＭＯＳＦＥＴのドレインにカソードが接
続された第２ダイオードとから構成されたことを特徴と
する。
ッチング電源回路は、前記駆動回路は、前記トランスの
二次側巻線の一方の端子と他方の端子の間に直列接続さ
れた第１コンデンサおよび抵抗と、該第１コンデンサと
抵抗の結合点にゲート、前記第２ＭＯＳＦＥＴのドレイ
ンにソースがそれぞれ接続された第４ＭＯＳＦＥＴと、
前記第２ＭＯＳＦＥＴのドレインにアノード、前記第３
ＭＯＳＦＥＴのゲートにカソードがそれぞれ接続された
第１ダイオードと、該第１ダイオードのカソードにアノ
ード、前記第４ＭＯＳＦＥＴのドレインにカソードが接
続された第２ダイオードとから構成されたことを特徴と
する。
【００１６】本発明の好ましい実施の形態としてのスイ
ッチング電源回路は、前記トランスの二次側巻線の一方
の端子と前記第２ＭＯＳＦＥＴのゲートの間に第２コン
デンサ、前記第３ＭＯＳＦＥＴのゲートと前記第１ダイ
オードのカソードの間に第３コンデンサがそれぞれ挿入
され、かつ前記第２ＭＯＳＦＥＴのソースにアノード、
該第２ＭＯＳＦＥＴのゲートにカソードが接続された第
３ダイオードと、前記第３ＭＯＳＦＥＴのソースにアノ
ード、該第３ＭＯＳＦＥＴのゲートにカソードがそれぞ
れ接続された第４ダイオードとが追加されたことを特徴
とする。
ッチング電源回路は、前記トランスの二次側巻線の一方
の端子と前記第２ＭＯＳＦＥＴのゲートの間に第２コン
デンサ、前記第３ＭＯＳＦＥＴのゲートと前記第１ダイ
オードのカソードの間に第３コンデンサがそれぞれ挿入
され、かつ前記第２ＭＯＳＦＥＴのソースにアノード、
該第２ＭＯＳＦＥＴのゲートにカソードが接続された第
３ダイオードと、前記第３ＭＯＳＦＥＴのソースにアノ
ード、該第３ＭＯＳＦＥＴのゲートにカソードがそれぞ
れ接続された第４ダイオードとが追加されたことを特徴
とする。
【００１７】本発明の好ましい実施の形態としてのスイ
ッチング電源回路は、前記第２コンデンサおよび第３コ
ンデンサをそれぞれツェナーダイオードで置換し、かつ
前記第３ダイオードおよび第４ダイオードをそれぞれ抵
抗で置換したことを特徴とする。
ッチング電源回路は、前記第２コンデンサおよび第３コ
ンデンサをそれぞれツェナーダイオードで置換し、かつ
前記第３ダイオードおよび第４ダイオードをそれぞれ抵
抗で置換したことを特徴とする。
【００１８】本発明は、同期整流回路を用いたスイッチ
ング電源回路における整流回路の部分に環流スイッチを
主電力変換スイッチの動作と位相反転で動作させる駆動
回路を設けることにより、主電力変換スイッチのオフ動
作全期間中、環流ＭＯＳＦＥＴを確実に動作させること
ができるようになったため、ＭＯＳＦＥＴで構成する同
期整流回路部分の利用効率が向上し、電源全体として損
失を低減するという効果を得るようにしたのである。
ング電源回路における整流回路の部分に環流スイッチを
主電力変換スイッチの動作と位相反転で動作させる駆動
回路を設けることにより、主電力変換スイッチのオフ動
作全期間中、環流ＭＯＳＦＥＴを確実に動作させること
ができるようになったため、ＭＯＳＦＥＴで構成する同
期整流回路部分の利用効率が向上し、電源全体として損
失を低減するという効果を得るようにしたのである。
【００１９】
【発明の実施の形態】次に、本発明の実施の形態につい
て説明する。
て説明する。
【００２０】本発明のスイッチング電源回路は、直流入
力を所望の交流に変換する電力変換回路と、前記交流を
前記電力変換回路と同期して整流する同期整流回路と、
整流後の直流を平滑する平滑回路と、平滑した出力によ
り前記電力変換回路を制御する制御回路とから構成され
るスイッチング電源回路において、前記同期整流回路を
前記電力変換回路の動作と位相反転で動作させることを
特徴とする。
力を所望の交流に変換する電力変換回路と、前記交流を
前記電力変換回路と同期して整流する同期整流回路と、
整流後の直流を平滑する平滑回路と、平滑した出力によ
り前記電力変換回路を制御する制御回路とから構成され
るスイッチング電源回路において、前記同期整流回路を
前記電力変換回路の動作と位相反転で動作させることを
特徴とする。
【００２１】図１に、本発明の第１の実施例のスイッチ
ング電源回路を示す。図１によると、本スイッチング電
源回路は、直流入力電圧１を交流電圧に変換する第１Ｍ
ＯＳＦＥＴ２と、交流電圧を所望の電圧値に変換するト
ランス３と、交流電圧を整流する整流用の第２ＭＯＳＦ
ＥＴ４及び環流用の第３ＭＯＳＦＥＴ５と、整流された
交流電圧を平滑するチョークコイル６とコンデンサ７と
いう構成に対し、第３ＭＯＳＦＥＴ５のゲートに第１ダ
イオード８，第２ダイオード９、第４ＭＯＳＦＥＴ１
０、第１コンデンサ１１，抵抗１２からなる駆動回路を
設けている。
ング電源回路を示す。図１によると、本スイッチング電
源回路は、直流入力電圧１を交流電圧に変換する第１Ｍ
ＯＳＦＥＴ２と、交流電圧を所望の電圧値に変換するト
ランス３と、交流電圧を整流する整流用の第２ＭＯＳＦ
ＥＴ４及び環流用の第３ＭＯＳＦＥＴ５と、整流された
交流電圧を平滑するチョークコイル６とコンデンサ７と
いう構成に対し、第３ＭＯＳＦＥＴ５のゲートに第１ダ
イオード８，第２ダイオード９、第４ＭＯＳＦＥＴ１
０、第１コンデンサ１１，抵抗１２からなる駆動回路を
設けている。
【００２２】この駆動回路は、第１ＭＯＳＦＥＴ２のオ
フ動作期間中、第１ダイオード８と第３ＭＯＳＦＥＴ５
のゲート入力容量により、トランス３のリセット動作に
よる二次側の正弦半波電圧波形を整流、平滑し安定した
ゲートバイアス電圧を確保し、オフ期間中、第３ＭＯＳ
ＦＥＴ５を確実に動作させ、第１ＭＯＳＦＥＴ２がオン
となった時、第１コンデンサ１１と抵抗１２によりトラ
ンス３の二次側に伝送される矩形波電圧を検出し第４Ｍ
ＯＳＦＥＴ１０を動作させ、第３ＭＯＳＦＥＴ５のゲー
ト電荷を強制的に放電させ、第３ＭＯＳＦＥＴ５をオフ
にするという動作を実行する。
フ動作期間中、第１ダイオード８と第３ＭＯＳＦＥＴ５
のゲート入力容量により、トランス３のリセット動作に
よる二次側の正弦半波電圧波形を整流、平滑し安定した
ゲートバイアス電圧を確保し、オフ期間中、第３ＭＯＳ
ＦＥＴ５を確実に動作させ、第１ＭＯＳＦＥＴ２がオン
となった時、第１コンデンサ１１と抵抗１２によりトラ
ンス３の二次側に伝送される矩形波電圧を検出し第４Ｍ
ＯＳＦＥＴ１０を動作させ、第３ＭＯＳＦＥＴ５のゲー
ト電荷を強制的に放電させ、第３ＭＯＳＦＥＴ５をオフ
にするという動作を実行する。
【００２３】また、第１コンデンサ１１により、第４Ｍ
ＯＳＦＥＴ１０のゲート電圧はトランス３の二次側動作
電圧より低減された電圧が印加されるため、ゲートへの
電圧ストレスが低減されると共にゲートに直列に第１コ
ンデンサ１１が挿入されることにより、ゲートの入力容
量が見かけ上低減され駆動損失を低減できる。
ＯＳＦＥＴ１０のゲート電圧はトランス３の二次側動作
電圧より低減された電圧が印加されるため、ゲートへの
電圧ストレスが低減されると共にゲートに直列に第１コ
ンデンサ１１が挿入されることにより、ゲートの入力容
量が見かけ上低減され駆動損失を低減できる。
【００２４】なお、第２ダイオード９は、オフ期間中に
おける第４ＭＯＳＦＥＴ１０のボディダイオードによる
第３ＭＯＳＦＥＴ５の入力容量への充電電流を防止する
ためのものである。
おける第４ＭＯＳＦＥＴ１０のボディダイオードによる
第３ＭＯＳＦＥＴ５の入力容量への充電電流を防止する
ためのものである。
【００２５】ここで、本第１実施例の接続関係を図１に
従って明記する。本スイッチング電源回路は、直流入力
電源１の＋側端子にトランス３の一次側巻線の端子を接
続し、トランス３の一次側巻線のもう一方の端子を第１
ＭＯＳＲＥＴ２のドレインに接続し、第１ＭＯＳＦＥＴ
２のソースを直流入力電源の−側端子に接続し、トラン
ス３の二次側巻線の一方の端子に第１コンデンサ１１と
第２ＭＯＳＲＥＴ４のゲートと第３ＭＯＳＦＥＴ５のド
レインとチョークコイル６の一方の端子をそれぞれ接続
し、トランス３の二次側巻線のもう一方の端子に抵抗１
２と第４ＭＯＳＦＥＴ１０のソースと第２ダイオード９
のアノードと第２ＭＯＳＦＥＴ４のドレインをそれぞれ
接続し、第１コンデンサ１１と抵抗１２のもう一方のそ
れぞれの端子と、第４ＭＯＳＦＥＴ１０のゲートを接続
し、第４ＭＯＳＦＥＴ１０のドレインを第２ダイオード
９のカソードに接続し、第１ダイオード８のカソードと
第２ダイオード９のアノードを第３ＭＯＳＦＥＴ５のゲ
ートに接続し、チョークコイル６のもう一方の端子を平
滑コンデンサ７と出力端子１４にそれぞれ接続し、第２
ＭＯＳＦＥＴ４のソースと第３のＭＯＳＦＥＴ５のソー
スと平滑コンデンサ７のもう一方の端子を出力端子１５
にそれぞれ接続し、出力端子１４に制御回路１３の入力
を接続し、制御回路１３の出力を第１ＭＯＳＦＥＴ２の
ゲートに接続した構成を有する。
従って明記する。本スイッチング電源回路は、直流入力
電源１の＋側端子にトランス３の一次側巻線の端子を接
続し、トランス３の一次側巻線のもう一方の端子を第１
ＭＯＳＲＥＴ２のドレインに接続し、第１ＭＯＳＦＥＴ
２のソースを直流入力電源の−側端子に接続し、トラン
ス３の二次側巻線の一方の端子に第１コンデンサ１１と
第２ＭＯＳＲＥＴ４のゲートと第３ＭＯＳＦＥＴ５のド
レインとチョークコイル６の一方の端子をそれぞれ接続
し、トランス３の二次側巻線のもう一方の端子に抵抗１
２と第４ＭＯＳＦＥＴ１０のソースと第２ダイオード９
のアノードと第２ＭＯＳＦＥＴ４のドレインをそれぞれ
接続し、第１コンデンサ１１と抵抗１２のもう一方のそ
れぞれの端子と、第４ＭＯＳＦＥＴ１０のゲートを接続
し、第４ＭＯＳＦＥＴ１０のドレインを第２ダイオード
９のカソードに接続し、第１ダイオード８のカソードと
第２ダイオード９のアノードを第３ＭＯＳＦＥＴ５のゲ
ートに接続し、チョークコイル６のもう一方の端子を平
滑コンデンサ７と出力端子１４にそれぞれ接続し、第２
ＭＯＳＦＥＴ４のソースと第３のＭＯＳＦＥＴ５のソー
スと平滑コンデンサ７のもう一方の端子を出力端子１５
にそれぞれ接続し、出力端子１４に制御回路１３の入力
を接続し、制御回路１３の出力を第１ＭＯＳＦＥＴ２の
ゲートに接続した構成を有する。
【００２６】次に、本実施例の動作について図１の回路
図及び図２の各部動作波形を用いて説明する。制御回路
１３は、出力端子１４と出力端子１５間の電圧を検出
し、図２のａに示すようなＰＷＭパルス信号を出力し第
１ＭＯＳＦＥＴ２をオン／オフ制御する。第１ＭＯＳＦ
ＥＴ２は、スイッチング動作により直流入力電圧１を交
流電圧に変換し、トランス３の二次側に伝送する。図２
のｂに第１ＭＯＳＦＥＴ２のドレイン−ソース間電圧波
形を、図２のｃにトランス２の二次側動作波形をそれぞ
れ示す。トランス３の二次側では、所望の交流電圧を得
る。第１ＭＯＳＦＥＴ２のオン動作期間中、トランス３
の二次側動作電圧は矩形波となり、第２ＭＯＳＦＥＴ４
のゲートには、図２のｃに示す矩形波電圧が印加され、
第２ＭＯＳＦＥＴ４を確実にオン動作させる。この時、
第３ＭＯＳＦＥＴ５のゲートには、電圧は印加されずオ
フ状態である。
図及び図２の各部動作波形を用いて説明する。制御回路
１３は、出力端子１４と出力端子１５間の電圧を検出
し、図２のａに示すようなＰＷＭパルス信号を出力し第
１ＭＯＳＦＥＴ２をオン／オフ制御する。第１ＭＯＳＦ
ＥＴ２は、スイッチング動作により直流入力電圧１を交
流電圧に変換し、トランス３の二次側に伝送する。図２
のｂに第１ＭＯＳＦＥＴ２のドレイン−ソース間電圧波
形を、図２のｃにトランス２の二次側動作波形をそれぞ
れ示す。トランス３の二次側では、所望の交流電圧を得
る。第１ＭＯＳＦＥＴ２のオン動作期間中、トランス３
の二次側動作電圧は矩形波となり、第２ＭＯＳＦＥＴ４
のゲートには、図２のｃに示す矩形波電圧が印加され、
第２ＭＯＳＦＥＴ４を確実にオン動作させる。この時、
第３ＭＯＳＦＥＴ５のゲートには、電圧は印加されずオ
フ状態である。
【００２７】次に、第１ＭＯＳＦＥＴ２がオフ動作にな
ると、トランス３の二次側動作電圧はトランス３のリセ
ット動作により図２のｃに示す正弦半波となるが、第１
ダイオード８と第３ＭＯＳＦＥＴ５のゲート入力容量に
よりトランス３の二次側電圧波形を整流平滑することに
より、安定したゲートバイアス電圧を確保し、オフ期間
中も第３ＭＯＳＦＥＴ５を確実に動作させる。この時、
第２ＭＯＳＦＥＴ４のゲートには、電圧は印加されずオ
フ状態である。
ると、トランス３の二次側動作電圧はトランス３のリセ
ット動作により図２のｃに示す正弦半波となるが、第１
ダイオード８と第３ＭＯＳＦＥＴ５のゲート入力容量に
よりトランス３の二次側電圧波形を整流平滑することに
より、安定したゲートバイアス電圧を確保し、オフ期間
中も第３ＭＯＳＦＥＴ５を確実に動作させる。この時、
第２ＭＯＳＦＥＴ４のゲートには、電圧は印加されずオ
フ状態である。
【００２８】第３ＭＯＳＦＥＴ５のオフ動作は、第１コ
ンデンサ１１と抵抗１２によりトランス３の二次側に伝
送される矩形波電圧を検出し、これにより第４ＭＯＳＦ
ＥＴ１０を動作させ、第３ＭＯＳＦＥＴ５のゲート電荷
を強制的に放電させ、第３ＭＯＳＦＥＴ５をオフにす
る。第２ダイオード９は、オフ期間中における第４ＭＯ
ＳＦＥＴ１０のボディダイオードによる第３ＭＯＳＦＥ
Ｔ５の入力容量への放電電流を防止するためのものであ
る。
ンデンサ１１と抵抗１２によりトランス３の二次側に伝
送される矩形波電圧を検出し、これにより第４ＭＯＳＦ
ＥＴ１０を動作させ、第３ＭＯＳＦＥＴ５のゲート電荷
を強制的に放電させ、第３ＭＯＳＦＥＴ５をオフにす
る。第２ダイオード９は、オフ期間中における第４ＭＯ
ＳＦＥＴ１０のボディダイオードによる第３ＭＯＳＦＥ
Ｔ５の入力容量への放電電流を防止するためのものであ
る。
【００２９】図３は、本発明の第２の実施例を示し、図
１における第４ＭＯＳＦＥＴ１０をバイポーラトランジ
スタ１０−１で置換し、他の部分は図１と同様である。
バイポーラトランジスタ１０−１の論理的な動作は第４
ＭＯＳＦＥＴと同じであるが、電気的な動作条件は変更
する必要があろう。その変更は、第１コンデンサ１１と
抵抗１２の値を変更することによって行われる。
１における第４ＭＯＳＦＥＴ１０をバイポーラトランジ
スタ１０−１で置換し、他の部分は図１と同様である。
バイポーラトランジスタ１０−１の論理的な動作は第４
ＭＯＳＦＥＴと同じであるが、電気的な動作条件は変更
する必要があろう。その変更は、第１コンデンサ１１と
抵抗１２の値を変更することによって行われる。
【００３０】同期整流回路の駆動回路について、より多
くの工夫を伴った本発明の第３の実施例を図４に示す。
くの工夫を伴った本発明の第３の実施例を図４に示す。
【００３１】本実施例においては、同期整流回路の第２
ＭＯＳＦＥＴ２０のゲートに直列に第２コンデンサ３
３，ゲートとソース間に第３ダイオード３５を、また、
第３ＭＯＳＦＥＴ２１のゲートに直列にコンデンサ３
４、ゲートとソース間に第４ダイオード３６をそれぞれ
設けている。第２ＭＯＳＦＥＴ２０，第３ＭＯＳＦＥＴ
２１はトランス１９の二次側電圧により駆動されるが、
第２ＭＯＳＦＥＴ２０のゲートにはゲート入力容量と第
２コンデンサ３３の容量で決まる電圧が、また第３ＭＯ
ＳＦＥＴ２１のゲートにはゲート入力容量と第３コンデ
ンサ３４の容量で決まる電圧がそれぞれ印加される。第
３ダイオード３５，第４ダイオード３６は、第２ＭＯＳ
ＦＥＴ２０，第３ＭＯＳＦＥＴ２１がそれぞれターン・
オフ動作時、各ゲートが負側に駆動されるのクランプす
るためのものである。
ＭＯＳＦＥＴ２０のゲートに直列に第２コンデンサ３
３，ゲートとソース間に第３ダイオード３５を、また、
第３ＭＯＳＦＥＴ２１のゲートに直列にコンデンサ３
４、ゲートとソース間に第４ダイオード３６をそれぞれ
設けている。第２ＭＯＳＦＥＴ２０，第３ＭＯＳＦＥＴ
２１はトランス１９の二次側電圧により駆動されるが、
第２ＭＯＳＦＥＴ２０のゲートにはゲート入力容量と第
２コンデンサ３３の容量で決まる電圧が、また第３ＭＯ
ＳＦＥＴ２１のゲートにはゲート入力容量と第３コンデ
ンサ３４の容量で決まる電圧がそれぞれ印加される。第
３ダイオード３５，第４ダイオード３６は、第２ＭＯＳ
ＦＥＴ２０，第３ＭＯＳＦＥＴ２１がそれぞれターン・
オフ動作時、各ゲートが負側に駆動されるのクランプす
るためのものである。
【００３２】第２コンデンサ３３，第３コンデンサ３４
により第２ＭＯＳＦＥＴ２０，第３ＭＯＳＦＥＴ２１の
各ゲート電圧は、トランス１９の二次側動作電圧により
低減された電圧が印加される為、ゲートへの電圧ストレ
スが低減されると共に各ゲートに直列にコンデンサが挿
入されるため、ゲートの入力容量が見かけ上低減され、
駆動損失を低減できる。このように、本実施例では、第
１，第２の実施例よりもさらにゲートへの電圧ストレス
が低減されると共に駆動損失を低減できるという効果が
得られる。
により第２ＭＯＳＦＥＴ２０，第３ＭＯＳＦＥＴ２１の
各ゲート電圧は、トランス１９の二次側動作電圧により
低減された電圧が印加される為、ゲートへの電圧ストレ
スが低減されると共に各ゲートに直列にコンデンサが挿
入されるため、ゲートの入力容量が見かけ上低減され、
駆動損失を低減できる。このように、本実施例では、第
１，第２の実施例よりもさらにゲートへの電圧ストレス
が低減されると共に駆動損失を低減できるという効果が
得られる。
【００３３】図５は、本発明の第４の実施例を示し、図
４における第２コンデンサ３３をツェナーダイオード３
７，第３コンデンサ３４をツェナーダイオード３８，第
３ダイオード３５を抵抗３９，第４ダイオード３６を抵
抗４０で置換したものである。このような置換によって
も、電気的条件を満足するように各素子の値を選ぶこと
により、図４と同じ効果を得ることができる。
４における第２コンデンサ３３をツェナーダイオード３
７，第３コンデンサ３４をツェナーダイオード３８，第
３ダイオード３５を抵抗３９，第４ダイオード３６を抵
抗４０で置換したものである。このような置換によって
も、電気的条件を満足するように各素子の値を選ぶこと
により、図４と同じ効果を得ることができる。
【００３４】以上に述べた各実施例では、駆動回路はト
ランスの二次巻線側の信号によって起動されていたが、
図６には、トランスの一次巻線側の主電力変換スイッチ
である第１ＭＯＳＦＥＴのゲート信号に基づいて起動す
るようにした本発明の第５の実施例を示す。
ランスの二次巻線側の信号によって起動されていたが、
図６には、トランスの一次巻線側の主電力変換スイッチ
である第１ＭＯＳＦＥＴのゲート信号に基づいて起動す
るようにした本発明の第５の実施例を示す。
【００３５】すなわち、第１ＭＯＳＦＥＴ２のゲートと
ソース間に抵抗４１とフォトカプラー発光素子４２を直
列接続し、かつ第３ＭＯＳＦＥＴ５のゲートとソース間
にフォトカプラー受光トランジスタ４３を接続し、第３
ＭＯＳＦＥＴ５のゲートにカソード、第１ＭＯＳＦＥＴ
２のドレインにアノードが接続された第１ダイオードを
設ける。
ソース間に抵抗４１とフォトカプラー発光素子４２を直
列接続し、かつ第３ＭＯＳＦＥＴ５のゲートとソース間
にフォトカプラー受光トランジスタ４３を接続し、第３
ＭＯＳＦＥＴ５のゲートにカソード、第１ＭＯＳＦＥＴ
２のドレインにアノードが接続された第１ダイオードを
設ける。
【００３６】第１ＭＯＳＦＥＴ２がオンすると、そのゲ
ート電流によりフォトカプラー発光素子４２が発光し、
その光はフォトカプラー受光トランジスタ４３で受光さ
れ電流に変換される。この結果、第２ＭＯＳＦＥＴ４の
ゲート電圧が降下し、第２ＭＯＳＦＥＴ５がオフとな
る。また、第１ＭＯＳＦＥＴ２がオフになると、フォト
カプラー受光トランジスタ４３の電流もオフとなって、
第２ＭＯＳＦＥＴ４のゲート電圧が上昇し、第２ＭＯＳ
ＦＥＴ４はオンとなる。このようにして、第１ＭＯＳＦ
ＥＴ２と第３ＭＯＳＦＥＴ５とは、位相反転で動作させ
ることができるのである。
ート電流によりフォトカプラー発光素子４２が発光し、
その光はフォトカプラー受光トランジスタ４３で受光さ
れ電流に変換される。この結果、第２ＭＯＳＦＥＴ４の
ゲート電圧が降下し、第２ＭＯＳＦＥＴ５がオフとな
る。また、第１ＭＯＳＦＥＴ２がオフになると、フォト
カプラー受光トランジスタ４３の電流もオフとなって、
第２ＭＯＳＦＥＴ４のゲート電圧が上昇し、第２ＭＯＳ
ＦＥＴ４はオンとなる。このようにして、第１ＭＯＳＦ
ＥＴ２と第３ＭＯＳＦＥＴ５とは、位相反転で動作させ
ることができるのである。
【００３７】
【効果の説明】以上に説明したように、本発明は、環流
スイッチを主電力変換スイッチの動作と位相反転で動作
させる駆動回路を設けることにより、主電力変換スイッ
チのオフ動作全期間中、環流ＭＯＳＦＥＴを確実に動作
させることが可能となり、ＭＯＳＦＥＴで構成する同期
整流回路部分の利用効率が向上し、損失を低減するとい
う効果がある。
スイッチを主電力変換スイッチの動作と位相反転で動作
させる駆動回路を設けることにより、主電力変換スイッ
チのオフ動作全期間中、環流ＭＯＳＦＥＴを確実に動作
させることが可能となり、ＭＯＳＦＥＴで構成する同期
整流回路部分の利用効率が向上し、損失を低減するとい
う効果がある。
【図１】本発明の第１実施例の回路図
【図２】図１に示した第１実施例の波形図
【図３】本発明の第２実施例の回路図
【図４】本発明の第３実施例の回路図
【図５】本発明の第４実施例の回路図
【図６】本発明の第５実施例の回路図
【図７】本発明が適用されるスイッチング電源回路のブ
ロック図
ロック図
【図８】従来例を示す回路図
１，１７ 直流入力電圧 ２，１８ 第１ＭＯＳＦＥＴ ３，１９ トランス ４，２０ 第２ＭＯＳＦＥＴ ５，２１ 第３ＭＯＳＦＥＴ ６，２２ チョークコイル ７，２３ 平滑コンデンサ ８，２４ 第１ダイオード ９，２５ 第２ダイオード １０，２６ 第４ＭＯＳＦＥＴ １０−１ バイポーラトランジスタ １１，２７ 第１コンデンサ １２，２８，３９，４０，４１ 抵抗 １３，２９ 制御回路 １４，１５，３０，３１ 出力端子 １６，３２ 負荷 ３３ 第２コンデンサ ３４ 第３コンデンサ ３５ 第３ダイオード ３６ 第４ダイオード ３７，３８ ツェナーダイオード ４２ フォトカプラー発光素子 ４３ フォトカプラー受光トランジスタ ４４，４５ ダイオード １００ 電力変換回路 ２００ 同期整流回路 ３００ 平滑回路 ４００ 制御回路
Claims (8)
- 【請求項１】直流入力を所望の交流に変換する電力変換
回路と、前記交流を前記電力変換回路と同期して整流す
る同期整流回路と、整流後の直流を平滑する平滑回路
と、平滑した出力により前記電力変換回路を制御する制
御回路とから構成されるスイッチング電源回路におい
て、前記同期整流回路を前記電力変換回路の動作と位相
反転で動作させることを特徴とするスイッチング電源回
路。 - 【請求項２】前記電力変換回路はトランスと、該トラン
スの一次側巻線に直列接続された第１ＭＯＳＦＥＴとか
ら成り、また、前記同期整流回路は前記トランスの二次
側巻線の一方の端子にゲート、他方の端子にドレインが
それぞれ接続された第２ＭＯＳＦＥＴと、前記トランス
の二次側巻線の一方の端子にドレイン、前記第２ＭＯＳ
ＦＥＴのソースにソースがそれぞれ接続された第３ＭＯ
ＳＦＥＴとから成ることを特徴とする請求項１記載のス
イッチング電源回路。 - 【請求項３】前記位相反転は、前記同期整流回路に設け
た駆動回路が環流スイッチを主電力変換スイッチの動作
と位相反転で駆動することにより行うことを特徴とする
請求項１または請求項２記載のスイッチング電源回路。 - 【請求項４】前記駆動回路は、前記トランスの二次側巻
線の一方の端子と他方の端子の間に直列接続された第１
コンデンサおよび抵抗と、該第１コンデンサと抵抗の結
合点にゲート、前記第２ＭＯＳＦＥＴのドレインにソー
スがそれぞれ接続された第４ＭＯＳＦＥＴと、前記第２
ＭＯＳＦＥＴのドレインにアノード、前記第３ＭＯＳＦ
ＥＴのゲートにカソードがそれぞれ接続された第１ダイ
オードと、該第１ダイオードのカソードにアノード、前
記第４ＭＯＳＦＥＴのドレインにカソードが接続された
第２ダイオードとから構成されたことを特徴とする請求
項３記載のスイッチング電源回路。 - 【請求項５】前記第４ＭＯＳＦＥＴをバイポーラトラン
ジスタで置換したことを特徴とする請求項３記載のスイ
ッチング電源回路。 - 【請求項６】前記トランスの二次側巻線の一方の端子と
前記第２ＭＯＳＦＥＴのゲートの間に第２コンデンサ、
前記第３ＭＯＳＦＥＴのゲートと前記第１ダイオードの
カソードの間に第３コンデンサがそれぞれ挿入され、か
つ前記第２ＭＯＳＦＥＴのソースにアノード、該第２Ｍ
ＯＳＦＥＴのゲートにカソードが接続された第３ダイオ
ードと、前記第３ＭＯＳＦＥＴのソースにアノード、該
第３ＭＯＳＦＥＴのゲートにカソードがそれぞれ接続さ
れた第４ダイオードとが追加されたことを特徴とする請
求項４または請求項５記載のスイッチング電源回路。 - 【請求項７】前記第２コンデンサおよび第３コンデンサ
をそれぞれツェナーダイオードで置換し、かつ前記第３
ダイオードおよび第４ダイオードをそれぞれ抵抗で置換
したことを特徴とする請求項６記載のスイッチング電源
回路。 - 【請求項８】前記第１ＭＯＳトランジスタのゲートとソ
ース間にフォトカプラー発光素子を挿入し、かつ前記駆
動回路は、前記第３ＭＯＳトランジスタのゲートとソー
ス間に挿入され前記フォトカプラー発光素子からの光を
受光することにより作動するフォトカプラー受光トラン
ジスタと、前記第２ＭＯＳＦＥＴのドレインにアノー
ド、前記第３ＭＯＳＦＥＴのゲートにカソードがそれぞ
れ接続された第１ダイオードとから構成されたことを特
徴とする請求項３記載のスイッチング電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10215758A JP2000050625A (ja) | 1998-07-30 | 1998-07-30 | スイッチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10215758A JP2000050625A (ja) | 1998-07-30 | 1998-07-30 | スイッチング電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000050625A true JP2000050625A (ja) | 2000-02-18 |
Family
ID=16677750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10215758A Pending JP2000050625A (ja) | 1998-07-30 | 1998-07-30 | スイッチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000050625A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002345238A (ja) * | 2001-05-17 | 2002-11-29 | Sanken Electric Co Ltd | 直流整流回路 |
| US7830131B2 (en) * | 2006-12-12 | 2010-11-09 | Rohm Co., Ltd. | Control circuit for switching regulator |
| KR101076744B1 (ko) | 2007-02-06 | 2011-10-26 | 가부시끼가이샤 도시바 | 반도체 스위치 및 그 반도체 스위치가 적용된 전력변환시스템 |
| CN111953216A (zh) * | 2020-08-25 | 2020-11-17 | 广州金升阳科技有限公司 | 一种同步整流电路的驱动电路及其驱动方法 |
| CN112600417A (zh) * | 2019-10-01 | 2021-04-02 | 夏普株式会社 | 整流电路以及电源装置 |
-
1998
- 1998-07-30 JP JP10215758A patent/JP2000050625A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002345238A (ja) * | 2001-05-17 | 2002-11-29 | Sanken Electric Co Ltd | 直流整流回路 |
| US7830131B2 (en) * | 2006-12-12 | 2010-11-09 | Rohm Co., Ltd. | Control circuit for switching regulator |
| KR101076744B1 (ko) | 2007-02-06 | 2011-10-26 | 가부시끼가이샤 도시바 | 반도체 스위치 및 그 반도체 스위치가 적용된 전력변환시스템 |
| US8089780B2 (en) | 2007-02-06 | 2012-01-03 | Kabushiki Kaisha Toshiba | Semiconductor switch and power conversion system provided with semiconductor switch |
| CN112600417A (zh) * | 2019-10-01 | 2021-04-02 | 夏普株式会社 | 整流电路以及电源装置 |
| CN111953216A (zh) * | 2020-08-25 | 2020-11-17 | 广州金升阳科技有限公司 | 一种同步整流电路的驱动电路及其驱动方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE37510E1 (en) | Self-synchronized drive circuit for a synchronized rectifier in a clamped-mode power converter | |
| US6373727B1 (en) | Synchronous rectification in a flyback converter | |
| US7023186B2 (en) | Two stage boost converter topology | |
| JP4262886B2 (ja) | ダブルエンデッド絶縁ｄ．ｃ．−ｄ．ｃ．コンバータ | |
| US7362598B2 (en) | Synchronous rectifier gate drive shutdown circuit | |
| JP2009284667A (ja) | 電源装置、および、その制御方法ならびに半導体装置 | |
| US9490717B2 (en) | Switching power supply circuit | |
| JP3341825B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JP4210803B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JP4605532B2 (ja) | 多出力型スイッチング電源装置 | |
| JP2000050625A (ja) | スイッチング電源回路 | |
| JP2002095248A (ja) | 同期整流装置及びこれを備えたスイッチング電源装置 | |
| JP2002374672A (ja) | スイッチング電源装置 | |
| JP3294794B2 (ja) | 電源装置 | |
| JPH05176533A (ja) | トランス方式ｄｃ−ｄｃコンバータ | |
| JP3448130B2 (ja) | 同期整流回路 | |
| JP2882472B2 (ja) | パワー絶縁ゲート形ｆｅｔを用いた電源回路 | |
| JP2605387Y2 (ja) | 昇圧コンバータのスナバ回路 | |
| JPH10136646A (ja) | 同期整流器 | |
| JP3770863B2 (ja) | スイッチング電源用同期整流回路 | |
| JP3493320B2 (ja) | マグアンプを備えた同期整流方式の多出力スイッチング電源 | |
| JP2002119058A (ja) | 多出力同期整流式スイッチング電源装置 | |
| EP1145415A1 (en) | A synchronous flyback converter | |
| JP2003333845A (ja) | スイッチング電源装置 | |
| JP4718773B2 (ja) | コンバータ |